TW493239B - Trench MOSFET with double-diffused body profile - Google Patents

Trench MOSFET with double-diffused body profile Download PDF

Info

Publication number
TW493239B
TW493239B TW090114464A TW90114464A TW493239B TW 493239 B TW493239 B TW 493239B TW 090114464 A TW090114464 A TW 090114464A TW 90114464 A TW90114464 A TW 90114464A TW 493239 B TW493239 B TW 493239B
Authority
TW
Taiwan
Prior art keywords
region
trench
layer
conductivity type
item
Prior art date
Application number
TW090114464A
Other languages
English (en)
Inventor
Fwu-Luan Hshieh
Koon Chong So
Original Assignee
Gen Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gen Semiconductor Inc filed Critical Gen Semiconductor Inc
Application granted granted Critical
Publication of TW493239B publication Critical patent/TW493239B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

更明確地說，係關於 3239 五、發明説明（ 〔發明領域〕 本發明大致關係於微電子電路 溝渠MOSFET裝置。 〔發明背景〕 一 D Μ〇S (雙擴散金屬氧化物半導體）電晶體爲 Μ〇S F Ε Τ (金氧半場效電晶體）之一類型，其使用擴 散以形成電晶體區域。D Μ〇S電晶體典型被使用作爲用 於高壓功率積體電路的功率電晶體。D Μ〇S電晶體每單 位面積提供高電流，並只需要低順向壓降。 一典型分立DMO S電路包含兩或多數平行製造之個 別DM〇S電晶體格。個別DM〇S電晶體格共享一共同 汲極接觸，而其源極係均以金屬短路在一起，及其閘極係 以多晶矽短路在一起。因此，即使分立D Μ〇S電路係由 更小電晶體矩陣建構，其係以如同單一大電晶體方式動作 D Μ〇S電晶體的一特定類型係所謂溝渠D Μ〇S電 晶體，其中通道係被垂直形成及閘極係以延伸於源極及汲 極間之溝渠方式形成。被以薄氧化物層襯墊及多晶矽塡充 之溝渠允許較少之集中電流，因而，提供提供較低値之比 導通電阻。溝渠D Μ〇S電晶體的例子係揭示於美國專利 第 5，072，266，541，425 及 5 ，8 66 ，931 號案中。 第1圖例示先前技藝溝渠D Μ〇S結構2 1之六角形 I--------1¾衣-------、玎------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -4- 3239 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（2) — - 狀的一半。該結構包含一 η +基材2 3，其上成長有一輕摻 雜磊晶層（η ) 2 5 —預定深度d e Ρ ,。在該磊晶層2 5 內，提供有相反導電性（Ρ，Ρ + )之主體區域2 7。除了 於中心區域外，Ρ主體區域係實質平坦並在e p i層之頂 面下一距離dmi η。放置在多數主體區域2 7上之另一層 2 8 ( η + )作爲源極。一六角形溝渠2 9係提供於磊晶層 中，開口朝上並具有預定深度d t r。溝渠2 9係相關於一 電晶體格，其定義一格區域3 1，該區域也是於水平剖面 上呈六角形。於該格區域3 1中，主體區域上升至e p i 層之頂面並在格區域之頂面，形成呈水平剖面之曝光圖案 3 3。此主體區域之中心曝露部份係較主體區域的其餘部 份被更重摻雜以（P + )。再者，主體區域之中心部份延伸 至e p i層之表面下一深度dmax，該深度係大於電晶體 格的溝渠深度d t r。主體區域之中心部份2 7 c置於用於 電晶體格之溝渠2 9之底所定義之平面下。藉由創造例如 深P +區域，崩潰電壓係被強迫離開溝渠表面並進入半導體 材料體內。 爲了持續追求，具有更低之導通電阻的溝渠DM〇S 裝置，最簡單之降低導通電阻的方法係增加格密度。不幸 地，如由第1圖所示之元件中，格密度係爲於P +區域中之 摻雜物的橫向擴散所限定。更明確地說，當溝渠平台區域 的尺寸降低以增加格密度時，P +區域最後橫向擴散入通道 區域中，而大大地增加元件的臨限電壓。 已知相關於溝渠D Μ 0 S元件之閘電荷，於想要降低 &尺度逍用中國國家標準（CNS ) Α4規格（210X297公釐） ' " 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 493239 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（3) - 導通電阻而增加格密度時增加。一種克服此於閘電荷上之 增加的方法是降低溝渠的深度及相關之P主體接面深度。 藉由降低溝渠深度（及相關P主體接面深度），閘電荷可 以被降低。不好的是，當溝渠深度及P主體接面深度被降 低時，由於於此區域之較淺P主體接面，使得於終端區域 中之元件崩潰電壓劣化。 因此，藉由增加格密度以在溝渠D Μ〇S中提供低導 通電阻的努力係爲有害電荷所破壞，其同時，也發生了元 件臨界電壓，閘電荷，及/或終端區域元件崩潰電壓的劣 化。 〔發明槪要〕 於先前技藝中之上述及其他障礙係爲本發明之 Μ〇S F Ε Τ元件所克服。 依據本發明之一實施例，一溝渠Μ〇S F Ε Τ元件係 包含： (a)—第一導電類型之基材； (b ) —第一導電類型之磊晶層於該基材上，該磊晶 層具有較基材爲低之多數載子濃度； (c )多數溝渠於該磊晶層內； (d ) —第一絕緣層，例如氧化物層，作爲溝渠的襯 墊； (e ) —導電區域，例如多晶矽區域，在該接近第一 絕緣層之溝渠內； ------^-- (請先閲讀背面之注意事項再填寫本頁) r 、τ Γ
I 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） -6 - 493239 Α7 Β7 五、發明説明（4 ) - I 裝-- (請先閲讀背面之注意事項再填寫本頁) (f ) 一或多數溝渠主體區域及一或多數終端主體區 域，提供於該磊晶層之上部份內，該終端主體區延伸進入 該磊晶層至較溝渠主體區域爲大之深度；每一溝渠主體區 域及每一終端主體區域包含（1 )第二導電類型之第一區 域，第二導電類型係相反於該第一導電類型，及（2 )第 二導電類型之第二區域接近第一區域，第二區域具有一較 第一區域爲高之多數載子濃度，及第二區域係安置於第一 區域上；及 (g )第一導電類型之多數源極區域，定位於溝渠主 體區域之上部份內之鄰近溝渠處。 於一些較佳實施例中，溝渠Μ〇S F E T元件爲一具 有特定導通電阻範圍由0 . 1 3至0 · 2 2歐姆一平方公 分及崩潰電壓範圍由2 0至3 0伏之矽元件。 於其他實施例中，終端主體區域較佳範圍由2 · 0至 2 · 2微米之最小深度及溝渠主體區域較佳範圍由1 · 6 線 至1 · 8微米之最大深度。溝渠主體區域較佳範圍由 1 · 2至2 · 0微米之最大寬度及溝渠較佳範圍由1 . 0 經濟部智慧財產局員工消費合作社印製 至2 · 0微米之最大深度。 於一些較佳實施例中，該裝置更包含一終端遮罩特性 ’例如終端氧化物特性與一鄰近週邊溝渠分隔至少3 . 0 微米。 於其他較佳實施例中，第一導電類型爲Ν型導電性， 及第二導電類型爲Ρ型導電性，及主體區域係被摻雜以硼 。更好，基材係爲Ν +基材，磊晶層係爲Ν磊晶層，第一區 本紙張尺度逍用中國國家標準（CNS ) Α4規格（210Χ297公釐） 493239 A7 B7 五、發明説明（5 ) _ 域係爲P區域，第二區域爲P區域，及源區域爲N +區域 〇 (請先閎讀背面之注意事項再填寫本頁) 用於本發明之溝渠Μ〇S F E T的幾項較佳電阻率値 係如下： 一基材電阻率範圍由〇 · 0 0 5至0 · 〇 1歐姆一公 分， —磊晶層電阻率範圍由0 · 1 8至0 · 2 5歐姆一公 分， 一第一區域電阻率範圍由0·4至0·8歐姆一公分 一第二區域電阻率範圍由0·15至0·4歐姆一公 分，及 源極區域電阻率範圍由0 · 0 〇 3至0 · 〇·〇 1歐姆 —公分。 此等値係較佳於2 0至3 0伏之元件。 依據本發明之另一方面，提供有一種用以形成溝渠 Μ〇S F Ε Τ元件之方法。該方法包含步驟： 經濟部智慧財產局員工消費合作社印製 (a )提供一第一導電類型之基材； (b )形成一第一導電類型之磊晶層於該基材上’該 磊晶層具有較基材爲低之多數載子濃度； (c )形成多數溝渠於該磊晶層內，諸溝渠係爲一第 一絕緣層所加襯並在接近第一絕緣層處含有一導電區域； (d )形成一或多數溝渠主體區域及一或多數終端主 體區域於該磊晶層之上部份內，該終端主體區延伸進入該 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8 - 經濟部智慧財產局員工消費合作社印製 493239 A7 B7 五、發明説明（6) - 磊晶層至較溝渠主體區域爲大之深度；每一溝渠主體區域 及每一終端主體區域包含（1 )第二導電類型之第一區域 ，第二導電類型係相反於該第一導電類型，及（2 )第二 導電類型之第二區域接近第一區域，第二區域具有一較第 一區域爲高之多數載子濃度，及第二區域係安置於第一區 域上；及 (e )形成第一導電類型之多數源極區域，於溝渠主 體區域之上部份內之鄰近溝渠處。 第一絕緣層較佳爲一氧化物層，及形成氧化物的步驟 較佳包含乾式氧化。 形成溝渠的步驟較佳包含形成一有圖案遮罩層於磊晶 層上及蝕刻諸溝渠穿過該遮罩層。 在溝渠內提供一導電區域的步驟較佳包含沉積一層多 晶矽及後續蝕刻該多晶矽。 形成一或多數溝渠主體區域及一或多數終端主體區域 的步驟較佳包含：（a )形成一終端遮罩特性；（b )形 成一層第二導電類型之層於磊晶層之上部份內；（c )於 該磊晶層中形成溝渠，諸溝渠延伸經該第二導電類型層’ 使得第二導電類型之個別第一區域係被形成；（d )形成 一氧化物層於鄰近第一區域之溝渠壁之至少一部份上’該 形成氧化物層的步驟造成在氧化物層附近之第一區域內之 較少之多數載子濃度；及（e )在嘉晶層內’形成弟一導 電類型之第二區域鄰近及在第二導電類型之第一區域上。 諸溝渠係較佳分隔足夠地近，使得於形成氧化物層的步驟 I--------1¾衣------1T------^ (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9 - 493239 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（7 ) - - 時，於溝渠間之整個第一區域之多數載子濃度被降低。終 端遮罩特性係較佳與最近週邊溝渠分開足夠遠’以使得形 成氧化物層的步驟對週邊溝渠及遮罩特性間之第一區域中 之主體多數載子濃度沒有影響。 較佳地，於溝渠間之最大距離範圍由1 · 2至2 · 0 微米及於週邊溝渠及終端氧化物特性間之最大距離範圍由 3 . 0至4 · 0微米。 形成第二導電類型層之步驟及形成第二區域之步驟較 佳包含佈植及擴散一摻雜物至磊晶層。 於一較佳例子中，形成氧化物層於鄰近第一區域之溝 渠壁之至少一部份上之步驟包含於9 0 0至1 1 0 0 °C之 溫度範圍，較佳爲9 0 0至9 5 0 °C之乾式氧化。於另一 例子中，此步驟包含於範圍由9 0 0至1 1 0 0 °C之溫度 範圍內，較佳爲9 0 0至9 5 0°C內，於蒸氣中氧化。 較佳地.，形成源極區域的步驟包含形成一有圖案遮罩 層及佈植並擴散一摻雜物至溝渠主體區域之上部份。 本發明之一優點是一具有增加格密度之溝渠 Μ〇S F E T元件，及較低之導通電阻，而於元件臨限電 壓中沒有大量之增加。 本發明之其他優點是此一溝渠Μ 0 S F Ε Τ元件可以 被提供，而沒有在閘極電荷上之大量增加，及於終端區域 中之元件崩潰電壓沒有大量劣化。 本發明之另一優點是溝渠Μ〇S F Ε Τ元件被提供以 增加格密度，降低之溝渠深度及降低之Ρ主體接面深度’ 本紙張尺度適用中國國家標準（CNS ) Μ規格（210><297公釐） -1〇 - 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493239 A7 —_____ B7 _ 五、發明説明（8) - 同時’避免於終端區域中之元件崩潰電壓之大量劣化。再 者’於終端區域中之崩潰係被防止，而不必額外之步驟， 以加深於終端區域中之P型區域。 本發明之這些及其他實施例及優點將可以爲熟習於此 技藝者，經閱讀詳細說明及以下之申請專利範圍加以立即 了解。 〔圖式簡要說明〕 第1圖爲先前技藝中之溝渠DM〇S功率電晶體之剖 面圖。
弟2圖爲依據本發明之一'貫施例之溝渠M〇S F E T 元件之剖面圖。 第3 A - 3 E圖爲依據本發明之一實施例，以製造溝 渠D Μ〇S之方法的剖面圖。 第4圖爲在乾氧於9 0 0 t中，形成表面化物後，之 摻硼矽材料中之摻雜分佈圖。 元件對照表 2 1 : D Μ〇S結構 2 3 : η +基材 2 5 :嘉晶層 2 7 :主體區 2 8 : η + 層 2 9 :溝渠 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） :11- ' — 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 493239 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明説明（9 ) — — 3 1 :格區域 3 3 :曝露圖案 2 7 c :中心部份 2〇〇：N +基材 2〇2 : N —磊晶層 2〇1 :溝渠 2 1〇：閘氧化層 2 1 1 :閘電極 2 1 2 : P區域 2 〇 4 : P —區域 2 0 6 :終端氧化物特性 2 1 4 : N +源區域 2 1 5 :氧化物層 2 1 6 :硼磷矽玻璃區域 218:金屬接觸層 〔本發明之詳細說明〕 本發明現將參考附圖加以詳細說明，附圖係顯示本發 明之較佳實施例。然而，本發明可以實施於不同形式，並 且，本發明不應爲所述之實施例所限定。例如，本說明係 大部份關係於一 N通道2 0 - 3 0伏元件，但其他元件也 明顯可能的。 現參考第2圖，一溝渠Μ〇S F E T 2 1 9係加以顯 示，其中一 Ν型磊晶層2 0 2係被提供於一 Ν+基材 本紙張尺度逍用中國國家標準（CNS ) Α4規格（210X297公釐） .12^ 一 I---------1¾衣-------、玎------^ (請先閲讀背面之注意事項再填寫本頁} 493239 A7 B7 五、發明説明（10) . 一 2 0 0上。N+基材2 0 0典型爲一矽基材，其具有厚度 範圍由2 0至2 5密耳及電阻率範圍由〇 . 〇 〇 5至 〇· 0 1歐姆一公分。N型磊晶層2 0 2典型上也是矽並 具有厚度範圍由5至6微米及電阻率範圍由〇.18至 〇.25歐姆一公分。 形成於磊晶層內之溝渠2 0 1係以閘氧化層加襯底並 被塡以多晶矽（即多結晶矽）閘電極2 1 1。閘氧化層 2 1 0係典型500至700埃厚。多晶矽電極2 1 1典 型具有1 5至2 5歐姆每平方之電阻率。溝渠2 0 1典型 具有1 · 0至2 · 0微米的深度X τ。於溝渠間之區域經常 基於其形狀被稱爲凸台或溝渠凸台。爲了完成對於3 0伏 元件之特定0 · 2 2至0 .1 7毫歐姆一公分平方之特定 導通電阻，第2圖之元件的格密度係被增加至溝渠間距， 被以凸台寬度Wmes a表示，其範圍係典型由2 · 3至 1 . 6微米。 在磊晶層內有P —區域2 0 4及P區域2 1 2 ，這些 係一起形成元件的P主體區域。於溝渠區域（即於相鄰溝 渠間）之P主體區域係被稱爲Ί冓渠P主體區域”，而於終端 區域中之P主體區域（即在週邊上之溝渠附近及外側）係 被稱爲”終端P主體區域”。一”週邊溝渠”係稱爲溝渠，或者 其一部份，該溝渠係形成於一表面中並被一或多數類似結 構所放在一側邊，而不是放在另一側。相反地，一”內溝渠” 稱爲溝渠，或其一部份，其係形成於一表面中’並爲一或 多數類似結構所排放於兩側上。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） · 13 - ---------.—裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 493239 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（11) - P區域212之電阻率典型範圍由0·15至0·4 歐姆〜公分，而P -區域2 0 4之電阻率係典型範圍由 〇· 4至0 . 8歐姆一公分。P區域212典型延伸入磊 晶層至1 . 5至1 · 7微米的深度。此深度係爲終端區域 (圖中之右手側）中之X p及於溝渠區中之X P *所指定。 這些深度係較佳基本上相同’並可以由第2圖中看出。 於終端區中之P -區域2 0 4 (及P -主體區域）延 伸入深度X p，而於溝渠區中之P —區域2 0 4延伸入深度 X p - *。可以由第2圖看出，接面深度X p -係大於接面深 度ΧΡ — *。典型地，χΡ -範圍由2 · 0至2 . 2微米，而 X p - *範圍由1 · 6至1 · 8微米，對於一元件結構，其 中溝渠深度等於2·0微米者。 相對淺溝渠深度X τ及於溝渠區域X p - *中之相對淺接 面深度一起作用以補償於閘電荷中之增加’該閘電荷的增 加將有關於第2圖之元件的高格密度加以發生。同時’若 於終端區域中之接面深度X p -被降低至相同於溝渠區域中 之接面深度X p - *，則於終端區域中之崩潰將可能變成問 題。然而，於本發明中，於終端區域X p -中之相㈣涂接面 深度阻止該區域之元件崩漬。 可以由以下所了解，由於一終端遮罩特性，例如終端 遮罩特性的放置，例如終端氧化特性2 0 6 ’相對於相鄰 週邊溝渠2 0 1，於終端區域W p中之P -主體區域的寬度 (其包含P -區域2 0 4及P區域2 1 2 )係遠大於溝渠 區域中P —主體區域的寬度W m e s a。可以在讀完以下所討 I ·—裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 -線· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- 493239 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（12) - 論程序後完全了解，其中寬度W m e S a係足夠窄，於溝渠區 域P -區2 0 4中之摻雜物的實質重新分佈發生於處理時 ，造成於溝渠區域中之相當淺接面深度X p - *。另一方面 ，其中W P係遠大於W m e S a，於終端區域之P -區域 2 0 4中，將發生較少之摻雜物重新分佈，造成於終端區 域中之接面深度X p -遠大於X p - *。以此方式，本案發明 人可以獨立地控制接面深度X p - *及X p -至某範圍。 第2圖之元件同時也包含N+源極區2 1 4，其係典 型延伸至0 · 3至0 · 45微米的深度，並具有 0.001至0·003歐姆一公分之電阻率。電氣接觸 係經由接觸層2 1 8，以N +源極區域2 1 4作成。以相 同之步驟，一分離金屬接觸（未示出）係也連接至閘極輸 送道，其係位於格的外側。氧化層2 1 5及B P ’ S G (硼 磷矽玻璃）區域2 1 6防止多晶矽閘電極2 1 1被短路至 N+源極區域2 1 4。一金屬汲極接觸（未示出）同時也 相關於N +基材2 0 0加以提供。 一製作第2圖之溝渠Μ 0 S F E T元件之製程將現在 加以描述。參考第3Α - 3 Ε圖，一摻Ν磊晶層2 0 2係 啓始時生長於摻Ν +基材2 0 0上。例如，對於3 0伏溝 渠DM OS元件，磊晶層2 0 2可以爲5至6微米並具有 3 . 〇e 16至3 · 5e 16每立方公分之η -型摻雜濃 度。再者，一啓始氧化物層係藉由氧化於1 〇 〇 〇至 1 1 5 0 °C之蒸氣氧氣氛中，成長於磊晶層表面上例如至 5 0 0 0至1 〇 〇 〇 〇埃的厚度。一有圖案遮罩層（未示 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 「15 - " I-------1¾衣------、玎------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493239 A7 B7 __ 五、發明説明（13) - 出）然後施加至啓始氧化物層，及未爲遮罩所保護之氧化 物係被去除，例如藉由R I E蝕刻，以建立終端氧化物特 性2 0 6。P -區域2 0 4係然後藉由佈植及擴散所形成 於磊晶層2 0 2中。例如，磊晶層2 0 2可以佈植以硼， 以具有1 e 1 3每立方公分於40至60keV ’其後係 擴散於1 1 5 0 °C。於此點中之，P —層的深度係約 1 · 8至2 · 0微米。所得結構係示於第3 A圖中。 一遮罩氧化物層然後藉由化學氣相沉積，加以沉積至 5 0 0 〇至1 0 0 0 0埃的厚度。一有圖案溝渠遮罩（未 示出）係然後施加，其後典型藉由R I E，以進行氧化物 蝕刻經溝渠遮罩中之孔徑。溝渠遮罩係被去除及溝渠 2 0 1係被蝕刻經由氧化物層中之孔徑，典型藉由反應離 子蝕刻。溝渠深度較佳範圍由約1 · 0至2 ·0·微米。由 於此溝渠形成步驟的結果，分立氧化物區域2 0 8及P -區域2 0 4係被建立。所得結構係被示於第3 B圖中。 一犧牲氧化物然後成長，典型藉由乾式氧化於 1〇〇0至1 1 5 0 t：約5 ◦至6 5分，以提供連續氧化 物層2 0 9 (如於第3 C圖所示，此層包含新形成之犧牲 氧化物於溝渠中及見於第3 B圖中之氧化物區域2 0 8 ) 〇 於溝渠中之犧牲氧化物的形成造成於此例中之硼之P 一主體摻雜物的重新分佈於P -區域2 0 4及犧牲氧化物 間。 . 於氧化處理步驟中，例如硼原子之摻雜物重新分佈。 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） ^Γβ - I-------1¾衣------1Τ------# (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 493239 A7 _ B7 _ 五、發明説明（14) ~ 不必想到原理，吾人已看到此重新分佈係由於三個同時作 用： 摻雜物偏析係數m，其中m = C S i / C。x， 於矽及於氧化物中之摻雜物的擴散係數比或D㊆ S i / D慘雜〇 x ，及 拋物線氧化率常數B及於矽中之摻雜物之擴散係數根 的比例，或B / /" D ί參雜s i 。 第4圖例示於9 0 0 °C乾氧中形成一表面後’於摻硼 矽材料中之摻雜分佈。第4圖中，氧化物區域相當於圖於 X = 0 (氧化物表面）及X i (氧化物/砂界面）間之左手 側。矽區域相當於第4圖中之右手側超出X i的區域。於氧 化前，矽被均勻地摻雜以主體濃度C b。於氧化後，於第4 圖之右手側之主體矽區域保持此位準。然而，當接近界面 時，於矽中之摻雜物濃度降低。於此時，於矽界面之硼濃 度係約於主體中之硼濃度C b的2 0 %。（比較上，於界面 上之氧化層之硼濃度係約C b之6 0 % ) 下表例示在氧化具有啓始濃度C b之矽層後之 C , / C b (於界面C i之矽中的硼濃度與於矽中之硼濃度 比）。如以上第4圖所示，此比例係約0 · 2 ( 2 0 % ) ，其中矽係被氧化於9 0 0 t之乾氧中。此比例及幾項其 他者係被示於下表中。由此表看出大量重新分佈發生於較 低溫之界面及蒸氣氧化中。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -17- 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 493239 A7B7 五、發明説明（15) 溫度（°c ) 於乾氧化後之Ci/Cb 於蒸氣氧化後之Ci/Cb 900 0.2 0.14 1000 0.25 0.16 1100 0.39 0.20 1200 0.56 0.29 經濟部智慧財產局員工消費合作社印製 於此課題上之其他資訊可以被找到，例如技術協會之 半導體技術手冊第4 · 1頁，.其係倂入本案作爲參考。 除了氧化物形成條件外（例如由上所看出，氧化物成長 溫度及氧化物成長條件影響硼濃度分佈），硼重新分佈範圍 係進一步爲溝渠間距（即溝渠凸台尺寸）所影響。一般而言， 溝渠凸台愈窄，則摻雜物偏析愈高，因爲在該凸台區域上 ，硼較少之故。以另一方式說明，應注意的是，最大之摻 雜物重新分佈作用發生於犧牲氧化物表面上。若形成於溝 渠間之凸台的寬度足夠窄，則這些表面作用將延伸至凸台 的中心，較窄凸台將具有較低之峰値P-型摻雜濃度。 重新分佈作用的結果，在形成犧牲氧化物層後，於 P -區域2 0 4中之硼濃度於犧牲氧化物層附近係被空乏 。因此，於N磊晶層2 0 2及P -區域2 0 4間之接面於 溝渠2 0 1之壁面處，向上彎曲，如於第3 C圖所示。可 以由第3 C圖看出，在溝渠2 0 1間之P —區域2 0 4之 摻雜物重新分佈係淺於在終端區域中之p —區域2 〇 4者 。於深度上之不同係建立於單一氧化步驟中，而不必採用 額外之遮罩及擴散步驟。 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -18 - 493239 A7 B7 五、發明説明（16) — - 氧化物層2 0 9然後被去除，一氧化物層2 1 〇典型 係藉由乾氧化於9 5 0至1 〇 5 0 °C，而成長於其位置。 氧化物層2 1 0作用爲用於完成裝置之閘氧化層。對於氧 化物層210 ，典型之厚度範圍由500至700埃。結 構的表面然後被覆蓋，及溝渠係典型使用C V D被塡充以 多晶矽層。多晶矽典係被摻雜以N -型，以降低其電阻率 至約2 0歐姆每平方的範圍。例如，N -類型摻雜可以於 C V D時，以氯化磷加以執行，或可以以佈植砷或磷加以 執行。多晶矽層然後例如藉由反應離子鈾刻加以蝕刻，以 最佳化其於溝渠內之厚度。由於蝕刻均勻性考量，多晶矽 層係略微過蝕刻，如此形成之多晶矽閘區域2 1 1典型具 有頂表面，其係在磊晶層之鄰近表面下〇·1至〇.2微 米。P區域2 1 1 2然後被形成於P -區域2 0·4之上部 份中。例如，Ρ區域2 1 2可以以3 0至4 0 k e V以 3 e 1 3至4 e 1 3每立方公分之劑量佈植以硼，其後， 擴散於1 1 5 0 °C至約1 · 5至1 · 5微米的深度。P區 域2 1 2係主要被創造以提供想要元件之臨限電壓。所得 之結果係示於第3 D圖中。 如上所示，以例如示於第1圖所示之先前技藝元件中 ，當凸台區域的尺寸被降低以增加格密度時，P +區域最 後橫向擴散入通道區域中，而大量增加了元件之臨限電壓 。相反地，因爲本發明之製程避免了深P +區域，所以本 發明並不會有此等困難。 該元件然後被以傳統方式完成。例如，一有圖案遮罩 I^--- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19 - 493239 A7 B7 經濟部智慧財產局員工消費合作社印製
五、 發明説明 ( 17) 1 I 層 可 以 提 供 以 定 義 N +源極區域2 : 1 ^ 4 1 。N +源極區域 1 1 1 2 1 4 可 以 藉 由 佈 値及擴散製程 ，而形成於P區域 1 2 1 2 之 上 部 份 內 〇 例如， Ν +源 極 區 域2 1 4可 以 被 以 1 I 請 1 1 1 5 〇 至 1 8 〇 k e V，以 5 e 1 5 至 1 e 1 6 每 h 方 公 先 閱 1 I 讀 1 分 之 劑 量 被 佈 植 以 砷 。源摻 雜物然 後 於 9 0 0 至 9 5 0 °C 背 1 I 之 溫 度 被 擴 散 入 〇 .3至 0 . 4 5 微 米的深度， 增 加 了 之 注 意 1 1 1 氧 化 物 層 2 1 〇 之 曝 露部份的厚度及在多晶矽閘區域 事 項 再 1 1 2 1 1 形 成 氧 化 層 2 15° 一 B P S G (硼磷矽玻 璃 ) 層 填 寫 本 1 裝 可 以 然 後 例 如 藉 由 P E C V D形成 於 整 個結構上， 並 可 以 頁 1 I 提 供 以 有 圖 案 光 阻 層 。該結 構可以 被 蝕 刻，典型藉 由 反 應 1 I 離 子 蝕 刻 以 去 除 至 少每一源區域\ ?; L [ 5之一部份上之 1 1 I B Ρ S G 及 氧 化 物 層 ，同時 ，留下 B P S G區域2 1 6 及 1 訂 氧 化 物 層 2 Γ 5 於 多 晶矽閘 區域2 1 1 上（因而確 保 閘 1 1 域 被 絕 緣 ) 〇 光 阻 層 可以然 後被去 除 j 被提供有金 屬 接 觸 1 1 層 2 1 8 之 結 構 接 觸 源區域 2 14 並 作 爲一源電極 0 於 同 1 1 一 步 驟 中 j — 分 離 金 屬接觸 (未示 出 ) 係連接至閘 極 輸 送 線 I 道 其 係 位 於 諸 格 之 外側。 另一金 屬 接 觸（未示出 ) 係 典 1 1 1 型 被 提 供 於 基 材 2 0 0中， 其作爲 —* 汲 極電極。所 得 溝 渠 1 1 Μ 〇 S F Ε Τ 2 1 9 ; 元件係被顯示於第：： 5 E圖。 1 另 外 關 係 於 本 發明之 先前技 藝 的 元件經常被 稱 爲 溝 I 渠 D Μ 〇 S (雙 層 擴 散Μ〇 S )電 晶 體 元件，由於 該 兩 擴 1 1 I 散 步 驟 係 使 用 於 其 形 成物中 — —- 個 形 成P -主體 丨品 域 及 1 1 I 另 —. 個 形 成 源 極 〇 相 反地， 本發明 之 元 件可以被認 爲 是 一 1 1 溝 渠 Τ Μ 〇 S ( 二 擴 散Μ〇 S )電 晶 體 元件，因爲 三 個 擴 1 1 I 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -20 · 493239 A7 B7 五、發明説明（18) - - 散步驟係用於其形成物中---個形成P -區域2 0 4， 〜個形成P區域2 12及一個形成N+源區域2 1 4。或 者，本發明之元件可以認爲是一具有雙擴散主體之溝渠 MOSFET，因爲P —主體區域係被形成於兩步驟中。 雖然各種實施例已經於此加以例示及說明’但明顯地 ，本發明之修改及變化係爲上述教導所涵蓋並在申請專利 範圍內，而未離開本發明之精神及範圍。例如’本發明之 方法可以用以形成一結構，其中，各種半導體區域之導電 性係不同於於此所述者。 I---------—裝-- (請先閱讀背面之注意事項再填寫本頁) 訂—-----^ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -21 -

Claims (1)

  1. 493239 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8___穴、申請專利範圍 ~ 1 · 一種溝渠金氧半場效電晶體（Μ〇S F E T )元 件，包含： 一第一導電類型之基材； 一第一導電類型之磊晶層於該基材上，該磊晶層具有 較基材爲低之多數載子濃度； 多數溝渠於該磊晶層內； 一第一絕緣層，作爲諸溝渠的襯墊； 一導電區域，在該接近第一絕緣層之溝渠內； 一或多數溝渠主體區域及一或多數終端主體區域，提 供於該磊晶層之上部份內，該終端主體區延伸進入該磊晶 層至較溝渠主體區域爲大之深度； 每一溝渠主體區域及每一終端主體區域包含（a )第 二導電類型之第一區域，第二導電類型係相反於該第一導 電類型，及（b )第二導電類型之第二區域接近第一區域 ，第二區域具有一較第一區域爲高之多數載子濃度，及第 二區域係安置於第一區域上；及 第一導電類型之多數源極區域，定位於溝渠主體區域 之上部份內之鄰近溝渠處。 2 .如申請專利範圍第1項所述之溝渠Μ〇S F E T 元件，其中該溝渠MO S F Ε Τ元件爲一矽元件。 3 .如申請專利範圍第2項所述之溝渠Μ〇S F E 丁 元件，其中該元件具有範圍由0 · 13至0 · 22歐姆一 平方公分之特定導通電阻及範圍由2 0至3 0伏之崩潰電 壓。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 χ 297公釐）-22 - (請先閱讀背面之注意事項再填寫本頁) _ sj^r =*11½ 1 裝_ 、1T 線 493239 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 —!— 申請專利範圍 - 1 1 4 . 如 甲 請專利範圍第2項所述之溝渠Μ 0 S F Ε Τ 1 1 元 件 其 中 該 終端主體區域最小深度範圔由2 · 0 至 1 I 2 2 微 米 及 溝渠主體區域最大深度範圍由1 · 6 至 請 1 1 先 1 1 • 8 微 米 〇 閲 讀 1 5 . 如 串 請專利範圍第4項所述之溝渠Μ 0 S F Ε Τ 背 面 之 V 1 元 件 j 其 中 該 溝渠主體最大寬度範圍由1 · 2至 2 • 0 微 注 意 事 L 1 米 及 溝 渠 最 大 深度範圍由1·0至2·〇微米° 再 1 I 6 . 如 串 請專利範圍第2項所述之溝_ Μ 0 S F Ε Τ 填 窝 本 裝 1 元 件 更 包 含 一終端遮罩特性，其中該終端氧化 物 特 性 係 頁 1 1 I 與 鄰 近 週 邊 溝 渠分隔開至少3 . 0微米。 1 1 7 如 串 請專利範圍第6項所述之溝渠Μ 0 S F Ε Τ 1 1 元 件 j 其 中 該 終端遮罩特性爲一終端氧化物特性° 訂 I 8 • 如 甲 請專利範圍第2項所述之溝渠Μ 0 S F Ε Τ 1 1 I 元 件 其 中 該 第一絕緣層爲一氧化物層。 1 1 9 • 如 串 請專利範圍第2項所述之溝渠Μ 0 S F Ε Τ 1 1 元 件 5 其 中 該 導電區域爲一多結晶矽區域° 線 1 1 〇 • 如 申請專利範圍第2項所述之溝_ 1 I Μ 〇 S F Ε Τ 元件，其中該第一導電類型爲Ν — 型 導 電 性 J- 1 I 及 第 二 導 電 類 型爲Ρ —型導電性。 )· 1 1 • 如 申請專利範圍第1 0項所述之溝渠 1 I Μ 〇 S F Ε Τ 元件，其中該主體區域係被摻雜以硼 0 1 1 2 • 如 申請專利範圍第1 〇項所述之溝渠 1 1 Μ 〇 S F Ε Τ 元件，其中該基材爲一 Ν+基材， 該 嘉 晶 層 1 1 爲 Ν 嘉 晶 層 J 第一區域爲Ρ -區域，第二區域爲 Ρ Τ& 域 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-23 493239 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 ___六、申請專利乾圍 _ 及源區域爲N +區域。 1 3 ·如申請專利範圍第1 2項所述之溝渠 MOSFET元件，其中該基材電阻率範圍由〇 · 005 至0.01歐姆一公分， 該嘉晶層電阻率範圍由0 . 1 8至〇 · 2 5歐姆一公 分， 該第一區域電阻率範圍由0.4至0·8歐姆一公分 該第二區域電阻率範圍由〇.15至〇·4歐姆一公 分，及 該源極區域電阻率範圍由0 . 〇 0 3至0 · 〇 〇 1歐 姆—公分。 14·一種形成溝渠MOSFET元件之方法，包含 步驟： 提供一第一導電類型之基材； 形成一第一導電類型之磊晶層於該基材上，該磊晶層 具有較基材爲低之多數載子濃度； 形成多數溝渠於該磊晶層內，諸溝渠係爲一第一絕緣 層所加襯並在接近第一絕緣層處含有一導電區域； 形成一或多數溝渠主體區域及一或多數終端主體區域 於該磊晶層之上部份內，該終端主體區延伸進入該磊晶層 至較溝渠主體區域爲大之深度；每一溝渠主體區域及每一 終端主體區域包含（a )第二導電類型之第一區域，第二 導電類型係相反於該第一導電類型，及（b )第二導電類 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X；297公釐）~Γ^Ι " (請先閱讀背面之注意事項再填寫本頁) • _?· -裝· 、va 線 493239 ABCD 六、申請專利範圍 - 型之第二區域接近第一區域，第二區域具有一較第一區域 爲高之多數載子濃度，及第二區域係安置於第一區域上； 及 形成第一導電類型之多數源極區域，於溝渠主體區域 之上部份內之鄰近溝渠處。 1 5 .如申請專利範圍第1 4項所述之方法，其中上 述之形成一或多數溝渠主體區域及一或多數終端主體區域 的步驟包含：形成一終端遮罩特性； 形成一層第二導電類型之層於磊晶層之上部份內； 於該磊晶層中形成溝渠，諸溝渠延伸經該第二導電類 型層，使得第二導電類型之個別第一區域係被形成； 形成一氧化物層於鄰近第一區域之溝渠壁之至少一、 份上，該形成氧化物層的步驟造成在氧化物層附近之第一 區域內之較少之多數載子濃度；及 形成第二導電類型之第二區域在鄰近及在第二導電類 型之第一區域上之磊晶層內； 其中，諸溝渠係較佳分隔足夠地近，使得於形成氧化 物層的步驟時，於溝渠間之整個第一區域之多數載子濃度 被降低；及 其中該終端遮罩特性係與最近週邊溝渠分開足夠遠’ 以使得形成氧化物層的步驟對週邊溝渠及遮罩特性間之第 一區域中之主體多數載子濃度沒有影響。 1 6 ·如申請專利範圍第1 5項所述之方法’其中該 MOSFET元件爲矽元件。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-25 - (請先閱讀背面之注意事項再填寫本頁) 、言. 經濟部智慧財產局員工消費合作社印製 493239 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 __六、申請專利範圍 - - 1 7 .如申請專利範圍第1 6項所述之方法’其中該 於溝渠間之最大距離範掘由1 · 2至2 · 0微米及其中於 週邊溝渠及終端氧化物特性間之最大距離範圍由3 · 〇至 4 ·〇微米。 1 8 .如申請專利範圍第1 5項所述之方法，其中該 形成第二導電類型層之步驟及形成第二區域的步驟包含佈 植並擴散一摻雜物至該磊晶層。 1 9 .如申請專利範圍第1 4項所述之方法，其中該 形成溝渠之步驟包含形成一有圖案遮罩層於該磊晶層並蝕 刻該等溝渠經該遮罩層的步驟。 2 〇 .如申請專利範圍第1 4項所述之方法，其中該 第一絕緣層爲一氧化物層。 2 1 .如申請專利範圍第2 0項所述之方法，其中該 形成氧化物層的步驟包含經由乾氧化法提供一氧化物層。 2 2 .如申請專利範圍第1 4項所述之方法，其中該 導電區域爲一多結晶矽區域。 2 3 ·如申請專利範圍第2 2項所述之方法，其中該 在諸溝渠內提供一導電區域的步驟包含沉積一層多結晶矽 及隨後蝕刻該多結晶矽層。 2 4 ·如申請專利範圍第1 6項所述之方法，其中該 形成氧化物層於鄰近第一區域之溝渠壁之至少一部份上之 步驟包含於9 0 0至1 1 0 0 °C之溫度範圍的乾式氧化。 2 5 ·如申請專利範圍第2 4項所述之方法，其中該 溫度範圍係由9 0〇至9 5 0 °C。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐)~:26- ' " (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 線 493239 A8 B8 C8 D8___ 六、申請專利範圍 — 2 6 ·如申請專利範圍第1 6項所述之方法，其中該 形成氧化物層於鄰近第二導電類型之第一區域之溝渠壁之 至少一部份上之步驟包含於溫度範圍由9 0 0至1 1 〇〇 °C之蒸氣氧化。 2 7 ·如申請專利範圍第2 6項所述之方法’其中該 溫度範圍係由9 0 0至9 5 0 °C。 2 8 ·如申請專利範圍第1 4項所述之方法，其中該 形成源極區域的步驟包含形成一有圖案遮罩層及佈植並擴 散一摻雜物至溝渠主體區域之上部份。 2 9 ·如申請專利範圍第1 6項所述之方法，其中該 第一導電類型爲N -類型導電性，其中該第二導電類型爲 P -類型導電性，及其中該主體區域係被摻雜以硼。 (請先閲讀背面之注意事項再填寫本頁) -裝. 、1T 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）-27 -
TW090114464A 2000-06-16 2001-06-14 Trench MOSFET with double-diffused body profile TW493239B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/595,486 US6472678B1 (en) 2000-06-16 2000-06-16 Trench MOSFET with double-diffused body profile

Publications (1)

Publication Number Publication Date
TW493239B true TW493239B (en) 2002-07-01

Family

ID=24383432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090114464A TW493239B (en) 2000-06-16 2001-06-14 Trench MOSFET with double-diffused body profile

Country Status (9)

Country Link
US (2) US6472678B1 (zh)
EP (1) EP1292990B1 (zh)
JP (1) JP2003536274A (zh)
KR (1) KR100759937B1 (zh)
CN (1) CN1220273C (zh)
AU (1) AU2001266977A1 (zh)
DE (1) DE60139936D1 (zh)
TW (1) TW493239B (zh)
WO (1) WO2001099177A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405326B (zh) * 2009-10-14 2013-08-11 Anpec Electronics Corp 雙導通半導體元件及其製作方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6822288B2 (en) * 2001-11-20 2004-11-23 General Semiconductor, Inc. Trench MOSFET device with polycrystalline silicon source contact structure
US6576516B1 (en) * 2001-12-31 2003-06-10 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
US8629019B2 (en) 2002-09-24 2014-01-14 Vishay-Siliconix Method of forming self aligned contacts for a power MOSFET
US8080459B2 (en) 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US6921699B2 (en) * 2002-09-30 2005-07-26 International Rectifier Corporation Method for manufacturing a semiconductor device with a trench termination
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
JP4829473B2 (ja) * 2004-01-21 2011-12-07 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置およびその製造方法
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US20070004116A1 (en) * 2005-06-06 2007-01-04 M-Mos Semiconductor Sdn. Bhd. Trenched MOSFET termination with tungsten plug structures
WO2006135746A2 (en) 2005-06-10 2006-12-21 Fairchild Semiconductor Corporation Charge balance field effect transistor
US7544545B2 (en) 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP5198752B2 (ja) * 2006-09-28 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
JP2008218711A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法、ならびに電源装置
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
WO2009060406A1 (en) * 2007-11-08 2009-05-14 Nxp B.V. A trench-gate semiconductor device and method of manufacturing the same
US8207612B2 (en) * 2007-11-09 2012-06-26 Sanken Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US7911260B2 (en) * 2009-02-02 2011-03-22 Infineon Technologies Ag Current control circuits
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9230810B2 (en) 2009-09-03 2016-01-05 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
JP4791572B2 (ja) * 2009-12-21 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP2010283368A (ja) * 2010-07-26 2010-12-16 Renesas Electronics Corp 半導体装置の製造方法
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2013065749A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体装置
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
JP5701447B2 (ja) 2012-03-05 2015-04-15 三菱電機株式会社 半導体装置
US9318549B2 (en) * 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
EP3183753A4 (en) 2014-08-19 2018-01-10 Vishay-Siliconix Electronic circuit
US9673314B2 (en) * 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS597467A (ja) 1982-07-06 1984-01-14 Nippon Chem Ind Co Ltd:The 非晶質系鋳造用鋳型添加剤の製造法
JPS5974674A (ja) 1982-10-22 1984-04-27 Hitachi Ltd 絶縁ゲ−ト半導体装置とその製造法
JPS63186476A (ja) * 1987-01-29 1988-08-02 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JP2837033B2 (ja) * 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US5998837A (en) * 1995-06-02 1999-12-07 Siliconix Incorporated Trench-gated power MOSFET with protective diode having adjustable breakdown voltage
DE69631995T2 (de) 1995-06-02 2005-02-10 Siliconix Inc., Santa Clara Bidirektional sperrender Graben-Leistungs-MOSFET
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
US6031265A (en) 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6084264A (en) * 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
US6215168B1 (en) * 1999-07-21 2001-04-10 Intersil Corporation Doubly graded junction termination extension for edge passivation of semiconductor devices
US6348712B1 (en) * 1999-10-27 2002-02-19 Siliconix Incorporated High density trench-gated power MOSFET

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405326B (zh) * 2009-10-14 2013-08-11 Anpec Electronics Corp 雙導通半導體元件及其製作方法

Also Published As

Publication number Publication date
WO2001099177A3 (en) 2002-03-28
KR100759937B1 (ko) 2007-09-19
US20020009854A1 (en) 2002-01-24
DE60139936D1 (de) 2009-10-29
EP1292990A2 (en) 2003-03-19
CN1220273C (zh) 2005-09-21
CN1436371A (zh) 2003-08-13
WO2001099177A2 (en) 2001-12-27
KR20030062236A (ko) 2003-07-23
JP2003536274A (ja) 2003-12-02
AU2001266977A1 (en) 2002-01-02
EP1292990B1 (en) 2009-09-16
US6518128B2 (en) 2003-02-11
US6472678B1 (en) 2002-10-29

Similar Documents

Publication Publication Date Title
TW493239B (en) Trench MOSFET with double-diffused body profile
US5689128A (en) High density trenched DMOS transistor
JP3348911B2 (ja) トップ・ドレイン・トレンチ形ｒｅｓｕｒｆ ｄｍｏｓトランジスタ構造体
TWI464883B (zh) 形成具深溝式電荷補償區域之半導體裝置之方法
US7700440B2 (en) Method of manufacturing a metal-oxide-semiconductor with reduced on-resistance
KR100967883B1 (ko) 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스
US7094640B2 (en) Method of making a trench MOSFET device with improved on-resistance
US7242070B2 (en) Deep trench isolation structure of a high-voltage device and method for forming thereof
JP2003533889A (ja) トレンチゲート半導体装置
US6639276B2 (en) Power MOSFET with ultra-deep base and reduced on resistance
JP4241856B2 (ja) 半導体装置および半導体装置の製造方法
JP2006511974A (ja) 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス
JP2005503023A (ja) トレンチ・ゲート半導体デバイスおよびその製造
JP2005510088A (ja) 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス
JPH11274484A (ja) 半導体装置およびその製造方法
US7041572B2 (en) Fabrication method for a deep trench isolation structure of a high-voltage device
KR100880872B1 (ko) 감소된 도통-저항을 갖는 이중 확산 전계 효과 트랜지스터를 형성하는 방법 및 그러한 이중 확산 전계 효과 트랜지스터
US6319776B1 (en) Forming high voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
US7714382B2 (en) Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures
JP3908040B2 (ja) 高耐圧縦型ｍｏｓトランジスタの製造方法
JP5266738B2 (ja) トレンチゲート型半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees