TW493175B - Non-volatile memory for storing erase operation information - Google Patents

Non-volatile memory for storing erase operation information Download PDF

Info

Publication number
TW493175B
TW493175B TW090102408A TW90102408A TW493175B TW 493175 B TW493175 B TW 493175B TW 090102408 A TW090102408 A TW 090102408A TW 90102408 A TW90102408 A TW 90102408A TW 493175 B TW493175 B TW 493175B
Authority
TW
Taiwan
Prior art keywords
memory
information
erase
erasure
erasing
Prior art date
Application number
TW090102408A
Other languages
English (en)
Inventor
Hiroshi Otani
Makoto Igarashi
Yoshihiro Tsukidate
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW493175B publication Critical patent/TW493175B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Description

493175 A7 B7 五、發明說明( 【發明之背景資料】 1 ·發明之技術背景 本發明係有關於如快閃記憶體之非依電性記憶體, 亚且更係有關於能儲存關於抹除運算的紀錄之非依電性記 憶體。 2 ·相關技術之說明
I 快閃記憶體(一種非依電性記憶體元件)不只能在電源 關閉後儲存資訊,同時體積也比較小而且讀出資訊速度比 更碟更〖夬因此廣泛被用來作為行動電話和數位相機中的 半導體記憶體。 習知快閃記憶體輸出程式脈衝至已抹除狀態之記憶 體晶胞以寫入資訊。記憶區塊是在抹除整個記憶體區塊後 輸出式脈衝至所需記憶體晶胞以執行重寫。快閃記憶體 也可依據外部抹除指令而抹除一個特定的記憶g區塊。一 身又而δ ,已抹除狀態為資料丨,而在輸入程式脈衝後之已 寫入狀態(已程式化狀態)為資料〇。寫入和程式化在此意 義相同。 以上之區塊抹除運算包含預先程式化程序,其中在 記憶體區塊中的晶胞資料會被讀出並且所有已抹除狀態之 晶胞會被程式化(成為資料0),以及包含抹除程序,其中 當抹除脈衝輸至記憶體區塊中所有晶胞時,所有記憶體晶 胞會被抹除(成為資料1)。若這二個程序正常結束,則區 塊抹除運作正常結束。接著,可將資料寫入記憶體區塊。 在此抹除運昇中,包含微處理器的内部控制電路會依據抹 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公餐) 4 - 493175
AT # 經濟部智慧財產局員工消費合作社印製 五、發明說明(2 除指令執行一系列的連續程式。 但是,抹除運算可能在以上一系列的抹除運算時(如 因電力被切斷時)而被中斷。此外,使用者在抹除運算執 行太久時會認為抹除運算失敗而將其中斷。當抹除運算如 此铍中斷時,記憶體區塊中的晶胞狀態不明,而且即使在 程式化運算執行後,也不能正常地從這些記憶體晶胞中讀 出資訊。此外,若無法正常讀出資訊,則很難診斷其原因 。特別是在抹除運算中發生中斷導致臨界電壓不是資料^ 也不是資料0時,則需要一種特別的探測電路來偵測錯誤 發生時的階段。將如此的偵測電路形成在元件中並不實際。 當然,若能確定抹除運算被中斷,記憶體晶胞可以 再執行抹除運算而恢復至正常的已抹除狀態,也就是將記 憶體區塊中所有記憶體晶胞預先程式化,接著同時將所有 記憶體晶胞抹除。但是,由於很難偵測抹除運算是否被中 斷或者是在抹除運算中的哪個階段被中斷,因此在讀出失 敗時’假設抹除運算有被中斷因而重複區塊抹除運算不是 很有效率的作法。 【發明之簡要說明】 本發明之目的係提供一種能輕易確定抹除運算是否 有被中斷的非依電性記憶體。 本發明附加的目的係提供能輕易偵測抹除運算中斷 時之階段的非依電性記憶體。 為了達到以上目的,此發明之其中一方面是具有用 以儲存資料之一般記憶體晶胞區域及具有用以儲存指示抹 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 ^--------^--------- ί請先閱讀背面之注意事項再填寫本頁) 493175
經濟部智慧財產局員工消費合作社印製 除運异之狀態資訊的資料之抹除資訊儲存記憶體區域的非 依電性έ己憶體。抹除資訊儲存記憶體區域包含在電源被切 斷時仍可儲存資訊之非依電性記憶體中。 其優點是,抹除資訊儲存記憶體區域能將抹除資訊 儲存在執行抹除運算之記憶體區塊單位中。甚且,抹除資 訊儲存記憶體區域至少能夠儲存三個有關抹除運算中的狀 怨·運异起始狀態、預先程式化結束狀態以及抹除運算完 成狀態。 在另一個實施例中,在抹除資訊儲存記憶體區域中 的抹除資訊可被讀出至外部裝置,或者是依據指定的指令 讀出至外部裝置。或者是,隨著開啟電源或依據另一個指 定的指令使抹除資訊在内部被讀出,接著在抹除資訊指示 記憶體區塊中有抹除運算中斷發生時,將此資訊輸出至外 部裝置。 此外,在另一個較佳實施例中,隨著開啟電源或依 據另一個指定的指令使抹除資訊在内部被讀出,在抹除資 訊指示記憶體區塊中有抹除運算中斷發生時,可使該記憶 體區塊自動執行抹除運算。 以上非依電性兄憶體儲存抹除資訊(例如對每個記憶 體區塊之抹除運算是否有正常中止或是已經進行的抹除運 算階段),因此在錯誤發生時能簡化偵錯程序,並且能更 有效率地恢復正常狀態。 【圖式之簡要說明】 第1圖為實施例第一方面中的非依電性記憶體元件之 本紙張尺度顧t _ ϋι (CNS)A4規格(2_1G χ 297公爱)
6 493175 A7 B7 五、發明說明(4 ) 一般結構圖; 第2圖為第1圖的記憶體元件中的抹除運算之流程圖 第3圖為貫例第一方面中的非依電性記憶體元件之 一般結構圖; 第4圖為第3圖的記憶體元件中的抹除運算之流程圖 t 第5圖為顯示抹除資訊债測電路之第一功能之流程圖 , 第6圖為顯示抹除資訊偵測電路之第二功能之流程圖 第7圖為第6圖之修改之流程圖; 第8圖為顯示抹除資訊偵測電路之第三功能之流程圖 第9圖為第8圖之修改之流程圖。 【較佳實施例之詳細說明】 在下文中將說明本發明實施例之第一方面,並同時 參照圖式。但是,實施例之此方面並不侷限本發明的技 術範圍。 第1圖為實施例第一方面中的整個非依電性記憶體元 件之一般結構圖。在第丨圖中的記憶體元件含有用以儲存 一般資料的一般記憶體晶胞區域MC,及用以儲存顯示抹 除運算狀態的資訊的抹除資訊儲存記憶體晶胞區域他乂 ,此資料指示一系列的抹除運算是否有完成。一般記憶體 ‘紙張尺度適用中國國家標?^A4規格⑵G χ 297公爱) -------------- · I {請先閱讀背面之注意事項再填寫本頁> 訂 線 經濟部智慧財產局員工消費合作社印製 493175
493175
五、發明說明(6 ) 自抹除=貝訊儲存記憶禮區域MCX輸入的抹除資訊會 被抹除資訊偵測電路14所讀出。此抹除資訊偵測電路14 : (1)將所讀出的抹除資訊原封不動地輸至外部裝置;(2)在 所讀出的抹除資訊指示抹除運算未完成時,傳送表示抹除 運算未完成之旗標0FL ;及(3)在抹除運算未完成時,輸 出抹除啟始信號0 b至控制電路1〇,使控制電路1〇自動執 4 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 行抹除運算。任何一個此運算都能依據外部指令運作或執 行。 控制電路10依據外部指令輸出抹除資訊偵測信號必a 至抹除資訊偵測電路14。抹除資訊偵測電路14依據此抹除 資訊伯測信號0 a執行任一個以上運算。在以上功能(3)的 情況下,抹除資訊偵測電路14產生抹除啟始信號$ b,並 且控制電路10會依據此信號產生用於執行抹除被選取的記 憶體區塊運算的控制信號0 d。抹除電壓Vd接著會被抹除/ 寫入電,夸失電路12產生。 第2圖為第1圖的記憶體元件中的抹除運算之流程圖 。在外部裝置(S1)輸入指定抹除區塊位址之抹除指令時, 控制電路10產生袜除資訊控制信號0 c,抹除和寫入電壓 產生電路12產生寫入電壓Vc,並且資料「〇〇」會被寫入 對應指定記憶體區塊之抹除資訊儲存位元16。抹除資訊記 憶體區域MCX的記憶體晶胞結構與一般記憶體晶胞區域 的相同,並且資料「〇〇」是以相同程式控制(S2)方式寫入 (程式化)其中。 接著是執行指定區塊的預先程式化。在預先程式化 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 9 493175 B7
經濟部智慧財產局員工消費合作社印製
中,區塊中的記憶體晶胞資料會被讀出。在資料為丨時(抹 除狀態),寫入脈衝會被輸入至該記憶體晶胞以寫入資料〇 。此預先程式化會對所有記憶體晶胞執行。因此,在預先 耘式化正常結束時,資料(資料〇)會被寫入記憶體區塊中 的所有的記憶體晶胞。 在f憶體區塊預先程式化程序S3結束時,控制電路^ 〇 會產生抹除資訊控制信號0C而使得電壓¥(1能被產生,並 且對應抹除資訊儲存位元16中的記憶體晶胞會被抹除並轉 換成資料「11」(S4)。因此,代表對指定記憶體區塊的預 先程式化程序中已正常結束的抹除資訊會被儲存在抹除資 訊儲存位元16之中。 接著,抹除脈衝會被同時輸入至記憶體區塊中的所 有的記憶體晶胞以執行抹除運算(S5:^抹除/寫入電壓產 生電路12會依據控制電路1〇之控制信號0d產生抹除電壓 vd,並且抹除脈衝會被輸至記憶體晶胞。電壓和乂己是 對應控制信號的寫入或抹除電壓。在抹除運算中,抹除脈 衝同時被輸至記憶體區塊中的所有的晶胞,以確認所有晶 胞是否已被抹除(資料1)(S6)。 當對所指定記憶體區塊中的記憶體晶胞的抹除運算 正常結束時,資料〇會寫入至對應抹除資訊儲存位元16的 一晶胞。因此,已儲存代表抹除運算已正常結束之資料。 當另一個記憶體區塊被指定時,該記憶體區塊的位 址會被指定(S9),並且重複以上的程序52至87。 第3圖為實施例第二方面中的非依電性記憶想 之
本紙張尺度顧巾關家標準(CNS)A4規格(210 X 297公爱)
10 - 州175
經濟部智慧財產局員工消費合作社印製 五、發明說明(8) 一般結構圖。在第3圖的記憶體元件中,在用以儲存一般 資料的記憶體晶胞區域MC中,含有用以儲存指示抹除運 算狀態之資訊(抹除資訊)或儲存指示一系列抹除運算是否 已完成之資訊的抹除資訊記憶體區域MCX。因此,可在 寫入或抹除在一般記憶體晶胞區域MC中的資料時,同時 寫入或抹除在抹除資訊記憶體區域MCX中的資料。其餘 的組態與第1圖中顯示的實施例第一方面相同。 第4圖為實施例第二方面中的記憶體元件中的抹除運 算之流程圖。相同於第2圖中的程序使用相同的參考編號 。在實施例第二方面中,記憶體元件在一般記憶體晶胞區 域MC中含有抹除資訊記憶體區域mcx。因此,在預先程 式化程序S12或抹除程序S15中,抹除資訊記憶體晶胞的 預先程式化和抹除可與一般記憶體晶胞區域的預先程式化 和抹除同時實施。 在抹除指令進入並且指定抹除區塊位址時,被指定 的記憶體區塊會被預先程式化(S12)。在預先程式化中, 在$憶體晶胞中的資料會被讀出,程式脈衝會輸至資料為 1(已抹除狀態)的記憶體晶胞,以寫入資料0。在此,預先 程式化自指定的記憶體區塊中的抹除資訊記憶體晶胞 MCX開始。因此,抹除資訊記憶體晶胞Mcx會首先被預 先程式化,並且抹除資訊會成為資料r 〇〇」。接著,預先 程式化會在一般記憶體區域中執行。 接著’被指定的記憶體區塊會被完全抹除(s丨5)在此 程序中,抹除脈衝同時輸至被指定的記憶鱧區塊中的一般 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------裝--------訂-------1 -線 (請先閱讀背面之注意事項再填寫本頁) 11 4yjl75 經濟部智慧財產局員工消費合作社印製 A7 --------B7___ 五、發明說明(9 ) 記憶體晶胞,以及被輸至抹除資訊記憶體晶胞1^(:\。確 認抹除狀態自抹除資訊記憶體晶胞開始。因此,在確認抹 除資訊記憶體晶胞MCX已被抹除後才確認一般記憶體晶 胞區域的抹除狀態。可由抹除資訊記憶體晶胞mcx資料 「11」得知預先程式化已正常結束。 田被私疋的記憶體區塊中所有的記憶體晶胞通過抹 除確認S6時,意指抹除運算已正常結束。因此,特定資 料10」或「01」會被寫入被指定的記憶體區塊(S7)中的 抹除資訊記憶體晶胞MCX之中。這與第2圖中相同。利用 此特定資料能確認所有抹除運算已正常結束。 接著說明使.用儲存在抹除資訊記憶體晶胞區域中的 抹除資訊之診斷功能。 第5圖為顯示抹除資訊偵測電路之第一功能之流程圖 。控制電路10依據讀出抹除資訊指令(S2〇)產生抹除資訊 偵測信號0 a。抹除資訊偵測電路14依據此信號讀出在對 應被區塊位址指定的記憶體區塊之抹除資訊儲存位元16中 的資料,並且將其傳送至外部裝置(S21)。因此,在抹除 資訊儲存位元16中會讀出資料「00」、r丨丨」或「1〇」。這 些資料型態各自表示抹除程序起始狀態、預先程式化結束 狀態以及抹除程序結耒狀態 '。因此·,在記憶體元件中發生 錯誤時,讀出此抹除資訊能得知處理記憶體區塊時抹除程 序中止的階段,而因此簡化錯誤的偵測程序。若發現抹除 程序沒有正常結束,再將該記憶體區塊抹除能去除錯誤狀 態。 本紙張尺度賴中國國家標準(CNS)A4規格_(21〇 X 297公爱)
12 493175 A7 B7 經濟部智慧財產局員工消費合作社印副衣 五、發明說明(10) 第6圖為顯示抹除資訊偵測電路之第二功能之流程圖 。以此功能’當開啟電源時,抹除資訊偵測電路14檢查對 應所有記憶體區塊的抹除資訊儲存位元中的資料。若偵測 到的資料為「00」或「〇1」,則從旗標輸出端輸出反常旗 標信號0 FL ’表示抹除運算並沒有正常結束;若偵測到 賣料「10」,則輸出正常旗標信號。 以下將說明第6圖中的流程圖。當開啟電源時(S22), 控制電路10產生抹除資訊偵測信號,並且抹除資訊偵 測電路14讀出在抹除資訊儲存位 元中的資料(S23)。所讀 出的資料為「1〇」表示對該記憶體區塊的抹除運算已正常 結束’而對應下一個區塊之抹除資訊儲存位元中的資料亦 同。若所讀出的抹除資訊資料不是r 10」,旗標輸出端則 會輸出反常旗標0 FL(=0)。若對所有記憶體區塊的抹除資 訊資料均為「1〇」,旗標輸出端則會輸出正常旗標必 fL(=1)(S27) 〇 第7圖為第6圖之修改之流程圖。在此範例中,指定 記憶體區塊的抹除資訊資料會依據抹除資訊讀出指令而被 讀出,而並不是因電源開啟而被讀出(S29),其用來判斷 抹除運算是否有正常執行。因此,只有程序S29有別於第 6圖。其餘程序不變。 第8圖為顯示抹除資訊谓測電路之第三功能之流程圓 。以此功能,開啟在裝置中的電源時,控制電路丨〇產生抹 除資δίΐ彳貞測彳§號$ a。抹除資訊偵測電路14依據此信號讀 出在抹除資訊儲存位元中的資料(S31),並檢查所讀出的 -----I---II--·1111111 ^ ·1111!11« (請先閱讀背面之注意事項再填寫本頁) 13 493175 A7
經濟部智慧財產局員工消費合作社印
資料是否為「10」,若是,則表示抹除運算已正常結束(S32) 。若所碩出的資料並不是「10」,抹除資訊偵測電路14則 會產生抹除啟始信號0 b以啟動該記憶體區塊的抹除運算 。對應此信號,控制電路1〇實施如第2圖和第4圖所示之抹 除運算。 若資料為「10」,則下一個記憶體區塊的抹除資訊儲 存位元會被讀出(S34)。如以上所述,所有記憶體區塊的 抹除資訊會被檢查,而對於沒有正常結束的抹除運算的記 憶體區塊,則將會再執行抹除運算(S33)a 第9圖為第8圖之修改之流程圖。在此範例中,指定 記憶體區塊的抹除資訊資料會依據抹除資訊讀出指令而被 檢查,而並不是因電源開啟而被檢查。接著若偵測到失敗 的抹除狀態,則記憶體區塊自動地被抹除。其餘運作以同 於第8圖的方式被實施。 以上面第3功能,由於抹除資訊偵測電路14檢查在對 所有記憶體區塊之抹除資訊儲存位元中的資料,並且若檢 查到失敗的抹除狀態,記憶體區塊則會自動地再執行抹除 ’因此έ己憶體能夠有效率地返回正常狀態。 如以上說明,本發明能用以檢查在非依電性記憶體 中(如快閃記憶體)抹除運算是否有正常結束,或用以偵測 抹除運算已實施的階段,並且能有效率地執行錯誤診斷。 本發明之保護範圍並不侷限於以上實施例的方面, 並應能夠延伸至包括本發明申請專利範圍和與其相當之範 圍0 本紙張尺度適用中國國家標準(<JNS)A4規格(210 X 297公£7 ---·---i--------0--------t--------- (請先閱讀背面之注意事項再填寫本頁) 14

Claims (1)

  1. 申請專利範圍 Λ8 B8 C8 D8 -種非依電性記憶懸,其中在寫入運算之前實施抹除 運算,其包含有: 個用以儲存一般資料的一般記憶體晶胞區域; 和 -個用α儲存表示一系列抹除運算是否有完成或 儲存表示該抹除運算之狀態的抹除資訊储存記憶體區 域。 1如申請專利範圍第i項之非依電性記憶體’其中該一般 記憶體晶胞區域包含多數記憶體區塊’並且對每個該 s己憶體區塊都建有該抹除資訊餘#記憶體區域。 3·如申,專利範圍第i項之非依電性記憶趙,其中該抹除 運算之複數狀態至少包括在一系列抹除運算時的抹除 運算起始狀態、預先程式化結束狀態以及抹除運算完 成狀態。 4·如申請專利範圍第3項之非依電性記憶體,更包含有依 據預定指令或因電源開啟而讀出在該抹除資訊儲存記 憶體區域中的抹除資訊的抹除資訊偵測電路。 5·如申請專利範圍第1項之非依電性記憶體,更包含有依 據預定指令或因t;原開啟而讀出在該抹除資訊儲存記 憶體區域中的抹徐,資訊的抹除資訊偵測電路,並上若 該抹除資訊指示抹除運算被中斷,則會傳送該中斷資 訊至外部裝置。 6.如申請專利範圍第1項之非依電性記憶體,更包含有依 據預定指令或因電源開啟而讀出在該抹除資訊儲存記 度適用中國國家標準(CNS) A4規格(21Gx297公着) ----- -15 . (請先閲讀背面V注意事項再填· • I i - >1 m ml · 裝- 訂 線 493175 A8 BS C8 D8 六、申請專利範圍 憶體區域中的抹除資訊的抹除資訊偵測電路,並且若 該抹除資訊指示抹除運算被中斷,則會促使該一般記 憶體晶胞區域執行該抹除運算。 ---------^------1T------^ (請先閲讀背面之注意事項再填寫本頁) 經贫您^, t 一::Ta (工消費合作社印%
    方、铁張尸、度適用中國國家標聲(CNS ) A4規格(210X 297公嫠) 16
TW090102408A 2000-03-06 2001-02-05 Non-volatile memory for storing erase operation information TW493175B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000060830A JP2001250388A (ja) 2000-03-06 2000-03-06 消去動作情報を記憶する不揮発性メモリ

Publications (1)

Publication Number Publication Date
TW493175B true TW493175B (en) 2002-07-01

Family

ID=18581077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090102408A TW493175B (en) 2000-03-06 2001-02-05 Non-volatile memory for storing erase operation information

Country Status (4)

Country Link
US (1) US6377491B2 (zh)
JP (1) JP2001250388A (zh)
KR (1) KR100593652B1 (zh)
TW (1) TW493175B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813362B (zh) * 2022-06-30 2023-08-21 群聯電子股份有限公司 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977847B2 (en) * 2001-11-23 2005-12-20 M-Systems Flash Disk Pioneers Ltd. Detecting partially erased units in flash devices
US6778443B2 (en) * 2001-12-25 2004-08-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device having memory blocks pre-programmed before erased
US7154628B2 (en) * 2002-12-17 2006-12-26 Xerox Corporation Job secure overwrite failure notification
KR100504696B1 (ko) * 2003-02-26 2005-08-03 삼성전자주식회사 블록 소거/프로그램 정보를 저장하기 위한 상태 셀들의어레이를 포함한 낸드 플래시 메모리 장치
US7299314B2 (en) * 2003-12-31 2007-11-20 Sandisk Corporation Flash storage system with write/erase abort detection mechanism
TW200608402A (en) * 2004-08-20 2006-03-01 Renesas Tech Corp Semiconductor integrated device, and IC card and portable information terminal using the semiconductor integrated device
KR100606173B1 (ko) * 2004-08-24 2006-08-01 삼성전자주식회사 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치
JP2007149241A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
KR100736103B1 (ko) 2006-06-27 2007-07-06 삼성전자주식회사 비휘발성 메모리, 상기 비휘발성 메모리의 데이터 유효성을판단하는 장치 및 방법
US7882365B2 (en) * 2006-12-22 2011-02-01 Spansion Llc Systems and methods for distinguishing between actual data and erased/blank memory with regard to encrypted data
US7876638B2 (en) * 2007-09-11 2011-01-25 Micron Technology, Inc. Storing operational information in an array of memory cells
KR101365683B1 (ko) 2007-12-27 2014-02-20 삼성전자주식회사 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
US8351290B1 (en) * 2008-09-12 2013-01-08 Marvell International Ltd. Erased page detection
JP2011129192A (ja) * 2009-12-16 2011-06-30 Samsung Electronics Co Ltd 半導体記憶装置
KR101635506B1 (ko) 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
JP2013003655A (ja) * 2011-06-13 2013-01-07 Denso Corp フラッシュメモリにデータの書き込みを行う制御装置
KR20140020154A (ko) * 2012-08-08 2014-02-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 소거 방법
KR102083490B1 (ko) * 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
KR102050729B1 (ko) 2013-02-12 2019-12-02 삼성전자 주식회사 메모리 시스템
TWI533311B (zh) * 2013-07-17 2016-05-11 慧榮科技股份有限公司 快閃記憶體裝置及其運作方法
KR102187637B1 (ko) * 2014-02-03 2020-12-07 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
KR20160075195A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 장치
JP6453718B2 (ja) * 2015-06-12 2019-01-16 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
EP3133604B1 (en) * 2015-08-17 2020-11-11 Harman Becker Automotive Systems GmbH Method and device for fail-safe erase of flash memory
US9812215B2 (en) * 2016-03-25 2017-11-07 Toshiba Memory Corporation Memory device that executes an erase operation for a nonvolatile memory
US10275156B2 (en) 2016-09-29 2019-04-30 Intel Corporation Managing solid state drive defect redundancies at sub-block granularity
CN117389482B (zh) * 2023-12-11 2024-06-11 芯天下技术股份有限公司 一种用于spi nand的寿命记录方法、芯片及设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08101788A (ja) 1994-09-30 1996-04-16 Casio Comput Co Ltd メモリ動作管理方法及びメモリ動作管理装置
JP3411186B2 (ja) * 1997-06-06 2003-05-26 シャープ株式会社 不揮発性半導体記憶装置
JP3228225B2 (ja) * 1998-06-01 2001-11-12 日本電気株式会社 記憶装置の消去装置、記憶装置の消去方法及びそのプログラムを記憶した記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813362B (zh) * 2022-06-30 2023-08-21 群聯電子股份有限公司 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
US6377491B2 (en) 2002-04-23
JP2001250388A (ja) 2001-09-14
KR20010100793A (ko) 2001-11-14
US20010019501A1 (en) 2001-09-06
KR100593652B1 (ko) 2006-06-30

Similar Documents

Publication Publication Date Title
TW493175B (en) Non-volatile memory for storing erase operation information
JP2008198310A (ja) ビットエラーの修復方法および情報処理装置
TW200408949A (en) Control method of apparatus for non-volatile memory
WO2016180093A1 (zh) Flash芯片读写控制电路和方法、AMOLED应用电路
TW388881B (en) A nonvolatile memory and a semiconductor device with the nonvolatile memory
JP2000099405A (ja) フラッシュメモリを有する電子機器
JP3875139B2 (ja) 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム
JPWO2013108456A1 (ja) 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US7590793B2 (en) Data access controlling method in flash memory and data access controlling program
JP4661369B2 (ja) メモリコントローラ
JP3015661B2 (ja) 不揮発性半導体メモリ
TW550807B (en) Semiconductor memory device
TW516038B (en) Dynamic pulse width programming of programmable logic devices
JP4985781B2 (ja) 半導体記憶装置およびその制御方法
KR101001143B1 (ko) 비휘발성 메모리장치 및 이의 동작방법
JP2006331233A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP4236539B2 (ja) 不揮発性メモリ装置
TWI523019B (zh) 記憶體裝置及使用非揮發性記憶體元件對系統進行開機之方法
JP2016057817A (ja) 情報処理装置
JP2003059283A (ja) 半導体記憶装置
JP2003099333A (ja) フラッシュメモリ管理システム
JPH06236695A (ja) 交換表示機能付不揮発性メモリ装置
JP4421659B2 (ja) フラッシュメモリを有する電子機器
JP3133710B2 (ja) マイクロコンピュータの評価装置
JP2004151963A (ja) Icカード

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees