TW486827B - Method for manufacturing non-volatile semiconductor memory and non-volatile semiconductor memory manufactured thereby - Google Patents

Method for manufacturing non-volatile semiconductor memory and non-volatile semiconductor memory manufactured thereby Download PDF

Info

Publication number
TW486827B
TW486827B TW089126761A TW89126761A TW486827B TW 486827 B TW486827 B TW 486827B TW 089126761 A TW089126761 A TW 089126761A TW 89126761 A TW89126761 A TW 89126761A TW 486827 B TW486827 B TW 486827B
Authority
TW
Taiwan
Prior art keywords
film
gate
word line
insulating film
side wall
Prior art date
Application number
TW089126761A
Other languages
English (en)
Inventor
Mitsuteru Iijima
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW486827B publication Critical patent/TW486827B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

486827 A7 B7 五、發明說明（ 經;^紅智#一財1局員工消費合作社印Μ 本發明有關一種方法，用以製造高密度與高可靠性之 非依電性半導體記憶電晶體，及有關其所形成之非依電性 半導體記憶電晶體的新穎構造。 在非依電性的半導體記憶電晶體中，大部分寬擴展架 構係一非依電性半導體記憶電晶體晶格構造的快閃記憶電 晶體或EEPROM，在電晶體通道區上具有一浮閘及一控制 閘。此種非依電性半導體記憶體的問題在無法增加其記憶 容量。 “ 為了增加C憶電晶體容量，日本公開公報專利 H02-231772A，例如，建議形成較密一些的記憶電晶體晶 格電晶體。根據此先前技藝，安排有一多數列第一浮閘層 及一第一字元線層控制閘，以便將形成條形形狀的位元線 釋放層分割。在第一浮閘層與第一字元線層安排之間，形 成一第二浮閘層’㈣在上面再形成-第二字元線層控制 閘。此種架構之浮閘型非依電性半導體記憶體在浮閘層 彼此相鄰第一字元線層之間，形成第二浮閘層與第二字… 線層，所形成之έ己憶體晶格與傳統安排之多數列第一浮閘 層-第+元線層相較’具有較高密度。即無需改變設計 規則，可在同一區域安排加倍的字元線數目。 前述先前技藝之製造方法包含： ⑴一程序用以形成具有多數條形之第一層彡晶石夕膜 式樣’即通過-絕緣膜在第_導電型半導體基片上殿積 一層多晶矽膜； ⑺―程序用以形成多數條形布線層，即利用第一層 與 元 第 多
(請先閱讀背面之注意事項再填寫本頁)
486827 A7 南 基 五、發明說明（ 晶矽膜式樣形成之罩面來釋放雜質； (3) —程序用以形成_多數第一字元線及一第一浮 閘，第-浮閘係自行對齊於其下#，由形成一絕緣膜於該 第一層多晶矽膜之上，並在其整個上面澱積一第二層多晶 矽膜，及利用條形式樣罩選擇性蝕刻第二層多晶矽膜，然 後再蝕刻第一層多晶矽膜，罩面之條形係布置於該布線層 的分割方向； (4) 一程序用以形成一第三層多晶矽膜，即通過一絕緣 膜;殿積第_層多晶;^膜於該第_字元線上，以便分割第一 字元線及覆蓋第一浮閘；及 (5) —轾序用以形成多數第二字元線及一第二浮閘，第 …于閘係自彳了對齊並安排於其τ方，即形成一絕緣膜於該 第一層多晶矽膜上，在其整個上面澱積一第四層多晶矽 膜，及利用覆蓋在該第一字元線之條形式樣罩，選擇蝕刻 第四層多晶矽膜，然後再蝕刻第三層多晶矽膜。 根據此製造方法，由第二字元線與第二浮問構成之兩 層構造，另嵌入橫向由第一字元線與第一浮閘構成之兩層 構xa之間。《可在保持傳統第一 $元線間距的情況實現加 倍密度的記憶體晶格。 此種浮閘型非依電性半導體記憶體工作有一資料寫入 (程式）模式與批次檫拭模式。資料寫入模式之進行係施加 預疋電壓至選擇成對相鄰位元線上，及一選擇字元線將 熱電子自基片注人浮閘。批次擦拭模式之進行係施加一 電壓至所有位元線，將浮閘之電子以隧道電流注入至 本紙張尺度刺巾闕家鮮（CNS)A4規格（2〗G X 297公爱) --------------裝--- (請先閱讀背面之注意事項再填寫本頁) · 6 486827 經濟部智髮財產局員工消費合作社印製 a Μ 士 η,Γ A7 Β7 五、發明說明（3 ) 片。另外，一讀取工作之進行係施加一預定電壓至字元線 及一位元線上，以偵測臨限電壓之差，即電子經由晶格電 晶體注入浮閘是否載有電流。 第一 ’在上述傳統製造方法中，第一與第二浮閘以及 第一與第二字元線皆係個別分開形成，故所增加的步驟數 提高了製造成本。另外，由第一字元線與由第二字元線構 成之記憶體晶格，因構造不同而有不同特性，會造成問題。 第二，在傳統製方法中，第一與第二字元線之間的線 寬差異’使第一字元線構成的記憶體晶格特性與第二字元 線構成的s己憶體晶格特性不同，會造成問題。在此情況有 一問題，即第一字元線之間的距離必須擴張大於最小製造 尺寸’如此即無法製成高密度的記憶體晶格。 為了達成上述目的，本發明係一種非依電性半導體記 憶體晶格之製造方法，其構造在控制閘字元線與基片通道 區之間備有一陷井閘，陷井閘構造係一絕緣層及能捕獲載 子。陷井閘構造之絕緣層由於注入及陷入之載子並未移入 閘内，故能局部改變電晶體之臨限值。與此有關的，陷井 閘在相鄰記憶體晶格之間無需分離。另外，電氣隔離的絕 緣層無系形成於絕緣層構造之陷井閘上或下。但與傳統浮 閘構造相比可形成很薄及很可靠的三層構造閘絕緣層。 …根據本發明第一特點，製造方法包含步驟，形成一條 缺弋樣延伸於子元線方向；在條形式樣上澱積一絕緣膜， 刻整個表面’在條形式樣兩側壁上形成一側壁絕緣 膜；選擇性移除條形式樣，然後在露出的基片上殺積包括 (CNS)A4 規格（2!〇 X 297 公釐） ------------------------^---------.ΜΙ0------------------------ (請先閱讀背面之江意事項再填寫本頁) 486827 A7 B7 經濟部智慧財產局項工消費合作社印剩衣 五、發明說明（4 一陷井閘絕緣膜的閘絕緣膜；及在整個表面上殺積一傳導 層及移除側壁絕緣膜間之區域除外的傳導層上部。結果使 側壁絕緣膜之間的傳導層變成字元線。 根據此程序，在以最小線寬精確形成條形式樣後，一 多數字元線以側壁絕緣膜絕緣及隔離即可自行對齊形成。 另外，一閘絕緣膜構造包括陷井閘可形成於字元線與基片 之間。此陷井閘絕緣膜並不需在相鄰晶格電晶體之間分 離，且無需傳統的罩對齊。 根據本發明第二特點，製造方法包含步驟澱積包括一 陷井閘絕緣膜的閘絕緣膜於基片上；形成一傳導條形式樣 延伸於其上之字元線方向；形成一側壁絕緣膜，即氧化傳 導條形式樣的側壁；再次澱積包括一陷井閘絕緣膜的閘絕 緣膜於露出側壁絕緣膜之間的基片上；及澱積一傳導層於 其上面，及除去側壁絕緣膜間區域以外的上部分。因此， 可形成一高密度的記憶體晶格陣列構造，其中傳導條形式 樣係一第一字元線，及側壁絕緣膜之間的傳導層係一第二 字元線。 根據上述製這方法，在以最小線寬精確形成傳導條形 式樣之後，側壁絕緣膜及其間之傳導層可自行對齊形成。 在傳導條形式樣（第一字元線），傳導層（第二字元線）及其基 片之中，形成有一包括陷井閘絕緣膜之閘絕緣膜構造。 根據本發明另一特點，一非依電性半導體記憶體具有 夕數圮憶體晶格與一絕緣陷井閘，包含··一第一記愫體 曰曰袼陣列包括一閘氧化膜澱積於基片上，並具有該陷井閘 I I I — II I — — — — — — — — — — — — I— « — — — — — — I— (請先閱讀背面之注意事項再填寫本頁)
486827 經濟部智慧財產局員工消費合作社印？机 A7 B7 五、發明說明（5 ) 絕緣膜與傳導第一字元線形成於延伸於字元線方向的閘氧 化膜上；一側壁絕緣膜供分離用，置於該第一字元線兩側； 及一第二記憶體晶袼陣列包括一閘氧化膜置於該基片上， 並具有該陷井閘絕緣膜與傳導第二字元線形成於閘氧化膜 上，其中該第二字元線係嵌入該第一字元線兩側側壁絕緣 膜之間。在上述半導體記憶電晶體中，第二字元線係嵌入 第一字元線兩側供分離用之側壁絕緣膜之間，使第一與第 二字元線可高密度布置。 在此構&之芊導體記憶電晶體中，一較佳實施例之特 徵在供選擇該字元線< 第一&第二列解碼器係置於該記憶 體晶格陣列兩側該字元線方向，該第一字元線係連接至該 第一列解碼器及該第二字元線係連接至該第二列解碼器。 第1圖係一非依電性半導體記憶體電路圖； 第2圖係說明非依電性半導體記憶體工作之圖式； 第3圖係第一實施例製程剖視； 第4圖係第一實施例製程剖視； 第5圖係第一實施例製程剖視； 第6圖係第一實施例製程剖視； 第7圖係第一實施例製程平面； 第8圖係第一實施例製程平面； 第9圖係第一實施例製程平面； 第10圖係第二實施例製程剖視； 第11圖係第二實施例製程剖視； 第12圖係第二實施例製程剖視； 本纸張尺度適用中國國家標準（CNS)A4規格（2Ί0 X 297公釐） (請先閱讀背面之;i意事項再填寫本頁)
-,I I J I I I 訂-- ---I--I I I
經濟部智慈射產局員工消費合作社印制取 - 486827 五、發明說明（6 ) 第13圖係第二實施例製程剖視； 第14圖係第二實施例製程頂視圖； 第15圖係第二實施例製程頂視圖； 第16圖係第二實施例修正例之製程剖視； 第17圖係第一實施例部分製程之透視； 第18圖係第二實施例另一修正例製程剖視； 第19圖係此貫施例中說明字元線電極與列解碼器之間 關係的電路； 第20圖係說明第二字元線電極式樣程序的頂視圖； 第21圖係說明第一實施例第二字元電極式樣程序的頂 視圖； 22圖係說明第二字元線電極式樣程序的頂視圖；及 第23圖係說明第二實施例第二字元線式樣程序之頂視 圖。 以下將參考圖例說明本發明較佳實施例。但這些實施 例並非限制本發明之技術範圍。 第1圖係說明實施例非依電性半導體記憶體之電路 圖。第1圖中晶格電晶體Mil-M33具有一陷井閘置於字元線 WL1-WL3及位元線BL1-BL4上。晶格電晶體M11-M33係提 供於成對位元線BL之間。相鄰電晶體共用位元線。因此， 一位元線BL2連接於晶格電晶體M22作為源線，而另一位 元線BL3經由一行偵測解碼器CD連接至感知放大器sa。如 此可進行諸如讀取及程式化（寫入）的工作。另外，一擦拭 工作係由施加一預定電壓於字元線WL2與位元線BL2與 -------------裝-----I--訂-------- (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印制衣 486827 Α7 __ Β7 五、發明說明（7 ) BL3之間來執行。另外，字元線係由列解碼器rd選擇，對 應分別之工作而施加電壓。 第2圖係§允明第1圖記憶電晶體工作的圖示。以下說明 選擇記憶體晶格M22的情形。在寫入工作中，位元線BL1 與BL2設為0V，位元線BL3與BL4設為6V，字元線WL2設 為12V及另一字元線WL1與BL3設為0V。故晶格電晶體Μ22 通道允許載送電流及產生於通道的熱電子則注入至晶格電 晶體Μ22陷井閘右側。即熱電子係注入至晶格電晶體Μ22 位元線BL3擴散層附近之陷井閘，及該區之臨限電壓變高。 在讀取工作中，當位元線BL1與BL2設為3V，位元線 BL3與BL4設為0V及字元線WL2設為3V，晶格電晶體Μ22 則施加有一電場，其方向與寫入時方向相反。根據注入陷 井閘右側擴散層附近的熱電子，晶格電晶體Μ22通道區並 不允許載送電流。不載送電流至晶格電晶體Μ22則由感知 放大器SA偵測。 在擦拭工作中’位元線BL3施加有6V，字元線WL2施 加有一5 V，及另一位元與字元線為開路。自基片通道區注 入至晶格電晶體Μ22陷井閘右側的熱電子將與巳注入之電 子中和。故通道區右側的臨限電壓將回復至原電壓。 若要注入電子至晶格電晶體Μ22左側時，僅須在寫入 時’將位元線BL1與BL2設為6V，位元線BL3與BL4設為 0V。即電場施加方向與注入電子至上述右側相反方向即 可。在擦拭工作中’與讀取右側條件的情況相反，電場係 %加於自位元線BL3至位元線BL2的方向。故可偵測到由晶 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） --------------—,—‘—訂---------*^1 - (請先閱讀背面之注意事項再填寫本頁) 11 486827
五、發明說明（8
格電晶體載送電流將電子注入至陷井閘左側。 在使用絕緣陷井閘的晶格電晶體中，陷井閘係絕緣 的，故能局部注入載子。因此，當載子（熱電子）分離注入 至右與左側，電場施加方式須對應右與左側的注人以讀取 資訊。另外，在利用陷井閘的晶格電晶體中，即使陷井閘 絕緣層連續至相鄰晶格電晶體也不會妨害其工作。陷井閘 本身係絕緣的，故注入載子無法進入陷井閘，而載子僅係 局部陷入。 接著，以下說明由具有上述陷井閘晶格電晶體構成之 記憶電晶體的製造程序。第3-9圖說明第一實施例製程。第 3與4圖係各步驟的剖視，第5與6圖說明說明各步驟的另一 剖視，第7，8與9圖係各步驟的平面圖示。Α·Α，剖視，延 伸於平面圖示的位元線方向，如第3與4圖示。剖視Β一 Β, 字元線延伸方向，如第5與6圖示。另外，Α，3與（：在各圖 中分別表示相同步驟。因此，以下將根據兩剖視與一平面 圖示說明製程。 在第3Α，5Α與7Α圖中，一膜厚約100ΝΜ之矽氧化膜2 以習知之熱氧化形成於一ρ型半導體基片丨上。接著，一膜 厚約150ΝΜ的矽氮化膜3以一習知CVD(化學蒸鍍）方法澱 積。 接著，一電阻式樣4以光蝕刻方法形成於與釋放層區對 應的位置，然後以習知蝕刻法將露出之矽氧化膜3選擇性的 去除。此時，線寬與電阻式樣4區間即可能為最小的製造尺 寸（F) 〇 ^--------^---------^ ί請先閱讀背面之立意事項再填寫本頁)
經濟部智慧射產局員工消費合作社印制衣 W
486827 A7 —------------ 五、發明說明（9 ) 在第3B，5B與7B中，然後，例如以5(M5〇kev將約 5E15-5E16[離子/CM·2]氬離子，使用電阻式樣4罩，以習知 離子植入法植入p型半導體基片丨，形成對應位元線的 釋放層5。之後，再除去電阻式樣4 ^另外，上述5Ει5表 5χ1015，以下同。 在第3C，5C與7C圖中，接著，使用矽氮化膜3罩以習 知熱氧化法將膜厚約200ΝΜ之場氧化層6形成於基片^ 上。然後，再以習知濕蝕刻法除去矽氮化膜3。同時，在場 氧化層6以外區域露出ρ型半導體基片1的表面。 而且此時’在形成場氧化層6或去除碎氮化膜3之後， 可將供調整通道濃度之雜質離子以習知離子植入法植入至 Ρ型半導體基片1。藉此種通道濃度調整，調整晶格電晶體 的臨限電壓。當需加厚ρ型半導體基片丨的雜質濃度時，可 將’例如，5E11-5E12[離子/CM·2]硼離子以 30-90KEV植入。 相反的’當需薄化該雜質濃度時，可將，例如，5Ei UE12[離 子/CM·2]磷離子以6〇-i〇〇KEV植入。 在第3D與5D圖中，接著，將膜厚約700NM之矽氮化膜 7 ’以習知CVD法澱積於露出之半導體基片1上。接著，以 習知CMP(化學機械拋光）法將矽氮化膜7拋光約3〇〇nm使 其平面化。 在第3E ’ 5E與83圖中，然後以習知光蝕刻法將電阻式 樣8形成於第一字元線電極位置上。線寬與電阻式樣8的區 間即形可能為最小的製造尺寸（F)。 在第3F，5F與8F圖中，在由習知蝕刻法以電阻式樣8， 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） (請乇閱^背面之注意事項再填寫本頁)
-1-------訂---------線J 經濟部智慧財產局員工消費合作社印制衣 -I I I ml I I |*1 — — — — — — 13 486827 A7 五、發明說明（1〇 另稱為罩’選擇性去除;^氮化膜7之後，除去電阻式樣卜 釔果，一多數條形式樣7延伸於字元線方向即形成，如第 圖示。另外，條形式樣7係以最小線寬尺寸製造。 在第4G 6G，9G與17G圖中，接著，一膜厚約〗〇〇MN 之矽氧化膜以習知CVD法澱積於整個表面，再以習知蝕刻 法在其整個表面蝕刻回來。如此，單側上一 〇.〇9^m(9〇nm) 寬（約90%膜厚）的側壁氧化膜9即可形成於矽氮化膜7的兩 側。形成側壁氧化膜可利用重複性良好的習知成形方法進 行0 由第17圖之透視可充分瞭解其情形，如第17G圖示， 薄側壁氧化膜9係形成於條形式樣7的兩側。 在第4H ’ 6H與17H圖中，然後，例如，以習知濕姓刻 法用磷酸液僅將矽氮化膜7選擇性除去。結果，即形成對齊 於最小線寬區間之多數側壁絕緣膜9。此種情況亦由第丨7H 圖之透視說明。 在第41與61圖中，接著，由習知熱氧化法將膜厚約 15NM的矽氧化膜形成於露出的半導體基片1上。然後，將 膜厚約10NM的矽氮化膜以習知CVD法澱積。之後，應用 熱處理’在氧氣氛900-950°C約30-60分鐘，根據習知熱氧 化法將該矽氮化膜上部氧化約6NM，即形成由一石夕氧化膜 1〇 ’ 一矽氮化膜11與一矽氧化膜12構成之三層構造閘絕緣 膜13。在此種情況’石夕氣化膜11即係載子陷井閘之絕緣膜。 另外，在半導體基片1以外的側壁氧化膜9區域，僅形 成矽氮化膜11與矽氧化膜12。另外，接著在場絕緣膜6上形 --------------^--- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧射產局員工消費合作社印製
本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -線- 14 486827 A7
經濟部智慈財產局員工消費合作社印製 五、發明說明（η ) 成二層構造13。因此，所形成的構造其中閘絕緣膜具有連 續於相鄰晶格電晶體之間字元線方向的陷井閘。 而且此時，不使用步驟C，供調整通道濃度的雜質離 子，在側壁氧化膜9澱積或閘絕緣膜13澱積之後，可由習知 離子植入法植入半導體基片1。與步驟C相同，當需加厚p 型半導體基片1的雜質濃度時，可將，例如，5Ε11·5Ε12[離 子/CM’棚離子以30-90KEV植入。相反的，當需薄化該雜 質濃度時，可將，例如，5E11-5E12[離子/CM-2]碟離子以 60-100KEV 植入。 在第4J與6J圖中’接著，殿積一含約2一 6E20[原子 /CM 3]罐之多晶矽膜14，使整個表面膜厚約5〇〇nm。因此， 可在側壁氧化膜9與其上面形成傳導性多晶矽膜14。 在第4K，6K，9K與17K圖中，接著以習知CMP法或蝕 回法將側壁氧化膜9與閘絕緣膜13之間區域以外的多晶石夕 膜14上層部分除去，而在側壁氧化膜9之間形成字元線電極 15與16。這些字元線電極1 5與16係相對於先形成之條形式 樣7而自行對齊形成，不使用另外的罩對齊。另外，在同時 以該CMP處理平面化其表面。此種情況由第17IC圖之透視 說明。 故個別之第一與第二載子陷井膜11與個別之第一與第 二字元線15與16係在同時形成，使其步驟數較傳統例為 少。另外，第一與第二字元線15與16係自行對齊，因此， 具有第一字元線之個別記憶體晶格特性，不致因製造程序 的分散，而與具有第一字元線的記憶體晶格有所不同。另 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ---------^--------------------------------- 15 經濟部智慧財產局員工消費合作社印制衣 486827 Α7 Β7 五、發明說明（！2 ) 外，在形成第一與第二字元線之後的表面係平面的，故無 需在形成信號布線之前進平面化處理。 在第41，61與91圖中，然後，澱積一交互層絕緣膜j 7 — 於側壁9與字元線15與16上。由於在前置程序表面即巳製成 * 平面情況，故在形成交互絕緣膜之前無需以CMP法進行平 面化處理。接著，進行接觸孔開口及形成金屬布線等，未 圖示，如此即巳製成非依電性半導體記憶體。 > 在揭示之製造程序中，個別字元線15與16的尺寸舉例 如下，例如，第一字元線電極15的閘寬18係0.4(=F)。若設 由側壁氧化膜9，矽氮化膜11與矽氧化膜12構成的總膜厚i 9 為α ;其中側壁氧化膜9寬度為〇·〇9μΜ，石夕氮化臈11與石夕 軋人膜12膜厚為約10ΝΜ(=0·01μΜ)如上述。在此種情況， α =0·09μΜ+0·01μΜ=約Ο.ΙΟΜμ ;則第二字元線電極16的 閘寬 20 為 F-2a =0·2μΜ。 根據上述實施例，字元線電極15與16係經由側壁氧化 膜9 ’矽氮化膜11與矽氧化膜丨2構成之絕緣膜上同時自行對 齊开>成’同時亦可獲得一 SONOS(石夕氧氮氧石夕）型的非依電 性半導體記憶體晶格。在此記憶體晶格中，資料的儲存係 在矽氮化膜11變成陷井閘及載子注入的情況。 另外’在上述的實施例中，其他膜亦可作為矽氧化膜7 及側壁氮化膜9，只要替代的絕緣膜組合能可選擇性的除去 各無罩膜之一。例如，材料可以反過來：如矽氧化膜7與側 壁氮化膜9，及僅有矽氧化膜7可用氫氟酸液選擇性的去 除，如第4Η與6Η示。另外，若提一充分的蝕刻選擇率，則 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 16 486827 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（13 ) 可用乾钱刻代替濕蝕刻，其中側壁氮化膜9較宜作為隔離字 元線電極的絕緣膜。 另外’第一與第二字元線15與16在上述實施例中係以 多晶石夕膜形成。但矽膜或金屬膜包括如W(鎢），Mo(鉬）及 Ti(鈦）或其組合之傳導膜複合物也可使用。 以下說明本發明第二實施例。第10，η，12與13圖說 明第二實施例製程的剖視，及第丨4與丨5圖說明其平面圖。 平面圖僅表示一部分程序。第二實施例亦可由自行對齊具 有使用陷井閘之非依電性半導體記憶體晶格構造而形成第 一與第二字元線電極。 在第10Α與12Α圖（平面圖7Α)中，矽氧化膜22膜厚約 100ΝΜ係以習知熱氧化形成於ρ型半導體基片21上。然後 一石夕氮化膜23膜厚約150ΝΜ以習知CVD法搬積。接著，一 電阻式樣24以習知光姓刻法形成於對應釋放層區域的位 置，然後以習知蝕刻法將露出的矽氮化膜23選擇性除去。 在此時，線寬與電阻式樣24區間即可能為最小的製造尺寸 (F)。在匕處，4列士口 ，F=0.4MN。 第10B與12B圖（7B平面圖）中，接著形成一對應位元線 之N型釋放層，例如，由習知離子植入法，以電阻式樣24 為罩’用50-150〖£\^植入約5£15=5£16[離子/€1^2]侧離子 至P型半導體基片21内而形成。然後再除去電阻式樣24。 在第10C與12C圖（第7C圖平面圖）。接著，一膜厚約 200NM之％氧化膜26以習知熱氧化法，以石夕氮化膜23為罩 澱積。然後以習知濕蝕刻法將矽氮化膜23除去。在此同時， 本纸張尺度適用中國國家標準（CNS>A4規格（2]〇χ297公釐） ϋ^ιΊ--.---^---------^ — ^ (請先閱讀背面之注意事項再填寫本頁) 17
經濟部智慧財產局員工消費合作社印制农 -
486827 五、發明說明（μ) 在場氧化膜26以外區域露出p型半導體基片21表面。 亦在此時’在場氧化膜26澱積或矽氮化膜23除去之 後，以習知離子植入法將供調整通道雜質濃度的雜質離子 植入半導體基片21内。當需加厚p型半導體基片1的雜質濃 度時，可將，例如，5E11-5E12[離子/CNT2]硼離子以 30-90KEV植入。相反的，當需薄化該雜質濃度時，可將， 例如，5E11-5E12[離子/CM-2]磷離子以60-100KEV植入。 第10D與12D圖中，接著，一膜厚約15NM之矽氧化膜 以熱氧化法澱積於露出的半導體基片21上。然後再以習知 CVD法澱積一膜厚約ionm之矽氮化膜。然後，再應用熱 處理法，根據習知熱氧化法在氧氣氛9〇〇-95(rc^〇3〇-6〇* 鐘’將該石夕氮化膜上部分氧化約6NM 因此，形成由石夕氧 化膜27，矽氮化膜28與矽氧化膜29構成三層構造的第一閘 絕緣膜30。在此情況，矽氮化膜28變成一第一載子陷井閘 膜。 接著’以習知CVD法派積成一厚約8〇〇NM，含約 2-6E20[原子/CM·3]磷之多晶矽膜31。然後，將多晶矽膜31 以習知CMP法拋光約300NM，使表面平面化。 在第10E，12E與14E圖中，然後將一電阻式樣32以習 知光蝕刻法形成於多晶矽膜3 1第一字元線電極位置上。此 時，線寬與電阻式樣32區間係可能最小的製造尺寸（F)。此 處，例如，ρ=0.4μΜ 〇 在第1 IF，13F與14F圖中，接著，在多晶矽膜3 1以習 知姓刻法，以電阻式樣32為罩，加以選擇性去除後，形成 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 18 486827 經濟部智慧討產局員工消費合作社印製 A7 B7 五、發明說明（15 ) 第一字元線電極33。然後除去電阻式樣32。第一字元線電 極3 3即形成可能為最小的製造尺寸。 在第11G圖中，接著形成一氧化膜轉換層34，即氧化 第一字元線電極33之上部分與側壁，例如，約1〇〇NM (Ο.ΙμΜ)。 在第11Η與15Η圖中，一膜厚約1〇〇ΝΜ之矽氧化層，以 習知CVD法澱積於整個表面。例如，單側〇 〇9μΜ寬之側壁 氧化膜35，以習知蝕刻法將矽氧化層蝕回形成在氧化膜轉 換層34的兩側。在此同時，半導體基片21表面以蝕回程序， 使其露出於第一字元線電極33，氧化膜轉換層34，側壁氧 化膜3 5及場氧化膜2 6以外的區域。 第111與131圖中，接著，一厚約15ΝΜ之矽氧化膜，以 省知熱氧化法;殿積於露出之半導體基片2丨上。然後以習知 C VD法澱積一厚約丨0ΝΜ的矽氮化膜。該矽氮化膜上部 分’根據習知熱氧化法，在氧氣氛9〇〇-95〇它約3〇-6〇分鐘， 應用熱處理另行氧化約6ΝΜ。結果，形成一由矽氧化膜 36，矽氮化膜37與矽氧化膜38構成的三層構造之第二閘絕 緣膜39。在此種情況中，矽氮化膜37係一第二載子陷井閘 膜。此時’矽氮化膜37與矽氧化膜38係形成於半導體基片 2 1以外的區域。 另外’在側壁氧化膜35澱積後或第二閘絕緣膜39澱積 後’供调整通道雜質濃度的雜質離子可用習知離子植入法 植入至半導體基片21内，以取代步驟c。 在第1U ’ 13J，13J，與15j圖（Β2-Β2,剖面圖）中，接著， 本紙張尺度適用中國國家標準(CNS)A4 g (210 x 297 公釐） -I j I n I n 一：01 · i I ϋ I ϋ I I I ϋ ϋ —ινϋ I ϋ 1— ϋ ϋ n .^1 ϋ n ϋ ϋ ϋ I H ϋ ϋ . (請先閱讀背面之注咅？事項再填寫本頁) 19 486827 A7 _____________B7___ 五、發明說明（16 ) 以習知C VD法殿積一膜厚約5〇〇nm，含約2-6E20[原子 /CM ]磷之多晶矽膜41。然後，在該壁氧化膜35與第二閘 絕緣膜39所包圍之槽以外之該多晶矽膜4丨，利用習知CMp 法或蝕回法加以去除。結果，第二字元線電極41自行對齊 • 的形成於第一字元線電極33之間。 在此時，在第一字元線電極33上之氧人膜轉換層34作 為CMP拋光停止層或蝕刻停止，有助於終止點的偵測及防 > 止在處理多晶矽膜41的程序中受到蝕刻。另外，由於形成 第一與第二字元線的結果，因為表面平整，故無需在金屬 布線之前進行拋光處理。在此程序之後，進行接觸孔開口， 形成金屬布線等，未圖示，如此即製成非依電性半導體記 憶體。 各子元線之尺寸舉例如下，例如，第一字元線電極寬 度係〇.4(=F)及氧化膜轉換層34膜厚44係1 〇〇NM(〇丨μΜ)。 結果，第一字元線電極閘寬42係0·2μΜ。另外，若設由側 壁氧化膜35，矽氮化膜37與矽氧化膜38構成的總膜厚料為 α，其中側壁氧化膜35寬度為〇〇9μΜ，矽氮化膜37與矽氧 化膜38膜厚為約ι〇ΝΜ(=0·〇1μΜ)如上述。在此種情況，α =〇·〇9μΜ+〇·〇1μΜ'約〇·1〇μΜ;則第二字元線電極μ的閘寬 43 為 F-2 α =0·2μΜ 〇 如上述，在第二實施例中，藉調整上述氧化轉換層34 膜厚與ώ ’則無需改變記憶電晶體大小即可將第一與第二 字元線33與41的線寬設為相同。另外，非依電性半導體記 憶體的作業架構方式與先前之說明相同。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------^ (請先閱讀背面之注意事項再填寫本頁) 1^7·. --線- '組濟部智毯財產局員工消費合作社印製 20 "TOUOZ, / A7 五、發明說明（I7 ) ^根據揭不之第二實施例，第一與第二字元線電極33與 4H糸自行對齊，經由側壁氧化膜35,石夕氮化膜37,石夕氧化 膜38，及另加氧化膜轉換層34,以相同線寬，高密度的形 成另外，可獲致極平整的SONOS型非依電性半導體記憶 體晶格。 ^另外，在本發明實施例中，個別字元線寬度係設為相 等，但獨立控制及形成··即第一字元線電極33寬度由氧化 膜轉換層34 ’及第一字元線電極41寬度由側壁氧化膜35。 因此，谷易能形成相等或不同線寬的第一與第二字元線。 另外，由於氧化膜轉換層34係位於第一與第二字元線 電極間的絕絕緣膜，同側壁氧化膜35，此構造不會像傳統 的一樣，在電極之間產生短路或漏電的故障。 第16圖係第二實施例程序修改例的剖面圖。第丨6圖之 步驟D-G係剖面圖，取代第1〇與n圖的步驟D_G。雖然氧化 膜轉換層34在第二實施例中係由氧化第一字元線電極33而 形成於側壁及上部分，但涵蓋第一字元線電極33上部分的 絕緣膜可用如CVD法澱積之 矽氧化膜或矽氮化膜的絕緣膜。 在修改的例子中，步驟A-C皆與上述相同。即厚約 200NM的場氧化膜26係由習知熱氧化法利用矽氮化膜23 為罩形成。然後以習知濕蝕刻法加以去除。在此同時，露 出場氧化膜26以外區域的P型半導體基片21的表面。結 果，使第一閘絕緣膜30形成於露出的半導體基片21上。 如第16D圖示，以習知CVD法澱積成一厚約700NM， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨一 經濟部智慧財產局員工消費合作社印制衣 — 111 — — — — — — — — — — 21
經濟部智慧射產局員工消費合作社印制衣
486827 五、發明說明（is ) 含約2-6Ε20[原子/CM·3]磷之多晶矽膜31。然後，將多晶石夕 膜31以習知CMP法拋光約300NM，使表面平面化。一膜厚 約100NM的矽氧化膜46，以習知CVD法澱積於多晶矽膜31 上。 如第16E圖示，然後將一電阻式樣32以習知光蝕刻法 形成於矽氧化膜46第一字元線電極位置上。線寬與電阻式 樣32區間係設定為可能最小的製造尺寸ρ。 如第16F圖示，露出的矽氧化膜46，然後是多晶石夕膜 31，以習知蝕刻法，以電阻式樣32為罩，選擇性的予以除 去。或者，在以習知蝕刻法，以電阻式樣32為罩，將露出 的矽氧化膜46除去，然後再用剩下的矽氧化膜46為罩，選 擇性除去多晶矽膜3 1。 第16G圖中，然後再以習知熱氧化法，氧化第一字元 線電極33露出之側壁，例如，約10〇ΝΜ(〇1μΜ)，形成氧化 膜轉換層34。結果，使第一字元線電極33的線寬較最小線 寬F還窄。此後的步與揭示之第二實施例相同。 如上述，藉分離形成絕緣膜（矽氧化膜46)與氧化膜轉 換層34於第一字元線33上，矽氧化膜46有一功能可作為為 CMP法的拋光停止層或蝕回法中的蝕刻停止層。另外，氧 化膜轉換層3 4對第二字元線41有一絕緣功能，及有一控制 第一子元線3 3線見的功能。因此，可設定石夕氧化膜μ與氧 化膜轉換層34，使其根據其角色而有不同的膜厚。 例如，可在處理第二字元線時僅加厚矽氧化膜46約 200ΝΜ(0·2μΜ)，以增加其餘裕。 本纸張尺度適用中國國家標準（CNS)A4規格（210x 297公爱） --------------裝-------訂·-------•線 (請先閱讀背面之注意事項再填寫本頁) 22
486827 五、發明說明（l9 ) 第18圖係第二實施例另一修改例的程序剖視圖。在此 ^改例中’採用第1 8圖的步驟Η，I與J，取代第11圖之步驟 Η’ I與J。故此修改例中的a_g步驟與第⑺與丨丨圖相同。 第18圖之修改例中，並未提供用來控制第二字元線41寬度 的側壁絕緣膜3 5。 第18圖的F與G步驟與第11圖步驟相同。在其之後，露 出之第閘絕緣膜3 0，以習知乾钱刻法或濕姓刻法，以氧 化膜轉換層34為罩，予以去除，如第is圖步驟η示。第二 閘絕緣膜39則形成於整個表面，如丨8圖步驟][示。如第j 8 圖步驟J所示，第二字元線電極41之形成，係以習知CVD 法將含磷多晶矽層澱積於整個表面，及在氧化膜較換層34 與第二閘絕緣膜39包夾之槽以外的多晶矽層，則以習知 CMP法或蝕回法予以去除。因此，第18圖之步驟〗與j係與 第Π圖的步驟I與J相同。故側取氧化膜35可在修改例中予 以刪除。 另外，在修改例中，第二字元線電極41可經由步驟j 在整個表面形成多晶矽層而形成，無需去除在步驟G形成 之第一閘絕緣膜30，並以習知CMP法或蝕回法將氧化膜轉 換層34包夾槽以外的多晶矽層予以去除。結果，如第丨8圖 步驟J2所示，先澱積的閘絕緣膜3〇係用來作為現成的第一 與第二閘絕緣膜二者。 如上述，根據本發明實施例，可形成具有絕緣陷井閘 的非依電性半導體記憶體晶格。另外，有高密度功能之控 制閘可由自行對齊形成。 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） I n n I ϋ n n n n n n ϋ n I · ϋ 1· n n I I ϋ JrJI MW a»· I - (請先閱讀背面之ii意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 23 486827 A7 B： 經濟部智慧財產局員工消費合作社印製 五、發明說明（2〇 ) 第19圖係說明本發明實施例字元線電極與列解碼器之 間關係的電路圖。在實施例製造方法所形成的半導體記憔 電晶體中m字元線電極經由側壁絕緣膜加以絕 緣並以高密度設置。因此，問題是要如何使這群高密度的 電極連接至列解碼器，用以選擇及驅動字元線電極。 如第19圖示，對應至第一字元線電極的奇數字元線 WL1，WL3與WL5係連接至設置於記憶體晶格陣列右側之 第-列解碼器RD1。同時將對應至第二字元線電極的偶數 字元線WL2，WL4與WL6連接至言史置於記憶體晶格陣列左 側的第二列解碼器RD2。藉交替連接第一與第二字元線電 極至設置於兩側的列解碼，即可適當的將高 密度設置的第一與二字元線電極連接至列解碼器。 第2 0 - 2 3圖係說明第二字元線電極式樣化程序的平面 圖。第20圖說明於第一實施例完成之第4, 6與9圖步驟κ的 狀態，或於第二實施例完成之第u，13與15圖步驟】的狀 態。在第20圖中，側壁絕緣膜34與35(9)係形成於第一字元 線電極33(15)側壁，及第二字元線電極41(16)係嵌入於第一 字元線電極33(15)以外區域。另外，在第2〇圖後延伸於垂 直方向的字⑽電極與第19圖不同。區域5G表示記憶體晶 格陣列區域’區域52表不提供第―字元線列解碼器之 區域，及區域54杯示提供第二字元線列解碼器㈣之區域。 第21圖說明第一實施例中姓刻第二字元線電極^之罩 式樣60。此罩式樣60係由光阻構成。罩式樣⑹塗層第一字 元線電極15上面’露出第—列解碼器削側上第二字元 Μ--------^---------^ (請先閱讀背面之注意事項再填寫本頁)
-24 - 發明說明（21 ) 電極16的上面。同時罩式樣60塗層第一字元線電極15之間 的區域，露出第二列解碼器RD2側上自第一字元線電極15 延伸的區域。另外，考慮罩式樣60與第一字元線電極15在 上與下方向的對齊移動，第一字元線電極15的上與下端由 罩式樣60露出，如圖示。因此，即使罩式樣6〇移動於上或 下方向’在蝕刻後要分離的第二字元線電極亦不致彼此互 相連接。 第22圖係利用罩式60，如第21圖示，蝕刻後之第二字 元線電極16的平面圖。如圖示，第一字元線電極15延伸於 第一列解碼RD1側。第二字元線電極ι6延伸於第二列解碼 器RD2側。藉未圖示的連接裝置，第―字元線電極^係連 接至置於圖中上側上之第_列解碼器RD1，及第二字元線 電極16係連接至置於圖中上側上之第二列解碼器㈣。因 此，即使第一與第二字元線電極15與丨6係高密度的設置， 亦能容易的連接至列解碼器11〇1與11]〇2。另外，第一字元 線電極15的上與下端因考量罩位置的移動而部分予以除 去。 第23圖說明用以姓刻第二實施例第二字元線電極㈣ 罩式樣62。此罩式樣62亦由光阻構成。罩式樣_出第一 列解碼器⑽側上第-與第二字元線電極33與41的上面。 同時，罩式樣62塗層第κ線電極33之間的區域，及露 出第二列解碼HRD2側上自第―字元線電極取伸的區 域另外，考里罩式樣62與第一字元線電極33在上與下方 向的對齊移動’露出第-字元線電極33的上端，如。 486827 A7 五、發明說明（22 紅濟部智#!財產局員工消費合作社印製 因此，即使在上與下方向產生罩移動，在蝕刻後要分離的 第二字元線電極亦不致彼此互相連接。 如第11J圖示，第一字元線電極33在第二實施例中係以 矽氧化膜34覆蓋。同時第二字元線電極41則係不覆蓋的露 出。因此，根據習知蝕刻法，可選擇性蝕刻由多晶矽構成 的第二字元線電極41，不會蝕刻到以矽氧化膜34覆蓋的第 一字元線電極33。故在第一列解碼器以⑴側上的罩式樣62 並不需在第一字元線電極33上面加以塗層。 當利用罩式樣62蝕刻第二字元線電極4ι時，如第㈡圖 示，可形成如第22圖示之第二字元線電極式樣。在第二實 施例的情況，第一字元線電極33的上與部分並未由蝕刻 以部分除去。 其他以上未說明的實施例可形成梳齒形狀的第一與 二字元線個別的電極端部，即延伸第一列解碼器尺叫則 的第一字7L線電極及延伸第二列解碼器RD2側上的第二于 元線電極。在任何情況，㈣度設置的字^線電極可經: 交替延伸字s線電極而相對容易的連接至個別的列解碼器 RD1 與 RD2。 " 根據本發明，具有絕緣陷井閘的非依電性半導想記憶 體可高密度形成’ 2有極佳的可重複性。另外高密度形 成的字元線電極能適當的連接至列解碼器。 “本發明保護的範圍並不限於所揭示的實施例，而是涵 盍由以下_請專利範圍所界定的發明與其等效部分。 予 第 --------------裝--- (請先閱讀背面之i意事項再填寫本頁) * .線· 本紙尺度適用中國國豕標準（CNS)A4規格（210 x 297公爱） 26 486827 A7 B7_ 五、發明說明（23 ) 元件標號對照 經濟部智慧財產局員工消費合作社印制衣 1，21...基片 26…場氧化膜 3...矽氮化膜 30...第一閘絕緣膜 6...場氧化層 3 1…多晶碎膜 7...條形式樣 32…電阻式樣 9…側壁氧化膜 33…字元線電極 11…矽氮化膜，陷井膜 34...氧化膜轉換層 12…矽氧化膜 35...側壁氧化膜 13.··三層構造，閘絕緣膜 36…矽氧化膜 14…多晶矽膜 38…矽氧化膜 15 ’ 16...字元線電極 3 7…碎氮化膜 17...絕緣膜 39…第二閘絕緣膜 18…閘寬 41…多晶石夕膜 19...總膜厚 44...膜厚 23…矽氮化膜 46…矽氧化膜 24…電阻式樣 50，52·.·區域 22…矽氧化膜 60，62...罩式樣 (請先閱ts背面之注意事項再填寫本頁) -n n i H ϋ n 一°J· ϋ ϋ I n ϋ I— n I · 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 27

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印剩取 '申請專利範_ ί 種1用以製造具有多數記憶體晶格與絕緣陷 井間的_電性半導趙記憶 包含步驟： 形成一條形式樣延伸於0Γ、μι字元線方向； ,在條形式樣兩側壁上形成;琴彳側壁絕緣膜，即f在該條 元式樣上殺積一絕緣膜及蝕刻絕緣膜的整個表面； 選擇性移除該條形式樣； 1 在露出的基片上澱積包括一陷井閘絕緣膜f的閘絕 緣膜；及 t 在JE個表面上殿積傳導層及移除該側壁絕緣膜間 之區域除外之該傳導層上部， ： 其中形成有以閘絕緣膜構成的記憶體晶格及以該 側壁絕緣膜分離的傳導層。 2·根據申請專利範圍第】項之製造非依電性半導體記憶體 方法，其中該條形式樣之一及該側壁絕緣膜包含一矽氧 化膜及包含一矽氮化膜。 > 3· 一種製造具有多，記憶趙晶格★絕緣陷 井閘的非@電性半導體記憶法包含步驟； 形成包括一陷井閘絕_絮年第一閘絕緣膜’於一基 片上； ：二:爸丨 形成延伸於一字元線方向之傳導條形式樣:於該第 一閘絕緣膜上； 、 形成包括一陷井閘絕緣膜之第二閘絕緣m於露出 該側壁絕緣膜之間的基片上；及 形成一傳導層於包括該第二閘絕緣膜的整個表面 準 _Α4 規格(210 X 297^ — --Γ -28 ·
    、申請專利範圍 上部 上，及除去該側壁絕緣膜間之區域除外的傳導層 分， S (請先閱讀背面之注意事項再填寫本頁) 八中形成一記憶體晶格陣列構造，其包含由該傳導 條形式樣製成之第一字元線及由側壁絕緣膜之間該傳 導層製成之第二字元線。 4·根據中請專利範圍第3項之製造非依電性半導雜記憶體 方法，另包含步驟： 在形成該側壁絕緣膜之前，澱積一上部絕緣膜於該 傳導條形式樣之上表面上，其中除去該傳導層上部之步 驟係利用該上絕緣膜作為一停止層以拋光方法進行。 5·根據申請專利範圍第4項之製造非依電性半導體記憶體 方法，其中 形成該側壁絕緣膜之步驟，包括以氧化該傳導條形 式樣，同時將該側壁絕緣膜與該上部絕緣膜，形成於側 壁與條形式樣上面的步驟。 6·根據申凊專利範圍第丨或3項之製造非依電性半導體記 憶體方法，另包含步驟： 經濟部智慧財產局員工消費合作社印製 在形成該條形式樣之前，以選擇性氧化該基片表 面，以形成一場絕緣膜於分割該字元線之位元線方向。 7.根據申凊專利範圍第丨或第3項之製造非依電性半導體 記憶體方法，其中 开> 成該閘絕緣膜之步驟，包括以氧化該基片表面形 成一第一閘氧化膜之步驟，另外以氧化陷井閘絕緣膜表 面在其上形成一陷井閘絕緣膜及形成一第二閘氧化膜。 本紙張尺度_ + _家標準(CNS)A4規格（210x297公爱) 29 bI C8 --- -- D8 ---------_____ 、申晴專利範圍 :8.根據申請專利範圍第1或第3項之製造非依電性半導趙 記憶體方法，其中 ‘ 除去該傳導層上部之步驟，包括以拋光除去形成於 整個表面上的傳導層表面，以使表面平整化。 根據中％專利範圍第3項之製造非依電性半導趙記憶體 方*，另包含步驟：在形成該側壁絕緣膜之後，形成一 、浥緣膜於整個表面上並蝕刻整個表面，以便在該側壁絕 緣膜上形成—第二側壁絕緣膜，其中⑽才形成該第二 閘絕緣膜。卜二 10·種默213¾項毋•^具有多數記憶體晶格與絕緣陷 井問的非依嗜^半導體記憶依電性半導體記憶體 .包含： 夂 • 一第一記憶體晶格陣列，’包括一 h氧化膜形成於一 ,基片上，及使該陷井閘絕緣膜與傳導第一字元線延伸於 ,形成於閘氧化膜上之字元線方向； % . 一供分離用之側壁絕緣膜設置於該第一字元線兩 側；及 i 經濟部智慧財產局員工消費合作社印制农 t 一第二記憶體晶格陣列包括一閘氧化膜形成於該 ; 基片上，使該陷井閘絕緣膜與傳導第二字元線形成於閘 " 氧化膜上，其中 , 違第二字元線係嵌入設置於該第一字元線兩側之 側壁絕緣膜之間。 i • 11 ·根據申請專利範圍第1〇項之非依電性半導體記憶體，其 中供選擇該字元線之第一與第二列解碼器係分別設置 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 30 486827 AS BS C8 D8
    經 濟 部·, 智 慧 J才 產 局 員 工 消 費 合 h 社 印 製 六、申請專利範圍 於該字元線方向該記憶體晶格陣列兩側，該第一字元線 係連接至該第一列解碼器及該第二字元線係連接至該 第二列解碼器。 12 ·根據申請專利範圍第11項之非依電性半導體記憶體，其 中該第一字元線延伸至該第一列解碼器側之第一列解 碼器側，及該第二字元線延伸至該第二列解碼側之第二 列解碼:器侧。 .)Γ.( 13 · 一種用以製造具有多數記憶體晶格與絕緣陷 井閘的非'依事性半導體記憶|^二方法包含步驟： 形成t包括一陷井閘絕__之閘絕緣膜於基片上； 形成一延伸於一字元線®}之傳導條形式樣於該 閘絕緣膜上； 以氧化該傳導條形式樣側壁形成一側壁絕緣膜；及 澱積一傳導層於包括該側壁絕緣膜間該閘絕緣膜 上面的整個表面上，及除去該側壁絕緣膜間之區域除外 的傳導層上部，其中； 形成一記憶體晶格陣列構造，其構造係由該傳導條 形式樣製成的第字元線及由側壁絕緣膜間該傳導層製 成之第二字元線所構成。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 31
TW089126761A 2000-03-10 2000-12-14 Method for manufacturing non-volatile semiconductor memory and non-volatile semiconductor memory manufactured thereby TW486827B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000066014 2000-03-10
JP2000245859A JP4730999B2 (ja) 2000-03-10 2000-08-14 不揮発性メモリの製造方法

Publications (1)

Publication Number Publication Date
TW486827B true TW486827B (en) 2002-05-11

Family

ID=26587152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089126761A TW486827B (en) 2000-03-10 2000-12-14 Method for manufacturing non-volatile semiconductor memory and non-volatile semiconductor memory manufactured thereby

Country Status (4)

Country Link
US (2) US6468861B2 (zh)
JP (1) JP4730999B2 (zh)
KR (1) KR100628901B1 (zh)
TW (1) TW486827B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730999B2 (ja) * 2000-03-10 2011-07-20 スパンション エルエルシー 不揮発性メモリの製造方法
US6891262B2 (en) 2001-07-19 2005-05-10 Sony Corporation Semiconductor device and method of producing the same
JP3745297B2 (ja) 2002-03-27 2006-02-15 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
KR100475086B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 스플릿 게이트 sonos eeprom 및 그 제조방법
KR20040107967A (ko) * 2003-06-16 2004-12-23 삼성전자주식회사 Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법
JP2005056889A (ja) 2003-08-04 2005-03-03 Renesas Technology Corp 半導体記憶装置およびその製造方法
US7149119B2 (en) * 2004-09-30 2006-12-12 Matrix Semiconductor, Inc. System and method of controlling a three-dimensional memory
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US20070120180A1 (en) * 2005-11-25 2007-05-31 Boaz Eitan Transition areas for dense memory arrays
CN101136373B (zh) * 2006-08-31 2010-11-17 旺宏电子股份有限公司 非易失性存储器的制造方法
JP5998521B2 (ja) * 2012-02-28 2016-09-28 セイコーエプソン株式会社 不揮発性半導体メモリー及び不揮発性半導体メモリーの製造方法
US9698015B2 (en) * 2013-10-21 2017-07-04 Applied Materials, Inc. Method for patterning a semiconductor substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2904498B2 (ja) 1989-03-06 1999-06-14 株式会社東芝 不揮発性半導体メモリ装置およびその製造方法
JP2692639B2 (ja) * 1995-03-10 1997-12-17 日本電気株式会社 不揮発性半導体記憶装置の製造方法
DE19600422C1 (de) * 1996-01-08 1997-08-21 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19652547C2 (de) * 1996-12-17 2002-04-25 Infineon Technologies Ag Speicherzellenanordnung mit Grabenstruktur und einem Gatedielektrikum, das ein Material mit Ladungsträger-Haftstellen enthält, und Verfahren zu deren Herstellung
US6461916B1 (en) * 1997-03-28 2002-10-08 Hitachi, Ltd. Non-volatile semiconductor memory and method of making same, and semiconductor device and method of making the device
US6008087A (en) * 1998-01-05 1999-12-28 Texas Instruments - Acer Incorporated Method to form high density NAND structure nonvolatile memories
EP1068644B1 (de) * 1998-03-24 2015-07-08 Infineon Technologies AG Speicherzellenanordnung und verfahren zu ihrer herstellung
US6346725B1 (en) * 1998-05-22 2002-02-12 Winbond Electronics Corporation Contact-less array of fully self-aligned, triple polysilicon, source-side injection, nonvolatile memory cells with metal-overlaid wordlines
KR100699608B1 (ko) * 1999-03-09 2007-03-23 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 비휘발성 메모리를 포함하는 반도체 디바이스
JP4730999B2 (ja) * 2000-03-10 2011-07-20 スパンション エルエルシー 不揮発性メモリの製造方法

Also Published As

Publication number Publication date
US6765271B2 (en) 2004-07-20
US20030008488A1 (en) 2003-01-09
US20010021133A1 (en) 2001-09-13
KR20010088306A (ko) 2001-09-26
KR100628901B1 (ko) 2006-09-26
JP4730999B2 (ja) 2011-07-20
US6468861B2 (en) 2002-10-22
JP2001326288A (ja) 2001-11-22

Similar Documents

Publication Publication Date Title
US10283710B2 (en) Resistive random access memory device containing replacement word lines and method of making thereof
JP3973819B2 (ja) 半導体記憶装置およびその製造方法
US6483136B1 (en) Semiconductor integrated circuit and method of fabricating the same
TW492182B (en) DRAM memory cell for DRAM memory device and method for manufacturing it
US7642572B2 (en) Integrated circuit having a memory cell array and method of forming an integrated circuit
US7102192B2 (en) Semiconductor nonvolatile memory cell array
TW486827B (en) Method for manufacturing non-volatile semiconductor memory and non-volatile semiconductor memory manufactured thereby
TWI782393B (zh) 記憶體裝置及其製造方法
JP2008166379A (ja) 半導体記憶装置及びその製造方法
US6822287B1 (en) Array of integrated circuit units with strapping lines to prevent punch through
US7276758B2 (en) Non-volatile memory having three states and method for manufacturing the same
JP5477284B2 (ja) 半導体記憶装置、メモリセルアレイ、半導体記憶装置の製造方法および駆動方法
JP2010073879A (ja) 電界効果トランジスタ、メモリセル、および電界効果トランジスタの製造方法
KR20230031334A (ko) 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법
JPH1187532A (ja) Ｄｒａｍセル装置及びその製造方法
TW583765B (en) Method of manufacturing a semiconductor device comprising a non-volatile memory with memory cells including a select transistor and a memory transistor
JP3125922B2 (ja) 誘電体メモリおよびその製造方法
JPH05226662A (ja) 半導体記憶装置
JP2006012991A (ja) 半導体記憶装置
JP2009272545A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20230059715A (ko) 비휘발성 메모리 장치 및 그의 동작 방법
JP2005116964A (ja) 半導体記憶装置およびその製造方法
KR20240053273A (ko) 반도체 메모리 장치
KR20230154692A (ko) 반도체 장치
JP2001267537A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees