KR20010088306A - 불휘발성 반도체 메모리의 제조 방법 및 그것으로제조되는 불휘발성 반도체 메모리 - Google Patents

불휘발성 반도체 메모리의 제조 방법 및 그것으로제조되는 불휘발성 반도체 메모리 Download PDF

Info

Publication number
KR20010088306A
KR20010088306A KR1020010000206A KR20010000206A KR20010088306A KR 20010088306 A KR20010088306 A KR 20010088306A KR 1020010000206 A KR1020010000206 A KR 1020010000206A KR 20010000206 A KR20010000206 A KR 20010000206A KR 20010088306 A KR20010088306 A KR 20010088306A
Authority
KR
South Korea
Prior art keywords
insulating film
word line
forming
film
gate
Prior art date
Application number
KR1020010000206A
Other languages
English (en)
Other versions
KR100628901B1 (ko
Inventor
이이지마미쓰데루
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20010088306A publication Critical patent/KR20010088306A/ko
Application granted granted Critical
Publication of KR100628901B1 publication Critical patent/KR100628901B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 보다 고밀도로 또한 재현성 있게 불휘발성 메모리 셀을 형성하는 제조 공정을 제공한다.
본 발명은 콘트롤 게이트를 겸하는 워드선과 기판의 채널 영역 사이에, 절연층으로 되고 캐리어를 트랩할 수 있는 트랩 게이트를 설치한 구조의 불휘발성 메모리 셀의 제조 방법이다. 본 발명의 제조 방법은 워드선 방향으로 뻗어있는 스트라이프 패턴(7)을 형성하고, 스트라이프 패턴(7) 상에 절연막을 형성한 후 전면 에칭에 의해서 스트라이프 패턴의 양측 측벽에 사이드월 절연막(9)을 형성하고, 스트라이프 패턴을 선택적으로 제거한 후에, 노출된 기판 위에 트랩 게이트 절연막을 포함한 게이트 절연막(13)을 형성하고, 또 전면에 도전층(15, 16)을 형성하여 사이드월 절연막 간을 제외하고 도전층 상부를 제거하는 공정을 갖는다. 그 결과 사이드월 절연막(9) 사이의 도전층(15, 16)이 워드선으로 된다. 최초의 스트라이프 패턴(7)을 최소선폭으로 형성하면, 그 후의 프로세스는 셀프 얼라인먼트에 의해서 행하여지므로, 재현성 있게 고밀도의 불휘발성 반도체 메모리를 형성할 수 있다.

Description

불휘발성 반도체 메모리의 제조 방법 및 그것으로 제조되는 불휘발성 반도체 메모리{METHOD FOR MANUFACTURING NON-VOLATILE SEMICONDUCTOR MEMORY AND NON-VOLATILE SEMICONDUCTOR MEMORY MANUFATURED THRERBY}
본 발명은 고밀도이고 또한 신뢰성이 높은 불휘발성 반도체 메모리의 제조 방법 및 그에 의해서 형성된 불휘발성 반도체 메모리의 신규의 구조에 관한 것이다.
불휘발성 반도체 메모리의 가장 보급되고 있는 구성은, 트랜지스터의 채널 영역 상에 플로팅 게이트와 콘트롤 게이트를 갖는 불휘발성 메모리 셀로 되는 플래시 메모리 또는 EEPROM이다. 이와 같은 불휘발성 반도체 메모리의 하나의 문제점은, 메모리 용량을 늘릴 수 없는 점에 있다.
그래서 메모리 용량을 늘리기 위해서 보다 고밀도로 메모리 셀 트랜지스터를 형성하는 것이 제안되고 있다. 예를 들면 일본 특개평2-231772호 공보이다. 이 선행기술에 의하면 스트라이프 형상으로 형성된 비트 라인 확산층에 교차되도록 배치된 복수열의 제1플로팅 게이트층 및 그 위에 형성된 콘트롤 게이트를 겸하는 제1워드선층을 형성하고, 그 제1플로팅 게이트층과 제1워드선층의 배열 사이에 제2플로팅 게이트층 및 그 위에 형성된 콘트롤 게이트를 겸하는 제2워드선층을 형성한다. 이 구성의 플로팅 게이트형 불휘발성 반도체 메모리는 인접하는 제1플로팅 게이트층과 제1워드선층 사이에 제2플로팅 게이트층과 제2워드선층을 형성하고 있으므로, 종래의 제1플로팅 게이트층과 제1워드선층을 복수열 배치하는 경우에 비해서 보다 고밀도로 메모리 셀을 형성할 수 있다. 즉 동일면적 내에 디자인 룰을 바꾸지 않고 2배 수의 워드선을 배치할 수 있다.
이 선행기술에 기재된 제조 방법은, (1) 제1도전형 반도체 기판에 절연막을 거쳐서 제1층 다결정 실리콘막을 퇴적하고, 이것을 복수의 스트라이프 형상의 패턴으로 형성하는 공정과, (2) 패턴 형성된 제1층 다결정 실리콘막을 마스크로서 불순물을 확산하여 복수개의 스트라이프 형상의 배선층을 형성하는 공정과, (3) 상기 제1층 다결정 실리콘막 상에 절연막을 형성하여 전면에 제２층 다결정 실리콘막을 퇴적하고, 상기 배선층과 교차되는 방향으로 달리는 스트라이프 형상의 패턴 마스크를 사용하여 제２층 다결정 실리콘막, 계속해서 제1층 다결정 실리콘막을 선택 에칭 하여 복수개의 제1워드선 및 이것과 자기 정합(自己整合)되어서 그 하부에 배열된 제1플로팅 게이트를 형성하는 공정과, (4) 상기 제1워드선 상에 절연막을 거쳐서 제3층 다결정 실리콘막을 퇴적하고, 이것을 제1워드선과 교차되면서 제1플로팅 게이트 상에 겹치도록 형성하는 공정과, (5) 상기 제3층 다결정 실리콘막 상에절연막을 형성하고, 그 위 전면에 제４층 다결정 실리콘막을 퇴적하고, 상기 제1워드선과 겹치는 스트라이프 형상 패턴의 마스크를 사용하여 제４층 다결정 실리콘막, 계속해서 제3층 다결정 실리콘막을 선택 에칭하여 복수개의 제２워드선과 이것과 자기 정합되어서 그 하부에 배열된 제２플로팅 게이트를 형성하는 공정을 갖고 있다.
이 제조 방법에 의하면 제1워드선과 제1플로팅 게이트로 되는 2층 구조의 수평방향의 사이에, 제２워드선과 제２플로팅 게이트의 2층 구조를 더 삽입함으로써, 종래의 제1워드선의 피치를 유지하면서 실질적으로 2배의 메모리 셀의 밀도를 실현한다.
이와 같은 플로팅 게이트 형태의 불휘발성 메모리의 동작은 선택된 인접하는 한 쌍의 비트선과, 선택된 워드선에 소정의 전압을 인가하고, 기판으로부터 플로팅 게이트에 핫 일렉트론을 주입하는 데이터 기입 모드와, 전 비트선에 고전압을 인가하여 플로팅 게이트의 전자를 터널 전류에 의해서 기판에 방출시키는 일괄 소거 모드를 갖는다. 또 판독 동작은 워드선과 한쪽 비트선에 소정의 전압을 인가하고, 플로팅 게이트에 일렉트론이 주입되어 있는지의 여부에 의한 임계치 전압의 차이는 셀 트랜지스터의 전류의 유무를 통해서 검출한다.
첫째로, 상기 종래의 제조 방법에서는 제1 및 제２플로팅 게이트와 제1 및 제２워드선을 각각 별도로 형성하지 않으면 안되므로, 공정수가 늘어나 제조 코스트가 증대된다. 그리고 구조가 달라지기 때문에, 제1 및 제２워드선으로 되는 메모리 셀 특성이 달라지게 되는 등의 문제가 있었다.
둘째로, 종래의 제조 방법에서는 제1워드선과 제２워드선의 선폭이 상이한 것에 기인하여, 제1워드선으로 되는 메모리 셀과 제２워드선으로 되는 메모리 셀의 특성이 달라지게 되는 문제가 있다. 그 경우에는 제1워드선 간의 거리를 최소 가공 치수 이상으로 넓히지 않으면 안되므로 메모리 셀의 고밀도화가 방해되는 문제가 있다.
셋째로, 종래의 제조 방법에서는 제1과 제２워드선을 별도 패턴의 마스크로 형성하기 때문에, 마스크간의 위치 맞춤 어긋남에 의한 특성 불량이 생겨, 제품의 수율이나 신뢰성이 열화되는 등의 문제가 있다. 특히 콘트롤 게이트인 워드선과 플로팅 게이트 및 기판 사이의 용량비는 메모리 셀의 특성에 크게 영향을 주지만, 이 용량비는 첫째 및 두째에 워드선을 패터닝하기 위한 리소그래피 공정에서의 위치 맞춤 정밀도에 크게 의존한다. 따라서 양호한 재현성으로 메모리 셀의 특성을 갖추는 것은 곤란하다.
넷째로, 종래의 제조 방법에서는, 제２워드선이 제1워드선상보다도 높게 형성되어 있기 때문에, 평탄화되어 있지 않아, 그 후의 메탈 배선이 곤란하게 되어, 제품의 수율이나 신뢰성이 열화되는 등의 문제가 있다.
그래서 본 발명의 목적은, 상기 종래의 문제점을 해결하여 용이하면서 저가이고, 고집적으로 신뢰성이 높은 불휘발성 반도체 메모리의 제조 방법 및 그것에 의한 불휘발성 반도체 메모리를 제공하는 것이다.
도1은 불휘발성 메모리의 회로도.
도2는 불휘발성 메모리의 동작을 나타낸 도표.
도3은 제1실시예에 있어서의 제조 공정의 단면도.
도4는 제1실시예에 있어서의 제조 공정의 단면도.
도5는 제1실시예에 있어서의 제조 공정의 단면도.
도6은 제1실시예에 있어서의 제조 공정의 단면도.
도7은 제1실시예에 있어서의 제조 공정의 평면도.
도8은 제1실시예에 있어서의 제조 공정의 평면도.
도9는 제1실시예에 있어서의 제조 공정의 평면도.
도10은 제２ 실시예에 있어서의 제조 공정의 단면도.
도11은 제２실시예에 있어서의 제조 공정의 단면도.
도12는 제２실시예에 있어서의 제조 공정의 단면도.
도13은 제２실시예에 있어서의 제조 공정의 단면도.
도14는 제２실시예에 있어서의 제조 공정의 평면도.
도15는 제２실시예에 있어서의 제조 공정의 평면도.
도16은 제２실시예에 있어서의 변형례의 공정 단면도.
도17은 제1실시예에 있어서의 일부의 제조 공정의 사시도.
도18은 제２실시예에 있어서의 별도의 변형례의 공정 단면도.
도19는 본 실시예에 있어서의 워드선 전극과 열(row) 디코더의 관계를 나타낸 회로도.
도20은 제2워드선 전극의 패터닝 공정을 설명하는 평면도.
도21은 제1실시예에 있어서의 제2워드선 전극의 패터닝 공정을 설명하는 평면도.
도22는 제2워드선 전극의 패터닝 공정을 설명하는 평면도.
도23은 제２실시예에 있어서의 제2워드선 전극의 패터닝 공정을 설명하는 평면도.
※ 도면의 주요부분에 대한 부호의 설명 ※
1, 21 P형 반도체 실리콘 기판
7 스트라이프 패턴
9, 35 사이드월 산화막
10, 12, 27, 29, 36, 38 실리콘 산화막
11 실리콘 질화막(캐리어 트랩막),
13 게이트 절연막
14 다결정 실리콘막,
15, 16 워드선 전극
28 실리콘 질화막(제1캐리어 트랩막)
30 제1게이트 절연막
33 제1워드선 전극
34 실리콘 산화막(산화막 치환층)
37 실리콘 질화막(제2캐리어 트랩막),
39 제２게이트 절연막
41 제2워드선 전극
상기의 목적을 달성하기 위해서, 본 발명은 콘트롤 게이트를 겸하는 워드선과 기판의 채널 영역 사이에, 절연층으로 되어서 캐리어를 트랩할 수 있는 트랩 게이트를 설치한 구조의 불휘발성 메모리 셀의 제조 방법이다. 절연층으로 되는 트랩 게이트는 주입되어서 내부에 트랩된 캐리어가 게이트 내를 이동하지 않기 때문에, 국소적으로 트랜지스터의 임계치 전압을 변화시킬 수 있다. 그에 수반되어 트랩 게이트는 인접되는 메모리 셀간에서 분리할 필요가 없다. 그리고 절연층으로 되는 트랩 게이트의 상하에는 전기적 분리를 위한 절연층을 형성할 필요가 있지만, 그 3층 구조의 게이트 절연층은 종래의 플로팅 게이트 구조의 경우에 비해서, 매우 얇고 또한 신뢰성 있게 형성할 수 있다.
본 발명의 제조 방법에 있어서의 제1측면은 워드선 방향으로 뻗는 스트라이프 패턴을 형성하고, 스트라이프 패턴 상에 절연막을 형성한 후, 전면 에칭에 의해서 스트라이프 패턴의 양측 측벽에 사이드월 절연막을 형성하고, 스트라이프 패턴을 선택적으로 제거한 후에, 노출된 기판 위에 트랩 게이트 절연막을 포함한 게이트 절연막을 형성하고, 또 전면에 도전층을 형성하여 사이드월 절연막간을 제외하고 도전층 상부를 제거하는 공정을 갖는다. 그 결과 사이드월 절연막 사이의 도전층이 워드선으로 된다.
이와 같은 공정에 의해서 스트라이프 패턴을 최소선폭 정밀도로 형성한 후는, 셀프 얼라인먼트에 의해서 사이드월 절연막으로 절연 분리된 복수의 워드선을 형성할 수 있다. 또한 워드선과 기판 사이에는 트랩 게이트 절연막을 포함한 게이트 절연막 구조를 형성할 수 있다. 이 트랩 게이트 절연막은 인접되는 셀 트랜지스터 사이에서 분리할 필요는 없어, 종래와 같은 마스크 맞춤을 필요로 하지 않는다.
본 발명의 제조 방법에 있어서의 제２측면은 기판 위에 트랩 게이트 절연막을 포함한 게이트 절연막을 형성하고, 그 위에 워드선 방향으로 뻗어있는 도전성 스트라이프 패턴을 형성하고, 도전성 스트라이프 패턴의 측벽을 산화하여 사이드월 절연막을 형성하고, 사이드월 절연막간의 노출된 기판 위에 재차 트랩 게이트 절연막을 포함한 게이트 절연막을 형성하고, 그 위에 도전층을 형성하여 사이드월 절연막 사이를 제외하고 도전층 상부를 제거하는 공정을 갖는다. 그 결과 도전성 스트라이프 패턴을 제1워드선, 사이드월 절연막 사이의 도전층을 제２워드선으로 하는 고밀도의 메모리 셀 어레이 구조가 형성된다.
상기 제조 방법에 의하면 도전성 스트라이프 패턴을 최소선폭 정밀도로 형성한 후는, 셀프 얼라인먼트에 의해서 사이드월 절연막과 그 사이의 도전층을 형성할 수 있다. 그리고 그 도전성 스트라이프 패턴(제1워드선)과 도전층(제２워드선)과 기판 사이에는, 트랩 게이트 절연막을 포함한 게이트 절연막 구조가 형성된다.
본 발명의 다른 측면에 의하면 절연성의 트랩 게이트를 갖는 메모리 셀을 복수 갖는 불휘발성 반도체 메모리에 있어서,
기판 위에 형성되어 상기 트랩 게이트 절연막을 갖는 게이트 산화막과, 이 게이트 산화막 상에 형성되어 워드선 방향으로 뻗어있는 도전성의 제1워드선을 갖는 제1메모리 셀열과,
상기 제1워드선의 양측에 설치된 분리용의 사이드월 절연막과,
상기 기판 위에 형성되어 상기 트랩 게이트 절연막을 갖는 게이트 산화막과, 그 게이트 산화막 상에 형성되어 도전성의 제2워드선을 갖는 제2메모리 셀열을 갖고,
상기 제2워드선이 상기 제1워드선의 양측에 설치된 사이드월 절연막 사이에 매립되어서 형성되어 있는 것을 특징으로 한다.
상기의 반도체 메모리에서는 제1워드선의 양측에 설치된 분리용의 사이드월 절연막 사이에 제2워드선이 매립되어 있으므로, 제1 및 제2워드선을 고밀도로 배치할 수 있다.
그리고 이와 같은 구조의 반도체 메모리에 있어서, 보다 바람직한 실시예에서는, 상기 메모리 셀열의 상기 워드선 방향의 양측에 상기 워드선을 선택하는 제1 및 제2열 디코더가 설치되고, 상기 제1워드선은 상기 제1열 디코더에 접속되고, 상기 제2워드선은 상기 제2열 디코더에 접속된 것을 특징으로 한다.
(실시예)
이하 도면을 참조하여 본 발명의 실시예를 설명하겠다. 그러나 이와 같은 실시예는 본 발명의 기술적 범위를 한정하는 것은 아니다.
도1은 실시예의 불휘발성 반도체 메모리의 회로도이다. 도1에 나타낸 것과 같이 트랩 게이트를 갖는 셀 트랜지스터(M11∼M33)가 워드선(WL1∼3)과 비트선(BL1∼4)의 교차 위치에 배치된다. 한 쌍의 비트선(BL) 간에 셀 트랜지스터(M11∼ 33)는 설치되고, 인접되는 셀 트랜지스터는 비트선을 공유한다. 따라서 셀 트랜지스터(M22)에 접속되는 한쪽 비트선(BL2)을 소스선으로 하고, 다른 쪽비트선(BL3)을 칼럼 디코더(CD)를 통해서 센스 앰프(SA)로 연결되는 비트선으로 함으로써, 판독, 프로그램(기입) 등의 동작이 행하여진다. 그리고 소거 동작은 워드선(WL2)과 비트선(BL2, BL3) 사이에 소정의 전압을 인가함으로써 행하여진다. 또 워드선은 열 디코더(RD)에 의해서 선택되고, 각각의 동작에 대응하는 전압이 인가된다.
도2는 도1의 메모리의 동작을 설명하기 위한 도면이다. 가령 메모리 셀(M22)이 선택된 경우에 대하여 설명하겠다. 기입 동작에서는 비트선(BL1, 2)을 0V, 비트선(BL3, BL4)을 6V로 하고, 워드선(WL2)을 12V로 하고, 다른 워드선(WL1, 3)을 0V로 함으로써, 셀 트랜지스터(M22)의 채널을 도통 상태로 하고, 채널에 발생하는 핫 일렉트론을 셀 트랜지스터(M22)의 트랩 게이트의 우측에 주입한다. 즉 셀 트랜지스터(M22)의 비트선(BL3) 측의 확산층 근방의 트랩 게이트에 핫 일렉트론이 주입되어, 그 영역에서의 임계치 전압이 높아진다.
판독은 비트선(BL1, BL2)을 3V로 하고, 비트선(BL3, BL4)을 0V로 하고, 워드선(WL2)을 3V로 하면, 셀 트랜지스터(M22)에는, 기입시와 역방향의 전계가 걸린다. 그리고 트랩 게이트의 우측의 확산층 근방에 핫 일렉트론이 주입되고 있었음에 수반되어, 셀 트랜지스터(M22)의 채널 영역은 비도통 상태로 된다. 이 셀 트랜지스터에의 전류가 흐르지 않는 것이 센스 앰프(SA)에 의해서 검출된다.
소거는 비트선(BL3)에 6V를 인가하고, 워드선(WL2)에 5V를 인가하고, 그 이외의 비트선과 워드선은 개방으로 하고, 기판의 채널 영역에서 셀 트랜지스터(M22)의 트랩 게이트의 우측에 핫 홀을 주입하고, 주입 완료된 일렉트론과 중화시킨다.이에 의해서 채널 영역의 우측의 임계치 전압은 원래상태로 되돌아온다.
셀 트랜지스터(M22)의 좌측에 일렉트론을 주입하고자 하는 경우는, 비트선(BL1, BL2)을 6V로, 비트선(BL3, BL4)을 0V로 하면 좋다. 상기의 우측에 일렉트론을 주입할 때와 역방향으로 전계를 걸면 된다. 그리고 판독도 우측의 상태를 판독할 때와 반대로, 비트선(BL3)에서 (BL2) 방향으로 전계를 거는 것으로써 트랩 게이트의 좌측에 일렉트론이 주입되고 있는지의 여부를 셀 트랜지스터의 전류에 의해서 검출할 수 있다.
절연성의 트랩 게이트를 이용하는 셀 트랜지스터는, 트랩 게이트가 절연성이므로 국부적으로 캐리어를 주입할 수 있다. 따라서 우측과 좌측으로 구별하여 캐리어(핫 일렉트론)를 주입하는 경우는, 그것에 대응하는 방법으로 전계를 인가하여 정보를 판독할 필요가 있다. 그리고 트랩 게이트를 이용한 셀 트랜지스터는 트랩 게이트가 인접하는 셀 트랜지스터와 연속되는 절연층이라도 동작상 지장은 없다. 트랩 게이트 자체가 절연성이고, 주입된 캐리어는 트랩 게이트 내를 이동할 수 없어, 국부적으로만 캐리어가 트랩되지 않기 때문이다.
다음에 상술한 트랩 게이트를 갖는 셀 트랜지스터로 되는 메모리의 제조 공정에 대하여 설명하겠다. 도3∼도9는 제1실시예에 있어서의 제조 공정도이다. 도3, 4는 각 공정의 단면도, 도5, 6은 각 공정의 다른 단면도, 도7, 8, 9는 각 공정의 평면도이다. 평면도 중의 비트선이 뻗어있는 방향의 A-A'의 단면도는 도3, 4에, 워드선이 뻗어있는 방향의 B-B'의 단면도는 도5, 6에 각각 나타난다. 각 도면 중의 a, b, c는 각각 같은 공정을 나타낸다. 따라서 각 공정에 있어서의 2개의 단면도와1개의 평면도를 참조하면서 제조 공정에 대하여서 설명하겠다.
도3a, 도5a, 도7a참조
P형 반도체 기판(1) 상에 공지의 열산화법에 의해서 실리콘 산화막(2)을 막 두께100nm 정도, 공지의 CVD(화학 기상 성장)법에 의해서 실리콘 질화막(3)을 막 두께 150nm 정도, 순차 형성한다.
다음에 공지의 포토리소그래피법으로써, 확산층 영역에 대응하는 위치에 레지스트 패턴(4)을 형성한 후, 공지의 에칭법으로 노출된 실리콘 질화막(3)을 선택적으로 제거한다. 이때 레지스트 패턴(4)의 선폭과 간격은 최소 가공 가능치수(F)이다.
도3b, 도5b, 도7b 참조
다음에 레지스트 패턴(4)을 마스크로 하여, P형 반도체 기판(1) 중에 공지의 이온 주입법으로 비소 이온을, 예를 들면 50∼ 150KeV로 5E15∼5E16[ions/cm-2] 정도 주입하고, 비트선에 대응하는 N형 확산층(5)을 형성한다. 그 후 레지스트 패턴(4)을 제거한다. 또 상기의 5E15는 5×1015를 의미하며, 이하 똑 같다.
도3c, 도5c, 도7c 참조
다음에 실리콘 질화막(3)을 마스크로 하고, 공지의 열산화법으로 200nm 정도로 필드 산화막(6)을 형성한 후, 공지의 ??에칭법으로 실리콘 질화막(3)을 제거하고, 동시에 필드 산화막(6) 이외의 영역의 P형 반도체 기판(1) 표면을 노출시킨다.
그리고 이때 필드 산화막(6) 형성 후 또는 실리콘 질화막(3) 제거 후에, 공지의 이온 주입법으로 채널 농도 조정용의 불순물 이온을 반도체 기판(1) 중에 주입하여도 좋다. 이 채널 농도의 조정에 의해서 셀 트랜지스터의 임계치 전압이 조정된다. P형 반도체 기판(1)의 불순물 농도를 진하게 하고자 하는 경우는, 예를 들면 붕소 이온을 30∼90KeV로 5E11∼5E12[ions/cm-2] 정도 주입하면 좋다. 반대로 상기 불순물 농도를 엷게 하고자 하는 경우는, 예를 들면 인이온을 60∼100KeV로 5E11∼5E12[ions/cm-2]정도 주입하면 된다.
도3d, 도5d 참조
다음에 노출한 반도체 기판 위(1)에, 공지의 CVD법에 의해서 실리콘 질화막(7)을 700nm 정도 형성한다. 다음에 공지의 CMP(화학적 기계적 연마)법으로 실리콘 질화막(7)을 300nm 정도 연마함으로써 표면을 평탄화한다.
도3e, 도5e, 도8e 참조
다음에 공지의 포토리소그래피법으로 제1워드선 전극의 위치에 레지스트 패턴(8)을 형성한다. 이 레지스트 패턴(8)의 선폭과 간격은 최소 가공 가능 치수(F)이다.
도3f, 도5f, 도8f 참조
상기 레지스트 패턴(8)을 마스크로 하여, 공지의 에칭법으로 실리콘 질화막(7)을 선택적으로 제거한 후, 레지스트 패턴(8)을 제거한다. 그 결과 도3f에 나타낸 것과 같이 워드선 방향으로 뻗어있는 복수의 스트라이프 패턴(7)이 형성된다. 또한 이 스트라이프 패턴(7)은 최소선폭의 치수로 가공된다.
도4g, 도6g, 도9g, 도17g 참조
다음에 공지의 CVD법으로 실리콘 산화막을 100nm 정도 전면에 형성하고, 공지의 에칭법으로 전면 에치백함으로써 실리콘 질화막(7)의 양측에, 예를 들면 한쪽 0.09μm(90nm) 폭(막 두께의 약90%) 사이드월 산화막(9)을 형성한다. 사이드월 산화막의 형성은 공지의 제법에 의해서 재현성 있게 행할 수 있다. 이 상태는 도17의 사시도를 참조함으로써, 보다 더 이해된다. 도17g에 나타낸 것과 같이 스트라이프 패턴(7)의 양측에 얇은 사이드월 산화막(9)이 형성된다.
도4h, 도6h, 도17h 참조
다음에 공지의 ??에칭법으로, 예를 들면 인산 용액에 의해서 실리콘 질화막(7) 만을 선택적으로 제거한다. 그 결과 최소선폭의 간격으로 배열된 복수의 사이드월 절연막(9)이 형성된다. 이 상태도 도17h에 사시도로 나타낸다.
도4i, 도6i 참조
계속해서 노출된 반도체 기판 위(1)에 공지의 열산화법에 의해서 실리콘 산화막을 15nm 정도, 공지의 CVD법에 의해서 실리콘 질화막을 10nm 정도 차례로 형성한다. 그 후 공지의 열산화법에 따라 산소분위기 중에서 900∼950℃, 30∼60min 정도의 열처리를 가하여, 상기 실리콘 질화막의 상부를 6nm 정도 산화함으로써 실리콘 산화막(10), 실리콘 질화막(11), 실리콘 산화막(12)의 3층 구조의 게이트 절연막(13)을 형성한다. 이 경우 실리콘 질화막(11)이 캐리어 트랩 게이트의 절연막으로 된다.
또 반도체 기판(1) 이외의 사이드월 산화막(9)의 영역에는, 실리콘질화막(11), 실리콘 산화막(12) 만이 형성된다. 그리고 필드 절연막(6) 위에는 연속하여 3층 구조가 형성된다. 따라서 워드선 방향에 있어서, 트랩 게이트를 갖는 게이트 절연막이 인접하는 셀 트랜지스터간에서 연속하는 구성으로 된다.
그리고 이때 공정c로 바꾸어서 사이드월 산화막(9) 형성 후 또는 게이트 절연막(13) 형성 후에, 공지의 이온 주입법으로 채널 농도 조정용의 불순물 이온을 반도체 기판(1) 중에 주입하여도 좋다. 공정c의 경우와 똑 같이 반도체 기판(1)의 불순물 농도를 진하게 하고자 하는 경우는, 예를 들면 붕소 이온을 30∼90KeV로 5E11∼5E12 [ions/cm-2] 정도 주입하면 좋다. 반대로 상기 불순물 농도를 엷게 하고자 하는 경우는, 예를 들면 인 이온을 60 ∼100KeV로 5E11∼5E12[ions/cm-2] 정도 주입하면 된다.
도4j, 도6j 참조
계속해서 전면에 공지의 CVD법으로 인을 2∼6E20[atoms/cm3] 정도 함유한 다결정 실리콘막(14)을 500nm 정도 형성한다. 그 결과 사이드월 산화막(9) 사이와 그 위에 도전성의 다결정 실리콘막(14)이 형성된다.
도4k, 도6k, 도9k, 도17k 참조
다음에 공지의 CMP법 또는 에치백법으로 사이드월 산화막(9)과 게이트 절연막(13) 사이의 영역 이외의 다결정 실리콘막(14)의 상층부를 제거함으로써, 워드선 전극(15, 16)이 사이드월(9) 사이에 형성된다. 이 워드선(15, 16)은 최초로 형성된 스트라이프 패턴(7)에 대하여 별도의 마스크 얼라인먼트없이, 셀프 얼라인적으로형성된다. 그리고 동시에 표면은 상기 CMP처리에 의해서 평탄화된다. 이 상태는 도17k의 사시도에 나타난다.
이와 같이 제1 및 제２캐리어 트랩막(11), 제1 및 제２워드선(15, 16)이 각각 동시에 형성되므로, 종래예에 비하여 공정수가 적다. 또 제1 및 제２워드선(15, 16)이 셀프 얼라인적으로 형성되므로, 제조 공정의 불균일에 기인하여 제1 및 제２워드선을 갖는 각 메모리 셀의 특성이 달라지게 되는 가능성은 낮다. 또 제1 및 제２워드선 형성 후의 표면이 평탄하기 때문에, 그 후의 신호배선형성을 위한 사전의 평탄화 처리가 불필요하게 된다.
도41, 도61, 도91 참조
그 후 사이드월(9)과 워드선(15, 16) 위에 층간 절연막(17)을 형성한다. 전(前)공정시에 표면은 이미 평탄한 상태로 되어 있으므로, 이 층간 절연막 형성전의 CMP법 등에 의한 평탄화 처리는 불필요하다. 계속해서 도시하지 않은 콘택트 구멍의 개공(開孔), 메탈 배선의 형성 등을 행하여 불휘발성 반도체 메모리가 제조된다.
상기의 제조 공정에 있어서 각 워드선(15, 16)의 치수는, 예를 들면 이하와 같이 된다. 제1워드선 전극(15)의 게이트 폭(18)은, 예를 들면0.4μm(=F)로 한다. 사이드월 산화막(9), 실리콘 질화막(11) 및 실리콘 산화막(12)으로 되는 절연막의 합계 막 두께(19)를 α로 하면, 상술과 같이 사이드월 산화막(9)의 폭은 0.09μm, 실리콘 질화막(11)과 실리콘 산화막(12)의 막 두께를 약10nm(=0.01μm)로 했으므로, 이 경우는 α=0.09+0.01μm= 약0.10μm로 되고, 제2워드선 전극(16)의게이트 폭(20)은 F- 2α=0.2μm로 된다.
이상과 같이 이 실시예에 의하면, 사이드월 산화막(9), 실리콘 질화막(11) 및 실리콘 산화막(12)으로 되는 절연막을 통해서, 워드선 전극(15, 16)이 자기 정합적으로 동시에 형성되고, 또한 평탄성이 우수한 SONOS(Silicon Oxide Nitride Oxide Silicon)형 불휘발성 메모리 셀을 얻을 수 있다. 이 메모리 셀에서는 실리콘 질화막(11)이 트랩 게이트로 되고, 캐리어가 주입되어서 데이터가 기억된다.
또 상기 실시예에 있어서, 실리콘 질화막(7)과 사이드월 산화막(9)은 마스크레스(maskless)로 한쪽을 선택적으로 제거할 수 있는 절연막의 조합이면, 다른 막을 사용하여도 좋다. 예를 들면 재질을 역으로 하여, 실리콘 산화막(7)과 사이드월 질화막(9)으로 하고, 도4h, 도6h에 있어서 불산 용액에 의해서 실리콘 산화막(7)만을 선택적으로 제거하여도 좋다. 그리고 충분한 에칭 선택비를 취할 수 있으면, ??에칭이 아니고 드라이 에칭을 사용하여도 좋다. 다만 사이드월막(9)은 워드선 전극을 분리하기 위해서 절연막이 바람직하다.
또 상기 실시예에서는 제1 및 제２워드선(15, 16)을 다결정 실리콘막으로 형성했으나, 이것은 W(텅스텐), Mo(몰리브덴), Ti(티탄) 등을 포함한 실리사이드막이나 금속막, 또는 그 조합한 조성의 도전성막을 사용하여도 좋다.
[제２실시예]
도10, 11, 12, 13은 제２실시예에 있어서의 제조 공정의 단면도이고, 도14, 15는 그 평면도이다. 평면도는 일부의 공정에 대해서만 나타낸다. 제２실시예에서도, 트랩 게이트를 갖는 불휘발성 메모리 셀의 구조를 살려서, 셀프 얼라인에 의해제1 및 제２워드선 전극을 형성할 수 있다.
도10a, 도12a 참조 (평면도는 도7a 참조)
P형 반도체 기판(21) 표면에 공지의 열산화법에 의해서 실리콘 산화막(22)을 막 두께 100nm 정도, 공지의 CVD법에 의해서 실리콘 질화막(23)을 막 두께 150nm 정도, 순차 형성한다. 다음에 공지의 포토리소그래피법으로 확산층 영역에 대응하는 위치에 레지스트 패턴(24)을 형성한 후, 공지의 에칭법으로 노출된 실리콘 질화막(23)을 선택적으로 제거한다. 이때 레지스트 패턴(24)의 선폭과 간격은 최소 가공 가능 치수(F)이다. 여기에서는, 예를 들면 F=0.4μm로 한다.
도10b, 도12b 참조(평면도는 도7b 참조)
다음에 레지스트 패턴(24)을 마스크로서, P형 반도체 기판(21) 중에 공지의 이온 주입법으로 비소 이온을, 예를 들면 50∼ 150KeV로 5E15∼5E16[ions/cm-2] 정도 주입하고, 비트선에 대응하는 N형 확산층(25)을 형성한다. 그리고 레지스트 패턴(24)을 제거한다.
도10c, 도12c 참조(평면도는 도7c 참조)
다음에 실리콘 질화막(23)을 마스크로서 공지의 열산화법으로 200nm 정도로 필드 산화막(26)을 형성한 후, 공지의 ??에칭법으로 실리콘 질화막(23)을 제거하고, 동시에 필드 산화막(26) 이외 영역의 P형 반도체 기판(21) 표면을 노출시킨다.
또 이때 필드 산화막(26) 형성 후 또는 실리콘 질화막(23)을 제거 후에, 공지의 이온 주입법으로 채널 농도 조정용의 불순물 이온을 반도체 기판(21) 중에 주입하여도 좋다. 반도체 기판 (21)의 불순물 농도를 진하게 하고자 하는 경우는, 예를 들면 붕소 이온을 30∼90KeV로 5E11∼5E12[ions/cm-2] 정도 주입하면 좋다. 역으로 상기 불순물 농도를 엷게 하고자 하는 경우는, 예를 들면 인이온을 60∼100KeV로 5E11∼5E12 [ions/cm-2] 정도 주입하면 좋다.
도10d, 도12d 참조
계속해서 노출된 반도체 기판 위(21)에 공지의 열산화법에 의해서 실리콘 산화막을 15nm 정도, 공지의 CVD법에 의해서 실리콘 질화막을 10nm 정도 형성한 후, 공지의 열산화법에 의한 산소분위기 중에서 900∼950℃, 30∼60min 정도의 열처리를 가하여, 상기 실리콘 질화막의 상부를 6nm 정도 산화한다. 그 결과 실리콘 산화막(27), 실리콘 질화막(28), 실리콘 산화막(29)으로 되는 3층 구조의 제1게이트 절연막(30)을 형성한다. 이 경우 실리콘 질화막(28)이 제1캐리어 트랩 게이트막으로 된다.
다음에 공지의 CVD법으로 인을 2∼6E20 [atoms/cm3] 정도 함유한 다결정 실리콘막(31)을 800nm 정도의 막 두께로 형성한 후, 공지의 CMP법으로 다결정 실리콘막(31)을 300nm 정도 연마함으로써 표면을 평탄화한다.
도10e, 도12e, 도14e 참조
다음에 공지의 포토리소그래피법으로써, 다결정 실리콘막(31) 상의 제1워드선 전극의 위치에 레지스트 패턴(32)을 형성한다. 이때 레지스트 패턴(32)의 선폭과 간격은 최소 가공 가능 치수(F)이고, 여기에서는, 예를 들면 F=0.4μm로 한다.
도1lf, 도13f, 도14f 참조
다음에 공지의 에칭법으로 레지스트 패턴(32)을 마스크로서 다결정 실리콘막(31)을 선택적으로 제거하고, 제1워드선 전극(33)을 형성한 후, 레지스트 패턴(32)을 제거한다. 제1워드선 전극(33)은 최소 가공 가능 치수로 형성된다.
도11g 참조
다음에 공지의 열산화법에 의해서 제1워드선 전극(33)의 상부 및 측벽을, 예를 들면 100nm(0.1μm) 정도 산화하여, 산화막 치환층(34)을 형성한다.
도11h, 도15h 참조
다음에 공지의 CVD법으로 실리콘 산화막을 100nm 정도 전면에 형성하고, 공지의 에칭법으로 에치백함으로써 산화막 치환층(34)의 양측에, 예를 들면 한쪽 0.09μm폭의 사이드월 산화막(35)을 형성한다. 그리고 그 에치백 공정에 의해서 동시에 제1워드선 전극(33)과 산화막 치환층(34)과 사이드월 산화막(35)과 필드 산화막(26) 이외의 영역에서 반도체 기판(21)의 표면을 노출시킨다.
도11i, 도13i 참조
계속해서 노출된 반도체 기판 위(21)에 공지의 열산화법에 의해서 실리콘 산화막을 15nm 정도, 공지의 CVD법에 의해서 실리콘 질화막을 10nm 정도 형성하고, 똑 공지의 열산화법의 산소 분위기 중에서 900∼950℃, 30∼60min 정도의 열처리를 가하여, 상기 실리콘 질화막의 상부를 6nm 정도 산화한다. 이에 의해서 실리콘 산화막(36), 실리콘 질화막(37), 실리콘 산화막(38)으로 되는 3층 구조의 제２게이트절연막(39)을 형성한다. 이 경우 실리콘 질화막(37)이 제２캐리어 트랩막으로 된다. 또 이때 반도체 기판(21) 상 이외의 영역에는 실리콘 질화막(37), 실리콘 산화막(38)이 형성된다.
그리고 사이드월 산화막(35) 형성 후 또는 제２게이트 절연막(39) 형성 후에 공정c로 바꾸어 공지의 이온 주입법으로 채널 농도 조정용의 불순물 이온을 반도체 기판(21) 중에 주입하여도 좋다. 이온 주입의 조건은 공정c의 경우와 같다.
도11j, 도13j, 도13j' (B2-B2' 단면), 도15j 참조
계속해서 전면(全面)에 공지의 CVD법으로 인을 2∼6E20 [atoms/cm3] 정도 함유한 다결정 실리콘막(41)을 500nm 정도 형성한 후 공지의 CMP법으로 또는 에치백법으로 사이드월 산화막(35)과, 제２게이트 절연막(39)으로 둘러싸인 홈 이외의 상기 다결정 실리콘막(41)을 제거한다. 그 결과 제２워드선 전극(41)은 제1워드선 전극(33) 사이에 자기 정합적으로 형성된다.
이때 제1워드선(33) 상의 산화막 치환층(34)은 CMP의 연마·스톱층 또는 에칭·스톱으로서 기능하며, 종점검출을 용이하게 하여 다결정 실리콘막(41)의 가공시에 있어서 제1워드선의 깎임을 방지한다. 그리고 제1 및 제２워드선형성 후의 결과, 표면이 평탄하기 때문에 그 후의 메탈 배선을 위한 평탄화 처리가 불필요하다.
연후에 도시하지 않은 층간 절연막의 형성, 콘택트 구멍의 개공, 메탈 배선의 형성 등을 행하여 불휘발성 반도체 메모리 셀을 제조한다.
각 워드선의 치수는, 예를 들면 이하와 같이 된다. 제1워드선 전극(33)의 폭을, 예를 들면 0.4μm(=F)로 하고, 산화막 치환층(34)의 막 두께(44)를 100nm(0.1μm)로 했으므로, 결과적으로 제1워드선의 게이트 폭(42)은 0.2μm로 된다. 또 사이드월 산화막(35), 실리콘 질화막(37) 및 실리콘 산화막(38)으로 되는 절연막의 합계 막 두께(45)를 α로 하면, 사이드월 산화막(35)의 폭은 0.09μm, 실리콘 질화막(37)과 실리콘 산화막(38)의 막 두께를 약10nm(=0.01μm)로 했으므로, 이 경우는 α=0.09+0.01μm=약0.10μm로 되고, 제２워드선 전극(41)의 게이트 폭(44)은 F-2α=0.2μm로 된다.
이상과 같이 제２실시예에서는, 산화막 치환층(34) 막 두께와 상기α를 조정함으로써, 메모리 셀 사이즈를 바꾸지 않고 제1 및 제２워드선(33, 41)의 선폭을 동일하게 할 수 있다. 그리고 이와 같이 구성된 불휘발성 반도체 메모리의 동작은, 최초에 설명한 것과 같다.
이상과 같이 제２실시예에 의하면, 사이드월 산화막(35), 실리콘 질화막(37), 실리콘 산화막(38), 또 산화막 치환층(34)을 거쳐서 제1워드선 전극(33)과 제２워드선 전극(41)이 자기 정합적으로 고밀도로 또한 동일 선폭으로 형성된다. 또 평탄성 이 우수한 SONOS형 불휘발성 메모리 셀을 얻을 수 있다.
또 본 실시예에서는, 각 워드선의 선폭을 동일하게 했으나, 제1워드선 전극(33)의 폭을 산화막 치환층(34)의 막 두께로써, 제２워드선 전극(41)의 폭을 사이드월 산화막(35)으로 각각 독립적으로 제어하여 형성할 수 있다. 따라서 같은 선폭으로 제1 및 제２워드선을 형성하거나, 다른 폭으로 형성하는 것도 용이하게 가능하게 된다.
또 제1 및 제２워드선 전극간에 사이드월 산화막(35)에 더하여 절연막인 산화막 치환층(34)이 있기 때문에, 종래에 비해서 전극간 쇼트나 리크에 의한 불량이 일어나기 어려운 구조로 되어 있다.
도16은 제２실시예의 변형례인 공정 단면도이다. 도16의 공정d∼g는 도10, 11의 공정d∼g를 대신하는 단면도이다. 제２ 실시예에서는 제1워드선 전극(33)을 산화 처리함으로써, 측벽 및 상부에 산화막 치환층(34)을 형성하였으나, 제1워드선 전극(33) 상부를 덮는 절연막은 CVD법에 의해서 형성되는 실리콘 산화막 또는 실리콘 질화막 등의 절연막이라도 좋다.
이 변형례에 있어서 공정a∼c까지는 상술의 공정과 같다. 즉 실리콘 질화막(23)을 마스크로 하여 공지의 열산화법에 의해 200nm 정도로 필드 산화막(26)을 형성한 후, 공지의 ??에칭법으로 실리콘 질화막(23)을 제거하고, 동시에 필드 산화막(26) 이외 영역의 P형 반도체 기판(1) 표면을 노출시키고, 계속해서 노출된 반도체 기판 위(21)에 제1게이트 절연막(30)을 형성한다.
다음에 도16d에 나타낸 것과 같이, 다음에 공지의 CVD법으로 인을 2∼6E20 [atoms/cm3] 정도 함유한 다결정 실리콘막(31 )을 700nm 정도의 막 두께로 형성한 후, 공지의 CMP법으로 다결정 실리콘막(31)의 상부를 300nm 정도 연마함으로써, 표면을 평탄화한다. 그리고 다결정 실리콘막(3) 상에 공지의 CVD법으로 실리콘 산화막(46)을 100nm 정도 형성한다.
다음에 도16e에 나타낸 것과 같이, 공지의 포토리소그래피법으로 실리콘 산화막(46) 상의 제1워드선 전극의 위치에 레지스트 패턴(32)을 형성한다. 이 레지스트 패턴(32)의 선폭과 간격은 최소선폭(F)으로 설정된다.
그리고 도16f에 나타낸 것과 같이 레지스트 패턴(32)을 마스크로 하고, 공지의 에칭법으로 노출된 실리콘 산화막(46), 계속해서 다결정 실리콘막(31)을 선택적으로 제거한다. 또는 레지스트 패턴(32)을 마스크로 하고, 공지의 에칭법으로 노출된 실리콘 산화막(46)을 선택적으로 제거한 후, 레지스트 패턴(32)을 제거하고, 잔존된 실리콘 산화막(46)을 마스크로서 다결정 실리콘막(31)을 선택적으로 제거하여도 좋다.
다음에 도16g에 나타낸 것과 같이 공지의 열산화법에 의해서 노출된 제1워드선 전극(33)의 측벽을, 예를 들면 100nm(0.1μm) 산화하여 산화막 치환층(34)을 형성한다. 그 결과 제1워드선 전극(33)의 선폭은 최소선폭(F)보다 가늘게 된다. 이 이후의 공정은 상기의 제２실시예와 같다.
상기와 같이 제1워드선(33) 상의 절연막(실리콘 산화막(46))과 산화막 치환층(34)을 별도로 형성함으로써, 실리콘 산화막(46)에는 CMP법의 연마·스톱층 또는 에치백의 에칭·스톱층으로서의 기능을 부여한다. 그리고 산화막 치환층(34)에는 제２워드선(41) 사이의 절연 및 제1워드선(33)의 선폭 제어의 기능을 부여한다. 따라서 실리콘 산화막(46)과 산화막 치환층(34)을 각각의 역할에 따라서 별도의 막 두께로 설정하는 것이 가능하게 된다.
예를 들면 상기의 예에서 실리콘 산화막(46)만을 200nm(0.2um)로 두껍게 하여, 제２워드선 가공시의 마진을 늘리는 것이 가능하게 된다.
도18은 또 제2실시예에 있어서의 다른 변형례의 공정 단면도이다. 이 변형례에서는 도11의 공정h, i, j의 대신으로, 도 18의 공정h, i, j가 채용된다. 따라서 이 변형례에서는 공정a∼g는 도10, 11로 나타낸 공정a∼g와 같다. 도18의 변형례에서는 제2워드선(41)의 폭을 제어하기 위하여 이용한 사이드월 절연막(35)이 설치되어 있지 않다.
도18의 공정f, g는 도11과 같다. 그 후 도18의 공정h에 나타낸 것과 같이, 산화막 치환층(34)을 마스크로 하고, 공지의 드라이 에칭 또는 ??에칭법에 의해서, 노출되어 있는 제1게이트 절연막(30)을 제거한다. 그리고 도18의 공정i에 나타낸 것과 같이, 제2게이트 절연막(39)을 전면(全面)에 형성한다. 그 후 도18의 공정j에 나타낸 것과 같이, 공지에 CVD법으로 인을 함유한 다결정 실리콘층을 전면에 형성하고, 공지의 CMP법 또는 에치백법으로써, 산화막 치환층(34)과 제2게이트 절연막(39) 사이에 낀 홈 이외의 다결정 실리콘층을 제거하여, 제2워드선 전극(41)을 형성한다. 따라서 도18의 공정i, j는 도11의 공정i, j와 같다. 이와 같이 변형례에서는 사이드월 산화막(35)을 생략할 수 있다.
또 변형례로서 도18의 공정g에서 형성되어 있는 제1게이트 절연막(30)을 제거하지 않고, 공정i의 전면에 다결정 실리콘층을 형성하고, 공지의 CMP법 또는 에치백법으로 산화막 치환층(34) 사이에 낀 홈 이외의 다결정 실리콘층을 제거하여, 제2워드선 전극(41)을 형성할 수도 있다. 그 결과 도18의 공정j2에 나타낸 것과 같이, 최초에 형성된 게이트 절연막(30)은 제1 및 제2게이트 절연막으로서 그대로 이용된다.
이상과 같이 본 실시예에서는, 절연성의 트랩 게이트를 갖는 불휘발성 메모리 셀을, 셀프 얼라인먼트에 의해서 고밀도로 콘트롤 게이트로서 기능하는 워드선 전극을 형성할 수 있다.
도19는 본 실시예에 있어서의 워드선 전극과 열 디코더의 관계를 나타낸 회로도이다. 본 실시형의 제조 방법으로 형성되는 반도체 메모리로는, 제1 및 제2워드선 전극이 사이드월 절연막을 거쳐서 절연되어서 고밀도로 배치된다. 따라서 이들 고밀도의 전극군을 워드선 전극을 선택하여 구동하는 열 디코더와 어떻게 접속할 것인지가 문제로 된다.
도19로 나타낸 것과 같이, 제1워드선 전극에 대응하는 홀수번째의 워드선(WL1, WL3, WL5)은 메모리 셀 어레이의 우측에 배치된 제1열 디코더(RD1)에 접속된다. 한편 제2워드선 전극에 대응하는 짝수번째의 워드선(WL2, WL4, WL6)은 메모리 셀 어레이의 좌측에 배치된 제2열 디코더(RD2)에 접속된다. 이와 같이 제1, 제2워드선 전극을 엇갈리게 양측에 배치한 열 디코더(RD1, RD2)에 접속함으로써 고밀도로 배치된 제1 및 제2워드선 전극을 적절하게 열 디코더에 접속할 수 있다.
도20∼도23은 제2워드선 전극의 패터닝 공정을 설명하는 평면도이다. 도20은 제1실시예에서는 도4, 6, 9의 공정k가 종료된 상태, 제2실시예에서는 도11, 13, 15의 공정j가 종료된 상태를 각각 나타낸다. 도20에서는 제1워드선 전극(33(15))의 측벽에 사이드월 절연막(34, 35(9))이 형성되고, 그 이외의 영역에 제2워드선 전극(41 (16))이 매립되어 있다. 또 도20이하에서는 도19와 달리, 워드선 전극이 세로 방향으로 뻗어있와 있다. 그리고 영역(50)이 메모리 셀 어레이 영역,영역(52)이 제1워드선용 열 디코더(RD1)가 설치되는 영역, 영역(54)이 제2워드선용 열 디코더(RD2)가 설치되는 영역을 각각 나타낸다.
도21은 제1실시예에 있어서의 제2워드선 전극(16) 을 에칭하는 마스크 패턴(60)을 나타낸다. 이 마스크 패턴(60)은 포토레지스트로 된다. 마스크 패턴(60)은 제1열 디코더(RD1) 측에서는, 제1워드선 전극(15) 위를 피복하고, 제2워드선 전극(16) 위를 노출한다. 한편 마스크 패턴(60)은 제2열 디코더(RD2) 측에서는 제1워드선 전극(15) 간의 영역을 피복하고, 제1워드선 전극(15)으로부터 뻗어있는 영역을 노출한다. 또 마스크 패턴(60)은 제1워드선 전극(15)의 상하 방향의 위치 맞춤 어긋남을 고려하여, 도시되는 바와 같이 제1워드선 전극(15)의 상하 단부가 노출되어 있다. 이에 의해서 마스크 패턴(60)이 상하 방향으로 엇갈려도 에칭 후에 분리될 제2워드선 전극 끼리 연결되는 것이 방지된다.
도22는 도21의 마스크 패턴(60)을 마스크로 하고, 제2워드선 전극(16) 을 에칭한 후의 평면도이다. 도시되는 바와 같이 제1열 디코더(RD1) 측에는 제1워드선 전극(15)이 뻗어있서 형성되고, 제2열 디코더(RD2) 측에는 제2워드선 전극(16)이 뻗어있와 형성된다. 그리고 도시하지 않은 접속 수단에 의해서, 제1워드선 전극(15)은 도면 중 상측에 배치되는 제1열 디코더(RD1)에 접속되고, 제2워드선 전극은 도면 중 하측에 배치되는 제2열 디코더(RD2)에 접속된다. 따라서 제1 및 제2워드선 전극(15, 16)이 고밀도로 배치되어 있어도, 열 디코더(RD1, RD2)와 용이하게 접속할 수 있다. 또 제1워드선 전극(15) 상하단부는 위치 엇갈림을 고려하여 노출되어 있었으므로 부분적으로 제거되어 있다.
도23은 제2실시예에 있어서의 제2워드선 전극(41)을 에칭하는 마스크 패턴(62)을 나타낸다. 이 마스크 패턴(62)도 포토레지스트로 된다. 마스크 패턴(62)은 제1열 디코더(RD1) 측에서는, 제1워드선 전극(33) 및 제2워드선 전극(41) 위를 노출한다. 한편 마스크 패턴(62)은 제2열 디코더(RD2)측에서는, 제1워드선 전극(33) 사이의 영역을 피복하여, 제1워드선 전극(33)으로부터 뻗어있는 영역을 노출한다. 또 마스크 패턴(62)은 제1워드선 전극(33)의 상하 방향의 위치 맞춤 엇갈림을 고려하여, 도시되는 바와 같이 제1워드선 전극(33)의 하단이 노출되어 있다. 이에 의해서 마스크 어긋남이 있어도 분리될 제2워드선 전극 끼리 연결되는 것이 방지된다.
도11j에 나타낸 것과 같이 제2실시예에서는, 제1워드선 전극(33)은 실리콘 산화막(34)으로 덮여 있다. 한편 제2워드선 전극(41)은 덮어지지 않고 노출되어 있다. 따라서 공지의 에칭공정에 의하면 산화막(34)으로 피복된 제1워드선 전극(33)을 에칭하지 않고, 다결정 실리콘으로 되는 제2워드선 전극(41)을 선택적으로 에칭할 수 있다. 따라서 제1열 디코더(RD1) 측의 마스크 패턴(62)은 제1워드선 전극(33) 위를 피복할 필요는 없다.
도23으로 나타낸 마스크 패턴(62)을 이용하여, 제2워드선 전극(41)을 에칭하면, 도22에 나타낸 제2워드선 전극 패턴을 형성할 수 있다. 제2실시예의 경우는 제1워드선 전극(33) 상하가 일부에칭 제거되는 일은 없다.
상기 이외에도 제1워드선 전극을 제1열 디코더(RD1)측으로 뻗어있게 하고, 제2워드선 전극을 제2열 디코더(RD2) 측으로 뻗어있게 하여, 각각의 단부를 빗살모양으로 형성할 수 있다. 어느 쪽이든 엇갈리게 뻗어있게 함으로써 고밀도로 배치된 워드선 전극을, 각각의 열 디코더(RD1, RD2)에 비교적 용이하게 접속할 수 있다.
이상의 실시예는 다음 부기와 같이 정리된다.
(부기1)
절연성의 트랩 게이트를 갖는 메모리 셀을 복수 갖는 불휘발성 반도체 메모리의 제조 방법에 있어서,
기판 위에 워드선 방향으로 뻗는 스트라이프 패턴을 형성하는 공정과,
상기 스트라이프 패턴 상에 절연막을 형성한 후 전면 에칭에 의해서 그 스트라이프 패턴의 양측 측벽에 사이드월 절연막을 형성하는 공정과,
상기 스트라이프 패턴을 선택적으로 제거하는 공정과,
그 후에 노출된 기판 위에 트랩 게이트 절연막을 포함한 게이트 절연막을 형성하는 공정과,
전면에 도전층을 형성하여 상기 사이드월 절연막간을 제외하고 상기 도전층 상부를 제거하는 공정을 갖고,
상기 사이드월 절연막에 의해서 분리된 게이트 절연막과 도전층으로 되는 메모리 셀을 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
(부기2)
부기1에 있어서,
상기 스트라이프 패턴과 사이드월 절연막은, 한쪽이 실리콘 산화막이고 다른쪽이 실리콘 질화막인 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
(부기3)
절연성의 트랩 게이트를 갖는 메모리 셀을 복수 갖는 불휘발성 반도체 메모리의 제조 방법에 있어서, 기판 위에 트랩 게이트 절연막을 포함한 제1게이트 절연막을 형성하는 공정과, 상기 제1게이트 절연막 상에 워드선 방향으로 뻗는 도전성 스트라이프 패턴을 형성하는 공정과,
상기 도전성 스트라이프 패턴측벽을 산화하여 사이드월 절연막을 형성하는 공정과,
상기 사이드월 절연막간의 노출된 기판 위에 트랩 게이트 절연막을 포함한 제2게이트 절연막을 형성하는 공정과, 상기 제2게이트 절연막 상을 포함한 전면에 도전층을 형성하여 사이드월 절연막 사이를 제외하고 도전층 상부를 제거하는 공정을 갖고,
상기 도전성 스트라이프 패턴을 제1워드선, 사이드월 절연막 사이의 상기 도전층을 제2워드선으로 하는 메모리 셀 어레이 구조를 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
(부기4)
부기3에 있어서,
상기 사이드월 절연막을 형성하기 전에 상기 도전성 스트라이프 패턴의 상면에 상부 절연막을 형성하는 공정을 갖고, 상기 도전층 상부를 제거하는 공정을, 상기 상부 절연막을 스토퍼층으로서 이용하는 연마법에 의해서 행하는 것을 특징으로하는 불휘발성 반도체 메모리의 제조 방법
(부기5)
부기4에 있어서,
상기 사이드월 절연막을 형성하는 공정은, 상기 도전성 스트라이프 패턴의 표면을 산화하여 측벽과 상부에 상기 사이드월 절연막과, 상기 상부 절연막을 동시에 형성하는 공정을 갖는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
(부기6)
부기1 또는 3에 있어서,
상기 스트라이프 패턴을 형성하기 전에, 상기 기판 표면을 선택적으로 산화하여, 상기 워드선 방향과 교차되는 비트선 방향으로 필드 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
(부기7)
부기1 또는 3에 있어서,
상기 게이트 절연막을 형성하는 공정은, 상기 기판 표면을 산화하여 제1게이트 산화막을 형성하고, 또 그 위에 트랩 게이트 절연막을 형성하고, 그리고 상기 트랩 게이트 절연막의 표면을 산화하여 제２게이트 산화막을 형성하는 공정을 포함한 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
(부기8)
부기1 또는 3에 있어서, 상기 도전층 상부를 제거하는 공정은 전면에 형성된상기 도전층의 표면을 연마에 의해서 제거하고, 표면을 평탄하게 하는 공정을 포함한 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
(부기9)
부기3에 있어서,
상기 사이드월 절연막을 형성한 후, 전면에 절연막을 형성한 후, 전면 에칭에 의해서 상기 사이드월 절연막 위에 제2사이드월 절연막을 더 형성하고, 그 후 상기 제2게이트 절연막을 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
(부기10)
절연성의 트랩 게이트를 갖는 메모리 셀을 복수 갖는 불휘발성 반도체 메모리에 있어서,
기판 위에 형성되어 상기 트랩 게이트 절연막을 갖는 게이트 산화막과, 그 게이트 산화막 상에 형성되어 워드선 방향으로 뻗는 도전성의 제1워드선을 갖는 제1메모리 셀열과,
상기 제1워드선의 양측에 설치된 분리용의 사이드월 절연막과,
상기 기판 위에 형성되어 상기 트랩 게이트 절연막을 갖는 게이트 산화막과, 그 게이트 산화막 상에 형성되어 도전성의 제2워드선을 갖는 제2메모리 셀열을 갖고,
상기 제2워드선이 상기 제1워드선의 양측에 설치된 사이드월 절연막 사이에 매립되어서 형성되어 있는 것을 특징으로 하는 불휘발성 반도체 메모리.
(부기11)
부기10에 있어서,
상기 메모리 셀열의 상기 워드선 방향의 양측에 상기 워드선을 선택하는 제1 및 제2열 디코더가 설치되고,
상기 제1워드선은 상기 제1열 디코더에 접속되고, 상기 제2워드선은 상기 제2열 디코더에 접속된 것을 특징으로 하는 불휘발성 반도체 메모리.
(부기12)
부기11에 있어서,
상기 제1열 디코더측에 있어서, 상기 제1워드선이 상기 제1열 디코더측으로 뻗어있와 있고,
상기 제2열 디코더측에 있어서, 상기 제2워드선이 상기 제2열 디코더측으로 뻗어있와 있는 것을 특징으로 하는 불휘발성 반도체 메모리.
(부기13)
절연성의 트랩 게이트를 갖는 메모리 셀을 복수 갖는 불휘발성 반도체 메모리의 제조 방법에 있어서,
기판 위에 트랩 게이트 절연막을 포함한 게이트 절연막을 형성하는 공정과,
상기 게이트 절연막 상에 워드선 방향으로 뻗는 도전성 스트라이프 패턴을 형성하는 공정과,
상기 도전성 스트라이프 패턴측벽을 산화하여 사이드월 절연막을 형성하는 공정과,
상기 사이드월 절연막간의 상기 게이트 절연막 상을 포함한 전면에 도전층을 형성하여 사이드월 절연막 사이를 제외하고 도전층 상부를 제거하는 공정을 갖고,
상기 도전성 스트라이프 패턴을 제1워드선, 사이드월 절연막 사이의 상기 도전층을 제2워드선으로 하는 메모리 셀 어레이 구조를 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
이상 본 발명에 의하면 절연성의 트랩 게이트를 갖는 불휘발성 메모리 셀을, 셀프 얼라인 공정에 의해서 고밀도로 또한 재현성 있게 형성할 수 있다. 그리고 고밀도로 형성된 워드선 전극을 열 디코더에 적절히 접속할 수 있다.
이상 본 발명의 보호범위는 상기의 실시예에 한정되는 것은 아니며, 특허 청구의 범위에 기재된 발명과 그 균등물에까지 미치는 것이다.

Claims (10)

  1. 절연성의 트랩 게이트(trap gate)를 갖는 메모리 셀을 복수 갖는 불휘발성(non-volatile) 반도체 메모리의 제조 방법에 있어서,
    기판 위에 워드선 방향으로 뻗는 스트라이프 패턴을 형성하는 공정과,
    상기 스트라이프 패턴 상에 절연막을 형성한 후, 전면 에칭에 의해서 그 스트라이프 패턴의 양측 측벽에 사이드월 절연막을 형성하는 공정과,
    상기 스트라이프 패턴을 선택적으로 제거하는 공정과,
    그 후에 노출된 기판 위에 트랩 게이트 절연막을 포함한 게이트 절연막을 형성하는 공정과,
    전면에 도전층을 형성하여 상기 사이드월 절연막간을 제외하고 상기 도전층 상부를 제거하는 공정을 갖고,
    상기 사이드월 절연막에 의해서 분리된 게이트 절연막과 도전층으로 되는 메모리 셀을 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
  2. 제1항에 있어서,
    상기 스트라이프 패턴과 사이드월 절연막은 한쪽이 실리콘 산화막이고, 다른 쪽이 실리콘 질화막인 불휘발성 반도체 메모리의 제조 방법.
  3. 절연성의 트랩 게이트를 갖는 메모리 셀을 복수 갖는 불휘발성 반도체 메모리의 제조 방법에 있어서,
    기판 위에 트랩 게이트 절연막을 포함한 제1게이트 절연막을 형성하는 공정과,
    상기 제1게이트 절연막 상에 워드선 방향으로 뻗는 도전성 스트라이프 패턴을 형성하는 공정과,
    상기 도전성 스트라이프 패턴의 측벽을 산화하여 사이드월 절연막을 형성하는 공정과,
    상기 사이드월 절연막간의 노출된 기판 위에 트랩 게이트 절연막을 포함한 제2게이트 절연막을 형성하는 공정과,
    상기 제2게이트 절연막 상을 포함한 전면에 도전층을 형성하여 사이드월 절연막 사이를 제외하고 도전층 상부를 제거하는 공정을 갖고,
    상기 도전성 스트라이프 패턴을 제1워드선, 사이드월 절연막 사이의 상기 도전층을 제2워드선으로 하는 메모리 셀 어레이 구조를 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
  4. 제3항에 있어서,
    상기 사이드월 절연막을 형성하기 전에 상기 도전성 스트라이프 패턴 상면에 상부 절연막을 형성하는 공정을 갖고,
    상기 도전층 상부를 제거하는 공정을 상기 상부 절연막을 스토퍼층으로서 이용하는 연마법에 의해서 행하는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
  5. 제4항에 있어서,
    상기 사이드월 절연막을 형성하는 공정은 상기 도전성 스트라이프 패턴의 표면을 산화하고, 측벽과 상부에 상기 사이드월 절연막과 상기 상부 절연막을 동시에 형성하는 공정을 갖는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
  6. 제1항 또는 3항에 있어서,
    상기 스트라이프 패턴을 형성하기 전에, 상기 기판 표면을 선택적으로 산화하고, 상기 워드선 방향과 교차되는 비트선 방향으로 필드 절연막을 형성하는 공정을 갖는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
  7. 제3항에 있어서,
    상기 사이드월 절연막을 형성한 후, 전면에 절연막을 형성한 다음 전면 에칭에 의해서 상기 사이드월 절연막 위에 제2사이드월 절연막을 더 형성하고, 그 후 상기 제2게이트 절연막을 형성하는 것을 특징으로 하는 불휘발성 반도체 메모리의 제조 방법.
  8. 절연성의 트랩 게이트를 갖는 메모리 셀을 복수 갖는 불휘발성 반도체 메모리에 있어서,
    기판 위에 형성되며 상기 트랩 게이트 절연막을 갖는 게이트 산화막과, 그 게이트 산화막 상에 형성되어 워드선 방향으로 뻗는 도전성의 제1워드선을 갖는 제1메모리 셀열과,
    상기 제1워드선의 양측에 설치된 분리용 사이드월 절연막과,
    상기 기판 위에 형성되며 상기 트랩 게이트 절연막을 갖는 게이트 산화막과, 그 게이트 산화막 상에 형성되고 도전성의 제2워드선을 갖는 제2메모리 셀열을 갖고,
    상기 제2워드선이 상기 제1워드선의 양측에 설치된 사이드월 절연막 사이에 매립되어서 형성되어 있는 것을 특징으로 하는 불휘발성 반도체 메모리.
  9. 제8항에 있어서,
    상기 메모리 셀열의 상기 워드선 방향의 양측에 상기 워드선을 선택하는 제1 및 제2열(row) 디코더가 설치되고,
    상기 제1워드선은 상기 제1열 디코더에 접속되고, 상기 제2워드선은 상기 제2열 디코더에 접속된 것을 특징으로 하는 불휘발성 반도체 메모리.
  10. 제9항에 있어서,
    상기 제1열 디코더측에서, 상기 제1워드선이 상기 제1열 디코더측으로 뻗어있고,
    상기 제2열 디코더측에서, 상기 제2워드선이 상기 제2열 디코더측으로 뻗어있는 것을 특징으로 하는 불휘발성 반도체 메모리.
KR1020010000206A 2000-03-10 2001-01-03 불휘발성 반도체 메모리의 제조 방법 및 그것으로제조되는 불휘발성 반도체 메모리 KR100628901B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000066014 2000-03-10
JP2000-66014 2000-03-10
JP2000245859A JP4730999B2 (ja) 2000-03-10 2000-08-14 不揮発性メモリの製造方法
JP2000-245859 2000-08-14

Publications (2)

Publication Number Publication Date
KR20010088306A true KR20010088306A (ko) 2001-09-26
KR100628901B1 KR100628901B1 (ko) 2006-09-26

Family

ID=26587152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000206A KR100628901B1 (ko) 2000-03-10 2001-01-03 불휘발성 반도체 메모리의 제조 방법 및 그것으로제조되는 불휘발성 반도체 메모리

Country Status (4)

Country Link
US (2) US6468861B2 (ko)
JP (1) JP4730999B2 (ko)
KR (1) KR100628901B1 (ko)
TW (1) TW486827B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475086B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 스플릿 게이트 sonos eeprom 및 그 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730999B2 (ja) * 2000-03-10 2011-07-20 スパンション エルエルシー 不揮発性メモリの製造方法
US6891262B2 (en) * 2001-07-19 2005-05-10 Sony Corporation Semiconductor device and method of producing the same
JP3745297B2 (ja) 2002-03-27 2006-02-15 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置の製造方法
KR20040107967A (ko) * 2003-06-16 2004-12-23 삼성전자주식회사 Ｓｏｎｏｓ메모리 소자 및 그 정보 소거방법
JP2005056889A (ja) 2003-08-04 2005-03-03 Renesas Technology Corp 半導体記憶装置およびその製造方法
US7149119B2 (en) * 2004-09-30 2006-12-12 Matrix Semiconductor, Inc. System and method of controlling a three-dimensional memory
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
EP1746645A3 (en) 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US20070120180A1 (en) * 2005-11-25 2007-05-31 Boaz Eitan Transition areas for dense memory arrays
CN101136373B (zh) * 2006-08-31 2010-11-17 旺宏电子股份有限公司 非易失性存储器的制造方法
JP5998521B2 (ja) * 2012-02-28 2016-09-28 セイコーエプソン株式会社 不揮発性半導体メモリー及び不揮発性半導体メモリーの製造方法
US9698015B2 (en) * 2013-10-21 2017-07-04 Applied Materials, Inc. Method for patterning a semiconductor substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2904498B2 (ja) 1989-03-06 1999-06-14 株式会社東芝 不揮発性半導体メモリ装置およびその製造方法
JP2692639B2 (ja) * 1995-03-10 1997-12-17 日本電気株式会社 不揮発性半導体記憶装置の製造方法
DE19600422C1 (de) * 1996-01-08 1997-08-21 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19652547C2 (de) * 1996-12-17 2002-04-25 Infineon Technologies Ag Speicherzellenanordnung mit Grabenstruktur und einem Gatedielektrikum, das ein Material mit Ladungsträger-Haftstellen enthält, und Verfahren zu deren Herstellung
KR100601150B1 (ko) * 1997-03-28 2006-07-13 가부시키가이샤 히타치세이사쿠쇼 불휘발성 반도체 기억장치 및 그 제조방법 및 반도체 장치및 그 제조방법
US6008087A (en) * 1998-01-05 1999-12-28 Texas Instruments - Acer Incorporated Method to form high density NAND structure nonvolatile memories
KR100623144B1 (ko) * 1998-03-24 2006-09-12 인피니언 테크놀로지스 아게 메모리 셀 장치 및 그 제조 방법
US6346725B1 (en) * 1998-05-22 2002-02-12 Winbond Electronics Corporation Contact-less array of fully self-aligned, triple polysilicon, source-side injection, nonvolatile memory cells with metal-overlaid wordlines
JP2002539611A (ja) * 1999-03-09 2002-11-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 不揮発性メモリを有する半導体装置
JP4730999B2 (ja) * 2000-03-10 2011-07-20 スパンション エルエルシー 不揮発性メモリの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475086B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 스플릿 게이트 sonos eeprom 및 그 제조방법

Also Published As

Publication number Publication date
US6765271B2 (en) 2004-07-20
JP4730999B2 (ja) 2011-07-20
TW486827B (en) 2002-05-11
US20010021133A1 (en) 2001-09-13
US20030008488A1 (en) 2003-01-09
JP2001326288A (ja) 2001-11-22
KR100628901B1 (ko) 2006-09-26
US6468861B2 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
US5929479A (en) Floating gate type non-volatile semiconductor memory for storing multi-value information
KR100506445B1 (ko) 반도체 장치 및 그 제조 방법
JP5579808B2 (ja) 双方向分割ゲートｎａｎｄフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法
US6340611B1 (en) Nonvolatile semiconductor memory device
US5120672A (en) Fabricating a single level merged EEPROM cell having an ONO memory stack substantially spaced from the source region
US7151021B2 (en) Bi-directional read/program non-volatile floating gate memory cell and array thereof, and method of formation
KR100699608B1 (ko) 비휘발성 메모리를 포함하는 반도체 디바이스
KR100628901B1 (ko) 불휘발성 반도체 메모리의 제조 방법 및 그것으로제조되는 불휘발성 반도체 메모리
KR100441788B1 (ko) 반도체 기억장치, 그 제조 방법 및 그 구동 방법
JP4704015B2 (ja) 半導体装置及び半導体記憶装置の製造方法
US6555869B2 (en) Non-volatile memory device and method of manufacturing the same
KR950014540B1 (ko) 기판상에 고집적으로 배열된 fet를 형성하는 제조방법
JP4117998B2 (ja) 不揮発性半導体記憶装置、その読み出し、書き込み方法及び消去方法、その製造方法
US6787843B2 (en) Nonvolatile semiconductor memory cell and associated semiconductor circuit configuration and method for the fabrication of the circuit configuration
JP3830704B2 (ja) 半導体装置とそれを用いた不揮発性半導体記憶装置及びその製造方法
KR100269509B1 (ko) 분리게이트플레쉬메모리셀 제조방법
US6710395B2 (en) Non-volatile semiconductor memory device with improved performance
CN114335185A (zh) 具有设置在字线栅上方的擦除栅的分裂栅双位非易失性存储器单元及其制备方法
US6392927B2 (en) Cell array, operating method of the same and manufacturing method of the same
US20240206170A1 (en) Three-dimensional nor array and method of making the same
JPH11260941A (ja) トランジスタ、トランジスタアレイ、トランジスタアレイの製造方法および不揮発性半導体メモリ
KR100420440B1 (ko) 반도체 메모리 장치 및 그 제조 방법
JPH07273226A (ja) 不揮発性半導体メモリ装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140905

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee