TW483168B - Ferroelectric transistor - Google Patents
Ferroelectric transistor Download PDFInfo
- Publication number
- TW483168B TW483168B TW089120043A TW89120043A TW483168B TW 483168 B TW483168 B TW 483168B TW 089120043 A TW089120043 A TW 089120043A TW 89120043 A TW89120043 A TW 89120043A TW 483168 B TW483168 B TW 483168B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- dielectric layer
- ferroelectric
- source
- electrode
- Prior art date
Links
- 230000010287 polarization Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 19
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 20
- 238000011049 filling Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910052742 iron Inorganic materials 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 7
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 229910007277 Si3 N4 Inorganic materials 0.000 claims description 3
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 239000000835 fiber Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 115
- 239000000463 material Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 241000249820 Lipotes vexillifer Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- KUVFGOLWQIXGBP-UHFFFAOYSA-N hafnium(4+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Hf+4] KUVFGOLWQIXGBP-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
483168 A7 ___B7_ 五、發明說明（1 ) 已有一段時間對鐵電材料在儲存應用上之特性予Μ研 究。主要是考慮二種形式。一方面是使用鐵電材料於 DRAM記憶胞配置之電容器中作為一種具有高介電常數之 介電質曆。另一方面是設置鐵電質電晶體（例如*請參 閲 EP 0566 585 B1; Η·Ν· Lee et al, Ext· Abstr·
Int. Conf, SSDM, Hamatsu, 1997, Page 382-383; Ι·Ρ· Han et al, Integrated F e r r o e 1 e c t r i c s , 1 99 8, VoK 22, Page 213-221),其具有二個源極/汲極區，一個 通道區及一個閘極電極，其中在閘極電極和通道區之間 設置一種由鐵電材料所構成之層。電晶體之導電性是與 鐵電材料所構成之層之極化狀態有關。此種鐵電質電晶 體適合用在永久性記憶體中。數位資訊之二種不同之邏 輯值對應於鐵電材料層之二種不同之極化狀態。此種鐵 電質電晶體之其它應用可能性例如可Μ是神經網路。 由於鐵電材料（其配置在半導體基板表面）顯示出不良 之界面特性，其對鐵電質電晶體之電性有不良之影響， 因此建議在鐵電質電晶體中在鐵電層和半導體基板之間 使用一種由 Si〇2 (請參閲 ΕΡ 0566 585 Bl), MgO，Ce〇2 ,ZR02 , SrTi〇3 , Y2O3 (請參閲 Η·Ν· Lee et al，
Ext. Abstr. Int. Conf· SSDM, Hamatsu, 1997, Page 3 82 -383 ) 3K S i 3 H 4 (請參閲（Ι·Ρ· Han et al,
Integrated Ferr0e 1 ectrics , 1 998, Vol. 22, S. 213 -221)所構成之中間層。這些材料是穩定之絕緣氧化物， 其可在鐵電層和半導體基板之表面之間形成一種足夠好 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ϋ ϋ ϋ I I lb ϋ ϋ i - — — 4 — — — — I - I I I I I I I ^ a — — — — — — — — „ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483168 A7 B7 五、發明說明（ 層餘 電剩 鐵之 使層 間電 之鐵 板設 基假 體。 導場 7ΓΓ 霄 之生 用產 極而 電化 為極 作之 和餘 極剩 參&m 。 極藉 面閘。 界在化 之 極 ε Μ ( 9 2 2 ο 是 i ) S 約 由大 一 大 則場 , 電 2 之 mrtu c 0 C/達 /i可 10所 是層 約間 大中 值之 之成 化構 極所 麵 £ 式 公 此 據 依 是 小 大 之 場 電 ^ # 電 是 E 中 其
經濟部智慧財產局員工消費合作社印製 場大小，σ是剩餘之極化。由於Si〇2之擊穿電場強度 只有10MV/cm,因此必須以中間層之電性擊穿來計算。 特別是 SBT(SrBi2 Ta2 〇9 )或 PZT(PbZrx Pii-X 〇2 )之 剩餘極化之值大於10 w c/cm 2,因此在使用介電常數較 大之介電質材料（例如，Si〇2)時須考慮：臨界範圍 中會產生各種場強度。 本發明之目的是提供一種鐡電質電晶體，其中可防止 介電質層（其配置在鐵電層和半導體基板之間）被擊穿。 依據本發明，上述目的藉由申請專利範圍第1項之 鐵電質電晶體來達成。本發明之其它形式敘述在申請專 利範圍各附屬項中。 鐵電質電晶體特別適合用作記憶胞配置中之記憶胞。 電質質晶體包含第一源極/汲極區，通道區及第二源 極/汲極區，這些區域鄰接於半導體基板之主面。通道 區配置在第一源極/汲極區和第二源極/汲極區之間。 此電晶體設有一種介電質層，其覆蓋至少此通道區之表 面且重叠於第一源極/汲極區之表面上。鐵電層配置於 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 483168 A7 __B7_ 五、發明說明（3 ) 介電質層之表面上，此鐵電層覆蓋第一源極/汲極區之 與通道區相鄰接之部份。 在介電質層表面上另外配置第一極化電極及第二極化 電極，在此二個極化電極之間配置鐵電層。在第一通道 區上方在介電質層之表面上配置閘極電極。 通道區之第一區上方（即，閘極電極下方）之介電質 層之厚度小於此介電質層在通道區之第二區（其配置在 第二極化電極下方）上方之厚度。須測量第一源極/汲 極區之與通道區相鄰接之此部份（其由鐵電層所覆蓋）上 方之介電質層之厚度，使鐵電層之剩餘之極化（其平行 於主面）可在通道區之第二區中產生一些補償電荷。 由於鐵電質電晶體中鐵電層之剩餘極化藉由第一極化 電極和第二極化電極而平行於主面，則由剩餘極化所產 生之電場同樣平行於主面。通道區之第二區中之補償電 荷是由側面之雜散電場所產生，此種雜散電場較電場本 身小很多，這樣可防止半導體基板和鐵電層之間的介電 質層被擊穿。 依據鐵電層之極化狀態而在通道區之第二區中產生很 多不同之補償電荷。為了儲存數位資訊，鐵電層須可切 換成二種不同之極化狀態，其中一個極化狀態須在第二 區中產生許多補償電荷，使第二區導通，而另一個極化 狀態須產生很少之補償電荷，使通道區之第二區不導通 。藉由閘極電極（其控制通道區之第一區）來控制鐵電質 電晶體。須檢測此鐵電質電晶體是否導通，此時鐵電層 -5 ~ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ·—i.—»—I--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 483168 A7 B7 五、發明說明（ 4 經濟部智慧財產局員工消費合作社印製 電通 所電接上平離聚 區份道發時 方。 極層極第 質使 W 化鄰區面隔會 道部通本場 之極層源質電於 電以 入極相二主之不 通此與。電 利電質一電化介 鐵足 寫二區第與層而 在之之的散 有之電第介極種 此不 之第道之之質中 置接區同雜 ’同介與之一此 測態 訊和通區區電區 配鄰極相向 言共之是方第較 檢狀spffii與道二介二 是栢汲是横 而為方度上於寸 或化 1|之通第之第 份區 / 度之。降作下厚之介尺 ，極 應 b 區於之方之 部極極厚小中下M極之份與之 通該 對 W 極小區上道 一汲源之較區之極電&)部種直 導下 汲度道區通 之 /1 層在道求電化 U 此此垂 區況 ¢1/ 厚通二在 層極第質：通需極極ε±之，相 二情 變 極之於第集 電源及電是於積閘一SC接中面 第種 改g 源層小：聚 鐵一M介點生面及第 U 鄰造主 藉® 之此 之卩一質且保荷。 ，第度之優產體極， 相構之 區在。態} 第電度確電面式與厚方之可晶電式ί/區種面 道，通狀變是介厚可償表形一之上有亦電化形ife道此界 通通導化改別之之樣補之之之層份具荷質極之-¾通在之 使導區極之特方層這使層明區質部所電電二明 ί 與。間 K未二 之訊。上質。 ，質發道電此造償鐵第發 Λ、、 之同之 足否第層資成之電寸好電本通介之構補種成本 ^ 區相層 化是之電之達份介尺很介據。之鄰種之此形據E1極度電 極體區鐵存來部之之用在依方方相此夠就是依Rie汲厚鐵 之晶道 儲極之方行作集 上上區明足 式 ί / 之和 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 483168 A7 _ B7_ 五、發明說明（5 ) 二極化電極和鐵電層之間者選大。這樣可使通道區之第 二區中有效之雜散電場變大。 依據本發明之其它形式，第一極化電極下方之介電質 層之厚度和第二極化電極下方之介電質曆之厚度相同。 因此，此種與介於第一極化電極和鐵電層之間之界面之 主面相垂直之尺寸是與此種介於第二極化電極和鐵電曆 之間者相同，這就鐵電質電晶體之製造而言是有利的。 依據本發明之實施形式，介電質層包含第一介電質曆 及第二介電質層。第一介電質層因此是配置在主面上。 第二介電質層配置於第一介電質層上。第二介電質層在 閘極電極之區域中具有一個開口，使閘極電極配置在第 一介電質層之表面上。第一介電質層因此即是鐵電質電 晶體之閘極介電質。此種形式所具有之優點是：第一介 電質層就其用作閘極介電質此種特性而言可被最佳化， 而第二介電質層即是此種至鐵電層之界面且可相對於此 鐵電層而被最佳化。第一介電質層較佳是含有Si〇2 , Ce〇2 , Zr〇2或Ta2 Os且厚度是在3.5nm和20nm之間。 第二介電質曆較佳是含有Si3 N4 , Ce〇2 ,或其它可選 擇性地被蝕刻之介電質層且在通道區之第二區上方所具 有之厚度是在10和500nm之間而在第一源極/汲極區之 與通道區相鄰接之此部份之上方所具有之厚度是在l〇nm 和30 0 nm之間。若可選擇性之蝕刻對此種製程而言不重 要，則第二介電質層亦可含有一種不可選擇性地被蝕刻 之介電質材料。就鐵電質層可能之退化而言，有利之方 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Ml· - -------·裝--------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 483168 A7 B7 0 五、發明說明（） 式是使第二介電質層設置成氣隙或真空區。於是形成一 種輔肋結構，其在相鄰之各結構製成之後又被蝕刻去除 (請先閱讀背面之注意事項再填寫本頁) 鐵電層可含有適用於鐵電質電晶體之全部之鐵電材料 。鐵電層特別是含有SBT(SrBi2Ta2〇9), PZT (PbZrx Tii»x 〇2 )或 BMF(BaMgF4 ) 〇 適合製備積體電路之所有基板都適合用作半導體基板 。半導體基板特別是一種單晶矽晶圓，SOI基板，Si Ge 基板或III-V-半導體。 本發明Μ下將依據顯示在圖式中之實施例來詳述。圖 式之簡單說明： 第1圖係鐵電質電晶體之切面。 第2圖係記憶胞配置之佈局，其記憶胞具有鐵電質電 晶體。 第3至5圖係鐡電質電晶體之製造步驟。 在由單晶矽所構成之半導體基板11中配置第一源極/ 汲極區121及第二源極/汲極區122,這些區121, 122是 η+摻雜的且此此二區之間配置一個通道區13(第1圖） 。第一源極/汲極區121,通道區13和第二源極/汲極 區122鄰接於半導體基板11之主面110。 經濟部智慧財產局員工消費合作社印製 在主面110上配置一種厚度是20nm之由Ce〇2，Zr〇2 ,Ta 2 〇 b或SiO 2所構成之第一介電質層14。在第一源 極/汲極區121上方配置一種由Si3N4所構成之第二介 電質層15，其覆蓋通道區13之與第一源極/汲極區121 相鄰接之此部份。在第二介電質層15之衷面上配置第一 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^1()8 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（7) 電極16,鐵電層17和第二電極18，其中第二電極18在側 面上覆蓋第二介電質層15且一部份配置於第一介電質層 14之表面上。鐵電層17配置於第一源極/汲極區121之 與通道區13相鄰接之此部份之上方。鐵電層17另外延伸 至通道區13之與第一源極/汲極區121相鄰接之此部份 之上方為止。鐵電層含有PZT或SBT且厚度是在100至300 nm之間。第一電極16和第二電極18含有鉑。 第一電極16下方和鐵電層17下方之第二介電質曆15之 厚度是200nm。第二電極18之區域中之介電質層15之厚 度是2至50nm。第二電極18之此部份（其配置於通道區 13之第一區131上方之第一介電質層14之表面上）用作閘 極電極。第二電極18之此部份（其配置於第二區132上方 之第二介電質層15之表面上）用作第二極化電極。第一 電極16用作第一極化電極。 設置一種可整平之鈍化層19,其覆蓋第一電極16,鐵 電層17和第二電極18且此種純化層19中設置一些金屬接 觸區111,這些金屬接觸區111到達第一源極/汲極區 121,第一電極16和第二源極/汲極區122。第一電極16 和第一源極/汲極區121設有一種共同之接觸區111。 在此種鐵電質電晶體中，藉由謓出一種介於第一電極 16和第二電極18之間的電壓，則鐵電層17之剩餘極化會 平行於此種流經通道區13之電流之方向而對準。鐵電曆 1 7只有一部份覆蓋此通道區1 3。第二電極1 8只有一部份 覆蓋此鐵電層17。在此種配置中，補償鐵電層17之鐵電 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — l·!! — Imp - ------^---------. (請先閱讀背面之注意事項再填寫本頁) 483168 A7 _B7_ 五、發明說明（8) 極化所需之表面電荷主要是配置在此種至第一電極16和 至第二電極18之界面上。在此種區域（其中此鐵電層17 在側面上鄰接於第二區132上方之第二介電質層15之較 厚之部份）中配置表面電荷Μ便補償半導體基板11中之 鐵電極化。此種補償電荷配置在通道區13之與第一 源極/汲極區121相鄰接之此部份中。這些補償電荷依 據鐵電曆17之極化而使通道區13之上述部份導通或未導 通。為了使通道區1 3之此部份導通，則大約0 · 1 /i c / c m 之電荷密度是足夠的。這種值大約是鐵電層17之剩餘極 化之值之1¾。通道區之此部份大約可較鐵電層17之在側 面上與第二介電質層15相鄰接之此部份大13倍（一般是 10至 100倍）。 由於鐵電質電晶體中這些補償電荷之絕大部份是局部 化集中於鐵電層17之至第一電極16或至第二電極18之界 面上，則靜止狀態和資料內容在時間上幾乎是穩定的， 就像鐵電質電容器中者一樣。不會產生一種去（de_)極 化電場，此種電場通常在鐵電層之表面和補償電荷之間 存在一種較大之間距時發生。 由於鐵電層只配置於通道區1 3之一部份之上方，則鐵 電層17之附近中之電場Μ及第一區131之第一介電質層 14(其在第一區131中用作閘極介電質）上之電場是不同 的。因此可避免閘極介電質上之電性擊穿現象及可靠性 問題。同時可使鐵電曆17被極化至其最大值，這樣可改 良資料内容。適用於微電子元件中之全部之鐵電材料， -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線· 經濟部智慧財產局員工消費合作社印製 483168 A7 B7_ 五、發明說明（9) (請先閱讀背面之注意事項再填寫本頁) PZT, SBT或同類之材料（其是由其它物質來摻雜或藉由 一種元素由其它元素來取代而產生）都可使用於鐵電層 17中。 鐵電物質之較高之剩餘之極化（其是依據各種不同之 觀點，例如，疲乏，壓印等等，而被最佳化）K及與此 相關之高的電荷密度在此種鐵電質電晶體中都不會在電 晶體結構中造成問題。 第二電極18之配置在第一區131上方之此部份在電晶 體中用作閘極電極，其是直接配置在第一介電質層14 (其在此區中用作閘極介電質）之表面上。這樣較習知之 鐵電質電晶體而言所具有之優點是：在閘極電極和閘極 介電質之間不會有其它之電容串聯著。在鐵電層17和第 一電極16(其用作第一極化電極），第二電極18(其用作 第二極化電極）之間亦不會連接其它電容，否則電壓（其 施加在第一電極16和第二電極18之間以產生極化）之一 部份會下降於這些電容上。相較於習知之鐵電層電晶體 結構而言，本案此種鐵電質電晶體中之鐵電層17可被極 化而不會有問題。習知配置中之程式化電壓在本案中是 不需要的。鐵電質電晶體只需三個接點即可實現。 經濟部智慧財產局員工消費合作社印製 為了寫入或拭除資訊，則須施加一種相對應之寫入或 拭除電壓至第一電極16和第二電極18。鐵電層17因此被 極化。 為了謓出資訊，相同之電壓須施加至第一電極16和第 二電極18。此時不會有電壓下降於鐵電層17上。因此允 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 吻168 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1Q) 許~種非破壞性之謓出。 在各種應用中，此時各種不同之電壓施加至第一電極 16和第二電極is以便讀出資訊，有利之方式是在讀出之 後在第一電極16和第二電極18之間施加一種程式化脈波 ，以便藉由鐵電曆17之極化又使所儲存之資訊更新。 須選取第二源極-汲極區122上之讀出電壓，Μ便藉 此電壓使通道區13之第一區131(其不受鐵電曆17所控制） 反相（inversion)而開啟（open)。所寫入之資訊之評估 是藉由第一源極-汲極區121及第二源極-汲極區122之 間之通道檢測來達成，只有當鐵電曆17被極化成：第一 區131外部之通道區13同樣是反相時才有電流流過通道 區1 3 0 在記憶胞配置中為了控制一種作為記憶胞用之鐵電質 電晶體，如第1圖所示，則第一源極-汲極區1 2 1和第 一電極16須經由接觸區111而與寫入線SL相連接（第2圖） 。第二源極-汲極區122經由所屬之接觸區111而與位元 線BL相連接。寫入線SL平行於位元線BL而延伸。字元線 WL垂直於寫入線SL和位元線BL而延伸且與第二電極18相 連接，第二電極18則與鐵電曆17相鄰接。在記憶胞配置 中設置許多互相平行延伸之位元線，寫入線和字元線， 這些線K上述方式而與各別之鐵電質電晶體相連接。 為了製成鐵電質電晶體，則在單晶矽構成之半導體基 板21中依據LOCOS方法或STI方法首先藉由一種隔離結構 之形成而界定一些主動區（未顯示）。然後藉由遮罩式植 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — 1^ -------------^---------^ AW (請先閱讀背面之注音3事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 483168 A7 B7__ 1 1 五、發明說明（） 入而產生第一源極-汲極區221和第二源極-汲極區222 (第3圖）。在第一源極-汲極區221和第二源極-汲極 區222之間配置一種通道區23。 在第一源極-汲極區221,第二源極-汲極區222和通 道區23這些區域之表面上施加第一介電質層24,第一介 電質層24可由Si02藉由氧化作用而產生（其厚度是4至 ΙΟηιη)或藉由Ce〇2之CVD沈積（厚度是5至20nm)且然後 進行退火而產生。隨後沈積由Si3 N4 ,钛酸緦或由與 第一介電質層24相同之材料所構成之第二介電質曆25且 進行結構化。此種結構化是由遮罩式蝕刻來達成。因此 ，使第一介電質層24之表面在通道區23之第一區231上 方裸露出來。此外，在第一源極-汲極區221之與通道 區31相鄰接之此部份之上方該第二介電質層25之厚度減 少至200nm。在通道區23之第二區232上方使第二介電質 曆25之整個10至500nra之厚度都保持著。 然後WCVD方法由PZT或SBT而沈積1〇〇至300ηια厚之鐵 電曆且隨後進行結構化。鐵電曆2 6配置在第一源極-汲 極區221之與通道區23相鄰接之此部份之上方之第二介 電質層25之表面上（第4圖）。藉由鉑之沈積及非等向性 蝕刻而在鐵電層26之相面對之側面上形成第一電極27和 第二電極28,其類似於間隔層（spacer)(第4圖）。第二 電極28延伸至通道區23之第二區231上方和與第二區231 相鄰接之第二源極-汲極區222上方之第一介電質曆24 之裸露之表面為止。 -1 3 ~ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） . -------tjp 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 483168 A7 B7 12 其積火由 ,沈退藉 驟銷次且 步或多層 火後行質 退之進電 種化點介 一 構間個 行結時一 進層之另 須電同之 ,鐵不厚 質，在nm 品後可00 之之是15 26積式0M 曆沈方40 電 層一積 鐵電另沈 良鐵。由 改在行藉 了 接進後 為直後然 可之 五、發明說明（ 化學-機拭式拋光（CMP)而產生一種可整平之鈍化層29 (第5圖）。在此種可整平之鈍化層29中對各接觸孔進行 蝕刻直至第一源極-汲極區22 1且至第二源極-汲極區 222為止且各接觸孔分別設有一種接觸區211。此種至第 一源極-汲極區221之接觸孔同時到達第一電極27,使 相對應之接觸區211在電性上可將第一電極27與第一源 極-汲極區221相連接。 第5圖所示之鐵電質電晶體不同於第1圖所示者只是 :第5圖中第二介電質曆25之厚度只有在第一源極-汲 極區221之與通道區23相鄰接之此部份之上方才變小且 第一電極27和鐵電層26之間之界面，第二電極28和鐵電 層26之間的界面是同樣大的。就作用方式及K第1圖來 敘述之優點而言第5圖之鐵電質電晶體是相同的。 參考符號說明 - ------Aw ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 11,21. .半導體 基板 13,23. 14,15. .介電質 層 16 ·… •第 一電極 17 ·… ah* 電層 18…， •第 二電極 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483168 A7 B7 13 五、發明說明（） 2 4,25 .....介電質層 26.....鐵電層 27,28 .....電極 110.....主面 121,122.....源極/汲極區 131,231.....第一區 1 32,232.....第二區 211.....接觸區 221,222.....源極/汲極區 ^---1-----裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Claims (1)
- 483168 ABCD六τ申育專对範圍 第89 1 20043號「鐵電質電晶體」專利案 （91年2月修正） 1 . 一種鐵電質電晶體，其特徼為： -第一源極/汲極區，通道區和第二源極/汲極區郯 接於半導體基板之主面，而通道區是配置在第一源 極/汲極區和第二源極/汲極區之間， -設置一種介電質曆，其至少覆蓋通道區之表面且重 疊於第一源極/汲極區之表面上， -在介電質層之表面上配置一種鐵電曆，其覆蓋第一 源極/汲極區之至少與通道區相郧接之此部份， -在介電質層之表面上另外配置第一極化電極和第二 極化電極，此二個極化電極之間配置鐵電層， -在通道區之第一區上方配置一種閘極電極， -通道區之第一區上方之介電質層之厚度小於第二區 上方之介電質層之厚度，第二區配置於第二極化電 極下方， -須測定第一源極/汲極區之與通道區相郯接之此部 份之上方之介電質層之厚度，使纖電層之剩餘極化 (其平行於主面）在通道區之第二區中產生一些補償 電荷。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 2 .如申請專利範圍第1項之鐵電質電晶體，其中第一源 極/汲極區之與通道區相鄰接之此部份之上方之介電 質層之厚度小於通道區之第二區上方者之厚度且小於 通道區之第二區之平行於主面之尺寸。 3 .如申請專利範圍第1或第2項之鐵電質電晶體，其中 鐵電層之一部份配置於通道區上方，在通道區之與第 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 483168 A8 B8 C8 D8 t、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 一源極/汲極區相鄰接之此部份之上方之鐵電層厚度 是與第一源極/汲極區之與通道區相鄰接之此部份之 上方之鐵電層相同。 4. 如申請專利範圍第1項之鐵電質電晶體，其中第二極 化電極和閘極電極互相鄰接且構成共同之電極。 5. 如申請專利範圍第1或第2項之鐵電質電晶體，其中 第一極化電極下方之介電質層厚度是與第一源極/汲 極區之與通道區相鄰接之此部份之上方之介電質層厚 度相同。 6 .如申請專利範圍第1或第2項之鐵電質電晶體，其中 第一極化電極下方之介電質層厚度是與第二極化電極 下方之介電質層厚度相同。 7. 如申請專利範圍第1或第2項之鐵電質電晶體，其中 介電質層包含第一介電質層和第二介電質層，第一介 電質層配置在主面上，第二介電質層在閛極電極之區 域中具有一個開口，使閘極電極配置在第一介電質層 之表面。 經濟部智慧財產局員工消費合作社印製 8. 如申請專利範圍第7項之鐵電質電晶體，其中 -第一介電質層含有Si02，Ce02，Zr02 -Ta2 0 &且 具有3 . 5至2 Ο n m之厚度^ -第二介電質層含有Si3 N4或Ce〇2且在通道區之第 二區上方具有10至500ηιη之厚度而在第一源極/汲極 區之與通道區相鄰接之此部份上方具有10至30ϋηηι之 厚度。 一 1Ί 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 483168 A8 B8 C8 D8 六、申請專利範圍 9.如申請專利範圍第1項之鐵電質電晶體，其中鐵電層 含有 S B T ( S r B i 2 T a 2 0 9 )，P Z T ( P b Z r x T i 丄 一 X 0 2 )或 BMF(BaMgF 4 )〇 l〇.如申請專利範圍第1或2項之鐵電質電晶體，其中此 鐵電質電晶體係用作記憶胞配置之記憶胞。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -18- 一一OJ_ ϋ ϋ n ϋ ·ϋ I ϋ n n ϋ ϋ n n ϋ ·ϋ n n ϋ ϋ ϋ ϋ 1^— ^1 ·ϋ ^1 I 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19947117A DE19947117B4 (de) | 1999-09-30 | 1999-09-30 | Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW483168B true TW483168B (en) | 2002-04-11 |
Family
ID=7924015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089120043A TW483168B (en) | 1999-09-30 | 2000-09-28 | Ferroelectric transistor |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6614066B2 (zh) |
| JP (1) | JP3977079B2 (zh) |
| KR (1) | KR100455638B1 (zh) |
| CN (1) | CN1192438C (zh) |
| DE (1) | DE19947117B4 (zh) |
| TW (1) | TW483168B (zh) |
| WO (1) | WO2001024275A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005017072A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Ladungsfalle- bzw. Ladung-Trap-Isolator-Speichereinrichtung |
| DE102005017534A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Nichtflüchtige ferroelektrische Speichervorrichtung |
| DE102005017533A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Nichtflüchtige ferroelektrische Speichervorrichtung |
| KR100696766B1 (ko) * | 2004-12-29 | 2007-03-19 | 주식회사 하이닉스반도체 | 차지 트랩 인슐레이터 메모리 장치 |
| CN101315948B (zh) * | 2007-05-29 | 2010-05-26 | 中国科学院物理研究所 | 一种自旋晶体管 |
| WO2011043794A2 (en) * | 2009-09-29 | 2011-04-14 | Yale University | Ferroelectric devices including a layer having two or more stable configurations |
| US10056393B2 (en) * | 2016-03-01 | 2018-08-21 | Namlab Ggmbh | Application of antiferroelectric like materials in non-volatile memory devices |
| US11004867B2 (en) * | 2018-06-28 | 2021-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded ferroelectric memory in high-k first technology |
| CN111029409B (zh) * | 2019-10-31 | 2023-06-02 | 上海集成电路研发中心有限公司 | 一种性能可调的晶体管 |
| US20230223066A1 (en) * | 2022-01-07 | 2023-07-13 | Ferroelectric Memory Gmbh | Memory cell and methods thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307928B2 (ja) * | 1991-01-09 | 2002-07-29 | シーメンス アクチエンゲゼルシヤフト | メモリセル装置およびその作動方法 |
| US5384729A (en) * | 1991-10-28 | 1995-01-24 | Rohm Co., Ltd. | Semiconductor storage device having ferroelectric film |
| JP3279453B2 (ja) * | 1995-03-20 | 2002-04-30 | シャープ株式会社 | 不揮発性ランダムアクセスメモリ |
| US6225655B1 (en) * | 1996-10-25 | 2001-05-01 | Texas Instruments Incorporated | Ferroelectric transistors using thin film semiconductor gate electrodes |
| JPH10341002A (ja) * | 1997-06-06 | 1998-12-22 | Oki Electric Ind Co Ltd | 強誘電体トランジスタ、半導体記憶装置、強誘電体トランジスタの取扱い方法および強誘電体トランジスタの製造方法 |
-
1999
- 1999-09-30 DE DE19947117A patent/DE19947117B4/de not_active Expired - Fee Related
-
2000
- 2000-09-28 TW TW089120043A patent/TW483168B/zh not_active IP Right Cessation
- 2000-09-29 KR KR10-2002-7004109A patent/KR100455638B1/ko not_active IP Right Cessation
- 2000-09-29 JP JP2001527365A patent/JP3977079B2/ja not_active Expired - Lifetime
- 2000-09-29 CN CNB008134723A patent/CN1192438C/zh not_active Expired - Fee Related
- 2000-09-29 WO PCT/DE2000/003468 patent/WO2001024275A1/de active IP Right Grant
-
2002
- 2002-04-01 US US10/113,418 patent/US6614066B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020117702A1 (en) | 2002-08-29 |
| JP2003510851A (ja) | 2003-03-18 |
| JP3977079B2 (ja) | 2007-09-19 |
| KR20020038783A (ko) | 2002-05-23 |
| CN1192438C (zh) | 2005-03-09 |
| DE19947117B4 (de) | 2007-03-08 |
| DE19947117A1 (de) | 2001-04-12 |
| CN1376312A (zh) | 2002-10-23 |
| KR100455638B1 (ko) | 2004-11-06 |
| US6614066B2 (en) | 2003-09-02 |
| WO2001024275A1 (de) | 2001-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW544926B (en) | Micromachined electromechanical (MEM) random access memory array and method of making same | |
| EP0490240B1 (en) | Ferroelectric capacitor and method for forming local interconnection | |
| TW419827B (en) | Ferroelectric nonvolatile transistor and method of making same | |
| KR100336079B1 (ko) | 강유전체 트랜지스터, 반도체 기억장치, 강유전체 트랜지스터의동작방법 및 강유전체 트랜지스터의 제조방법 | |
| US7795659B2 (en) | DRAM device and method of manufacturing the same | |
| TW483168B (en) | Ferroelectric transistor | |
| US10916287B2 (en) | Ferroelectric memory device containing a series connected select gate transistor and method of forming the same | |
| TW519732B (en) | Ferroelectric memory device and method for fabricating the same | |
| JP2007110068A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100609183B1 (ko) | 강유전성 트랜지스터, 저장 셀 시스템에서 그의 용도 및그의 제조 방법 | |
| US6222756B1 (en) | Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same | |
| US6121649A (en) | Semiconductor device with ferroelectric capacitors | |
| TW456043B (en) | Ferroelectric memory apparatus and manufacturing method therefor | |
| JP4545133B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP4608091B2 (ja) | 強誘電体記憶素子 | |
| US6795329B2 (en) | Memory integrated circuit | |
| TW307870B (zh) | ||
| TW415078B (en) | DRAM with dummy word lines | |
| JPH1131792A (ja) | 半導体記憶素子およびその製造方法 | |
| US20220376114A1 (en) | Memory cell, memory cell arrangement, and methods thereof | |
| KR100319921B1 (ko) | 공핍 용량을 이용한 강유전체 메모리 및 그 제조 방법과 작동방법 | |
| JP4459335B2 (ja) | 強誘電体トランジスタ型不揮発性記憶素子とその製造方法 | |
| TW396609B (en) | Dynamic random access memory strcuture with vertical transmission transistor and its methods | |
| TW459396B (en) | Ferroelectric transistor and its production method | |
| TW200307975A (en) | Process for forming a contact for a capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |