TW483059B - Dry etching method and semiconductor device manufacture method - Google Patents

Dry etching method and semiconductor device manufacture method Download PDF

Info

Publication number
TW483059B
TW483059B TW089127699A TW89127699A TW483059B TW 483059 B TW483059 B TW 483059B TW 089127699 A TW089127699 A TW 089127699A TW 89127699 A TW89127699 A TW 89127699A TW 483059 B TW483059 B TW 483059B
Authority
TW
Taiwan
Prior art keywords
film
carbon
gas
atom
oxygen
Prior art date
Application number
TW089127699A
Other languages
English (en)
Inventor
Shoji Seta
Hideo Ichinose
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW483059B publication Critical patent/TW483059B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

483059 五、發明說明（1) 發明之背景
本發明係關於一種使用被活化之反應氣體，而除去含碳 原子（其係形成含碳原子之第1絕緣膜上）之第2絕緣膜的乾 蝕刻方法，及利用此蝕乾刻方法之半導體裝置製造方法。L 半導體裝置係隨著高積體化，而要求更進一步之圖案微 細化。為進一步之高度應答化，嘗試降低配線電阻或寄生 電阻（parasitic resistance)等。 為了改進半導體裝置之微細化，必須改善光阻之解析度 (Resolution)，在今後之半導體裝置的開發中，使光阻之 薄膜化乃很有效。又，在光阻膜之正下方形成反射抑制 膜’再形成光阻膜之圖案。 —=外’為了半導體裝置之高速化，遂要求降低配線寄生 谷量’研究層間絕緣膜（interlayer insulating layer) ^低介電率化（此稱為Low-k膜）。經該低介電率化之層間 、、巴緣膜，可舉例：CF( f luorocarbon)系之氟等的有機系 2、或、以無機矽氧化膜等多孔性於比較脆弱的無機膜或 無機，中具有一含碳原子之有機成分的有機矽氧化膜。習 么之氧化膜之比介電率（relative dielectric constant) 1 ^ 4，但此等絕緣膜具有比公電率為3以下的值。在此層 二=，膜上形成光阻圖案後，進行溝或接薦孔之钱刻 ^ 在其後之步驟埋入配線材料等，必須剝離光阻。 4，省知之光阻剝離（stripping)法中，係使用一種順流 化aShing)，其乃使晶圓溫度上昇至20(rc 1 之同溫而以氧氣為主體之製程氣體。在此方法中，光
483059 五、發明說明（2) 阻中之碳、氧、氫等原子乃與活性氣體中之氧原子反應， 俾實現光阻剝離處理。此時之反應生成物為C〇2、C0、h2o 專’但為得到充分的剝離速度（stripping rate)，一般’ 使用一種可使半導體基板速度溫度上昇至2〇〇 °c以上而提 高反應性的方法。 但’在習知之光阻剝離法中，當具有一含碳原子之镞作 為應骖（under lying layer)之多層膜時，與活性氣體中之 氧原子反應而底膜中之碳原子會完全脫離（e.q. "be removed")。因此，當光阻膜之底膜gCF系之鐵氟龍系 有機膜（Low-k膜）時，光阻剝離時其底膜會被蝕刻，產生 所明尺寸變換差（pattern transfer difference)、或、 尺寸偏差（critical dimension bias)(CD bias)之問題。 又’底膜為於無機膜含有碳原子之膜（有機矽氧化膜）時， 係於底膜表面形成碳原子之脫離層（carb〇n atom removed layer)，造成所謂底膜之比介電率值會變化的問題。又， 此日守’膜中之;ε炭原子脫離後的底膜，因收縮，不只C ])偏壓 會變化’且會產生應力，成為龜裂發生的原因，有如此的 問題產生。 進而’空中配線（midair interconnection)之構造，已 知有在底膜之多孔絕緣膜中埋入碳膜的構造。此構造係對 奴膜進行配線溝及接觸孔加工後，剝離光阻，然後，依序 進行阻障金屬及配線材料之填入、CMP(Chemical
Mechanical p〇iishing)而形成的。但，在習知方法中， 在此光阻剝離之時點，埋入底膜中之碳膜會被灰化，削去
第5頁 五、發明說明（3) 底膜，其結果，產品CD偏壓之問題。 發明之簡單摘要 本發明係依如并夕重& 刻方法或半導體梦成者’ 0的在提供一種 膜上，开—人j置的製造方法’其係於含碳之第1絕緣 绫胺你=从3有被圖案化之碳的第2絕緣膜，以此第2絕 :膜”掩模而於第“邑緣膜形成溝後，除去第2、絕緣膜、’ =’在珂述溝的侧面不會造成變質（m〇dif icati〇變 (deformation) 。 ^ ^ ，達成上述目的，本發明之第一態樣的乾钱刻方 具備如下步驟·· 你 於基板上依序積層含有碳原子之絕緣膜、 第2絕緣膜； a κ 使别述第2絕緣膜形成特定形狀之圖案； 以别述第2絕緣膜作為掩模而姓刻第】絕緣膜，俾於 絕緣膜形成溝； 使用含有碳原子、以及、氧原子、氫原子與氮原子中至 少一者之反應性氣體，而不使前述第1絕緣膜之溝的側面 貫質上變質或變形，再除去前述第2絕緣膜。 鈾述含有奴原子之第1絕緣膜係宜選自由碳膜、有機矽 化物膜、有機膜所構成之群中的一種。 前述含有碳原子之第2絕緣膜例如為光阻。 本發明之第二態樣的半導體裝置之製造方法，係具備如 下步驟： 於半導體基板上依序積層含有碳之絕緣膜、光阻； 五、發明說明（4) 五、發明說明（4) 使 以 線溝 使 至少 於 而於. 前: 子之-本 下步 於 使 以 線溝 使 至少 以 阻； 使 以 溝； 使 至少 係具備如 前述光阻形成特定形狀之圖案； 前述光阻作為掩模 之至少一者； 蝕刻絕緣膜，俾於形成接觸孔及配 用一含有碳原子、以芬 # -者之氣體，使前述井阳：子、氫原子與氮原子中 前述接觸孔及配線溝之而除去； 其内部形成配線。 夕一者中推積金屬配線層， 述含有碳原子之罐縫腊7么 低介電率的絕緣膜ΐ =含有有機石夕化物膜及碳原 樣的半導體裝置之製造方法 上/序積層絕緣膜、第1光阻； 别述第1先阻形成特定形狀之 前述第1光阻作為掩模而 =胺 ; 做到絶緣膜，俾於形成第1配 用一含有碳原子、以芬 ^ -者之氣體前述第!、乳原子、氫原子與氮原子中 被覆前述碳膜之方式而除去； '則运絕緣膜上積層第2光 前述第2光阻形成特定之圖案； 前述第2光阻作為掩模 二’ 掩杈而蝕刻碳膜，俾於形成第2配錄 用一含有碳原子、以及、負 一者之氣體，使前述第2光阻灰子化/除原去子與氮原子中 483059 五、發明說明（5) 於則述第2配線溝内堆積金屬配線層，而於其内部形成 酉己線； w 以被覆前述配線及碳膜之方式，於前述層間絕緣膜上形 ： 成多孔矽氧化膜； 二 加熱前述破膜而從第1配線溝除去，使配線周圍形成空 洞。 於半導體基板上依序積層絕緣膜、第1光阻，及，以被 覆碳膜之方式，於前述絕緣膜上積層第2光阻之步驟，係 進一步具備如下步驟··在前述絕緣膜及第1或第2光阻之〜 間，介入反射抑制膜。 φ 在上述第一乃至第三之態樣中，宜如下般實施。 (1) 前述含有碳原子、以及、氧原子、氫原子與氮原子 中至少一者之氣體，於含有碳原子及氧原子之氣體中，碳 之原子比率為氧之原子比率的1/3以上。 (2) 前述含有碳原子、以及、氧原子、氫原子與氮原子 中至少一者之氣體，於含有碳原子及氧原子之氣體，係使 用選自氧氣及一氧化碳所構成之氣體、由氧氣及一氧化碳 所構成之氣體、一氧化碳及二氧化碳之中的氣體。 (3) 前述灰化除去前述光阻之步驟，係包括使基板溫度 為1 5 0 °C以下之步驟。 參 (4) 前述灰化除去前述光阻之步驟，係包含使反應壓力 為400 mTorr以下之步驟。 以往’含碳原子之絕緣膜（例如Low — k膜）加工後之光阻 剝離’係在以氧氣所產生之電漿灰化下進行，但若依序方 -
第8頁 483059 五、發明說明（6) 法’ Low-k膜之上部會被蝕刻，同時側面會被側蝕刻，造 成CD偏壓之問題。此係當在以氧氣所產生之光阻的電漿灰 化時’等方性的氧自由基成份會侵入設於L〇w — k膜之孔接 觸孔’從接觸此自由基係氣體之部份，會進行L〇w — k膜之 I虫刻。 本發明其特徵係使用如上述經活性化之反應氣體，而乾 鍅刻覆膜之方法中，使用一含有碳原子、以及、氧原子、 氫原子與氮原子中至少一者之氣體，而使含有碳原子之第 2絕緣膜（例如光阻）灰化，該碳原子乃形成於一含有碳原 子之第1絕緣膜（例如Low -k膜）上。藉由使用如此之氣體， 可抑制底膜之第1絕緣膜被氧化而碳原子脫離之現象，並 可有效率地灰化除去只有碳原子之第2絕緣膜。藉此，可 使第1絕緣膜中之溝側面的變質層之形成或側蝕刻消失。 圖式之簡單說明 圖1 A〜1 E係階段地表示本發明第1實施例之半導體裝置之 製造步驟，其半導體裝置之斷面圖。 圖2係本發明實施例所使用之灰化裝置的模型斷面圖。 圖3係對於氧氣中含有一氧化碳之灰化氣體的氣體組成 化’其光阻灰化速度及灰化時之底膜接觸孔側壁之變質層 膜厚或碳脫離膜厚之關係的特性圖。 圖4係對於灰化氣體的碳原子密度，其光阻灰化速度及 底膜接觸孔側壁之變質層膜厚或碳脫離膜厚之關係的特性 圖。 圖5係對於含有二氧化碳之灰化氣體的氣體組成化，其
483059 案號 89127699 hi 月修i£ 修- 五、發明說明（7) Γ1 一〜補免 光阻灰化速度及底膜接角^孔側質層膜厚或碳脫離膜 厚之關係的特性圖。 圖6係對於灰化氣體中使用氧氣及一氧化碳時之基板溫 度，其光阻灰化速度及灰化時之底膜接觸孔側壁之變質層 膜厚之關係的特性圖。 圖7係對於灰化氣體中使用氧氣及一氧化碳時之氣體壓 力，其光阻灰化速度及灰化時之底膜接觸孔側壁之變質層 膜厚之關係的特性圖。 圖8 A〜8 E係階段地表示本發明第2實施例之半導體裝置之 製造步驟，其半導體裝置之斷面圖。 圖9 A〜9 K係階段地表示本發明第3實施例之半導體之製造 步驟，其半導體裝置之斷面圖。 - 發明之詳細述說 以下’參照圖面而說明發明之實施例。 (第一實施例） 參知圖1 A〜1 E而說明本發明第1實施例之半導體裝置的製 造方法。首先’於矽半導體等之半導體基板1丨上塗布膜厚 5 0 0 n m之低介電率絕緣膜（以下稱為L K d膜）丨2作為層間絕 緣膜。於此L KD膜1 2之埋入表面形成例如鋁等之金屬配線 10。在此LKD膜12上塗布膜厚4〇〇 nm之LKD膜13作為層間絕 緣膜。此L K D膜1 3係包括一種於無機系膜中含有碳原子之 構造的笨並環丁烯[benzocyclobutene (BCB)]、氟聚合物 (fluoropolymer)等之有機矽氧化膜。 於LKD膜中其他有聚矽氧烷。氫—矽準氧烷等之無機矽氧
O:\68\68476.ptc 第10頁 483059 五、發明說明（8) 化膜、聚丙炔醚、聚對二甲苯（pary lene)-AF4、聚醯亞胺 等之CF系膜等。 對此半導體基板（wafer)進行氧電漿處理，形成氧化膜 即表面改質層（surface reformed layer)14。於其上形成 一由膜厚6〇 ηιη之有機物所構成的反射物抑制膜15及〇. 6 # m之光阻1 6。然後，以周知技術之微影法形成光阻丨6圖 案（圖1 A)。 其次’使經圖案化之光阻1 6成為掩模而姓刻反射抑制膜 (圖^)。然後，使用一由<^8/(：0/02/^1：所構成之蝕刻氣體
而 RIE (reactive ion etching)蝕刻表面改質層 14 及 LKD 膜1 3 ’形成深4〇〇 nm且圖案大小為〇· 2 // m之接觸孔。於接 觸孔之表面，埋入LKD膜12之金屬配線（metal interconnection)10 之表面會露出（圖ig)。 其次’剝離殘留於LKD膜13上之光阻16及反射抑制膜 15(圖1D)。然後，於表面改質膜14上及接觸孔内壁上形成 ΤιΝ阻障層18膜厚30 nm左右。其次，藉濺艘形成鋁（Αι)膜 1 9 70 0 nm之膜厚’並埋入接觸孔内。其後，藉CMp法研磨 A1膜19至L[D膜13的表面層露出。繼而，於接觸孔内形成 一用來作為接觸配線（interc〇nnection)之鋁膜19。銘膜 1 9係電氣連接於上層配線（u p p e r 1 a y e r interconnection)(未圖示）與金屬配線（下層配線）i〇， 而該配線係由在後步驟形成於層間絕緣膜丨3上之铭構 成的（圖1 E)。 ’ ' 又，本發明使用之金屬配線不限於鋁。例如可使用
483059 五、發明說明（9) A卜Si_CU、A1-Cu、W、ffSi、Cu等。進一步，連接金屬配 線間之接觸配線亦可使用此等材料。繼而’此等配線可使 用互相相異的材料，亦可使用相同的材料。此等材料之選 擇依半導體元件的特性等而可任意地為之。在第丨實施例 中’ LKD膜係藉塗布成膜。但亦可使用CVD法成糢。又，在 此實施例中，雖加工接觸孔，但本發明亦可使用於配線或 其他圖案等之其他加工。 、圖2為灰化裝置之模型斷面圖。於真空室1内部設有一可 載置矽晶圓等被處理物2之載置台3。於此載置台3之對向 設有對向電極6’ 。此載置台3具有溫度調節機構，可控制 :皮處理物2之溫度。又，在真空室之頂壁連接著氣體導入 官4。氣體從氣體導入管4導入真空室，藉排氣口5之閥（未 圖示）調整壓力。壓力安定後，從載置台3下之RF(Radi〇
Frequency)電源6施加RF，於真空室内產生電漿，使被處 理物2灰化。 在第1實施例中，使用圖2之灰化裝置，但本發明亦可使 用一利用其他電漿源之灰化裝置。又，電漿灰化裝製以 外，亦可使用其他之灰化器裝置（例如，順流式灰化器裝 置包含一利用微波之灰化器裝置）等。 在第1實施例中，含有光阻等之碳原子的膜之加工，係 在一利用由+ #氧原子及碳原子之新賴材料所構成的氣體 之電漿製造中進行。灰化裝置為圖2所示之平行平板型 (parallel plate)灰化裝置，灰化條件為〇2/c〇=l〇〇/2〇〇 ccm、100 mTorr、500 W、30〇C ° 第12頁 483059 五、發明說明（10) 在圖3中，左側之縱軸係（-〇—）標示的曲線，表示光阻 之灰化速度（nm/分）。左側之縱軸為使光阻灰化3〇() 11[1]時 之底膜即LKD膜之側壁變質層iayer)的膜厚（'對 應於-△-之曲線），右側之縱軸表示叮係膜及c系膜被除去 之膜厚（ηπι)(分別對應於)之曲線）。橫軸 表示灰化氣體之C0濃度（莫耳％)[co/(〇2 +⑶）]。 、 如圖3所示，使灰化氣體之C0濃度以外成為上述條件， 膜之灰化，若⑶濃度為約67%以上，蝕刻速度雖 減 > 右干，但可使侧蝕刻消失。對於LKD膜、CF系膜 看出同樣的效果。 、 」 係將圖3之灰化氣體中之⑶改變成⑶〗的情形、盥 體單獨的情形、與（％ + (：())氣體之情形相比較者。縱幸由^乱 與=3相同的定義’橫軸係由〇2氣體與χ氣體所構成之幸化 虱體的碳含量（atormic %)(但 χ/(〇2 + χ) = 2/3 時）。 點為A氣體單獨之情形（習知例），Β點為x=c〇之报 f = C0 ,情形。如此地’在含有氧原子及碳；子月之：’二 -中，碳原子之比率為氧原子之比率的j /3以上^孔 1點J右的區域(0K?))，尤其侧钱 制效= % 在^?中，C〇/(〇2+C〇) = 2/3 至成為c=_3 又，在本發明中，當氧氣為在灰· ί:非只單獨意指氧氣，亦可含有氮氣=成氣::者= 特性圖。縱^氣體時的 饮釉為灰化氣體之co
第13頁 483059 五、發明說明（li) —---- 含里（莫耳％) [C〇2/(〇2 + c〇2)]。與圖3之⑶氣體時相比較 差若干（ok?) ’若使灰化氣體之c〇2濃度為約m以上，側 蝕刻幾乎無，而可使C系膜灰化。 如圖3及5所示般，不使用氧氣而即使只為c〇氣體或c〇 氣體（亦即C 0、或C 〇2為1 〇 〇 %時），可得到此種效果乃很明 顯。因此，在本發明中，含有氧原子及碳原子之氣體，係 可使用由〇2及C〇2所構成之氣體、由〇2&c〇所構成之氣體、、 C0氣體、或co2氣體。 、 LKD膜1 3之開孔加工後的光阻剝離，在習知方法中，係、 單獨以氧氣進氣電漿灰化，但，碳原子會從LKD膜13的側 壁完全脫離（be removed)，形成變質層（modified layer) [侧壁石厌脫離層（sidewall carbon removed layer)]之問 題。此原因認為如以下般。 低壓之氧灰化中會產生由氧離子與氧自由基引起之光阻 的離子輔助蝕刻。此時，等方的氧自由基成分會進入接觸 孔内，碳原子會從接觸此自由基之部分脫離。又，碳原子 會從膜中脫去而造成CD偏壓的擴展。 因此，在第1實施例中，光阻1 6及反射抑制膜1 5的剝 離，係在一利用含有氧原子及碳原子之氣體的電漿製程下 實施。灰化裝置為圖2所示之平行平板型，灰化條件為〇2 之流量30 ccm、C0 之流量270 ccm、100 mTorr、500 W、 3 0 °C。如圖3所示，在此條件下，光阻之脫離會進行， 但，破原子從LKD膜側壁脫離會消失，故可使侧壁變質層 之形成降至極少。
第14頁 483059 五、發明說明（12) 進;^，如圖6所示般，藉由使電漿灰化製程為15(rcw 膜側劈μ面維持充分的光阻灰化速度一面抑制底膜之LKD 膜側^的妷脫離。圖6，係左側之縱軸為光阻之灰化速度 右侧之縱軸為使光阻灰化300⑽時之底膜，即 、則壁變質層厚（nm)，橫軸為半導體基板之蝕刻溫 灰化時之壓力為1〇〇 mT〇rr。 。又，如圖7所示般，藉由使壓力為4〇〇 mT〇rr以下之製 ^ ’可更有效地抑制底膜即LKD膜側壁之碳脫離。在圖^ 蚀j側之縱軸為光阻之灰化速度（nm/分），右侧之縱軸 、>阻灰化3〇〇 nm時之底膜，即lkd膜之側壁變質層厚 〇nm)仏轴為灰化時之壓力（Torr)。灰化時之溫度為3〇 (,〇 ^上，在第一實施例中，藉由使用一含氧原子及碳原子 j =體’不蝕刻含有碳原子之底膜，而可有效率地乾餘刻 =含有一形成於其上之碳原子的膜（光阻）。又，如圖3所 =’不使用氧氣而只為⑶氣體（亦即C〇，100%之情形）， 传到如此之效果乃很明顯。 又’在第1實施例中，係說明C0氣體作為灰化氣體，但 在^ f明中，含有碳原子之氣體，係依控制壓力、溫度、 功率等而亦可使用以下之材料。亦即，可使用co C Η 、Γ U 2 、 5 1。、CA、CA、C3M、CA、C3M、Μ6、认、 2 2、、c2h6〇、c2h6、c2h4〇、c2H4、c2h2、cos、CHsN、
Is、CH4、CHN等，可使用於碳原子含有氧原子、氮为早 或氫原子之至少一種的氣體。 原子
第15頁 483059 五、發明說明（13) (第2實施例） 其次，參照圖8A〜8E而說明第2實施例。在第2實施例 中，係說明一藉CVD法形成CF系膜20係為層間絕緣膜之LKD 膜情形。CF系膜亦可使用塗布法而形成。 百先，於矽半導體等之半導體基板丨丨上塗布膜厚5〇〇㈣ 之LKD膜12作為層間絕緣膜。其次，於此LKD膜12之表面例 如以埋入鋁等之金屬配線10之方式形式。在此LKD膜12上 形成膜厚40 0 nm之LKD膜20作為層間絕緣膜。此LKD膜2〇為 CF系之CVD絕緣膜。此時之成膜條件為CF4/〇2 = 2〇〇/5() ’
am、1 Torr、5〇〇 W、4〇〇它，[以膜“係以微波放電成 膜。於其上塗布形成膜厚6 〇 nm之有機系反射抑制膜丨5及 〇 · 6 /2 m之光阻1 6。其後，藉周知之微影法形成光阻丨6圖案 (圖 8 A)。 以經圖案化之光阻16作為掩模，進行反射抑制膜15加工 (圖8B)。再者’使用c4F8/CO/〇2/Ar反應氣體而RIE蝕刻LKD 膜20，形成深400 nm，且圖案大小為〇2 之接觸孔。在 接觸孔之底面，金屬配線1〇會露出（圖8c)。 進一步，在與第一實施例相同之灰化條件下，使用 〇2/CO之電漿製程剝離殘留於LKD膜2〇上之光阻16及反射抑 制膜（圖8D)。 然後，使TiN阻障金屬層18形成膜厚3〇 nm左右後，藉測 艘法使链（A1)膜19形成7〇〇 nm左右的膜厚埋入接觸孔内。 繼而’以CMP法研磨A1膜1 9直至LKD膜表面出現。其結 果’於接觸孔之中形成A1膜丨9之接觸配線。此接觸配線係
第16頁 483059 五、發明說明（14) 電氣連接於上層配線（未圖示）與金屬配線（下層配線）1 〇 (圖 8E) 〇 此處，CF系膜之LKD膜20加工後的光阻剝離，就習知之 方法係以氧氣所引起之電漿灰化來進行，但若以此方法， CF系膜之LKD膜20的上部會蝕刻，同時侧面會被侧蝕刻， 產生CD偏壓之問題。此係以低壓之氧rI e產生氧離子與氧 自由基所產生之光阻的離子輔助蝕刻，但等方之氧自由基 成分會侵入接觸孔内，從接觸此自由基系氣體的部分，CF 系膜之層間絕緣膜2 0的钱刻會進行。進一步，離子亦朝垂 直方向以外的方向濺射（OK?)即使在侧壁亦會產生離子輔 助姓刻。 如以上般，在第2之實施例中，藉由使用含碳原子之氣 體或含有氧原子及碳原子之氣體，含有成為底膜之碳的絕 緣膜不會被蝕刻，可有效率地灰化形成於其上之有機系反 射抑制膜及含有碳原子的膜（光阻）。如圖3般，即使不使 用氧氣，只有CO氣體，但亦可得到如此之效果。在第2施 例中係使用CF糸膜’但亦可使用其他之有機膜。 又，在第2實施例中，係使用C0氣體作為灰化氣體，但 含有碳原子之氣體，依控制壓力、溫度、功率等亦可使用 以下之材料。亦即，有co2、Mi2、ca、、&、 C4H6、C3H9N、C3H8、C3H6〇、C3H6、c3h4、C2N2、C2H7N、c2h6o、 C2H6、C2H40、C2H4、c2h2、cos、CH5N、CH4S、CH4、CHN ‘， 可使用於碳原子含有氧原子、氮原子或氫原子之至少一者 的氣體。
483059 五、發明說明（15) 又，金屬配線不限於鋁。可使用例如A卜Si-Cu、
Al-Cu、W、WSi、Cu等。又，不限於例示在第2實施例之接 觸孔，而即使在配線溝或其他之圖案亦可得到同樣的傾 向。 (第3實施例） 其次，參照圖9A〜9K而說明第3實施例。在第3實施例 中，使用多孔且脆的無機系膜作為層間絕緣膜之LKD膜。 亦即，在底膜用以形成空中配線之多孔絕緣膜中具有埋入 石反糸膜之構造’即說明如此之配線構造。 、 於半‘體基板11上所形成之膜厚5Q0 nm的石夕氮化膜21 上，以CVD法形成多孔矽氧化膜22。於其上塗布形成膜厚 6 0 nm之有機系反射抑制膜15及〇 6 之光阻16。然後， 依周知之微影法，形成光阻圖案丨6(圖9A)。 使經圖案化之光阻作為掩模而加工反射抑制膜丨5 (圖 9B)。再者，使矽氮化膜21形成蝕刻中止層，使用 C4F8/C0/02/Ar氣體RIE蝕刻多孔矽氧化膜22，以〇3"m間 隔形成深40 0 nm、圖案大小為〇 3//m之配線溝（圖9〇。 進一步，殘存於多孔矽氧化膜22上之光阻16及反射抑制 二15會被氧順流式灰化而剝離（圖9]))。然後，藉濺鍍法形 、膜厚70 0 11111之奴膜23，再被形成於多孔矽氧化膜22之溝 埋入。此碳膜係與光阻或反射抑制膜比較而為非常強的 膜’碳濃度亦為2〜3倍左右的膜。 在此貝施例中，係於多孔的矽氧化膜2 2之形成使用c 彳但亦可使用塗布法。其後，以CMp法研磨碳膜23直至
第18頁 483059 五、發明說明（16) 多孔矽氧化膜22的表面（圖9E)。 在此多孔矽膜22及碳膜23之上，塗布形成膜厚60 nm之 反射抑制膜25及0· 6 // m之光阻26。然後，以周知之微影 法，形成光阻16圖案（圖9F)。 使光阻1 6作為掩模而加工反射抑制膜後，對底膜之碳膜 23 ’使用C4F8/C0/02/Ar氣體進行RIE钱刻，形成深5〇〇 nm、圖案大小為〇· 2 之配線構24(圖9G)。進一步，藉灰 化製程剝離殘留於多孔矽氧化膜22上之光阻丨6及反射抑制 膜1 5(圖 9H)。 ， 繼而，於配線溝23,之内壁上形成3〇 nm之TiN阻障金屬 層18的膜，再以濺鍍形成70 0⑽之鋁（A1)膜19的膜厚而 入配線溝23,内。然後，藉CMP法研磨人1膜19直至多孔矽_ 2 2表Γ出現。結果’使用來作為接觸配線之A1膜1 9 , 被埋入形成於碳膜23(圖91)。 再者以CVD法形成膜厚1 〇〇 nm之多孔矽氧化膜22, 被覆埋入碳膜23 2A1^1(Kmqn二一乳膜22辑 蝕刻底膜卽夕；，膜19(圖9 J)。其後，猎氣順流式灰介化膜22中的碳膜23。其結果，形成- 膜22,被霜曰 二中配線，其係配置於一受多孔矽氧介 碳膜23灰化，碳/点\ 夕山氧化膜22的溝。若使 22’之多孔部分逸曰出為^一乳化叙軋體而多孔矽氧化膜22、 會成為空、洞。在第3每::’ ：Τ:Ν阻障層18及A1膜19之周圍 數如此之配線溝曰"思把例§兄明之半導體裝置中，形成複 進展（圖9 k)。且層間絕緣膜之低介電率化會更進一步
483⑽ 玉、發明說明（17) 1處’於上述破膜23形成配線溝23，後，藉電漿製程剝 ?邊於多孔石夕氧化膜2 2上之光阻i 6及反射抑制膜工5，在 ，之製程中，就習知之方法係有如下問題··形成於底膜 夕孔石夕氧化膜2 2中之；δ炭膜2 3被姓刻。此係因多孔石夕氧化 、22可自由地使氧化自由基穿透，結果，產生所謂⑶ 之問題。 因此，在第3實施例中，形成配線溝後，藉電漿製程剝 離殘召於多孔矽氧化膜2 2上之光阻1 6及反射抑制膜1 5，如 此之^程，其特徵係使用一含有碳原子之氣體或含有氧原 ^及碳原子之氣體的電漿製程。灰化裝置為如圖2所示之、 平行平板型裝置，灰化條件為〇2/C〇 = 1〇〇/2〇() ccm、10〇 mTorr、5 0 0 W、30°C。以此條件進行光阻16之剝離，但因 可抑制碳膜23之蝕刻，可使CD偏壓消失。 ^如此’含有碳原子之氣體或含有氧原子及碳原子之製種 氣體中，在碳原子之比率比氧原子之比率的丨/ 3還高之區王 域，尤其，設於一含有碳原子之底膜的溝中之側蝕刻抑 政果报高。進一步，以R IΕ法在1 5 0 °C以下之製程，可維 充分的光阻蝕刻速度同時並抑制側蝕刻。又，以4〇 〇 、、 mT〇rr以下之製程，可更有效地抑制側蝕刻。 又，金屬配線不限於鋁。例如可使用A 1 -S i -Cu、
Al-Cu、W、WSi、Cu 等 ° 又，在此實施例中，係使用CO氣體作為灰化氣體，但八 有碳原子之氣體係依控制壓力、溫度、功率等而可使用| 下之材料。亦即，有co2、C5H12、c5H1Q、c4H1Q、c4H8、c4H6 从
第20頁 483059 五、發明說明（18) C3H9N、C3H8、C3H60、C3H6、C3H4、C2N2、C2H7N、C2H60、C2H6、 C2H40、C2H4、C2H2、COS、CH5N、CH4S、CH4、CHN 等，可使用 之於碳原子含有氧原子、氮原子或氩原子之至少一種的氣 體。在此實施例中，係說明有關配線溝，但其他即使接觸 孔或其他的圖案亦可得到同樣的傾向。 在電漿製程中使用平行平板型灰化裝置，但其他型態之 電漿灰化裝置亦無妨。又，依控制壓力、溫度、功率亦可 使用順流式灰化裝置。
483059 圖式簡單說明
第22頁

Claims (1)

  1. 使前述第2絕緣 以前述第2絕緣 絕緣膜形成溝； 使用含有碳原子、 ^ 卜 少-者之反應性氣辦 乳原子、氣原， 膏曾所 虱體，而不使前述第1絕緣 2、奸==或變形’再除去前述第2絕緣膜 /2;申請專利範圍第1項之乾姓刻方法 所堪i第絕緣膜係選自由碳膜、有機矽化 所構成之群中的一種。 六、申請專利範圍 1 · 一種乾姓刻方 於基板上依庠^ 係具備如下步驟： 緣膜； 積層含有碳之第1絕緣膜、, 膜形成特定形狀之圖案； 膜作為掩模而|虫刻第1絕緣 t根據申請專利範圍第1項之乾蝕刻方法 原子之第2絕緣膜為光阻。 4·根據申請專利範圍第1項之乾蝕刻方法 ’、子之第2絕緣膜為有機反射抑制膜。 5·根據申請專利範圍第1項之乾蝕刻方法 胁子、以及、氧原子、氫原子與氮原子中至 ’於含有碳原子及氧原子之氣體中，碳之 之原子比率的1 / 3以上。 6·根，申請專利範圍第5項之乾蝕刻方法 原，及氧原子之氣體，係使用選自氧氣及二 ，氣體、由氧氣及一氧化碳所構成之氣體、 氧化碳之中的氣體。 -有碳之第2絕 膜，俾於第1 與氣原子中至 &之溝的侧面 # +含有碳 『膜、有機膜 其中含有碳 其中含有碳 其中含有碳 少一者之氣 承子比率為氧 其中含有碳 I化碳所構成 -氧化碳及二 483059 六、申請專利範圍 .根據申凊專利範圍第1項之乾蝕刻方法，其中前述第2 絕緣膜之步驟’係包含使基板溫度為1 50 t以下之步驟。 8·根據申請專利範圍第1項之乾韻刻方法，其中前述第2 絕緣膜之步驟，係包含使反應壓力為400 inTorr以下之步 驟。 9·=種半導體裂置之製造方法，係具備如下步驟： 於^導體基板上依序積層含有礙之絕緣膜、光阻； 使前述光阻形成特定形狀之圖案； 以别述光阻作為掩模而蝕刻絕緣膜，俾於形成接觸孔及 配線溝之至少一者； 使用-含有碳原+、以及、氧原子、氫原子與氮原子中 至少y者之氣體，使前述光阻灰化而除去； 2述接觸孔及配線溝之至少—者中堆積金屬配線層， 而於其内部形成配線。 10人根據申請專利範圍第9項之半導體裝置之製造方法， 八：έ有碳原子之絕緣膜係含有有機矽化物膜及碳原子之 低介電率的絕緣膜中的一種。 11 ·根據申請專利範圍第9項之半導體裝置之製造方法， 含？碳原+、以及、氧原子、氳原子與氮原子中至少 = 體后：含有碳原子及氧原子之氣體中，碳之原子 比率為氧之原子比率的1/3以上。 丁 12·根據申請專利範圍第9項之半導體裝置之製造方法， 八山含有碳原子及氧原子之氣體，係使用選自氧氣及二 化奴所構成之氣體、由氧氣及一氧化碳所構成之氣體、一
    第24頁 六、申請專利範圍 氧化碳及二氧化碳之中的氣體。 1 3 ·根據申請專利範圍第〇 TS ° 其中前述第2絕緣膜之步^項之半導體裝置之製造方法’ < >本跡 係包含使基板溫度為1 5 0 °C以 下之少鄉。 1 4 ·根據申請專利範圍第9 其中前述第2絕緣膜之步驟，、半導體裝置之製造方法， mTorr以下之步驟。 ，、匕合使反應壓力為400 15· —種半導體裝置之製# 少 於束邋栌其舡μ片产 以方法，係具備如下步驟： 於+導體基板上依序積層絕、 使前述第1光阻形成特定形狀之圖案； 以前述第1光阻作為掩握而μ 線溝； 巧掩杈而蝕刻絕緣膜，俾於形成第1配 使用一含有碳原子、以及、g 於 至少一虱原子、虱原子與氮原子中 主(、者之虱體，使則述第i光阻灰化而除去； 阻二被覆前述碳膜之方式，於前述絕緣膜上積層第2光 使前述第2光阻所形成特定形狀之圖案； 溝=前述第2光阻作為掩模而姓刻碳膜，俾於形成第2配線 f用一含有碳原子、以及、氧原子、氫原子與氮原子中 至少一者之氣體，使前述第2光阻灰化而除去； 於别述第2配線溝内堆積金屬配線層，而於其内部形成 配線； 以被覆前述配線及碳膜之方式，於前述層間絕緣膜上形
    第25頁 、、申請專利範圍 成多孔矽氧化膜； 洞加熱前述碳膜而從第〗配線溝除去，使配線周圍形成空 1 6.根據申請專利範圍第！ 5項之 法，其中於半導體基板上依序積層纟；^裝% ;方 ，、以被覆奴膜之方式，於前述絕緣膜上積層第2光阻， 係進一步具備如下步驟·· 在前述絕緣膜及第1或第2光阻之間，介入反射抑制膜。 1 7 ·根據申請專利範圍第1 5項之半導體裝置之製造方、 法，其中含有碳原子、以及、氧原子、氫原子與氮原子中 至少一者之氣體，於含有碳原子及氧原子之氣體中，碳之 原子比率為氧之原子比率的丨/ 3以上。 1 8 ·根據申請專利範圍第丨5項之半導體裝置之製造方 法，其中含有碳原子、以及、氧原子、氫原子與氮原子中 至少:者之氣體，於含有碳原子及氧原子之氣體，係使用 選自氧氣及二氧化碳所構成之氣體，由氧氣及一氧化碳所 構成之氣體、一氧化碳及二氧化碳之中的氣體。 1 9 ·根據申請專利範圍第丨5項之半導體裝置之製造方 法’其中灰化除去前述光阻之步驟，係包含使基板溫 1 5 0 °C以下之步驟。 ‘、、、 2 0.根據申請專利範圍第丨5項之半導體裝置之製造方 法，其中灰化除去前述光阻之步驟，係包含使反應壓力 400 mTorr以下之步驟。
    第26頁 ^^^
TW089127699A 1999-12-28 2000-12-22 Dry etching method and semiconductor device manufacture method TW483059B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37200699A JP3803523B2 (ja) 1999-12-28 1999-12-28 ドライエッチング方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW483059B true TW483059B (en) 2002-04-11

Family

ID=18499686

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089127699A TW483059B (en) 1999-12-28 2000-12-22 Dry etching method and semiconductor device manufacture method

Country Status (4)

Country Link
US (2) US6607986B2 (zh)
JP (1) JP3803523B2 (zh)
KR (1) KR100414506B1 (zh)
TW (1) TW483059B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223269A (ja) 2000-02-10 2001-08-17 Nec Corp 半導体装置およびその製造方法
KR100462765B1 (ko) * 2002-07-02 2004-12-20 동부전자 주식회사 금속 라인 마스크 공정을 간략화한 듀얼 다마신 배선형성방법
TWI235455B (en) 2003-05-21 2005-07-01 Semiconductor Leading Edge Tec Method for manufacturing semiconductor device
US20050101135A1 (en) * 2003-11-12 2005-05-12 Lam Research Corporation Minimizing the loss of barrier materials during photoresist stripping
JP2005183778A (ja) * 2003-12-22 2005-07-07 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP3816080B2 (ja) * 2004-02-20 2006-08-30 松下電器産業株式会社 プラズマ処理方法およびプラズマ処理装置
US6960535B1 (en) * 2004-05-14 2005-11-01 Sharp Kabushiki Kaisha Dual damascene etching process
JP5057647B2 (ja) * 2004-07-02 2012-10-24 東京エレクトロン株式会社 半導体装置の製造方法および半導体装置の製造装置
US7396769B2 (en) * 2004-08-02 2008-07-08 Lam Research Corporation Method for stripping photoresist from etched wafer
US7598176B2 (en) * 2004-09-23 2009-10-06 Taiwan Semiconductor Manufacturing Co. Ltd. Method for photoresist stripping and treatment of low-k dielectric material
JP2006351862A (ja) * 2005-06-16 2006-12-28 Toshiba Corp 半導体装置の製造方法
US7964511B2 (en) 2005-09-09 2011-06-21 Tokyo Electron Limited Plasma ashing method
JP4854317B2 (ja) * 2006-01-31 2012-01-18 東京エレクトロン株式会社 基板処理方法
US7842190B2 (en) * 2006-03-28 2010-11-30 Tokyo Electron Limited Plasma etching method
JP2009049383A (ja) 2007-07-26 2009-03-05 Panasonic Corp 半導体装置の製造方法および半導体製造装置
US8815745B2 (en) * 2008-02-01 2014-08-26 Lam Research Corporation Reducing damage to low-K materials during photoresist stripping
US8247029B2 (en) 2008-06-17 2012-08-21 Tdk Corporation Method for forming micropattern
WO2014164493A1 (en) * 2013-03-12 2014-10-09 Applied Materials, Inc. Methods for removing photoresist from substrates with atomic hydrogen
CN105223787B (zh) * 2014-07-01 2020-03-10 中芯国际集成电路制造(上海)有限公司 光刻胶图形的灰化方法
JP7071884B2 (ja) * 2018-06-15 2022-05-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11198580B2 (en) * 2019-09-06 2021-12-14 Xerox Corporation Stacking module with air streams

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412173B2 (ja) 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JP3278935B2 (ja) 1992-10-31 2002-04-30 ソニー株式会社 レジスト除去方法
JPH0774147A (ja) 1993-07-05 1995-03-17 Sony Corp ドライエッチング方法およびドライエッチング装置
KR100217241B1 (ko) * 1994-06-30 1999-09-01 오상수 모타축 가공장치
JPH08115900A (ja) * 1994-10-18 1996-05-07 Sony Corp シリコン系材料層のパターニング方法
JP3399154B2 (ja) 1995-05-22 2003-04-21 ソニー株式会社 積層絶縁膜のプラズマエッチング方法
JP3028927B2 (ja) * 1996-02-16 2000-04-04 日本電気株式会社 高融点金属膜のドライエッチング方法
KR19990071626A (ko) 1996-09-24 1999-09-27 매튜스 죤 씨. 사파이어플라즈마애셔에서기판으로부터잔류물을제거하는방법및그장치
KR100209698B1 (ko) 1996-10-11 1999-07-15 구본준 유기 반사방지막 식각방법
JP3400918B2 (ja) * 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
KR19980036950A (ko) 1996-11-20 1998-08-05 문정환 반도체소자 제조방법
JPH10172960A (ja) 1996-12-12 1998-06-26 Sony Corp アッシング方法
US6391216B1 (en) * 1997-09-22 2002-05-21 National Research Institute For Metals Method for reactive ion etching and apparatus therefor
JP2000051573A (ja) 1998-08-26 2000-02-22 Hitachi Ltd 洗濯機
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6312874B1 (en) * 1998-11-06 2001-11-06 Advanced Micro Devices, Inc. Method for forming a dual damascene trench and underlying borderless via in low dielectric constant materials
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
US6417090B1 (en) * 1999-01-04 2002-07-09 Advanced Micro Devices, Inc. Damascene arrangement for metal interconnection using low k dielectric constant materials for etch stop layer

Also Published As

Publication number Publication date
KR100414506B1 (ko) 2004-01-07
JP2001189302A (ja) 2001-07-10
US20010005632A1 (en) 2001-06-28
US6607986B2 (en) 2003-08-19
KR20010062750A (ko) 2001-07-07
JP3803523B2 (ja) 2006-08-02
US20040087169A1 (en) 2004-05-06
US6987066B2 (en) 2006-01-17

Similar Documents

Publication Publication Date Title
TW483059B (en) Dry etching method and semiconductor device manufacture method
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US6184142B1 (en) Process for low k organic dielectric film etch
KR20180034377A (ko) 직사각형 프로파일을 갖는 스페이서 및 그 형성 방법
TW536777B (en) Semiconductor device and method for fabricating the same
JP2001160547A (ja) エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
JP4677407B2 (ja) 有機反射防止膜（ａｒｃ）を有する半導体装置の製造方法
TWI821356B (zh) 釕硬遮罩製程
TW200425234A (en) Method for manufacturing semiconductor device
TW486755B (en) Semiconductor device and manufacturing method of the device
TWI236094B (en) Method for forming multi-layer metal line of semiconductor device
US8071487B2 (en) Patterning method using stacked structure
TWI322485B (en) Method for forming contact hole of semiconductor device
TWI690003B (zh) 用於形成雙鑲嵌互連結構的方法
TW200824002A (en) Method for fabricating semiconductor device
KR20020096678A (ko) 듀얼 다마신 배선 형성방법
TW517271B (en) Method of manufacturing semiconductor device
JPH1167909A (ja) 半導体装置の製造方法
JP2006261269A (ja) 接続孔形成法
JP4301146B2 (ja) 絶縁膜の加工方法
JPH07297281A (ja) 接続孔の製造方法
JPH1074837A (ja) 半導体装置及びその製造方法
TWI233661B (en) Method for forming multi-layer metal line of semiconductor device
TW202405892A (zh) 用於心軸之精確調整之金屬硬遮罩
TW439218B (en) Via formation method for integrated circuit

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent