TW479333B - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- TW479333B TW479333B TW090104440A TW90104440A TW479333B TW 479333 B TW479333 B TW 479333B TW 090104440 A TW090104440 A TW 090104440A TW 90104440 A TW90104440 A TW 90104440A TW 479333 B TW479333 B TW 479333B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- plate
- height
- semiconductor
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
479333 五、發明說明(1) 發明背量 曼Jg之領域 本發明係關於一種半導辦在 封裝體中,-半導體晶片係以,特別是在該半導體 緣基板上,且一熱輻射板則 2接之強化板安裝在一絕 板J附者在該半導體晶片之背面。 jlLM技術之招? j纟 圖3所示之半導體裝置即係— 態之BGA封裝體。一倒裝晶片 ]裝日日片(fllP chip)型 個面朝下設於一絕緣基板丨1之;^半導體晶片2具有複數 ―),該絕緣基板則設有 起部(solder 導體晶片之焊接隆起部3與基強化,,如&,透過半 接,即可將半導體晶片2與基板丨預焊點(未顯不)間之焊 倒裝晶片型態之半導體晶片2盥 ^電連接。此處,介於 m,而各隆起部之間隔則為24〇、土反之間的間隙為140 # 個,晶片尺寸為二見= 晶片2從某柘1矣而瞀立 而日日片厚度為725 。半導體 ^ ^ f # ^ ^ ^ ^ ^ 化板5表面厚度則為91Q $ 含-黏者劑4的強 與強化板5間之空間中。所以係填充再基板1 片2之高度為大。一作為填 板5之商度較半導體晶 ewrOMJ以適虽$填充於一焊接連接部該 二:、介=裝晶片型態之半導體晶片基 然後’再於-適當溫度下(在此例中約為15〇。〇將填之底^。
第5頁
7,此銀膠7係作為;:二::則塗覆上-具導電性之銀膠 板5的上部亦塗覆有—黏//脂。此外,絕緣基板1之強化 輻射板9設置在^導體曰Π8。然'後,將-以銅製成之 藉由樹脂的固化而將二片二背二巧 設在未設有半導體曰射板9。《後,再將焊接球10 、有牛V體晶片之絕緣基板的背面上,如此即可6 成一倒裝晶片型態之BGA封裝體。 凡
士根據上述之習知方法,在製造倒裝晶片之BGA封譽 日守i當半導體晶片與強化板之高度係從基板表面起算^時一, 此=度差為2 0 // m,所以,強化板高度係大於半導體晶 之高度。若將強化板黏著至基板之製造過程中所造成曰 度差的誤差值(2 5 // m)考慮在内,則強化板的高度就會比^ f導體晶片大4 0 /z m左右。若輻射板係在此狀態下加以黏 著’則在將輻射板接合至半導體晶片背面後的擦除工作\ 成後,如圖4所示之輻射板9由於擦除之動作而彎曲成一凡 狀’並由於擦除動作而又彎曲成一凸狀。結果,原本已= 勻分布在半導體晶片背面上之樹脂又會被推到半導體晶^ 之中央部位,造成該部位銀膠樹脂之厚度增加(約增加@至 40至80 //m左右),如此即不易獲致預定之熱阻值。
此外,當強化板的高度為7 6 0 // m時,由於此高度相車A 於半導體晶片之高度又過小,故輻射板與強化板之間隙又 會過大,導致在強化板上之輻射板極易因操作方式的不同 而變形。
第6頁 479333 五、發明說明(3) 進一步,若半導體晶片之高度為890/zm,而強化板之 高度介於870至8 90 //m之間,亦即強化板之高度係大於半 導體晶片之高度時,則上述在強化板接合過程中所產生之 誤差值以及發生於其它製造過程中之誤差值就必須納入考 慮才行。 發明概要 本發明之目的係提供一 輻射板時之擦除工作、確保 著劑之濕化、減低樹脂的厚 一具有低熱阻之倒裝晶片封 根據本發明之半導體封 在絕緣基板表面上之周邊並 没於絕緣基板表面上之半導 片上之輻射板。其中,從絕 背面之高度係大於算到強化 射板相接觸。 半導體封裝體,其可促進黏著 半導體晶片背面相對於銀膠黏 度使其小於5 0 # m、以及形成 裝體。 裝體包含一絕緣基板、一設置 壬一環形之強化板、一面朝下 體晶片、以及一設於半導體晶 緣基板表面算起到半導體晶片 板表面之高度,強化板並與輻 氣屋實施例之詳細說明 本發明配合附圖可說明如下。 一圖1係本發明第一實施例之組態的橫立彳 示,在此實施例中,一銅製強化板5,,二面圖。如圖1所 上之周邊處而呈一環形, 片型態之半導體晶片2係面朝下裝設在絕「上=
479333 五、發明說明(4) 導體晶片2與基板1係透過半導體晶片2之焊接隆起部3的 接舆基板1之預焊(未顯示)而相互電性連接。介於倒 Y 片型態之半導體晶片2與基板1間之間隙為j 4〇 # m,各H 部之間隔為240 //m,隆起部則共有3 〇〇〇個,半導體晶片^ 尺寸為15mm見方,而晶片厚度則為725 /zm。半導體=曰片^ 基板1起算並包含半導體晶片之幫曲部的背面厚度為曰8曰9〇 2 m。同時,與輻射板相接觸並從基板丨表面起算之強化 度為82〇^m,此厚度係包含射入基板}與強化板5間^ 1耆劑4厚曰度,一作為焊接連接部之填底樹脂的環氧樹脂 i ί : Ϊ填ί :裝ί片型態之半導體晶片2與絕緣基板1 脂6曰固化Υ ,在一適當溫度(此例中約150。〇下將填底樹 導電'ίΐ赚7在半Λ體晶片2背面上鍍上-作為黏著樹脂之 i絕緣基板1之強化板5上部亦鍍有- 2之背面盥絲外4, 銅衣之輻射板9設置在半導體晶片 著1上,/如乐g板之上部以將輻射板9藉由固化樹脂而附 Ϊ本=:獲得一倒裝晶片型態之_封裝體。 面盘導體裝置中,為了將射入半導體晶片背 ί ί著劑厚度控制在50之下,必須使從 暴板表面到半導辦曰g北i 、— 板之高度相差曰曰+ 咼度以及從基板表面到強化 較大。 土 5°_ ’且半導體晶片背面之高度則 圖。:2圖1::顯示i發明第二實施例之組態的橫剖面 • ’、此貫施例係—帶型BGA封裝體。在圖2 479333 五、發明說明(5) 中,長度h與a滿足條件h-a=75 ± 50 //m,一半導體晶片13 表面上設有一内導線12與一配塾14 ’此内導線12係^接至 一 TAB之絕緣帶U,而此TAB則附著於—铜製環形強化板 5,内導線1 2與配墊1 4則以打線而相互電連接。半導體曰 片13與焊接球10係透過内導線12而相互電連接°。帶體厚^曰度 則為125_,晶片尺寸為10mm見方,而晶片厚度則為35〇又 。從帶體U表面到半導體晶片13背面、並包 晶片1 3之彎曲部的高度為52 〇 # m。同時,…册 板5表面、並包含帶體n與強化板5間所加::著劑、化 將作為黏著樹脂之環氧樹脂14以適當量加 ΐ)下二連接部,然後,在-適當溫度(此射 接著’在半導體晶片13背面塗覆上— 導電性銀膠,此外,鹛髀μ改几此々L作馬黏者树知之 。接英#外""體上強化板之上部亦塗覆一黏著樹 =化柄銅製輻射板9設置在半導體晶片背面上與 強板上°卩以藉由樹脂將輻射板θ附著其上。接著,盥 — #,藉由將焊接球10設於帶體背面上,即可 獲付一低熱阻之帶型BGA封裝體。 發明由使半導體晶片背面較強化板突出’本 面到半導#北者輻射板時之擦除工作,其方式係使基板表 户 -月面之局度能較從基板表面到強化板表面之高 ^ ^ ^ Λ # m左右。如此一來,即可確保半導體晶片. n ;、畏膠黏著劑能均勻的濕化,使樹脂厚度能小於 仔一具有低熱阻之倒裝晶片封裝體。此外,
第9頁 五、發明說明(6) z i ί於輻射板與強化板間之間隙可被設成一適备大小, 故本發明尚可阶L Α 一 人迥田八』 形。 輕射板被附著至半導體晶片背面時的變 非將本發明狹義^ 於方便說明本發明之釦在—A。 ^ 之任何變更,=也限制於該較佳實:存車乂佳實施例’而 屬本發明申社_ '例。凡依本發明所做 乃甲%專利之範園。 以上所述,係用 本發明狹義认 ;方便說明本發明之私〜a /丨 X, 你鐵•義地限制於玆击"一之車乂佳實施例,而 麵 第10頁 479333 圖式簡單說明 上述本發明之目的、優點和特色由以下較佳實施例之 詳細說明、並參考圖式當可更加明白,其中: 圖1係用以顯示本發明第一實施例之封裝體的橫剖面圖。 圖2係用以顯示本發明第二實施例之封裝體的橫剖面圖。 圖3係用以顯示習知封裝體的橫剖面圖。 圖4係用以顯示在習知封裝體中,半導體晶片之高度過大 情況的橫剖面圖。 符號說明 1〜絕緣基板 2〜半導體晶片 3〜焊接隆起部 4〜黏著劑 5〜強化板 6〜環氧樹脂 7〜銀膠 8〜連接樹脂 9〜輻射板 1 0〜焊接球 11〜絕緣帶 1 2〜内導線 1 3〜半導體晶片 1 4〜配塾
第11頁
Claims (1)
- 479333 六、申請專利範圍 I 一種半導體封裝體,包含 絶緣基板 強化板,呈-/ 邊; 衣形形成於該絕緣基板表面之周 一半導體晶片,S鈿 上;以及 朝下形成於該絕緣基板表面 一熱輕射板,开彡4、# 1由,认 成於該半導體晶片上; 其T,從該絕緣基始 高度,係大於該強化板板ί面至該半導體晶片背面之 射板相接觸。 之问度,該強化板並舆該熱輻 2.如申請專利範圍第1項之半導# 緣基板到該半導體曰Μ % & ¥體封裝體,其中,由該絕 ^ 0甘Γ 月面之高度係大於該強化板表面夕 -度,且其相差範圍為75 ± 50⑽。 ⑤表面之 ^Λ申請專利範圍第1項之半導體封裝體,其中,-第 ::树脂被射入該輻射板與該半導體晶片之間,且— #者樹脂被射入該輻射板與該強化板之間。 一 4.如申請專利範圍第3項之半導體封裝體其中, 黏著樹脂係一導電樹脂。 Μ第一 5· —種半導體封裝體,包含: 一TAB型態之絕緣帶; 一強化板,形成於該絕緣帶上並呈環形; 一半導體晶片,面朝下形成於該絕緣帶上;p 一熱輻射板,形成於該半導體晶片上; 以及 其中,由該絕緣帶到該半導體晶片背面之高声'479333 六、申請專利範圍 係大於該強化板表面之高度,該強化板並與該熱輻射板相 接觸。 6.如申請專利範圍第5項之半導體封裝體,其中,由該絕 緣帶到該半導體晶片背面之南度’係大於該強化板表面之 高度,且其相差範圍為75 ±50//m。第13頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000051223A JP3459804B2 (ja) | 2000-02-28 | 2000-02-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW479333B true TW479333B (en) | 2002-03-11 |
Family
ID=18572893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090104440A TW479333B (en) | 2000-02-28 | 2001-02-26 | Semiconductor package |
Country Status (3)
Country | Link |
---|---|
US (1) | US20010017408A1 (zh) |
JP (1) | JP3459804B2 (zh) |
TW (1) | TW479333B (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100442695B1 (ko) * | 2001-09-10 | 2004-08-02 | 삼성전자주식회사 | 열 방출판이 부착된 플립칩 패키지 제조 방법 |
TWI245395B (en) * | 2001-11-20 | 2005-12-11 | Advanced Semiconductor Eng | Multi-chip module package device |
KR20030046795A (ko) * | 2001-12-06 | 2003-06-18 | 삼성전자주식회사 | 안내 벽이 형성된 방열판을 갖는 고전력 패키지 |
KR100893028B1 (ko) * | 2002-10-24 | 2009-04-15 | 엘지이노텍 주식회사 | 반도체 소자 패키지 및 그 제조방법 |
JP4390541B2 (ja) | 2003-02-03 | 2009-12-24 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2005026363A (ja) | 2003-06-30 | 2005-01-27 | Toshiba Corp | 半導体装置とその製造方法 |
WO2005036644A2 (en) | 2003-10-10 | 2005-04-21 | Koninklijke Philips Electronics N.V. | Electronic device and carrier substrate |
CN100420004C (zh) * | 2004-01-09 | 2008-09-17 | 日月光半导体制造股份有限公司 | 倒装芯片封装体 |
CN1312763C (zh) * | 2004-05-14 | 2007-04-25 | 相互股份有限公司 | 芯片埋入式半导体元件封装结构 |
CN100424860C (zh) * | 2005-08-19 | 2008-10-08 | 南茂科技股份有限公司 | 散热型覆晶封装结构 |
JPWO2008096450A1 (ja) * | 2007-02-09 | 2010-05-20 | パナソニック株式会社 | 回路基板、積層回路基板および電子機器 |
US20080284047A1 (en) * | 2007-05-15 | 2008-11-20 | Eric Tosaya | Chip Package with Stiffener Ring |
US8030761B2 (en) * | 2007-05-23 | 2011-10-04 | United Test And Assembly Center Ltd. | Mold design and semiconductor package |
US8008133B2 (en) | 2008-02-11 | 2011-08-30 | Globalfoundries Inc. | Chip package with channel stiffener frame |
US8313984B2 (en) | 2008-03-19 | 2012-11-20 | Ati Technologies Ulc | Die substrate with reinforcement structure |
US7923850B2 (en) | 2008-08-26 | 2011-04-12 | Advanced Micro Devices, Inc. | Semiconductor chip with solder joint protection ring |
US8216887B2 (en) * | 2009-05-04 | 2012-07-10 | Advanced Micro Devices, Inc. | Semiconductor chip package with stiffener frame and configured lid |
US20110100692A1 (en) * | 2009-11-02 | 2011-05-05 | Roden Topacio | Circuit Board with Variable Topography Solder Interconnects |
FR2957192B1 (fr) * | 2010-03-03 | 2013-10-25 | Hispano Suiza Sa | Module electronique de puissance pour un actionneur pour aeronef |
US8232138B2 (en) | 2010-04-14 | 2012-07-31 | Advanced Micro Devices, Inc. | Circuit board with notched stiffener frame |
US9867282B2 (en) | 2013-08-16 | 2018-01-09 | Ati Technologies Ulc | Circuit board with corner hollows |
US11387176B2 (en) | 2017-03-14 | 2022-07-12 | Mediatek Inc. | Semiconductor package structure |
US10784211B2 (en) | 2017-03-14 | 2020-09-22 | Mediatek Inc. | Semiconductor package structure |
US11264337B2 (en) | 2017-03-14 | 2022-03-01 | Mediatek Inc. | Semiconductor package structure |
US11362044B2 (en) | 2017-03-14 | 2022-06-14 | Mediatek Inc. | Semiconductor package structure |
US11171113B2 (en) | 2017-03-14 | 2021-11-09 | Mediatek Inc. | Semiconductor package structure having an annular frame with truncated corners |
EP3671831A1 (en) * | 2018-12-18 | 2020-06-24 | MediaTek Inc | Semiconductor package structure |
TWI738596B (zh) * | 2020-12-23 | 2021-09-01 | 頎邦科技股份有限公司 | 撓性半導體封裝構造 |
-
2000
- 2000-02-28 JP JP2000051223A patent/JP3459804B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-26 US US09/791,801 patent/US20010017408A1/en not_active Abandoned
- 2001-02-26 TW TW090104440A patent/TW479333B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2001244362A (ja) | 2001-09-07 |
US20010017408A1 (en) | 2001-08-30 |
JP3459804B2 (ja) | 2003-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW479333B (en) | Semiconductor package | |
TWI258823B (en) | Semiconductor multi-chip package and fabrication method | |
JP4245370B2 (ja) | 半導体装置の製造方法 | |
WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
TW200937539A (en) | Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive | |
JPH11328352A (ja) | アンテナとicチップとの接続構造、及びicカード | |
JP2004072009A (ja) | 半導体装置及びその製造方法 | |
US6414397B1 (en) | Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device | |
US6538335B2 (en) | Semiconductor apparatus and a semiconductor device mounting method | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
KR100726892B1 (ko) | 3차원 칩 적층 패키지 모듈 및 이의 제조방법 | |
JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
JP2003100811A (ja) | 半導体装置およびその製造方法 | |
JP2000164761A (ja) | 半導体装置および製造方法 | |
TW200522227A (en) | Method of manufacturing wafer level chip size package | |
JP2010153670A (ja) | フリップチップ実装方法と半導体装置 | |
JP4372434B2 (ja) | 半導体装置及びその製造方法 | |
TW444364B (en) | Manufacturing method for stacked chip package | |
JP2001102409A (ja) | 半導体装置およびその製造方法 | |
TWI250597B (en) | Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips | |
JPH0715129A (ja) | 表面実装型半導体装置の実装構造および実装方法 | |
US11721642B2 (en) | Semiconductor device package connector structure and method therefor | |
JP4902627B2 (ja) | 半導体装置 | |
TW502344B (en) | Chip scale package structure and its manufacturing method | |
TWI300611B (en) | Multi-chip stack device and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |