JPH0715129A - 表面実装型半導体装置の実装構造および実装方法 - Google Patents
表面実装型半導体装置の実装構造および実装方法Info
- Publication number
- JPH0715129A JPH0715129A JP5156611A JP15661193A JPH0715129A JP H0715129 A JPH0715129 A JP H0715129A JP 5156611 A JP5156611 A JP 5156611A JP 15661193 A JP15661193 A JP 15661193A JP H0715129 A JPH0715129 A JP H0715129A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor device
- mounting
- wiring board
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】
【目的】 接着剤による確実な仮止めが行える実装技術
の提供。 【構成】 パッケージ２の周囲からＪ−リード構造のリ
ード５を突出させるＬＯＣ型の半導体装置１を接着剤１
２を仮止めに用いて配線基板１０に両面実装する半導体
装置の実装において、前記配線基板１０とパッケージ２
を接続する接着剤１２は、仮止め後に仮止接着界面にお
ける剥離を引き起こす応力が零あるいは零に近似するよ
うな値をとるような熱膨張係数となっている。これによ
って、仮止め時の熱硬化処理時の温度変化に起因する仮
止接着界面での剥離応力は小さくなり、配線基板を反転
させても半導体装置１は脱落せず、両面実装が可能とな
る。前記配線基板１０の両面に半導体装置１を仮止め
後、一括リフローソルダリングによってリード５を半田
で固定する。
の提供。 【構成】 パッケージ２の周囲からＪ−リード構造のリ
ード５を突出させるＬＯＣ型の半導体装置１を接着剤１
２を仮止めに用いて配線基板１０に両面実装する半導体
装置の実装において、前記配線基板１０とパッケージ２
を接続する接着剤１２は、仮止め後に仮止接着界面にお
ける剥離を引き起こす応力が零あるいは零に近似するよ
うな値をとるような熱膨張係数となっている。これによ
って、仮止め時の熱硬化処理時の温度変化に起因する仮
止接着界面での剥離応力は小さくなり、配線基板を反転
させても半導体装置１は脱落せず、両面実装が可能とな
る。前記配線基板１０の両面に半導体装置１を仮止め
後、一括リフローソルダリングによってリード５を半田
で固定する。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装型半導体装置
の実装構造および実装方法に関し、特にリード形状がＪ
−リード（Ｊベンド）となるＬＯＣ（Lead On Chip）構
造の半導体装置の実装における仮止技術に適用して有効
な技術に関する。
の実装構造および実装方法に関し、特にリード形状がＪ
−リード（Ｊベンド）となるＬＯＣ（Lead On Chip）構
造の半導体装置の実装における仮止技術に適用して有効
な技術に関する。
【０００２】
【従来の技術】レジンパッケージ型半導体装置の一つと
して、半導体チップの一面に絶縁テープ（両面に接着剤
を塗布したポリイミド・テープ）を介して金属製リード
フレームのインナー・リードを接着し、インナー・リー
ドと半導体チップの電極を導電性のワイヤで接続したＬ
ＯＣ構造が知られている。ＬＯＣ構造の半導体装置につ
いては、日経ＢＰ社発行「日経マイクロデバイス」１９
９１年２月号、同年２月１日発行、Ｐ８９〜Ｐ９７に記
載されている。この文献には、ＬＯＣ構造を使った１６
ＭＤＲＡＭ（Dynamic Random Access Memory）向けＳＯ
Ｊ（Small Outline J-Leaded）について記載されてい
る。この文献には、ダイ・パッド上にチップを搭載する
従来構造、リード上に絶縁テープを介してチップを搭載
するＣＯＬ（Chip on Lead）構造，チップ上に絶縁テー
プを介してリードを固定するＬＯＣ構造が図解されてい
る。
して、半導体チップの一面に絶縁テープ（両面に接着剤
を塗布したポリイミド・テープ）を介して金属製リード
フレームのインナー・リードを接着し、インナー・リー
ドと半導体チップの電極を導電性のワイヤで接続したＬ
ＯＣ構造が知られている。ＬＯＣ構造の半導体装置につ
いては、日経ＢＰ社発行「日経マイクロデバイス」１９
９１年２月号、同年２月１日発行、Ｐ８９〜Ｐ９７に記
載されている。この文献には、ＬＯＣ構造を使った１６
ＭＤＲＡＭ（Dynamic Random Access Memory）向けＳＯ
Ｊ（Small Outline J-Leaded）について記載されてい
る。この文献には、ダイ・パッド上にチップを搭載する
従来構造、リード上に絶縁テープを介してチップを搭載
するＣＯＬ（Chip on Lead）構造，チップ上に絶縁テー
プを介してリードを固定するＬＯＣ構造が図解されてい
る。
【０００３】一方、工業調査会発行「電子材料」1991年
４月号、同年４月１日発行、Ｐ22〜Ｐ28には、ファイン
ピッチのＳＭＴ（Surface Mount Technology）実装につ
いて記載されている。この文献には、ファインピッチタ
イプのＩＣパッケージを一括リフローソルダリングで実
装する方法が開示されている。この実装方法では、配線
板に予備ハンダを付けた後、ハンダペーストを印刷す
る。つぎに、ＱＦＰ（Quad Flat Package ）をマウント
した後、ファインピッチパッケージとなるＴＣＰ（Tape
Carrier Package）を実装するために接着剤を塗布し、
その後ＴＣＰをマウントする。最後に一括リフローソル
ダリングを行ってＱＦＰおよびＴＣＰを実装する。
４月号、同年４月１日発行、Ｐ22〜Ｐ28には、ファイン
ピッチのＳＭＴ（Surface Mount Technology）実装につ
いて記載されている。この文献には、ファインピッチタ
イプのＩＣパッケージを一括リフローソルダリングで実
装する方法が開示されている。この実装方法では、配線
板に予備ハンダを付けた後、ハンダペーストを印刷す
る。つぎに、ＱＦＰ（Quad Flat Package ）をマウント
した後、ファインピッチパッケージとなるＴＣＰ（Tape
Carrier Package）を実装するために接着剤を塗布し、
その後ＴＣＰをマウントする。最後に一括リフローソル
ダリングを行ってＱＦＰおよびＴＣＰを実装する。
【０００４】
【発明が解決しようとする課題】配線基板への半導体装
置の実装において、本出願人にあっても前記文献にも示
されているように、接着剤によってパッケージ部分を配
線基板に仮止めした後、リフローソルダリングを行うこ
とによって実装を行っている。リード形状がＪ−リード
となるＬＯＣ型の半導体装置の両面実装の場合、配線基
板の一面に接着剤で半導体装置を仮止めした後、配線基
板を裏返して他の配線基板面に新たな半導体装置を仮止
めするが、この際、仮止めされた裏側（下側）の半導体
装置が脱落する現象が生じることがある。
置の実装において、本出願人にあっても前記文献にも示
されているように、接着剤によってパッケージ部分を配
線基板に仮止めした後、リフローソルダリングを行うこ
とによって実装を行っている。リード形状がＪ−リード
となるＬＯＣ型の半導体装置の両面実装の場合、配線基
板の一面に接着剤で半導体装置を仮止めした後、配線基
板を裏返して他の配線基板面に新たな半導体装置を仮止
めするが、この際、仮止めされた裏側（下側）の半導体
装置が脱落する現象が生じることがある。
【０００５】この点について分析検討した結果、接着剤
は接着性を持たせるために紫外線硬化型接着剤をも含め
て所定の温度（１５０℃前後）で熱硬化処理がなされる
が、接着剤の熱硬化収縮によって接着剤とパッケージと
の接着力が弱まり、配線基板を裏返しにした際、半導体
装置の自重に接着力が抗しきれずに脱落してしまうこと
が判明した。すなわち、ＬＯＣ型の半導体装置１は、図
９に示すように、レジンからなるパッケージ２の内部に
おいて、半導体チップ３の上面に接着テープ４を介して
リード５が張り付けらるとともに、前記パッケージ２の
周面から突出したリード５は、付け根部分で下方に曲げ
られかつ先端はパッケージ２の下面に設けられた窪み６
に向かうように巻き込む形状（Ｊ−リード）となってい
る。また、前記チップ３の中央部分の図示しない電極と
リード５の内端部分は導電性のワイヤ７で接続されてい
る。したがって、パッケージ２の側面上方からリード５
が突出することと、Ｊ−リードとなっていることから、
他の表面実装型半導体装置に比較してリードの高さが高
く（長く）なる。また、実装においては、配線基板１０
上の導体層からなる塗布部１１上に接着剤１２を塗布し
た後、ＬＯＣ型の半導体装置１を位置決めして配線基板
１０の前記導体層の形成時に同時に形成されたリード接
続部（フットプリント）１３上にリード５の先端の接続
部９を重ね、その後１５０℃前後の熱処理によって樹脂
の硬化処理を行ってパッケージ２と配線基板１０を接着
剤１２で接続する。ＬＯＣ型の半導体装置１のリード５
は、Ｊ−リードとなっていることから、配線基板１０の
表面に垂直となる方向における機械的強度は比較的高
く、前記接着剤１２の硬化収縮に対して接着剤１２の熱
膨張係数との違いもあり、接着剤１２とパッケージ２と
の界面に剥離を引き起こす応力を発生させる抵抗成分と
なる。そこで、本発明者は接着剤やリードの熱膨張係数
を選択することにより、あるいは伸び率の高い接着剤を
用いることによって確実な仮止めを行ない、これによっ
て確実な実装ができることに気が付き本発明をなした。
は接着性を持たせるために紫外線硬化型接着剤をも含め
て所定の温度（１５０℃前後）で熱硬化処理がなされる
が、接着剤の熱硬化収縮によって接着剤とパッケージと
の接着力が弱まり、配線基板を裏返しにした際、半導体
装置の自重に接着力が抗しきれずに脱落してしまうこと
が判明した。すなわち、ＬＯＣ型の半導体装置１は、図
９に示すように、レジンからなるパッケージ２の内部に
おいて、半導体チップ３の上面に接着テープ４を介して
リード５が張り付けらるとともに、前記パッケージ２の
周面から突出したリード５は、付け根部分で下方に曲げ
られかつ先端はパッケージ２の下面に設けられた窪み６
に向かうように巻き込む形状（Ｊ−リード）となってい
る。また、前記チップ３の中央部分の図示しない電極と
リード５の内端部分は導電性のワイヤ７で接続されてい
る。したがって、パッケージ２の側面上方からリード５
が突出することと、Ｊ−リードとなっていることから、
他の表面実装型半導体装置に比較してリードの高さが高
く（長く）なる。また、実装においては、配線基板１０
上の導体層からなる塗布部１１上に接着剤１２を塗布し
た後、ＬＯＣ型の半導体装置１を位置決めして配線基板
１０の前記導体層の形成時に同時に形成されたリード接
続部（フットプリント）１３上にリード５の先端の接続
部９を重ね、その後１５０℃前後の熱処理によって樹脂
の硬化処理を行ってパッケージ２と配線基板１０を接着
剤１２で接続する。ＬＯＣ型の半導体装置１のリード５
は、Ｊ−リードとなっていることから、配線基板１０の
表面に垂直となる方向における機械的強度は比較的高
く、前記接着剤１２の硬化収縮に対して接着剤１２の熱
膨張係数との違いもあり、接着剤１２とパッケージ２と
の界面に剥離を引き起こす応力を発生させる抵抗成分と
なる。そこで、本発明者は接着剤やリードの熱膨張係数
を選択することにより、あるいは伸び率の高い接着剤を
用いることによって確実な仮止めを行ない、これによっ
て確実な実装ができることに気が付き本発明をなした。
【０００６】本発明の目的は、接着剤による確実な仮止
めが行える実装技術を提供することにある。本発明の前
記ならびにそのほかの目的と新規な特徴は、本明細書の
記述および添付図面からあきらかになるであろう。
めが行える実装技術を提供することにある。本発明の前
記ならびにそのほかの目的と新規な特徴は、本明細書の
記述および添付図面からあきらかになるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の実装方法は、配
線基板の主面に接着剤を塗布する工程と、表面実装型半
導体装置を配線基板に対して位置決めして載置し表面実
装型半導体装置のパッケージと配線基板との間に接着剤
を介在させる工程と、前記接着剤を熱硬化処理を行う工
程と、前記配線基板を裏返しにして配線基板の他面に電
子部品を搭載する工程と、一括リフローソルダリングに
よって各部品を実装する工程とを有する表面実装型半導
体装置の実装方法であって、前記表面実装型半導体装置
のパッケージと配線基板を仮止めする接着剤とパッケー
ジまたは配線基板との界面に発生する応力が零または零
に近似する値をとるような熱膨張係数を有する接着剤お
よび／またはリードを使用して実装を行うものである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の実装方法は、配
線基板の主面に接着剤を塗布する工程と、表面実装型半
導体装置を配線基板に対して位置決めして載置し表面実
装型半導体装置のパッケージと配線基板との間に接着剤
を介在させる工程と、前記接着剤を熱硬化処理を行う工
程と、前記配線基板を裏返しにして配線基板の他面に電
子部品を搭載する工程と、一括リフローソルダリングに
よって各部品を実装する工程とを有する表面実装型半導
体装置の実装方法であって、前記表面実装型半導体装置
のパッケージと配線基板を仮止めする接着剤とパッケー
ジまたは配線基板との界面に発生する応力が零または零
に近似する値をとるような熱膨張係数を有する接着剤お
よび／またはリードを使用して実装を行うものである。
【０００８】本発明による表面実装型半導体装置の実装
構造においては、パッケージの周囲からリードを突出さ
せる表面実装型半導体装置はＪ−リード構造となってい
る。配線基板に表面実装型半導体装置を仮止めする接着
剤は、その熱膨張係数が前記接着剤の加熱硬化処理後の
パッケージと接着剤との界面の応力が零または零に近似
する値をとるような熱膨張係数を有する接着剤となって
いる。
構造においては、パッケージの周囲からリードを突出さ
せる表面実装型半導体装置はＪ−リード構造となってい
る。配線基板に表面実装型半導体装置を仮止めする接着
剤は、その熱膨張係数が前記接着剤の加熱硬化処理後の
パッケージと接着剤との界面の応力が零または零に近似
する値をとるような熱膨張係数を有する接着剤となって
いる。
【０００９】本発明の他の実施例による表面実装型半導
体装置の実装構造においては、パッケージの周囲からリ
ードを突出させる表面実装型半導体装置はＪ−リード構
造となっている。前記配線基板に先端が接触するリード
の熱膨張係数は前記接着剤の加熱硬化処理後のパッケー
ジと接着剤との界面の応力が零または零に近似する値を
とるような熱膨張係数を有するリードとなっている。
体装置の実装構造においては、パッケージの周囲からリ
ードを突出させる表面実装型半導体装置はＪ−リード構
造となっている。前記配線基板に先端が接触するリード
の熱膨張係数は前記接着剤の加熱硬化処理後のパッケー
ジと接着剤との界面の応力が零または零に近似する値を
とるような熱膨張係数を有するリードとなっている。
【００１０】本発明の他の実施例による表面実装型半導
体装置の実装構造においては、パッケージの周囲からリ
ードを突出させる表面実装型半導体装置はＪ−リード構
造となっている。また、半導体装置を配線基板に仮止め
する接着剤は、前記接着剤の加熱硬化処理後のパッケー
ジと接着剤との界面の応力が零または零に近似する値を
とるような伸び率を有する接着剤となっている。
体装置の実装構造においては、パッケージの周囲からリ
ードを突出させる表面実装型半導体装置はＪ−リード構
造となっている。また、半導体装置を配線基板に仮止め
する接着剤は、前記接着剤の加熱硬化処理後のパッケー
ジと接着剤との界面の応力が零または零に近似する値を
とるような伸び率を有する接着剤となっている。
【００１１】
【作用】上記した手段によれば、本発明の表面実装型半
導体装置の実装構造においては、その実装方法時、表面
実装型半導体装置のパッケージと配線基板を仮止めする
接着剤の接着界面に発生する応力が零または零に近似す
るように、前記接着剤の熱膨張係数を選択して実装を行
うことから、仮止状態の際、配線基板を反転させて半導
体装置を下面側にしても半導体装置は脱落しなくなり、
両面実装の歩留りが向上する。
導体装置の実装構造においては、その実装方法時、表面
実装型半導体装置のパッケージと配線基板を仮止めする
接着剤の接着界面に発生する応力が零または零に近似す
るように、前記接着剤の熱膨張係数を選択して実装を行
うことから、仮止状態の際、配線基板を反転させて半導
体装置を下面側にしても半導体装置は脱落しなくなり、
両面実装の歩留りが向上する。
【００１２】本発明の他の表面実装型半導体装置の実装
構造においては、その実装方法時、表面実装型半導体装
置のパッケージと配線基板を仮止めする接着剤の接着界
面に発生する応力が零または零に近似するように、前記
リードの熱膨張係数を選択して実装を行うことから、仮
止状態の際、配線基板を反転させて半導体装置を下面側
しても半導体装置は脱落しなくなり、両面実装の歩留り
が向上する。
構造においては、その実装方法時、表面実装型半導体装
置のパッケージと配線基板を仮止めする接着剤の接着界
面に発生する応力が零または零に近似するように、前記
リードの熱膨張係数を選択して実装を行うことから、仮
止状態の際、配線基板を反転させて半導体装置を下面側
しても半導体装置は脱落しなくなり、両面実装の歩留り
が向上する。
【００１３】本発明の他の表面実装型半導体装置の実装
構造においては、その実装方法時、表面実装型半導体装
置のパッケージと配線基板を仮止めする接着剤の接着界
面に発生する応力が零または零に近くなるような伸び率
の接着剤を用いて実装を行うことから、仮止状態の際、
配線基板を反転させて半導体装置を下面側しても半導体
装置は脱落しなくなり、両面実装の歩留りが向上する。
構造においては、その実装方法時、表面実装型半導体装
置のパッケージと配線基板を仮止めする接着剤の接着界
面に発生する応力が零または零に近くなるような伸び率
の接着剤を用いて実装を行うことから、仮止状態の際、
配線基板を反転させて半導体装置を下面側しても半導体
装置は脱落しなくなり、両面実装の歩留りが向上する。
【００１４】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例によるＪ−リード
構造のＬＯＣ型半導体装置の実装構造を示す断面図、図
２〜図５は同じくＬＯＣ型半導体装置の実装各工程にお
ける断面図であって、図２は接着剤が塗布された配線基
板を示す断面図、図３は半導体装置が載置された配線基
板を示す断面図、図４は熱硬化処理状態にある半導体装
置を示す断面図、図５は配線基板の両面に半導体装置を
仮止めした状態を示す断面図、図６は実装時の温度変化
に伴う半導体装置各部の変位等を示す模式図である。
て説明する。図１は本発明の一実施例によるＪ−リード
構造のＬＯＣ型半導体装置の実装構造を示す断面図、図
２〜図５は同じくＬＯＣ型半導体装置の実装各工程にお
ける断面図であって、図２は接着剤が塗布された配線基
板を示す断面図、図３は半導体装置が載置された配線基
板を示す断面図、図４は熱硬化処理状態にある半導体装
置を示す断面図、図５は配線基板の両面に半導体装置を
仮止めした状態を示す断面図、図６は実装時の温度変化
に伴う半導体装置各部の変位等を示す模式図である。
【００１５】この実装例では、表面実装型半導体装置の
一つであるＪ−リード構造のＬＯＣ型半導体装置の実装
技術に本発明を適用した例について説明する。ＬＯＣ型
の半導体装置１は、図１に示すように、レジンからなる
パッケージ２の内部において、半導体チップ３の上面に
接着テープ４を介してリード５が張り付けらるととも
に、前記パッケージ２の周面から突出したリード５は、
付け根部分で下方に曲げられかつ先端はパッケージ２の
下面に設けられた窪み６に向かうように巻き込む形状
（Ｊ−リード）となっている。前記リード５は鉄−ニッ
ケル系合金からなる４２アロイ等で形成されている。ま
た、前記チップ３の中央部分の図示しない電極とリード
５の内端部分は導電性のワイヤ７で接続されている。
一つであるＪ−リード構造のＬＯＣ型半導体装置の実装
技術に本発明を適用した例について説明する。ＬＯＣ型
の半導体装置１は、図１に示すように、レジンからなる
パッケージ２の内部において、半導体チップ３の上面に
接着テープ４を介してリード５が張り付けらるととも
に、前記パッケージ２の周面から突出したリード５は、
付け根部分で下方に曲げられかつ先端はパッケージ２の
下面に設けられた窪み６に向かうように巻き込む形状
（Ｊ−リード）となっている。前記リード５は鉄−ニッ
ケル系合金からなる４２アロイ等で形成されている。ま
た、前記チップ３の中央部分の図示しない電極とリード
５の内端部分は導電性のワイヤ７で接続されている。
【００１６】このような半導体装置１は、実装において
は、図１に示すように仮止めされる。すなわち、半導体
装置１は、配線基板１０の表面に接着剤１２を介して仮
止めされている。配線基板１０はセラミック板等からな
るとともに、両面にいずれも導体層からなるリード接続
部（フットプリント）１３や、接着剤１２を塗布する塗
布部１１が設けられている。接着剤１２は塗布部１１と
リード５の底面を接着し、配線基板１０に半導体装置１
を仮止めする。リード５の下端部分の接続部９は、リー
ド接続部１３上に接触している。また、前記接着剤１２
は後に詳細に説明するが、たとえば、ＳｉＯ2 ，アルミ
ナ，酸化アンチモン等の非導電性物質が充填されて、接
着剤１２の接着界面に半導体装置１が剥離するような大
きな応力が働かないような熱膨張係数となっている。
は、図１に示すように仮止めされる。すなわち、半導体
装置１は、配線基板１０の表面に接着剤１２を介して仮
止めされている。配線基板１０はセラミック板等からな
るとともに、両面にいずれも導体層からなるリード接続
部（フットプリント）１３や、接着剤１２を塗布する塗
布部１１が設けられている。接着剤１２は塗布部１１と
リード５の底面を接着し、配線基板１０に半導体装置１
を仮止めする。リード５の下端部分の接続部９は、リー
ド接続部１３上に接触している。また、前記接着剤１２
は後に詳細に説明するが、たとえば、ＳｉＯ2 ，アルミ
ナ，酸化アンチモン等の非導電性物質が充填されて、接
着剤１２の接着界面に半導体装置１が剥離するような大
きな応力が働かないような熱膨張係数となっている。
【００１７】本発明の表面実装型半導体装置の実装にお
いては、最初に図２に示すように、配線基板１０が用意
される。この配線基板１０は絶縁性のセラミック基板等
からなるとともに、その両面には導体層からなるリード
接続部（フットプリント）１３や、接着剤を塗布するた
めの塗布部１１が設けられている。前記塗布部１１は、
前記リード接続部１３を形成する際同時に形成され、同
じ厚さとなっている。このような配線基板１０に対し
て、その一面（上面）に熱硬化性の液状の接着剤１２が
塗布される。この接着剤１２の熱膨張係数は、たとえ
ば、ＳｉＯ2 ，アルミナ，酸化アンチモン等の非導電性
物質が充填されて、接着剤１２の接着界面に半導体装置
１が剥離するような大きな応力が働かないような熱膨張
係数となっている。
いては、最初に図２に示すように、配線基板１０が用意
される。この配線基板１０は絶縁性のセラミック基板等
からなるとともに、その両面には導体層からなるリード
接続部（フットプリント）１３や、接着剤を塗布するた
めの塗布部１１が設けられている。前記塗布部１１は、
前記リード接続部１３を形成する際同時に形成され、同
じ厚さとなっている。このような配線基板１０に対し
て、その一面（上面）に熱硬化性の液状の接着剤１２が
塗布される。この接着剤１２の熱膨張係数は、たとえ
ば、ＳｉＯ2 ，アルミナ，酸化アンチモン等の非導電性
物質が充填されて、接着剤１２の接着界面に半導体装置
１が剥離するような大きな応力が働かないような熱膨張
係数となっている。
【００１８】つぎに、図３に示すように、前記配線基板
１０上にＬＯＣ型の半導体装置１が位置決め載置され
る。この結果、半導体装置１のパッケージ２の底面と塗
布部１１間には液状の接着剤１２が介在する。また、半
導体装置１のパッケージ２の両側面から突出するリード
５（Ｊ−リード）の下端部分の接続部９は、配線基板１
０のリード接続部（フットプリント）１３上に載る。
１０上にＬＯＣ型の半導体装置１が位置決め載置され
る。この結果、半導体装置１のパッケージ２の底面と塗
布部１１間には液状の接着剤１２が介在する。また、半
導体装置１のパッケージ２の両側面から突出するリード
５（Ｊ−リード）の下端部分の接続部９は、配線基板１
０のリード接続部（フットプリント）１３上に載る。
【００１９】つぎに、図４に示すように、前記接着剤１
２を１５０℃前後の温度で所定時間熱硬化処理を行い、
液状の接着剤１２を硬化させる。この熱硬化処理によっ
て、接着剤１２は所定の接着力を有し、配線基板１０に
パッケージ２を接着するようになり、配線基板１０に対
する半導体装置１の仮止めが終了する。
２を１５０℃前後の温度で所定時間熱硬化処理を行い、
液状の接着剤１２を硬化させる。この熱硬化処理によっ
て、接着剤１２は所定の接着力を有し、配線基板１０に
パッケージ２を接着するようになり、配線基板１０に対
する半導体装置１の仮止めが終了する。
【００２０】つぎに、図５に示すように、前記配線基板
１０を反転させた後、半導体装置や電子部品が搭載され
ていない配線基板面に半導体装置３０等の電子部品を仮
止めする。仮止めは、前記の例と同様に、接着剤１２の
塗布，半導体装置１の位置決め載置，接着剤１２の熱硬
化処理なる手順によって行われる。そして、このように
配線基板１０の両面に半導体装置等を仮止めした後、一
括リフローソルダリングを行い、リード５の接続部９を
半田３１によってリード接続部１３に接続して各半導体
装置等の実装を終了する。
１０を反転させた後、半導体装置や電子部品が搭載され
ていない配線基板面に半導体装置３０等の電子部品を仮
止めする。仮止めは、前記の例と同様に、接着剤１２の
塗布，半導体装置１の位置決め載置，接着剤１２の熱硬
化処理なる手順によって行われる。そして、このように
配線基板１０の両面に半導体装置等を仮止めした後、一
括リフローソルダリングを行い、リード５の接続部９を
半田３１によってリード接続部１３に接続して各半導体
装置等の実装を終了する。
【００２１】ところで、前記配線基板１０を反転させ
て、他の配線基板面に半導体装置等を仮止めする際、従
来の場合には、配線基板１０の下面側になった半導体装
置１の脱落が発生することがあるが、本発明の場合に
は、半導体装置の脱落は起きない。これは、本発明の場
合、接着剤１２の熱膨張係数を１７．８×１０-6／°Ｃ
と選択し、接着剤の接着界面での剥離作用をする応力が
零あるいは零に近似するような値、すなわち半導体装置
１の脱落が起きない応力値をとることによって、大きな
接着力が維持されることによる。
て、他の配線基板面に半導体装置等を仮止めする際、従
来の場合には、配線基板１０の下面側になった半導体装
置１の脱落が発生することがあるが、本発明の場合に
は、半導体装置の脱落は起きない。これは、本発明の場
合、接着剤１２の熱膨張係数を１７．８×１０-6／°Ｃ
と選択し、接着剤の接着界面での剥離作用をする応力が
零あるいは零に近似するような値、すなわち半導体装置
１の脱落が起きない応力値をとることによって、大きな
接着力が維持されることによる。
【００２２】図６は配線基板１０にＪ−リード構造のＬ
ＯＣ型の半導体装置１を仮止めした際の、ＬＯＣ型の半
導体装置１の変位を示す模式図である。すなわち、実線
で示される半導体装置１が、配線基板１０上に位置決め
載置（セット）された状態を示すものであり、接着剤１
２の熱硬化処理時には、二点鎖線で示すようにパッケー
ジ２は高くなり、熱硬化処理が終了して半導体装置１が
常温に戻った際には、一点鎖線で示すようにパッケージ
２は低くなる。
ＯＣ型の半導体装置１を仮止めした際の、ＬＯＣ型の半
導体装置１の変位を示す模式図である。すなわち、実線
で示される半導体装置１が、配線基板１０上に位置決め
載置（セット）された状態を示すものであり、接着剤１
２の熱硬化処理時には、二点鎖線で示すようにパッケー
ジ２は高くなり、熱硬化処理が終了して半導体装置１が
常温に戻った際には、一点鎖線で示すようにパッケージ
２は低くなる。
【００２３】従来の構造では、リードは鉄−ニッケル合
金系等の金属で、熱膨張係数が４〜１８×１０-6／°Ｃ
程度であり、接着剤の熱膨張係数は約５０〜１００×１
０-6／°Ｃ程度である。したがって、リード５やパッケ
ージ２の熱膨張係数の違いによって、接着剤１２の接着
面、すなわち接着剤１２とパッケージ２との界面および
接着剤１２と配線基板１０との界面に応力が働く。この
応力は、リード５の熱膨張係数に比較して、接着剤１２
の熱膨張係数が遙かに大きいことによって、接着剤１２
の接着面の剥離力として作用することになる。
金系等の金属で、熱膨張係数が４〜１８×１０-6／°Ｃ
程度であり、接着剤の熱膨張係数は約５０〜１００×１
０-6／°Ｃ程度である。したがって、リード５やパッケ
ージ２の熱膨張係数の違いによって、接着剤１２の接着
面、すなわち接着剤１２とパッケージ２との界面および
接着剤１２と配線基板１０との界面に応力が働く。この
応力は、リード５の熱膨張係数に比較して、接着剤１２
の熱膨張係数が遙かに大きいことによって、接着剤１２
の接着面の剥離力として作用することになる。
【００２４】ここで、仮止構造における各部の寸法やそ
の変位量等による応力発生状況等について考察すると以
下のようになる。図６に示すように、配線基板１０上に
半導体装置１を載置した状態でのリード５のパッケージ
付け根から配線基板１０の接着面までの距離（載置時の
リード高さ）をｘ1 とし、パッケージ２の接着面から配
線基板１０の接着面までの距離（載置時のパッケージ底
高さ）をｘ2 とする。また、接着剤１２の熱硬化処理に
よる変位において、加熱によるパッケージ２の接着面の
変位（加熱硬化処理によるパッケージ底変位量）をΔｘ
1 とし、配線基板１０の接着面からパッケージ２の接着
面までの距離（加熱時のパッケージ底高さ）をｘ2 ′と
し、加熱によって生じる接着面部でのパッケージの膨張
と反り量の和の変位量をＳとする。また、熱硬化処理後
常温に戻った場合において、仮止後常温でのパッケージ
底高さをｚとし、加熱時から常温（室温）時までのパッ
ケージ底高さ変位量をΔｚとし、載置時と仮止後常温時
のパッケージ底高さ変位量をΔｘ2 とする。また、接着
剤１２の熱硬化処理温度と室温の温度差をΔＴ、接着面
の弾性係数をＥ、リードの熱膨張係数をαL 、接着剤の
熱膨張係数をαA とした場合、以下の各式が成立する。
の変位量等による応力発生状況等について考察すると以
下のようになる。図６に示すように、配線基板１０上に
半導体装置１を載置した状態でのリード５のパッケージ
付け根から配線基板１０の接着面までの距離（載置時の
リード高さ）をｘ1 とし、パッケージ２の接着面から配
線基板１０の接着面までの距離（載置時のパッケージ底
高さ）をｘ2 とする。また、接着剤１２の熱硬化処理に
よる変位において、加熱によるパッケージ２の接着面の
変位（加熱硬化処理によるパッケージ底変位量）をΔｘ
1 とし、配線基板１０の接着面からパッケージ２の接着
面までの距離（加熱時のパッケージ底高さ）をｘ2 ′と
し、加熱によって生じる接着面部でのパッケージの膨張
と反り量の和の変位量をＳとする。また、熱硬化処理後
常温に戻った場合において、仮止後常温でのパッケージ
底高さをｚとし、加熱時から常温（室温）時までのパッ
ケージ底高さ変位量をΔｚとし、載置時と仮止後常温時
のパッケージ底高さ変位量をΔｘ2 とする。また、接着
剤１２の熱硬化処理温度と室温の温度差をΔＴ、接着面
の弾性係数をＥ、リードの熱膨張係数をαL 、接着剤の
熱膨張係数をαA とした場合、以下の各式が成立する。
【００２５】接着剤１２の熱硬化処理による温度上昇に
よって、パッケージ底が上昇するが、この変位量Δｘ1
は、Δｘ1 ＝ｘ1 ・αL ・ΔＴ＋Ｓ…（１）となる。
よって、パッケージ底が上昇するが、この変位量Δｘ1
は、Δｘ1 ＝ｘ1 ・αL ・ΔＴ＋Ｓ…（１）となる。
【００２６】また、配線基板１０の接着面からパッケー
ジ２の接着面までの距離（加熱時のパッケージ底高さ）
ｘ2 ′は増大し、ｘ2 ′＝ｘ2 ＋Δｘ1 ＝ｘ2 ＋ｘ1 ・
αL・ΔＴ＋Ｓ…（２）となる。
ジ２の接着面までの距離（加熱時のパッケージ底高さ）
ｘ2 ′は増大し、ｘ2 ′＝ｘ2 ＋Δｘ1 ＝ｘ2 ＋ｘ1 ・
αL・ΔＴ＋Ｓ…（２）となる。
【００２７】つぎに、仮止後室温に戻った接着剤１２の
接着界面に生じる応力σを求める。加熱時から室温時ま
でのパッケージ底高さ変位量をΔｚとすると、Δｚ＝ｘ
2 ′・αA ・ΔＴ…（３）となる。これにより、Δｚ＝
（ｘ2 ＋ｘ1 ・αL ・ΔＴ＋Ｓ）・αA ・ΔＴ…（４）
となる。また、載置時と仮止後常温時のパッケージ底高
さ変位量をΔｘ2 は、Δｘ2 ＝Δｚ−Δｘ1 …（５）と
なる。したがって、Δｘ2 ＝（ｘ2 ＋ｘ1 ・αL ・ΔＴ
＋Ｓ）αA ・ΔＴ−Ｘ1 ・αL ・ΔＴ＋Ｓ…（６）とな
る。
接着界面に生じる応力σを求める。加熱時から室温時ま
でのパッケージ底高さ変位量をΔｚとすると、Δｚ＝ｘ
2 ′・αA ・ΔＴ…（３）となる。これにより、Δｚ＝
（ｘ2 ＋ｘ1 ・αL ・ΔＴ＋Ｓ）・αA ・ΔＴ…（４）
となる。また、載置時と仮止後常温時のパッケージ底高
さ変位量をΔｘ2 は、Δｘ2 ＝Δｚ−Δｘ1 …（５）と
なる。したがって、Δｘ2 ＝（ｘ2 ＋ｘ1 ・αL ・ΔＴ
＋Ｓ）αA ・ΔＴ−Ｘ1 ・αL ・ΔＴ＋Ｓ…（６）とな
る。
【００２８】接着界面に生じる応力σは、σ＝ε・Ｅ…
（７）となることから、次式（８）が成り立つ。
（７）となることから、次式（８）が成り立つ。
【００２９】
【数１】
【００３０】式（８）から、下記（９）式が得られる。
【００３１】
【数２】
【００３２】ここで、前記Δｘ2 が小さくまたはＥが小
さくなれば応力σは小さくなる。すなわち、αA を小さ
くするか、αL を大きくすることによって応力σは小さ
くなる。そこで、接着剤の接着界面に生じる応力σが零
となる接着剤の熱膨張係数αA 0 を求める。Δｘ2 ＝０
であれば応力σは発生しないから、前記式（５）のΔｘ
2 ＝Δｚ−Δｘ1 の関係からΔｘ1 ＝Δｚとなる。Δｘ
1 ＝Δｚの式にΔｘ1，Δｚをそれぞれ代入することに
よって、ｘ1 ・αL ・ΔＴ＋Ｓ＝（ｘ2 ＋ｘ1・αL ・
ΔＴ＋Ｓ）・αA ・ΔＴ…（１０）が得られる。この式
（１０）からαA 0 を求めると次式（１１）が得られ
る。
さくなれば応力σは小さくなる。すなわち、αA を小さ
くするか、αL を大きくすることによって応力σは小さ
くなる。そこで、接着剤の接着界面に生じる応力σが零
となる接着剤の熱膨張係数αA 0 を求める。Δｘ2 ＝０
であれば応力σは発生しないから、前記式（５）のΔｘ
2 ＝Δｚ−Δｘ1 の関係からΔｘ1 ＝Δｚとなる。Δｘ
1 ＝Δｚの式にΔｘ1，Δｚをそれぞれ代入することに
よって、ｘ1 ・αL ・ΔＴ＋Ｓ＝（ｘ2 ＋ｘ1・αL ・
ΔＴ＋Ｓ）・αA ・ΔＴ…（１０）が得られる。この式
（１０）からαA 0 を求めると次式（１１）が得られ
る。
【００３３】
【数３】
【００３４】したがって、αA 0 に熱膨張係数αを近づ
けた接着剤を使用すると、接着面にて作用する応力が０
に近づき剥離し難くなる。
けた接着剤を使用すると、接着面にて作用する応力が０
に近づき剥離し難くなる。
【００３５】一実施例として、前記ｘ1 を２．８５ｍｍ
とし、ｘ2 を０．８０ｍｍとし、Ｓを０ｍｍとし、ΔＴ
を１２５℃とし、αL を５×１０-6／°Ｃとした場合、
αA0 は１７．８×１０-6／°Ｃとなる。したがって、
一般に使用されるエポキシレジンからなる接着剤１２
に、ＳｉＯ2 ，アルミナ，酸化アンチモン等の非導電性
物質を充填して、前記熱膨張係数またはそれに近似する
熱膨張係数になるような接着剤を得て、仮止め用の接着
剤として使用する。
とし、ｘ2 を０．８０ｍｍとし、Ｓを０ｍｍとし、ΔＴ
を１２５℃とし、αL を５×１０-6／°Ｃとした場合、
αA0 は１７．８×１０-6／°Ｃとなる。したがって、
一般に使用されるエポキシレジンからなる接着剤１２
に、ＳｉＯ2 ，アルミナ，酸化アンチモン等の非導電性
物質を充填して、前記熱膨張係数またはそれに近似する
熱膨張係数になるような接着剤を得て、仮止め用の接着
剤として使用する。
【００３６】
【発明の効果】（１）本発明の半導体装置の実装方法に
おいては、配線基板に接着剤を介してパッケージ部分を
接着して仮止めを行うが、前記接着剤は所定の熱膨張係
数を有するものとされ、仮止め後の接着界面における剥
離の原因となる応力が発生しないようになっていること
から、配線基板の両面に半導体装置に仮止めした後、リ
フローソルダリングによって半田実装を行った場合、配
線基板の下面になった配線基板が脱落することもなく、
実装の歩留りが向上するという効果が得られる。
おいては、配線基板に接着剤を介してパッケージ部分を
接着して仮止めを行うが、前記接着剤は所定の熱膨張係
数を有するものとされ、仮止め後の接着界面における剥
離の原因となる応力が発生しないようになっていること
から、配線基板の両面に半導体装置に仮止めした後、リ
フローソルダリングによって半田実装を行った場合、配
線基板の下面になった配線基板が脱落することもなく、
実装の歩留りが向上するという効果が得られる。
【００３７】（２）本発明の半導体装置の実装構造によ
れば、実装のための仮止めに使用する接着剤は、仮止め
後の接着界面における剥離の原因となる応力が発生しな
いようにするために、ＳｉＯ2 ，アルミナ，酸化アンチ
モン等の非導電性物質を充填して、熱膨張係数を変えて
あることから、仮止めが確実に行え、確実な実装が行え
るという効果が得られる。
れば、実装のための仮止めに使用する接着剤は、仮止め
後の接着界面における剥離の原因となる応力が発生しな
いようにするために、ＳｉＯ2 ，アルミナ，酸化アンチ
モン等の非導電性物質を充填して、熱膨張係数を変えて
あることから、仮止めが確実に行え、確実な実装が行え
るという効果が得られる。
【００３８】（３）上記（１）および（２）により、本
発明によれば、Ｊ−リード構造のＬＯＣ型半導体装置の
接着剤による仮止めを伴う両面実装の歩留り向上から実
装コストの低減が達成されるという相乗効果が得られ
る。
発明によれば、Ｊ−リード構造のＬＯＣ型半導体装置の
接着剤による仮止めを伴う両面実装の歩留り向上から実
装コストの低減が達成されるという相乗効果が得られ
る。
【００３９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。たとえば、
前記実施例では、前記接着剤の接着界面での剥離を引き
起こす応力σが零になる接着剤１２の熱膨張係数を求め
たが、同様の考えから、前記式（１０）を用いて応力σ
が零となるリードのαL 0 を求めることもできる。すな
わち、ｘ1 ・αL ・ΔＴ＋Ｓ＝（ｘ2 ＋ｘ1 ・αL ・Δ
Ｔ＋Ｓ）・αA ・ΔＴなる関係から、αL 0 は次式（１
２）で与えられる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。たとえば、
前記実施例では、前記接着剤の接着界面での剥離を引き
起こす応力σが零になる接着剤１２の熱膨張係数を求め
たが、同様の考えから、前記式（１０）を用いて応力σ
が零となるリードのαL 0 を求めることもできる。すな
わち、ｘ1 ・αL ・ΔＴ＋Ｓ＝（ｘ2 ＋ｘ1 ・αL ・Δ
Ｔ＋Ｓ）・αA ・ΔＴなる関係から、αL 0 は次式（１
２）で与えられる。
【００４０】
【数４】
【００４１】一実施例として、前記ｘ1 を２．８５ｍｍ
とし、ｘ2 を０．８０ｍｍとし、Ｓを０ｍｍとし、
ΔＴを１２５℃とし、αA を１００×１０-6／°Ｃとし
た場合、αL 0 は２８．４×１０-6／°Ｃとなる。した
がって、リードの熱膨張係数が前記αL 0 に近似したも
のを使用すれば、配線基板１０を反転させても半導体装
置１は脱落するようなことがなくなる。リードを形成す
る材質としては、熱膨張係数が従来の１０〜１７×１０
-6／°Ｃに比較して大幅に大きいマグネシウム（熱膨張
係数は２５．６×１０-6／°Ｃ），鉛（熱膨張係数は２
９．１×１０-6／°Ｃ），亜鉛（熱膨張係数は３３×１
０-6／°Ｃ）をパッケージ２の外に延在するアウタリー
ド２０部分に添加した構造とする。図７に示す半導体装
置１が、リード５のパッケージ２から突出するアウタリ
ード２０部分に、前記マグネシウム，鉛，亜鉛等を添加
して熱膨張係数を前記αL 0 に近似させてなるものであ
る。この場合、パッケージ２内に延在するインナリード
２１は、強度を必要とするなどから従来使用している銅
合金や鉄−ニッケル合金からなっている。
とし、ｘ2 を０．８０ｍｍとし、Ｓを０ｍｍとし、
ΔＴを１２５℃とし、αA を１００×１０-6／°Ｃとし
た場合、αL 0 は２８．４×１０-6／°Ｃとなる。した
がって、リードの熱膨張係数が前記αL 0 に近似したも
のを使用すれば、配線基板１０を反転させても半導体装
置１は脱落するようなことがなくなる。リードを形成す
る材質としては、熱膨張係数が従来の１０〜１７×１０
-6／°Ｃに比較して大幅に大きいマグネシウム（熱膨張
係数は２５．６×１０-6／°Ｃ），鉛（熱膨張係数は２
９．１×１０-6／°Ｃ），亜鉛（熱膨張係数は３３×１
０-6／°Ｃ）をパッケージ２の外に延在するアウタリー
ド２０部分に添加した構造とする。図７に示す半導体装
置１が、リード５のパッケージ２から突出するアウタリ
ード２０部分に、前記マグネシウム，鉛，亜鉛等を添加
して熱膨張係数を前記αL 0 に近似させてなるものであ
る。この場合、パッケージ２内に延在するインナリード
２１は、強度を必要とするなどから従来使用している銅
合金や鉄−ニッケル合金からなっている。
【００４２】また、本発明は接着剤１２の熱膨張係数お
よびリード５の熱膨張係数をそれぞれ選択することによ
って、半導体装置の実装における仮止め時に半導体装置
が配線基板から脱落するのを防止することができる。
よびリード５の熱膨張係数をそれぞれ選択することによ
って、半導体装置の実装における仮止め時に半導体装置
が配線基板から脱落するのを防止することができる。
【００４３】図８は本発明の他の実施例による半導体装
置の実装における仮止構造を示す。この実施例では、配
線基板１０に半導体装置１を仮止めする接着剤１２とし
ては、伸び率が接着剤やリードの熱膨張による変形以上
に高いゴム系の接着剤、たとえば、伸び率（伸び量）が
６０％以上となる接着剤が使用されているため、仮止め
時の温度変化によって各部が変位しても、その変位分を
伸びとして吸収してしまうため、接着界面での接着力低
下は低く、半導体装置１が配線基板１０から脱落するよ
うなことがなくなる。
置の実装における仮止構造を示す。この実施例では、配
線基板１０に半導体装置１を仮止めする接着剤１２とし
ては、伸び率が接着剤やリードの熱膨張による変形以上
に高いゴム系の接着剤、たとえば、伸び率（伸び量）が
６０％以上となる接着剤が使用されているため、仮止め
時の温度変化によって各部が変位しても、その変位分を
伸びとして吸収してしまうため、接着界面での接着力低
下は低く、半導体装置１が配線基板１０から脱落するよ
うなことがなくなる。
【００４４】以上の説明では、主として本発明者によっ
てなされた発明を、その背景となった利用分野であるＪ
−リード構造の半導体装置の実装における仮止技術に適
用した場合について説明したが、それに限定されるもの
ではなく、他のリード構造の表面実装型半導体装置の接
着剤を用いて仮止めを行う実装技術に適用できる。本発
明は少なくとも接着剤を用いた仮止技術には適用でき
る。
てなされた発明を、その背景となった利用分野であるＪ
−リード構造の半導体装置の実装における仮止技術に適
用した場合について説明したが、それに限定されるもの
ではなく、他のリード構造の表面実装型半導体装置の接
着剤を用いて仮止めを行う実装技術に適用できる。本発
明は少なくとも接着剤を用いた仮止技術には適用でき
る。
【図１】本発明の一実施例によるＪ−リード構造のＬＯ
Ｃ型半導体装置の実装構造を示す断面図である。
Ｃ型半導体装置の実装構造を示す断面図である。
【図２】本発明によるＬＯＣ型半導体装置の実装におい
て接着剤が塗布された配線基板を示す断面図である。
て接着剤が塗布された配線基板を示す断面図である。
【図３】本発明によるＬＯＣ型半導体装置の実装におい
て半導体装置が載置された配線基板を示す断面図であ
る。
て半導体装置が載置された配線基板を示す断面図であ
る。
【図４】本発明によるＬＯＣ型半導体装置の実装におい
て熱硬化処理状態にある半導体装置を示す断面図であ
る。
て熱硬化処理状態にある半導体装置を示す断面図であ
る。
【図５】本発明によるＬＯＣ型半導体装置の実装におい
て配線基板の両面に半導体装置を仮止めした状態を示す
断面図である。
て配線基板の両面に半導体装置を仮止めした状態を示す
断面図である。
【図６】実装時の温度変化に伴う半導体装置各部の変位
等を示す模式図である。
等を示す模式図である。
【図７】本発明の他の実施例によるＬＯＣ型半導体装置
の実装構造を示す断面図である。
の実装構造を示す断面図である。
【図８】本発明の他の実施例によるＬＯＣ型半導体装置
の実装構造を示す断面図である。
の実装構造を示す断面図である。
【図９】従来のＪ−リード構造のＬＯＣ型半導体装置の
実装における仮止め構造を示す断面図である。
実装における仮止め構造を示す断面図である。
１…半導体装置、２…パッケージ、３…半導体チップ、
４…接着テープ、５…リード、６…窪み、７…ワイヤ、
９…接続部、１０…配線基板、１１…塗布部、１２…接
着剤，１３…フットプリント，２０…アウタリード、２
１…インナリード、３０…半導体装置、３１…半田。
４…接着テープ、５…リード、６…窪み、７…ワイヤ、
９…接続部、１０…配線基板、１１…塗布部、１２…接
着剤，１３…フットプリント，２０…アウタリード、２
１…インナリード、３０…半導体装置、３１…半田。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西田 隆文 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内
Claims (4)
- 【請求項１】 パッケージの周囲からリードを突出させ
る表面実装型半導体装置を接着剤を仮止めに用いて配線
基板に実装してなる表面実装型半導体装置の実装構造で
あって、前記配線基板と前記パッケージを接続する接着
剤の熱膨張係数は前記接着剤の加熱硬化処理後のパッケ
ージと接着剤との界面の応力が零または零に近似するよ
うな値をとるような熱膨張係数となっていることを特徴
とする表面実装型半導体装置の実装構造。 - 【請求項２】 パッケージの周囲からリードを突出させ
る表面実装型半導体装置を接着剤を仮止めに用いて配線
基板に実装してなる表面実装型半導体装置の実装構造で
あって、前記配線基板に先端が接触するリードの熱膨張
係数は前記接着剤の加熱硬化処理後のパッケージと接着
剤との界面の応力が零または零に近似するような値をと
るような熱膨張係数となっていることを特徴とする表面
実装型半導体装置の実装構造。 - 【請求項３】 パッケージの周囲からリードを突出させ
る表面実装型半導体装置を接着剤を仮止めに用いて配線
基板に実装してなる表面実装型半導体装置の実装構造で
あって、前記配線基板と前記パッケージを接続する接着
剤の伸び率は前記接着剤の加熱硬化処理後のパッケージ
と接着剤との界面の応力が零または零に近似するような
値をとるような伸び率となっていることを特徴とする表
面実装型半導体装置の実装構造。 - 【請求項４】 配線基板の主面に接着剤を塗布する工程
と、表面実装型半導体装置を配線基板に対して位置決め
して載置し表面実装型半導体装置のパッケージと配線基
板との間に接着剤を介在させる工程と、前記接着剤を熱
硬化処理を行う工程と、前記配線基板を裏返しにして配
線基板の他面に電子部品を搭載する工程と、一括リフロ
ーソルダリングによって各部品を実装する工程とを有す
ることを特徴とする表面実装型半導体装置の実装方法で
あって、前記表面実装型半導体装置のパッケージと配線
基板を仮止めする接着剤とパッケージまたは配線基板と
の界面に発生する応力が零または零に近似するように、
前記接着剤および／またはリードの熱膨張係数が選択さ
れていることを特徴とする表面実装型半導体装置の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156611A JPH0715129A (ja) | 1993-06-28 | 1993-06-28 | 表面実装型半導体装置の実装構造および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156611A JPH0715129A (ja) | 1993-06-28 | 1993-06-28 | 表面実装型半導体装置の実装構造および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715129A true JPH0715129A (ja) | 1995-01-17 |
Family
ID=15631523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5156611A Withdrawn JPH0715129A (ja) | 1993-06-28 | 1993-06-28 | 表面実装型半導体装置の実装構造および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715129A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0804053A1 (de) * | 1996-04-23 | 1997-10-29 | Robert Bosch Gmbh | Baugruppenträger mit wenigstens einem wärmeerzeugenden Bauelement |
| KR100272806B1 (ko) * | 1996-05-23 | 2001-04-02 | 가타오카 마사타카 | 단자가부착된부품의설치구조 |
| US6510038B1 (en) | 1996-11-19 | 2003-01-21 | Tdk Corporation | High-voltage feedthrough capacitor |
| JP2013062295A (ja) * | 2011-09-12 | 2013-04-04 | Sumitomo Wiring Syst Ltd | プリント回路板及びプリント回路板の製造方法 |
| JP2015119134A (ja) * | 2013-12-20 | 2015-06-25 | パナソニックＩｐマネジメント株式会社 | 電子部品実装システムおよび電子部品実装方法ならびに電子部品実装装置 |
-
1993
- 1993-06-28 JP JP5156611A patent/JPH0715129A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0804053A1 (de) * | 1996-04-23 | 1997-10-29 | Robert Bosch Gmbh | Baugruppenträger mit wenigstens einem wärmeerzeugenden Bauelement |
| KR100272806B1 (ko) * | 1996-05-23 | 2001-04-02 | 가타오카 마사타카 | 단자가부착된부품의설치구조 |
| US6510038B1 (en) | 1996-11-19 | 2003-01-21 | Tdk Corporation | High-voltage feedthrough capacitor |
| JP2013062295A (ja) * | 2011-09-12 | 2013-04-04 | Sumitomo Wiring Syst Ltd | プリント回路板及びプリント回路板の製造方法 |
| JP2015119134A (ja) * | 2013-12-20 | 2015-06-25 | パナソニックＩｐマネジメント株式会社 | 電子部品実装システムおよび電子部品実装方法ならびに電子部品実装装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| KR100239406B1 (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| US7413926B2 (en) | Methods of making microelectronic packages | |
| JP3459804B2 (ja) | 半導体装置 | |
| US5952719A (en) | Metal ball grid electronic package having improved solder joint | |
| JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
| JPH11150135A (ja) | 熱伝導性が良好な導電性ペースト及び電子部品 | |
| JP3169781B2 (ja) | 半導体装置用のリードフレーム | |
| JPH0715129A (ja) | 表面実装型半導体装置の実装構造および実装方法 | |
| JP2002313985A (ja) | チップサイズパッケージの製造方法 | |
| JP3508478B2 (ja) | 半導体装置の製造方法 | |
| JPH06169051A (ja) | リードフレームとその製造方法並びに半導体パッケージ | |
| JP3125891B2 (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3070544B2 (ja) | ボール・グリッド・アレイ型半導体装置 | |
| JPH10107172A (ja) | 配線基板とそれを用いた半導体装置 | |
| JPH10284648A (ja) | 半導体装置 | |
| JPH03208355A (ja) | 半導体装置及びその製造方法 | |
| JP3215851B2 (ja) | 樹脂封止型半導体装置およびその製造法 | |
| JP2532543B2 (ja) | 半導体装置 | |
| JP3615368B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |