JP3615368B2 - チップサイズパッケージ及びその製造方法 - Google Patents
チップサイズパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP3615368B2 JP3615368B2 JP29031497A JP29031497A JP3615368B2 JP 3615368 B2 JP3615368 B2 JP 3615368B2 JP 29031497 A JP29031497 A JP 29031497A JP 29031497 A JP29031497 A JP 29031497A JP 3615368 B2 JP3615368 B2 JP 3615368B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- resin
- conductive
- chip size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チップサイズパッケージおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器が小型化・薄型化するに伴い、それに使用される半導体集積回路のパッケージも小型化・薄型化している。その種のパッケージのなかでも、大きさが半導体集積回路の大きさと概ね同じパッケージはチップサイズパッケージと呼ばれ、テープキャリア方式、セラミックスキャリア方式、樹脂射止方式、ＬＯＣ方式など種々のタイプのものが開発されている（日経マイクロデバイス」１９９５年２月号９６頁）。
【０００３】
しかしながら、従来のチップサイズパッケージでは、半導体集積回路をウエハから切り出した後、各々のチップサイズパッケージを作製しているため、専用の金型を必要とするので製造価格が高くなっていた。さらに、半導体集積回路をウエハから切り出した後で、各々のチップサイズパッケージを作製するようになるので工程数が多くなり、製造中に信頼性を低下させるという問題があった。
【０００４】
また、キャリア方式のチップサイズパッケージでは、バンプを有するポリイミド配線基板あるいはセラミックス配線基板上に半導体集積回路を実装し、次に、これを目的の配線基板に実装する形態をとっているため、半導体集積回路を配線基板に実装するのに実装工程を２回行うこととなり、工程数が多くなることで高価格になる問題があった。
【０００５】
また、ＬＯＣ方式は専用のリードフレームおよび射止用金型を作成せねばならず、さらにワイヤボンディングも必要なことから、低価格化は困難である。
一方、従来のエポキシ樹脂のモールドにおいては、金型と樹脂との接着を防ぐ目的で離型剤が添加されていた。前記離型剤により半導体集積回路及びその周辺の金属との接着力が弱くなるために、信頼性が低下する問題があった。
【０００６】
これらに対して、特開平７−１６１７６４号には、電極パッド上にバンプを形成したウエハの半導体集積回路形成面全面をバンプの先端部が露出する厚さの樹脂で被覆し、場合によってはバンプの先端の樹脂を除去したのち、個々の半導体集積回路に切り離す方法が開示されている。
【０００７】
また、特開平９−６４０４９号には、電極パッド上にバンプを形成したウエハの半導体集積回路形成面全面を樹脂で被覆し、バンプの先端を露出させた後、その露出部分に半田球体を形成したり、ウエハの半導体集積回路を形成する面の全てを樹脂で被覆し、部分的に樹脂を除去した後その部分にバンプを形成し、さらに半田球体を形成する技術が開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、これらの技術においてバンプの形成方法は、いずれも材科として金、銅あるいは半田等を使用した蒸着法やメッキ法あるいはスタッドバンプ法であり、複雑な工程が必要なため高価がつ不純物による信頼性低下を招きやすいという問題があった。
【０００９】
また、一度樹脂で被覆した後でバンプを形成するため、所定の部分の樹脂を除去する方法では工程が複雑になり、高価格となる。なお、スタッドバンプでは、高さおよび形状を一定に形成できない問題があった。さらには、形成面上にダメージが加わるため、集積回路形成面上に電極パッドを配置できない等の問題があった。
【００１０】
さらに、これらの方法では、パッケージの電極面積は半導体集積回路の電極面積よりも大きくはできないため、パッケージを基板に実装する際に微細配線が可能な高価な基板を使用しなければならない問題があった。また、パッケージ後のバーンインテスト等による検査においても高価な検査装置あるいはソケット等を使用しなければならなかった。
【００１１】
一方、これらの他にも半導体集積回路にバンプを形成し、これをフェースダウン方式で直接基板に実装する方法が提案され、実用化されている。しかし、この方法では半導体集積回路の保護が全くなされておらず、機械的にも弱いものであった。
【００１２】
本発明は前述の問題点にかんがみ、形状が均一で種々の材料が適用可能であるという特徴を有する導電性球体を電極上に配置した後、樹脂を被覆し、さらに導電性球体の一部を露出させることで従来法の工程の複雑さ、高価格、信頼性低下という問題点を解決し、金型を用いることなく、工程数を低減して、低価格化を図ることができ、信頼性を向上させ、半導体集積回路の保護が十分なチップサイズパッケージ及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
前記目的を達成するために、本発明のチップサイズパッケージは、半導体集積回路の電極に接続される導電性球体と、前記半導体集積回路および導電性球体の周囲を覆う樹脂とを具備し、前記導電性球体の一部が前記樹脂から突出して露出していることを特徴としている。
【００１４】
また、本発明のチップサイズパッケージの他の特徴とするところは、前記のチップサイズパッケージにおいて、前記導電性球体の露出面積が前記半導体集積回路の電極面積の１．５倍以上であることを特徴としている。
【００１５】
また、本発明のチップサイズパッケージの製造方法の特徴とするところは、ウエハに複数の半導体集積回路を形成する工程と、前記半導体集積回路の個々の電極に接続される導電性球体を配置する工程と、前記半導体集積回路および導電性球体を樹脂で金型を用いることなく被覆する工程と、前記導電性球体の一部が突出して露出するように前記樹脂を除去する工程と、個々の半導体集積回路を切り出す工程とを有することを特徴としている。
【００１６】
また、本発明のチップサイズパッケージの製造方法の他の特徴とするところは、ウエハに複数の半導体集積回路を形成する工程と、前記半導体集積回路の個々の電極に接続される導電性球体を配置する工程と、前記半導体集積回路および導電性球体を樹脂で金型を用いることなく被覆する工程と、前記導電性球体の突出した露出面積が前記半導体集積回路の電極面積の1.5倍以上となるように前記樹脂を除去する工程と、個々の半導体集積回路を切り出す工程とを有することを特徴としている。
【００１７】
【発明の実施の形態】
以下に、本発明の実施の形態を詳細に説明する。
まず、複数の半導体集積回路領域が形成されたウエハの各電極上に導電性球体を配置する。この際、導電性球体は従来バンプとして使用されている金、銅あるいは半田等の材料に限らず、導電性を持ち所定の大きさの球体が製造可能な材質であればいずれでもよい。
【００１８】
すなわち、従来のバンプ形成方法により制約されていた限られた材質ではなく、半導体集積回路の電極材質および実装する基板の電極材質に鑑み、経時変化により信頼性上問題となりやすい金属間化合物等を生成しない材質を選ぶことができる。さらに、熱サイクルによる負荷応力に対し、変形が容易な材質を選択することで接合面への負荷を小さくすることもできる。
【００１９】
また、従来のバンプ形成法ではパッケージング後の電極面積は、バンプ形成法により制約を受けるが、本実施の形態では種々の大きさの導電性球体を使用することでウエハ上の電極の接続部面積はそのままでパッケージング後の電極面積を自由に変えることができる。
【００２０】
なお、本実施の形態の製造方法では、導電性球体の露出面積が半導体集積回路の電極面積の１．５倍以上にできるという特徴があるが、パッケージによっては必ずしも１．５倍以上である必要はない。しかし、僅かに大きいような場合には従来法でも可能なため、本発明の優位性が得られる範囲として１．５倍以上とした。
【００２１】
また、電極に接続される導電性球体を配置する方法は特に指定するものではないが、加圧、加熱、超音波振動付加等による接合を組み合わせて行うことが望ましい。特に、半導体集積回路の電極と同一位置となるようにして複数の吸着孔が設けられた配列基板に微振動により浮遊させた導電性球体を吸着させ、さらに余分に吸着した導電性球体を超音波振動により除去し、導電性球体群を被接合部に接合する方法を用いれば、本実施の形態の特徴を損なわず安価に信頼性の高い接合が可能となる。
【００２２】
なお、強い加圧を行った場合球体の変形が生じるが、隣接する球体同志が接触しなければ問題はない。また、非常に弱い加圧であっても、樹脂被覆後は圧縮力が作用するため接続上の問題はない。
【００２３】
次に、導電性球体の固定をより強固にし、熱サイクル時の負荷応力から接続を守るため、あるいは湿度や腐食等の外部環境から半導体集積回路を保護するために樹脂を被覆する。
【００２４】
この際、樹脂の厚みは球体の直径以上であっても以下であっても外部環境から半導体集積回路を保護することができる厚みであればかまわない。また、樹脂の種類についてもいずれでもかまわないが、直接半導体集積回路に接触するため、高温と水分による腐食成分の溶出を考えると現在工業的に高純度の製品が製造可能なエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等が適当である。なお、本実施の形態においては金型を用いないので、樹脂に離型剤を添加する必要はない。
【００２５】
また、樹脂とウエハおよび導電性球体の接着を促進するためカップリング剤等を用いることができる。なお、被覆後、樹脂によっては熱硬化処理等を行うのが望ましい。
【００２６】
さらに、導電性球体を被覆している樹脂の一部を除去することで半導体集積回路と外部との接続を可能にする。樹脂の一部を除去する方法としては、研磨したり、高温のツールにより炭化除去したりするなどの方法がある。特に、導電性球体を使用すると高さのばらつきが少ないため、研磨する高さにより突出して露出する導電性球体の露出面積を自由に調整できるという特徴がある。
【００２７】
以上の処理をウエハで行い、最終的には各々の半導体集積回路を切り離してチップサイズパッケージとする。このようにウエハからの半導体集積回路の切り離しを最後に行うため、パッケージ化の作業を全てウエハ単位で行うことができるので、工数を削減できて、低価格化を実現することができる。
【００２８】
また、半導体集積回路表面に樹脂を被覆しているので、いわゆる樹脂モールドとほぼ同じ信頼性を保証できる。すなわち、パッケージが半導体集積回路領域とほぼ同じ小さいままで、強度的にも、耐湿性等においても、いわゆるモールドパッケージと同等の信頼性を確保することができる。
【００２９】
また、通常は半導体集積回路の動作を確認するためバーンイン等による検査が行われるが、本実施の形態の方法によるパッケージは、電極面積を必要な大きさにすることができるため、一般的なプローブあるいはソケットを便用して動作の確認を行うようにすることができる。
【００３０】
【実施例】
以下、本発明の実施例について図面を参照しながら説明する。
図１は、本発明の実施例を示すウエハ製造工程の一部断面図(模式図)である。
【００３１】
この図において、３は半導体集積回路を形成したウエハ、２は電極、１は導電性球体である。本実施例では電極材料はアルミニウムを用いたが、電極の形成は従来の材科および技術を用いればよく、特に新しいものを必要としない。
【００３２】
また、導電性球体として、Ａｕ、Ｎｉ、ＡｕメッキＣｕ、３７％Ｐｂ一Ｓｎ、３．５％Ａｇ−Ｓｎ、５０％Ｐｂ−Ｉｎ、３．１％Ｓｉ−Ａｌ、２０％Ｓｎ−Ａｕの８種類の材科で８０μｍおよび１７５μｍ径の球体を製造したものを使用し、１６種類のウエハを作成した。
【００３３】
次に、図１(a)に示される樹脂被覆を行った。この実施例では、熱硬化性液体エポキシ樹脂4を用い、硬化熱処理を行った。
さらに、導電性球体1の頭部までの研磨を行った。
【００３４】
最後に、ウエハを個々の半導体集積回路領域に切り分け、チップサイズパッケージとした。なお、電極間ピッチは２００μｍであった。
【００３５】
本実施例では樹脂により導電性球体を約１５μm被覆している。
【００３６】
図１(b)は、ウエハ面と平行な面となるよう研磨した後を示している。この実施例は、樹脂４の被覆を絶縁性・耐環境特性から最小限の厚みにできることを示したものである。
【００３７】
以上のように、すべての種類の導電性球体についてチップサイズパッケージを作成した後、ソケットに装着して高温保管、温度サイクル、熱衝撃、ＰＴＨＢ試験等の信頼性評価を行った。いずれの実施例においてもリードフレームを使用した従来のパッケージと同様の十分な信頼性を有することが確かめられた。
【００３８】
【発明の効果】
本発明は前述したように、本発明によれば、金型を用いることなく、工程数を低減して、低価格化を図ることができるとともに、信頼性を向上させ、半導体集積回路の保護が十分なチップサイズパッケージ及びその製造方法を提供することが可能となった。
【図面の簡単な説明】
【図１】本発明の実施例を示すウエハの一部断面図である。
【符号の説明】
１ 導電性球体
２ 電極
３ 半導体集積回路が形成されたウエハ
４ 樹脂
【発明の属する技術分野】
本発明は、チップサイズパッケージおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器が小型化・薄型化するに伴い、それに使用される半導体集積回路のパッケージも小型化・薄型化している。その種のパッケージのなかでも、大きさが半導体集積回路の大きさと概ね同じパッケージはチップサイズパッケージと呼ばれ、テープキャリア方式、セラミックスキャリア方式、樹脂射止方式、ＬＯＣ方式など種々のタイプのものが開発されている（日経マイクロデバイス」１９９５年２月号９６頁）。
【０００３】
しかしながら、従来のチップサイズパッケージでは、半導体集積回路をウエハから切り出した後、各々のチップサイズパッケージを作製しているため、専用の金型を必要とするので製造価格が高くなっていた。さらに、半導体集積回路をウエハから切り出した後で、各々のチップサイズパッケージを作製するようになるので工程数が多くなり、製造中に信頼性を低下させるという問題があった。
【０００４】
また、キャリア方式のチップサイズパッケージでは、バンプを有するポリイミド配線基板あるいはセラミックス配線基板上に半導体集積回路を実装し、次に、これを目的の配線基板に実装する形態をとっているため、半導体集積回路を配線基板に実装するのに実装工程を２回行うこととなり、工程数が多くなることで高価格になる問題があった。
【０００５】
また、ＬＯＣ方式は専用のリードフレームおよび射止用金型を作成せねばならず、さらにワイヤボンディングも必要なことから、低価格化は困難である。
一方、従来のエポキシ樹脂のモールドにおいては、金型と樹脂との接着を防ぐ目的で離型剤が添加されていた。前記離型剤により半導体集積回路及びその周辺の金属との接着力が弱くなるために、信頼性が低下する問題があった。
【０００６】
これらに対して、特開平７−１６１７６４号には、電極パッド上にバンプを形成したウエハの半導体集積回路形成面全面をバンプの先端部が露出する厚さの樹脂で被覆し、場合によってはバンプの先端の樹脂を除去したのち、個々の半導体集積回路に切り離す方法が開示されている。
【０００７】
また、特開平９−６４０４９号には、電極パッド上にバンプを形成したウエハの半導体集積回路形成面全面を樹脂で被覆し、バンプの先端を露出させた後、その露出部分に半田球体を形成したり、ウエハの半導体集積回路を形成する面の全てを樹脂で被覆し、部分的に樹脂を除去した後その部分にバンプを形成し、さらに半田球体を形成する技術が開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、これらの技術においてバンプの形成方法は、いずれも材科として金、銅あるいは半田等を使用した蒸着法やメッキ法あるいはスタッドバンプ法であり、複雑な工程が必要なため高価がつ不純物による信頼性低下を招きやすいという問題があった。
【０００９】
また、一度樹脂で被覆した後でバンプを形成するため、所定の部分の樹脂を除去する方法では工程が複雑になり、高価格となる。なお、スタッドバンプでは、高さおよび形状を一定に形成できない問題があった。さらには、形成面上にダメージが加わるため、集積回路形成面上に電極パッドを配置できない等の問題があった。
【００１０】
さらに、これらの方法では、パッケージの電極面積は半導体集積回路の電極面積よりも大きくはできないため、パッケージを基板に実装する際に微細配線が可能な高価な基板を使用しなければならない問題があった。また、パッケージ後のバーンインテスト等による検査においても高価な検査装置あるいはソケット等を使用しなければならなかった。
【００１１】
一方、これらの他にも半導体集積回路にバンプを形成し、これをフェースダウン方式で直接基板に実装する方法が提案され、実用化されている。しかし、この方法では半導体集積回路の保護が全くなされておらず、機械的にも弱いものであった。
【００１２】
本発明は前述の問題点にかんがみ、形状が均一で種々の材料が適用可能であるという特徴を有する導電性球体を電極上に配置した後、樹脂を被覆し、さらに導電性球体の一部を露出させることで従来法の工程の複雑さ、高価格、信頼性低下という問題点を解決し、金型を用いることなく、工程数を低減して、低価格化を図ることができ、信頼性を向上させ、半導体集積回路の保護が十分なチップサイズパッケージ及びその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
前記目的を達成するために、本発明のチップサイズパッケージは、半導体集積回路の電極に接続される導電性球体と、前記半導体集積回路および導電性球体の周囲を覆う樹脂とを具備し、前記導電性球体の一部が前記樹脂から突出して露出していることを特徴としている。
【００１４】
また、本発明のチップサイズパッケージの他の特徴とするところは、前記のチップサイズパッケージにおいて、前記導電性球体の露出面積が前記半導体集積回路の電極面積の１．５倍以上であることを特徴としている。
【００１５】
また、本発明のチップサイズパッケージの製造方法の特徴とするところは、ウエハに複数の半導体集積回路を形成する工程と、前記半導体集積回路の個々の電極に接続される導電性球体を配置する工程と、前記半導体集積回路および導電性球体を樹脂で金型を用いることなく被覆する工程と、前記導電性球体の一部が突出して露出するように前記樹脂を除去する工程と、個々の半導体集積回路を切り出す工程とを有することを特徴としている。
【００１６】
また、本発明のチップサイズパッケージの製造方法の他の特徴とするところは、ウエハに複数の半導体集積回路を形成する工程と、前記半導体集積回路の個々の電極に接続される導電性球体を配置する工程と、前記半導体集積回路および導電性球体を樹脂で金型を用いることなく被覆する工程と、前記導電性球体の突出した露出面積が前記半導体集積回路の電極面積の1.5倍以上となるように前記樹脂を除去する工程と、個々の半導体集積回路を切り出す工程とを有することを特徴としている。
【００１７】
【発明の実施の形態】
以下に、本発明の実施の形態を詳細に説明する。
まず、複数の半導体集積回路領域が形成されたウエハの各電極上に導電性球体を配置する。この際、導電性球体は従来バンプとして使用されている金、銅あるいは半田等の材料に限らず、導電性を持ち所定の大きさの球体が製造可能な材質であればいずれでもよい。
【００１８】
すなわち、従来のバンプ形成方法により制約されていた限られた材質ではなく、半導体集積回路の電極材質および実装する基板の電極材質に鑑み、経時変化により信頼性上問題となりやすい金属間化合物等を生成しない材質を選ぶことができる。さらに、熱サイクルによる負荷応力に対し、変形が容易な材質を選択することで接合面への負荷を小さくすることもできる。
【００１９】
また、従来のバンプ形成法ではパッケージング後の電極面積は、バンプ形成法により制約を受けるが、本実施の形態では種々の大きさの導電性球体を使用することでウエハ上の電極の接続部面積はそのままでパッケージング後の電極面積を自由に変えることができる。
【００２０】
なお、本実施の形態の製造方法では、導電性球体の露出面積が半導体集積回路の電極面積の１．５倍以上にできるという特徴があるが、パッケージによっては必ずしも１．５倍以上である必要はない。しかし、僅かに大きいような場合には従来法でも可能なため、本発明の優位性が得られる範囲として１．５倍以上とした。
【００２１】
また、電極に接続される導電性球体を配置する方法は特に指定するものではないが、加圧、加熱、超音波振動付加等による接合を組み合わせて行うことが望ましい。特に、半導体集積回路の電極と同一位置となるようにして複数の吸着孔が設けられた配列基板に微振動により浮遊させた導電性球体を吸着させ、さらに余分に吸着した導電性球体を超音波振動により除去し、導電性球体群を被接合部に接合する方法を用いれば、本実施の形態の特徴を損なわず安価に信頼性の高い接合が可能となる。
【００２２】
なお、強い加圧を行った場合球体の変形が生じるが、隣接する球体同志が接触しなければ問題はない。また、非常に弱い加圧であっても、樹脂被覆後は圧縮力が作用するため接続上の問題はない。
【００２３】
次に、導電性球体の固定をより強固にし、熱サイクル時の負荷応力から接続を守るため、あるいは湿度や腐食等の外部環境から半導体集積回路を保護するために樹脂を被覆する。
【００２４】
この際、樹脂の厚みは球体の直径以上であっても以下であっても外部環境から半導体集積回路を保護することができる厚みであればかまわない。また、樹脂の種類についてもいずれでもかまわないが、直接半導体集積回路に接触するため、高温と水分による腐食成分の溶出を考えると現在工業的に高純度の製品が製造可能なエポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等が適当である。なお、本実施の形態においては金型を用いないので、樹脂に離型剤を添加する必要はない。
【００２５】
また、樹脂とウエハおよび導電性球体の接着を促進するためカップリング剤等を用いることができる。なお、被覆後、樹脂によっては熱硬化処理等を行うのが望ましい。
【００２６】
さらに、導電性球体を被覆している樹脂の一部を除去することで半導体集積回路と外部との接続を可能にする。樹脂の一部を除去する方法としては、研磨したり、高温のツールにより炭化除去したりするなどの方法がある。特に、導電性球体を使用すると高さのばらつきが少ないため、研磨する高さにより突出して露出する導電性球体の露出面積を自由に調整できるという特徴がある。
【００２７】
以上の処理をウエハで行い、最終的には各々の半導体集積回路を切り離してチップサイズパッケージとする。このようにウエハからの半導体集積回路の切り離しを最後に行うため、パッケージ化の作業を全てウエハ単位で行うことができるので、工数を削減できて、低価格化を実現することができる。
【００２８】
また、半導体集積回路表面に樹脂を被覆しているので、いわゆる樹脂モールドとほぼ同じ信頼性を保証できる。すなわち、パッケージが半導体集積回路領域とほぼ同じ小さいままで、強度的にも、耐湿性等においても、いわゆるモールドパッケージと同等の信頼性を確保することができる。
【００２９】
また、通常は半導体集積回路の動作を確認するためバーンイン等による検査が行われるが、本実施の形態の方法によるパッケージは、電極面積を必要な大きさにすることができるため、一般的なプローブあるいはソケットを便用して動作の確認を行うようにすることができる。
【００３０】
【実施例】
以下、本発明の実施例について図面を参照しながら説明する。
図１は、本発明の実施例を示すウエハ製造工程の一部断面図(模式図)である。
【００３１】
この図において、３は半導体集積回路を形成したウエハ、２は電極、１は導電性球体である。本実施例では電極材料はアルミニウムを用いたが、電極の形成は従来の材科および技術を用いればよく、特に新しいものを必要としない。
【００３２】
また、導電性球体として、Ａｕ、Ｎｉ、ＡｕメッキＣｕ、３７％Ｐｂ一Ｓｎ、３．５％Ａｇ−Ｓｎ、５０％Ｐｂ−Ｉｎ、３．１％Ｓｉ−Ａｌ、２０％Ｓｎ−Ａｕの８種類の材科で８０μｍおよび１７５μｍ径の球体を製造したものを使用し、１６種類のウエハを作成した。
【００３３】
次に、図１(a)に示される樹脂被覆を行った。この実施例では、熱硬化性液体エポキシ樹脂4を用い、硬化熱処理を行った。
さらに、導電性球体1の頭部までの研磨を行った。
【００３４】
最後に、ウエハを個々の半導体集積回路領域に切り分け、チップサイズパッケージとした。なお、電極間ピッチは２００μｍであった。
【００３５】
本実施例では樹脂により導電性球体を約１５μm被覆している。
【００３６】
図１(b)は、ウエハ面と平行な面となるよう研磨した後を示している。この実施例は、樹脂４の被覆を絶縁性・耐環境特性から最小限の厚みにできることを示したものである。
【００３７】
以上のように、すべての種類の導電性球体についてチップサイズパッケージを作成した後、ソケットに装着して高温保管、温度サイクル、熱衝撃、ＰＴＨＢ試験等の信頼性評価を行った。いずれの実施例においてもリードフレームを使用した従来のパッケージと同様の十分な信頼性を有することが確かめられた。
【００３８】
【発明の効果】
本発明は前述したように、本発明によれば、金型を用いることなく、工程数を低減して、低価格化を図ることができるとともに、信頼性を向上させ、半導体集積回路の保護が十分なチップサイズパッケージ及びその製造方法を提供することが可能となった。
【図面の簡単な説明】
【図１】本発明の実施例を示すウエハの一部断面図である。
【符号の説明】
１ 導電性球体
２ 電極
３ 半導体集積回路が形成されたウエハ
４ 樹脂
Claims (4)
- 半導体集積回路の電極に接続される導電性球体と、前記半導体集積回路および導電性球体の周囲を覆う樹脂とを具備し、
前記導電性球体の一部が前記樹脂から突出して露出していることを特徴とするチップサイズパッケージ。 - 前記導電性球体の露出面積が前記半導体集積回路の電極面積の１.５倍以上であることを特徴とする請求項1に記載のチップサイズパッケージ。
- ウエハに複数の半導体集積回路を形成する工程と、
前記半導体集積回路の個々の電極に接続される導電性球体を配置する工程と、
前記半導体集積回路および導電性球体を樹脂で金型を用いることなく被覆する工程と、
前記導電性球体の一部が突出して露出するように前記樹脂を除去する工程と、
前記半導体集積回路を個々に切り出す工程とを有することを特徴とするチップサイズパッケージの製造方法。 - ウエハに複数の半導体集積回路を形成する工程と、
前記半導体集積回路の個々の電極に接続される導電性球体を配置する工程と、
前記半導体集積回路および導電性球体を樹脂で金型を用いることなく被覆する工程と、
前記導電性球体の突出した露出面積が前記半導体集積回路の電極面積の1.5倍以上となるように前記樹脂を除去する工程と、
前記半導体集積回路を個々に切り出す工程とを有することを特徴とするチップサイズパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29031497A JP3615368B2 (ja) | 1997-10-07 | 1997-10-07 | チップサイズパッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29031497A JP3615368B2 (ja) | 1997-10-07 | 1997-10-07 | チップサイズパッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111754A JPH11111754A (ja) | 1999-04-23 |
| JP3615368B2 true JP3615368B2 (ja) | 2005-02-02 |
Family
ID=17754502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29031497A Expired - Fee Related JP3615368B2 (ja) | 1997-10-07 | 1997-10-07 | チップサイズパッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615368B2 (ja) |
-
1997
- 1997-10-07 JP JP29031497A patent/JP3615368B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11111754A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020220A (en) | Compliant semiconductor chip assemblies and methods of making same | |
| US6194250B1 (en) | Low-profile microelectronic package | |
| US6163463A (en) | Integrated circuit chip to substrate interconnection | |
| US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| JP2986095B2 (ja) | 表面実装型半導体パッケージ | |
| US5786271A (en) | Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package | |
| US6444497B2 (en) | Method and apparatus for reducing BGA warpage caused by encapsulation | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| US6841884B2 (en) | Semiconductor device | |
| US6261869B1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
| US6696319B2 (en) | Method of attaching semiconductor devices on a switching device and such an attached device | |
| JP3866777B2 (ja) | 半導体装置及びその製造方法 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3615368B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JP3552660B2 (ja) | 半導体装置の製造方法 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20030070836A1 (en) | PGA chip package and process for same | |
| JP2000012621A (ja) | 半導体装置およびその製造方法 | |
| JP2003258156A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041029 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |