TW477974B - Plateline sensing - Google Patents

Plateline sensing Download PDF

Info

Publication number
TW477974B
TW477974B TW089110604A TW89110604A TW477974B TW 477974 B TW477974 B TW 477974B TW 089110604 A TW089110604 A TW 089110604A TW 89110604 A TW89110604 A TW 89110604A TW 477974 B TW477974 B TW 477974B
Authority
TW
Taiwan
Prior art keywords
patent application
item
transistor
line
scope
Prior art date
Application number
TW089110604A
Other languages
English (en)
Inventor
Johann Alsmeier
Ulrike Gruening
Gerhard Mueller
Young-Jin Park
Original Assignee
Infineon Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW477974B publication Critical patent/TW477974B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

477974 A7 B7 五、發明說明（I ) 發明背景 發明頜域 (請先閱讀背面之注意事項再填寫本頁) 一般而言，本發明係有關一種積體電路，特別地，本發 明係有關一種經由陽極線而感測記憶體單元的方法。 相關技術說明 參照第1圖，其中顯示的是一個習知動態隨機存取記憶體 1 0 1。如圖所示，這個記憶體單元包括一個單元電晶體1 1 〇 和一個單元電容器1 5 0。該電晶體的第一接面1 1 1是耦合於 位元線1 2 5上，而其第二接面1 1 2則是耦合於該電容器上。 該電晶體的閘極是耦合於字元線1 2 6上。 該電容器包括由一個介電層1 5 9間隔開的一個第一電極 1 5 3和’ 一個第二電極1 5 7。該單元電容器的第一電極1 5 3是 耦合於該電晶體的第二接面1 1 2上。該第一電極係扮演著用 於儲存的儲存節點角色且通常稱爲儲存節點電極。該第二 電極可能是耦合於恆常電壓源1 8 0上且通常稱爲陽極電極 〇 經濟部智慧財產局員工消費合作社印製 依行和列的方式配置許多單元以形成一個在列方向上由 字元線加以連接且在行方向上由位元線加以連接的單元陣 列。該單元電容器的第二電極或是電鍍電極常會於陣列內 爲各單元扮演著共同陽極的角色。 該陣列的各位元線都是耦合於各感測放大器上以利記億 體的取用。使每一個感測放大器耦合於一對位元線上。吾 人稱該位元線對中含有所選出記憶體單元的位元線爲真實 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 477974 經濟部智慧財產局員工消費合作社印制衣 A7 B7___ 五、發明說明（2 ) 位元線而稱另一個位兀線爲互補位兀線。 吾人係藉由發動字元線而取用記憶體單元以便使電晶體 變成導電並使位元線連接到儲存節點上。對一個讀取作業 而言，吾人會將儲存於記憶體單元內的資訊送到位元線上 。來自記憶體單元的電荷會在該位元線對上產生一個電壓 微分。感測放大器會.感測該微分電壓並將之放大而產生一 個代表儲存於該單元內之資訊的信號。於一個寫入作業中 ，感測放大器會對真實位元線充電使達到一個代表將要儲 存於該單元內之資訊的電壓位準。 第2圖係用以顯示一種習知記憶單元之作業的時序圖20 1 。其中顯示了 一個陽極電極（PE)，一個真實位元線（BL )， 一個位元線（WL )，以及一個儲存節點（SN )等各信號。如圖 所示，該單元電容器的陽極電極是連接到一個恆常電壓源 Vpe上，這個電壓源Vpe是例如大約Vblh/2，其中Vblh是等於 位元線的高位準。對一個寫入作業2 7 0而言，吾人會對BL 充電使達到一個等於將要寫入到該單元內之資訊的電壓位 準。發動該字元線（標示爲WL = Vp p )會使儲存節點連接到該 位兀線上’在將資料寫入到該單元內之後，使該字兀線休 止（例如W L = 0 )以隔離或浮動該儲存節點。 於準備一個讀取作業2 6 0或是一個記憶體單元期間，一個 均等電路會使該位元線對等於一個電壓位準Vbleq。這個 V b I e q例如是等於大約V b i h / 2。其他像V D D / 2之類的數値也是 很有用的。發動該字元線以完成讀取作業。發動該字元線 本紙張尺度適用中國國家標準(CNS)A4規格（21〇 X 297 ----------‘裝--------訂 -------- (請先閱讀背面之注意事項再填寫本頁) 477974 A7 B7 五、發明說明（3 ) 會使儲存節點連接到該位元線上。取決於所儲存的數値而 稍微拉高或拉低該位元線以便在該位元線對之間產生一個 正或負的差動電壓。 (請先閱讀背面之注意事項再填寫本頁) 讀取作業會使儲存節點放電到大約vbleq。爲了將資訊重 新儲存回記憶體單元上，吾人會在讀取作業之後執行重儲 存作業2 9 0。 如上所述，習知DRAM 1C會透過該單元電晶體的接面而感 測儲存於單元電容器之儲存節點內的資訊。這種記憶體單 元感測法會需要一個位元線與該單元電晶體的接面之間的 接點。這個要求會很難使單元設計含有一個例如小於6F2 ( 其中F是最小尺寸大小）的單元面積以容納該位元線接點， 特別是若該單元電容器係一種堆疊電容器時。 顯然可以從前述討論看出，吾人想要提供一種有利於較 小單元大小的改良感測法。 發明槪述 經濟部智慧財產局員工消費合作社印製 本發明係有關一種感測來自記億體單元之資訊的方法。 根據本發明，吾人能夠經由一個陽極線而感測來自記憶體 單元的資訊。其中使用的記憶體單元包括一個耦合於電容 器上的電晶體。位元線是耦合於該電晶體的某一接面上而 字元線是耦合於其閘極上。於某一實施例中，提供了一種 陽極線。這個陽極線是耦合於一個電容器上且耦合於一個 感測放大器上，使吾人能夠直接從該電容器感測資訊。 圖式簡單說明 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 477974 A7 --------B7 _ 五、發明說明（4 ) 第1圖顯示的是一種習知記憶體單元； 第2圖係用以顯示一種習知記憶體單元之作業的時序圖 ^ 第3 a - b圖顯示的是一些根據本發明之記憶體單元的較佳 實施例；以及 第4圖係用以顯示一種根據本發明某一實施例之記憶體 單元作業的時序圖。 細說明 ， 本發明係有關一種用於記憶體單元的感測法。這種感測 法可以應用於像包含動態隨機存取記憶體（DRAM s )的隨機 存取記憶體（RAMs)、像Rambus DRAMs和SLDRAMs之類的高 速 DRAMs、鐵電型 RAMs、同步 DRAMs(SDRAMs)、合倂的 DRAM-邏輯晶片（埋藏式DRAMs )、或其他型式的記憶體ICs或邏輯 I C s之類的半導體積體電路。 根據本發明的感測法係使用一個陽極線而將資訊傳送到 記憶體單元上並自其上傳送出來。透過陽極線而感測資訊 習其 的。 K 點 Ξ6 資優 則多 感很 線了 元供 位提 過用 透使 與的 是線 法極 方陽 的 的 反 相 法 測 感 知 的 線 極 陽 白 導 個 1 中 -----------ΦΜ k------訂---------線·- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 人位 吾同 ， 共 如個 例一 〇 成 性形 彈而 的起 供一 提在 者接 ΓΤ S 討3 設線 爲元 上位 計各 設的 線列 元陣 位憶 在記 是使 點夠 優 匕匕 種可個 各線一 .的元成 線位形 元各以 字的元 各列單 於陣fi 對該意 相)°IB1 有直有 f垂所 f 是了 它或接 使、連 是角上 或對其 線 、， 元行板 向 定 括同 包共 乎 I® 。 如導線 例個元 位 本紙張尺度適用中國國家標準（CNS)A4規格（21〇x 297公釐） 477974 A7 B7____ 五、發明說明（S) 該導電板可包括金屬、攙雜的多晶矽、或是其他導電材料 。在位元線設計上的彈性會有利於像6F2或更小之類的較 小尺寸大小。 、 (請先閱讀背面之注意事項再填寫本頁) 可替代地，吾人可以將各位元線形成於基板內。例如， 吾人可以植入攙雜物而於矽基板內形成重劑量攙雜區域或 位阱以便產生一些落在各陣列電晶體底下的埋藏式位元線 。吾人可以將這些阱塑造成一些長條或線段以連接許多單 元。這些長條可含有相對於該字元線的各種定向。例如， 使這些長條耦合在一起以形成一個共同位元線。同時，吾 人可以使用一個共同阱以扮演著該共同位元線的角色。各 埋藏式位元線是有利的，因爲它們的應用使吾人能夠增加 一個其上可以形成電容器（例如堆疊電容器）的表面積並且 提供更多用來形成該電容器的平坦表面，而引致改良的處 理視窗以及更好的產量。 較佳實施例的說明 第3 a圖顯示的是一種根據本發明某一實施例之記憶體單 元3 0 1 。如圖所示，這個記憶體單元包括一個接達電晶體 經濟部智慧財產局員工消費合作社印製
3 1 0和一個單元電容器3 50。該接連電晶體包括一個例如像 P-型FET(pFET)或是η-型FET(nFET)之類的場效電晶體（FET) 。吾人可以植入這種FET當作一種垂直的單元電晶體。垂直 單元電晶體可以參見例如W . F . R i c h a r d s ο η等人發表於1 9 8 5 IEDM Tech. Digest, ρ· 7 1 4 - 7 1 7 ( 1 9 8 5 )標題爲「溝渠電晶體 的交叉點 DRAM單元（A trench transistor cross-point DRAM 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 477974 經濟部智慧財產局員工消費合作社印製 A7 ____B7_____ 五、發明說明（6 ) ^ cell)」以及 K. Sunouchi等人發表於 1 9 8 9 IEDM 丁 ech.Digest，p.23-26(1989)標題爲「用於 64/256 百萬位元 DRAM之圍繞閘電晶體（SGT)單兀（A surrounding gate transistor(SGT)cell for 64/256Mbit DRAM)」之論文中 的說明，在所有目的下將這兩份文件列爲參考文獻。使用 平面電晶體或是其他型式之電晶體也是很有用的。 該電晶體的第一接面3 1 1是耦合於位元線3 2 5上。該位元 線是耦合於一個電壓源上。根據本發明某一實施例的該位 元線會爲該記憶體陣列內的個單元扮演著一個共同位元線 的角色。該位元線可由例如金屬、攙雜的多晶矽、或是高 攙雜的矽。該電晶體的閘極3 1 3是耦合於字元線3 26上。 該電容器包括由一個介電層3 5 9間隔開的第一和第二單 元電容器電極3 5 3和3 5 7。於某一實施例中，該電容器包括 一個堆疊電容器。該堆疊電容器包含例如一個簡單的堆疊 電容器。像一些圓柱形電容器、一些使用半球形顆粒（HSG ) 的電容器、一些包括高介電係數ε介電質的電容器之類其 他堆疊電容器也是很用的。像溝渠電容器及/或多-位元 電容器之類其他型式的電容器也是很有用的。多-單元電 容器可以參見例如Takashi Okuda等人發表於IEEE. of Solic-State Circuits, v ο 1 .32, No. 11，Nov. p . 1 74 3 - 1 747 (1997)標題爲「四-位準儲存的 4-Gb DRAM(A four- levels storage 4-Gb DRAM)」之論文中的說明，在所有目的下將 這份文件列爲參考文獻。該第一單元電容器電極3 5 3是耦合 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝 ί'------訂--------- (請先閱讀背面之注意事項再填寫本頁) 477974 經濟部智慧財產局員工消費合作社印製 A7 _B7_____ 五、發明說明（^1 ) 於該接達電晶體的第二接面3 1 2上，且該第二單元電容器電 極3 5 7是耦合於一個陽極線3 9 0上。如第3b圖所示，提供 一個用來形成陽極線3 9 0的第二單元電極也是很有用的。 依行和列的方式配置許多單元以形成一個在列方向上由 字元線加以連接且在行方向上由位元線加以連接的單元陣 列。通常，各字元線都是垂直於各陽極線。提供一些不垂 直於各字元線（例如與各字元線成對角關係）的陽極線也是 很有用的。 於某一實施例中，各陽極線都是耦合於各感測放大器上 。這些感測放大器例如可包括一些用於記億體ICs內的習 知感測放大器。吾人也可以使用像標題爲「改良式感測放 大器（Improved sense amplifier)」的同時-待審美國專 利應用第USSN 0 9 / 2 5 5, 6 6 5號文件（在所有目的下將這份文 件列爲參考文獻）中所說明的感測放大器之類感測放大器 。令每一個感測放大器都耦合於一對陽極線上。吾人稱該 陽極線對中含有所選出記憶體單元的陽極線爲真實陽極線 而稱另一個位元線爲互補陽極線。 一般而言，吾人係藉由發動字元線而取用記憶體單元以 便使電晶體變成導電的並使位元線連接到儲存節點上。於 一個寫入作業中，感測放大器會取決於將要寫入的資訊對 真實陽極線充電使達到一個電壓位準。這個陽極線電壓會 在變爲浮動之後影響儲存節點內的電壓。 對一個讀取作業而言，真實陽極線電壓會受到儲存於記 太紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------^ (請先閱讀背面之注意事項再填寫本頁) 477974 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（s ) 憶體單元內之資訊的影響而於該陽極線對內造成電壓差動 。取決於儲存在儲存節點內的資訊，這個微分電壓可能是 正的或負的。一個感測放大器會感測並放大該電壓差動。 儲存於該儲存節點內的電荷會因爲漏電作用而隨時間散 掉，故吾人需要更新作業以便重儲存該資訊。電流漏電路 徑之一是通過該接達電晶體。於根據本發明的某一實施例 中，休止模式的字元線會包括一個能減少通過該接達電晶 體之漏電電流的電壓電位（字元線低位準）。對各nFET接達 電晶體而言，該字元線低位準會包括一個不同於0伏特的電 壓電位。於某一實施例中，該字元線低位準會包括一個負 的電壓電位。這個負的電壓電位例如是大約-〇 . 1伏特到-1 . 0 伏特，較佳的是大約-0 . 5伏特。其他的負字元線低位準也 是很有用的。 於另一實施例中，在接達電晶體的主體上施加具參考電 位的偏壓以增加其閘極臨限電壓（V τ )。於某一實施例中，在 有接達電晶體座落其上的陣列位阱上施加具參加電位的偏 壓以便使用電晶體主體上具有偏壓。這增加了元件設計的 彈性。肇因於得到了較高VT，而減小了通過接達電晶體通 路的漏電電流。例如，在nFET接達電晶體的主體上施加像 字元線低位準之類的負偏壓以增加其閘極臨限電壓。 於某一實施例中，依動態方式在接達電晶體的主體上施 加偏壓。吾人能夠藉由在有接達電晶體座落其上的陣列阱 上施加偏壓使用電晶體主體具有偏壓。於非-操作模式中 -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 477974 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（9 ) 對接達電晶體主體施加偏壓而增加其閘極臨限電壓ντ以便 減小漏電電流並增加其保持時間。於操作模式中使接達電 晶體的主體電壓作動態改變而減小其閘極臨限電壓ντ以便 增加其電流可驅動性。因此，動態地爲接達電晶體主體施 加偏壓會有利地改良元件性能並減小其漏電電流。動態地 爲接達電晶體主體施加偏壓對低功率和絕緣體上的矽（SO I ) 等應用而言是特別有用的。 在nFET的例子裡，於非-操作模式中對接達電晶體主體 施加負偏壓以增加其閘極臨限電壓VT並於操作模式中對接 達電晶體的主體電壓施加動態偏壓以減小其閘極臨限電壓 VT。對nFET主體施加例如從非-操作模式之大約-〇 . 5伏特 到操作模式之大約-0伏特的偏壓。對pFET而言，其偏壓的 極性則據此而改變。 於某一實施例中，吾人能夠藉由在有接達電晶體座落其 上的基板內陣列位阱上施加偏壓使接達電晶體主體具有偏 壓。可替代地，吾人能夠使該電晶體主體呈浮動狀態。於 這種應用中，吾人能夠藉由使該主體直接耦合於字元線或 偏壓源上而使接達電晶體主體具有偏壓。這對6F2或更小的 單元設計而言是特別有用的。 於某一替代實施例中，對耦合於位元線上的參考電壓進 行動態控制以改良上述陽極線感測法的作業。 第4圖係用以顯示一種根據本發明某一實施例之記憶體 單元作業的時序圖。 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） in----^---------^ Aw. (請先閱讀背面之注意事項再填寫本頁) 477974 經濟部智慧財產局員工消費合作社印製 A7 B7____ 五、發明說明（） 其中顯示了一個位元線（BL )，一個陽極線（PL )，一個位 兀線（W L ) ’以及一個儲存節點（s N )等各信號。該S N信號代 表的是儲存於記憶體單元內的資料。該BL是落在一個恆常 電壓位準Vs上。在時刻t 〇，該WL是呈休止狀態（標示爲邏 輯〇 )。這隔離了該儲存節點。於準備記憶體取用期間，該 PL是等於Vpleq。 在時刻t !，發動該WL以完成一個寫入作業。發動該WL 的作業會使該儲存節點耦合於BL上，導致將SN預充電到BL 的電壓電位上。然後取決於將要寫入到該單元上的資料使 PL充電到一個適當的電壓位準。例如，將Pl充電到一個高 或邏輯1位準（例如大約1 - 2 · 5伏特或大約2Vpleq)以寫入一 個1或是將之充電到一個低或邏輯〇位準（例如大約〇伏特） 以寫入一*個0。 在時刻t 2，使該WL休止以隔離該儲存節點。於準備下一 次取用期間’該PL是等於Vpieq。肇因於親合在PL與SN之 間的電荷，而影響了 SN的電壓。若PL於t i - 12期間是落在 一個邏輯1 (例如Vpl等於大約2Vpleq)上，這個耦合作用會導 致SN向下擺盪到一個BL-Vpleq的數値。若PL於t - 12期間 是落在一個邏輯0 (大約〇伏特）上，SN會向上擺盪到一個 BL + Vpieq的數値。 於t2 - t3期間，由於WL是呈休止狀態故該儲存節點會與 相鄰導體呈電氣隔離。結果，吾人得以保持單元電容器上 的電荷。 -1 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 477974 經濟部智慧財產局員工消費合作社印製 A7 -_— _— R7_____ 五、發明說明（Η ) 在時刻t3，發動該WL以執行一個讀取作業。該陽極線是 呈浮動狀態。吾人係藉由利用一個陽極線隔離電路使陽極 線與感測放大器的均等電路呈電氣隔離而達成陽極線的浮 動作用。該WL的發動作業會使該儲存節點與位元線呈電氣 親合’而導致該儲存節點具有該BL的電壓電位。在時刻14 ’親合於δ亥儲存卽點與該陽極線之間的電荷會取決於儲存 於該儲存節點內的資訊而導致將PL向上拉或向下拉。 將PL向上拉或向下拉的作業會於該陽極線對內產生一個 電壓差動。例如，若SN是等於一個邏輯1則將pl向上拉到 Vpleq以上以產生一個正差動；若SN是等於一個邏輯〇則將 PL向下拉到Vpleq以下以產生一個負差動。一個感測放大器 會於卜4 - 15期間取決於儲存在該儲存節點內的信號以感測該 陽極線對內兩個陽極線之間的差動信號並將之放大，使該 陽極線充電到邏輯1或邏輯0。 在t5 -16期間，吾人可以將這個已放大的信號傳送到其他 電路上。在時刻16上完成這個讀取作業之後，使WL呈休止 狀態並發動該陽極線均等電路以便將PL充電到Vpleq。由於 該儲存節點SN會因爲休止的WL而呈隔離狀態，故吾人能夠 保持該儲存電容器上的電荷。肇因於耦合在SN與PL之間的 電荷’吾人能夠在該讀取作業之前使SN重儲存爲其原始位 準。結果，吾人保持了該單元內的資訊。 雖然本發明完全是參照所附圖表的例子而作的描述，但 熟悉習用技術的人應該能在不偏離本發明所附申請專利範 -1 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 477974 A7 B7__ 五、發明說明（α ) 圍之精神及架構下作各種修正，所以吾人應該參照申請專 利範圍以及其等效項目的全部架構而不是上述說明以定出 本發明的架構。 (請先閱讀背面之注意事項再填寫本頁) 主要元件符號說明 101 動 態 隨 機 存 取 記 憶 體 110 ,310 單 元 電 晶 體 Μ址 111 ,311 電 晶 體 的 第 — 接 面 112 , ,312 電 晶 體 的 第 二 接 面 113, ,313 閘 極 125, ，325 位 元 線 126 ; ，326 字 元 線 150 , ,350 單 元 電 容 器 1 53 第 一 電 極 157 第 二 電 極 159, 359 介 電 層 180 恆 常 電 壓 源 260 讀 取 作 業 27 0 寫 入 作 業 290 重 儲 存 作 業 301 記 憶 體 單 元 3 10 接 達 電 晶 體 353 第 一 單 元 電 容 器 電 極 357 第 二 單 元 電 容 器 電 極 390 陽 極 線 經濟部智慧財產局員工消費合作社印製 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 477974 A8 B8 C8 D8 六、申請專利範圍 1 . 一種記憶體單元，包括： 一電晶體’其中包含一閘極端子及第一和第二接面； 一電谷器’其中包含第一和第二電極，該第一電極係 耦合於該電晶體的第二接面上； 一位元線，係耦合於該第一接面上； 一字元線，係耦合於該閘極端子上； 一陽極線，係耦合於該電容器的第二電極以及一感測 放大器上。 2 .如申請專利範圍第1項之記憶體單元，其中該位元線包括 一含有線段形狀的器件，該位元線是耦合於包含該記憶 體單元的許多記憶體單元上。 3 ·如申請專利範圍第2項之記憶體單元，其中該器件可包括 任何相對於該字元線的定向。 4 ·如申請專利範圍第3項之記億體單元，其中該位元線包括 一導電材料。 5 .如申請專利範圍第4項之記憶體單元，其中該導電材料是 選自一組由金屬、攙雜的多晶矽、或是攙雜的矽晶組成 的材料。 6 ·如申請專利範圍第5項之記憶體單元，其中該位元線會扮 演著積體電路上記憶體陣列內之共同位元線的角色。 7 ·如申請專利範圍第1項之記憶體單元，其中該位元線包括 一形成於其上形成了該單元之基板內的埋藏式位元線。 8 ·如申請專利範圍第7項之記億體單元，其中該埋藏式位元 木紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------丨丨 (請先閱讀背面之注意事項再填寫本頁) --綿· 經濟部智慧財產局員工消費合作社印製 477974 A8 B8 C8 _________ D8 六、申請專利範圍 線是落在該電晶體底下的基板內。 (請先閱讀背面之注意事項再填寫本頁) 9 ·如申請專利範圍第8項之記憶體單元，其中該埋藏式位元 線包括一基板內的重劑量攙雜區域。 I 0 ·如申請專利範圍第9項之記憶體單元，其中該埋藏式位 元線包括一含有線段形狀的器件。 II ·如申請專利範圍第1 〇項之記憶體單元，其中該器件可 包括任何相對於該字元線的定向。 1 2 .如申請專利範圍第丨丨項之記憶體單元，其中該位元線 是耦合於其他各位元線上以扮演著積體電路上記憶體 陣列內之共同位元線的角色。 1 3 ·如申請專利範圍第9項之記憶體單元，其中該攙雜區域 包括一阱以扮演著積體電路上記憶體陣列內之共同位 元線的角色。 —轉. 1 4 .如申請專利範圍第7項之記憶體單元，其中該基板包括 半導體基板。 1 5 .如申請專利範圍第1 4項之記憶體單元，其中該半導體 基板會包括砂基板。 經濟部智慧財產局員工消費合作社印製 1 6 .如申請專利範圍第1 4項之記憶體單元，其中該半導體 基板會包括絕緣體上的矽基板。 1 7 .如申請專利範圍第1項之記憶體單元，其中該電晶體主 體是耦合於電壓源上。 1 8 .如申請專利範圍第1 7項之記憶體單元，其中該電壓源 包括恆常電壓源。 -1 6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 477974 A8 B8 C8 D8 六、申請專利範圍 1 9 .如申請專利範圍第1 8項之記憶體單元，其中該恆常電 (請先閱讀背面之注咅？事項再填寫本頁) 壓源會增加該電晶體的閘極臨限電壓以減小漏電電流 〇 2 〇 .如申請專利範圍第1 7項之記憶體單元，其中該電壓源 包括動態電壓源。 2 1 .如申請專利範圍第20項之記憶體單元，其中該動態電 壓源會於非-操作模式中增加該電晶體的閘極臨限電 壓以減小漏電電流並於操作模式中減小該電晶體的閘 極臨限電壓以增加該電晶體的電流可驅動性。 2 2 .如申請專利範圍第2 1項之記憶體單元，其中該電晶體 包括n FET而該動態電壓源於非-操作模式中是大約 - 0.5伏特且於操作模式中是大約0伏特。 2 3 .如申請專利範圍第1項之記憶體單元，其中該電晶體包 括垂直電晶體。 24 .如申請專利範圍第23項之記憶體單元，其中該電晶體的 主體是耦合於電壓源上。 25 .如申請專利範圍第24項之記憶體單元，其中該電壓源 包括恆常電壓源。 經濟部智慧財產局員工消費合作社印製 2 6 .如申請專利範圍第2 5項之記憶體單元，其中該恆常電 壓源會增加該電晶體的閘極臨限電壓以減小漏電電流 〇 27 .如申請專利範圍第24項之記憶體單元，其中該電壓源 包括動態電壓源。 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 477974 A8 B8 C8 D8
    六、申請專利範圍 2 8 ·如申請專利範圍第2 7項之sfi憶體單元，其中該動熊带 壓源會於非-操作模式中增加該電晶體的閘極臨限電 壓以減小漏電電流並於操作模式中減小該電晶體的闊 極臨限電壓以增加該電晶體的電流可驅動性。 29 .如申請專利範圍第28項之記憶體單元，其中該電晶^ 包括nFET而該動態電壓源於非〜操作模式中是大糸勺 -0 · 5伏特且於操作模式中是大約〇伏特。 3 0 .如申請專利範圍第2 9項之記憶體單元，其中該電晶^ 包括堆疊電晶體。 3 1 ·如申請專利範圍第1項之記憶體單元，其中該資料是經 由該陽極線而儲存於該電容器內或自其內讀取出來。 3 2 ·如申請專利範圍第3 1項之記憶體單元，其中該電容器 包括溝渠電容器。 3 3 ·如申請專利範圍第3 2項之記憶體單元，其中該陽極線 是耦合於感測放大器上以感測資訊。 3 4 ·如申請專利範圍第3 3項之記憶體單元，其中該資料是 經由該陽極線而儲存於該電容器內或自其內讀取出來 〇 3 5 .如申請專利範圍第1項之記憶體單元，其中落在休止模 式上的該字元線包括會透過該電晶體而減小漏電電流 的字元線低位準電壓電位。 3 6 .如申請專利範圍第3 5項之記憶體單元，其中該電晶體 包括nFET而該字元線低位準電壓電位包括負電壓電位 -1 8 ~ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁) 言 經濟部智慧財產局員工消費合作社印製 477974 A8 B8 C8 __________ D8六、申請專利範圍 〇3 7 ·如申請專利範圍第3 6項之記憶體單元，其中該負懿虜 電位是大約-0 . 1到-1伏特。3 8 . —種操作記憶體單元的方法，包括經由耦合於該記1意麟 單元中電容器之第一電極上的陽極線感測來自該記# 體單元之資訊的作業。39 ·如申請專利範圍第38項之方法，其中該感測來自該記 憶體單元之資訊的作業包括： 發動該記憶體單元的電晶體以便在一位元線與該® 容器的第二電極之間提供電氣路徑而導致該電容器@ 電壓電位是等於該位元線的恆常電壓；以及 使該電晶體休止以便使該電容器自該位元線上隔離 開，其中該電容器與陽極線之間的耦合作用會影響該電 容器或該陽極線內的電壓。4 0 ·如申請專利範圍第3 9項之方法，尙包括在發動該電晶體之前使該陽極線等於已均等電壓的作業以準備感測來 經濟部智慧財產局員工消費合作社印製 業 作 的 訊 8 資 3 之第 元圍 單範： 體利括 憶專包 記請業 該申作 自如取 11 法 方 之 項 的 中 業 作 測 感 該 中 其 上 點 節 存 儲 該 於 合 耦 ;線 E 元 賈 電位 等該 均使 一ay 已便 於以 等體 線晶 極電 陽該 該動 使發 及 以 壓 電 。 常 點 恆節 該存 於儲 等該 位離 電隔 的以 點止 節休 存線 儲 元 該字 使該 致使 而 適 度 尺 張 紙 本 釐 公 97 2 X 10 (2 格 規 4 )A S) N (C 準 標 家 國 國 ----1--------0-------------------- C請先閱讀背面之江意事項再填寫本頁) 477974 A8 B8 C8 D8 六、申請專利範圍 4 2 ·如申請專利範圍第4 1項之方法，其中該讀取作業尙包括 於包含該陽極線和互補陽極線之陽極線對上感測差動 電壓的作業。 (請先閱讀背面之注音？事項再填寫本頁) 4 3 .如申請專利範圍第3 8項之方法，其中該感測作業中的寫 入作業會包括： 發動該電晶體以便使該位元線耦合於該儲存節點上 而致使該儲存節點的電位等於該恆常電壓； 對該陽極線充電使達到一個代表將要寫入到該記憶 體單元內之資料的陽極線電壓位準；以及 使該字元線休止以隔離該儲存節點，其中該陽極線電 壓會因爲該陽極線與該電容器之間的耦合作用而影響 該電容器內的電壓。 4 4 .如申請專利範圍第4 3項之方法，尙包括在該字元線休止 之後使該陽極線等於該已均等電壓而影響該電容器內 的電壓。 4 5 ·如申請專利範圍第1項之記憶體單元，其中該字元線的 發動方式是當該字元線休止時該字元線電位不同於〇伏 特。 經濟部智慧財產局員工消費合作社印製 4 6 ·如申請專利範圍第3 8項之方法，其中也包括當該字元線 休止時使該字元線電位不同於0伏特的作業。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089110604A 1999-06-01 2000-08-29 Plateline sensing TW477974B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/323,363 US6201730B1 (en) 1999-06-01 1999-06-01 Sensing of memory cell via a plateline

Publications (1)

Publication Number Publication Date
TW477974B true TW477974B (en) 2002-03-01

Family

ID=23258895

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089110604A TW477974B (en) 1999-06-01 2000-08-29 Plateline sensing

Country Status (8)

Country Link
US (2) US6201730B1 (zh)
EP (1) EP1181694B1 (zh)
JP (1) JP2003500790A (zh)
KR (1) KR100706456B1 (zh)
CN (1) CN1227673C (zh)
DE (1) DE60017121T2 (zh)
TW (1) TW477974B (zh)
WO (1) WO2000074063A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383871B1 (en) * 1999-08-31 2002-05-07 Micron Technology, Inc. Method of forming multiple oxide thicknesses for merged memory and logic applications
US6245615B1 (en) * 1999-08-31 2001-06-12 Micron Technology, Inc. Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction
JP2002094027A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
US6844583B2 (en) * 2001-06-26 2005-01-18 Samsung Electronics Co., Ltd. Ferroelectric memory devices having expanded plate lines
US6876567B2 (en) * 2001-12-21 2005-04-05 Intel Corporation Ferroelectric memory device and method of reading a ferroelectric memory
GB0229217D0 (en) * 2002-12-14 2003-01-22 Koninkl Philips Electronics Nv Vertical insulated gate transistor and manufacturing method
JP2004335918A (ja) * 2003-05-12 2004-11-25 Toshiba Corp 半導体記憶装置およびその製造方法
KR100618819B1 (ko) * 2004-02-06 2006-08-31 삼성전자주식회사 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US7038231B2 (en) * 2004-04-30 2006-05-02 International Business Machines Corporation Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation
US7316953B2 (en) * 2005-05-31 2008-01-08 Nanya Technology Corporation Method for forming a recessed gate with word lines
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
AU2009273748A1 (en) * 2008-07-21 2010-01-28 Sato Holdings Corporation A device having data storage
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
KR20130020333A (ko) 2011-08-19 2013-02-27 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
CN104422548B (zh) 2013-08-28 2016-12-28 中芯国际集成电路制造(北京)有限公司 电容式压力传感器及其形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810864B2 (ja) * 1976-07-05 1983-02-28 株式会社日立製作所 半導体記憶装置
JPS5832789B2 (ja) * 1980-07-18 1983-07-15 富士通株式会社 半導体メモリ
JP2519216B2 (ja) * 1986-08-20 1996-07-31 株式会社東芝 半導体記憶装置
JP2507502B2 (ja) * 1987-12-28 1996-06-12 三菱電機株式会社 半導体装置
DE4118847A1 (de) * 1990-06-08 1991-12-12 Toshiba Kawasaki Kk Halbleiterspeicheranordnung mit ferroelektrischem kondensator
JP3128262B2 (ja) * 1991-05-28 2001-01-29 株式会社東芝 半導体集積回路装置
JPH05250875A (ja) * 1992-02-27 1993-09-28 Nec Corp 半導体記憶装置
KR960008530B1 (en) * 1992-12-30 1996-06-26 Hyundai Electronics Ind Dram cell
JPH06215564A (ja) * 1993-01-13 1994-08-05 Nec Corp 半導体記憶装置
US5381364A (en) * 1993-06-24 1995-01-10 Ramtron International Corporation Ferroelectric-based RAM sensing scheme including bit-line capacitance isolation
KR950021710A (ko) * 1993-12-01 1995-07-26 김주용 반도체 장치의 캐패시터 제조방법
US5424975A (en) * 1993-12-30 1995-06-13 Micron Technology, Inc. Reference circuit for a non-volatile ferroelectric memory
JP3270294B2 (ja) * 1995-01-05 2002-04-02 株式会社東芝 半導体記憶装置
JP3723599B2 (ja) * 1995-04-07 2005-12-07 株式会社ルネサステクノロジ 半導体記憶装置
DE19519160C1 (de) * 1995-05-24 1996-09-12 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
US5598366A (en) * 1995-08-16 1997-01-28 Ramtron International Corporation Ferroelectric nonvolatile random access memory utilizing self-bootstrapping plate line segment drivers
US5874760A (en) * 1997-01-22 1999-02-23 International Business Machines Corporation 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation
US6337497B1 (en) * 1997-05-16 2002-01-08 International Business Machines Corporation Common source transistor capacitor stack
KR100306823B1 (ko) * 1997-06-02 2001-11-30 윤종용 강유전체메모리셀들을구비한불휘발성메모리장치
US5862089A (en) * 1997-08-14 1999-01-19 Micron Technology, Inc. Method and memory device for dynamic cell plate sensing with ac equilibrate

Also Published As

Publication number Publication date
US6593613B1 (en) 2003-07-15
WO2000074063A1 (en) 2000-12-07
CN1227673C (zh) 2005-11-16
KR20020002465A (ko) 2002-01-09
DE60017121D1 (de) 2005-02-03
DE60017121T2 (de) 2006-01-26
CN1409860A (zh) 2003-04-09
EP1181694B1 (en) 2004-12-29
JP2003500790A (ja) 2003-01-07
EP1181694A1 (en) 2002-02-27
US6201730B1 (en) 2001-03-13
KR100706456B1 (ko) 2007-04-10

Similar Documents

Publication Publication Date Title
US11295807B2 (en) Volatile memory device with 3-D structure including memory cells having transistors vertically stacked one over another
TW477974B (en) Plateline sensing
KR100243294B1 (ko) 반도체장치의 강유전체 메모리 셀 및 어레이
US7643326B2 (en) Semiconductor memory device with ferroelectric device
JP2004193483A (ja) 半導体記憶装置
JPH0834257B2 (ja) 半導体メモリセル
JP2001053164A (ja) 半導体記憶装置
CN114303242A (zh) 具有双晶体管存储器单元及存取线路板的存储器装置
KR100242504B1 (ko) 강유전성 반도체 메모리 및 그 억세스 방법
US6178121B1 (en) Semiconductor memory device, semiconductor device, and electronic apparatus using the semiconductor device
US5500815A (en) Semiconductor memory
JPH0737996A (ja) メモリセルにトランジスタを用いない半導体記憶装置およびその製造方法
TWI754278B (zh) 寫入輔助電路以及建立平衡負位元線電壓的方法
Takada et al. A 4-Mbit DRAM with half-internal-voltage bit-line precharge
TWI223441B (en) Variable capacitances for memory cells within a cell group
TW541534B (en) Static 2T-1C ferroelectric memory
US5473178A (en) Semiconductor memory cell for holding data with small power consumption
EP0039399A1 (en) Memory sensing system
KR100581073B1 (ko) 셀 그룹내의 메모리 셀에 대한 가변 캐패시턴스
TW527602B (en) System for sensing the voltage in DRAM and the application thereof
TW508576B (en) Cell structure of ferroelectric memory device
JPS62107496A (ja) 半導体メモリセル
JP2648018B2 (ja) ダイナミック型ランダムアクセスメモリ装置
TW434563B (en) Clamping circuit for memory cell plate in dynamic random access memory
TW200814059A (en) Circuit of memory cell without capacitor and layout thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees