TW476872B - Ultra low voltage cascade current mirror - Google Patents
Ultra low voltage cascade current mirror Download PDFInfo
- Publication number
- TW476872B TW476872B TW088117125A TW88117125A TW476872B TW 476872 B TW476872 B TW 476872B TW 088117125 A TW088117125 A TW 088117125A TW 88117125 A TW88117125 A TW 88117125A TW 476872 B TW476872 B TW 476872B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- current
- terminal
- circuit
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
476872 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(/ ) 1·發明之領域 本發明係關於電流源,特別是,關於在低且變動電壓 下操作之串接電流源。 2 ·相關先前技術之說明 電流源係廣泛的應用在類比電路中。作爲直流偏壓元 件時,電流源係大量的使用以在電路內建立直流丨扁壓靂igp ,同時,其對整體電路之電源供應及溫度變動的敏感度 低。電流源亦可廣泛的用在放大級作爲負載元件之用。電 流鏡所增加之高阻抗,可在低電源供應電壓下提供給放大 級一個高電壓增益。 圖1顯示一個電流源2 0,其包含三個相同之p Μ〇 S電晶體2 2、2 4及2 6,係分別供應分支2 1、2 3 及2 5之電流。分支2 1之輸出節點Ν4 0係連接至ΝΜ 〇S電晶體1 0之閘極及汲極端。NMOS電晶體1 0之 源極端係接地。分支2 3之輸出節點N 4 2係連接至P N P電晶體1 1之射極端。電晶體1 1之集極及基極端係接 地。分支2 5之輸出節點N 4 4係連接至電阻1 2的其中 一端。電阻1 2的第二端係接地。 因爲電晶體2 2、2 4及2 6之閘極及源極端係分別 連接至節點N 4 6及N 4 5,故電晶體2 2、2 4及2 6 大致上具有相同之閘極對源極電壓。因此,電流I 2 7、 I 2 8或I 2 9之間強度不相等之主要來源係由於在輸出 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I------耆--------tri:-------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 476872 A7 __ B7 五、發明說明(:!) 節點N 4 0、N 4 2及N 4 4之間電壓訊號値之差異所引 起。輸出節點N 40、N42及N44之間電流差異的部 分原因亦可能係由雜訊或PM〇S電晶體2 2、2 4或2 6之尺寸不匹配所引起。該電流差異亦導致節點在N 4 0 、N 4 2及N 4 4處之電壓差異。 爲減少電流I 2 7、I 2 8及I 2 9之強度與其各自 輸出節點N 40、N42及N4 4處之電壓値的相關性, 且因此使得電流I 2 7至I 2 9之間強度能良好的匹配, 故希望輸出節點N 40、N42及N4 4之小訊號輸出阻 抗很高。一種用以增加電流源之輸出阻抗的傳統技術係使 用串接結構。 圖2顯示一個類似圖1之電流源2 0之三分支串接電 流源6 0,但電流源6 0在分支2 1、2 3及2 5係分別 使用串接電晶體1 3、1 4及1 5。輸入偏壓電路4 0在 節點N 5 0處建立低於節點N 4 5之電壓。電晶體1 3、 1 4及1 5係分別增加在輸出節點N 4 0、N 4 2及N 4 4處之阻抗。因此,若與圖1所示之電流源2 0相比較, 電流源6 0對電流I 2 7、I 2 8及I 2 9之間的強度匹 配提供大幅之改善。 當跨過電壓供應器V1及接地之間的電壓超過一最小 臨界値時,電流源6 0之串接結構能達成良好之電流匹配 。然而,因系統設計之緣故,故在V 1處所得之電壓有降 低之趨勢。當在V 1處之電壓低於最小臨界限制時,例如 2 . 0伏時,且節點N 5 0及N 4 5之間的電壓小於V 1 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 476872 A7 B7 五、發明說明(9 ) ,例如1 · 5伏特時,跨過串接電晶體1 3、1 4及1 5 之汲極對源極端之電壓變得可忽略之,因此使得電流鏡6 0無法在低供應電壓下操作。因此,爲求適當地操作電流 鏡6 0,需要較所能得到的更高之供應電壓。 因此,需要一個有高輸出阻抗且亦能在低供應電壓下 操作之電流鏡。 發明槪要 第一個實施例提供一種電流源,係用以在低且變動之 偏壓下提供匹配之電流,其包含1 ) 一個第一電路係用以 提供參考電流;2 ) —個第一電晶體,其包含控制端、第 一端及第二端,該第一端係連接至第一電路;3) —個具 有第一電流密度之第二電晶體,其包含控制端、第一端及 第二端,該第二端係連接成能接收第一電流;4)一個第 三電晶體,其包含控制端、第一端及第二端,該控制端係 連接至第一電晶體之控制端,而該第二端係提供第二電流 ;5 ) —個具有第二電流密度之第四電晶體,其包含控制 端、第一端及第二端,該第一端係連接成能接收第一電流 ,而該第二端係提交第三電流至負載上;6)—個第五電 晶體,其包含控制端、第一端及第二端,該控制端係連接 至第三電晶體之控制端,而該第二端係提供第四電流;以 及7)—個連接至第四電晶體之控制端及第五電晶體之第 二端的偏壓電路,係提供在第五電晶體之第二端及第四電 晶體之控制端的電壓,因此在第四電晶體之第一端及在第 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 476872 A7 B7 五、發明說明(仏) 二電晶體之第二端的電壓匹配。 第一個實施例之電流源之偏壓電路能夠包括:一個具 有第三電流密度之第六電晶體,其包含控制端、第一端及 第二端,該控制端係連接至第四電晶體之控制端,該第二 端係連接至控制端,而該第一端係連接至第五電晶體之第 二端;一個具有第四電流密度之第七電晶體,其包含控制 端、第一端及第二端,該第二端係連接至第六電晶體之控 制端,而該控制端係連接至第五電晶體之第二端;該第三 電流密度係與該第二電流密度匹配,而該第四電流密度係 與該第一電流密度匹配。 在其中一個實施例中,第六電晶體之寬長比係約4 0 0比1 ;第七電晶體之寬長比係約2 0比5 ;而第四電晶 體之寬長比係約4 0 0比1。 在另一個實施例中,第四電晶體之寬長比係大於第六 電晶體之寬長比。 第二個實施例提供一種電流源,係用以在低或變動之 偏壓下提供匹配之電流,其包含:一個提供第一電流之第 一電路,其包含第一電晶體,該第一電晶體包含一個控制 端、一個第一端及一個第二端;一個連接至第一電路且提 供輸出電流至輸出節點之第二電路,其包含第二電晶體, 該第二電晶體包含一個控制端、一個第一端及一個第二端 ;以及一個連接至第二電路之偏壓電路,其包含第三電晶 體及第四電晶體,該第三電晶體包含一個控制端、一個第 一端及一個第二端,而該第四電晶體包含一個控制端、一 7 (請先閱讀背面之注意事項再填寫本頁) :· 經濟部智慧財產局員工消費合作社印製 訂---------f帶----------------------- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 476872 A7 B7 五、發明說明(t ) 個第一端及一個第二端。偏壓電路提供在第三電晶體之第 一端之電壓以及在第二電晶體之控制端之電壓,因此在第 二電晶體之第一端之電壓以及在第一電晶體之第二端之電 壓匹配。 在其中一個實施例中,第一電晶體及第四電晶體之電 流密度係大致相等,而第二電晶體及第三電晶體之電流密 度係大致相等。 在另一個實施例中,第二電晶體之寬長比係約與第三 電晶體之寬長比相等。 在另一個實施例中,第二電晶體之寬長比係大於第三 電晶體之寬長比。 在另一個實施例中,第一及第四電晶體係第一傳導型 ;而第二及第三電晶體係第二傳導型。該第一及該第二傳 導型係相對的。 參考配合附圖的下述詳細說明將可更加瞭解本發明。 圖示簡單說明 圖1說明一個具有不同負載元件連接至其輸出分支的 習知技術之電流源2 0。 圖2說明一個習知技術所知的串接電流源6 〇。 圖3 A說明一個根據本發明實施例之串接電流源1 〇 Ο A。 圖3B說明在圖3 A中所描述之本發明實施例上加入 額外之電流產生電路8 Ο B及8 0 C。 8 本紙張尺度適用中關家標準(CNS)A4規格( X 297公髮) — — — — — — — — — — — — — — — — — — I— « — — — — — — — I (請先閱讀背面之注意事項再填寫本頁) 476872 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(么) 圖4 A說明本發明之實施例的一項可能應用之I P T A T產生器電路2 Ο Ο A。 圖4 B說明本發明之實施例的一項可能應用之I P T V B E產生器電路2 Ο Ο B。 注意,在不同的圖示中,相同之參考圖號標示相同或 類似之組件。 鮫佳實施例之詳細說明 圖3 A顯示一個如本發明第一個實施例之串接電流源 1 Ο Ο A。電流源1 〇 〇 A包含習知參考電路6 5,第一 輸出電路7 0,第二輸出電路8 0,及偏壓電路9 0。電 流源1 Ο Ο A提供與傳統參考電路6 5之電流I u f相等 之第二輸出電流I 2至負載8 5上。 習知參考電路6 5提供偏壓電壓至節點N 4 6上且提 供參考電流I μ f。如圖3 A中所描述,習知參考電路6 5包含運算放大器4 2,NM〇S電晶體4 0,電阻4 4 ,及PM〇S電晶體2 1。PM〇S電晶體2 1之源極端 2 1 a係連接至節點N4 5。PM〇S電晶體2 1之閘極 端2 1 c係連接至運算放大器4 2之輸出端。N Μ〇S電 晶體4 0之汲極端4 0 b及閘極端4 0 c係連接至運算放 大器4 2之第一輸入端。汲極端4 0 b係從一個未描繪之 電流源接收適當之電流。NMO S電晶體4 0之源極端4 0 a係接地。電阻4 4及PM〇S電晶體2 1之汲極端2 1 b係連接至運算放大器4 2之第二輸入端。在該實施例 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線»- (請先閱讀背面之注意事項再填寫本頁) 476872 Α7 Β7 五、發明說明(7) 中,電阻4 4之範圍能從約1歐姆至1仟萬歐姆。P Μ〇 S電晶體2 1之汲極端2 1 b提供參考電流I 。 第一輸出電路7 0包含一個PM〇S電晶體2 2及一 個NMOS電晶體3 0。PMOS電晶體2 2之源極端2 2 a、汲極端2 2 b及閘極端2 2 c係分別連接至節點N 4 5、N 4 7及N 4 6。電壓供應器9 5係加在節點4 5 上。NMO S電晶體3 0之汲極端3 0 b及閘極端3 0 c 係連接至節點N 4 7,而電晶體3 0之源極端3 0 a則接 地。電晶體2 2產生大致上複製習知參考電路6 5之電流 I rμ的第一輸出電流I 1。 第二輸出電路8 0包含PM〇S電晶體2 3及ΡΜΟ S電晶體3 1。PM〇S電晶體2 3之源極端2 3 a、汲 極端2 3 b及閘極端2 3 c係分別連接至節點N 4 5、N 48及N46。PM〇S電晶體3 1之源極端3 1 a、汲 極端3 1 b及閘極端3 1 c係分別連接至節點N 4 8、N 49及N50。負載8 5係連接在汲極端3 1 b及接地之 間。P Μ〇S電晶體3 1提供第二輸出電流I 2至負載8 5上。 偏壓電路9 0包含PM〇S電晶體24,PMOS電 晶體3 2及NMO S電晶體3 3。源極端2 4 a係連接至 節點N 4 5。閘極端2 4 c係連接至閘極端2 3 c及閘極 端22c (節點N46)。汲極端24b係連接至PΜ〇 S電晶體3 2之源極端3 2 a及NM〇S電晶體3 3之閘 極端3 3 c,亦即節點Ν 5 2。Ρ Μ〇S電晶體3 2之閘 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 费--------訂---------線一 經濟部智慧財產局員工消費合作社印製 476872 A7 ____B7_ 五、發明說明(S ) 極端3 2 c及汲極端3 2 b係連接至NMO S電晶體3 3 之汲極端3 3 b。源極端3 3 a係接地。偏壓電路9 0在 節點N 5 2提供使電流I 1及I 2大致相等之電壓。 因此,傳統參考電路6 5產生參考電流I ,而第 一輸出電路7 0則產生複製I 之第一輸出電流I 1。 第二輸出電路8 0則產生複製第一輸出電流I 1之第二輸 出電流I 2至負載8 5上。 在i發明的第一個實施例中,PM〇S電晶體3 2之 電流密度約相等於PM〇S電晶體3 1之電流密度。同樣 的,NM〇S電晶體3 3之電流密度約相等於電晶體3 0 之電流密度。相對於NM〇S電晶體3 3,PM〇S電晶 體3 2具有較大之通道寬度對通道長度比寬長比〃) 。在該實施例中,PM〇S電晶體3 2之寬長比係約4 0 0:1或200:0·5,而NM〇S電晶體33之寬長 比係約2 0 : 5。 電晶體2 2及2 3具有相似之閘極對源極電壓,因爲 電晶體2 2及2 3之幾何結構匹配,且因爲閘極端2 2 c 及閘極端2 3 c皆連接至節點N 4 6,且源極端2 2 a及 源極端2 3 a皆連接至節點N 4 5。爲改善電流I 1及I 2之強度匹配,電晶體2 2及2 3應具有相似之汲極對源 極電壓,(亦即,節點N47及N4 8之電壓應匹配)。 爲求最佳匹配之情況,電晶體2 2及2 3應盡量彼此靠近 。再者,應使用著名的共同質心佈局技術以避免傾斜。 電晶體3 1降低電晶體2 2及2 3之汲極對源極電壓 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁)
------II — ^ ------— II 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 476872 A7 ----- B7 五、發明說明(?) 的差異’且因此改善電流I 1及I 2之間的匹配性。在本 發明的第一個實施例中,PM〇S電晶體3 1具有與PΜ 0 S電晶體3 2匹配之寬長比,亦即4 0 0 / 1或2 0 0 /0 · 5。增加PM〇S電晶體3 1之寬長比可降低ΡΜ 〇 S電晶體3 1之閘極端3 1 c及源極端3 1 a之間的電 壓差’亦即降低節點N 5 0及N 4 8之間的電壓差,而該 電壓差必須達到能使PM〇S電晶體3 1之電流導通的程 度。因此,在降低供應電壓9 5之電壓時,較大的PM〇 S電晶體3 1之寬長比使得電流鏡1 〇 〇A能提供相同程 度的第二輸出電流I 2。 偏壓電路9 0提供在節點N 5 2及節點N 5 0處之電 壓,以使得第二輸出電流I 2與第一輸出電流I 1相匹配 。電流I 3必須能使偏壓電路9 0開始運作。在該實施例 中’電流I 3係約與第一輸出電流I 1相等。但電流I 3 亦能較第一輸出電流I 1成比例的放大或縮小。在節點N 4 7處之電壓Vn4 7係以電晶體3 0之閘極對源極電壓Vc S_3Q所表示。節點N 4 8處之電壓VN4 8則係以下式表示
Vn48 = Vn52 — V SG — 32 + V SG — 31 其中 VN5 2代表在節點N 5 2處之電壓;
Vs G —3 2代表PM〇S電晶體3 2之源極對閘極 電壓;以及 VSG_31代表PM〇S電晶體3 1之源極對閘極 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------费--------訂--------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 476872 A7 B7 五、發明說明(π ) 電壓。 因PM〇S電晶體3 2具有與PM〇S電晶體3 1約略相 等之電流密度,故電壓Vsc —32及Vsc_31大約彼此相等 。因此,VN4 8等於VN52。電壓VN5 2係等於NM〇S電 晶體3 3之閘極對源極電壓,Vcs_33。因此,VN48等於 Vgs —33。因爲NM〇S電晶體3 3具有與電晶體3 0約 略相等之電流密度,故電壓VqS_33約等於電壓VCS_30 ,且因此VN4 8約等於VN4 7。同樣的,第二輸出電流I 2 應約匹配第一輸出電流I1。 因此,即使供應電壓9 5在低電壓的情況下,偏壓電 路9 0亦能提供節點N 5 2及節點N 5 0處之電壓,使得 輸入負載8 5之第二輸出電流I 2大致上相等於第一輸出 電流I 1。在該實施例中,I 1之範圍從0 · 0 0 1至1 0毫安時,I 1皆能匹配I 2。 在圖2之電流源6 0中,包含電晶體1 3、1 4及1 5的每個分支係以串接結構相連接。相反地,在本發明之 該實施例中,僅有第二輸出電路8 0之電壓係由額外串接 電路所控制。因此,在第二輸出電路8 0中使用較電流源 6 0爲低之電壓。 ‘亦可能產生額外的且匹配第一輸出電流II之電流。 舉例來說,圖3 B描述使用兩個複製第二輸出電路8 0之 電路8 Ο B及8 0 C以產生電流I 4及I 5之電流源1 0 Ο B。圖3 B中並未描述圖3 A之傳統參考電路6 5。所 提供之電晶體2 3 B及2 3 C之尺寸係與電晶體2 3約略 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 476872 A7 B7 五、發明說明(I丨) 相等,或可較電晶體2 3成比例的放大或縮小尺寸。電晶 體3 1 B及3 1 C之尺寸係與PM〇S電晶體3 1約略相 等,或可較PM〇S電晶體3 1成比例的放大或縮小尺寸 。同樣的,因爲在節點N 48B、N48C、N48及N 4 7處之電壓大致相等,故電流I 4及I 5大致上匹配電 流I 2及I 1。 除PM〇S電晶體3 1之寬長比稍大於PM〇S電晶 體3 2之寬長比外,本發明的第二個實施例係提交一種與 本發明第一個實施例之電流源1 Ο Ο A相同之電流源。一 種適當的PM〇S電晶體3 1之寬長比係約4 4 0 / 1。 即使在增加節點N 4 9處之電壓的情況下,增加P M〇S 電晶體3 1之寬長比可使得在節點N4 8處之電壓等於在 N 4 7處之電壓。較高的PM〇S電晶體3 1之寬長比使 得在源極端3 1 a,亦即節點N 4 8,之電壓對於在汲極 端3 1 b,亦即N 4 9,所增加之電壓較不敏感。因此, 即使在節點N 4 9處之電壓增加,電流I 1及I 2亦能維 持相等。本發明的第一及第二個實施例亦能用在溫度感測 器,低壓帶隙參考器或其他僅提交低供應電壓且必須產生 與參考電流相等之電流的偏壓電路。舉例來說,溫度感測 器及帶隙電路包含 >電流正比絕對溫度〃 (I P T A T) 電路及 ''電流正比基極射極電壓〃 (IPTVBE)電路 〇 圖4 A描述一種適宜的I P T A T電路2 0 0 A。圖 4 B則描述一種適宜的I P T V B E電路2 0 0 B。圖4 14 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------------訂---------線 AW. (請先閱讀背面之注音3事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 476872 A7 B7 五、發明說明) A之IPTAT電路200 A提供輸出電壓及電流至節點 N 1 〇 〇。電流I 1 〇 〇隨著I P 丁 A T電路2 0 0 A之 溫度增高而增加。圖4B之IPTVBE電路2 0 0 B則 產生電流I 1 1 0。電流I 1 1 0隨著I P T V B E電路 2 0 0 B之溫度增高而減少。溫度感測電路係測量並減去 I P 丁 A T電路 2 0 0 A之電流 1100及 IPTVBE 電路2 0 0 B之電流I 1 1 〇之間的差値。帶隙電路則係 加總電流I 1 0 0及I 1 1 0。 當圖4 A之I P T A T產生器電路2 0 0 A使用本發 明的第一個實施例時,電晶體1 0 7及1 1 1具有相同之 電流密度。電晶體1 0 9、1 1 0及1 1 2具有相同的電 流密度,而電晶體1 0 1 — 1 0 5具有相同的電流密度。 電晶體1 0 8之電流密度係電晶體1 0 7電流密度的1/ 1 0或1/2 0倍。當電晶體1 0 8具有1/1 0倍的電 晶體1 0 7之電流密度時,電阻1 6 0係9千歐姆;而當 電晶體1 0 8具有1/2 0倍的電晶體1 0 7之電流密度 時,電阻1 6 0係1 8千歐姆。這與現今電晶體電流每提 高十倍則電壓增加9 0毫伏之改變係一致的。偏壓電路1 9 0使得在節點N 1 0 1及N 1 0 4處之電壓匹配,因此 電流I 1 0 1及I 1 0 0彼此匹配。 當I P TAT產生器電路2 0 0 A使用本發明的第二 個實施例時,電晶體1 0 9及1 1 2具有稍大於電晶體1 1 0之電流密度。電晶體1 0 9及1 1 2之電流密度低於 電晶體1 1 0之電流密度5至1 0%。即使當電阻R 1及 15 -----I------管--------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 476872 Α7 _ _ Β7 五、發明說明(I)) R 2提供高電壓時,I P TAT產生器電路2 Ο Ο A亦能 使電流I1及I2匹配。
圖4B之I PTVB E產生器電路2 Ο Ο B包含之偏 壓電路2 9 0係類似於之前參考圖3 A所述之偏壓電路9 0。當I P TVB E產生器電路2 Ο Ο B使用本發明第一 個實施例時,偏壓電路2 9 0之電晶體2 9 2之寬長比及 電流密度係與PM〇S電晶體2 62、266、268及 2 9 8之寬長比及電流密度相等。因此,偏壓電路2 9 0 消除PM〇S電晶體2 62、266、268及298之 臨界電壓的系統變動。電晶體2 50、256、258及 2 6 0具有相同之寬長比及電流密度。因此,因PM〇S 電晶體2 6 8及2 6 2之閘極對源極電壓匹配,故電流I 1 1 0與電流I PTAT匹配。 放大器2 7 6之輸入端係連接至電阻2 7 2、2 7 4 及2 7 8。從電晶體2 5 2而來之電流I 係供應放 大器2 7 6之電源。因放大器2 7 6之輸入端2 8 4係連 接到電阻2 7 2及電阻2 7 4之間,在輸入端2 8 4之電 壓能較之前所知的更低。因此,放大器2 7 6能在輸入端 2 8 4所提交之低壓下操作。電阻2 7 2之適當値係4 0 0千歐姆,而電阻2 7 4及2 7 8之適當値係2 0 0千歐 姆。電阻2 8 0之適當値係1 0 0或2 0 0千歐姆。 當I P T V B E產生器電路2 0 0 B使用本發明第二 個實施例時,P Μ〇S電晶體262、266、268及 2 9 8之寬長比及電流密度係稍大於偏壓電路2 9 0之電 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·I------訂--------^線· 經濟部智慧財產局員工消費合作社印製 476872 A7 ___B7__ 五、發明說明(ίΆ ) 晶體2 9 2之寬長比及電流密度。P Μ〇S電晶體2 6 2 、266、268及298具有較電晶體2 9 2低於5或 1 0 %之電流密度。即使當電晶體2 8 2及電阻2 8 〇提 供高電壓時,I Ρ Τ V Β Ε產生器電路2 Ο Ο Β亦能使镭: 流I 1 10及Ιρτατ相等。 前述的本發明之實施例係爲了實例及說明之目的所提 出。其並不表示已徹底說明或限制本發明以更嚴謹之形式 揭示之。根據上述的技術,可以提出各種的修正及變動° 舉例來說,藉著改變電晶體2 1、2 2及2 3之尺寸可改 變電流Iref、Il及I2°M〇S電晶體亦能以B J Τ 電晶體代替之。該選擇及說明之實施例係用以提交本發明 原則之最佳說明及其實際應用,因此,使得熟知本技術者 能在不同的實施例且能在有特定應用時能以適合之不同之 修正應用本發明。 -------------------—訂---------線. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 476872 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1·一種用以輸送預定電流至負載元件上之電流鏡, 其包含: 一個參考電路,其提供第一參考電壓及參考電流; 一個參考輸出電路,其接收上述參考電壓且包含第一 電流路徑,該第一電流路徑之電流大致係上述參考電流之 第一預定倍數,而上述第一電流路徑包含第一電路節點; 一個偏壓電路,其接收上述第一參考電壓且包含第二 電流路徑,該第二電流路徑之電流大致係上述參考電流之 第一預定倍數,而上述第二路徑包含第二電路節點,上述 偏壓電路之配置係使得上述第二電路節點具有與上述第一 電路節點之電壓大致上相等之電壓;以及 一個輸出電路,其包含一個串接電晶體,上述輸出電 路接收上述第一參考電壓且串聯上述串接電晶體及上述負 載以形成第三電流路徑,該第三電流路徑所流動之電流大 致係上述參考電流之第二預定倍數,上述串接電晶體係由 上述第二電路節點之上述電壓所控制。 2 .如申請專利範圍第1項之電流鏡,其中,上述參 考輸出電路包含一個閘極及汲極端連接至上述第一電路節 點的第一電晶體,且其中,上述偏壓電路包含一個閘極端 連接至上述第二電路節點的第二電晶體。 3 ·如申請專利範圍第2項之電流鏡,其中,上述偏 壓電路更包含一個第三電晶體,其閘極端連接至上述串接 電晶體之閘極端,其汲極端連接至上述第二電路節點,且 其源極端連接至上述第二電晶體之汲極端。 1 (請先閱讀背面之注意事項再填寫本頁) # 訂: —線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 476872 A8 B8 _g 六、申請專利範圍 4 ·如申請專利範圍第1項之電流鏡,其中,上述第 一預定倍數及上述第二預定倍數係大致相等。 5 .如申請專利範圍第3項之電流鏡,其中,上述串 接電晶體及上述第三電晶體具有大致相等之寬長比。 6 ·如申請專利範圍第3項之電流鏡,其中,上述串 接電晶體具有較上述第三電晶體之寬長比爲大之寬長比。 7 ·如申請專利範圍第3項之電流鏡,其中,更包含 一個第二輸出電路,上述第二輸出電路具有一個串接電晶 體及一個負載元件,其中,上述第二輸出電路之上述串接 電晶體及上述第二輸出電路之上述負載元件之尺寸係正比 於上述第一輸出電路之上述串接電晶體及上述輸出電路之 上述負載元件。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/167,101 US6124753A (en) | 1998-10-05 | 1998-10-05 | Ultra low voltage cascoded current sources |
Publications (1)
Publication Number | Publication Date |
---|---|
TW476872B true TW476872B (en) | 2002-02-21 |
Family
ID=22605935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088117125A TW476872B (en) | 1998-10-05 | 1999-10-19 | Ultra low voltage cascade current mirror |
Country Status (5)
Country | Link |
---|---|
US (3) | US6124753A (zh) |
JP (1) | JP3349482B2 (zh) |
KR (1) | KR100351184B1 (zh) |
DE (1) | DE19947816B4 (zh) |
TW (1) | TW476872B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8786359B2 (en) | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6124753A (en) * | 1998-10-05 | 2000-09-26 | Pease; Robert A. | Ultra low voltage cascoded current sources |
KR100422442B1 (ko) * | 2000-12-08 | 2004-03-11 | 삼성전자주식회사 | 전류원을 사용한 지연회로 |
US6617915B2 (en) | 2001-10-24 | 2003-09-09 | Zarlink Semiconductor (U.S.) Inc. | Low power wide swing current mirror |
US6885239B2 (en) * | 2001-10-31 | 2005-04-26 | Kabushiki Kaisha Toshiba | Mobility proportion current generator, and bias generator and amplifier using the same |
KR100585010B1 (ko) * | 2002-04-19 | 2006-05-29 | 매그나칩 반도체 유한회사 | 대용량 커패시터 구동을 위한 연산 증폭기 |
US6590443B1 (en) | 2002-05-13 | 2003-07-08 | National Semiconductor Corporation | Dynamic biasing for cascoded transistors to double operating supply voltage |
JP2004146576A (ja) * | 2002-10-24 | 2004-05-20 | Renesas Technology Corp | 半導体温度測定回路 |
US7394308B1 (en) * | 2003-03-07 | 2008-07-01 | Cypress Semiconductor Corp. | Circuit and method for implementing a low supply voltage current reference |
JP4212036B2 (ja) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | 定電圧発生器 |
DE10328605A1 (de) * | 2003-06-25 | 2005-01-20 | Infineon Technologies Ag | Stromquelle zur Erzeugung eines konstanten Referenzstromes |
US7193456B1 (en) * | 2004-10-04 | 2007-03-20 | National Semiconductor Corporation | Current conveyor circuit with improved power supply noise immunity |
JP2006157644A (ja) * | 2004-11-30 | 2006-06-15 | Fujitsu Ltd | カレントミラー回路 |
US7432696B1 (en) | 2005-07-19 | 2008-10-07 | National Semiconductor Corporation | Apparatus and method for low input voltage current mirror circuit |
US7122997B1 (en) * | 2005-11-04 | 2006-10-17 | Honeywell International Inc. | Temperature compensated low voltage reference circuit |
KR100761837B1 (ko) * | 2006-02-09 | 2007-09-28 | 삼성전자주식회사 | 바이어스 회로 동작 차단회로를 구비하는 반도체메모리장치 및 바이어스 전압 발생방법 |
DE102006014655A1 (de) * | 2006-03-28 | 2007-10-11 | Micronas Gmbh | Kaskoden-Spannungs-Erzeugung |
US7253677B1 (en) * | 2006-05-09 | 2007-08-07 | Oki Electric Industry Co., Ltd. | Bias circuit for compensating fluctuation of supply voltage |
US7268720B1 (en) | 2006-06-30 | 2007-09-11 | Analog Devices, Inc. | Converter networks for generation of MDAC reference signals |
US7652601B2 (en) * | 2008-05-02 | 2010-01-26 | Analog Devices, Inc. | Fast, efficient reference networks for providing low-impedance reference signals to signal processing systems |
US7636057B2 (en) * | 2008-05-02 | 2009-12-22 | Analog Devices, Inc. | Fast, efficient reference networks for providing low-impedance reference signals to signal converter systems |
US7830288B2 (en) * | 2008-05-02 | 2010-11-09 | Analog Devices, Inc. | Fast, efficient reference networks for providing low-impedance reference signals to signal processing systems |
US8228052B2 (en) * | 2009-03-31 | 2012-07-24 | Analog Devices, Inc. | Method and circuit for low power voltage reference and bias current generator |
US9218015B2 (en) | 2009-03-31 | 2015-12-22 | Analog Devices, Inc. | Method and circuit for low power voltage reference and bias current generator |
TWI608348B (zh) | 2015-11-20 | 2017-12-11 | Detection circuit | |
CN113110692A (zh) * | 2021-04-21 | 2021-07-13 | 西安交通大学 | 一种电流镜电路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5880718A (ja) * | 1981-11-06 | 1983-05-14 | Mitsubishi Electric Corp | 基準電圧発生回路 |
US4792748A (en) * | 1987-11-17 | 1988-12-20 | Burr-Brown Corporation | Two-terminal temperature-compensated current source circuit |
GB2214018A (en) * | 1987-12-23 | 1989-08-23 | Philips Electronic Associated | Current mirror circuit arrangement |
US4839535A (en) * | 1988-02-22 | 1989-06-13 | Motorola, Inc. | MOS bandgap voltage reference circuit |
GB9009577D0 (en) * | 1990-04-27 | 1990-06-20 | Oxford Advanced Tech | Magnetic field generating assembly |
FR2678399B1 (fr) * | 1991-06-27 | 1993-09-03 | Thomson Composants Militaires | Miroir de courant fonctionnant sous faible tension. |
JP2900207B2 (ja) * | 1992-04-02 | 1999-06-02 | シャープ株式会社 | 定電流回路 |
US5220288A (en) * | 1992-06-01 | 1993-06-15 | Motorola, Inc. | Continuous-time differential amplifier with low offset voltage |
JP3318365B2 (ja) * | 1992-10-20 | 2002-08-26 | 富士通株式会社 | 定電圧回路 |
US5337011A (en) | 1992-12-14 | 1994-08-09 | Knowles Electronics, Inc. | Pre-amplifier |
DE4312117C1 (de) * | 1993-04-14 | 1994-04-14 | Texas Instruments Deutschland | Bandabstands-Referenzspannungsquelle |
KR960002457B1 (ko) * | 1994-02-07 | 1996-02-17 | 금성일렉트론주식회사 | 정전압회로 |
US5955874A (en) * | 1994-06-23 | 1999-09-21 | Advanced Micro Devices, Inc. | Supply voltage-independent reference voltage circuit |
US5793247A (en) * | 1994-12-16 | 1998-08-11 | Sgs-Thomson Microelectronics, Inc. | Constant current source with reduced sensitivity to supply voltage and process variation |
US5525927A (en) * | 1995-02-06 | 1996-06-11 | Texas Instruments Incorporated | MOS current mirror capable of operating in the triode region with minimum output drain-to source voltage |
KR0146193B1 (ko) * | 1995-05-22 | 1998-12-01 | 김광호 | 정밀 전류 미러 회로 |
EP0760555B9 (en) * | 1995-08-31 | 2005-05-04 | STMicroelectronics S.r.l. | Current generator circuit having a wide frequency response |
US5748030A (en) * | 1996-08-19 | 1998-05-05 | Motorola, Inc. | Bias generator providing process and temperature invariant MOSFET transconductance |
US6124753A (en) * | 1998-10-05 | 2000-09-26 | Pease; Robert A. | Ultra low voltage cascoded current sources |
-
1998
- 1998-10-05 US US09/167,101 patent/US6124753A/en not_active Expired - Lifetime
-
1999
- 1999-10-05 KR KR1019990042816A patent/KR100351184B1/ko not_active IP Right Cessation
- 1999-10-05 JP JP28423799A patent/JP3349482B2/ja not_active Expired - Fee Related
- 1999-10-05 DE DE19947816A patent/DE19947816B4/de not_active Expired - Fee Related
- 1999-10-19 TW TW088117125A patent/TW476872B/zh not_active IP Right Cessation
-
2000
- 2000-07-08 US US09/611,668 patent/US6313692B1/en not_active Expired - Lifetime
- 2000-07-26 US US09/625,907 patent/US6249176B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8786359B2 (en) | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
TWI460990B (zh) * | 2007-12-12 | 2014-11-11 | Sandisk Technologies Inc | 電流鏡裝置和方法 |
Also Published As
Publication number | Publication date |
---|---|
DE19947816B4 (de) | 2012-06-14 |
US6124753A (en) | 2000-09-26 |
JP3349482B2 (ja) | 2002-11-25 |
US6249176B1 (en) | 2001-06-19 |
KR20000028842A (ko) | 2000-05-25 |
DE19947816A1 (de) | 2000-04-27 |
JP2000112550A (ja) | 2000-04-21 |
US6313692B1 (en) | 2001-11-06 |
KR100351184B1 (ko) | 2002-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW476872B (en) | Ultra low voltage cascade current mirror | |
JP3095809B2 (ja) | 基準発生器 | |
JP3759513B2 (ja) | バンドギャップ基準回路 | |
JP3519958B2 (ja) | 基準電圧発生回路 | |
US20040062292A1 (en) | Temperature sensing apparatus and methods | |
TWI234645B (en) | Temperature sensing apparatus and methods | |
JP2000513853A (ja) | 精密バンドギャップ基準回路 | |
TW200537270A (en) | A low offset bandgap voltage reference | |
TW201015266A (en) | Band gap reference voltage circuit | |
JP2938438B2 (ja) | 半導体素子の内部電圧発生回路 | |
US5959446A (en) | High swing current efficient CMOS cascode current mirror | |
US5847556A (en) | Precision current source | |
JP2002304224A (ja) | 電圧発生回路および電圧発生方法 | |
JP2004146576A (ja) | 半導体温度測定回路 | |
KR950010341A (ko) | 온도 변화에 대해 일정하게 유지되는 출력 신호 진폭을 갖는 ic | |
JP2652061B2 (ja) | 中間電位発生回路 | |
JP2759905B2 (ja) | 相補性mos技術による回路装置 | |
US5334929A (en) | Circuit for providing a current proportional to absolute temperature | |
US10754369B2 (en) | Reference current source and semiconductor device | |
US6686789B2 (en) | Dynamic low power reference circuit | |
JP3822781B2 (ja) | 安定化電源回路 | |
JP4328391B2 (ja) | 電圧および電流基準回路 | |
US5661395A (en) | Active, low Vsd, field effect transistor current source | |
JP4158214B2 (ja) | 半導体集積回路 | |
JP2001506040A (ja) | 電圧調整回路及び半導体回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |