TWI608348B - Detection circuit - Google Patents

Detection circuit Download PDF

Info

Publication number
TWI608348B
TWI608348B TW104138645A TW104138645A TWI608348B TW I608348 B TWI608348 B TW I608348B TW 104138645 A TW104138645 A TW 104138645A TW 104138645 A TW104138645 A TW 104138645A TW I608348 B TWI608348 B TW I608348B
Authority
TW
Taiwan
Prior art keywords
current
circuit
tested
detecting
transistor
Prior art date
Application number
TW104138645A
Other languages
English (en)
Other versions
TW201719404A (zh
Inventor
jun yuan Chen
Zhi De Hong
Zheng Zhong Ye
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to TW104138645A priority Critical patent/TWI608348B/zh
Priority to CN201510899829.4A priority patent/CN106774613B/zh
Priority to US14/985,861 priority patent/US10107869B2/en
Publication of TW201719404A publication Critical patent/TW201719404A/zh
Application granted granted Critical
Publication of TWI608348B publication Critical patent/TWI608348B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

偵測電路
本發明係關於一種偵測電路，尤其是關於一種用於偵測一待測電源之狀態的偵測電路。
按，一般電子裝置於開始工作前，會有一段時間需等待電源爬升至穩定狀態，所以電子裝置會利用此等待時間進行初始化，例如：重置動作。現今進行重置動作之一種方法是利用一電阻器、一電容器與一施密特觸發器組成的重置電路，來產生重置訊號，但是此種方法在電源需要較長的時間來達到正常穩定狀態時，其會發生重置電路在電源未達到正常穩定狀態下，就已經結束重置動作，如此電子裝置可能會發生運作錯誤。此外，當電子裝置之電源發生掉電之情況下，電子裝置應進行重置動作。
然而，現今電子裝置在進行重置動作時，並未偵測電源之狀態，而並未確認電源已經達到正常穩定狀態，才結束重置動作。此外，電子裝置也並未偵測電源是否有發生掉電狀態，以進行重置動作。如此，無法確保電子裝置能正常運作。
鑒於上述問題，本發明提出一種偵測電路，以用於偵測電源的狀態。
本發明之目的之一，為提供一種偵測電路，其用於偵測待測電源的狀態。
為達以上目的，本發明提供一種偵測電路，其包含一第一偵測路徑與一第二偵測路徑，其用於偵測一待測電源的狀態。第一電流依據待測電源而產生於第一偵測路徑，第二電流依據待測電源而產生於第二偵測路徑。偵測電路依據第一電流與第二電流產生一偵測訊號，偵測訊號表示待測電源的狀態。
1‧‧‧偵測電路
2‧‧‧偵測電路
3‧‧‧偵測電路
4‧‧‧偵測電路
5‧‧‧偵測電路
10‧‧‧提升電路
11‧‧‧第一電流產生電路
12‧‧‧第二電流產生電路
20‧‧‧提升電路
30‧‧‧提升電路
40‧‧‧波形調整器
A‧‧‧保護路徑
B1-B5‧‧‧雙極性電晶體
D1‧‧‧第一偵測路徑
D2‧‧‧第二偵測路徑
I1‧‧‧第一電流
I1-normal‧‧‧準位
I2‧‧‧第二電流
I2-normal‧‧‧準位
I3‧‧‧第三電流
I4‧‧‧第四電流
IREF‧‧‧參考電流源
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
M3‧‧‧第三電晶體
M4‧‧‧第四電晶體
M5‧‧‧第五電晶體
M6‧‧‧第六電晶體
M7‧‧‧第七電晶體
M8‧‧‧第八電晶體
M9‧‧‧第九電晶體
M10‧‧‧第十電晶體
M11‧‧‧第十一電晶體
M12‧‧‧第十二電晶體
M13‧‧‧第十三電晶體
M14‧‧‧第十四電晶體
M15‧‧‧第十五電晶體
P‧‧‧電源電路
Q1‧‧‧控制電晶體
t1~t9‧‧‧時間
VDD‧‧‧待測電源
VDD-min‧‧‧門檻
VOUT‧‧‧輸出
VR‧‧‧偵測訊號
VG‧‧‧接地端
VT1‧‧‧第一門檻
VT2‧‧‧第二門檻
第一圖：其係為本發明之偵測電路的第一示意圖；第二圖：其係為本發明偵測電路的第二示意圖；第三圖：其係為本發明偵測電路之第一實施例的電路圖；第四圖：其係為本發明偵測電路之第二實施例的電路圖；第五圖：其係為本發明偵測電路之第三實施例的電路圖；第六圖：其係為本發明偵測電路之訊號之波形圖；第七圖：其係為本發明偵測電路的第三示意圖；及第八圖：其係為本發明偵測電路之第四實施例的電路圖。
為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以實施例及配合圖式之說明，說明如後：
請參閱第一圖，其係為本發明偵測電路的第一示意圖。如圖所示，本發明提供一種偵測電路1，其包含一第一偵測路徑D1與一第二偵測路徑D2。第一偵測路徑D1耦接電源電路P的一輸出端，其中，本發明以電源電路P的輸出電源作為一待測電源VDD的實施例，但是，針對電子裝置上其他電路的電壓，本發明的偵測電路1同樣可以偵測，所以，本發明的偵測電路1並未限定於只能偵測電源電路P的輸出電源。
復參閱第一圖，一第一電流I1依據待測電源VDD而產生於第一偵測路徑D1，一第二電流I2依據待測電源VDD而產生於第二偵測路徑D2。第一偵測路徑D1所需之工作電壓高於第二偵測路徑D2所需之工作電壓，換言之，待測電源VDD爬升至穩定狀態過程中，當待測電源VDD爬升至第二偵測路徑D2之工作電壓時，第二電流I2即會產生於第二偵測路徑D2；之後，當待測電源VDD爬升至第一偵測路徑D1之工作電壓時，第一電流I1才會產生於第一偵測路徑D1。其中，偵測電路1依據第一電流I1與第二電流I2產生一偵測訊號VR，偵測訊號VR表示該待測電源VDD的狀態。基於上述，本發明的偵測電路1使第一電流I1與第二電流I2基於待測電源VDD的不同狀態而產生，來偵測電源電路P的輸出電源(待測電源VDD)的狀態。
因此，由待測電源VDD的不同狀態所造成第一電流I1與第二電流I2的變化，可以判斷待測電源VDD為一低電壓狀態或一掉電狀態。舉例來說，於第一電流I1產生前，第二電流I2依據待測電源VDD而產生於第二偵測路徑D2，此時，待測電源VDD處於低電壓狀態；之後於第一電流I1產生後且第二電流I2降低前，第一電流I1依據待測電源VDD而降低，此時，待測電源VDD處於掉電狀態。再者，偵測電路1會依據第一電流I1與第二電流I2而偵測上述兩種狀態並產生偵 測訊號VR，所以當電子裝置剛啟動時，偵測訊號VR可以用於表示待測電源VDD是否仍處於低電壓狀態，即電源電路P的輸出電源(待測電源VDD)未達到電子裝置所需之穩定的輸入電壓。而當電子裝置正常工作後，偵測訊號VR可以用於表示輸出電源(待測電源VDD)是否發生掉電的現象。
承接上述，待測電源VDD傳輸至電子裝置，就是電子裝置的輸入電壓，所以當輸入電壓處於低電壓時，偵測電路1會產生偵測訊號VR，以控制電子裝置等待輸入電壓上升至正常工作狀態，例如偵測訊號VR驅使重置電路持續產生重置訊號，而持續重置電子裝置。然而，當電子裝置正常工作後，輸入電壓若持續降低而處於掉電狀態下，偵測電路1會產生偵測訊號VR，電子裝置就會依據偵測訊號VR進入保護狀態或進行重置動作或提升輸入電壓等等處置。
故，本發明的偵測電路1是依據待測電源VDD的狀態而獲得第一電流I1與第二電流I2，來偵測待測電源VDD是否處於正常工作狀態。如此，無須擔心待測電源VDD(輸入電壓)尚未達到穩定狀態，電子裝置就停止重置，此外，不論待測電源VDD的下降斜率為何，本發明偵測電路1都可以成功偵測出待測電源VDD處於掉電狀態，進而驅使重置電路重置電子裝置或進行其他對應處置。
請參閱第二圖，其係為本發明偵測電路的第二示意圖。如圖所示，偵測電路2包含一第一電流產生電路11、一第二電流產生電路12、一控制電晶體Q1。第一電流產生電路11耦接於待測電源VDD，並依據待測電源VDD產生第一電流I1於第一偵測路徑D1；第二電流產生電路12耦接待測電源VDD，並依據待測電源VDD產生第二電流I2於第二偵測路徑D2，偵測電路2的一輸出端經第二電流產生電路12耦接於待測電源VDD，偵測訊號VR產生於輸出端。控制電晶體Q1耦 接於偵測電路2的輸出端與一接地端VG之間，第一電流I1使控制電晶體Q1導通，而決定偵測訊號VR的準位。
請參閱第三圖，其係為本發明偵測電路之第一實施例的電路圖。如圖所示，第三圖為第二圖的詳細電路圖，第一電流產生電路11包含第一電流鏡，第二電流產生電路12包含第二電流鏡。再者，偵測電路2的第一偵測路徑D1上設有一提升電路10，提升電路10可以包含一二極體或複數二極體，而第一偵測路徑D1操作於一第一工作電壓，所以，第一偵測路徑D1上的提升電路10會提升第一偵測路徑D1的第一工作電壓，換言之，第一偵測路徑D1依據提升電路10而操作於第一工作電壓。同理，第二偵測路徑D2操作於一第二工作電壓，然而，因第二偵測路徑D2未設置提升電路10，所以，提升電路10會驅使第一工作電壓高於第二工作電壓。
因此，由本發明的偵測電路2可以看出，當待測電源VDD的準位高於第二工作電壓的準位但並未達到第一工作電壓的準位時，偵測電路2會產生第二電流I2，而不會產生第一電流I1，如此即表示待測電源VDD處於低電壓，而當待測電源VDD的準位高於第一工作電壓的準位後，其表示待測電源VDD非處於低電壓時，偵測電路2會產生第一電流I1。換言之，提升電路10使第一工作電壓高於第二工作電壓，以使第一電流I1與第二電流I2表示不同狀態的待測電源VDD。提升電路10所包含的二極體數量可以按照需求自行設計，本發明並未限定提升電路10的設計範疇，例如：第一偵測路徑D1的二極體10數量越多，第一工作電壓就越高，待測電源VDD就必須上升至更高的準位才能驅使第一電流I1產生。因此，第一電流I1未產生時，偵測電路21所產生的偵測訊號VR表示待測電源VDD處於低電壓狀態或掉電狀態。
復參閱第三圖，偵測電路2包含參考電流源IREF、第一電流鏡、第二電流鏡與一第三電流鏡。第一電流鏡包含一第一電晶體M1與一第二電晶體M2，第二電流鏡包含第一電晶體M1與一第三電晶體M3，第三電流鏡包含一第四電晶體M4與一第五電晶體M5，其中，第一電晶體M1、第二電晶體M2與第三電晶體M3為P型電晶體，第四電晶體M4與第五電晶體M5為N型電晶體，換言之，第一電流鏡與第二電流鏡包含複數P型電晶體，第三電流鏡包含複數N型電晶體。
第一電晶體M1耦接於待測電源VDD與參考電流源IREF之間；第二電晶體M2耦接第一電晶體M1、參考電流源IREF、待測電源VDD與提升電路10，第二電晶體M2依據待測電源VDD與參考電流源IREF產生第一電流I1於第一偵測路徑D1，而提升電路10會提升第二電晶體M2產生第一電流I1之工作電壓。第三電晶體M3耦接第一電晶體M1、參考電流源IREF、待測電源VDD與偵測電路2的輸出端，以依據待測電源VDD與參考電流源IREF產生第二電流I2於第二偵測路徑D2與偵測電路2的輸出端。再者，第四電晶體M4相當於一控制元件而控制第五電晶體M5(第五電晶體M5相當於第二圖的控制電晶體Q1)，所以，控制元件M4耦接提升電路10與第五電晶體M5，第五電晶體M5耦接於輸出端與接地端VG之間，控制元件M4並依據第一電流I1控制第五電晶體M5之導通，而驅使偵測電路2的偵測訊號VR的準位為一低準位(Low)。
承接上述，參考電流源IREF耦接於第一電晶體M1與接地端VG之間，而與待測電源VDD一同控制第一電流鏡與第二電流鏡產生第一電流I1和第二電流I2。第一電流鏡耦接於參考電流源IREF與待測電源VDD，並依據參考電流源IREF與待測電源VDD產生第一電流I1於第一偵測路徑D1。第二電流鏡耦接參考電流源IREF與待測電源VDD，並依據參考電流源IREF與待測電源VDD產生第二電流I2於 第二偵測路徑D2。第三電流鏡耦接提升電路10與輸出端，如此，第一電流I1控制第三電流鏡使第二電流I2流經第三電流鏡至接地端VG，而降低偵測訊號VR的準位。
換言之，當待測電源VDD為正常工作狀態時，第一電流I1導致第五電晶體M5的放電能力(下拉能力)高於第二電晶體M2的充電能力(上拉能力)，所以，此時偵測訊號VR為低準位，並表示待測電源VDD處於正常工作狀態。當待測電源VDD為低電壓或掉電狀態時，第一電流I1並未產生，如此第五電晶體M5為不導通狀態，因此第五電晶體M5的放電能力低於第二電晶體M2的充電能力，所以，此時偵測訊號VR為高準位，並表示待測電源VDD未處於正常工作狀態。
請參閱第四圖，其係為本發明偵測電路之第二實施例的電路圖。如圖所示，本發明偵測電路3包含一波形調整器40，其接收偵測訊號VR，並調整偵測訊號VR的波形，而調整為一方波而為輸出VOUT，以用於進行一重置工作，即提供至重置電路，以進行重置工作。波形調整器40包含第六電晶體M6、第七電晶體M7、第八電晶體M8與第九電晶體M9。偵測電路3產生的偵測訊號VR也可以用於驅使電子裝置進入保護狀態，或用於提升輸入電壓的依據，所以本發明的偵測電路對於偵測電源是否為正常工作狀態的結果，可以做為後級電路進行各種控制的依據，後級電路例如為低電壓保護電路或重置電路。
再者，第二實施例的提升電路20與第一實施例的提升電路10不同，第二實施例的提升電路20改以一個P型電晶體取代，此P型電晶體之閘極耦接於P型電晶體之汲極，P型電晶體之汲極再耦接於第四電晶體M4之汲極，而第四電晶體M4之汲極耦接於第四電晶體M4之閘極與第五電晶體M5的閘極，而且P型電晶 體的數量可以自行決定，所以本發明的提升電路20可以為至少一二極體(Diode)或至少一P型電晶體(metal oxide semiconductor field effect transistor，MOSFET)。
請參閱第五圖，其係為本發明偵測電路之第三實施例的電路圖。如圖所示，本發明的偵測電路4內的提升電路30與第二實施例的提升電路20不同，第三實施例的提升電路30由複數N型電晶體M10、M11取代，該些N型電晶體M10、M11之作用如同二極體，但是，若提升電路30改用電阻器取代也是一種方式。換言之，本發明提升電路30可以包含至少一電阻器或至少一N型電晶體。
再者，第三實施例的偵測電路4還有包含一保護電路，保護電路包含一第十二電晶體M12、一第十三電晶體M13、一第十四電晶體M14與一第十五電晶體M15。第十二電晶體M12與第十三電晶體M13構成電流鏡，而耦接於第三電晶體M3，以鏡射第二電流I2，而產生一第三電流I3。第十四電晶體M14與第十五電晶體M15構成電流鏡，而耦接於第十三電晶體M13，以鏡射第三電流I3，而產生一第四電流I4。而且，保護電路耦接於第二電流鏡與偵測電路4的輸出端之間，而提供一保護路徑A予偵測電路4，以避免靜電造成第二電流I2影響偵測電路4的輸出。於本發明之一實施例中，電流I3與I4之準位相等於第二電流I2之準位。
復參閱第五圖，第三實施例所增加的電晶體M12-M15可以增加第二電流I2傳輸至波形調整器的40的路徑，因此，當靜電發生時(air discharge)，電晶體M12-M15所增加的路徑可以避免第二電流I2造成偵測訊號VR的準位瞬間被拉高。所以，在偵測訊號VR的準位不易產生異常下，偵測電路4也不易產生異常的訊號(輸出VOUT)。
請一併參閱第五圖與第六圖，第六圖係為本發明偵測電路之訊號之波形圖。如圖所示，於時間t1~時間t3之間，待測電源VDD開始上升時，第二電 流鏡產生第二電流I2，保護電路會依據第二電流I2產生第三電流I3與第四電流I4，而因待測電源VDD之準位尚未上升到第一電流鏡產生第一電流I1之工作電壓，所以第一電流鏡尚未產生第一電流I1，如此，第四電流I4拉升偵測訊號VR的準位；再者，電流I2~I4的準位會隨著待測電源VDD的持續上升而上升，所以，當電流I2~I4的準位上升至一第二門檻VT2時，偵測訊號VR會轉變高準位。如此，其即表示待測電源VDD目前處於低電壓狀態，以驅使電子裝置進行後續的處置，例如：驅使重置電路產生重置訊號，以進行重置動作或控制保護電路執行保護電路的工作。此外，電流I2~I4的準位會持續上升至一正常準位I2-normal。
承接上述，於時間t3~時間t4，待測電源VDD持續上升，於時間t3~時間t4的中間，第一電流I1開始被產生，且第一電流I1會驅使第三電流鏡動作，而使第五電晶體M5導通，所以，偵測訊號VR的準位會逐漸降低；再者，當待測電源VDD上升至一門檻VDD-min，且第一電流I1也上升至一第一門檻時VT1時，偵測訊號VR的準位也因為持續放電而轉變為低準位，如此即會驅使重置電路停止產生重置訊號，而不進行重置動作。爾後，第一電流I1的準位會持續上升至一正常準位I1-normal。此外，波形調整器40將偵測訊號VR的準位調整為一方波，並為偵測電路的輸出VOUT。復參閱第六圖，偵測電路於時間t6~時間t9的動作與偵測電路於時間t1~時間t5的動作相似，差異在於偵測訊號VR的準位於時間t3~時間t4是表示待測電源VDD處於低電壓狀態，而偵測訊號VR的準位於時間t7~時間t8是表示待測電源VDD處於掉電狀態，因此，偵測電路於時間t6~時間t9的動作不再重覆說明。
此外，請參閱第七圖，其係為本發明偵測電路的第三示意圖。如圖所示，第七圖與第二圖的差異在於控制電晶體Q1與第二電流產生電路12設置 的位置不同，且第二圖的控制電晶體Q1為N型電晶體，第七圖的控制電晶體Q1為P型電晶體。第一電流產生電路11依據待測電源VDD產生第一電流I1於第一偵測路徑D1；第二電流產生電路12依據待測電源VDD產生第二電流I2於第二偵測路徑D2，偵測電路5的輸出端經第二電流產生電路12耦接於接地端VG，偵測訊號VR產生於輸出端；控制電晶體Q1耦接於偵測電路5的輸出端與待測電源VDD之間，第一電流I1使控制電晶體Q1導通，而決定偵測訊號VR的準位。
再者，第七圖實施例中之偵測訊號VR的準位變化與第二圖之偵測訊號VR之準位變化相比恰為相反。待測電源VDD之準位低於門檻VDD-min，且第二電流產生電路12產生第二電流I2時，第二圖之偵測訊號VR的準位為高準位，但是，第七圖之偵測訊號VR的準位為低準位，其因為第二電流產生電路12動作，而第一電流產生電路11尚未正常動作而完全導通控制電晶體Q1。此外，待測電源VDD之準位等於或高於門檻VDD-min，第一電流產生電路11產生第一電流I1而導通控制電晶體Q1時，第二圖之偵測訊號VR的準位為低準位，但是，第七圖之偵測訊號VR的準位為高準位，其因為第一電流I1導通控制電晶體Q1，而拉升偵測訊號VR的準位為高準位。
此外，本發明除了以金氧半場效電晶體(MOSFET)設計電路之外，更可以使用雙極性電晶體(Bipolar junction transistor，BJT)取代MOSFET來設計電路，其電路圖請參閱第八圖，其係為本發明偵測電路之第四實施例的電路圖。如圖所示，第八圖與第三圖的差異在於第三圖的電路實施例是以MOSFET來設計，而第八圖的電路實施例是以BJT來設計，同理，第四圖與第五圖的電路實施例也可以用BJT取代MOSFET而將BJT用於設計電路架構。第八圖實施例的偵測電路6包含參考電流源IREF與複數電流鏡。電流鏡皆是以雙極性電晶體設計，其中， 第一雙極性電晶體B1至第三雙極性電晶體B3為PNP電晶體，第四雙極性電晶體B4與第五雙極性電晶體B5為NPN電晶體，換言之，PNP電晶體可以用於取代P型電晶體(PMOS)，NPN電晶體可以用於取代N型電晶體(NMOS)。
承接上述，第一雙極性電晶體B1耦接於待測電源VDD與參考電流源IREF之間；第二雙極性電晶體B2耦接第一雙極性電晶體M1、參考電流源IREF、待測電源VDD與提升電路10，第二雙極性電晶體B2依據待測電源VDD與參考電流源IREF產生第一電流I1於第一偵測路徑D1，而提升電路10會提升第二雙極性電晶體B2產生第一電流I1之工作電壓；第三雙極性電晶體B3耦接第一雙極性電晶體B1、參考電流源IREF、待測電源VDD與偵測電路6的輸出端，以依據待測電源VDD與參考電流源IREF產生第二電流I2於第二偵測路徑D2與偵測電路6的輸出端。再者，第四雙極性電晶體B4相當於一控制元件而控制第五雙極性電晶體B5。
因此，控制元件M4耦接提升電路10與第五雙極性電晶體B5，第五雙極性電晶體B5耦接於輸出端與接地端VG之間，控制元件M4並依據第一電流I1控制第五雙極性電晶體B5之導通，而驅使偵測電路6的偵測訊號VR的準位為低準位(Low)。同理，本實施例的提升電路10一樣可以利用雙極性電晶體來做設計，而第八圖中以二極體10做為提升電路10僅是一舉例說明。
綜上所述，本發明提供一種偵測電路，其包含一第一偵測路徑與一第二偵測路徑，其用於偵測一待測電源的狀態。一第一電流依據待測電源而產生於第一偵測路徑，第二電流依據待測電源而產生於第二偵測路徑。偵測電路依據第一電流與第二電流產生一偵測訊號，偵測訊號表示待測電源的狀態。
1‧‧‧偵測電路
D1‧‧‧第一偵測路徑
D2‧‧‧第二偵測路徑
11‧‧‧第一電流產生電路
12‧‧‧第一電流產生電路
I1‧‧‧第一電流
I2‧‧‧第二電流
P‧‧‧電源電路
VDD‧‧‧待測電源
VR‧‧‧偵測訊號

Claims (11)

  1. 一種偵測電路，其偵測一待測電源的狀態，該偵測電路包含：一第一偵測路徑，一第一電流依據該待測電源而產生於該第一偵測路徑；及一第二偵測路徑，一第二電流依據該待測電源而產生於該第二偵測路徑；其中，該偵測電路依據該第一電流與該第二電流產生一偵測訊號，該偵測訊號表示該待測電源的狀態；於該第二電流降低前，該第一電流依據該待測電源而降低，該偵測訊號表示該待測電源處於一掉電狀態。
  2. 如申請專利範圍第1項所述之偵測電路，其中，於該第一電流產生前，該第二電流依據該待測電源而產生，該偵測訊號表示該待測電源處於一低電壓狀態。
  3. 如申請專利範圍第1項所述之偵測電路，其中，該第一偵測路徑上設有一提升電路，該第一偵測路徑操作於一第一工作電壓，該第二偵測路徑操作於一第二工作電壓，該提升電路提升該第一偵測路徑之該第一工作電壓，該提升電路驅使該第一工作電壓高於該第二工作電壓，當該待測電源的準位高於該第二工作電壓的準位，該偵測電路產生該第二電流，當該待測電源的準位高於該第一工作電壓的準位，該偵測電路產生該第一電流，該第一電流與該第二電流表示不同狀態的該待測電源，該第一電流未產生時，該偵測訊號表示該待測電源處於一低電壓狀態或該掉電狀態。
  4. 如申請專利範圍第3項所述之偵測電路，其中，該提升電路包含至少一電阻器或至少一二極體或至少一N型電晶體或至少一P型電晶體或至少一雙極性電晶體。
  5. 如申請專利範圍第1項所述之偵測電路，其包含： 一第一電流產生電路，耦接於該待測電源，並依據該待測電源產生該第一電流於該第一偵測路徑；一第二電流產生電路，耦接該待測電源，並依據該待測電源產生該第二電流於該第二偵測路徑，該偵測電路的一輸出端經該第二電流產生電路耦接於該待測電源，該偵測訊號產生於該輸出端；及一控制電晶體，耦接於該偵測電路的該輸出端與一接地端之間，該第一電流控制該控制電晶體之導通，而決定該偵測訊號的準位。
  6. 如申請專利範圍第5項所述之偵測電路，其中；該第一電流產生電路包含：一第一電流鏡，耦接一參考電流源與該待測電源，並依據該參考電流源與該待測電源產生該第一電流；該第二電流產生電路包含：一第二電流鏡，耦接該參考電流源與該待測電源，並依據該參考電流源與該待測電源產生該第二電流。
  7. 如申請專利範圍第6項所述之偵測電路，其包含：一控制元件，耦接一提升電路與該控制電晶體，並依據該第一電流控制該控制電晶體之導通；該第一電流鏡包含：一第一電晶體，耦接於該待測電源與該參考電流源之間；一第二電晶體，耦接該第一電晶體、該參考電流源、該待測電源與一提升電路，依據該待測電源與該參考電流源產生該第一電流，該提升電路提升該第二電晶體產生該第一電流之工作電壓； 該第二電流鏡包含：一第三電晶體，耦接該第一電晶體、該參考電流源、該待測電源與該偵測電路的該輸出端，以依據該待測電源與該參考電流源產生該第二電流於該偵測電路的該輸出端；及其中，該控制元件依據該第一電流控制該控制電晶體之導通，而驅使該偵測電路的該偵測訊號的準位為一低準位。
  8. 如申請專利範圍第7項所述之偵測電路，其中，該第一電晶體、該第二電晶體與該第三電晶體為P型電晶體或PNP電晶體，該控制元件與該控制電晶體為N型電晶體或NPN電晶體。
  9. 如申請專利範圍第6項所述之偵測電路，其中，該偵測電路包含：一保護電路，耦接於該第二電流鏡與該偵測電路的該輸出端之間，提供一保護路徑予該偵測電路。
  10. 如申請專利範圍第5項所述之偵測電路，其中，該偵測電路包含：一波形調整器，接收該偵測訊號，調整該偵測訊號的波形，以用於進行一重置工作。
  11. 如申請專利範圍第1項所述之偵測電路，其包含：一第一電流產生電路，依據該待測電源產生該第一電流於該第一偵測路徑；一第二電流產生電路，依據該待測電源產生該第二電流於該第二偵測路徑，該偵測電路的一輸出端經該第二電流產生電路耦接於一接地端，該偵測訊號產生於該輸出端；及一控制電晶體，耦接於該偵測電路的該輸出端與該待測電源之間，該第一電流控制該控制電晶體之導通，而決定該偵測訊號的準位。
TW104138645A 2015-11-20 2015-11-20 Detection circuit TWI608348B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104138645A TWI608348B (zh) 2015-11-20 2015-11-20 Detection circuit
CN201510899829.4A CN106774613B (zh) 2015-11-20 2015-12-08 侦测电路
US14/985,861 US10107869B2 (en) 2015-11-20 2015-12-31 Detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104138645A TWI608348B (zh) 2015-11-20 2015-11-20 Detection circuit

Publications (2)

Publication Number Publication Date
TW201719404A TW201719404A (zh) 2017-06-01
TWI608348B true TWI608348B (zh) 2017-12-11

Family

ID=58720853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138645A TWI608348B (zh) 2015-11-20 2015-11-20 Detection circuit

Country Status (3)

Country Link
US (1) US10107869B2 (zh)
CN (1) CN106774613B (zh)
TW (1) TWI608348B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199093B1 (en) * 2015-12-30 2019-02-05 Crossbar, Inc. State change detection for two-terminal memory utilizing current mirroring circuitry
US11199565B1 (en) * 2020-07-17 2021-12-14 Novatek Microelectronics Corp. Undervoltage detection circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744990A (en) * 1995-11-08 1998-04-28 Standard Microsystems Corporation Enhanced power-on-reset/low voltage detection circuit
US7312644B2 (en) * 2004-12-15 2007-12-25 Atmel Nantes Sa Power failure detection circuit with fast drop response
TW201126907A (en) * 2010-01-27 2011-08-01 Novatek Microelectronics Corp Output buffer circuit and method for avoiding voltage overshoot
TW201307853A (zh) * 2011-08-03 2013-02-16 Ralink Technology Corp 電力偵測電路及電子裝置及電力移除偵測的處理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124753A (en) * 1998-10-05 2000-09-26 Pease; Robert A. Ultra low voltage cascoded current sources
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
TWI318734B (en) * 2005-10-21 2009-12-21 Hon Hai Prec Ind Co Ltd Power voltage detecting circuit
DE102007034251B4 (de) * 2007-07-23 2013-12-05 Continental Automotive Gmbh Fehleranalyseverfahren für eine Lambda-Sonde, Motorsteuerung für eine Brennkraftmaschine zur Ausführung des Fehleranalyseverfahrens sowie Programmspeicher
CN102025416B (zh) * 2009-09-22 2013-12-04 华为技术有限公司 一种定位海缆故障的方法、中继器及通信系统
CN103472283B (zh) * 2013-09-25 2016-07-13 矽力杰半导体技术(杭州)有限公司 电压检测方法及电路以及带该电压检测电路的开关电源
US9606552B2 (en) * 2015-08-26 2017-03-28 Google Inc. Thermostat with multiple sensing systems integrated therein
US10675633B2 (en) * 2016-08-08 2020-06-09 Bradley Nelson Ion plasma disintegrator
JP2019526796A (ja) * 2016-08-26 2019-09-19 デルタ・デザイン・インコーポレイテッドＤｅｌｔａ Ｄｅｓｉｇｎ， Ｉｎｃ． 集積回路デバイスのビジョンアライメントのためのオフラインビジョン支援方法および装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744990A (en) * 1995-11-08 1998-04-28 Standard Microsystems Corporation Enhanced power-on-reset/low voltage detection circuit
US7312644B2 (en) * 2004-12-15 2007-12-25 Atmel Nantes Sa Power failure detection circuit with fast drop response
TW201126907A (en) * 2010-01-27 2011-08-01 Novatek Microelectronics Corp Output buffer circuit and method for avoiding voltage overshoot
TW201307853A (zh) * 2011-08-03 2013-02-16 Ralink Technology Corp 電力偵測電路及電子裝置及電力移除偵測的處理方法

Also Published As

Publication number Publication date
US10107869B2 (en) 2018-10-23
TW201719404A (zh) 2017-06-01
CN106774613A (zh) 2017-05-31
CN106774613B (zh) 2019-10-29
US20170146612A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
JP6398649B2 (ja) 静電気保護回路及び半導体集積回路装置
TWI573248B (zh) 可承受過度電性應力及避免栓鎖的靜電放電防護電路
TW201624892A (zh) 電源供應裝置
TWI571031B (zh) 保護裝置、系統及維持閘極驅動器端子上的穩定輸出的方法
US10847218B2 (en) Band-gap reference start-up circuit with greater noise margin for start-up
JP2010166110A (ja) 電圧検出回路
TWI590035B (zh) 電源啟動重置電路
JP6154700B2 (ja) Ｅｓｄ保護回路
TWI608348B (zh) Detection circuit
US20140211353A1 (en) Protection circuit for fan control chip
TWI509382B (zh) 能隙電壓參考電路
US7777537B2 (en) Method for providing a power on reset signal with a logarithmic current compared with a quadratic current
JP2006115594A (ja) 誤動作防止回路
TW201308814A (zh) 處理熱插拔之過電壓保護電路及電子系統
KR100909636B1 (ko) 듀얼 파워 업 신호 발생 회로
KR101022673B1 (ko) 반도체 메모리장치의 파워업회로
JP2007265336A (ja) 基準電源電圧回路
JP2019208340A5 (zh)
CN113131905B (zh) 一种施密特触发器电路
US7772894B2 (en) Method for providing a power on reset signal with a quadratic current compared to an exponential current
TWI423229B (zh) 電源偵測裝置及使用其之電源供應裝置
JP2012143030A (ja) 電子回路
JP2016096180A (ja) Ｅｓｄ保護回路
TWI543527B (zh) 上電復位電路
TWI792767B (zh) 具有穩定放電機制的靜電防護電路