CN106774613B - 侦测电路 - Google Patents

侦测电路 Download PDF

Info

Publication number
CN106774613B
CN106774613B CN201510899829.4A CN201510899829A CN106774613B CN 106774613 B CN106774613 B CN 106774613B CN 201510899829 A CN201510899829 A CN 201510899829A CN 106774613 B CN106774613 B CN 106774613B
Authority
CN
China
Prior art keywords
circuit
detecting
measured
transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510899829.4A
Other languages
English (en)
Other versions
CN106774613A (zh
Inventor
陈俊渊
洪志德
叶政忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sitronix Technology Corp
Original Assignee
Sitronix Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sitronix Technology Corp filed Critical Sitronix Technology Corp
Publication of CN106774613A publication Critical patent/CN106774613A/zh
Application granted granted Critical
Publication of CN106774613B publication Critical patent/CN106774613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明公开了一种侦测电路，其包含一第一侦测路径与一第二侦测路径，其用于侦测一待测电源的状态。第一电流依据待测电源而产生于第一侦测路径，第二电流依据待测电源而产生于第二侦测路径。侦测电路依据第一电流与第二电流产生一侦测讯号，侦测讯号表示待测电源的状态。

Description

侦测电路
技术领域
本发明是关于一种侦测电路，尤其是关于一种用于侦测一待测电源的状态的侦测电路。
背景技术
一般电子装置于开始工作前，会有一段时间需等待电源爬升至稳定状态，所以电子装置会利用此等待时间进行初始化，例如：重置动作。现今进行重置动作的一种方法是利用一电阻器、一电容器与一施密特触发器组成的重置电路，来产生重置讯号，但是此种方法在电源需要较长的时间来达到正常稳定状态时，其会发生重置电路在电源未达到正常稳定状态下，就已经结束重置动作，如此电子装置可能会发生运作错误。此外，当电子装置的电源发生掉电的情况下，电子装置应进行重置动作。
然而，现今电子装置在进行重置动作时，并未侦测电源的状态，而并未确认电源已经达到正常稳定状态，才结束重置动作。此外，电子装置也并未侦测电源是否有发生掉电状态，以进行重置动作。如此，无法确保电子装置能正常运作。
鉴于上述问题，本发明提出一种侦测电路，以用于侦测电源的状态。
发明内容
本发明的目的之一，为提供一种侦测电路，其用于侦测待测电源的状态。
为达以上目的，本发明提供一种侦测电路，其包含一第一侦测路径与一第二侦测路径，其用于侦测一待测电源的状态。第一电流依据待测电源而产生于第一侦测路径，第二电流依据待测电源而产生于第二侦测路径。侦测电路依据第一电流与第二电流产生一侦测讯号，侦测讯号表示待测电源的状态。
附图说明
图1：其为本发明的侦测电路的第一示意图；
图2：其为本发明侦测电路的第二示意图；
图3：其为本发明侦测电路的第一实施例的电路图；
图4：其为本发明侦测电路的第二实施例的电路图；
图5：其为本发明侦测电路的第三实施例的电路图；
图6：其为本发明侦测电路的讯号的波形图；
图7：其为本发明侦测电路的第三示意图；及
图8：其为本发明侦测电路的第四实施例的电路图。
【图号对照说明】
1 侦测电路
2 侦测电路
3 侦测电路
4 侦测电路
5 侦测电路
10 提升电路
11 第一电流产生电路
12 第二电流产生电路
20 提升电路
30 提升电路
40 波形调整器
A 保护路径
B1-B5 双极性晶体管
D1 第一侦测路径
D2 第二侦测路径
I1 第一电流
I1-normal 准位
I2 第二电流
I2-normal 准位
I3 第三电流
I4 第四电流
IREF 参考电流源
M1 第一晶体管
M2 第二晶体管
M3 第三晶体管
M4 第四晶体管
M5 第五晶体管
M6 第六晶体管
M7 第七晶体管
M8 第八晶体管
M9 第九晶体管
M10 第十晶体管
M11 第十一晶体管
M12 第十二晶体管
M13 第十三晶体管
M14 第十四晶体管
M15 第十五晶体管
P 电源电路
Q1 晶体管
t1～t9 时间
VDD 待测电源
VDD-min 门槛
VOUT 输出
VR 侦测讯号
VG 接地端
VT1 第一门槛
VT2 第二门槛
具体实施方式
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：
请参阅图1，其为本发明侦测电路的第一示意图。如图所示，本发明提供一种侦测电路1，其包含一第一侦测路径D1与一第二侦测路径D2。第一侦测路径D1耦接电源电路P的一输出端，其中，本发明以电源电路P的输出电源作为一待测电源VDD的实施例，但是，针对电子装置上其它电路的电压，本发明的侦测电路1同样可以侦测，所以，本发明的侦测电路1并未限定于只能侦测电源电路P的输出电源。
复参阅图1，一第一电流I1依据待测电源VDD而产生于第一侦测路径D1，一第二电流I2依据待测电源VDD而产生于第二侦测路径D2。第一侦测路径D1所需的工作电压高于第二侦测路径D2所需的工作电压，换言之，待测电源VDD爬升至稳定状态过程中，当待测电源VDD爬升至第二侦测路径D2的工作电压时，第二电流I2即会产生于第二侦测路径D2；之后，当待测电源VDD爬升至第一侦测路径D1的工作电压时，第一电流I1才会产生于第一侦测路径D1。其中，侦测电路1依据第一电流I1与第二电流I2产生一侦测讯号VR，侦测讯号VR表示该待测电源VDD的状态。基于上述，本发明的侦测电路1使第一电流I1与第二电流I2基于待测电源VDD的不同状态而产生，来侦测电源电路P的输出电源(待测电源VDD)的状态。
因此，由待测电源VDD的不同状态所造成第一电流I1与第二电流I2的变化，可以判断待测电源VDD为一低电压状态或一掉电状态。举例来说，于第一电流I1产生前，第二电流I2依据待测电源VDD而产生于第二侦测路径D2，此时，待测电源VDD处于低电压状态；之后于第一电流I1产生后且第二电流I2降低前，第一电流I1依据待测电源VDD而降低，此时，待测电源VDD处于掉电状态。再者，侦测电路1会依据第一电流I1与第二电流I2而侦测上述两种状态并产生侦测讯号VR，所以当电子装置刚启动时，侦测讯号VR可以用于表示待测电源VDD是否仍处于低电压状态，即电源电路P的输出电源(待测电源VDD)未达到电子装置所需的稳定的输入电压。而当电子装置正常工作后，侦测讯号VR可以用于表示输出电源(待测电源VDD)是否发生掉电的现象。
承接上述，待测电源VDD传输至电子装置，就是电子装置的输入电压，所以当输入电压处于低电压时，侦测电路1会产生侦测讯号VR，以控制电子装置等待输入电压上升至正常工作状态，例如侦测讯号VR驱使重置电路持续产生重置讯号，而持续重置电子装置。然而，当电子装置正常工作后，输入电压若持续降低而处于掉电状态下，侦测电路1会产生侦测讯号VR，电子装置就会依据侦测讯号VR进入保护状态或进行重置动作或提升输入电压等等处置。
故，本发明的侦测电路1是依据待测电源VDD的状态而获得第一电流I1与第二电流I2，来侦测待测电源VDD是否处于正常工作状态。如此，无须担心待测电源VDD(输入电压)尚未达到稳定状态，电子装置就停止重置，此外，不论待测电源VDD的下降斜率为何，本发明侦测电路1都可以成功侦测出待测电源VDD处于掉电状态，进而驱使重置电路重置电子装置或进行其它对应处置。
请参阅图2，其为本发明侦测电路的第二示意图。如图所示，侦测电路2包含一第一电流产生电路11、一第二电流产生电路12、一晶体管Q1。第一电流产生电路11耦接于待测电源VDD，并依据待测电源VDD产生第一电流I1于第一侦测路径D1；第二电流产生电路12耦接待测电源VDD，并依据待测电源VDD产生第二电流I2于第二侦测路径D2，侦测电路2的一输出端经第二电流产生电路12耦接于待测电源VDD，侦测讯号VR产生于输出端。晶体管Q1耦接于侦测电路2的输出端与一接地端VG之间，第一电流I1控制晶体管Q1的导通，而决定侦测讯号VR的准位。
请参阅图3，其为本发明侦测电路的第一实施例的电路图。如图所示，图3为图2的详细电路图，第一电流产生电路11包含第一电流镜，第二电流产生电路12包含第二电流镜。再者，侦测电路2的第一侦测路径D1上设有一提升电路10，提升电路10可以包含一二极管或复数二极管，而第一侦测路径D1操作于一第一工作电压，所以，第一侦测路径D1上的提升电路10会提升第一侦测路径D1的第一工作电压，换言之，第一侦测路径D1依据提升电路10而操作于第一工作电压。同理，第二侦测路径D2操作于一第二工作电压，然而，因第二侦测路径D2未设置提升电路10，所以，提升电路10会驱使第一工作电压高于第二工作电压。
因此，由本发明的侦测电路2可以看出，当待测电源VDD的准位高于第二工作电压的准位但并未达到第一工作电压的准位时，侦测电路2会产生第二电流I2，而不会产生第一电流I1，如此即表示待测电源VDD处于低电压，而当待测电源VDD的准位高于第一工作电压的准位后，其表示待测电源VDD非处于低电压时，侦测电路2会产生第一电流I1。换言之，提升电路10使第一工作电压高于第二工作电压，以使第一电流I1与第二电流I2表示不同状态的待测电源VDD。提升电路10所包含的二极管数量可以按照需求自行设计，本发明并未限定提升电路10的设计范畴，例如：第一侦测路径D1的二极管10数量越多，第一工作电压就越高，待测电源VDD就必须上升至更高的准位才能驱使第一电流I1产生。因此，第一电流I1未产生时，侦测电路21所产生的侦测讯号VR表示待测电源VDD处于低电压状态或掉电状态。
复参阅图3，侦测电路2包含参考电流源IREF、第一电流镜、第二电流镜与一第三电流镜。第一电流镜包含一第一晶体管M1与一第二晶体管M2，第二电流镜包含第一晶体管M1与一第三晶体管M3，第三电流镜包含一第四晶体管M4与一第五晶体管M5，其中，第一晶体管M1、第二晶体管M2与第三晶体管M3为P型晶体管，第四晶体管M4与第五晶体管M5为N型晶体管，换言之，第一电流镜与第二电流镜包含复数P型晶体管，第三电流镜包含复数N型晶体管。
第一晶体管M1耦接于待测电源VDD与参考电流源IREF之间；第二晶体管M2耦接第一晶体管M1、参考电流源IREF、待测电源VDD与提升电路10，第二晶体管M2依据待测电源VDD与参考电流源IREF产生第一电流I1于第一侦测路径D1，而提升电路10会提升第二晶体管M2产生第一电流I1的工作电压。第三晶体管M3耦接第一晶体管M1、参考电流源IREF、待测电源VDD与侦测电路2的输出端，以依据待测电源VDD与参考电流源IREF产生第二电流I2于第二侦测路径D2与侦测电路2的输出端。再者，第四晶体管M4相当于一控制组件而控制第五晶体管M5(第五晶体管M5相当于图2的晶体管Q1)，所以，控制组件M4耦接提升电路10与第五晶体管M5，第五晶体管M5耦接于输出端与接地端VG之间，控制组件M4并依据第一电流I1控制第五晶体管M5的导通，而驱使侦测电路2的侦测讯号VR的准位为一低准位(Low)。
承接上述，参考电流源IREF耦接于第一晶体管M1与接地端VG之间，而与待测电源VDD一同控制第一电流镜与第二电流镜产生第一电流I1和第二电流I2。第一电流镜耦接于参考电流源IREF与待测电源VDD，并依据参考电流源IREF与待测电源VDD产生第一电流I1于第一侦测路径D1。第二电流镜耦接参考电流源IREF与待测电源VDD，并依据参考电流源IREF与待测电源VDD产生第二电流I2于第二侦测路径D2。第三电流镜耦接提升电路10与输出端，如此，第一电流I1控制第三电流镜使第二电流I2流经第三电流镜至接地端VG，而降低侦测讯号VR的准位。
换言之，当待测电源VDD为正常工作状态时，第一电流I1导致第五晶体管M5的放电能力(下拉能力)高于第二晶体管M2的充电能力(上拉能力)，所以，此时侦测讯号VR为低准位，并表示待测电源VDD处于正常工作状态。当待测电源VDD为低电压或掉电状态时，第一电流I1并未产生，如此第五晶体管M5为不导通状态，因此第五晶体管M5的放电能力低于第二晶体管M2的充电能力，所以，此时侦测讯号VR为高准位，并表示待测电源VDD未处于正常工作状态。
请参阅图4，其为本发明侦测电路的第二实施例的电路图。如图所示，本发明侦测电路3包含一波形调整器40，其接收侦测讯号VR，并调整侦测讯号VR的波形，而调整为一方波而为输出VOUT，以用于进行一重置工作，即提供至重置电路，以进行重置工作。波形调整器40包含第六晶体管M6、第七晶体管M7、第八晶体管M8与第九晶体管M9。侦测电路3产生的侦测讯号VR也可以用于驱使电子装置进入保护状态，或用于提升输入电压的依据，所以本发明的侦测电路对于侦测电源是否为正常工作状态的结果，可以做为后级电路进行各种控制的依据，后级电路例如为低电压保护电路或重置电路。
再者，第二实施例的提升电路20与第一实施例的提升电路10不同，第二实施例的提升电路20改以一个P型晶体管取代，此P型晶体管的闸极耦接于P型晶体管的汲极，P型晶体管的汲极再耦接于第四晶体管M4的汲极，而第四晶体管M4的汲极耦接于第四晶体管M4的闸极与第五晶体管M5的闸极，而且P型晶体管的数量可以自行决定，所以本发明的提升电路20可以为至少一二极管(Diode)或至少一P型晶体管(metal oxide semiconductor fieldeffect transistor，MOSFET)。
请参阅图5，其为本发明侦测电路的第三实施例的电路图。如图所示，本发明的侦测电路4内的提升电路30与第二实施例的提升电路20不同，第三实施例的提升电路30由复数N型晶体管M10、M11取代，该些N型晶体管M10、M11的作用如同二极管，但是，若提升电路30改用电阻器取代也是一种方式。换言之，本发明提升电路30可以包含至少一电阻器或至少一N型晶体管。
再者，第三实施例的侦测电路4还有包含一保护电路，保护电路包含一第十二晶体管M12、一第十三晶体管M13、一第十四晶体管M14与一第十五晶体管M15。第十二晶体管M12与第十三晶体管M13构成电流镜，而耦接于第三晶体管M3，以镜射第二电流I2，而产生一第三电流I3。第十四晶体管M14与第十五晶体管M15构成电流镜，而耦接于第十三晶体管M13，以镜射第三电流I3，而产生一第四电流I4。而且，保护电路耦接于第二电流镜与侦测电路4的输出端之间，而提供一保护路径A予侦测电路4，以避免静电造成第二电流I2影响侦测电路4的输出。于本发明的一实施例中，电流I3与I4的准位相等于第二电流I2的准位。
复参阅图5，第三实施例所增加的晶体管M12-M15可以增加第二电流I2传输至波形调整器的40的路径，因此，当静电发生时(air discharge)，晶体管M12-M15所增加的路径可以避免第二电流I2造成侦测讯号VR的准位瞬间被拉高。所以，在侦测讯号VR的准位不易产生异常下，侦测电路4也不易产生异常的讯号(输出VOUT)。
请一并参阅图5与图6，图6为本发明侦测电路的讯号的波形图。如图所示，于时间t1～时间t3之间，待测电源VDD开始上升时，第二电流镜产生第二电流I2，保护电路会依据第二电流I2产生第三电流I3与第四电流I4，而因待测电源VDD的准位尚未上升到第一电流镜产生第一电流I1的工作电压，所以第一电流镜尚未产生第一电流I1，如此，第四电流I4拉升侦测讯号VR的准位；再者，电流I2～I4的准位会随着待测电源VDD的持续上升而上升，所以，当电流I2～I4的准位上升至一第二门槛VT2时，侦测讯号VR会转变高准位。如此，其即表示待测电源VDD目前处于低电压状态，以驱使电子装置进行后续的处置，例如：驱使重置电路产生重置讯号，以进行重置动作或控制保护电路执行保护电路的工作。此外，电流I2～I4的准位会持续上升至一正常准位I2-normal。
承接上述，于时间t3～时间t4，待测电源VDD持续上升，于时间t3～时间t4的中间，第一电流I1开始被产生，且第一电流I1会驱使第三电流镜动作，而使第五晶体管M5导通，所以，侦测讯号VR的准位会逐渐降低；再者，当待测电源VDD上升至一门槛VDD-min，且第一电流I1也上升至一第一门槛时VT1时，侦测讯号VR的准位也因为持续放电而转变为低准位，如此即会驱使重置电路停止产生重置讯号，而不进行重置动作。尔后，第一电流I1的准位会持续上升至一正常准位I1-normal。此外，波形调整器40将侦测讯号VR的准位调整为一方波，并为侦测电路的输出VOUT。复参阅图6，侦测电路于时间t6～时间t9的动作与侦测电路于时间t1～时间t5的动作相似，差异在于侦测讯号VR的准位于时间t3～时间t4是表示待测电源VDD处于低电压状态，而侦测讯号VR的准位于时间t7～时间t8是表示待测电源VDD处于掉电状态，因此，侦测电路于时间t6～时间t9的动作不再重复说明。
此外，请参阅图7，其为本发明侦测电路的第三示意图。如图所示，图7与图2的差异在于晶体管Q1与第二电流产生电路12设置的位置不同，且图2的晶体管Q1为N型晶体管，图7的晶体管Q1为P型晶体管。第一电流产生电路11依据待测电源VDD产生第一电流I1于第一侦测路径D1；第二电流产生电路12依据待测电源VDD产生第二电流I2于第二侦测路径D2，侦测电路5的输出端经第二电流产生电路12耦接于接地端VG，侦测讯号VR产生于输出端；晶体管Q1耦接于侦测电路5的输出端与待测电源VDD之间，第一电流I1控制晶体管Q1的导通，而决定侦测讯号VR的准位。
再者，图7实施例中的侦测讯号VR的准位变化与图2的侦测讯号VR的准位变化相比恰为相反。待测电源VDD的准位低于门槛VDD-min，且第二电流产生电路12产生第二电流I2时，图2的侦测讯号VR的准位为高准位，但是，图7的侦测讯号VR的准位为低准位，其因为第二电流产生电路12动作，而第一电流产生电路11尚未正常动作而完全导通晶体管Q1。此外，待测电源VDD的准位等于或高于门槛VDD-min，第一电流产生电路11产生第一电流I1而导通晶体管Q1时，图2的侦测讯号VR的准位为低准位，但是，图7的侦测讯号VR的准位为高准位，其因为第一电流I1导通晶体管Q1，而拉升侦测讯号VR的准位为高准位。
此外，本发明除了以金氧半场效晶体管(MOSFET)设计电路的外，更可以使用双极性晶体管(Bipolar junction transistor，BJT)取代MOSFET来设计电路，其电路图请参阅图8，其为本发明侦测电路的第四实施例的电路图。如图所示，图8与图3的差异在于图3的电路实施例是以MOSFET来设计，而图8的电路实施例是以BJT来设计，同理，图4与图5的电路实施例也可以用BJT取代MOSFET而将BJT用于设计电路架构。图8实施例的侦测电路6包含参考电流源IREF与复数电流镜。电流镜皆是以双极性晶体管设计，其中，第一双极性晶体管B1至第三双极性晶体管B3为PNP晶体管，第四双极性晶体管B4与第五双极性晶体管B5为NPN晶体管，换言之，PNP晶体管可以用于取代P型晶体管(PMOS)，NPN晶体管可以用于取代N型晶体管(NMOS)。
承接上述，第一双极性晶体管B1耦接于待测电源VDD与参考电流源IREF之间；第二双极性晶体管B2耦接第一双极性晶体管M1、参考电流源IREF、待测电源VDD与提升电路10，第二双极性晶体管B2依据待测电源VDD与参考电流源IREF产生第一电流I1于第一侦测路径D1，而提升电路10会提升第二双极性晶体管B2产生第一电流I1的工作电压；第三双极性晶体管B3耦接第一双极性晶体管B1、参考电流源IREF、待测电源VDD与侦测电路6的输出端，以依据待测电源VDD与参考电流源IREF产生第二电流I2于第二侦测路径D2与侦测电路6的输出端。再者，第四双极性晶体管B4相当于一控制组件而控制第五双极性晶体管B5。
因此，控制组件M4耦接提升电路10与第五双极性晶体管B5，第五双极性晶体管B5耦接于输出端与接地端VG之间，控制组件M4并依据第一电流I1控制第五双极性晶体管B5的导通，而驱使侦测电路6的侦测讯号VR的准位为低准位(Low)。同理，本实施例的提升电路10一样可以利用双极性晶体管来做设计，而图8中以二极管10做为提升电路10仅是一举例说明。
综上所述，本发明提供一种侦测电路，其包含一第一侦测路径与一第二侦测路径，其用于侦测一待测电源的状态。一第一电流依据待测电源而产生于第一侦测路径，第二电流依据待测电源而产生于第二侦测路径。侦测电路依据第一电流与第二电流产生一侦测讯号，侦测讯号表示待测电源的状态。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (12)

1.一种侦测电路，其侦测一待测电源的状态，其特征在于，该侦测电路包含：
一第一侦测路径，一第一电流依据该待测电源而产生于该第一侦测路径；及
一第二侦测路径，一第二电流依据该待测电源而产生于该第二侦测路径；
其中，该侦测电路依据该第一电流与该第二电流产生一侦测讯号，该侦测讯号表示该待测电源的状态,该待测电源的状态包含一低电压状态及一掉电状态，该第一侦测路径操作于一第一工作电压，该第二侦测路径操作于一第二工作电压，该第一工作电压高于该第二工作电压。
2.如权利要求1所述的侦测电路，其特征在于，其中，于该第一电流产生前，该第二电流依据该待测电源而产生，该侦测讯号表示该待测电源处于该低电压状态。
3.如权利要求1所述的侦测电路，其特征在于，其中，于该第二电流降低前，该第一电流依据该待测电源而降低，该侦测讯号表示该待测电源处于该掉电状态。
4.如权利要求1所述的侦测电路，其特征在于，其中，该第一侦测路径上设有一提升电路，该提升电路提升该第一侦测路径的该第一工作电压，该提升电路驱使该第一工作电压高于该第二工作电压，当该待测电源的准位高于该第二工作电压的准位，该侦测电路产生该第二电流，当该待测电源的准位高于该第一工作电压的准位，该侦测电路产生该第一电流，该第一电流与该第二电流表示不同状态的该待测电源，该第一电流未产生时，该侦测讯号表示该待测电源处于该低电压状态或该掉电状态。
5.如权利要求4所述的侦测电路，其特征在于，其中，该提升电路包含至少一电阻器或至少一二极管或至少一N型晶体管或至少一P型晶体管或至少一双极性晶体管。
6.如权利要求1所述的侦测电路，其特征在于，其包含：
一第一电流产生电路，耦接于该待测电源，并依据该待测电源产生该第一电流于该第一侦测路径；
一第二电流产生电路，耦接该待测电源，并依据该待测电源产生该第二电流于该第二侦测路径，该侦测电路的一输出端经该第二电流产生电路耦接于该待测电源，该侦测讯号产生于该输出端；及
一晶体管，耦接于该侦测电路的该输出端与一接地端之间，该第一电流控制该晶体管的导通，而决定该侦测讯号的准位。
7.如权利要求6所述的侦测电路，其特征在于，其中；
该第一电流产生电路包含:
一第一电流镜，耦接一参考电流源与该待测电源，并依据该参考电流源与该待测电源产生该第一电流；
该第二电流产生电路包含:
一第二电流镜，耦接该参考电流源与该待测电源，并依据该参考电流源与该待测电源产生该第二电流。
8.如权利要求7所述的侦测电路，其特征在于，其包含：
一控制组件，耦接一提升电路与该晶体管，并依据该第一电流控制该晶体管的导通；
该第一电流镜包含:
一第一晶体管，耦接于该待测电源与该参考电流源之间；
一第二晶体管，耦接该第一晶体管、该参考电流源、该待测电源与该提升电路，依据该待测电源与该参考电流源产生该第一电流，该提升电路提升该第二晶体管产生该第一电流的工作电压；
该第二电流镜包含:
一第三晶体管，耦接该第一晶体管、该参考电流源、该待测电源与该侦测电路的该输出端，以依据该待测电源与该参考电流源产生该第二电流于该侦测电路的该输出端；及
其中，该控制组件依据该第一电流控制该晶体管的导通，而驱使该侦测电路的该侦测讯号的准位为该接地端的准位。
9.如权利要求8所述的侦测电路，其特征在于，其中，该第一晶体管、该第二晶体管与该第三晶体管为P型晶体管或PNP晶体管，该控制组件与该晶体管为N型晶体管或NPN晶体管。
10.如权利要求7所述的侦测电路，其特征在于，其中，该侦测电路包含：
一保护电路，耦接于该第二电流镜与该侦测电路的该输出端之间，提供一保护路径予该侦测电路。
11.如权利要求6所述的侦测电路，其特征在于，其中，该侦测电路包含：
一波形调整器，接收该侦测讯号，调整该侦测讯号的波形，以用于进行一重置工作。
12.如权利要求1所述的侦测电路，其特征在于，其包含：
一第一电流产生电路，依据该待测电源产生该第一电流于该第一侦测路径；
一第二电流产生电路，依据该待测电源产生该第二电流于该第二侦测路径，该侦测电路的一输出端经该第二电流产生电路耦接于一接地端，该侦测讯号产生于该输出端；及
一晶体管，耦接于该侦测电路的该输出端与该待测电源之间，该第一电流控制该晶体管的导通，而决定该侦测讯号的准位。
CN201510899829.4A 2015-11-20 2015-12-08 侦测电路 Active CN106774613B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104138645A TWI608348B (zh) 2015-11-20 2015-11-20 Detection circuit
TW104138645 2015-11-20

Publications (2)

Publication Number Publication Date
CN106774613A CN106774613A (zh) 2017-05-31
CN106774613B true CN106774613B (zh) 2019-10-29

Family

ID=58720853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510899829.4A Active CN106774613B (zh) 2015-11-20 2015-12-08 侦测电路

Country Status (3)

Country Link
US (1) US10107869B2 (zh)
CN (1) CN106774613B (zh)
TW (1) TWI608348B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199093B1 (en) * 2015-12-30 2019-02-05 Crossbar, Inc. State change detection for two-terminal memory utilizing current mirroring circuitry
US11199565B1 (en) * 2020-07-17 2021-12-14 Novatek Microelectronics Corp. Undervoltage detection circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744990A (en) * 1995-11-08 1998-04-28 Standard Microsystems Corporation Enhanced power-on-reset/low voltage detection circuit
US6124753A (en) * 1998-10-05 2000-09-26 Pease; Robert A. Ultra low voltage cascoded current sources
TW200717223A (en) * 2005-10-21 2007-05-01 Hon Hai Prec Ind Co Ltd Power voltage detecting circuit
US7312644B2 (en) * 2004-12-15 2007-12-25 Atmel Nantes Sa Power failure detection circuit with fast drop response
CN103472283A (zh) * 2013-09-25 2013-12-25 矽力杰半导体技术(杭州)有限公司 电压检测方法及电路以及带该电压检测电路的开关电源

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
DE102007034251B4 (de) * 2007-07-23 2013-12-05 Continental Automotive Gmbh Fehleranalyseverfahren für eine Lambda-Sonde, Motorsteuerung für eine Brennkraftmaschine zur Ausführung des Fehleranalyseverfahrens sowie Programmspeicher
CN102025416B (zh) * 2009-09-22 2013-12-04 华为技术有限公司 一种定位海缆故障的方法、中继器及通信系统
TWI407694B (zh) * 2010-01-27 2013-09-01 Novatek Microelectronics Corp 可抑制電壓過衝之輸出緩衝電路及方法
US20130033116A1 (en) * 2011-08-03 2013-02-07 Ching-Yuan Hsu Power detecting circuit with fast power removing detection, electronic device and method thereof
US9606552B2 (en) * 2015-08-26 2017-03-28 Google Inc. Thermostat with multiple sensing systems integrated therein
US10675633B2 (en) * 2016-08-08 2020-06-09 Bradley Nelson Ion plasma disintegrator
US20180059176A1 (en) * 2016-08-26 2018-03-01 Delta Design, Inc. Offline vision assist method and apparatus for integrated circuit device vision alignment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744990A (en) * 1995-11-08 1998-04-28 Standard Microsystems Corporation Enhanced power-on-reset/low voltage detection circuit
US6124753A (en) * 1998-10-05 2000-09-26 Pease; Robert A. Ultra low voltage cascoded current sources
US7312644B2 (en) * 2004-12-15 2007-12-25 Atmel Nantes Sa Power failure detection circuit with fast drop response
TW200717223A (en) * 2005-10-21 2007-05-01 Hon Hai Prec Ind Co Ltd Power voltage detecting circuit
CN103472283A (zh) * 2013-09-25 2013-12-25 矽力杰半导体技术(杭州)有限公司 电压检测方法及电路以及带该电压检测电路的开关电源

Also Published As

Publication number Publication date
US10107869B2 (en) 2018-10-23
TW201719404A (zh) 2017-06-01
US20170146612A1 (en) 2017-05-25
TWI608348B (zh) 2017-12-11
CN106774613A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
US8803580B2 (en) Power-on-reset (POR) circuit with zero steady-state current consumption and stable pull-up voltage
CN102638918B (zh) 发光二极管驱动装置
TW201445700A (zh) 可承受過度電性應力及避免栓鎖的靜電放電防護電路
US11404867B2 (en) Overvoltage protection apparatus and method
US20140085756A1 (en) Protection circuit and electronic device using the same
CN107589340B (zh) 负载插入的检测电路及插接端口和电器
CN104967094B (zh) 一种过温保护电路
CN101753119B (zh) 上电复位电路
CN108958344A (zh) 基体偏压产生电路
CN113131438A (zh) 一种过温保护电路
CN106774613B (zh) 侦测电路
US20130017097A1 (en) Alarm circuit
CN106300248B (zh) 一种电流控制方式的欠压保护电路
CN102769450A (zh) 电源起始重置电路
CN110798187B (zh) 一种上电复位电路
CN108955930B (zh) 温度测量电路
Song et al. A UVLO with zero static power consumption power-on reset circuit in HVIC
CN104346305B (zh) 普通sim卡控制器支持低阻抗sim卡的方法和系统
CN102820289A (zh) 静电放电保护电路
CN209001823U (zh) 一种电源缓启动电路
CN201886372U (zh) 带隙基准电压检测电路
JP2012143030A (ja) 電子回路
CN104917382B (zh) 一种高压启动电路
CN111399577A (zh) 一种带启动电路的基准电流产生电路
CN113131905A (zh) 一种施密特触发器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180621

Address after: Taiwan Hsinchu County China jhubei City, Taiwan 5 yuan a Street No. 11 Building 1

Applicant after: Sitronix Technology Co., Ltd.

Address before: 8 floor, 610 Rui Guang road, Inner Lake District, Taipei, Taiwan, China

Applicant before: Q-Silicon Technologies Corporation

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant