TW201445700A - 可承受過度電性應力及避免栓鎖的靜電放電防護電路 - Google Patents

可承受過度電性應力及避免栓鎖的靜電放電防護電路 Download PDF

Info

Publication number
TW201445700A
TW201445700A TW102118815A TW102118815A TW201445700A TW 201445700 A TW201445700 A TW 201445700A TW 102118815 A TW102118815 A TW 102118815A TW 102118815 A TW102118815 A TW 102118815A TW 201445700 A TW201445700 A TW 201445700A
Authority
TW
Taiwan
Prior art keywords
terminal
circuit
coupled
switch
resistor
Prior art date
Application number
TW102118815A
Other languages
English (en)
Other versions
TWI573248B (zh
Inventor
Mine-Yuan Huang
Li-Hung Chi
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Priority to TW102118815A priority Critical patent/TWI573248B/zh
Priority to US14/285,236 priority patent/US9634483B2/en
Publication of TW201445700A publication Critical patent/TW201445700A/zh
Application granted granted Critical
Publication of TWI573248B publication Critical patent/TWI573248B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/043—Protection of over-voltage protection device by short-circuiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種可承受過度電性應力及避免栓鎖的靜電放電防護電路，其包含主靜電放電電路、電壓位準偵測電路及靜電驅動電路。主靜電放電電路耦接於第一端子與第二端子之間，並包含控制端。主靜電放電電路用以依據控制端的電壓建立第一端子與第二端子之間的電性連接。電壓位準偵測電路耦接於第一端子及第二端子之間，用以當第一端子的電壓高於限定電壓時，設定控制端的電壓。靜電驅動電路用以於發生靜電放電現象時，驅動主靜電放電電路。

Description

可承受過度電性應力及避免栓鎖的靜電放電防護電路
本發明是關於一種靜電放電防護電路，尤指一種同時具有電壓位準偵測電路及靜電驅動電路的靜電放電防護電路。
靜電放電(Electrostatic Discharge,ESD)與過度電性應力(Electrical Overstress,EOS)是造成大多數的電子元件或電子系統受到破壞的主要因素，使得電子元件或電子系統暫時性失效或是造成永久性的毀壞。這種非預期電性應力破壞會導致電子元件受到傷害，影響積體電路(Integrated Circuits,IC)的電路功能而使得電子產品工作異常。
靜電放電破壞的產生，可能肇因於許多因素，而且往往很難避免。例如電子元件或系統在製造、組裝、測試、存放等過程中，靜電會累積在人體、儀器、儲放設備等之中，甚至在電子元件本身也會累積靜電，而人們在不知情的情況下，使這些物體相互接觸，因而形了一條放電路徑，使得電子元件或系統遭到靜電放電的破壞。
請參考第1圖，第1圖為習知的靜電放電防護電路100的電路圖。靜電放電防護電路100用以保護其他電路免於靜電放電的破壞。靜電放電防護電路100具有時間常數電路110、反相器120以及N型金氧半(NMOS)電晶體N2。時間常數電路110由電阻RA及電容CA所組成，用以提供一時間常數。此外，NMOS電晶體N2的汲極D、源極S及閘極G分別耦接於接腳130、接地端以及反相器120的輸出端。當靜電放電的現象發生於接腳130時，因 時間常數電路110的作動，而使得反相器120的輸入端會處於低電位，進而使得NMOS電晶體N2因其閘極G處於高電位而導通，並形成接腳130與接地端之間的放電路徑。此時，靜電電流即可經由導通的NMOS電晶體N2即時地被導引掉。
然而，當靜電放電防護電路100所保護的電路進行一般操作或閂鎖測試(latch up test)時，則可能因過程中發生過度電性應力(EOS)現象，而導致靜電放電防護電路100所要保護的電路發生閂鎖(latch up)現象。因此，習知的靜電放電防護電路100並不具有承受過度電性應力及避免栓鎖的功能。
本發明提供一種靜電放電防護電路，其不但具有靜電防護的功能，亦可承受過度電性應力及避免栓鎖。
發明一實施例揭露一種靜電放電防護電路，其包含主靜電放電電路、電壓位準偵測電路以及靜電驅動電路。主靜電放電電路耦接於第一端子與第二端子之間，並包含控制端。主靜電放電電路用以依據控制端的電壓建立第一端子與第二端子之間的電性連接。電壓位準偵測電路耦接於第一端子及第二端子之間，用以當第一端子的電壓高於限定電壓時，設定控制端的電壓，以驅使主靜電放電電路建立第一端子與第二端子之間的電性連接。靜電驅動電路耦接於主靜電放電電路的控制端，用以於發生靜電放電現象時，驅使主靜電放電電路建立第一端子與第二端子之間的電性連接。
本發明實施例的靜電放電防護電路透過靜電驅動電路，於發生靜電放電時，可使主靜電放電電路形成放電路徑，而提供靜電放電防護的功能，以避免所要保護的內部電路遭受靜電放電的破壞。此外，當第一端子的電壓高於限定電壓時，本發明實施例的靜電放電防護電路透過電壓位準偵測電路，驅動主靜電放電電路形成放電路徑，以使第一端子的電壓可快速地降低。如此一來，當第一端子的電壓高於限定電壓但卻因電壓上升速度相較於靜電 放電的速度慢，而未能使靜電驅動電路在時間常數內作動時，第一端子過高的電壓仍可致能電壓位準偵測電路，而可成功地驅動主靜電放電電路形成放電路徑，以避免所要保護的內部電路因過高的電壓而使元件崩潰，進而導致栓鎖現象。
100、500、600、900、1000、1100、1200、1300、1400‧‧‧靜電放電防護電路
110‧‧‧時間常數電路
120、612、1140‧‧‧反相器
130‧‧‧接腳
510、610、1010、1110、1210、1410‧‧‧主靜電放電電路
520、620、920、1020、1120、1220、1320、1420‧‧‧電壓位準偵測電路
530、630、1130、1230、1430‧‧‧靜電驅動電路
540‧‧‧內部電路
550‧‧‧接觸墊
552‧‧‧第一二極體
554‧‧‧第二二極體
560‧‧‧電流源
622A、622B、622C‧‧‧限定電壓設定電路
1222‧‧‧電流鏡
a、a1‧‧‧第一端
a2‧‧‧第二端
a3‧‧‧第三端
B‧‧‧基極
b‧‧‧第二端
C‧‧‧集極
CA、Ct‧‧‧電容
D‧‧‧汲極
D1至DN‧‧‧二極體
E‧‧‧射極
G‧‧‧閘極
ILu‧‧‧測試電流
MN、N1‧‧‧NMOS電晶體
MP、P1‧‧‧PMOS電晶體
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
RA、Rt‧‧‧電阻
S‧‧‧源極
SW‧‧‧開關
SW1‧‧‧第一開關
SW2‧‧‧第二開關
SW3‧‧‧第三開關
T1至TN、Q1、Q2‧‧‧電晶體
Tc‧‧‧控制端
VDD‧‧‧第一端子
VSS‧‧‧第二端子
V1‧‧‧第一端子VDD的電壓
第1圖為習知靜電放電防護電路的電路圖。
第2圖為本發明靜電放電防護電路的示意圖。
第3圖為本發明第一實施例靜電放電防護電路的電路圖。
第4圖為本發明一實施例限定電壓設定電路的電路圖。
第5圖為本發明另一實施例限定電壓設定電路的電路圖。
第6圖為本發明第二實施例靜電放電防護電路的電路圖。
第7圖為本發明第三實施例靜電放電防護電路的電路圖。
第8圖為本發明第四實施例靜電放電防護電路的電路圖。
第9圖為本發明第五實施例靜電放電防護電路的電路圖。
第10圖為本發明第六實施例靜電放電防護電路的電路圖。
第11圖為本發明第七實施例靜電放電防護電路的電路圖。
請參考第2圖，第2圖為本發明靜電放電防護電路500的示意圖。靜電放電防護電路500耦接於第一端子VDD與第二端子VSS之間，用以保護內部電路540免於靜電放電的破壞，並避免內部電路540因在閂鎖測試(latch up test)時或操作時系統上的過度電性應力(EOS)而發生閂鎖現象。其中，第一端子VDD為系統的第一供電端，第二端子VSS為系統的第二供電端，而第二端子VSS可接地。靜電放電防護電路500包含主靜電放電電路510、電壓位準偵測電路520及靜電驅動電路530。主靜電放電電路510耦接於第一端子VDD 與第二端子VSS之間，並包含控制端Tc，用以依據控制端Tc的電壓建立第一端子VDD與第二端子VSS之間的電性連接。電壓位準偵測電路520耦接於第一端子VDD及第二端子VSS之間，並耦接於靜電驅動電路530，用以當第一端子VDD的電壓V1高於限定電壓時，設定控制端Tc的電壓，以驅使主靜電放電電路510建立第一端子VDD與第二端子VSS之間的電性連接。其中，設定上述的限定電壓的目的是避免內部電路540因電壓V1過高而發生閂鎖現象。換言之，倘若第一端子VDD的電壓V1過高而超過上述的限定電壓，電壓位準偵測電路520即會透過設定控制端Tc的電壓，驅使主靜電放電電路510建立第一端子VDD與第二端子VSS之間的電性連接，以使過高的電壓V1可即時地被降低，而避免內部電路540發生閂鎖現象。
靜電驅動電路530耦接於主靜電放電電路510的控制端Tc，用以當發生靜電放電現象而使得第一端子的電壓V1的瞬間變化量大於預設值時，設定控制端Tc的電壓，以驅使主靜電放電電路510建立第一端子VDD與第二端子VSS之間的電性連接。詳言之，當靜電放電電流從輸入/輸出墊(I/O pad)550進入時，即會使第一端子VDD的電壓V1有所變動。為了保護內部電路540免於靜電放電的破壞，當電壓V1的瞬間變化量大於上述預設值時，靜電驅動電路530會設定控制端Tc的電壓，以驅使主靜電放電電路510建立第一端子VDD與第二端子VSS之間的電性連接，進而使靜電放電電流即時地經由主靜電放電電路510排除。
在本發明一實施例中，靜電驅動電路530可提供時間常數。倘若在上述時間常數期間，第一端子VDD的電壓V1的變化量大於上述預設值時，靜電驅動電路530會致能主靜電放電電路510，以使主靜電放電電路510建立第一端子VDD與第二端子VSS之間的電性連接。另外，倘若第一端子VDD的電壓V1高於上述限定電壓，但因未發生靜電放電現象而使得第一端子VDD的電壓V1在上述時間常數期間內的變化量並未大於上述預設值。在此情況下，雖然靜電驅動電路530在上述時間常數內不作動，但電壓位準偵測電路 520卻仍會由於過高的電壓V1而作動，進而驅動主靜電放電電路510建立第一端子VDD與第二端子VSS之間的電性連接。如此一來，當第一端子VDD的電壓V1高於上述限定電壓但卻因電壓上升速度相較於靜電放電的速度慢，而使靜電驅動電路530在上述時間常數內不作動時，第一端子VDD過高的電壓V1仍然可以致能電壓位準偵測電路520，而可成功地驅動主靜電放電電路510形成放電路徑，進而避免所要保護的內部電路540發生栓鎖現象。其中，靜電驅動電路530可具有電阻-電容(RC)電路，用以設定上述的時間常數，而上述的時間常數可藉由調整靜電驅動電路530的電阻-電容電路之電阻值及電容值來設定。此外，上述預設值被設定為內部電路540的額定電壓(rated voltage)的好幾倍，以避免靜電驅動電路530在內部電路540的正常操作期間產生誤動作。此外，在本發明一實施例中，靜電驅動電路530的時間常數可短於電壓位準偵測電路520的反應時間(response time)，而在發生極短時間的靜電放電現象時，靜電驅動電路530可在電壓位準偵測電路520尚未作動的情況下因靜電放電而作動。
在本發明一實施例中，另有第一二極體552與第二二極體554串聯於第一端子VDD與第二端子VSS之間，而輸入/輸出墊550藉由第一二極體552與第二二極體554耦接到靜電放電防護電路500。其中第一二極體552的陽極耦接於第二端子VSS，第二二極體554的陰極耦接於第一端子VDD，而第一二極體552的陰極與第二二極體554的陽極耦接於輸入/輸出墊550。另外，輸入/輸出墊550可耦接於電流源560，其中電流源560作為於進行閂鎖測試或過度電性應力測試時之電流源，用以提供測試電流ILu。需瞭解地，第一二極體552、第二二極體554、輸入/輸出墊550以及電流源560僅用以說明一種應用本發明之靜電放電防護電路500時的環境，並非用於限制本發明。
請參考第3圖，第3圖為本發明第一實施例靜電放電防護電路600的電路圖。靜電放電防護電路600包含主靜電放電電路610、電壓位準偵測電路620及靜電驅動電路630。主靜電放電電路610用以依據控制端Tc的電 壓建立第一端子VDD與第二端子VSS之間的電性連接。電壓位準偵測電路620用以當第一端子VDD的電壓V1高於上述限定電壓時，設定控制端Tc的電壓，以驅使主靜電放電電路610建立第一端子VDD與第二端子VSS之間的電性連接。靜電驅動電路630用以當第一端子的電壓V1的瞬間變化量大於上述預設值時，設定控制端Tc的電壓，以驅使主靜電放電電路610建立第一端子VDD與第二端子VSS之間的電性連接。
主靜電放電電路610包含開關SW，而靜電驅動電路630包含電阻Rt、電容Ct以及反相器612。開關SW的第一端D耦接於第一端子VDD，開關SW的第二端S耦接於第二端子VSS，而開關SW的控制端G耦接於控制端Tc。因此，在此實施例中，開關SW的控制端G的電壓位準會等於控制端Tc的電壓位準。當控制端Tc與開關SW的控制端G為高電位時，開關SW會開啟，以建立第一端子VDD與第二端子VSS之間的電性連接；而當控制端Tc與開關SW的控制端G為低電位時，開關SW會關閉。電阻Rt的第一端耦接於第一端子VDD，電阻Rt的第二端及電容Ct的第一端耦接於反相器612的輸入端，而電容Ct的第二端耦接於第二端子VSS。電阻Rt及電容Ct用以提供一時間常數。當第一端子VDD的電位V1因靜電放電而於上述時間常數內的變化量大於上述預設值時，反相器612的輸入端的電位會為低電位，進而使得控制端Tc為高電位。此時，主靜電放電電路610的開關SW被開啟，而建立起第一端子VDD與第二端子VSS之間的電性連接。因此，當發生靜電放電現象時，靜電放電電流可迅速地經由主靜電放電電路610所建立的放電路徑排除。
電壓位準偵測電路620則包含限定電壓設定電路622A、第一開關SW1、第一電阻R1、第二電阻R2以及第二開關SW2。限定電壓設定電路622A包含第一端a及第二端b。第一端a耦接於第一端子VDD，而第二端b耦接於第一開關SW1的第一端E。第一開關SW1的第二端C耦接於第二電阻R2的第一端，而第一開關SW1的控制端B耦接於第一電阻R1的第一端。第一 電阻R1的第二端及第二電阻R2的第二端則耦接於第二端子VSS。第二開關SW2的第一端D耦接於反相器612的輸入端，第二開關SW2的第二端S耦接於第二端子VSS，而第二開關SW2的控制端G耦接於第一開關SW1的第二端C以及第二電阻R2的第一端。限定電壓設定電路622A用於當第一端子VDD的電壓V1高於上述的限定電壓時，建立其第一端a及第二端b之間的電性連接。在本實施例中，限定電壓設定電路622A為一個齊納二極體(Zener diode)，其第一端a為齊納二極體的陰極，第二端b為齊納二極體的陽極，而上述的限定電壓即為齊納二極體的崩潰電壓與第一開關SW1的射極-基極介面之導通電壓的總和。因此，當第一端子VDD的電壓V1高於上述限定電壓時，限定電壓設定電路622A會導通，且第一開關SW1會被開啟，而使得第二開關SW2的控制端G處於高電位，進而使得第二開關SW2導通。當第二開關SW2導通時，反相器612的輸入端會為低電位，而使得開關SW因控制端Tc為高電位而被開啟。因此，當第一端子VDD的電壓V1高於上述限定電壓時，主靜電放電電路610的開關SW會被開啟，而建立起第一端子VDD與第二端子VSS之間的電性連接。
另外，倘若第一端子VDD的電壓V1高於上述限定電壓，但第一端子VDD的電壓V1的變化量在上述電阻Rt與電容Ct所提供的時間常數期間內並未大於上述預設值。此時，靜電驅動電路630雖不因靜電放電而作動，但電壓位準偵測電路620仍會作動以透過靜電驅動電路630設定控制端Tc的電壓，進而驅使主靜電放電電路610建立第一端子VDD與第二端子VSS之間的電性連接。如此一來，倘若第一端子VDD的電壓V1高於限定電壓但卻因電壓V1上升速度相較於靜電放電的速度慢，而使靜電驅動電路630未能在上述時間常數期間內被觸發而作動的話，電壓位準偵測電路620仍能於上述時間常數期間過後成功地驅動主靜電放電電路610以形成放電路徑，進而避免所要保護的內部電路發生栓鎖現象。
在本實施例中，開關SW為N型金氧半(NMOS)電晶體，而反相 器612包含P型金氧半(PMOS)電晶體MP以及NMOS電晶體MN。開關SW的第一端D為NMOS電晶體的汲極，開關SW的第二端S為NMOS電晶體的源極，而開關SW的控制端G為NMOS電晶體的閘極。PMOS電晶體MP及NMOS電晶體MN的汲極D耦接在一起，PMOS電晶體MP及NMOS電晶體MN的閘極G耦接於電阻Rt及電容Ct，PMOS電晶體MP的源極S耦接於第一端子VDD，而NMOS電晶體MN的源極S耦接於第二端子VSS。需瞭解的是，開關SW除了可用NMOS電晶體來實施之外，亦可用NPN型雙載子接面電晶體(BJT)來達成。此外，在本實施例中，第一開關SW1為PNP型雙載子接面電晶體，而其第一端E、第二端C以及控制端B分別為此PNP型雙載子接面電晶體的射極、集極與基極。第二開關SW2則為NMOS電晶體，而其第一端D、第二端S以及控制端G分別為此NMOS電晶體的汲極、源極與閘極。然而需瞭解的是，第一開關SW1亦可由PMOS電晶體來實施，而第二開關SW2可由NPN型雙載子接面電晶體來實施。
在本發明其他實施例中，限定電壓設定電路622A可由其他電路來取代，例如可以是第4圖所示包含多個串接的電晶體T1至TN的限定電壓設定電路622B，又或例如是第5圖所示包含多個串接的二極體D1至DN的限定電壓設定電路622C。對於限定電壓設定電路622B而言，當限定電壓設定電路622B的第一端a與第二端b之間的壓差大於或等於各電晶體T1至TN之臨界電壓(threshold voltage)的總和時，限定電壓設定電路622B的第一端a與第二端b之間會形成電性連接；而對於限定電壓設定電路622C而言，當限定電壓設定電路622B的第一端a與第二端b之間的壓差大於或等於各二極體D1至DN之順向電壓(forward voltage)的總和時，限定電壓設定電路622C的第一端a與第二端b之間會形成電性連接。
請參考第6圖，第6圖為本發明第二實施例靜電放電防護電路900的電路圖。靜電放電防護電路900與靜電放電防護電路600之間的差別在於靜電放電防護電路600的電壓位準偵測電路620由靜電放電防護電路900的 電壓位準偵測電路920所取代。電壓位準偵測電路920用以當第一端子VDD的電壓V1高於上述限定電壓時，設定控制端Tc的電壓，以驅使主靜電放電電路610建立第一端子VDD與第二端子VSS之間的電性連接。電壓位準偵測電路920包含電阻R1、限定電壓設定電路622A以及開關SW2。限定電壓設定電路622A的第一端a耦接於第一端子VDD，而限定電壓設定電路622A的第二端b耦接於電阻R1的第一端。電阻R1的第二端耦接於第二端子VSS。開關SW2的第一端D耦接於反相器612的輸入端，開關SW2的第二端S耦接於第二端子VSS，開關SW2的控制端G耦接於限定電壓設定電路622A的第二端b及電阻R1的第一端。在本實施例中，上述的限定電壓即為限定電壓設定電路622A之齊納二極體的崩潰電壓。當第一端子VDD的電壓V1高於上述的限定電壓時，限定電壓設定電路622A會導通，而使得第一端a及第二端b之間的電性連接被建立。此時，開關SW2會因其控制端G處於高電位而被開啟，而導致反相器612的輸入端為低電位且控制端Tc為高電位，以開啟開關SW。因此，當第一端子VDD的電壓V1高於上述限定電壓時，電壓位準偵測電路920會驅動主靜電放電電路610以開啟開關SW，而建立起第一端子VDD與第二端子VSS之間的放電路徑。在本發明其他實施例中，電壓位準偵測電路920的限定電壓設定電路622A可由第4圖的限定電壓設定電路622B或由第5圖的限定電壓設定電路622C所取代。
至於靜電放電防護電路900的靜電驅動電路630於防護靜電放電時的作動方式，則因與第3圖中的靜電放電防護電路600的靜電驅動電路630於防護靜電放電時的作動方式一樣，故不再贅述。
請參考第7圖，第7圖為本發明第三實施例靜電放電防護電路1000的電路圖。靜電放電防護電路1000與靜電放電防護電路600之間的差別在於靜電放電防護電路600的電壓位準偵測電路620由靜電放電防護電路1000的電壓位準偵測電路1020所取代。電壓位準偵測電路1020包含第一開關SW1、限定電壓設定電路622A、第一電阻R1、第二電阻R2以及第二開 關SW2。第一開關SW1的第一端E耦接於第一端子VDD，而第一開關SW1的第二端C耦接於第一電阻R1的第一端。第一開關SW1的控制端B可直接地耦接於限定電壓設定電路622A的第一端a。第一電阻R1的第二端耦接於第二端子VSS。第二開關SW2的第一端D耦接於反相器612的輸入端，第二開關SW2的第二端S耦接於第二端子VSS，第二開關SW2的控制端G耦接於第一開關SW1的第二端C及第一電阻R1的第一端。在本實施例中，上述的限定電壓即為齊納二極體的崩潰電壓、第一開關SW1之射極-基極介面的導通電壓與第二電阻R2之跨壓的總和。當第一端子VDD的電壓V1高於上述的限定電壓時，第一開關SW1和齊納二極體皆會導通，而使得限定電壓設定電路622A的第一端a及第二端b之間的電性連接被建立。此時，第二開關SW2因其控制端G處於高電位而被開啟。當第二開關SW2被開啟時，反相器612的輸入端會處於低電位而控制端Tc會處於高電位，而驅使主靜電放電電路610開啟開關SW。因此，當第一端子VDD的電壓V1高於限定電壓時，電壓位準偵測電路1020會驅動主靜電放電電路610，以開啟開關SW，進而建立第一端子VDD與第二端子VSS之間的放電路徑。在本發明其他實施例中，電壓位準偵測電路1020的限定電壓設定電路622A可由第4圖的限定電壓設定電路622B或由第5圖的限定電壓設定電路622C所取代。
在此實施例中，第二電阻R2可耦接於限定電壓設定電路622A的第二端b及第二端子VSS之間，亦可耦接於第一開關SW1的控制端B與限定電壓設定電路622A的第一端a之間。除此之外，電壓位準偵測電路1020可不包含第二電阻R2，在此情況下，限定電壓即為齊納二極體的崩潰電壓與第一開關SW1之射極-基極介面的導通電壓的總和。
至於靜電放電防護電路1000的靜電驅動電路630於防護靜電放電時的作動方式，則因與第3圖中的靜電放電防護電路600的靜電驅動電路630於防護靜電放電時的作動方式一樣，故不再贅述。
請參考第8圖，第8圖為本發明第四實施例靜電放電防護電路 1100的電路圖。靜電放電防護電路1100包含主靜電放電電路1110、電壓位準偵測電路1120及靜電驅動電路1130。主靜電放電電路1110用以依據控制端Tc的電壓建立第一端子VDD與第二端子VSS之間的電性連接。電壓位準偵測電路1120用以當第一端子VDD的電壓V1高於上述限定電壓時，設定控制端Tc的電壓，以驅使主靜電放電電路1110建立第一端子VDD與第二端子VSS之間的電性連接。靜電驅動電路1130用以當第一端子的電壓V1的瞬間變化量大於上述預設值時，設定控制端Tc的電壓，以驅使主靜電放電電路1110建立第一端子VDD與第二端子VSS之間的電性連接。
電壓位準偵測電路1120包含第一開關SW1、限定電壓設定電路622C、第一電阻R1以及第二開關SW2。第一開關SW1的第一端E耦接於第一端子VDD，而第一開關SW1的第二端C耦接於第一電阻R1的第一端。第一開關SW1的控制端B可直接地耦接於限定電壓設定電路622C的第一端a，或間接地透過第二電阻R2耦接於限定電壓設定電路622C的第一端a。第一電阻R1的第二端、限定電壓設定電路622C的第二端b以及第二開關SW2的第二端E耦接於第二端子VSS。第二開關SW2的第一端C耦接於主靜電放電電路1110的控制端Tc，第二開關SW2的控制端B耦接於第一開關SW1的第二端C及第一電阻R1的第一端。
在本實施例中，若電壓位準偵測電路1120不包含第二電阻R2，上述限定電壓為各二極體D1至DN之順向電壓(forward voltage)與第一開關SW1的射極-基極介面之導通電壓之總和。當第一端子VDD的電壓V1高於上述限定電壓時，第一開關SW1會被開啟，且限定電壓設定電路622C的第一端a及第二端b之間的電性連接會被建立。此時，第二開關SW2會因其控制端B處於高電位而被開啟，進而使主靜電放電電路1110因其控制端Tc處於低電位而被開啟，而建立第一端子VDD與第二端子VSS之間的電性連接以形成放電路徑。因此，當第一端子VDD的電壓V1高於上述限定電壓時，電壓位準偵測電路1120會驅動主靜電放電電路1110，以開啟開關SW，進而建立 第一端子VDD與第二端子VSS之間的放電路徑。在本發明其他實施例中，電壓位準偵測電路1120的限定電壓設定電路622C可由第3圖的限定電壓設定電路622A或由第4圖的限定電壓設定電路622B所取代。
在此實施例中，若電壓位準偵測電路1120另包含第二電阻R2。第二電阻R2與限定電壓設定電路622C串聯於第一開關SW1的控制端B與第二端子VSS之間。其中，第二電阻R2可耦接於限定電壓設定電路622C的第二端b及第二端子VSS之間，亦可耦接於第一開關SW1的控制端B與限定電壓設定電路622C的第一端a之間。
在本實施例中，靜電驅動電路1130包含電容Ct、電阻Rt以及反相器1140。電容Ct的第一端耦接於第一端子VDD，電容Ct的第二端耦接於電阻Rt的第一端，電阻Rt的第二端耦接於第二端子VSS。反相器1140的輸入端耦接於電容Ct的第二端及電阻Rt的第一端，反相器1140的輸出端耦接於主靜電放電電路1110的控制端Tc。電容Ct及電阻Rt用以提供上述的時間常數，而使得當第一端子VDD的電位V1因靜電放電而於上述時間常數內的變化量大於上述預設值時，反相器1140的輸入端會處於高電位，而使得控制端Tc處於低電位。當控制端Tc處於低電位時，主靜電放電電路1110的開關SW會被開啟，以建立第一端子VDD與第二端子VSS之間的電性連接而形成放電路徑。如此，靜電放電電流可迅速地經由主靜電放電電路1110所建立的放電路徑排除。
請參考第9圖，第9圖為本發明第五實施例靜電放電防護電路1200的電路圖。靜電放電防護電路1200包含主靜電放電電路1210、電壓位準偵測電路1220及靜電驅動電路1230。主靜電放電電路1210用以依據控制端Tc的電壓建立第一端子VDD與第二端子VSS之間的電性連接。電壓位準偵測電路1220用以當第一端子VDD的電壓V1高於上述限定電壓時，設定控制端Tc的電壓，以驅使主靜電放電電路1210建立第一端子VDD與第二端子VSS之間的電性連接。靜電驅動電路1230用以當第一端子的電壓V1的瞬間變化 量大於上述預設值時，設定控制端Tc的電壓，以驅使主靜電放電電路1210建立第一端子VDD與第二端子VSS之間的電性連接。
電壓位準偵測電路1220包含限定電壓設定電路622B、第一電阻R1、電流鏡1222以及第一開關SW1，而靜電驅動電路1230包含第二電阻R2。限定電壓設定電路622B的第一端a耦接於第一端子VDD，限定電壓設定電路622B的第二端b耦接於第一電阻R1的第一端及第一開關SW1的控制端G，而第一電阻R1的第二端耦接於第二端子VSS。電流鏡1222的第一端a1耦接於第一端子VDD，電流鏡1222的第二端a2耦接於第一開關SW1的第一端D，電流鏡1222的第三端a3耦接於主靜電放電電路1210的控制端Tc。第一開關SW1的第二端S耦接於第二端子VSS。第二電阻R2的第一端耦接於主靜電放電電路1210的控制端Tc，第二電阻R2的第二端耦接於第二端子VSS。
在本實施例中，上述限定電壓為各電晶體T1至TN之臨界電壓的總和。當第一端子VDD的電壓V1高於上述限定電壓時，限定電壓設定電路622B會建立第一端a及第二端b之間的電性連接，而使得第一電阻R1的第一端處於高電位，進而使得第一開關SW1被開啟。當第一開關SW1被開啟時，電流鏡1222的電晶體Q1及Q2即會導通，故主靜電放電電路1210的開關SW會因控制端Tc處於高電位而被導通。因此，當第一端子VDD的電壓V1高於限定電壓時，電壓位準偵測電路1220會驅動主靜電放電電路1210，以開啟開關SW而建立第一端子VDD與第二端子VSS之間的電性連接，並形成放電路徑。在本發明其他實施例中，電壓位準偵測電路1220的限定電壓設定電路622B可由第3圖的限定電壓設定電路622A或由第5圖的限定電壓設定電路622C所取代。
請參考第10圖，第10圖為本發明第六實施例靜電放電防護電路1300的電路圖。靜電放電防護電路1300與靜電放電防護電路1100之間的差別在於靜電放電防護電路1110的電壓位準偵測電路1120由靜電放電防護電 路1300的電壓位準偵測電路1320所取代。電壓位準偵測電路1320用以當第一端子VDD的電壓V1高於上述限定電壓時，設定控制端Tc的電壓，以驅使主靜電放電電路1110建立第一端子VDD與第二端子VSS之間的電性連接。
在本實施例中，電壓位準偵測電路1320包含第一電阻R1、限定電壓設定電路622A、第一開關SW1、第二電阻R2、第三電阻R3、第二開關SW2以及第三開關SW3。第一電阻R1的第一端、第一開關SW1的第一端S、第三電阻R3的第一端以及第三開關SW3的第一端S耦接於第一端子VDD。限定電壓設定電路622A的第二端b、第二電阻R2的第二端以及第二開關SW2的第二端S耦接於第二端子VSS。第一電阻R1的第二端耦接於限定電壓設定電路622A的第一端a以及第一開關SW1的控制端G。第一開關SW1的第二端D耦接於第二電阻R2的第一端以及第二開關SW2的控制端G。第三電阻R3的第二端耦接於第二開關SW2的第一端D與第三開關SW3的控制端G。第三開關SW3的第二端D耦接於反相器1140的輸入端。
在本實施例中，上述限定電壓為齊納二極體的崩潰電壓。當第一端子VDD的電壓V1高於上述的限定電壓時，限定電壓設定電路622A會建立第一端a及第二端b之間的電性連接，而使得第一電阻R1的第二端處於低電位，進而使得第一開關SW1被開啟。當第一開關SW1被開啟時，第二開關SW2會因其控制端G處於高電位而被開啟。當第二開關SW2開啟時，第三開關SW3會因其控制端G處於低電位而被開啟，進而使得反相器1140的輸入端為高電位。此時，控制端Tc為低電位，而使得開關SW被開啟，以建立第一端子VDD與第二端子VSS之間的電性連接。因此，當第一端子VDD的電壓V1高於上述的限定電壓時，電壓位準偵測電路1320會驅動主靜電放電電路1110，以建立第一端子VDD與第二端子VSS之間的電性連接。
至於靜電放電防護電路1300的靜電驅動電路1130於防護靜電放電時的作動方式，則因與第8圖中的靜電放電防護電路1100的靜電驅動電路1130於防護靜電放電時的作動方式一樣，故不再贅述。
請參考第11圖，第11圖為本發明第七實施例靜電放電防護電路1400的電路圖。靜電放電防護電路1400包含主靜電放電電路1410、電壓位準偵測電路1420及靜電驅動電路1430。主靜電放電電路1410用以依據控制端Tc的電壓建立第一端子VDD與第二端子VSS之間的電性連接。電壓位準偵測電路1420用以當第一端子VDD的電壓V1高於上述限定電壓時，設定控制端Tc的電壓，以驅使主靜電放電電路1410建立第一端子VDD與第二端子VSS之間的電性連接。靜電驅動電路1430用以當第一端子的電壓V1的瞬間變化量大於上述預設值時，設定控制端Tc的電壓，以驅使主靜電放電電路1410建立第一端子VDD與第二端子VSS之間的電性連接。
在本實施例中，主靜電放電電路1410包含開關SW，而電壓位準偵測電路1420包含限定電壓設定電路622A、第一電阻R1以及第一開關SW1。開關SW的第一端E耦接於第一端子VDD，開關SW的第二端C耦接於第二端子VSS，而開關SW的控制端B耦接於主靜電放電電路1410的控制端Tc。限定電壓設定電路622A的第一端a耦接於第一端子VDD，限定電壓設定電路622A的第二端b耦接於第一電阻R1的第一端及第一開關SW1的控制端G。第一電阻R1的第二端及第一開關SW1的第二端S耦接於第二端子VSS。第一開關SW1的第一端D耦接於主靜電放電電路1410的控制端Tc。
在本實施例中，上述限定電壓為齊納二極體的崩潰電壓。當第一端子VDD的電壓V1高於上述的限定電壓時，限定電壓設定電路622A會導通，而使得第一開關SW1因其控制端G處於高電位而被開啟。當第一開關SW1被開啟時，控制端Tc會處於低電位，而使得主靜電放電電路1410的開關SW被開啟，並建立第一端子VDD與第二端子VSS之間的電性連接。
靜電驅動電路1430則包含電阻Rt及電容Ct，而電阻Rt及電容Ct用以提供上述的時間常數。電阻Rt的第一端耦接於第一端子VDD，電阻Rt的第二端及電容Ct的第一端耦接於主靜電放電電路1410的控制端Tc，而電容Ct的第二端耦接於第二端子VSS。當發生靜電放電現象時，靜電驅動電 路1430會使控制端Tc處於低電位，而使得主靜電放電電路1410的開關SW被開啟，以建立第一端子VDD與第二端子VSS之間的靜電放電路徑。
上述實施例中的NMOS電晶體可用NPN型雙載子接面電晶體(BJT)來取代，而PNP型雙載子接面電晶體可用PMOS電晶體來取代。相似地，上述實施例中的PMOS電晶體可用PNP型雙載子接面電晶體來取代，而NPN型雙載子接面電晶體可用NMOS電晶體來取代。
綜上所述，透過本發明實施例的靜電放電防護電路的靜電驅動電路，當發生靜電放電現象時，可使主靜電放電電路形成放電路徑，以提供靜電放電防護的功能，而避免所要保護的內部電路遭受靜電放電的破壞。此外，當第一端子的電壓高於限定電壓時，本發明實施例的靜電放電防護電路透過電壓位準偵測電路，驅動主靜電放電電路形成放電路徑，以使第一端子的電壓可快速地降低。如此一來，當第一端子的電壓高於限定電壓但卻因電壓上升速度相較於靜電放電的速度慢，而未能使靜電驅動電路在上述時間常數內作動時，第一端子過高的電壓仍可使電壓位準偵測電路作動，而可成功地驅動主靜電放電電路形成放電路徑，以避免所要保護的內部電路因電壓過高而使元件崩潰，進而導致栓鎖(latch-up)現象。
500‧‧‧靜電放電防護電路
510‧‧‧主靜電放電電路
520‧‧‧電壓位準偵測電路
530‧‧‧靜電驅動電路
540‧‧‧內部電路
550‧‧‧接觸墊
552‧‧‧第一二極體
554‧‧‧第二二極體
560‧‧‧電流源
ILu‧‧‧測試電流
Tc‧‧‧控制端
VDD‧‧‧第一端子
VSS‧‧‧第二端子
V1‧‧‧第一端子VDD的電壓

Claims (14)

  1. 一種靜電放電防護電路，包含：一主靜電放電電路，耦接於一第一端子與一第二端子之間，並具有一控制端，該主靜電放電電路用以依據該控制端的電壓建立該第一端子與該第二端子之間的電性連接；一電壓位準偵測電路，耦接於該第一端子及該第二端子之間，用以當該第一端子的電壓高於一限定電壓時，設定該控制端的電壓，以驅使該主靜電放電電路建立該第一端子與該第二端子之間的電性連接；以及一靜電驅動電路，耦接於該主靜電放電電路的該控制端，用以當該第一端子的電壓的瞬間變化量大於一預設值時，設定該控制端的電壓，以驅使該主靜電放電電路建立該第一端子與該第二端子之間的電性連接。
  2. 如請求項1所述之靜電放電防護電路，其中該電壓位準偵測電路包含：一第一開關，具有一第一端、一第二端以及一控制端，該第一開關的該第一端耦接於該第一端子；一限定電壓設定電路，具有一第一端及一第二端，該限定電壓設定電路耦接於該第一開關的該控制端與該第二端子之間，用於當該第一端子的電壓高於該限定電壓時，建立該限定電壓設定電路的該第一端及該限定電壓設定電路的該第二端之間的電性連接；一第一電阻，具有一第一端及一第二端，該第一電阻的該第一端耦接於該第一開關的該第二端，該第一電阻的該第二端耦接於該第二端子；以及一第二開關，具有一第一端、一第二端以及一控制端，該第二開關的該 第一端耦接於該靜電驅動電路，該第二開關的該第二端耦接於該第二端子，該第二開關的該控制端耦接於該第一開關的該第二端及該第一電阻的該第一端。
  3. 如請求項1所述之靜電放電防護電路，其中該電壓位準偵測電路包含：一電阻，具有一第一端及一第二端，該電阻的該第二端耦接於該第二端子；一限定電壓設定電路，具有一第一端及一第二端，該限定電壓設定電路的該第一端耦接於該第一端子，該限定電壓設定電路的該第二端耦接於該電阻的該第一端，該限定電壓設定電路用於當該第一端子的電壓高於該限定電壓時，建立該限定電壓設定電路的該第一端及該限定電壓設定電路的該第二端之間的電性連接；以及一開關，具有一第一端、一第二端以及一控制端，該開關的該第一端耦接於該靜電驅動電路，該開關的該第二端耦接於該第二端子，該開關的該控制端耦接於該限定電壓設定電路的該第二端及該電阻的該第一端。
  4. 如請求項1所述之靜電放電防護電路，其中該電壓位準偵測電路包含：一限定電壓設定電路，具有一第一端及一第二端，該限定電壓設定電路的該第一端耦接於該第一端子，該限定電壓設定電路用於當該第一端子的電壓高於該限定電壓時，建立該限定電壓設定電路的該第一端及該限定電壓設定電路的該第二端之間的電性連接；一第一開關，具有一第一端、一第二端以及一控制端，該第一開關的該第一端耦接於該限定電壓設定電路的該第二端；一第一電阻，具有一第一端及一第二端，該第一電阻的該第一端耦接於該第一開關的該控制端，該第一電阻的該第二端耦接於該第二端子； 一第二電阻，具有一第一端及一第二端，該第二電阻的該第一端耦接於該第一開關的該第二端，該第二電阻的該第二端耦接於該第二端子；以及一第二開關，具有一第一端、一第二端以及一控制端，該第二開關的該第一端耦接於該靜電驅動電路，該第二開關的該第二端耦接於該第二端子，該第二開關的該控制端耦接於該第一開關的該第二端及該第二電阻的該第一端。
  5. 如請求項1所述之靜電放電防護電路，其中該電壓位準偵測電路包含：一第一開關，具有一第一端、一第二端以及一控制端，該第一開關的該第一端耦接該第一端子；一限定電壓設定電路，具有一第一端及一第二端，該限定電壓設定電路耦接於該第一開關的該控制端及該第二端子之間，該限定電壓設定電路用於當該第一端子的電壓高於該限定電壓時，建立該限定電壓設定電路的該第一端及該限定電壓設定電路的該第二端之間的電性連接；一第一電阻，具有一第一端及一第二端，該第一電阻的該第一端耦接於該第一開關的該第二端，該第一電阻的該第二端耦接於該第二端子；以及一第二開關，具有一第一端、一第二端以及一控制端，該第二開關的該第一端耦接於該主靜電放電電路的該控制端，該第二開關的該控制端耦接該第一開關的該第二端及該第一電阻的該第一端，該第二開關的該第二端耦接該第二端子。
  6. 如請求項2或5所述之靜電放電防護電路，其中該電壓位準偵測電路另包含： 一第二電阻，與該限定電壓設定電路串聯於該第一開關的該控制端與該第二端子之間。
  7. 如請求項1所述之靜電放電防護電路，其中該電壓位準偵測電路包含：一第一電阻，具有一第一端及一第二端，該第一電阻的該第一端耦接於該第一端子；一限定電壓設定電路，具有一第一端及一第二端，該限定電壓設定電路的該第一端耦接於該第一電阻的該第二端，該限定電壓設定電路的該第二端耦接於該二端子，該限定電壓設定電路用於當該第一端子的電壓高於該限定電壓時，建立該限定電壓設定電路的該第一端及該限定電壓設定電路的該第二端之間的電性連接；一第一開關，具有一第一端、一第二端以及一控制端，該第一開關的該第一端耦接於該第一端子，該第一開關的該控制端耦接於該第一電阻的該第二端及該限定電壓設定電路的該第一端；一第二電阻，具有一第一端及一第二端，該第二電阻的該第一端耦接於該第一開關的該第二端，該第二電阻的該第二端耦接於該第二端子；一第三電阻，具有一第一端及一第二端，該第三電阻的該第一端耦接於該第一端子；一第二開關，具有一第一端、一第二端以及一控制端，該第二開關的該第一端耦接於該三電阻的該第二端，該第二開關的該第二端耦接於該第二端子，該第二開關的該控制端耦接於該第一開關的該第二端及該第二電阻的該第一端；以及一第三開關，具有一第一端、一第二端以及一控制端，該第三開關的該第一端耦接於該第一端子，該第三開關的該第二端耦接於該靜電驅動電路，該第三開關的該控制端耦接於該第二開關的該第一端及該第三電阻的該第二端。
  8. 如請求項1、2、3、4、5或7所述之靜電放電防護電路，其中該靜電驅動電路包含一電阻、一電容以及一反相器，該靜電驅動電路的該電阻及該靜電驅動電路的該電容串聯於該第一端子與該第二端子之間，且該靜電驅動電路的該電阻及該靜電驅動電路的該電容的接點耦接於該反相器的輸入端，而該反相器的輸出端耦接於該主靜電放電電路的該控制端。
  9. 如請求項1所述之靜電放電防護電路，其中該電壓位準偵測電路包含：一限定電壓設定電路，具有一第一端及一第二端，該限定電壓設定電路的該第一端耦接於該第一端子，該限定電壓設定電路用於當該第一端子的電壓高於該限定電壓時，建立該限定電壓設定電路的該第一端及該限定電壓設定電路的該第二端之間的電性連接；一第一電阻，具有一第一端及一第二端，該第一電阻的該第一端耦接於該限定電壓設定電路的該第二端，該第一電阻的該第二端耦接於該第二端子；以及一第一開關，具有一第一端、一第二端以及一控制端，該第一開關的該第一端耦接於該主靜電放電電路的該控制端，該第一開關的該第二端耦接於該第二端子，該第一開關的該控制端耦接於該限定電壓設定電路該第二端及該第一電阻的該第一端。
  10. 如請求項9所述之靜電放電防護電路，其中該靜電驅動電路包含一電阻以及一電容，該靜電驅動電路的該電阻的一第一端耦接於該第一端子，該靜電驅動電路的該電阻的一第二端以及該靜電驅動電路的該電容的一第一端耦接於該主靜電放電電路的該控制端，而該靜電驅動電路的該電容的一第二端耦接於該第二端子。
  11. 如請求項1所述之靜電放電防護電路，其中該電壓位準偵測電路包含：一限定電壓設定電路，具有一第一端及一第二端，該限定電壓設定電路的該第一端耦接於該第一端子，該限定電壓設定電路用於當該第一端子的電壓高於該限定電壓時，建立該限定電壓設定電路的該第一端及該限定電壓設定電路的該第二端之間的電性連接；一第一電阻，具有一第一端及一第二端，該第一電阻的該第一端耦接於該限定電壓設定電路的該第二端，該第一電阻的該第二端耦接於該第二端子；一電流鏡，具有一第一端、一第二端及一第三端，該電流鏡的該第一端耦接於該第一端子，該電流鏡的該第三端耦接於該主靜電放電電路的該控制端；以及一第一開關，具有一第一端、一第二端以及一控制端，該第一開關的該第一端耦接於該電流鏡的該第二端，該第一開關的該第二端耦接該第二端子，該第一開關的該控制端耦接該限定電壓設定電路的該第二端及該第一電阻的該第一端。
  12. 如請求項11所述之靜電放電防護電路，其中該靜電驅動電路包含一第二電阻，該第二電阻的一第一端耦接於該主靜電放電電路的該控制端，該第二電阻的一第二端耦接於該第二端子。
  13. 如請求項1、2、3、4、5、7、9或11所述之靜電放電防護電路，其中該主靜電放電電路包含一第四開關，該第四開關的一第一端耦接於該第一端子，該第四開關的一第二端耦接於該第二端子，該第四開關的一控制端耦接於該主靜電放電電路的該控制端。
  14. 如請求項2、3、4、5、7、9或11所述之靜電放電防護電路，其中該限定 電壓設定電路為齊納二極體、串接的多個二極體或串接的多個電晶體。
TW102118815A 2013-05-28 2013-05-28 可承受過度電性應力及避免栓鎖的靜電放電防護電路 TWI573248B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102118815A TWI573248B (zh) 2013-05-28 2013-05-28 可承受過度電性應力及避免栓鎖的靜電放電防護電路
US14/285,236 US9634483B2 (en) 2013-05-28 2014-05-22 Electrostatic discharge (ESD) protection circuit with EOS and latch-up immunity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102118815A TWI573248B (zh) 2013-05-28 2013-05-28 可承受過度電性應力及避免栓鎖的靜電放電防護電路

Publications (2)

Publication Number Publication Date
TW201445700A true TW201445700A (zh) 2014-12-01
TWI573248B TWI573248B (zh) 2017-03-01

Family

ID=51984853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118815A TWI573248B (zh) 2013-05-28 2013-05-28 可承受過度電性應力及避免栓鎖的靜電放電防護電路

Country Status (2)

Country Link
US (1) US9634483B2 (zh)
TW (1) TWI573248B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990330A (zh) * 2015-01-28 2016-10-05 旺宏电子股份有限公司 静电放电保护装置
TWI658667B (zh) * 2018-06-12 2019-05-01 世界先進積體電路股份有限公司 驅動電路
US10867989B2 (en) 2018-07-30 2020-12-15 Vanguard International Semiconductor Corporation Driving circuit having electrostatic discharge protection
TWI783710B (zh) * 2021-10-05 2022-11-11 世界先進積體電路股份有限公司 保護電路
US11569657B1 (en) 2021-11-04 2023-01-31 Vanguard International Semiconductor Corporation Protection circuits

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103248033B (zh) * 2013-05-09 2015-07-22 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
US9595823B2 (en) * 2014-01-24 2017-03-14 Intel Corporation Low power circuit for transistor electrical overstress protection in high voltage applications
JP2016162884A (ja) * 2015-03-02 2016-09-05 株式会社東芝 静電気保護回路
JP2016167516A (ja) * 2015-03-09 2016-09-15 株式会社東芝 静電気保護回路
US10199369B2 (en) * 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
DE102016105665B4 (de) * 2016-03-29 2019-11-14 R.Stahl Schaltgeräte GmbH Spannungsbegrenzungsschaltung
US9608616B1 (en) * 2016-05-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Power clamp circuits and methods
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) * 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10601403B1 (en) * 2017-05-24 2020-03-24 Renesas Electronics America Inc. Super scale capacitor for integrated circuit
US20190020194A1 (en) * 2017-07-17 2019-01-17 Nxp B.V. Voltage clamp cirucit for surge protection
US10965118B2 (en) * 2018-02-07 2021-03-30 Mediatek Inc. Over voltage/energy protection apparatus
US11114432B2 (en) * 2018-03-16 2021-09-07 Semtech Corporation Protection circuit with a FET device coupled from a protected bus to ground
US11303116B2 (en) * 2018-08-29 2022-04-12 Allegro Microsystems, Llc Methods and apparatus for electrical overstress protection
US20200075547A1 (en) 2018-08-31 2020-03-05 Qorvo Us, Inc. Double-sided integrated circuit module having an exposed semiconductor die
US11133299B2 (en) * 2018-10-04 2021-09-28 Nxp B.V. Gate-lifted NMOS ESD protection device
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US10930639B2 (en) 2019-02-19 2021-02-23 Nxp Usa, Inc. ESD protection circuit providing multiple detection signals
US11916062B2 (en) * 2019-04-05 2024-02-27 Texas Instruments Incorporated Transient triggered active FET with surge immunity
US11201467B2 (en) * 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
US11527530B2 (en) * 2021-01-13 2022-12-13 Texas Instruments Incorporated Electrostatic discharge protection system
CN115241857A (zh) * 2021-04-23 2022-10-25 澜起科技股份有限公司 电源钳位保护电路、芯片及双重钳位保护方法
US11923764B1 (en) * 2022-08-10 2024-03-05 Texas Instruments Incorporated Electrostatic discharge circuit for switching mode power supply

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492859B2 (en) 2001-01-24 2002-12-10 National Semiconductor Corporation Adjustable electrostatic discharge protection clamp
US6744611B2 (en) * 2002-10-28 2004-06-01 System General Corporation Over-voltage crowbar for lightning surge and ESD protection
US6975493B2 (en) * 2003-01-31 2005-12-13 Delphi Technologies, Inc. Overvoltage transient protection for low side circuits
US6989979B1 (en) 2003-09-22 2006-01-24 Pericom Semiconductor Corp. Active ESD shunt with transistor feedback to reduce latch-up susceptibility
US20050111150A1 (en) 2003-11-25 2005-05-26 King Billion Electronics Co., Ltd. Electrostatic discharge protection circuit
TWI261909B (en) * 2004-09-17 2006-09-11 Univ Nat Chiao Tung ESD clamp circuit between power supplies of high-voltage integrated circuits with latchup effect prevention
TW200731500A (en) * 2006-02-15 2007-08-16 Realtek Semiconductor Corp Electrostatic discharge protection circuit for avoiding circuit latch-up and method thereof
US7570468B2 (en) * 2006-07-05 2009-08-04 Atmel Corporation Noise immune RC trigger for ESD protection
TWI351172B (en) * 2007-07-10 2011-10-21 United Microelectronics Corp Esd detection circuit
TWI355064B (en) * 2007-11-02 2011-12-21 Ememory Technology Inc Esd avoiding circuits and related esd protection c
JP5578805B2 (ja) * 2008-05-19 2014-08-27 キヤノン株式会社 半導体集積回路の保護回路及びその駆動方法
TWI374595B (en) * 2008-06-06 2012-10-11 Faraday Tech Corp Esd detection circuit and related method thereof
TWI378243B (en) * 2008-07-18 2012-12-01 Kinpo Elect Inc Electrostatic discharge detection device
US8238067B2 (en) * 2008-12-11 2012-08-07 Ati Technologies Ulc Electrostatic discharge circuit and method
US8400742B2 (en) 2009-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge (ESD) protection circuits, integrated circuits, systems, and operating methods thereof
FR2956246B1 (fr) * 2010-02-08 2013-11-01 St Microelectronics Rousset Circuit integre muni d'une protection contre des decharges electrostatiques
DE102010030064B4 (de) * 2010-06-15 2022-04-28 Infineon Technologies Ag Schutzschaltung
US8670219B2 (en) * 2011-06-16 2014-03-11 Monolithic Power Systems, Inc. High-voltage devices with integrated over-voltage protection and associated methods
US8958187B2 (en) * 2012-11-09 2015-02-17 Analog Devices, Inc. Active detection and protection of sensitive circuits against transient electrical stress events
US9166402B2 (en) * 2013-01-14 2015-10-20 Texas Instruments Incorporated Electrostatic discharge protection apparatus
US20150214732A1 (en) * 2013-05-13 2015-07-30 Kabushiki Kaisha Toshiba Semiconductor circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990330A (zh) * 2015-01-28 2016-10-05 旺宏电子股份有限公司 静电放电保护装置
TWI658667B (zh) * 2018-06-12 2019-05-01 世界先進積體電路股份有限公司 驅動電路
US10867989B2 (en) 2018-07-30 2020-12-15 Vanguard International Semiconductor Corporation Driving circuit having electrostatic discharge protection
TWI783710B (zh) * 2021-10-05 2022-11-11 世界先進積體電路股份有限公司 保護電路
US11569657B1 (en) 2021-11-04 2023-01-31 Vanguard International Semiconductor Corporation Protection circuits

Also Published As

Publication number Publication date
US20140355157A1 (en) 2014-12-04
TWI573248B (zh) 2017-03-01
US9634483B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
TWI573248B (zh) 可承受過度電性應力及避免栓鎖的靜電放電防護電路
CN105633072B (zh) 静电保护电路以及半导体集成电路装置
US9263884B2 (en) Electrostatic protection circuit
TWI297207B (zh)
US7738222B2 (en) Circuit arrangement and method for protecting an integrated semiconductor circuit
US7834378B2 (en) SCR controlled by the power bias
JP2018064082A (ja) 静電放電回路
US10236684B2 (en) ESD protection circuit
US8248741B2 (en) Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
JP2006261427A (ja) 半導体集積回路装置
US20140307354A1 (en) Esd protection circuit
US11411395B2 (en) Electrostatic discharge protection circuit and operation method
US20140368958A1 (en) Electrostatic protection circuit
JP2006080160A (ja) 静電保護回路
JP2014026996A (ja) Ｅｓｄ保護回路
JP2016167516A (ja) 静電気保護回路
US20130286516A1 (en) Gate dielectric protection
JP6784820B2 (ja) Ｅｓｄ保護回路
CN111009524A (zh) 经过栅极提升的nmos esd保护装置
CN114123147B (zh) 一种用于芯片的静电放电保护模块及其装置
KR20120061118A (ko) 방전 회로
JP2016119389A (ja) 静電気保護回路及び半導体集積回路装置
JP2014241393A (ja) 半導体回路
JP2013062502A (ja) 低減したクランプ電圧を有するｅｓｄ保護デバイス
TW201717351A (zh) 一種半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees