TW476192B - Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit - Google Patents

Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit Download PDF

Info

Publication number
TW476192B
TW476192B TW088118369A TW88118369A TW476192B TW 476192 B TW476192 B TW 476192B TW 088118369 A TW088118369 A TW 088118369A TW 88118369 A TW88118369 A TW 88118369A TW 476192 B TW476192 B TW 476192B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
potential
aforementioned
circuit
Prior art date
Application number
TW088118369A
Other languages
English (en)
Inventor
Masashi Kiyose
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP36423998A external-priority patent/JP3403104B2/ja
Priority claimed from JP10364240A external-priority patent/JP2000188527A/ja
Priority claimed from JP36424198A external-priority patent/JP3392767B2/ja
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW476192B publication Critical patent/TW476192B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Description

) 476192 五、發明說明（ [發明背景] 本發明係關於一種使振盪時脈與基準時脈同步之相位 閉鎖環路，及使用該相位環路之充電泵電路及電壓控制振 i器。 第1圖係表示相位閉鎖環路之構成之方塊圖，第2圖 係說明相位比較器之動作之時序圖。 相位閉鎖環路係由相位比較器1、充電果2、低通漁 波器3及電壓控制振盪器4所構成。相位比較器丨係進行 基準時脈RK與電壓控制振盪器4所輸出之振盪時脈eK 之相位比較，而輸出響應於基準時脈RK與振盪時脈cK 之相位差而變化之比較輸出PP、PN。例如，如第2圖所 示’振盪時脈CK相對於基準時脈rk超前時，則提高一 方之比較輸出PN，反之振盪時脈CK相對於基準時脈rk 落後時，則降低另一方之比較輪出pp。充電泵2係由響 應於比較輸出PP、PN而導通/關斷之電晶體所構成，』 輸出響應於比較輸出PP、PN而變化之輸出PD。例如， 構成為當比較輸出PN上昇時，使輸出側之電位下降為接 地電位，比較輸出PP下降時使輸出側之電位提昇為電源 電位。再者，比較輸出PP為高位準，比較輪出pN為低 位準時，電晶體全部成為關斷狀態，輸出側則成為高阻抗。
低通濾波器（LPF)3係去除充電泵2之輸出PD之交流 成分，而輸出響應於輸出PD之脈衝寬度而變動之控制電 壓Vc。因而，控制電壓Vc係在比較輸出pN提昇而使輸 出PD成為接地電位時降低，在比較輸出pp下降而使輪J • 張尺度適财關冢標準（CNS)A4規格(-2ig χ 297公爱） 1 310864 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 _—— _ " """"" "'" 五、發明說明（2 ) 出PP成為電源電位時上昇。電壓控制振盪器（vc〇)4係 例如由環型振盪器所構成，而以藉由使回授環路之延遲量 響應於控制電壓Vc而增減，使振盪時脈CK之頻率變動 之方式構成。 在前述之閉鎖環路中，由於振盪時脈CK相對於基準 時脈RK之相位偏移時，即在該偏移之反方向控制 之振盪’因此使振盪時脈CK同步於基準時脈rk。 接受相位比較器1之輸出PP、PN而動作之充電泵2 宜使響應於陡較輸蛊PP之下降而由輸出側流入之電流， 與響應於比較輸出PN而向輸出側流出之電流成為相等 值。亦即，在充電系r 2，、由輸出側流入之電流與向輪也側 流出之電流之平衡不一致時，即在基準時脈RK與振盈時 脈CK之相位差產生偏移，而無法維持穩定之動作。此種j 結果，會因外〜來雜訊之影響而使動作不穩定，異者亦有脱 離間鏔之丁能。 使用於相位閉鎖環路之電流驅動型充電泵電路，係由 可以驅動連接於輸出端子之負載之具有充分電流容量之 CMOS電晶體所構成，並且以響應於輸入信號而使負載電 容量充放電之方式構成。此時，宜使充電時向負載流出之 電流，與放電時由負載流入之電流相等，以利用CM〇s 電晶體之P通道側與N通道側取得動作特性之匹配。 第3圖係表示由CM0S電晶體構成之電流驅動型充 電泵電路之構成之方塊圖，第4圖係CM〇s電晶體之動 作特性圖。 ---·-----------------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
2 310864 476192 經濟部智慧財產局員工消費合作社印製 A7 Β7 五、發明說明（3 ) P通道型MOS電晶體11與N通道型MOS電晶體12， 係串聯連接於電源與接地間，並對各電晶體11、12之閘 極施加第1及第2輸入信號DP、DN。由此等電晶體11、 12間之接點，取出輸出CH。第1及第2之輸入信號DP ' DN係例如由相位比較器之輸出所獲得，在相位閉鎖環路 中，響應於振盪時脈相對於基準時脈之延遲而使第1輸入 信號DP下降，響應於振盪時脈相對於基準時脈之超前而 使第2輸入信號DN上昇。當響應於此第1輸入信號dp 而使電晶體11導通時，電晶體翁流通充電電流Ip，而使 連接於輸出端子之負載電容量充電。並且，響應於第2輸 入信號DN而使電晶體12導通時，電晶體2流通放電電 流In，而使連接於輸出端子之負載電容量放電。 在電晶體11與電源之間，連接作為電流控制用之負 載之P通道型MOS電晶體13，同樣，在電晶體12與接 地之間連接N通道型MOS電晶體14。此等電晶體13、14 》之閘極係分別施加有由後述之偏壓電路取出之控制電位 Vcp、Vcn 〇 偏壓電路係由電阻15及電晶體16至18構成。將電 阻15與N通道型MOS電晶體16串聯連接於電源與接地 間’並將電晶體16之閘極連接至其間之接點a。並且， 將P通道型MOS電晶體17與N通道型MOS電晶體18 串聯連接於電源與接地間，並將電晶體1 7之閘極連接至 其間之接點B，同時將電晶體丨8之閘極連接至接點a。 藉此’相對於電阻15與電晶體16而以電晶體17、18構 本、紙度適用中國圃宕搋進一·ΤΤΓΤΊΓΓ- 310864 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部智慧財產局員工消費合作社印製 ------—___B7 五、發明說明（4 )
成電》’丨L鏡電路，由«μ a -Λ* |1| XT • 田接點A取出N通道側之控制電位Vcn， 同時由接點B取出P通道側之控制電位Vcp。在此偏壓 電路中，藉由電流鏡動作，在理想狀態下，可使電晶體11、 12中所流通之電流Ip、In保持一定。 、關於流通於電晶體11、12之電流Ip、In，即使施加 ;閘極之電位疋，亦會依照輸出側之電位而變化。例如， P使閘極為導通之狀態，由於源極、汲極間無電位差時不 机通電机’因此在輪出側之負載為充電狀態而電晶體^ i 導通時，或負載為放電狀態下電晶體12關斷時，電流Ip、 In亦不流通。因而，相對於輸出側之電位之電流Ip、In 的變化即如第4圖所示。亦gp，流通於電晶體j i之電流 ip係在輸出側之電位低於電源電位Vdd之時點上昇，而 到達預定之值10。並且，在電流Ip到達電流1〇後，由於 電晶體13之通道長調變之影響，而隨著輸出側電位之下 降而逐次少量上昇。再者，流通於電晶體丨2之電流In係 在輸出側之電位超出電源電位Vss之時點上昇，而到達預 定之值。並且，在電流In到達電流1〇後，由於電晶體14 之通道長調變之影響，而隨著輸出側電位之上昇而逐次少 量上昇。 此種充電泵電路中，係以電流Ip與電流In之差值在 預定範圍内之方式選擇輸出側之電位之變動範圍。換言 之’係響應於充電泵電路之輸出側所處理之電位的變動範 圍而設定各電晶體11、12的動作特性，以便在其動作範 圍内使各電流Ip、In之差值在預定的範圍内。 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中隨國家標準（CNS)A4規格（210 X 297公爱） 4 310864 476192 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 310864 A7 B7 五、發明說明（5 ) 構成充電泵電路之電晶體1丨、12，係響應於相對於 電源電位及接地電位之輸入信號pp、DN之變動而反覆進 行導通/關斷動作，而進行輸出側之負載容量之充放電。 在此，電晶體11與電源之間連接有電流控制用之電晶體 1 3時，電晶體11之源極側之電位即比電源電位低電晶體 13之導通電阻所造成之下降部分。同樣，電晶體12與接 地之間連接有電流控制用之電晶體14時，電晶體12之源 極側之電位即比接地電位高電晶體之導通電阻所造成之下 降部分。因而，動作中各電晶體U、12之閘極、源極間 之電位差變小，而由於相對於閘極電位之變動之導通/關 斷之響應延遲，因此輸入信號DP、DN之週期縮短時， 可能使電路動作無法跟上（f〇ll〇w)。 再者’充電泵電路由積體電路構成之情況，由於一旦 積體化之電晶體之動作特性難於變更，因此其動作範圍實 質上已被固定。但是，如考慮製造偏差所致之動作特性之 偏移時，必須有某一程度之動作特性之補正。尤其，附加 進行電流鏡動作之電晶體之情況下，由於各電晶體之動作 特性容易偏移，因此電路所遭受之影響大，必須使其成為 可以補正特性之裝置。 第5圖係表示使用於前述相位閉鎖環路之環型振蘯器 型之電壓控制振盪器之構成之電路圖。 作為相對於輸入可以獲得反轉輸出之邏輯閘，例如， CMOS反相器（invei*ter)21以奇數段串聯連接，最終段之 反相器21之輸出對初段之反相器21之輸入端回授。藉此， 本紙尺度適用中國國家標準（CNS)A4規格（21〇 x 297公爱） 裝--------^---------^ f讀先閱讀背面之>i音？事項再填寫本頁) A7 B7
(請先閱讀背面之注意事項再填寫本頁) 476192 A7 五、發明說明（7 ) 作特性之變動時，亦有振盪時脈之頻率脫離所希望的頻帶 之情形。為防止此種振盪頻率之頻帶之變化，可以考虎讯 置補償電路，但由於此種補償電路係預先決定該動作 性’所以無法充分因應製造所致之偏差。 [發明之概要] 訂 本發明之第1態樣，包括：一電壓控制振盪器，係用 以響應於控制電壓之變化而改變振盪時脈之頻率；一相位 比較器，係用以比較前述振盪時脈與具有預定週期之基準 時脈之相位；一第1充電泵，係用以響應於前述相位比較 器之比較輸出而選擇輪出第1電位或第2電位；一第 通濾波器，係用以使前述第丨充電泵之輸出平滑化而產生 前述控制電壓；一第2充電泵，係用以依照預定之週期而 選擇輸出第1電位或第2電位；一第2低通濾波器，係用 以使前述第2充電泵之輪出平滑化而產生補償電壓；一控 制部，係用以響應於前述補償電壓，而控制由前述第i及 第2低通濾波器取出之前述第1及第2電位。 藉此’在作為基準用之第2充電泵中，在使充電時流 通之電流與放電時流通之電流相等俾形成回授控制的同 時’該回授情報亦提供給構成相位閉鎖環路之第1充電 栗。藉由使第1充電泵與第2充電泵設定於同等之動作特 性’在第1充電泵亦由充電時流通之電流與放電時流通之 電流成為相等值之方式控制。 本發明之第2態樣，係一種將p通道型驅動電晶體 與N通道型驅動電晶體串聯連接於電源與接地間，並相 •本紙張尺度3用中國國家標準（CNS)A4規格（ A ^ ； 7 310864 476192 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 ) 對於施加於兩驅動電晶體之閘極之輪入信號，而由兩驅動 電晶體間之接點獲付輸出之充電栗電路，而在前述P通 道型驅動電晶體與前述接點之間連接P通道型負載電晶 體，同時在前述N通道型驅動電晶體與前述接點之間連 接N通道型負載電晶體’並對兩負載電晶體之閘極施加 響應於各電晶體之特性之變動或電源電位之變動而變更之 補償電壓。 藉此’由於第1及第2驅動電晶體之源極係直接連接 於電源及接地’因此相對於施加於各驅動電晶體之閘極之 輸入仏號’可以使閘極•源極間之電位差確保於充分大值。 因而’即使在輸入號以短週期變化之情況下電晶體之動 作仍可跟上。 本發明之第3態樣，係包括··一振盈電路，係用以響 應於第1及第2之控制電壓而使振盪頻率變動；一位準偏 移電路，係用以保持由外部供給之調整情報，並響應於該 調整情報而使原控制電壓偏移，以作為前述第丨控制電壓 而供給至前述振盪電路；一補償電路，係用以使響應於動 作環境之變化而變動之補償電壓作為前述第2控制電壓而 供給至前述振盪電路，並且響應於前述調整情報，而可變 地設定前述振盘電路之振盘頻帶。 藉此，由於第！電壓之位準可以藉由外部之控制情報 而偏移’因此即使在電路積體化之後亦可以補i其動 性，亦即可以補正其振盪時脈之頻帶。 、 [圖式簡單說明] _尺_中國國家標準χ挪公爱-) 8 310864 --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 476192 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 第 1 圖 係表 示 以 往 之 相 位 閉 鎖環路 之 圖 〇 第 2 圖 係說 明 以 往 之 相 位 閉 鎖環路 之 動 作之 時序 圖 第 3 圖 係表 示 以 往 之 充 電 泵 電路之 電 路 第 4 圖 係構成 充 電 泵 之 電 晶 體之動 作 特 性圖 〇 第 5 圖 係表 示 以 往 之 電 壓 控 制振盪 器 之 構成 之方 塊 圖 〇 第 6 圖 係表 示 以 往 之 電 壓 控 制振i 器 之 動作 特性 之 圖 0 第 7 圖 係本發 明 之 相 位 閉 鎖 環路之 一 實 施例 之方 塊 圖 〇 第 8 圖 係充 電 泵 之 電 路 圖 〇 第 9 圖 係偏 壓 電 路 之 電 路 圖 〇 第10圖係本發明之相位閉鎖環路之另一實施例之方 塊圖。 第11圖係本發明之充電系電路之一實施例之電路 圖。 第12圖係表示該一實施例之電晶體之動作特性之變 化之圖。 第13圖係本發明之充電泵電路之另一實施例之電路 圖。 第14圖係表示該另一實施例之電晶體之動作特性之 變化之圖。 第15圖係本發明之電壓控制振盪器之方塊圖。 第1 ό圖係本發明之電壓控制振盪器之動作特性圖。 ^--------^--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 9 310864 476192 A7 B7 五、發明說明（10 ) 第17圖係本發明之電壓控制振盪器之具體的電路 圖。 [符號說明] 41 相位比較器 42 第1充電泵 43 第1低通濾波器 44 電壓控制振盪器 45、71 第2充電泵 46、72 第2低通濾波器 47 A/D變換器 48、110 偏壓電路 51 - 111 P通道型驅動電晶體 52、112 N通道型驅動電晶體 53、113 P通道型負載電晶體 54、114 N通道型負載電晶體 120 電壓選擇電路 160 振盪電路 161 CMOS反相器 170 補償電路 180 位準偏移電路 [發明之施實形態] 第1實施例 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第7圖係表示本發明之相位閉鎖環路之一實施例之方 塊圖。 本發明之相位閉鎖環路係由相位比較器41、第1充 電泵42、第1低通濾波器43、電壓控制振盪器44、第2 充電泵45、第2低通濾波器46、A/D變換器47及偏壓電 路48所構成。 相位比較器41係施行基準時脈RK與由電壓控制振 盪器44所輸出之振盪時脈CK之相位比較，而輸出響應 於基準時脈RK與振盪時脈CK之相位差而變化之比較輸 出PP、PN。在該相位比較器41，基準時脈RK與振盪時 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 10 310864 476192 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（11 ) 脈CK具有一定之相位差時兩時脈即被當作同一步。第i 充電泵42，包括：響應於比較輸出PP、pn而導通/關斷 之電晶體’以及響應於由偏壓電路4 8供給之控制電位 Vcp、Vcn而控制流通於前述電晶體之電流之電晶體，以 輪出響應於比較輸出PP、PN而變化之輸出PD。 第1低通濾波器（LPF)43係去除充電泵42之輸出^ 中的交流成分，而輸出響應於輸出PD之脈寬而變動之控 制電壓VCO電壓控制振盪器（Vc〇)44係例如由環型振蘯 器所構成，且係以響應於控制電壓Vc而使振盪時脈CK 之頻率變動之方式構成。前述之相位比較器41至VC044 之動作係與第1圖所示之閉鎖環路一致。 第2充電泵45係具有與第1充電泵42相同的構成， 而分別響應於具有一定週期之1組時脈RP、RN，以輪出 響應於時脈RP、RN而變化之輸出RD。在此，時脈Rp、 RN係以使構成第2充電泵之P通道型電晶體與N通道型 電晶體導通的時間相等但互相不重疊之方式產生。例如， 時脈RP設定於任務比（duty ratio)3/4，時脈RN設定於任 務比44之同時，時脈RN之上昇對於時脈RP之下降以偏 移42週期之方式產生。 第2低通濾波器（LPF)46係去除第2充電泵45之輸 出RD中之交流成分，而輸出使初期設定之電位vr〇響應 於輸出RD之脈寬而變動之電位VrO此種第2 LPF46所取 出之電位Vr，係在第2充電栗4 5充電時流通之電流與放 電時流通之電流維持於相等值之期間内，維持於一定值。 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11 310864 A7 B7 五、發明說明（U ) 亦即就第2充電ι 45 *言，由於係藉由時脈、腿 而充電時間與放電時間設定成相冑，因此在董十第2 LPF46 之充電電流與放電電流相等之期間内，將輸出電位Vr維 持於初期設定之電位Vr〇。在此，關於第2LpF46之初期 «又疋之電位VR0，係設定成與由第j LpF43獲得之控制 電壓Vc之值一致。 A/D變換器47係將由第2 LpF47輸入之電壓Vr變換 為數位值’而產生控制情報SCe並且，偏壓電路48係依 據由A/D變換器47輸入之控制情報％，產生控制電位 Vcp、Vcn，而供給至第！及第2充電泵42、45。此控制 電位Vcp、Vcn係在各充電泵42、45中控制充電電流與 放電電流，且係以使得自第2LPF46之電位心維持於預 定之電位，而使各充電泵42、45之充電電流與放電電流 成為相等值之方式控制。 第1及第2充電泵42、45中之充電電流與放電電流 之平衡破壞時，第2 LPF46之輸出電位Vr即產生變動。L 此輸出電位Vr之變動係成為控制情報sc之變化而傳送 至偏壓電路48，於是控制電位Vcp、Vcn向使各充電栗 電路42、45之充電電流與放電電流一致之方向變動。其 結果，可使各充電泵42、45中之充電電流與放電電流之 經常保持平衡。 第8圖係表示第1及第2充電泵42、45之構成之 例的電路圖。此等充電泵42、45之構成相同。 充電泵42、45係分別由驅動用之電晶體51、52及電 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱)' ~ 310864 訂 線 12 476192 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（I3 ) 流控制用之電晶體53、54所構成。驅動用之P通道型MOS 電晶體5 1與N通道型MOS電晶體52係分別連接於電源 及接地。並且，電流控制用之P通道型MOS電晶體53 與N通道型MOS電晶體54係串聯連接於電晶體51、52 之間，並由此等電晶體53、54之間之接點取出輸出 PD/RD。電晶體SI、S2之閘極分別施加有相位比較器41 送出之比較輸出PP、PN或前述時脈RP、RN。再者，電 晶體53、54之閘極則分別施加有由偏壓電路48產生之控 制電位Vcp、Vcn。因而，響應於比較輸出PP及時脈RP 而使電晶體S 1導通時，充電電流ip即由電源側流過電晶 體51，而使含於第1及第2 LPE43、46之電容量充電。 同時，響應於比較輸出PN及時脈RN而使電晶體52導 通時’放電電流In即由電晶體5 2流向接地側，而使含於 第1及第2之LPF43、46之電容量放電。此時，由於電 晶體5 1與輸出端子之間連接有電流控制用之電晶體5 3， I因此可響應於控制電位Vcp而控制充電電流。同樣，由 於電晶體52與輸出端子之間連接有電流控制用之電晶體 54，因此，可響應於Vcn而控制放電電流。 第9圖係表示偏壓電路48之構成之一例之電路圖。 偏壓電路48係由電阻61、電晶體62至65、解碼器 66、開關群67及電阻列68所構成。p通道型電晶體63 與N通道型電晶體64在係串聯連接於電源與接地間。電 晶體63之閘極係施加有由開關群67取出之電位，而電晶 體64之閘極係連接於電阻6 1及電晶體62之間的接點。 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 13 310864 經濟部智慧財產局員工消費合作社印製 476192 A7 __B7 五、發明說明（Η ) 電流補償用之P通道划番曰 t電體65係與電晶體63並聯， 該閘極係連接於電晶體A ^ ea 曰日體63、64間的接點。並且，由電晶 體63、64間的接點取+笙 出第1控制電位Vcp。再者，電阻 61與N通道型電晶體62係串聯連接於電源與接地間，而 其間之接點則與電晶體62之閉極相接。並且，由電晶體 63、64間之接點取出第i控制電位。 電阻列68係連接於電源與接地間，使電源電位與接 地電位之間分壓而取出多數之分壓電位。開關群67係將 各開關分別連接於電阻列68之各電阻間，以選擇地取出 多數之分壓電位。解碼器66係響應於控制情報sc，並經 由使開關群67中之特定的j個開關導通，而進行分壓電 位之選擇〇所選擇之分壓電位係施加於電晶體6丨之閘極。 依據前述之偏壓電路48,則經由解碼器66之選擇動 作而使電晶體61之閘極之電位變化時，第2控制電位Vcp 即隨著該變化而變化。此時，由於使第1控制電位Vcn 固定，因此藉由第2控制電位Vcp之變化，流通於電晶 體5 1、5 3之電流Ip即對應於流通於電晶體5 2、5 4之電 流In而變化。其結果，可控制流通於充電泵42、45之充 電電流與放電電流而使之相等。 第2實施例 第1 〇圖係表示本發明之相位閉鎖環路之另一實施例 之方塊圖。圖中，由相位比較器41至VC044之構成與第 7圖相同，在此省略其說明。 第2充電泵71、第2低通濾波器（LPF)72及偏壓電路 --------^--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 310864 A7 |[〜------------ I五、發明說明（15 ) — (請先閱讀背面之注意事項再填寫本頁) j 75係與第1圖之充電泵45、第2 LPF46及偏壓電路48相 j同亦即，藉由第2充電泵71，產生響應於具有一定週 期之時脈RP、RN而變化之輸出RD，藉由第2 LpF73， 產生響應於第2充電泵71之輸出RD之脈寬而變動之電 位Vr。並且，響應於控制情報sc，產生用以控制第2充 電泵42、71之充電電流與放電電流之控制電位Vcp、Vcn。 比較器73係比較由第2 LpF72輸入之電位Vr與預定 之基準值，超出基準值時即提昇上昇計數信號11]?，未到 達基準值時則提昇下降計數信號DW。並且，亦可將基準 值設完成上限值與下限值2種類，電位Vr在上限值與下 限值之間時’上昇計數信號UP及下降計數信號dw之任 一者均不提昇。 昇降計數器74係響應於由比較器73輸入之上昇計數 仏號UP而計算上昇的次數，同時亦響應於下降計數信號 DW而計算下降的次數。藉此，產生隨著第2 LPF72所輸 出之電位VR之變化而增減之控制情報sc。在此所產生 之控制情報SC係與第7圖中由A/D轉換器47所產生之 控制情報SC —致。 如前所述，即使在使用比較器73及昇降計數器74之 情況，亦與使用A/D變換器47之情況同樣，以使由第i LPF42輸出之電位Vr保持於預定值之方式控制充電泵 42、7 1。因而，在構成相位閉鎖環路之充電泵中，可以使 向低通濾波器側流出之充電電流與由低通濾波器側流入之 放電電流經常維持相等。因此，可穩定電壓控制振盪器之 良紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 15 310864 476192 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（1ό ) 振盪動作，可以防止相位閉鎖環路之閉鎖之延遲。 1 3 f施例 第11圖係表示本發明之充電泵電路之一實施例的電 路圖，第12圖係說明其動作之各電晶體的動作特性圖。 P通道型MOS電晶體111及N通道型MOS電晶體112
為驅動電晶體，並分別連接於電源及接地。p通道型MOS 電晶體113及N通道型MOS電晶體Π4為電流控制用之 負載電晶體，而串聯連接於電晶體111、112之間。此等 電晶體113、114之間之接點係成為輸出端子，以取出輸 出CH。電晶體111、112之閘極係分別施加有第1及第2 輸入信號DP、DN，而電晶體11 3、114之閘極則分別施 加有由後述之偏壓電路110取出之控制電位Vcp、Vcn。 第1及第2輸入信號DP、DN係與第3圖相同者， 其係分別使電晶體Π 1、112導通而流通充電電流ip及放 電電流In，而使連接於輸出端子之負載電容量充電及放 電。在此，電晶體113、114係響應於控制電位Vcp、Vcn 而使導通電阻變化，以限制流經電晶體n丨而向輸出側流 出之電流Ip及流經電晶體112而由輸出侧流入之電流In， 其本身之機能，與第3圖所示之電晶體13、14相同。 此充電泵電路，由於響應於輸入信號DP、DN而驅 動輸出側之負載之電晶體111、112的源極係直接連接於 電源及接地，因此不受電晶體113、114之電流限制之影 響，可以破保電晶體m、112之閘極•源極間之電位差。 亦即’分別施加於各閘極之輸入信號DP、DN之電位與 ^紙張尺度適用中關家標準（CNS)A4規格（210 X 297公爱)------- 16 310864 ---------^--------- (請先閱讀背面之注意事項再填寫本頁) 476192 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 17 A7 B7 五、發明說明（Π ) 電源電位及接地電位之電位差係直接施加於電晶體n i、 112之閘極•源極間。因此，即使在縮短輸入信號DP、DN 之週期之情況下，各電晶體丨丨丨、丨丨2之動作亦可充分跟 上輸入信號DP、DN之變動。 偏壓電路11〇係由電阻115及電晶體116至U9所構 成’並響應於控制情報sc而連接於選擇輸出電位Vs之 電位切換電路120。電阻115與n通道型MOS電晶體116 係串聯連接於電源與接地間，其間之接點A則與電晶體 116之閘極相接。並且，p通道型M〇s電晶體117與n 通道型MOS電晶體11 8係串聯連接於電源與接地間，其 間之接點B與電晶體117之閘極相接，電晶體！丨8之閘 極則連接於接點A。再者，連接與電晶體117並聯之p通 道型MOS電晶體119,該電晶體119之閘極施加有由電 位切換電路120輪出之輸出電位Vs。此偏壓電路11〇係 由接點A輸出N通道側之控制電位Vcn，由接點B輸出 P通道側之控制電位Vcp。 電位選擇電路120係由電阻列121及選擇器122所構 成。電阻列12 1係電源電位與接地電位之間分壓，而輸出 多數不同的分壓電位。選擇器122係響應於控制情報sc 而由電阻列121取出多數不同的分壓電位中之1個，作為 輸出電位Vs而供給至偏壓電路1〇。藉此，施加響應於控 制情報sc而可切換之電位Vs於電晶體119之閘極。 在此，關於流通於電晶體113、114之電流Ip、化， gp使施加於閘極j位一定，仍會依照輸出側之電位而變 1 本紙張尺度適財國國家標準（0^1^格⑵G χ 297 310864 --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 476192 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 A7 B7 五、發明說明（1S ) 化。該變化之狀況係與第3圖所示之充電泵電路相同。 在前述偏壓電路11 〇，藉由電流鏡動作使流通於電晶 體111、112之電流ip、in在某一程度保持一定。在其同 時，由於響應於施加於電晶體119之閘極之選擇電位Vs 之接點B的電位，亦即響應於控制電位Vcp變動，因此 充電泵電路之P通道側之動作特性亦變動。例如，電位 選擇電路120之輸出電位Vs昇高時，由於電晶體119趨 向於關斷而使接點B之電位降低，因此控制電位vcp降 低而使電晶體113趨向於導通。因而，電晶體〗丨3之電流 容量增大而向輸出侧流出之電流Ip增加，相對於輸出側 之電位之電流Ip之電流特性即如第1 2圖之虛線a所示， 向上方向偏移。反之，降低輸出電位¥§時，由於電晶體 119趨向於導通而使接點B之電位昇高，因此控制電位 昇高，電晶體113趨向於關斷。因而，電晶體113之電流 容量減小而使向輸出側流出之電流Ip減少，相對於輸出 側之電位之電流Ip之電流特性即如第12圖之虛線 示，向下方向偏移。如此，藉由使P通道側之電流特性 之變動成為可能，即可補正N通道側之電流特性之偏移， 而可變更充電泵電路之動作範圍。因而，容易達成使流通 於P通道側之電流Ip與流通Μ通道側之電流In相等之 理想特性。 第4實施你丨 第13圖係表示本發明之充電泵電路之另一實施例之 電路圖，第14圖係說明其動作之各 L_______ 合冤日日體的動作特性圖。 本紙張尺度適用中國國家標準（CNS)A4規格（21G χ撕公爱)_ 18 310864 --------^--------- (請先閱讀背面之注意事項再填寫本頁) 476192 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（i9 ) P通道型MOS電晶體131與N通道MOS電晶體132 分別連接於電源及接地，兩電晶體131、132之間串聯連 接有P通道型MOS電晶體133與N通道型MOS電晶體 134。此等電晶體131至134係與第11圖所示之電晶體m 至114相同，分別對電晶體131、132之閘極施加第1及 第2輸入信號DP、DN並分別對電晶體133、134之閘極 施加控制電位Vcp、Vcn。並且，由電晶體133、134間 之接點取出輸出CH。 偏壓電路130係由電阻135及電晶體136至139所構 成，而連接於切換響應於控制情報SC之電位之電位切換 電路140。P通道型M0S電晶體136與電阻135係串聯 連接於電源與接地間，其間之接點A並與電晶體13 6之 閘極相接。並且，P通道型M0S電晶體137與n通道型 MO S電晶體13 8係連接於電源與接地間，其間之接點b 並與電sa體138之閘極相接，同時接點a係與電晶體137 之閘極相接。再者，在接點B與接地之間連接有與電晶 體138並聯之N通道型M〇s電晶體139，並對該電晶體 139之閘極施加由電位切換電路14〇輸出之選擇電位vs。 此偏壓電路130係由接點a輸出N通道側之控制電位 Vcn ’由接點b輸出p通道側之控制電位Vcp。 電位選擇電路140係與第11圖所示電位選擇電路120 同樣，由電阻列141及選擇器142所構成，並以選擇器142 選擇電阻列141取出之多數不同的電位中之1個作為選擇 電位Vs而輸出。藉此，對電晶體139之閘極施加響應於 本紙張尺度適A1屮國國家標準 一 、二------ 310864 ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) A7 ___B7____ 五、發明說明（2〇 ) 控制情報SC之可切換的選擇電位Vs。 (賴先閱讀背面之4急事項再填K本頁) 經濟部智慧財產局員工消費合作社印製 在前述偏壓電路130，與第11圖所示偏壓電路110 同樣，係藉由電流鏡動作而使流通於電晶體13 1、1 32之 電流Ip、In保持一定。並且，由於響應於施加於電晶體139 之閘極之選擇電位Vs而使接點B的電位之控制電位Vcn 變動，因此充電泵電路之N通道側之動作特性亦變動。 例如，昇高選擇電位Vs時，由於電晶體139趨向導通而 使接點B之電位降低，因此控制電位Vcn降低，而使電 晶體134趨向導通。因而，電晶體134之電流容量增大而 使由輸出側流入之電流In增加，相對於輸出側之電位之 電流In之電流特性即如第14圖之虛線a所示，向上方向 偏移。反之，減低選擇電位Vs時，由於電晶體139趨向 關斷而使接點B之電位昇高，因此控制電位vcn昇高， 而使電晶體134趨向關斷。因而，電晶體134之電流容量 減小而使由輸出側流入之電流In減少，相對於輸出側之 電位之電流In之電流特性即如第14圖之虛線b所示，向 下方向偏移。如此，藉由使N通道側之電流特性之變動 成為可能，即可補償關於P通道側之電流特性之偏移， 而可變更充電泵電路之動作範圍。 依據本發明時’驅動輸出側之負載之電晶體之閘極· 源極間之電位差，不受電流控制用之電晶體之限制，可以 常時僅施加輸入信號之峯值之部分。因而，可防止相對於 短週期輸入信號之各電晶體之響應延遲，而以高速動作追 隨0
310864 況，振盪時脈 310864 476192 五、發明說明（21 ) 再者，即使在電路積體化後，亦可以藉由選擇器之選 擇輕易變更電晶體之電流特性，因此可以補正因製程偏差 而引起之電流特性之變化，而使其接近於理想之特性。 第5實施例 第15圖係表示本發明之電壓控制振盪器之構成之方 塊圖，第16圖係表示其動作特性之圖。本發明之電壓控 制振盪器係由振盪電路160、補償電路170及位準偏移電 路180所構成。 振盪電路180係由環型振盪器構成，並藉由第1控制
電壓Vcl及第2控制電壓Vp而可變地設定振盪時脈CK 之頻率。第1控制電壓Vcl係由位準偏移電路18〇輸入， 而直接決定振盪電路160之振盪時脈CK之頻率。第2控 制電壓Vp係由補償電路17〇輸入，其主要用以消除溫度 變化及電源電位之變化所引起之振堡電路16Q之㈣時脈 CK之頻率變動。 補償電路170係由使用飽和電流量對應於周圍溫度之 變化而變動之電晶體之電流鏡電路所構成，以產生第二控 制電壓而供給至振盪電路2〇。位準偏移電路係含有 吞己憶控制情報SC之暫存器，以a敌A爽^ ^ ^ 飞仔益乂在取入為了控制振盪時脈 CK之頻率而供給之原控制電壓Vc〇的同時，一面響應於 控制情報SC而使該原控制電壓Vc〇維持線性，一面在進 行位準偏移後，作為第α制電麼Vcl而供給至 路 160。 在此，控制情報SC由2位元構成之情 本紙張7度適用^票準(CNS)A4^iTiFx 297公复） Μ--------^---------^ (請先閱讀背面之注意事項再填寫本頁) A7
五、發明說明（22 ) CK之頻率變化係如第16圖夕A必 ^ 圖之曲線a至d所示，可以設 定成4階段之特性。例如 & 「 位準偏移電路180之偏移量為 0」時，如曲線a所示，可饉 』以獲侍與第6圖之情況同等 之振盪特性。並且，改變位進 雙位準偏移電路180之偏移量而使 第1控制電壓Vcl以3階舄繳φ性 3曰 I皆段變更時，關於振盪特性，即 如曲線c至d所示以3階段變化。藉此，振盡時脈CK之 頻率之最大值（Vc=Vn時）即由fhl至fh2階段地降低。 在則述之電壓控制振盪器中，可響應於記憶在位準偏 移電路180之控制情報而變更振盪時脈CK之頻率之變動 頻帶。此控制情報即使在振盪器積體化形成後亦可以輕易 變更，因此即使因製造偏差而使振盪時脈之頻帶脫離所希 望之範圍時亦容易修正。 第17圖係表示本發明之電壓控制振盪器之具體電路 構成之電路圖。 振盪電路160係由奇數段之CMOS反相器161、連接 於各反相器161之接地側之N通道型MOS電晶體162及 連接於各反相器161之電源側之p通道型之MOS電晶體 163所構成。反相器161係串聯連接，且最終段之输出向 初段之輸入回授而構成環型振盪器。由位準偏移電路18〇 輸入之第1控制電壓Vcl係分別連接於電晶體162之閘 極，電晶體162之閘極則響應於控制電壓Vcl，而控制由 各反相器161向接地側流通之電流。由補償電路17〇輸入 之第2控制電壓Vp係分別連接於電晶體163之閘極，電 晶體163之閘極163則響應於控制電壓Vp，而控制由電 (請先閱讀背面之注意事項再填寫本頁) --------^--------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 22 310864 476192 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（23 ) 源流入各反相器16i之電流。在此，第1控制電壓VC i 昇高時，由於各電晶體162之電阻值降低，由各反相器向 接地側流出之電流增加，因此各反相器161之響應加速， 振盪時脈ck之頻率則昇高。反之，第1控制電壓Vcl降 低時’由於各電晶體i 62之電阻值昇高，由各反相器向接 地側流出之電流減少，因此各反相器161之響應延遲，振 盪時脈CK之頻率則降低。再者，關於第2控制電壓Vp， 則具有與第1控制電壓Vc 1相反的作用，電壓昇高時振 盪時脈CK之頻率降低，電壓降低時振盪時脈CK之頻率 昇高。 補償電路170係由電阻171及電晶體172至175所構 成。電阻171與N通道型之MOS電晶體172係串聯連接 於電源與接地間，且電晶體1 72之閘極連接於其間之接 點。再者，P通道型MOS電晶體173與N通道型MOS電 晶體174係串聯連接於電源與接地間，且各電晶體ι73、 174之閘極係連接至電阻171與電晶體172間之接點。並 且，P通道型MOS電晶體175係與電晶體173並聯，且 其閘極連接於電晶體173與電晶體174間之接點。 電晶體174、175係相對於電阻171及電晶體172形 成電流鏡電路，以響應於流通於電阻1 7 1及電晶體1 72之 電流之變化，而使電晶體175與電晶體174間之接點之電 位變化。再者，電晶體173係響應於施加於閘極之電位， 亦即響應於電阻17 1及電晶體1 72間之電位之變化而改變 電流量’而補正流通於電晶體1 7 5之電流。並且，以電晶 --------------^--------^---------線 、請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 23 310864 4/0192 310864 A7 B7 五、發明說明（Μ ) 體174與電晶體175間之接點之電位與接地電位之間之電 位差作為第2電壓Vp而供給至振盪電路160。因而，即 使因周圍溫度之變化而使電晶體163之電阻值變化時，亦 由於控制電壓Vp係以抵消其變化之方式變化，因此可以 防止机通於各反相器i 6丨之電流之變動，而防止振盪時脈 CK之頻率之變動。 位準偏移電路180係由解碼器181、開關群182、電 阻183、184、空乏型電晶體185及電阻列186所構成。 電阻183、184係串聯連接於電源與接地間，而由電源電 位與接地電位之間取出分壓電壓vd。空乏型電晶體185 及電阻列186係連接於電源與電阻183、184之接點之間， 而對電晶體185之閘極施加控制電壓Vc〇。藉此，形成源 極追隨（source f〇U〇wer)電路，而由電阻列186之各電阻 間取出將控制電壓Vc〇的位準作階段地偏移所得之多數 之電位。解碼器181係記憶控制情報sc，並響應於所記 隱之内谷，而對開關群！ 82提供選擇指示。開關群^ u係 各開關分別連接線電阻列186之各電阻間，而響應於解碼 器181送出之選擇指示，以取出特定之電位。在此，所取 出之電位與接地電位間之電位差係作為第1控制電麼1 而供給至振盪電路160。 在位準偏移電路180中，藉由使解碼器181内裝非揮 發性記憶7C件，以記憶可任意設定之控制情報，即可任意 设疋相對於控制電壓Vc〇之第！控制電壓Vci之偏移量。 _ 依據本發明’即使在形成電路後，亦可以輕易變更振 本紙張尺度適用中_冢標準（CNS)^ (2ig χ挪公髮） -------------------^--------- (請先閱讀背面之注意事項再填寫本頁) 476192 ^ A7 ___B7___ 五、發明說明（25 ) 盪時脈之頻率之變動頻帶，而可以因應製造所致之偏差。 在此同時，亦可變更振盪電路之增益。因而，在使用電壓 控制振盪器之相位閉鎖環路中，可藉由振盪率之變動之減 少而使電路動作穩定，以提昇可靠性。再者’由於可以輕 易變更本身的振盪頻率之頻帶，因此可以擴大電路之利用 範圍。 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 25 310864

Claims (1)

  1. 476192 經濟部智慧財產局員工消費合作社印製 3 A8 B8 C8 D8 六、申請專利範圍 i· 一種相位閉鎖環路，包括：一電壓控制振盪器，係用 以響應於控制電壓之變化而使振盪時脈之頻率變動； 一相位比較器，係用以比較前述振盪時脈與具有預定 週期之基準時脈的相位；一第1充電泵，係用以響應 於前述相位比較器之比較輸出而選擇輸出第1電位或 第2電位；一第i低通濾波器，係用以使前述第1充 電系之輸出平滑化而產生前述控制電麼；一第2充電 泵，係用以依照預定之週期而選擇輸出第丨電位或第 2電位；一第2低通濾波器，係用以使前述第2充電 泵之輸出平滑化而產生補償電壓；一控制部，係用以 響應於前述補償電壓，以控制由前述第丨及第2低通 濾波器取出之前述第1及第2電位。 2·如申請專利範圍第丨項之相位閉鎖環路，其中前述控 制部係產生響應於前述補償電壓之補償情報之補償情 報產生電路，而將響應於前述補償情報而從階段設定 之多數電壓中選出之電壓供給至前述第i及第2充電 泵’以控制前述第1及第2電位。 如申請專利範圍第2項之相位閉鎖環路，其中前述補 償信號產生電路，包括用以使前述補償電壓變換為數 位值之A/D變換器。 2申請專2項之相位閉鎖環路，其♦前述補 產生電路包括·一比較器，係用以比較前述補 償電壓與預定之基準值而判定其大小關係昇降叶 數器，係用以於前述比較器之比較輪 g紙張尺度適用中國國家標準（cjN&A4規格咖x 297公髮）— 功 310864 --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 476192 A8 B8 C8 D8 六、申請專利範圍 昇計數或下降計數。 5· —種充電泵電路，其係將P通道型驅動電晶體與n通 道型驅動電晶體串聯連接於電源與接地間，並相對於 施加於兩驅動電晶體之閘極之輸入信號，而由兩驅動 電晶體之間之接點獲得輸出之充電泵電路；其特徵為： 在前述P通道型驅動電晶體與前述接點之間連接p通 I 道型負載電晶體，同時在前述N通道型驅動電晶體與 前述接點之間連接N通道型負載電晶體，並對兩負載 電晶體之閘極施加響應於前述各電晶體之特性之變動 或電源電壓之變動而變更之補償電位。 6·如申請專利範圍第5項之充電泵電路，其中復包括串 聯連接於電源與接地間之第1電晶體及電阻，以及串 聯連接於電源與接地間之第2及第3電晶體，並且將 前述第1電晶體與前述電阻之接點連接於前述第1及 第2電晶體之閘極，同時對前述兩負載電晶體之一方 之閘極供給第1補償情報，將前述第2及第3電晶體 之接點連接於前述第3電晶體之閘極，同時對前述兩 負載電晶體之另一方之閘極供給第2補償電位。 7·如申請專利範圍第6項之充電泵電路，其中復包括與 前述第3電晶體並聯連接之第4電晶體，並對前述第 4電晶體之閑極施加可切換之控制電位，而使前述第： 補償電位之調整成為可能。 8. —種充電乘v電路，其係將p通道型驅動電晶體與n通 道型驅動電晶體串聯連接於電源與接地間，並相對於 本紙張尺度—適用中關家標準（CNS)A4規格（21() χ 297公楚）-;----- 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 476192 經濟部智慧財產局員工消費合作社印製 振盪電路係串聯連接奇數段之CMOS反_獨，並| | 終段之反相器之輸出對初段之反相器之輸入回授，同 ------ 28 A8 B8 C8 D8 申請專利範圍 施加於兩驅動電晶體之閘極之輸入信號，而由兩驅動 電晶體之間之接點獲得輸出之充電泵電路，其特徵在 於：包括串聯連接於前述P通道型驅動電晶體之P通 道型負載電晶體、串聯連接於前述N通道型驅動電晶 體之N通道型負載電晶體、串聯連接於電源與接地間 之第1電晶體及電阻、串聯連接於電源與接地間之第 2電晶體及第3電晶體、及與前述第3電晶體並聯連 接之第4電晶體，並且將前述第1電晶體與前述電阻 之接點為連接於前述第1及第2電晶體之閘極，同時 連接於前述兩負載電晶體之一方之閘極，將前述第2 及第3電晶體之接點連接於前述第3電晶體之閘極， 同時連接於前述兩負載電晶體之另一方之閘極，並且 對前述第4電晶體之閘極施加可切換之控制電位。 9· 一種電壓控制振盪電路，包括：一振蘯電路，係用以 響應於第1及第2控制電壓而變動振盪頻率；一位準 偏移電路，係用以保持由外部供給之調整情報，並響 應於該調整情報而使原控制電壓偏移以作為第、控制 電壓而供給至前述振盪電路；一補償電路，係用以將 響應於動作環境變化而變動之補償電壓作為前述第2 控制電壓而供給至前述振盪電路，以響應於前述調整 情報而可變地設定前述振盪電路之振盪g。 10·如申請專利範圍第9項之電壓控制振盪其中前述 iltl 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） 310864 --------^---------線 (請先閱讀背面之注意事項再填寫本頁) 476192 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 29 六、申請專利範圍 時在前述CMOS反相器之電流側及接地側分別串聯連 接電流控制電晶體，並在前述電流控制電?曰5體之閘極 間分別施加前述第1及第2控制電位。 11’·如申請專利範圍第10項之電壓控制振其中前述 位準偏移電路包括：一空乏型電晶體，極係施加 有控制電位而連接於電源或接地；一電阻列，其係串 聯連接於前述空乏型電晶體，以將電源與接地間之電 I 壓分壓而產生響應於前述源控制電位而變動之多數之 分壓電壓；一解碼器，其係保持前述調整情報，並響 應於前述調整情報之内容而選擇前述多數之分壓電壓 中之1個電壓，並且由前述解碼器之選擇輸出獲得前 述第1控制電壓，同時前述補償電路包括串聯連接於 電源與接地間之第1電晶體、串聯連接於電源與接地 間之第2及第3電晶體、並聯連接於前述第2電晶體 之第4電晶體，並且，前述第1電晶體之閘極係連接 •於前述電阻及前述第1電晶體之間之接點，前述第2 及前述第3電晶體之閘極係連接於前述電阻及前述第 1電晶體之間之接點，前述第4電晶體之閘極係連接 於刚述第2及第3電晶體之間之接點，而由該接點獲 得第2控制電壓。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 310864 --— II--II--I I --II----訂---II---- (請先閱讀背面之注意事項再填寫本頁)
TW088118369A 1998-12-22 1999-10-25 Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit TW476192B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36423998A JP3403104B2 (ja) 1998-12-22 1998-12-22 チャージポンプ回路
JP10364240A JP2000188527A (ja) 1998-12-22 1998-12-22 電圧制御発振器
JP36424198A JP3392767B2 (ja) 1998-12-22 1998-12-22 位相ロックループ

Publications (1)

Publication Number Publication Date
TW476192B true TW476192B (en) 2002-02-11

Family

ID=27341702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088118369A TW476192B (en) 1998-12-22 1999-10-25 Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit

Country Status (3)

Country Link
US (2) US6222421B1 (zh)
KR (2) KR100418009B1 (zh)
TW (1) TW476192B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382328B1 (ko) * 1997-01-23 2003-12-18 산요 덴키 가부시키가이샤 Pll회로및위상록검출회로
GB2339352B (en) * 1998-06-30 2002-02-06 Lsi Logic Corp Testing analog to digital converters
TW476192B (en) * 1998-12-22 2002-02-11 Sanyo Electric Co Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
US6472914B2 (en) 2000-01-21 2002-10-29 Texas Instruments Incorporated Process independent ultralow charge pump
TW498998U (en) * 2000-05-17 2002-08-11 Asustek Comp Inc Switching circuit for supplying operation point of central processor
NL1015386C2 (nl) * 2000-06-06 2001-12-28 Ericsson Telefon Ab L M Fasevergrendelcircuit.
JP3415574B2 (ja) * 2000-08-10 2003-06-09 Ｎｅｃエレクトロニクス株式会社 Ｐｌｌ回路
US6404290B1 (en) * 2000-11-10 2002-06-11 Marvell International, Ltd. Fast change charge pump having switchable boost function
US6621354B1 (en) 2001-07-16 2003-09-16 Analog Devices, Inc. Feedback methods and systems for rapid switching of oscillator frequencies
US6522206B1 (en) 2001-07-23 2003-02-18 Analog Devices, Inc. Adaptive feedback-loop controllers and methods for rapid switching of oscillator frequencies
JP2003045180A (ja) * 2001-07-27 2003-02-14 Mitsubishi Electric Corp 半導体装置
US6952126B2 (en) 2001-09-29 2005-10-04 Berkana Wireless, Inc. Charge pump circuit for a PLL
KR100423011B1 (ko) * 2001-09-29 2004-03-16 주식회사 버카나와이어리스코리아 위상 동기 루프용 충전 펌프 회로
JP2003152507A (ja) * 2001-11-15 2003-05-23 Mitsubishi Electric Corp 電圧制御型発振回路
KR100433634B1 (ko) * 2002-04-19 2004-05-31 한국전자통신연구원 전압 제어 발진기를 위한 적응형 루프 이득 제어 회로
US6664831B2 (en) * 2002-04-24 2003-12-16 Sun Microsystems, Inc. Circuit for post-silicon control of delay locked loop charge pump current
US6803831B2 (en) * 2002-05-20 2004-10-12 Nec Eletronics Corporation Current starved inverter ring oscillator having an in-phase signal transmitter with a sub-threshold current control unit
US6608511B1 (en) * 2002-07-17 2003-08-19 Via Technologies, Inc. Charge-pump phase-locked loop circuit with charge calibration
JP4083077B2 (ja) * 2002-08-02 2008-04-30 三洋電機株式会社 電圧制御発振器
US6989698B2 (en) * 2002-08-26 2006-01-24 Integrant Technologies Inc. Charge pump circuit for compensating mismatch of output currents
US7078977B2 (en) 2002-09-06 2006-07-18 True Circuits, Inc. Fast locking phase-locked loop
KR100499276B1 (ko) * 2002-11-06 2005-07-01 학교법인 포항공과대학교 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프
US6906651B2 (en) * 2003-05-21 2005-06-14 Spirox Corporation Constant current source with threshold voltage and channel length modulation compensation
US7609797B2 (en) * 2003-09-04 2009-10-27 Standard Microsystems Corporation Circuit, system, and method for preventing a communication system absent a dedicated clocking master from producing a clocking frequency outside an acceptable range
US7151418B1 (en) * 2003-09-25 2006-12-19 Cypress Semiconductor Corporation Method and an apparatus to bias a charge pump in a phase locked loop to compensate a VCO gain
US7184510B2 (en) * 2003-09-26 2007-02-27 Quicklogic Corporation Differential charge pump
US7400690B2 (en) * 2003-10-14 2008-07-15 Agere Systems Inc. Adaptive phase controller, method of controlling a phase and transmitter employing the same
DE10351101B3 (de) * 2003-10-31 2005-06-02 Texas Instruments Deutschland Gmbh Kompakte PLL-Schaltung
US7259600B1 (en) 2004-03-05 2007-08-21 Marvell International Ltd. Scalable integrated circuit architecture
US6998888B1 (en) 2004-03-05 2006-02-14 Marvell International Ltd. Scalable integrated circuit architecture with analog circuits
US7276977B2 (en) * 2005-08-09 2007-10-02 Paul William Ronald Self Circuits and methods for reducing static phase offset using commutating phase detectors
TWI400886B (zh) 2005-02-28 2013-07-01 Semiconductor Energy Lab 半導體裝置和使用該半導體裝置的電子設備
US20070018701A1 (en) * 2005-07-20 2007-01-25 M/A-Com, Inc. Charge pump apparatus, system, and method
KR100744912B1 (ko) * 2006-05-26 2007-08-01 삼성전기주식회사 자가조정 기능을 갖는 ｒｃ 발진기
KR100806585B1 (ko) * 2006-08-11 2008-02-28 (주)카이로넷 위상고정 주파수 합성회로 및 방법
US7705640B2 (en) * 2008-01-25 2010-04-27 International Business Machines Corporation Common-mode feedback method using a current starved replica biasing
US8026745B2 (en) 2009-03-16 2011-09-27 Apple Inc. Input/output driver with controlled transistor voltages
US8198927B2 (en) 2010-02-01 2012-06-12 Analog Devices, Inc. High speed charge pump
KR101225314B1 (ko) * 2010-12-29 2013-01-22 한양대학교 산학협력단 클럭 데이터 복원 장치 및 그 동작 방법
JP5836605B2 (ja) 2011-02-24 2015-12-24 スパンション エルエルシー Ｐｌｌ
US8570079B2 (en) * 2011-09-07 2013-10-29 International Business Machines Corporation Reducing phase locked loop phase lock time
KR101298416B1 (ko) * 2011-12-29 2013-08-20 한양대학교 산학협력단 클록 데이터 복원 장치
US9252753B2 (en) * 2014-07-07 2016-02-02 Realtek Semiconductor Corp. Quadrature output ring oscillator and method thereof
KR20160074238A (ko) * 2014-12-18 2016-06-28 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
CN110890884B (zh) * 2018-09-10 2024-06-21 台湾积体电路制造股份有限公司 故障安全电路、集成电路器件及控制电路的节点的方法
CN114696597B (zh) * 2022-01-05 2024-08-30 广东电网有限责任公司 一种充电泵电路、鉴频鉴相器和改进型锁相环电路
CN117294303B (zh) * 2023-11-22 2024-03-08 深圳市晶扬电子有限公司 一种直流稳压器的频率调整电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2879763B2 (ja) * 1989-06-27 1999-04-05 ソニー株式会社 Ｐｌｌのチャージポンプ回路
US5362990A (en) * 1993-06-02 1994-11-08 Motorola, Inc. Charge pump with a programmable pump current and system
EP0647032A3 (en) * 1993-10-05 1995-07-26 Ibm Charge pump circuit with symmetrical current output for phase-controlled loop system.
US5740213A (en) * 1994-06-03 1998-04-14 Dreyer; Stephen F. Differential charge pump based phase locked loop or delay locked loop
US5646563A (en) * 1994-07-15 1997-07-08 National Semiconductor Corporation Charge pump with near zero offset current
US5473283A (en) * 1994-11-07 1995-12-05 National Semiconductor Corporation Cascode switched charge pump circuit
JP3109560B2 (ja) * 1995-02-10 2000-11-20 日本電気株式会社 ばらつき補償技術による半導体集積回路
US5532636A (en) * 1995-03-10 1996-07-02 Intel Corporation Source-switched charge pump circuit
JPH098655A (ja) * 1995-06-16 1997-01-10 Hitachi Ltd 周波数シンセサイザー
KR100247003B1 (ko) * 1997-05-03 2000-03-15 윤종용 디지털 무선 통신시스템을 위한 이중루프필터방식 위상동기루프회로
JPH10336029A (ja) * 1997-06-03 1998-12-18 Mitsubishi Electric Corp Ｐｌｌ周波数シンセサイザ回路
TW476192B (en) * 1998-12-22 2002-02-11 Sanyo Electric Co Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
US6124741A (en) * 1999-03-08 2000-09-26 Pericom Semiconductor Corp. Accurate PLL charge pump with matched up/down currents from Vds-compensated common-gate switches

Also Published As

Publication number Publication date
KR100418009B1 (ko) 2004-02-11
US6222421B1 (en) 2001-04-24
US6515520B2 (en) 2003-02-04
KR100388875B1 (ko) 2003-06-25
KR20000052532A (ko) 2000-08-25
US20020041215A1 (en) 2002-04-11
KR20030028445A (ko) 2003-04-08

Similar Documents

Publication Publication Date Title
TW476192B (en) Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
TWI279988B (en) Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
US8212596B2 (en) PLL circuit
JP2008135835A (ja) Ｐｌｌ回路
JP2023147600A (ja) 回路装置及び発振器
JP3761858B2 (ja) クロック信号発生回路
US8188777B2 (en) Charge pump circuit and PLL circuit using the same
CN111033274B (zh) 低功率低占空比开关电容器分压器
JP4673613B2 (ja) Ｐｌｌ回路
US20050175135A1 (en) Delay circuit with timing adjustment function
TW504904B (en) Voltage controlled oscillator and PLL circuit using the voltage controlled oscillator
CN108123715B (zh) 倍频电路
US7786780B2 (en) Clock doubler circuit and method
US7135901B2 (en) Data recovery device using a sampling clock with a half frequency of data rate
CN105099441B (zh) 电荷泵电路和锁相环电路
JPH08162911A (ja) 電圧制御発振器
JP2009200703A (ja) チャージポンプ回路およびｐｌｌ回路
JPH09223950A (ja) Ｖｃｏ回路の駆動方法及びｖｃｏ回路
US20130027094A1 (en) Triangular wave generator and method generating triangular wave thereof
WO2022249346A1 (ja) センサインターフェース回路及びセンサモジュール
JP2009124530A (ja) 圧電発振器
US7602258B2 (en) Circuits, systems, and methods for a voltage controlled oscillator with coarse, fine, and center tuning
JP2023147602A (ja) 回路装置及び発振器
JP2015162766A (ja) チャージポンプ回路及びｐｌｌ回路
JP2023147601A (ja) 回路装置及び発振器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees