JP3403104B2 - チャージポンプ回路 - Google Patents

チャージポンプ回路

Info

Publication number
JP3403104B2
JP3403104B2 JP36423998A JP36423998A JP3403104B2 JP 3403104 B2 JP3403104 B2 JP 3403104B2 JP 36423998 A JP36423998 A JP 36423998A JP 36423998 A JP36423998 A JP 36423998A JP 3403104 B2 JP3403104 B2 JP 3403104B2
Authority
JP
Japan
Prior art keywords
transistor
potential
transistors
channel
connection point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36423998A
Other languages
English (en)
Other versions
JP2000188543A (ja
Inventor
雅司 清瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP36423998A priority Critical patent/JP3403104B2/ja
Priority to TW088118369A priority patent/TW476192B/zh
Priority to US09/465,958 priority patent/US6222421B1/en
Priority to KR10-1999-0059558A priority patent/KR100418009B1/ko
Publication of JP2000188543A publication Critical patent/JP2000188543A/ja
Priority to US09/783,631 priority patent/US6515520B2/en
Priority to KR10-2002-0086951A priority patent/KR100388875B1/ko
Application granted granted Critical
Publication of JP3403104B2 publication Critical patent/JP3403104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電流駆動型のチャ
ージポンプ回路に関する。
【0002】
【従来の技術】位相ロックループ等に用いられる電流駆
動型のチャージポンプ回路は、出力端子に接続される負
荷を駆動できる十分な電流容量を有するCMOSトラン
ジスタからなり、入力信号に応答して負荷容量を充放電
するように構成される。このとき、充電時に負荷へ流れ
出す電流と、放電時に負荷から流れ込む電流とを等しく
することが望ましく、CMOSトランジスタのPチャン
ネル側とNチャンネル型とで動作特性をそろえるように
している。
【0003】図5は、CMOSトランジスタで構成され
る電流駆動型のチャージポンプ回路の構成を示すブロッ
ク図であり、図6は、CMOSトランジスタの動作特性
図である。
【0004】Pチャンネル型MOSトランジスタ1とN
チャンネル型MOSトランジスタ2とが、電源接地間に
直列に接続され、各トランジスタ1、2のゲートに第1
及び第2の入力信号DP、DNが印加される。これらの
トランジスタ1、2の間の接続点から、出力CHが取り
出される。第1及び第2の入力信号DP、DNは、例え
ば、位相比較器の出力から得られるものであり、位相ロ
ックループにおいて、基準クロックに対する発振クロッ
クの遅れに応じて第1の入力信号DPが立ち下げられ、
基準クロックに対する発振クロックの進みに応じて第2
の入力信号DNが立ち上げられる。このような第1の入
力信号DPに応答してトランジスタ1がオンすると、ト
ランジスタ1に充電電流Ipが流れ、出力端子に接続さ
れる負荷容量を充電する。そして、第2の入力信号DN
に応答してトランジスタ2がオンすると、トランジスタ
2に放電電流Inが流れ、出力端子に接続される負荷容
量を放電する。トランジスタ1と電源との間には、電流
制御用の負荷となるPチャンネル型MOSトランジスタ
3が接続され、同様に、トランジスタ2と接地との間に
は、Nチャンネル型MOSトランジスタ4が接続され
る。これらのトランジスタ3、4のゲートには、後述す
るバイアス回路から取り出される制御電位Vcp、Vcnが
それぞれ印加される。
【0005】バイアス回路は、抵抗5及びトランジスタ
6〜8により構成される。抵抗5とNチャンネル型MO
Sトランジスタ6とが電源接地間に直列に接続され、そ
の間の接続点Aにトランジスタ6のゲートが接続され
る。そして、Pチャンネル型MOSトランジスタ7とN
チャンネル型MOSトランジスタ8とが電源接地間に直
列に接続され、その間の接続点Bにトランジスタ7のゲ
ートが接続されると共に、トランジスタ8のゲートが接
続点Aに接続される。これにより、抵抗5及びトランジ
スタ6に対してトランジスタ7、8で電流ミラー回路が
構成され、接続点AからNチャンネル側の制御電位Vcn
が取り出されると共に、接続点BからPチャンネル側の
制御電位Vcpが取り出される。このようなバイアス回路
においては、電流ミラー動作によって、理想的には、ト
ランジスタ1、2に流れる電流Ip、Inが一定に保たれ
る。
【0006】トランジスタ1、2に流れる電流Ip、In
については、ゲートに印加されている電位が一定であっ
ても、出力側の電位によって変化することになる。例え
ば、ゲートがオンした状態にあっても、ソース・ドレイ
ン間に電位差がなければ電流が流れないため、出力側の
負荷が充電された状態でトランジスタ1がオンしたと
き、あるいは、負荷が放電された状態でトランジスタ2
オンしたときには電流Ip、Inは流れない。従って、
出力側の電位に対する電流Ip、Inの変化は、図6に示
すようになる。即ち、トランジスタ1を流れる電流Ip
は、出力側の電位が電源電位Vddより低くなった時点で
立ち上がり、所定の値I0に達する。そして、電流Ipが
電流I0に達した後には、トランジスタ3のチャンネル
長変調の影響により、出力側の電位の低下に伴って少し
ずつ上昇する。また、トランジスタ2を流れる電流In
は、出力側の電位が電源電位Vssを越えた時点で立ち上
がり、所定の値I0に達する。そして、電流Inが電流I
0に達した後には、トランジスタ4のチャンネル長変調
の影響により、出力側の電位の上昇に伴って少しずつ上
昇する。
【0007】このようなチャージポンプ回路において
は、電流Ipと電流Inとの差が所定の範囲内となるよう
にして、出力側の電位の変動範囲が選択される。換言す
れば、チャージポンプ回路の出力側で扱われる電位の変
動範囲に応じて各トランジスタ1、2の動作特性を設定
し、その動作範囲で各電流Ip、Inの差を所定の範囲に
収めるようにしている。
【0008】
【発明が解決しようとする課題】チャージポンプ回路を
構成するトランジスタ1、2は、電源電位及び接地電位
に対する入力信号DP、DNの変動に応じてオン/オフ
を繰り返し、出力側の負荷容量を充放電する。ここで、
トランジスタ1と電源との間に電流制御用のトランジス
タ3が接続されると、トランジスタ1のソース側の電位
がトランジスタ3のオン抵抗による降下分だけ電源電位
よりも低くなる。同様に、トランジスタ2と接地との間
に電流制御用のトランジスタ4が接続されると、トラン
ジスタ2のソース側の電位がトランジスタ4のオン抵抗
による降下分だけ接地電位よりも高くなる。従って、動
作中に各トランジスタ1、2のゲート・ソース間の電位
差が小さくなり、ゲート電位の変動に対するオン/オフ
の応答が遅くなるため、入力信号DP、DNの周期が短
くなったときには、回路動作が追従できなくなるおそれ
がある。
【0009】また、チャージポンプ回路を集積回路によ
って構成する場合、一旦集積化したトランジスタの動作
特性を変更することは困難であるため、その動作範囲は
実質的に固定されてしまう。しかしながら、製造ばらつ
き等による動作特性のずれを考慮すると、ある程度の動
作特性の補正が必要となる。特に、電流ミラー動作をす
るトランジスタを付加する場合には、各トランジスタの
動作特性がずれ易いため、回路的に受ける影響が大き
く、特性を補正できるようにする必要がある。
【0010】そこで本発明は、短い周期の入力信号に対
しても動作を追従させると共に、集積回路を形成した後
でも動作特性の補正を可能にすることを目的とする。
【0011】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、第1の特徴は、Pチャ
ンネル型駆動トランジスタとNチャンネル型駆動トラン
ジスタとが電源接地間に直列に接続され、両駆動トラン
ジスタのゲートに印加される入力信号に対して、両駆動
トランジスタの間の接続点から出力を得るチャージポン
プ回路であって、上記Pチャンネル型駆動トランジスタ
と上記接続点との間にPチャンネル型負荷トランジスタ
を接続すると共に、上記Nチャンネル型駆動トランジス
タと上記接続点との間にNチャンネル型負荷トランジス
タを接続し、両負荷トランジスタのゲートに、上記各ト
ランジスタの特性の変動あるいは電源電位の変動に応答
して変更される補償電位を印加することにある。
【0012】そして、第2の特徴は、Pチャンネル型駆
動トランジスタとNチャンネル型駆動トランジスタとが
電源接地間に直列に接続され、両駆動トランジスタのゲ
ートに印加される入力信号に対して、両駆動トランジス
タの間の接続点から出力を得るチャージポンプ回路であ
って、上記Pチャンネル型駆動トランジスタと直列に接
続されるPチャンネル型負荷トランジスタと、上記Nチ
ャンネル型駆動トランジスタと直列に接続されるNチャ
ンネル型負荷トランジスタと、電源接地間に直列に接続
された第1のトランジスタ及び抵抗と、電源接地間に直
列に接続された第2及び第3のトランジスタと、上記第
3のトランジスタと並列に接続される第4のトランジス
タと、を備え、上記第1のトランジスタと上記抵抗との
接続点が、上記第1及び第2のトランジスタのゲートに
接続されると共に、上記両負荷トランジスタの一方のゲ
ートに接続され、上記第2及び第3のトランジスタの接
続点が、上記第3のトランジスタのゲートに接続される
と共に、上記両負荷トランジスタの他方のゲートに接続
され、上記第4のトランジスタのゲートに切り換え可能
な制御電位が印加されることにある。
【0013】本発明によれば、第1及び第2の駆動トラ
ンジスタのソースが電源及び接地に直接接続されるた
め、各駆動トランジスタのゲートに印加される入力信号
に対してゲート・ソース間の電位差が十分な大きさに確
保される。従って、入力信号が短い周期で変化するとき
でも各トランジスタの動作を追従させることができる。
【0014】また、補償動作を行う第2及び第3のトラ
ンジスタの間の電位を外部から切り換え可能な制御電位
によって容易に変更することができるため、各負荷トラ
ンジスタのゲート電位、即ち、オン抵抗値を変更して動
作特性を変更できる。
【0015】
【発明の実施の形態】図1は、本発明のチャージポンプ
回路の第1の実施形態を示す回路図であり、図2は、そ
の動作を説明するための各トランジスタの動作特性図で
ある。
【0016】Pチャンネル型MOSトランジスタ11及
びNチャンネル型MOSトランジスタ12は、駆動トラ
ンジスタであり、それぞれ電源及び接地に接続される。
Pチャンネル型MOSトランジスタ13及びNチャンネ
ル型MOSトランジスタ14は、電流制御用の負荷トラ
ンジスタである、トランジスタ11、12の間に直列に
接続される。これらのトランジスタ13、14の間の接
続点が出力端子となり、出力CHが取り出される。トラ
ンジスタ11、12のゲートには、第1及び第2の入力
信号DP、DNがそれぞれ印加され、トランジスタ1
3、14のゲートには、後述するバイアス回路10から
取り出される制御電位Vcp、Vcnがそれぞれ印加され
る。
【0017】第1及び第2の入力信号DP、DNは、図
5と同一のものであり、それぞれ、トランジスタ1、2
をオンさせて充電電流Ip及び放電電流Inを流し、出力
端子に接続される負荷容量を充電及び放電する。ここ
で、トランジスタ13、14は、制御電位Vcp、Vcnに
応じてオン抵抗値を変化させ、トランジスタ11を通し
て出力側へ流れ出す電流Ip及びトランジスタ12を通
して出力側から流れ込む電流Inを制限するものであ
り、それ自体の機能は、図5に示すトランジスタ3、4
と同一である。
【0018】このようなチャージポンプ回路は、入力信
号DP、DNに応答して出力側の負荷を駆動するトラン
ジスタ11、12のソースが、電源及び接地に直接接続
されるため、トランジスタ13、14による電流制限の
影響を受けることなく、トランジスタ11、12のゲー
ト・ソース間の電位差が確保される。即ち、それぞれの
ゲートに印加される入力信号DP、DNの電位と電源電
位及び接地電位との電位差が、そのまま各トランジスタ
11、12のゲート・ソース間に印加されるようにな
る。このため、入力信号DP、DNの周期が短くなった
場合でも、各トランジスタ11、12の動作は、入力信
号DP、DNの変動に十分に追従することができる。
【0019】バイアス回路10は、抵抗15及びトラン
ジスタ16〜19により構成され、制御情報SCに応答
して出力電位Vsが選択される電位切換回路20が接続
される。抵抗15とNチャンネル型MOSトランジスタ
16とが電源接地間に直列に接続され、その間の接続点
Aにトランジスタ16のゲートが接続される。そして、
Pチャンネル型MOSトランジスタ17とNチャンネル
型MOSトランジスタ18とが電源接地間に直列に接続
され、その間の接続点Bにトランジスタ17のゲートが
接続されると共に、トランジスタ18のゲートが接続点
Aに接続される。さらに、トランジスタ17と並列にP
チャンネル型MOSトランジスタ19が接続され、この
トランジスタ19のゲートに電位切換回路20からの出
力電位Vsが印加される。このバイアス回路10は、接
続点AからNチャンネル側の制御電位Vcnを出力し、接
続点BからPチャンネル側の制御電位Vcpを出力する。
【0020】電位選択回路20は、抵抗列21及びセレ
クタ22により構成される。抵抗列21は、電源電位と
接地電位との間を分圧し、複数の異なる分圧電位を出力
する。セレクタ22は、抵抗列21から取り出される複
数の異なる分圧電位の内の1つを制御情報SCに応じて
取り出し、出力電位Vsとしてバイアス回路10へ供給
する。これにより、トランジスタ19のゲートには、制
御情報SCに応じて切換可能な電位Vsが印加される。
【0021】ここで、トランジスタ13、14に流れる
電流Ip、Inについては、ゲートに印加されている電位
が一定であっても、出力側の電位によって変化すること
になる。この変化の様子は、図5に示すチャージポンプ
回路と同一である。以上のバイアス回路10において
は、電流ミラー動作によって、トランジスタ11、12
に流れる電流Ip、Inがある程度一定に保たれる。これ
と同時に、トランジスタ19のゲートに印加される選択
電位Vsに応じて接続点Bの電位、即ち、制御電位Vcp
が変動するため、チャージポンプ回路のPチャンネル側
の動作特性が変動する。例えば、電位選択回路20の出
力電位Vsを高くすると、トランジスタ19がオフする
傾向に働いて接続点Bの電位が低くなるため、制御電位
Vcpが低下してトランジスタ13がオンする傾向に働
く。従って、トランジスタ13の電流容量が大きくなっ
て出力側へ流れ出す電流Ipが増加し、出力側の電位に
対する電流Ipの電流特性は、図2の破線aに示すよう
に、上方向へシフトする。逆に、出力電位Vsを低くす
ると、トランジスタ19がオンする傾向に働いて接続点
Bの電位が高くなるため、制御電位Vcpが高くなり、ト
ランジスタ13がオフする傾向に働く。従って、トラン
ジスタ13の電流容量が小さくなって出力側へ流れ出す
電流Ipが減少し、出力側の電位に対する電流Ipの電流
特性は、図2の破線bに示すように、下方向へシフトす
る。このようにPチャンネル側の電流特性の変動を可能
にしたことで、Nチャンネル側との電流特性のずれを補
正できるようになり、チャージポンプ回路の動作範囲の
変更が可能になる。従って、Pチャンネル側に流れる電
流IpとNチャンネル側に流れる電流Inを等しくする理
想的な特性を実現し易くなる。
【0022】図3は、本発明のチャージポンプ回路の第
2の実施形態を示す回路図であり、図4は、その動作を
説明するための各トランジスタの動作特性図である。
【0023】Pチャンネル型MOSトランジスタ31と
Nチャンネル型MOSトランジスタ32とが、電源及び
接地にそれぞれ接続され、両トランジスタ31、32の
間にPチャンネル型MOSトランジスタ33とNチャン
ネル型MOSトランジスタ34とが直列に接続される。
このトランジスタ31〜34は、図1に示すトランジス
タ11〜14と同一のものであり、トランジスタ31、
32のゲートに第1及び第2の入力信号DP、DNが印
加され、トランジスタ33、34のゲートに制御電位V
cp、Vcnがそれぞれ印加される。そして、トランジスタ
33、34の間の接続点から、出力CHが取り出され
る。
【0024】バイアス回路30は、抵抗35及びトラン
ジスタ36〜39により構成され、制御情報SCに応答
して電位が切り換えられる電位切換回路40が接続され
る。Pチャンネル型MOSトランジスタ36と抵抗35
とが電源接地間に直列に接続され、その間の接続点Aに
トランジスタ36のゲートが接続される。そして、Pチ
ャンネル型MOSトランジスタ37とNチャンネル型M
OSトランジスタ38とが電源接地間に接続され、その
間の接続点Bにトランジスタ38のゲートが接続される
と共に、接続点Aにトランジスタ37のゲートが接続さ
れる。さらに、接続点Bと接地との間に、トランジスタ
38と並列にNチャンネル型MOSトランジスタ39が
接続され、このトランジスタ39のゲートに電位切換回
路20からの選択電位Vsが印加される。このバイアス
回路30は、接続点からNチャンネル側の制御電位V
cnを出力し、接続点からPチャンネル側の制御電位V
cpを出力する。
【0025】電位選択回路40は、図1に示す電位選択
回路20と同様に、抵抗列41及びセレクタ42により
構成され、抵抗列41で取り出される複数の異なる電位
の内の1つをセレクタ42で選択して選択電位Vsとし
て出力する。これにより、トランジスタ39のゲートに
は、制御情報SCに応じて切換可能な選択電位Vsが印
加される。
【0026】以上のバイアス回路30においては、図1
に示すバイアス回路10と同様に、電流ミラー動作によ
って、トランジスタ31、32に流れる電流Ip、Inが
ある程度一定に保たれる。そして、トランジスタ39の
ゲートに印加される選択電位Vsに応じて接続点Bの電
位である制御電位Vcnが変動するため、チャージポンプ
回路のNチャンネル側の動作特性が変動する。例えば、
選択電位Vsを低くすると、トランジスタ39がオフ
る傾向に働いて接続点Bの電位が高くなるため、制御電
位Vcnが高くなり、トランジスタ34をオンする傾向に
働かせる。従って、トランジスタ34の電流容量が大き
くなって出力側から流れ込む電流Inが増加し、出力側
の電位に対する電流Inの電流特性は、図4の破線aに
示すように、上方向へシフトする。逆に、選択電位Vs
高くすると、トランジスタ39がオンする傾向に働い
て接続点Bの電位が低くなるため、制御電位Vcnが低く
なり、トランジスタ34をオフする傾向に働かせる。従
って、トランジスタ34の電流容量が小さくなって出力
側から流れ込む電流Inが減少し、出力側の電位に対す
る電流Inの電流特性は、図4の破線bに示すように、
下方向へシフトする。このようにNチャンネル側の電流
特性の変動を可能にしたことで、Pチャンネル側との電
流特性のずれを補正できるようになり、チャージポンプ
回路の動作範囲の変更が可能になる。
【0027】
【発明の効果】本発明によれば、出力側の負荷を駆動す
るトランジスタのゲート・ソース間の電位差が、電流制
御用のトランジスタによって制限されることがなくな
り、常に入力信号の波高値の分だけ印加されるようにな
る。従って、短い周期の入力信号に対して各トランジス
タの応答が遅れるのを防止でき、高速動作に追従できる
ようになる。
【0028】また、回路を集積化した後でも、セレクタ
の選択によってトランジスタの電流特性を容易に変更す
ることができるため、製造工程で生じるばらつきによっ
てずれた電流特性を補正し、理想的な特性に近づけるこ
とができる。
【図面の簡単な説明】
【図1】本発明のチャージポンプ回路の第1の実施形態
を示す回路図である。
【図2】第1の実施形態におけるトランジスタの動作特
性の変化を示す図である。
【図3】本発明のチャージポンプ回路の第2の実施形態
を示す回路図である。
【図4】第2の実施形態におけるトランジスタの動作特
性の変化を示す図である。
【図5】従来のチャージポンプ回路を示す回路図であ
る。
【図6】チャージポンプを構成するトランジスタの動作
特性を示す図である。
【符号の説明】
1、3、11、13、31、33 Pチャンネル型MO
Sトランジスタ 2、4、12、14、32、34 Nチャンネル型MO
Sトランジスタ 10、30 バイアス回路 20、40 電位選択回路

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 Pチャンネル型駆動トランジスタとNチ
    ャンネル型駆動トランジスタとが電源接地間に直列に接
    続され、両駆動トランジスタのゲートに印加される入力
    信号に対して、両駆動トランジスタの間の接続点から出
    力を得るチャージポンプ回路であって、上記Pチャンネ
    ル型駆動トランジスタと上記接続点との間にPチャンネ
    ル型負荷トランジスタを接続すると共に、上記Nチャン
    ネル型駆動トランジスタと上記接続点との間にNチャン
    ネル型負荷トランジスタを接続し、両負荷トランジスタ
    のゲートに、上記各トランジスタの特性の変動あるいは
    電源電位の変動に応答して変更される補償電位を印加
    し、かつ、少なくとも一方の負荷トランジスタのゲート
    の補償電位が制御情報に応じて調整可能であることを特
    徴とするチャージポンプ回路。
  2. 【請求項2】 電源接地間に直列に接続された第1のト
    ランジスタ及び抵抗と、電源接地間に直列に接続された
    第2及び第3のトランジスタと、をさらに備え、上記第
    1のトランジスタと上記抵抗との接続点が、上記第1及
    び第2のトランジスタのゲートに接続されると共に、上
    記両負荷トランジスタの一方のゲートに第1の補償電位
    を供給し、上記第2及び第3のトランジスタの接続点
    が、上記第3のトランジスタのゲートに接続されると共
    に、上記両負荷トランジスタの他方のゲートに第2の補
    償電位を供給することを特徴とする請求項1に記載のチ
    ャージポンプ回路。
  3. 【請求項3】 上記第3のトランジスタと並列に接続さ
    れる第4のトランジスタを備え、上記第4のトランジス
    タのゲートに切り換え可能な制御電位を印加し、上記
    2の補償電位の調整を可能にしたことを特徴とする請求
    項2に記載のチャージポンプ回路。
  4. 【請求項4】 Pチャンネル型駆動トランジスタとNチ
    ャンネル型駆動トランジスタとが電源接地間に直列に接
    続され、両駆動トランジスタのゲートに印加される入力
    信号に対して、両駆動トランジスタの間の接続点から出
    力を得るチャージポンプ回路であって、上記Pチャンネ
    ル型駆動トランジスタと直列に接続されるPチャンネル
    型負荷トランジスタと、上記Nチャンネル型駆動トラン
    ジスタと直列に接続されるNチャンネル型負荷トランジ
    スタと、電源接地間に直列に接続された第1のトランジ
    スタ及び抵抗と、電源接地間に直列に接続された第2及
    び第3のトランジスタと、上記第3のトランジスタと並
    列に接続される第4のトランジスタと、を備え、上記第
    1のトランジスタと上記抵抗との接続点が、上記第1及
    び第2のトランジスタのゲートに接続されると共に、上
    記両負荷トランジスタの一方のゲートに接続され、上記
    第2及び第3のトランジスタの接続点が、上記第3のト
    ランジスタのゲートに接続されると共に、上記両負荷ト
    ランジスタの他方のゲートに接続され、上記第4のトラ
    ンジスタのゲートに切り換え可能な制御電位が印加され
    ることを特徴とするチャージポンプ回路。
JP36423998A 1998-12-22 1998-12-22 チャージポンプ回路 Expired - Fee Related JP3403104B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP36423998A JP3403104B2 (ja) 1998-12-22 1998-12-22 チャージポンプ回路
TW088118369A TW476192B (en) 1998-12-22 1999-10-25 Phase lock loop and a charge pump circuit using the phase lock loop, and voltage control oscillation circuit
US09/465,958 US6222421B1 (en) 1998-12-22 1999-12-17 Phase-locked loop
KR10-1999-0059558A KR100418009B1 (ko) 1998-12-22 1999-12-21 위상 동기 루프, 및 이것에 이용하는 차지펌프 회로와 전압 제어 발진기
US09/783,631 US6515520B2 (en) 1998-12-22 2001-02-14 Charge pump circuit for phase-locked loop circuitry
KR10-2002-0086951A KR100388875B1 (ko) 1998-12-22 2002-12-30 위상 동기 루프, 및 이것에 이용하는 차지펌프 회로와전압 제어 발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36423998A JP3403104B2 (ja) 1998-12-22 1998-12-22 チャージポンプ回路

Publications (2)

Publication Number Publication Date
JP2000188543A JP2000188543A (ja) 2000-07-04
JP3403104B2 true JP3403104B2 (ja) 2003-05-06

Family

ID=18481330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36423998A Expired - Fee Related JP3403104B2 (ja) 1998-12-22 1998-12-22 チャージポンプ回路

Country Status (1)

Country Link
JP (1) JP3403104B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794695B1 (ko) * 2001-12-29 2008-01-14 매그나칩 반도체 유한회사 차지 펌프 회로
WO2005008895A1 (ja) * 2003-07-18 2005-01-27 Fujitsu Limited チャージポンプ回路

Also Published As

Publication number Publication date
JP2000188543A (ja) 2000-07-04

Similar Documents

Publication Publication Date Title
KR100388875B1 (ko) 위상 동기 루프, 및 이것에 이용하는 차지펌프 회로와전압 제어 발진기
US8508273B2 (en) Apparatus and method for outputting data of semiconductor memory apparatus
US8019565B2 (en) Parameter correction circuit and parameter correction method
US7292499B2 (en) Semiconductor device including duty cycle correction circuit
JP2587318B2 (ja) 温度自動補償一定時間遅延回路
KR100968296B1 (ko) Pll/dll의 고출력 임피던스 충전 펌프
US6958631B2 (en) High-speed current switch circuit
US5694090A (en) Voltage and temperature compensated oscillator frequency stabilizer
US7560998B2 (en) Clock signal output circuit
US8164366B2 (en) Locked loops, bias generators, charge pumps and methods for generating control voltages
KR20100047226A (ko) 저전력을 제공하는 바이어스 발생기, 셀프 바이어스된 지연 소자 및 지연 라인
KR100750650B1 (ko) 튜닝 회로.
US6876244B1 (en) Differential charge pump
US6781433B2 (en) Capacitance adjusting circuit
JP5057894B2 (ja) 電圧検出回路及びそれを用いた発振器
US6163187A (en) Charge pump circuit for phase locked loop free from spike current
JP3403104B2 (ja) チャージポンプ回路
US7224194B2 (en) Output driver circuit
US6111456A (en) Semiconductor circuit
CN1720661B (zh) 差分电路
US10826466B1 (en) Digital output buffer circuits with reduced input/output delay
JP2001085988A (ja) 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置
US11641161B1 (en) Charge pump circuit
JP6479484B2 (ja) 発振回路
JPH08340238A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100228

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees