JPH10336029A - Ｐｌｌ周波数シンセサイザ回路 - Google Patents

Abstract

(57)【要約】 【課題】 一方の系の周波数変化による他方の系への干
渉を的確に防止し、かつ、他方の系の周波数を確実に安
定化し得るＰＬＬ周波数シンセサイザ回路を得る。 【解決手段】 一方の系の周波数変化をロック検出１：
１２Ａからなる周波数変化検出手段により検出し、この
周波数変化の検出信号によって他方の系のＰＬＬ周波数
シンセサイザのチャージポンプ４Ｂ出力が一時的にハイ
インピーダンスとなるように制御するとともに、一方の
系のロック検出１：１２Ａからなる周波数変化検出手段
による周波数変化の検出に応じて、他方の系のＶＣＯ
２：６Ｂに周波数安定化のための電位ＶT2を強制的に供
給するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複数系ＰＬＬ周
波数シンセサイザ回路における干渉防止、特に一方の系
のみ周波数変化することにより、他方（周波数変化させ
ない）の系が周波数揺らぎ等の干渉を受けることを防止
する回路構成に関するものである。

【０００２】

【従来の技術】図５に、従来の２系統ＰＬＬ周波数シン
セサイザ回路の構成を示す。図５において、１Ａは第１
のプリスケーラ、１Ｂは第２のプリスケーラ、２Ａは第
１のプログラムディバイダ、２Ｂは第２のプログラムデ
ィバイダ、３Ａは第１の位相比較器、３Ｂは第２の位相
比較器、４Ａは第１のチャージポンプ、４Ｂは第２のチ
ャージポンプ、５Ａは第１のローパスフィルタ（以下、
ＬＰＦという）、５Ｂは第２のＬＰＦ、６Ａは第１の電
圧制御発振器（以下、ＶＣＯという）、６Ｂは第２のＶ
ＣＯ、７Ａは発振回路（以下、ＯＳＣという）用の第１
のプログラムディバイダ、７ＢはＯＳＣ用の第２のプロ
グラムディバイダ、８はＯＳＣ、９は発振子、１０はデ
ータ入力部である。

【０００３】第１のプリスケーラ１Ａ，第１のプログラ
ムディバイダ２Ａ，第１の位相比較器３Ａ，第１のチャ
ージポンプ４Ａ，第１のＬＰＦ５Ａおよび第１のＶＣＯ
６Ａは第１の系のＰＬＬ周波数シンセサイザを構成し、
第２のプリスケーラ１Ｂ，第２のプログラムディバイダ
２Ｂ，第２の位相比較器３Ｂ，第２のチャージポンプ４
Ｂ，第２のＬＰＦ５Ｂおよび第２のＶＣＯ６Ｂは第２の
系のＰＬＬ周波数シンセサイザを構成する。

【０００４】データ入力部１０は、入力されるデータを
取り込み、そのデータを各プログラムディバイダ２Ａ，
２Ｂ，７Ａ，７Ｂへと送るものである。データ入力部１
０へＯＮ／ＯＦＦおよび周波数の設定データ（分周数デ
ータ）が入力されると、データ入力部１０から各プログ
ラムディバイダ２Ａ，２Ｂ，７Ａ，７Ｂへデータが転送
される。

【０００５】発振回路ＯＳＣ８は基準の周波数で発振し
ている。ＰＬＬ部では位相比較器３Ａ，３ＢによりＰＬ
Ｌの基準発振周波数とＶＣＯ６Ａ，６Ｂの発振周波数の
位相とを比較し、その比較結果によりチャージポンプ出
力が出力される。

【０００６】ＬＰＦ５Ａ，５Ｂでは、そのチャージポン
プからの出力が微分され、ＤＣ電圧に変換される。この
電圧は、ＶＣＯの発振周波数を制御するコントロール電
圧ＶT であり、この電圧を変化させることにより、ＶＣ
Ｏ６Ａ，６Ｂの発振周波数が変化する。その出力がプリ
スケーラ１Ａ，１Ｂに入力され、プログラムディバイダ
２Ａ，２Ｂおよび位相比較器３Ａ，３Ｂへと入力され、
このＬＯＯＰにより所望の周波数にロックされる。

【０００７】ここで、一方の系のみ周波数を変化させた
場合を考える。この場合、他方の周波数はある周波数
（ｆ）でロックされた状態で一定である。周波数を変化
させるデータ（ｆ1→ｆ2）が入力されると、前述の動作
の通り、チャージポンプ出力端子から周波数変化に応じ
た出力が導出される。この出力は、電流または電圧とし
て導出されるものであり、その際、電源等を介して他の
系へ干渉を与える。例えば、周波数変化により、チャー
ジポンプ出力が大きく変化し、電流または電圧（チャー
ジポンプの出力形式による）が大幅に変化すると、電源
等を介し、他方のロックしている系の周波数（ｆ）が揺
すられる。周波数変化の幅が大きいほど、チャージポン
プ出力端子からの出力変化が大きくなるため干渉の度合
も大きくなる。

【０００８】

【発明が解決しようとする課題】この発明は、一方の系
の周波数変化を周波数変化検出手段により検出し、この
周波数変化の検出信号によって他方の系のＰＬＬ周波数
シンセサイザのチャージポンプ出力が一時的にハイイン
ピーダンスとなるように制御を行う。これにより周波数
変化を検出された系以外の系への干渉を的確に防止しよ
うとするものである。

【０００９】第１の発明は、一方の系の周波数変化をデ
ータ入力部からの信号を受ける周波数変化検出手段によ
り検出し、この周波数変化検出手段による周波数変化の
検出に応じて、その検出出力を他方の系の位相比較器に
導出し、さらに他方の系のＰＬＬ周波数シンセサイザの
チャージポンプ出力が一時的にハイインピーダンスとな
るように制御を行う。これにより周波数変化を検出され
た系以外の系への干渉を的確に防止しようとするもので
ある。

【００１０】第２の発明は、一方の系の周波数変化を周
波数変化検出手段により検出し、この周波数変化の検出
信号によって他方の系のＰＬＬ周波数シンセサイザのチ
ャージポンプ出力が一時的にハイインピーダンスとなる
ように制御するとともに、一方の系の周波数変化検出手
段による周波数変化の検出に応じて、他方の系の電圧制
御発振器に周波数安定化のための電位を供給する。この
ことにより周波数変化を検出された系以外の系への干渉
を的確に防止し、かつ、他方の系の周波数を確実に安定
化しようとするものである。

【００１１】第３の発明は、周波数検出手段をロック検
出器により構成して、ＰＬＬ周波数シンセサイザの周波
数変化状態を検出し、その周波数変化の検出に応じて、
他方の系のチャージポンプ出力がハイインピーダンス状
態となるよう、位相比較器を制御する。さらに周波数安
定化のために設けられた電圧制御部から強制的に電圧制
御発振器に周波数安定化のための電位を供給するように
して、周波数変化を検出された系以外の系への干渉を的
確に防止し、かつ、他方の系の周波数を確実に安定化し
ようとするものである。

【００１２】第４の発明は、周波数安定化のために設け
られた電圧制御部を電圧モニタ部と電圧供給源により構
成して、周波数変化を検出された系以外の系への干渉を
的確に防止し、かつ、他方の系の周波数を確実に安定化
しようとするものである。

【００１３】第５の発明は、３系統以上のＰＬＬ周波数
シンセサイザを有するＰＬＬ周波数シンセサイザ回路に
おいて、周波数変化を検出された系以外の系への干渉を
的確に防止しようとするものである。

【００１４】

【課題を解決するための手段】第１の発明のＰＬＬ周波
数シンセサイザ回路においては、それぞれ位相比較器と
チャージポンプとフィルタと電圧制御発振器とを有し並
行して同時的に動作する複数系のＰＬＬ周波数シンセサ
イザを構成したものにおいて、一方の系の周波数変化を
データ入力部からの信号を受ける周波数変化検出手段に
より検出し、この周波数変化検出手段による周波数変化
の検出に応じて、その検出出力を他方の系の位相比較器
に導出し、さらに他方の系のＰＬＬ周波数シンセサイザ
のチャージポンプ出力が一時的にハイインピーダンスと
なるようにしたものである。

【００１５】第２の発明のＰＬＬ周波数シンセサイザ回
路においては、それぞれ位相比較器とチャージポンプと
フィルタと電圧制御発振器とを有し並行して同時的に動
作する複数系のＰＬＬ周波数シンセサイザを構成したも
のにおいて、一方の系の周波数変化を周波数変化検出手
段により検出し、この周波数変化の検出信号によって他
方の系のＰＬＬ周波数シンセサイザのチャージポンプ出
力が一時的にハイインピーダンスとなるように制御する
とともに、一方の系の周波数変化検出手段による周波数
変化の検出に応じて、他方の系の電圧制御発振器に周波
数安定化のための電位を供給するようにしたものであ
る。

【００１６】第３の発明のＰＬＬ周波数シンセサイザ回
路においては、周波数検出手段をロック検出器により構
成して、ＰＬＬ周波数シンセサイザの周波数変化状態を
検出し、その周波数変化の検出に応じて、他方の系のチ
ャージポンプ出力がハイインピーダンス状態となるよ
う、位相比較器を制御する。さらに周波数安定化のため
に設けられた電圧制御部から強制的に電圧制御発振器に
周波数安定化のための電位を供給するようにしたもので
ある。

【００１７】第４の発明のＰＬＬ周波数シンセサイザ回
路においては、電圧制御部を電圧モニタ部と電圧供給源
により構成するものである。

【００１８】第５の発明においては、３系統以上のＰＬ
Ｌ周波数シンセサイザを有するものである。

【００１９】

【発明の実施の形態】

実施の形態１．図１に、この発明の実施の形態１を示
す。初期状態としてＰＬＬ１，ＰＬＬ２両方のＰＬＬ周
波数シンセサイザがある周波数（ＰＬＬ１：ｆ10，ＰＬ
Ｌ２：ｆ20）でロックしているものとする。

【００２０】データ入力により片方の系のみロック周波
数を変化させる場合を考える（この場合、ＰＬＬ１のロ
ック周波数をｆ10→ｆ11へ変化させる。他方ＰＬＬ２は
ｆ20のまま）。ＰＬＬ１のロック周波数をｆ10→ｆ11へ
変化するようなデータをデータ入力部１０へ入力する
と、ＰＬＬ１系の周波数変化検出部１：１１Ａは周波数
が変化している間（ｆ10ロック状態→アンロック状態→
ｆ11ロック状態）だけ周波数変化をしていることを検出
する。

【００２１】周波数変化検出部１：１１Ａが周波数変化
を検出し始めるのはＰＬＬ１のプログラムディバイダ２
Ａへ新しい周波数ｆ11になるような分周数（周波数）と
なるよう、データ入力部よりデータが出力されると同時
である。

【００２２】周波数変化検出部１：１１Ａが周波数変化
の情報を検出すると、他方の系ＰＬＬ２の位相比較器
２：３Ｂへ制御信号を送る。制御信号が入力された位相
比較器２：３Ｂはチャージポンプ２：４Ｂの出力がハイ
インピーダンス状態となるように制御する。ハイインピ
ーダンス状態とすることで、ＰＬＬ１の周波数が変化す
ることで、電源系やＧＮＤ系からの回り込みによるＰＬ
Ｌ２のロック周波数が揺すられるという不具合をなく
す。

【００２３】なお、チャージポンプ出力が一時的にハイ
インピーダンス状態となるが、ＬＰＦ２：６Ｂ等に容量
成分があるため、短時間（ｆ10→ｆ11へのロックアップ
タイム；〜数１０ｍＡ）であれば、その系の周波数が変
化してしまうことはない。

【００２４】ＰＬＬ１の周波数変化が終了（ｆ11ロック
状態）すると周波数変化検出部１：１１Ａは周波数が安
定（ロック）したことを検出し、位相比較器２：３Ｂへ
チャージポンプ２：４Ｂの出力がハイインピーダンス状
態を解除するように制御信号を送る。これにより、ＰＬ
Ｌ２は通常のＬＯＯＰ状態へと戻る。

【００２５】この説明では、ＰＬＬ１が周波数変化，Ｐ
ＬＬ２が周波数一定状態としたが、この逆の状態も同様
である。なお、ＰＬＬ１，ＰＬＬ２両方の系が変化する
場合、上記のような動作は行わない。

【００２６】実施の形態２．図２に、この発明の実施の
形態２を示す。実施の形態１で述べた周波数変化検出部
の具体的ブロックとして、ロック検出部１２Ａ，１２Ｂ
を設けた。ロック検出部はある系（この場合はＰＬＬ１
とする）がロック（ｆ10）するとロック検出部はロック
状態を検出し、“Ｌ”レベルの信号を出力する。逆に、
周波数変化のデータが入力され、ｆ10→ｆ11へロック周
波数が変化している（アンロック状態）間は、ロック検
出部は、“Ｈ”レベルの信号を出力するものとする。な
お、今回の場合、ロック時“Ｌ”、アンロック時“Ｈ”
レベルの出力としたが、逆の場合でも同じことが言え
る。

【００２７】データ入力部１０へＰＬＬ１の周波数変化
データ（ｆ10→ｆ11）が入力され、ｆ11へロック周波数
が安定するまでのアンロック状態の間、ロック検出１：
１２Ａの出力状態はロック状態の“Ｌ”レベルからアン
ロック状態の“Ｈ”レベルへと変化する。

【００２８】このロック検出１：１２Ａの出力状態の変
化信号が、他系ＰＬＬ２の位相比較器２：３Ｂへと送ら
れ、チャージポンプ２：４Ｂの出力がハイインピーダン
ス状態となるように制御する。この動作は実施の形態１
で述べた内容と同一であり、周波数変化検出部をより具
体的ブロックとしてロック検出部としている。

【００２９】実施の形態１と異なる点は、電圧制御部を
設けていることである。電圧制御部は通常動作（周波数
変化がない状態）時はＶＣＯの発振周波数を制御するＬ
ＰＦで発生するコントロール電圧ＶTをモニタしてい
る。一方の系ＰＬＬ１の周波数が変化すると、ＰＬＬ１
のロック検出１：１２Ａがアンロック状態を検出（ロッ
ク検出１：１２Ａ出力が“Ｈ”レベルとなる）すると、
前述のようにロック検出１：１２Ａは他系ＰＬＬ２のチ
ャージポンプ２：４Ｂの出力がハイインピーダンス状態
となるように制御する。さらにロック検出出力１：１２
ＡはＰＬＬ２の電圧制御部２：１３Ｂも制御し、次に電
圧制御部２：１３ＢはＶＣＯコントロール電圧ＶT2のモ
ニタをやめ、その電圧ＶT2と同じ電圧を出力するように
動作する。

【００３０】これにより、周波数動作をしない方の系Ｐ
ＬＬ２はチャージポンプ２：４Ｂの出力がハイインピー
ダンスとなることと、ＰＬＬ２のＬＯＯＰ系とは完全に
独立したブロックである電圧制御部２：１３ＢからＶＣ
Ｏコントロール電圧ＶT2を供給されることにより、一時
的（ロックアップタイムの時間分）にＰＬＬとしてのＬ
ＯＯＰは形成されず、周波数変化をしないＰＬＬ２の周
波数（ｆ20）が安定する。

【００３１】次に、ＰＬＬ１がアンロック状態から、最
終的にｆ11ロック状態へ変化した時は、ロック検出１：
１２Ａの出力はアンロック状態の“Ｈ”レベルからロッ
ク状態の“Ｌ”レベルへと変化する。

【００３２】他系ＰＬＬ２の位相比較器２：３Ｂは、ロ
ック検出１：１２Ａの出力変化を検出し、チャージポン
プ２：４Ｂの出力をハイインピーダンス状態から通常の
チャージポンプ動作出力状態になるよう制御する。

【００３３】また、ＰＬＬ２の電圧制御部２：１３Ｂ
は、ＶＣＯ２コントロール電圧ＶT2を出力するように制
御していたものを、ＶT2電圧を出力しないように制御変
更し、さらにＬＰＦ２：５Ｂからの発生電位であるＶＣ
Ｏ２のコントロール電圧ＶT2をモニタするよう制御す
る。これにより、通常のＰＬＬループ状態へ戻る。

【００３４】この説明では、ＰＬＬ１が周波数変化，Ｐ
ＬＬ２が周波数一定状態として行ったが、この逆の状態
も同様である。なお、ＰＬＬ１，ＰＬＬ２両方の系とも
変化する場合、上記のような動作は行わない。

【００３５】実施の形態３．図３に、この発明実施の形
態３の詳細実施形態（電圧制御部）を示す。実施の形態
２で述べた電圧制御部は具体的な構成として、周波数ロ
ック状態におけるＶＣＯコントロール電圧ＶT をモニタ
しておく電圧モニタ部と、周波数変化する系がアンロッ
ク状態となり、ロック検出により電圧モニタ部でモニタ
していたＶＣＯコントロール電圧ＶT と同じ電圧を出力
するように動作する電圧供給源とからなる。他ブロック
の動作については、実施の形態２で述べたものと同じで
ある。

【００３６】電圧制御部の動作について詳細に説明す
る。周波数変化する系をＰＬＬ１，周波数固定の系をＰ
ＬＬ２として説明する。ＰＬＬ１の周波数をｆ10→ｆ11
になるようなデータがデータ入力部１０に入力され、Ｐ
ＬＬ１のロック検出１：１２Ａがアンロック状態（ロッ
ク検出１：１２Ａの出力が“Ｈ”レベルとなる）になる
と、ロック検出１：１２Ａは他系ＰＬＬ２の位相比較器
２：３Ｂを制御し、チャージポンプ出力がハイインピー
ダンス状態となるようにする。

【００３７】ロック検出１：１２Ａは、同時に電圧制御
部２：１３Ｂも制御する。電圧制御部２：１３Ｂは電圧
モニタ２：１４Ｂと電圧供給源２：１５Ｂで構成されて
おり、ロック検出１：１２Ａは両方のブロックを制御す
るように働く。電圧モニタ２：１４Ｂでは、ＰＬＬ２の
ＶＣＯ６Ｂがｆ20周波数で発振している時のコントロー
ル電圧ＶT2をモニタしているが、ＰＬＬ１のロック検出
１：１２Ａがアンロック状態を検出し、制御信号が入力
されると、電圧モニタ２：１４ＢはモニタをＯＦＦし、
電圧供給源２：１５Ｂはモニタ電圧ＶT2と同じ電位が出
力されるよう制御する。同時に入力されるロック検出
１：１２Ａからの制御信号により、ＶＣＯ２コントロー
ル端子へＶT2電圧を供給する。

【００３８】一方の系のＰＬＬ１が周波数変化する（ア
ンロック状態）時に、上記動作を行うことにより、周波
数変化しない系のＰＬＬ２のロック周波数は、周波数変
化の影響を受け、周波数揺れなどの不具合動作をしない
安定したロック状態となる。これは、一時的（ＰＬＬ１
のロックアップタイム分）にＰＬＬ２ループが途絶え、
強制的にＶＣＯ発振のコントロール電圧ＶT2を与えるた
め、周波数揺れの原因となるチャージポンプ２：４Ｂの
出力あるいはＬＰＦ２：５Ｂの出力電圧が変動すること
がなくなり、安定した周波数を得られるためである。

【００３９】ＰＬＬ１の周波数変化が完了し、ｆ11でロ
ック状態になると、ロック検出１：１２Ａはロック状態
を検出（ロック検出１：１２Ａの出力が“Ｌ”レベルと
なる）し、他系ＰＬＬ２の位相比較器２：３Ｂを制御
し、チャージポンプ２：４Ｂが正常出力（ハイインピー
ダンスではない状態）されるように働く。

【００４０】同時に、電圧制御部２：１３Ｂの電圧モニ
タ２：１４Ｂ，電圧供給源２：１５Ｂを制御し、電圧モ
ニタ２：１４Ｂは再びＬＰＦ２：５Ｂの出力電圧すなわ
ちＶＣＯ２のコントロール電圧ＶT2をモニタするように
し、電圧供給源２：１５ＢはＶＣＯ２：６Ｂへの電圧供
給をＯＦＦするように働く。上記動作により通常のＰＬ
Ｌ周波数シンセサイザを構成する。

【００４１】この説明ではＰＬＬ１が周波数変化、ＰＬ
Ｌ２が周波数一定状態として行っているが、この逆の状
態も同様である。なお、ＰＬＬ１、ＰＬＬ２両方の系と
も変化する場合、上記の動作は行わない。

【００４２】実施の形態４．図４に、この発明の実施の
形態４におけるｎ系統ＰＬＬ周波数シンセサイザを示
す。この実施の形態における動作は実施の形態３で述べ
た通りである。ｎ系統ＰＬＬ周波数シンセサイザとなる
ことで、ロック検出機能が働くかどうかの判定は次のよ
うに行う。この場合、自らの系のロック／アンロック状
態とその他の系〔（ｎ−１）系〕のロック／アンロック
状態の比較により決定される。ロック状態の時、ロック
検出出力は“Ｌ”、アンロック状態の時は“Ｈ”信号を
出力するものとする。 自らの系のロック検出出力 Ｌ Ｌ Ｈ Ｈ 他の系からのロック検出出力 Ｌ Ｈ Ｌ Ｈ 自らの系の位相比較器への入力 Ｌ Ｈ Ｌ Ｌ

【００４３】自らの系の位相比較器への入力信号が
“Ｈ”の場合、実施の形態３で述べた動作を行い、チャ
ージポンプ出力がハイインピーダンス状態でかつ電圧制
御部が動作する。自らの系の位相比較器への入力信号が
“Ｌ”の場合は、実施の形態３で述べた動作は行わない
（通常のＰＬＬ周波数シンセサイザ動作のままであ
る）。

【００４４】

【発明の効果】第１の発明によれば、一方の系の周波数
変化をデータ入力部からの信号を受ける周波数変化検出
手段により検出し、この周波数変化検出手段による周波
数変化の検出に応じて、その検出出力を他方の系の位相
比較器に導出し、さらに位相比較器より他方の系のＰＬ
Ｌ周波数シンセサイザのチャージポンプ出力が一時的に
ハイインピーダンスとなるように制御することにより周
波数変化を検出された系以外の系への干渉を的確に防止
し得るＰＬＬ周波数シンセサイザ回路を得ることでき
る。

【００４５】第２の発明によればは、一方の系の周波数
変化を周波数変化検出手段により検出し、この周波数変
化の検出によって他方の系のＰＬＬ周波数シンセサイザ
のチャージポンプ出力を一時的にハイインピーダンスと
なるように制御するとともに、一方の系の周波数変化検
出手段による周波数変化の検出に応じて、他方の系の電
圧制御発振器に周波数安定化のための電位を供給するこ
とにより、周波数変化を検出された系以外の系への干渉
を的確に防止し、かつ、他方の系の周波数を確実に安定
化し得るＰＬＬ周波数シンセサイザ回路を得ることがで
きる。

【００４６】第３の発明によれば、周波数検出手段をロ
ック検出器により構成して、ＰＬＬ周波数シンセサイザ
の周波数変化状態を検出し、その周波数変化の検出に応
じて、他方の系のチャージポンプ出力がハイインピーダ
ンス状態となるよう、位相比較器を制御するとともに、
周波数安定化のために設けられた電圧制御部から強制的
に電圧制御発振器に周波数安定化のための電位を供給す
ることで、周波数変化を検出された系以外の系への干渉
を的確に防止し、かつ、他方の系の周波数を確実に安定
化し得るＰＬＬ周波数シンセサイザ回路を得ることがで
きる。

【００４７】第４の発明によれば、周波数安定化のため
に設けられた電圧制御部を電圧モニタ部と電圧供給源に
より構成して、周波数変化を検出された系以外の系への
干渉を的確に防止し、かつ、他方の系の周波数を確実に
安定化しうるＰＬＬ周波数シンセサイザ回路を得ること
ができる。

【００４８】第５の発明によれば、３系統以上のＰＬＬ
周波数シンセサイザを有するＰＬＬ周波数シンセサイザ
回路において、周波数変化を検出された系以外の系への
干渉を的確に防止することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による２系統ＰＬＬ
周波数シンセサイザ回路を示すブロック図。

【図２】 この発明の実施の形態２による２系統ＰＬＬ
周波数シンセサイザ回路を示すブロック図。

【図３】 この発明の実施の形態３の具体的な２系統Ｐ
ＬＬ周波数シンセサイザ回路を示すブロック図。

【図４】 この発明の実施の形態４による多系統（ｎ系
統、ｎ＝３以上）ＰＬＬ周波数シンセサイザ回路を示す
ブロック図。

【図５】 従来の技術による２系統ＰＬＬ周波数シンセ
サイザ回路を示すブロック図。

【符号の説明】

１Ａ 第１のプリスケーラ、１Ｂ 第２のプリスケー
ラ、２Ａ 第１のプログラムディバイダ、２Ｂ 第２の
プログラムディバイダ、３Ａ 第１の位相比較器、３Ｂ
第２の位相比較器、４Ａ 第１のチャージポンプ、４
Ｂ 第２のチャージポンプ、５Ａ 第１のＬＰＦ、５Ｂ
第２のＬＰＦ、６Ａ 第１のＶＣＯ、６Ｂ 第２のＶ
ＣＯ、７Ａ ＯＳＣ用の第１のプログラムディバイダ、
７Ｂ ＯＳＣ用の第２のプログラムディバイダ、８ Ｏ
ＳＣ、９ 発振子、１０ データ入力部、１２Ａ ロッ
ク検出１、１２Ｂ ロック検出２、１３Ａ 電圧制御部
１、１３Ｂ 電圧制御部、１４Ａ 電圧モニタ１、１４
Ｂ 電圧モニタ２、１５Ａ電圧供給源１、１５Ｂ 電圧
供給源２。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 それぞれ位相比較器とチャージポンプと
   フィルタと電圧制御発振器とを有し並行して同時的に動
   作する複数系のＰＬＬ周波数シンセサイザを構成したも
   のにおいて、一方の系の周波数変化をデータ入力部から
   の信号を受ける周波数変化検出手段により検出し、この
   周波数変化検出手段による周波数変化の検出に応じて、
   その検出出力を他方の系の位相比較器に導出し、さらに
   位相比較器より他方の系のＰＬＬ周波数シンセサイザの
   チャージポンプ出力が一時的にハイインピーダンスとな
   るようにしたことを特徴とするＰＬＬ周波数シンセサイ
   ザ回路。
2. 【請求項２】 それぞれ位相比較器とチャージポンプと
   フィルタと電圧制御発振器とを有し並行して同時的に動
   作する複数系のＰＬＬ周波数シンセサイザを構成したも
   のにおいて、一方の系の周波数変化を周波数変化検出手
   段により検出し、この周波数変化の検出によって他方の
   系のＰＬＬ周波数シンセサイザのチャージポンプ出力が
   一時的にハイインピーダンスとなるようにするととも
   に、一方の系の周波数変化検出手段による周波数変化の
   検出に応じて、他方の系の電圧制御発振器に周波数安定
   化のための電位を強制的に供給するようにしたことを特
   徴とするＰＬＬ周波数シンセサイザ回路。
3. 【請求項３】 周波数検出手段をロック検出器により構
   成して、ＰＬＬ周波数シンセサイザの周波数変化状態を
   検出し、その周波数変化の検出に応じて、他方の系のチ
   ャージポンプ出力がハイインピーダンス状態となるよ
   う、位相比較器を制御するとともに、周波数安定化のた
   めに設けられた電圧制御部から強制的に電圧制御発振器
   に周波数安定化のための電位を供給するようにしたこと
   を特徴とする請求項２に記載のＰＬＬ周波数シンセサイ
   ザ回路。
4. 【請求項４】 電圧制御部を電圧制御部と電圧供給源に
   より構成することを特徴とする請求項３に記載のＰＬＬ
   周波数シンセサイザ回路。
5. 【請求項５】 ３系統以上のＰＬＬ周波数シンセサイザ
   を有することを特徴とする請求項１ないし請求項４のい
   ずれかに記載のＰＬＬ周波数シンセサイザ回路。