JP2944530B2 - 位相同期発振器 - Google Patents
位相同期発振器Info
- Publication number
- JP2944530B2 JP2944530B2 JP8229126A JP22912696A JP2944530B2 JP 2944530 B2 JP2944530 B2 JP 2944530B2 JP 8229126 A JP8229126 A JP 8229126A JP 22912696 A JP22912696 A JP 22912696A JP 2944530 B2 JP2944530 B2 JP 2944530B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase
- circuit
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は位相同期発振器に関
し、特にＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）回路を用いた位相同期発振器に関する。
し、特にＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）回路を用いた位相同期発振器に関する。
【０００２】
【従来の技術】一般的なＰＬＬである従来の第１の位相
同期発振器をブロックで示す図４を参照すると、この従
来の第１の位相同期発振器は、基準信号Ｒと分周信号Ｄ
とを比較し位相差信号Ｐを出力する位相比較器１と、位
相差信号Ｐを平滑して周波数制御信号Ｃを出力するロー
パスフィルタ２と、周波数制御信号Ｃの電圧に応答して
発振周周波数が制御され出力信号Ｏを出力する電圧制御
発振器（以下発振器）３と、出力信号Ｏの周波数を１／
ｎ（整数）に分周し分周信号Ｄを出力する分周器４とを
備える。
同期発振器をブロックで示す図４を参照すると、この従
来の第１の位相同期発振器は、基準信号Ｒと分周信号Ｄ
とを比較し位相差信号Ｐを出力する位相比較器１と、位
相差信号Ｐを平滑して周波数制御信号Ｃを出力するロー
パスフィルタ２と、周波数制御信号Ｃの電圧に応答して
発振周周波数が制御され出力信号Ｏを出力する電圧制御
発振器（以下発振器）３と、出力信号Ｏの周波数を１／
ｎ（整数）に分周し分周信号Ｄを出力する分周器４とを
備える。
【０００３】次に、図４を参照して、従来の第１の位相
同期発振器の動作について説明すると、位相比較器１は
入力である基準信号Ｒと分周信号Ｄとを位相比較し位相
差信号Ｐを出力する。ローパスフィルタ２は位相差信号
Ｐの高域成分を除去し直流電圧信号である周波数制御信
号Ｃを出力する。発振器３は周波数制御信号Ｃの電圧に
応答して発振周周波数ｆｏが制御される出力信号Ｏを出
力し、出力端子と分周器４に供給する。分周器４は信号
Ｏの周波数ｆｏを１／ｎに分周し、分周信号Ｄを出力し
て位相比較器１に供給する。このように出力信号Ｏの周
波数対応の分周信号Ｄと基準信号Ｒとを位相比較して生
成した周波数制御信号Ｃにより発振器３の発振周波数ｆ
ｏを常時制御する位相同期ループ（ＰＬＬ）により、基
準信号Ｒに位相同期した出力信号Ｏを得る。なお、ここ
では周波数制御信号Ｃは電圧信号としたが、電流信号で
構成することもできる。
同期発振器の動作について説明すると、位相比較器１は
入力である基準信号Ｒと分周信号Ｄとを位相比較し位相
差信号Ｐを出力する。ローパスフィルタ２は位相差信号
Ｐの高域成分を除去し直流電圧信号である周波数制御信
号Ｃを出力する。発振器３は周波数制御信号Ｃの電圧に
応答して発振周周波数ｆｏが制御される出力信号Ｏを出
力し、出力端子と分周器４に供給する。分周器４は信号
Ｏの周波数ｆｏを１／ｎに分周し、分周信号Ｄを出力し
て位相比較器１に供給する。このように出力信号Ｏの周
波数対応の分周信号Ｄと基準信号Ｒとを位相比較して生
成した周波数制御信号Ｃにより発振器３の発振周波数ｆ
ｏを常時制御する位相同期ループ（ＰＬＬ）により、基
準信号Ｒに位相同期した出力信号Ｏを得る。なお、ここ
では周波数制御信号Ｃは電圧信号としたが、電流信号で
構成することもできる。
【０００４】一般に、この種の位相同期発振器の位相同
期引込範囲は帰還系ループ（以下ループ）の利得で決定
され、その引込範囲内に電圧制御発振器の自走周波数が
無ければ位相同期は行われない。位相同期引込範囲を拡
げるためにはループ利得を大きくする必要があるが、こ
の利得を大きくすると、位相比較器の雑音など帰還系の
雑音を増幅してしまい電圧制御発振器の位相雑音すなわ
ちジッタを劣化させてしまう。
期引込範囲は帰還系ループ（以下ループ）の利得で決定
され、その引込範囲内に電圧制御発振器の自走周波数が
無ければ位相同期は行われない。位相同期引込範囲を拡
げるためにはループ利得を大きくする必要があるが、こ
の利得を大きくすると、位相比較器の雑音など帰還系の
雑音を増幅してしまい電圧制御発振器の位相雑音すなわ
ちジッタを劣化させてしまう。
【０００５】上記問題点の解決を図った特開昭６３−８
７８２３号公報記載の従来の第２の位相同期発振器は、
基準信号と出力発振信号との位相が同期していない場合
には、ＰＬＬのループゲインを大きくして位相引込範囲
を拡大し、上記両信号の位相が同期している場合には、
ＰＬＬのループゲインを小さくして位相同期発振時の出
力信号のジッタを軽減する。
７８２３号公報記載の従来の第２の位相同期発振器は、
基準信号と出力発振信号との位相が同期していない場合
には、ＰＬＬのループゲインを大きくして位相引込範囲
を拡大し、上記両信号の位相が同期している場合には、
ＰＬＬのループゲインを小さくして位相同期発振時の出
力信号のジッタを軽減する。
【０００６】また、特開平５−６３７４０号公報記載の
従来の第３の位相同期発振器を含む位相同期受信機は、
電圧制御発振器が周波数掃引を行い出力信号と目的周波
数信号を含む受信周波数帯域の受信信号との周波数変換
後の中間周波数信号と基準信号とを位相同期させる構成
と、上記掃引による位相同期時に上記電圧制御発振器に
位相同期フイードバックループ制御をかけるＰＬＬの構
成とに切替え、受信信号に目的以外の周波数信号が含ま
れる場合に周波数掃引範囲をプロセッサとメモリとＡ／
Ｄ，Ｄ／Ａ変換器により目的信号周波数の近傍に限定
し、目的以外の周波数信号に誤同期しないようにする。
従来の第３の位相同期発振器を含む位相同期受信機は、
電圧制御発振器が周波数掃引を行い出力信号と目的周波
数信号を含む受信周波数帯域の受信信号との周波数変換
後の中間周波数信号と基準信号とを位相同期させる構成
と、上記掃引による位相同期時に上記電圧制御発振器に
位相同期フイードバックループ制御をかけるＰＬＬの構
成とに切替え、受信信号に目的以外の周波数信号が含ま
れる場合に周波数掃引範囲をプロセッサとメモリとＡ／
Ｄ，Ｄ／Ａ変換器により目的信号周波数の近傍に限定
し、目的以外の周波数信号に誤同期しないようにする。
【０００７】さらに、特開平４−２７３６１８号公報記
載の従来の第３の位相同期発振器は、出力信号と基準信
号との位相差の許容範囲内で電圧制御発振器に対する周
波数制御電圧がステップ状の不連続変化特性を持つ同公
報記載の従来のＰＬＬ回路に比べて、位相差の許容範囲
内では直線的に変化する大きな利得を有して出力信号の
ジッタを小さく抑え、位相差の許容範囲外では小さな利
得を有して位相の引込みを可能にしている。
載の従来の第３の位相同期発振器は、出力信号と基準信
号との位相差の許容範囲内で電圧制御発振器に対する周
波数制御電圧がステップ状の不連続変化特性を持つ同公
報記載の従来のＰＬＬ回路に比べて、位相差の許容範囲
内では直線的に変化する大きな利得を有して出力信号の
ジッタを小さく抑え、位相差の許容範囲外では小さな利
得を有して位相の引込みを可能にしている。
【０００８】従来の第１〜第４の位相同期発振器は、製
造時のプロセス等に起因する構成素子特性のばらつきで
ある製造ばらつき及び環境条件等の使用条件のばらつき
あるいは経時変化などにより、ＰＬＬを構成する構成要
素、特に電圧または電流による発振周波数の制御手段か
ら成る発振器の制御回路の利得が変動し、その影響を受
けて位相同期後の出力信号に含むジッタが変動するか、
特性変動が許容範囲外であれば位相同期が不可能にな
る。すなわち、従来の技術では、製造・使用条件のばら
つきや経時変化に起因して出力信号の質的特性が変動す
る。この理由は、従来の技術には、構成要素の上記諸要
因による特性変動を補償するような工夫がなされていな
いためである。
造時のプロセス等に起因する構成素子特性のばらつきで
ある製造ばらつき及び環境条件等の使用条件のばらつき
あるいは経時変化などにより、ＰＬＬを構成する構成要
素、特に電圧または電流による発振周波数の制御手段か
ら成る発振器の制御回路の利得が変動し、その影響を受
けて位相同期後の出力信号に含むジッタが変動するか、
特性変動が許容範囲外であれば位相同期が不可能にな
る。すなわち、従来の技術では、製造・使用条件のばら
つきや経時変化に起因して出力信号の質的特性が変動す
る。この理由は、従来の技術には、構成要素の上記諸要
因による特性変動を補償するような工夫がなされていな
いためである。
【０００９】従来の技術においては、製造ばらつき及び
使用条件ばらつきの範囲、すなわち動作条件範囲を特定
し、回路動作特性の変動が許容できる範囲、すなわち動
作特性範囲が上記動作条件範囲において満足するように
回路の設計を行う。周知のように、これら動作条件範囲
と動作特性範囲との間には相関関係が有り、動作特性範
囲が厳しい場合には動作条件範囲に対するマージンも厳
しくなる。また、製造においては、製造ばらつきを既に
含んでいる製品に対する動作条件範囲のマージンが厳し
い場合、製造ばらつき起因の特性変動が規定値より外れ
る場合には、製造歩留まりの悪化となる。特に、発振周
波数の制御回路の利得として特定値が規定される場合、
利得が上記規定値より大きくても小さくても不良とな
る。
使用条件ばらつきの範囲、すなわち動作条件範囲を特定
し、回路動作特性の変動が許容できる範囲、すなわち動
作特性範囲が上記動作条件範囲において満足するように
回路の設計を行う。周知のように、これら動作条件範囲
と動作特性範囲との間には相関関係が有り、動作特性範
囲が厳しい場合には動作条件範囲に対するマージンも厳
しくなる。また、製造においては、製造ばらつきを既に
含んでいる製品に対する動作条件範囲のマージンが厳し
い場合、製造ばらつき起因の特性変動が規定値より外れ
る場合には、製造歩留まりの悪化となる。特に、発振周
波数の制御回路の利得として特定値が規定される場合、
利得が上記規定値より大きくても小さくても不良とな
る。
【００１０】また、出荷時に動作条件範囲及び動作特性
範囲を満たしても、特性の経時変化により、動作特性が
劣化したり動作特性範囲からはずれる場合が考えられ
る。
範囲を満たしても、特性の経時変化により、動作特性が
劣化したり動作特性範囲からはずれる場合が考えられ
る。
【００１１】
【発明が解決しようとする課題】上述した従来の第１〜
第４の位相同期発振器は、製造・使用条件のばらつきや
経時変化に起因する制御回路等の構成要素の特性変動を
補償するような工夫がなされていないため、上記諸要因
に起因してジッタ特性や位相同期引込範囲特性等が変動
するという欠点があった。
第４の位相同期発振器は、製造・使用条件のばらつきや
経時変化に起因する制御回路等の構成要素の特性変動を
補償するような工夫がなされていないため、上記諸要因
に起因してジッタ特性や位相同期引込範囲特性等が変動
するという欠点があった。
【００１２】また、製造ばらつき及び使用条件ばらつき
の範囲を含む動作条件範囲のマージンが厳しい場合には
回路特性の変動許容範囲を含む動作特性範囲も厳しくな
り、製造歩留まりの悪化の要因となるという欠点があっ
た。
の範囲を含む動作条件範囲のマージンが厳しい場合には
回路特性の変動許容範囲を含む動作特性範囲も厳しくな
り、製造歩留まりの悪化の要因となるという欠点があっ
た。
【００１３】本発明の目的は、製造・使用条件のばらつ
きや経時変化に起因する発振器の電圧制御回路の利得変
動による出力信号のジッタ特性の変動を防止するととも
に、動作特性範囲を所望の特性範囲に収まるように制御
することにより、製造ばらつきや経時変化を吸収してこ
れら変動の影響を除去し、かつ製造歩留まりの向上をを
図った位相同期発振器を提供することにある。
きや経時変化に起因する発振器の電圧制御回路の利得変
動による出力信号のジッタ特性の変動を防止するととも
に、動作特性範囲を所望の特性範囲に収まるように制御
することにより、製造ばらつきや経時変化を吸収してこ
れら変動の影響を除去し、かつ製造歩留まりの向上をを
図った位相同期発振器を提供することにある。
【００１４】
【課題を解決するための手段】本発明の位相同期発振器
は、基準信号と比較信号とを比較し位相差信号を出力す
る位相比較器と、前記位相差信号の供給に応答して周波
数制御信号を生成する周波数制御信号生成回路と、前記
周波数制御信号の供給に応答して発振周周波数が制御さ
れ出力信号を出力する電圧制御発振器と、前記出力信号
の周波数に対応する前記比較信号を出力する比較信号生
成回路とを備える位相同期発振器において、前記位相差
信号から前記基準信号に対する前記比較信号の極性及び
位相差量を判定しこれらのデータを基に前記周波数制御
信号に対する前記電圧制御発振器の制御利得を所望値に
設定する利得設定信号を生成する利得設定回路を備え、
前記利得設定回路が、前記位相差信号の供給に応答し前
記基準信号に対する前記比較信号の極性及び位相差量を
判定し判定信号を出力する判定回路と、切替制御信号を
出力するとともに前記判定信号の供給に応答した前記利
得設定信号を出力する制御回路と、前記切替制御信号の
制御に応答して前記利得設定信号をそのまま出力するか
又は保持するスルーホールド回路と、前記切替制御信号
の制御に応答して前記周波数制御信号と利得設定用の基
準電圧とを切替えて前記電圧制御発振器に供給するセレ
クタ回路とを備えて構成されている。
は、基準信号と比較信号とを比較し位相差信号を出力す
る位相比較器と、前記位相差信号の供給に応答して周波
数制御信号を生成する周波数制御信号生成回路と、前記
周波数制御信号の供給に応答して発振周周波数が制御さ
れ出力信号を出力する電圧制御発振器と、前記出力信号
の周波数に対応する前記比較信号を出力する比較信号生
成回路とを備える位相同期発振器において、前記位相差
信号から前記基準信号に対する前記比較信号の極性及び
位相差量を判定しこれらのデータを基に前記周波数制御
信号に対する前記電圧制御発振器の制御利得を所望値に
設定する利得設定信号を生成する利得設定回路を備え、
前記利得設定回路が、前記位相差信号の供給に応答し前
記基準信号に対する前記比較信号の極性及び位相差量を
判定し判定信号を出力する判定回路と、切替制御信号を
出力するとともに前記判定信号の供給に応答した前記利
得設定信号を出力する制御回路と、前記切替制御信号の
制御に応答して前記利得設定信号をそのまま出力するか
又は保持するスルーホールド回路と、前記切替制御信号
の制御に応答して前記周波数制御信号と利得設定用の基
準電圧とを切替えて前記電圧制御発振器に供給するセレ
クタ回路とを備えて構成されている。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態を図４
と共通の構成要素には共通の文字／数字を用いてブロッ
クで示す図１を参照すると、この図に示す本実施の形態
の位相同期発振器は、従来と共通の位相比較器１と、ロ
ーパスフィルタ２と、分周器４とに加えて、利得設定信
号Ｔにより利得が設定され周波数制御信号ＣＳにより発
振周周波数が制御され出力信号Ｏを出力する電圧制御発
振器（以下発振機）３Ａと、位相差信号Ｐから極性及び
位相差量を判定しこれらのデータを基に周波数制御信号
Ｃに対する発振器３Ａの制御利得を所望値に設定する利
得設定信号Ｔを出力する利得設定回路５とを備える。
と共通の構成要素には共通の文字／数字を用いてブロッ
クで示す図１を参照すると、この図に示す本実施の形態
の位相同期発振器は、従来と共通の位相比較器１と、ロ
ーパスフィルタ２と、分周器４とに加えて、利得設定信
号Ｔにより利得が設定され周波数制御信号ＣＳにより発
振周周波数が制御され出力信号Ｏを出力する電圧制御発
振器（以下発振機）３Ａと、位相差信号Ｐから極性及び
位相差量を判定しこれらのデータを基に周波数制御信号
Ｃに対する発振器３Ａの制御利得を所望値に設定する利
得設定信号Ｔを出力する利得設定回路５とを備える。
【００１６】利得設定回路５は、位相差信号Ｐの供給に
応答し信号Ｒ，Ｄの極性及び位相差量を判定し判定信号
Ｈを出力する判定回路５１と、制御信号Ｋ及び判定信号
Ｈの供給に応答した利得設定信号Ｊをそれぞれ出力する
制御回路５２と、信号Ｋの制御に応答して利得設定信号
Ｊをそのまま出力すなわちスルー又は保持すなわちホー
ルドし利得設定信号Ｔを出力するスルーホールド回路５
３と、制御信号Ｋの制御に応答して周波数制御信号Ｃと
基準電圧ＶＲとを切替え周波数制御信号ＣＳを出力する
セレクタ回路５４とを備える。
応答し信号Ｒ，Ｄの極性及び位相差量を判定し判定信号
Ｈを出力する判定回路５１と、制御信号Ｋ及び判定信号
Ｈの供給に応答した利得設定信号Ｊをそれぞれ出力する
制御回路５２と、信号Ｋの制御に応答して利得設定信号
Ｊをそのまま出力すなわちスルー又は保持すなわちホー
ルドし利得設定信号Ｔを出力するスルーホールド回路５
３と、制御信号Ｋの制御に応答して周波数制御信号Ｃと
基準電圧ＶＲとを切替え周波数制御信号ＣＳを出力する
セレクタ回路５４とを備える。
【００１７】次に、図１を参照して本実施の形態の動作
について説明すると、本実施の形態の位相同期発振器
は、通常動作と利得設定動作の２つの動作モードを有す
る。
について説明すると、本実施の形態の位相同期発振器
は、通常動作と利得設定動作の２つの動作モードを有す
る。
【００１８】まず、通常動作モードの時は、制御回路５
２は制御信号Ｋによりセレクタ回路５４がローパスフィ
ルタの出力である周波数制御信号Ｃを選択させ、同時に
スルーホールド回路５３をホールド状態に設定する。こ
れにより、発振器３Ａはその時点の利得設定信号Ｔの供
給を受け、同時に周波数制御信号ＣＳとして周波数制御
信号Ｃの供給を受けることにより、発振器３Ａ，分周器
４，位相比較器１，ローパスフィルタ２のループが完成
し、上述の従来の第１の位相同期発振器と同一の動作を
行う。
２は制御信号Ｋによりセレクタ回路５４がローパスフィ
ルタの出力である周波数制御信号Ｃを選択させ、同時に
スルーホールド回路５３をホールド状態に設定する。こ
れにより、発振器３Ａはその時点の利得設定信号Ｔの供
給を受け、同時に周波数制御信号ＣＳとして周波数制御
信号Ｃの供給を受けることにより、発振器３Ａ，分周器
４，位相比較器１，ローパスフィルタ２のループが完成
し、上述の従来の第１の位相同期発振器と同一の動作を
行う。
【００１９】次に、利得設定モードの時は、制御回路５
２は制御信号Ｋによりセレクタ５４は基準電圧ＶＲを選
択させ、同時にスルーホールド回路５３をスルー状態に
設定する。これにより、ＰＬＬループが解放され発振器
３Ａは利得設定信号Ｔとして利得設定信号Ｊの供給を受
け、同時に周波数制御信号ＣＳとして基準電圧ＶＲの供
給を受ける。この状態で発振器３Ａは、基準電圧ＶＡ対
応の発振周波数ｆｒの出力信号Ｏｒを出力する。
２は制御信号Ｋによりセレクタ５４は基準電圧ＶＲを選
択させ、同時にスルーホールド回路５３をスルー状態に
設定する。これにより、ＰＬＬループが解放され発振器
３Ａは利得設定信号Ｔとして利得設定信号Ｊの供給を受
け、同時に周波数制御信号ＣＳとして基準電圧ＶＲの供
給を受ける。この状態で発振器３Ａは、基準電圧ＶＡ対
応の発振周波数ｆｒの出力信号Ｏｒを出力する。
【００２０】発振器３Ａの周波数制御電圧ＣＳと発振周
波数ｆｏの変化ｆｄとの関係の一例を示す特性図である
図２を参照すると、電圧制御発振器の制御利得は公知の
ように制御電圧に対する周波数変化の比率で定義され、
この例では一定の電圧ＣＳに対する周波数変化ｆｄが高
いほど、すなわち特性直線の勾配が大きいほど利得が大
きい。図２において、直線Ａが所望の利得とすると、直
線Ｂは利得が高すぎる状態、直線Ｃは利得が低すぎる状
態をそれぞれ示す。例えば、経時変化により利得が低下
すると直線Ｃのように一定の制御電圧Ｃに対する発振周
波数変化が小さくなり、引込範囲の低下などの性能劣化
を生ずる。反対に温度変化等により利得が上昇すると、
雑音の影響を受け易くなりジッタの増加等の特性劣化を
生ずる。
波数ｆｏの変化ｆｄとの関係の一例を示す特性図である
図２を参照すると、電圧制御発振器の制御利得は公知の
ように制御電圧に対する周波数変化の比率で定義され、
この例では一定の電圧ＣＳに対する周波数変化ｆｄが高
いほど、すなわち特性直線の勾配が大きいほど利得が大
きい。図２において、直線Ａが所望の利得とすると、直
線Ｂは利得が高すぎる状態、直線Ｃは利得が低すぎる状
態をそれぞれ示す。例えば、経時変化により利得が低下
すると直線Ｃのように一定の制御電圧Ｃに対する発振周
波数変化が小さくなり、引込範囲の低下などの性能劣化
を生ずる。反対に温度変化等により利得が上昇すると、
雑音の影響を受け易くなりジッタの増加等の特性劣化を
生ずる。
【００２１】利得設定回路５は、以下のように動作し
て、所望利得すなわち直線Ａの状態を保持する。まず、
基準電圧ＶＲは所望利得すなわち直線Ａ対応の最大制御
電圧である。ここでは説明の便宜上、極性が正すなわち
分周信号Ｄの方が高いとし、所望の利得が１．０ＭＨｚ
／１．０Ｖ（直線Ａ）とする。したがって、基準電圧Ｖ
Ｒは１．０Ｖとする。このとき発振器３Ａの発振周波数
変化ｆｄが基準周波数変化ｆｒすなわち１．０ＭＨｚと
なるよう、利得設定信号Ｔを設定する。判定回路５１
は、位相差信号Ｐの供給に応答し基準信号Ｒに対する分
周信号Ｄの極性及び位相差量を判定し判定信号Ｈを出力
する。制御回路５２は判定信号Ｈの内容に対応して利得
設定信号Ｊを可変する。信号Ｈに含む信号Ｐの位相差量
が基準周波数変化ｆｒに達せず例えば０．８ＭＨｚとす
れば、制御回路５２は利得設定信号Ｊの値を増加する。
この信号Ｊはスルー状態のスルーホールド回路５３を経
由し利得設定信号Ｔとして発振器３Ａに供給される。発
振器３Ａは利得設定信号Ｔの増加に応答して利得が上昇
し、これにともなって周波数変化ｆｄが上昇する。周波
数変化ｆｄが所望利得対応の基準周波数変化ｆｒ（＝
１．０ＭＨｚ）に達するとこのときの設定信号Ｔすなわ
ち信号Ｊが新たな利得設定信号値として設定される。
て、所望利得すなわち直線Ａの状態を保持する。まず、
基準電圧ＶＲは所望利得すなわち直線Ａ対応の最大制御
電圧である。ここでは説明の便宜上、極性が正すなわち
分周信号Ｄの方が高いとし、所望の利得が１．０ＭＨｚ
／１．０Ｖ（直線Ａ）とする。したがって、基準電圧Ｖ
Ｒは１．０Ｖとする。このとき発振器３Ａの発振周波数
変化ｆｄが基準周波数変化ｆｒすなわち１．０ＭＨｚと
なるよう、利得設定信号Ｔを設定する。判定回路５１
は、位相差信号Ｐの供給に応答し基準信号Ｒに対する分
周信号Ｄの極性及び位相差量を判定し判定信号Ｈを出力
する。制御回路５２は判定信号Ｈの内容に対応して利得
設定信号Ｊを可変する。信号Ｈに含む信号Ｐの位相差量
が基準周波数変化ｆｒに達せず例えば０．８ＭＨｚとす
れば、制御回路５２は利得設定信号Ｊの値を増加する。
この信号Ｊはスルー状態のスルーホールド回路５３を経
由し利得設定信号Ｔとして発振器３Ａに供給される。発
振器３Ａは利得設定信号Ｔの増加に応答して利得が上昇
し、これにともなって周波数変化ｆｄが上昇する。周波
数変化ｆｄが所望利得対応の基準周波数変化ｆｒ（＝
１．０ＭＨｚ）に達するとこのときの設定信号Ｔすなわ
ち信号Ｊが新たな利得設定信号値として設定される。
【００２２】以上のようにして利得設定が終了すると、
利得設定モードを通常動作モードに切替え、通常動作に
移行する。
利得設定モードを通常動作モードに切替え、通常動作に
移行する。
【００２３】制御回路５２は、一般的なマイクロプロセ
ッサなどで構成することができ、任意時に利得設定を行
うことにより、製造ばらつきや使用条件ばらつき及び特
性の経時変化に置いても所望の利得を保持することがで
きる。
ッサなどで構成することができ、任意時に利得設定を行
うことにより、製造ばらつきや使用条件ばらつき及び特
性の経時変化に置いても所望の利得を保持することがで
きる。
【００２４】次に、本発明の第２の実施の形態をブロッ
クで示す図３を参照すると、この図に示す本実施の形態
の第１の実施の形態との相違点は、発振器３Ａの代りに
従来と共通の発振器３を備え、利得設定回路５Ａが、利
得設定信号Ｔにより利得が設定され周波数制御信号ＣＳ
を増幅して周波数制御信号ＣＳＡを出力する増幅器５５
を備えることである。
クで示す図３を参照すると、この図に示す本実施の形態
の第１の実施の形態との相違点は、発振器３Ａの代りに
従来と共通の発振器３を備え、利得設定回路５Ａが、利
得設定信号Ｔにより利得が設定され周波数制御信号ＣＳ
を増幅して周波数制御信号ＣＳＡを出力する増幅器５５
を備えることである。
【００２５】本実施の形態の動作は、第１の実施の形態
の発振器３Ａを増幅器５５＋発振器３とに置換したもの
と同一であるので説明を省略する。
の発振器３Ａを増幅器５５＋発振器３とに置換したもの
と同一であるので説明を省略する。
【００２６】
【発明の効果】以上説明したように、本発明の位相同期
発振器は、位相差信号から基準信号に対する比較信号の
極性及び位相差量を判定しこれらのデータを基に周波数
制御信号に対する発振器の制御利得を所望値に設定する
利得設定信号を生成する利得設定回路を備えているの
で、製造・使用条件のばらつきや経時変化に起因する制
御回路等の構成要素の特性変動を補償することができ、
上記諸要因に起因するジッタ特性や位相同期引込範囲特
性等の変動を防止できるという効果がある。
発振器は、位相差信号から基準信号に対する比較信号の
極性及び位相差量を判定しこれらのデータを基に周波数
制御信号に対する発振器の制御利得を所望値に設定する
利得設定信号を生成する利得設定回路を備えているの
で、製造・使用条件のばらつきや経時変化に起因する制
御回路等の構成要素の特性変動を補償することができ、
上記諸要因に起因するジッタ特性や位相同期引込範囲特
性等の変動を防止できるという効果がある。
【００２７】また、製造ばらつき及び使用条件ばらつき
の範囲を含む動作条件範囲のマージンが厳しい場合にお
ける回路特性の変動許容範囲を緩和でくることにより、
製造歩留まりを向上できるという効果がある。
の範囲を含む動作条件範囲のマージンが厳しい場合にお
ける回路特性の変動許容範囲を緩和でくることにより、
製造歩留まりを向上できるという効果がある。
【図１】本発明の位相同期発振器の第１の実施の形態を
示すブロック図である。
示すブロック図である。
【図２】本実施の形態の位相同期発振器の利得特性の一
例を示す特性図である。
例を示す特性図である。
【図３】本発明の位相同期発振器の第２の実施の形態を
示すブロック図である。
示すブロック図である。
【図４】従来の第１の位相同期発振器の一例を示すブロ
ック図である。
ック図である。
１ 位相比較器 ２ ローパスフィルタ ３，３Ａ 電圧制御発振器 ４ 分周器 ５ 利得設定回路 ５１ 判定回路 ５２ 制御回路 ５３ スルーホールド回路 ５４ セレクタ回路 ５５ 増幅器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−71332（ＪＰ，Ａ) 特開 昭64−13815（ＪＰ，Ａ) 特開 昭59−138127（ＪＰ，Ａ) 特開 平１−215122（ＪＰ，Ａ) 特開 平４−291517（ＪＰ，Ａ) 特開 昭57−65929（ＪＰ，Ａ) 特開 平３−235512（ＪＰ，Ａ) 特開 昭60−142624（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/06 - 7/099
Claims (2)
- 【請求項１】 基準信号と比較信号とを比較し位相差信
号を出力する位相比較器と、前記位相差信号の供給に応
答して周波数制御信号を生成する周波数制御信号生成回
路と、前記周波数制御信号の供給に応答して発振周周波
数が制御され出力信号を出力する電圧制御発振器と、前
記出力信号の周波数に対応する前記比較信号を出力する
比較信号生成回路とを備える位相同期発振器において、 前記位相差信号から前記基準信号に対する前記比較信号
の極性及び位相差量を判定しこれらのデータを基に前記
周波数制御信号に対する前記電圧制御発振器の制御利得
を所望値に設定する利得設定信号を生成する利得設定回
路を備え、 前記利得設定回路が、前記位相差信号の供給に応答し前
記基準信号に対する前記比較信号の極性及び位相差量を
判定し判定信号を出力する判定回路と、 切替制御信号を出力するとともに前記判定信号の供給に
応答した前記利得設定信号を出力する制御回路と 、前記切替制御信号の制御に応答して前記利得設定信号を
そのまま出力するか又は保持するスルーホールド回路
と、前記切替制御信号の制御に応答して前記周波数制御
信号と利得設定用の基準電圧とを切替えて前記電圧制御
発振器に供給するセレクタ回路とを備え ることを特徴と
する位相同期発振器。 - 【請求項２】 前記利得設定回路が、前記利得設定信号
の制御に応答して利得が制御され前記周波数制御信号を
増幅して前記電圧制御発振器に供給する増幅器をさらに
備えることを特徴とする請求項２記載の位相同期発振
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8229126A JP2944530B2 (ja) | 1996-08-29 | 1996-08-29 | 位相同期発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8229126A JP2944530B2 (ja) | 1996-08-29 | 1996-08-29 | 位相同期発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1075173A JPH1075173A (ja) | 1998-03-17 |
| JP2944530B2 true JP2944530B2 (ja) | 1999-09-06 |
Family
ID=16887167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8229126A Expired - Fee Related JP2944530B2 (ja) | 1996-08-29 | 1996-08-29 | 位相同期発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944530B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006255506A (ja) * | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 発振器 |
| JP4866707B2 (ja) * | 2006-11-10 | 2012-02-01 | パナソニック株式会社 | Ｐｌｌ回路及び信号送受信システム |
| JP4864769B2 (ja) * | 2007-03-05 | 2012-02-01 | 株式会社東芝 | Ｐｌｌ回路 |
| JP5231931B2 (ja) * | 2008-10-10 | 2013-07-10 | キヤノン株式会社 | Ｐｌｌ回路 |
-
1996
- 1996-08-29 JP JP8229126A patent/JP2944530B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1075173A (ja) | 1998-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6704381B1 (en) | Frequency acquisition rate control in phase lock loop circuits | |
| JP4651298B2 (ja) | 周波数自動補正ｐｌｌ回路 | |
| EP1780892B1 (en) | Method of operating a radiation hardened phase locked loop | |
| US8072838B2 (en) | Control voltage tracking circuits, methods for recording a control voltage for a clock synchronization circuit and methods for setting a voltage controlled delay | |
| US20040000956A1 (en) | Phase-locked loop with automatic frequency tuning | |
| EP1039640B1 (en) | PLL circuit | |
| US6526111B1 (en) | Method and apparatus for phase locked loop having reduced jitter and/or frequency biasing | |
| US7827432B2 (en) | Phase frequency detector with limited output pulse width and method thereof | |
| US11201626B1 (en) | Phase locked loop device and method of operating ihe same | |
| US6466096B1 (en) | Tunable oscillator with leakage compensation | |
| US7158602B2 (en) | Phase locked loop circuit and clock reproduction circuit | |
| US6667640B2 (en) | Phase locked loop circuit having a wide oscillation frequency range for reducing jitter | |
| US6275116B1 (en) | Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator | |
| JP2944530B2 (ja) | 位相同期発振器 | |
| US6434206B1 (en) | Phase locked loop circuit for reducing lock-in time | |
| US20060170468A1 (en) | PLL circuit and program for same | |
| KR100918860B1 (ko) | 루프필터 보상회로를 구비하는 주파수 합성기 | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| US6512403B2 (en) | Phase-locked loop for reducing frequency lock time | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| US20060034409A1 (en) | Digital vco and pll circuit using the digital vco | |
| JP3950710B2 (ja) | Ｐｌｌ回路及びその制御方法 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| JPH09307404A (ja) | Ａｆｔ回路 | |
| JPH09261042A (ja) | 位相同期ループの引き込み方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990525 |
|
| LAPS | Cancellation because of no payment of annual fees |