TW466408B - Signal processing device - Google Patents
Signal processing device Download PDFInfo
- Publication number
- TW466408B TW466408B TW088115628A TW88115628A TW466408B TW 466408 B TW466408 B TW 466408B TW 088115628 A TW088115628 A TW 088115628A TW 88115628 A TW88115628 A TW 88115628A TW 466408 B TW466408 B TW 466408B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- memory
- buffer memory
- block
- bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0677—Optical disk device, e.g. CD-ROM, DVD
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
4 6 6 4^ B A7- B7 五、 l· >V :vt 經濟邹智慧財產局員工消費合作社印製 發明說明(() … [技術之領域] 本發明有關於適用在電腦之外部記憶器等之記錄再生 時之信號處理裝置,尤其有關於可以有效的對記憶器進 行存取者。 [背景技術] 習知之技術可.例舉特開平9-330181號。將適用該例 的包含記憶器之信號處理LSI之CD-ROM等使用第5圖、 第6圖來說明。 在第5圖中,符號1 1是CD-ROM等之記錄媒體,12是 緩衝記憶器,用來記憶資料,1 3是主電腦,1 4是解碼 器塊,用來取入來自記錄媒體11之資料,15是記憶器 控制塊,用來協調來自各個塊之對記憶器存取之要求, 藉以對記憶器進行存取,1 6是錯誤訂正塊,被收納在緩 衝記憶器1 2之資料假如有錯誤時就對其進行訂正;17 是主I/F塊,用來將被收納在緩衝記憶器12之資料轉 送到主電腦1 3,1 8是1 6位元幅度之塊間資料匯流排, 用來在各個塊和記憶器控制塊1 5之間進行資料之轉送, 1 9是1 6位元幅度之記憶資料匯流排,用來在緩衝記憶 器1 2和記憶器控制塊1 5之間進行資料之轉送。 下面將信號處理分開成爲從記錄媒體11轉送到緩衝 記憶器1 2之緩衝處理,錯誤訂正處理,訂正後之資料 之主轉送處理的進行說明。 (1 )緩衝處理 在記錄媒體1 1,以指定之資料單位交錯的記錄CD - ROM 資料。框架由Π76字(1字=16位元)之資料構成,從記 錄媒體Π讀出之資料作爲串列資料的輸入到解碼器塊 14。在解碼器塊14檢測框架同步信號,在進行串列/並 3- 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁)
訂——----,——線L 經濟部智慧財產局員工消費合作社印製 在 6 6 40 8 A7 _B7___ 五、發明說明(之) 列變換之後,去除框架同步信號,將1170字之資料經 由1 6位元幅度之塊間資料匯流排1 8轉送到記憶器控制 塊1 5。又解碼器塊1 4也將作存取的緩衝記憶器丨2之位 址資訊,轉送到記憶器控制塊1 5。在記憶器控制塊丨5, 以自解碼器塊14送來的位址資訊爲基礎,依自解碼器 塊14送來的順序(使同框架之字形成連續,將資料藉由 1 6位元幅度之記憶器資料匯流排1 9,寫入緩衝記憶器 12 ° (2 )錯誤訂正處理 在緩衝記憶器12收納有1個框架部份之資料之後, 錯誤訂正塊1 6 ’將自緩衝記億器1 2用以讀出資料之位 址資訊,轉送到記憶器控制塊1 5。記憶器控制塊1 5係 從錯誤β 了正塊16送來的位址資訊爲基礎,藉由16位兀 幅度之記憶器資料匯流排1 9,從緩衝記憶器1 2讀出資 料轉送到錯誤訂正塊16。在錯誤訂正塊16進行字節單 位的錯誤訂正處理。亦即,從記憶器控制塊1 5讀出的 資料,係輸入2個糾碼計算器以並聯處理。並自各個之 糾碼計算器的計算結果計算錯誤之位置與圖案,有錯誤 時錯誤訂正塊1 6就轉送位址資訊於記憶器控制塊1 5, 讀出有可能存在錯誤的資料,以算出的錯誤圖案進行錯 誤訂正,將訂正後之資料及位址資訊轉送於記憶器控制 塊1 5。記憶器控制塊1 5係從錯誤訂正塊1 6受到的位址 資訊爲基礎,將錯誤訂正後之資料寫入緩衝記億器12。 (3)主轉送處理 在對至少1個框架部份之資料進行完成誤差訂正處理 之後,主I/F塊17經由記憶資料匯流排19,記憶器控 制塊1 5和塊間資料匯流排1 8,從緩衝記憶器1 2讀出資 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 >: 297公釐) (請先閱讀背面之注意事項再填寫本頁)
• I"-TeJ· 1 >1 n tl n I « > I ϋ f— n n ϋ I I 5'4 6 6 d Q7 8 B7 五、發明說明(3 ) 料,將其轉送到主電腦1 3。 上述之緩衝、錯誤訂正、和主轉送如第6(a)、(b)、(c) 圖所示,因爲以管線控制處理,所以緩衝、錯誤訂正處 理需要在1個框架時間內完成1個框架部份之處理。但 是,對於主轉送不一定要在1個框架時間內完成1個框 架部份之處理,第6(c)圖表示在主轉送之情況時,在圖 中所示之時序,可以進行該框架之資料之轉送。 第4圖表示CD-ROM之邏輯格式,表示除去框架同步 信號之1個框架部份之資料構造,另外,在CD-ROM中, 1個框架之23 52位元組之中,除了 6X2位元組之框架 同步信號外,將2340個位元組之資料分割成爲偶數位 元組和奇數位元組,對互相獨立之1170個位元組之資 料之集合進行錯誤之訂正處理。 在第4圓中,1個框架部份之2340位元組之資料附加 0~1169之字號碼(1字=16個位元)。在00-1^0^中,附 加錯誤訂正編碼P同位位元和Q同位位元,如第4圖所 示,使用P同位之錯誤訂正處理如第0字 '第43字… 所示,使用每隔43字之資料,使用Q同位之錯誤訂正 處理如第0字、第44字…所示,使用每隔44字之資料。 依照這種方式,使用習知之信號處理裝置,當使緩衝 記憶器1 2之記憶器資料匯流排幅度變寬藉以提高錯誤 之訂正處理速度時,在對緩衝記憶器〗2之習知之資料 收納方法中,不能有效的進行錯誤訂正用之記憶器存取 爲其問題。 如以下之詳述,當經由使緩衝記憶器I 2之記憶器資 料匯流排幅度變寬藉以提高錯誤訂正處理速度時,從記 錄媒體11讀出之資料順序的收納在緩衝記憶器12,亦 -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
^ 、 丁 '"象 J _^» ^1 ^1 ^1 ^1 ^1 1 · It I! I I n n 1 n I I n n I 46 640 ^ 五、發明說明(4 ) 即在進行第4圖之CD-ROM邏輯格式之收納時,當緩衝 記憶器1 2之記億器資料匯流排幅度超過1 6位元(例如 變成爲64位元)之情況,不能有效的進行錯誤訂正用 之記憶器存取。 以下,爲了簡單化以第4圖說明3 2位元匯流排時之 說明,使用P同位的錯誤訂正之情況,係由3 2位元匯 流排1 8對緩衝記憶器1 2進行存取,起始時爲字號碼0000 與000 1,其次爲字號碼0042與0043,依此順序讀出合 計64位元之資料,而因用以計算每隔43個字之資料, 所以只計算字號碼〇〇〇〇、0043之資料1因不能將字號 碼0001、0042之32位元資料用於錯誤訂正處理,故從 緩衝記憶器12讀出的資料變成沒有,有降低解碼處理 速度的缺失。 [發明之揭示] 本發明之申請專利範圍第1項是一種信號處理裝置, 對於連接到具有第1匯流排幅度之記憶器資料匯流排之 緩衝記憶器,從多個塊經由記億器控制塊對其進行存取, 藉以進行資料之讀出:其特徵是具備有:記憶器控制塊, 經由該記億器資料匯流排用來將資料寫入到該緩衝記憶 器|和從緩衝記憶器讀出被儲存在該緩衝記憶器之資 料;和塊間資料匯流排,具有比該第1匯流排幅度狹小 之第2匯流排幅度,用來在該多個塊和該記憶器控制塊 間進行資料之轉送;該記憶器控制塊在進行從該緩衝記 憶器讀出資料之情況時,將該記憶器資料匯流排上之資 料再度的配置在該塊間資料匯流排,在進行將資料寫入 到該緩衝記憶器之情況時,將該塊間資料匯流排上之資 料再度的配置在該記憶器資料匯流排:利用這種方式可 以減少記憶器存取次數,可以對緩衝記憶器進行高速之 -6- 本紙張尺度適用中國國家標準<CNS)A4規格(210x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂——'---^——線I* 經濟部智慧財產局員工消費合作社印製 I ^1 ϋ n } I— I ϋ ϋ { I I ϋ ϋ tt · 46640 8 八7 _Β7_五、發明說明(厂)存取,可以實現有效之記憶器存取和可以抑制電路規模之變大σ 請 申正 在訂 是誤 置鉛 裝有 理備 處具 號更 信中 之置 項裝 2 理 第處 圍號 範信 利之 專項 請1 申第 , 圍 次範 其利 專 同資 來之 III份 ’ 部 ΠΚ· 憶框 記個 緩少 該至 到之 接器 連憶 塊記 制衝 控緩 器該 意 在 記存 該保 由被 經行 , 進 塊時 個記 多之 之費 器浪 憶少 記減 衝 以 緩可 在’ 存理 保處 被正 對訂 由行 經進 ;時 理同 處料 正資 訂 之 誤份 錯部存 之架器 料框憶 取 請當 申塊 在制 是控 置器 裝憶 理記 處該 號使 信中 之置 項裝 3 理 第處 圍號 範信 利之 專項 請1 申第 , 圍 次範 其利 專 料的 資字 之個 架-1 框 N 個隔 N 每 之料 續資 連架 之框 成 1 形第 數將 字 定時 指器 由憶 將記 體衝 媒緩 錄在 記納 從收 的架 字框 個 N 1第 - N 將 隔的 每序 料順 資下 架以 框, 2料 第資 將架 ’ 框 11 憶第 記該 衝接 緩鄰 該爲 在成 納納 ¾收 在由 ;經 料’ 資料 架資 框字 1 之 - N 個 第 N 接之 鄰架 爲框 成同 納不 收納 的收 字續 個連 1 器 - N 憶 隔記 每衝 料緩 資該 次 取 存 器 憶 記 少。 減取 以存 可效 大有 變之 度器 幅憶 排記 流衝 匯緩 之在 器現 憶實 記以 衝藉 緩, 使數 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 明 說 單 簡 之 式 圖 圖 塊 方 之 置 裝 THii 理 處 號 信 之 態 形 施 實 之 明 發 本 在 是 圖 - 第 信 之 態 形 施 實 之 明 發 本 明 說 來 用 。 圖制 2 控 第線 管 之 置 裝 理 處 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
« I ! I i I I I I I - - - - - .— - - - - - J— - - - - - - - - - I I A7 〇4〇β _ΒΤ_ 五、發明說明(右) 第3圖以模式方式用來說明本發明之實施形態之信號 處理裝置之對緩衝記憶器之資料收納格式。 (請先閱讀背面之注意事項再填寫本頁) 第4圖用來說明習知之CD-ROM邏輯格式。 第5圖是習知之信號處理裝置之方塊圖。 第6圖用來說明習知之信號處理裝置之管線控制。 [用以實施本發明之最佳形態] (實施形態1 ) 下面將使用第1圖至第3圖用來說明本發明之申請專 利範圍第1項之發明之實施形態。 在第1圖中,其基本構造與習知之裝置相同,其不同 之部份是記憶器控制塊1 5,錯誤訂正塊1 6,主機I/F塊17 之各個塊間之轉送資料用之塊間資料匯流排1 8之匯流排 幅度成爲3 2位元之幅度,和緩衝記憶器1 2和記憶器控 制塊1 5間之轉送資料用之記憶器資料匯流排〗9之匯流 排幅度成爲64位元之幅度。 經濟部智慧財產局員工消費合作社印製 如第3圖所示,連續之2個框架(” e v e η ”框架和” 0 d d ” 框架)部份資料相同字號碼之資料相鄰的被收納在緩衝 記憶器1 2。利用此種記憶器收納形式,在錯誤訂正時可 以實現效率良好之記憶器存取。信號處理裝置進行(1 )緩 衝處理,(2 )錯誤訂正處理,(3 )主轉送處理之動作,下面 將對該等動作進行說明。 (1 )緩衝處理 將從記錄媒體11讀出之串列資料取入到解碼器塊 i 4 »解碼器塊1 4對取入之資料進行串列/並列變換,經 本紙張兄度適用中國國家標準(CNS)A4規格(2】0 X 297公釐) 466408 A7 B7_ 五、發明說明(7 ) 由3 2位元幅度之塊間資料匯流排1 8,轉送到記憶器控制 塊1 5。另外,解碼器塊1 4亦將對緩衝記憶器1 2存取之 位址資訊轉送到記憶器控制塊1 5。在記憶器控制塊1 5 收納送_解碼器塊]4之位址資訊,和以第3圖之收納格 式將資料收納在緩衝記憶器12。實質上,送自解碼器塊 1 4之相同框架之2個連續字資料之字與字之間有1個字 部份之空格1在該處收納其他框架之相同字號碼之字資 料*將3 2位元資料將再配置在6 4位元幅度之記憶器資 料匯流排1 9,寫入到緩衝記憶器1 2。 (2 )錯誤訂正處理 在緩衝記憶器1 2收納2個框架部份之資料(4 6 8 0位元 組)後|錯誤訂正塊1 6將位址資訊(用來從緩衝記憶器 1 2中讀出資料)轉送到記憶器控制塊1 5。記憶器控制塊 1 5根據送自錯誤訂正塊1 6之位址資訊,經由6 4位元幅 度之記憶器資料匯流排1 9,從緩衝記憶器1 2讀出資料, 第3圖所示之具有相同字號碼之” e v e η ”框架和” 〇 d d ”框架 之合計2個字之資料,再配置在塊間資料匯流排1 8,轉 送到錯誤訂正塊1 6。在錯誤訂正塊1 6以位元組爲單位進 行錯誤訂正處理。亦即,從記憶器控制塊15讀出之資料 輸入到4個之出錯計算器,進行並列處理。利用各個之 出錯計算結果1計算錯誤之位置和圖型’假如有錯誤時’ 錯誤訂正塊1 6就將位址資訊轉送到記憶器控制塊1 5,和 經由塊間資料匯流排1 8轉送錯誤圖型資訊。記憶器控制 塊1 5接受來自錯誤訂正塊1 6之位址資訊,根據該位址 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---^----線i 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 46 6 AO 8 Λ7 _B7_ 五、發明說明(S ) 資訊,經由記憶器資料匯流排1 9,從緩衝記憶器]2中讀 出資料,依照錯誤圖型資訊對資料進行訂正|經由記憶 器資料匯流排1 9將資料寫入到緩衝記億器1 2。 第2圖用來說明本實施形態之管線控制,但是本實施 形態之管線控制因爲以2個框架單位進行1所以分別如 第2 ( b )、( c )圖所示,錯誤訂正在(a )圖所示之2個框架之 緩衝完成之後,主轉送是在如(b)圖所示之2個框架之訂 正處理後進行。依照這種方式,每2個框架以3 2位元爲 單位進行各個塊處理,可以用來提高存取效率。 亦即,在第3圖中,當P同位之訂正處理時,每次對 緩衝記憶器1 2存取該連續之第0框架和第I框架之2個 字之64位元,其中只對第0框架和第1框架之第0字之32 個位元進行訂正處理,其次,對第Q框架和第1框架之 第43字之32摘位元進行訂正處理β Q同位之訂正處理亦同樣的,每次對緩衝記憶器1 2存 取該連續之第0框架和第1框架之2個字之64位元,其 中,對第0框架和第1框架之第0字之3 2位元進行訂正 處理,其次,對第0框架和第1框架之第4 4字之3 2位 元進行訂正處理。亦即,以64位元爲單位,從緩衝記憶 器]2中讀出資料,其中,以3 2位元爲單位進行訂正處 理,用來減少對記憶器之存取次數,藉以提高記憶器存 取之效率。 另外,上述所說明之情況是每隔1個字的將上述之2 個框架資料收納在緩衝記憶器丨2藉以進行緩衝處理’在 這種情況變成爲2個框架之資料同時錯誤Hi正處理’但 -1 0 - 本纸張尺度適用中國國家標準(CNS)A4規格(21〇χ297公t ) (請先閱讀背面之注意事項再填寫本頁)
訂 ----^---線U A7
d6640B H7_ 五、發明說明(9 ) 是亦可以使被收納在緩衝記憶器1 2之框架數成爲每隔 N - 1字被進行緩衝|用來收納N框架之資料,在這種情 況,變成爲同時對N框架資料進行錯誤訂正處理,由上 述之說明可以明白。 (3 )主機轉送處理 在完成對各2個框架部份之資料之錯誤訂正處理後, 主機I / F塊1 7將用以存取緩衝記憶器1 2之位址資訊轉送 到記憶器控制塊1 5。記億器控制塊1 5根據從主機I/F塊 1 7送來之位址資訊,經由6 4位元幅度之記憶器資料匯流 排1 9從緩衝記憶器1 2中讀出資料。記憶器控制塊1 5將 被讀出之4個字資料中之相同框架之連續字號碼之每2 個字資料,再度配置在3 2位元幅度之塊間資料匯流排 1 8,將其轉送到主機I / F塊1 7。主機I / F塊1 7將接受到 之資料轉送到主機電腦1 3。 利用此種構造,以6 4位元爲單位對緩衝記憶器1 2進 行存取,但是其中以3 2位元爲單位進行各個之塊處理, 因爲在塊間資料匯流排1 8轉送之3 2位元資料經常爲有 效資料,所以錯誤訂正處理之效率不會降低,從系統內 之各個塊對緩衝記憶器1 2進行存取之速度可以高速化。 [產業上之利用可能性] 本發明有關於適用在電腦之外部記憶器等之記錄再生 時之信號處理裝置|尤其可以提高對記憶器之存取速度, 藉以提高信號處理裝置全體之處理速度。 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) (請先閒讀背面之注意事項再填寫本頁) 訂---l·---線汄 經濟部智慧財產局員工消費合作社印製 6 6 4 Ο 8五、發明說明(^ ) 符號說明 媒記電塊器訂介 錄衝機碼憶誤機 記緩主解記錯主 器 體憶腦 器 制塊塊 控正面 HF 5¾ 排流 流匯 匯料 料資 資器 向憶 塊記 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -------訂------.—線I—------------------------ 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐)
Claims (1)
- 466408 ABCD申請專利範圍 焴請委:ϋ;明示^4·· >月^3所禝之 絛正本有無變更貧質内容赴否准予修正。 經濟部智慧財產局員工消費合作社印製 第8 8 1 1 5 6 2 8號「信號處理裝置」專利案 (90年3月22日修正) 巧申請專利範圍: 1 —種信號處理裝置,對於連接到具有第]匯流排幅 度之記憶器資料匯流排之緩衝記憶器,從多個塊經 由記憶器控制塊對其進行存取,藉以進行資料之讀 出;其特徵是具備有: 記憶器控制塊,經由該記憶器資料匯流排用來將 資料寫入到該緩衝記憶器*和從緩衝記憶器讀出被 儲存在該緩衝記憶器之資料;和 塊間資料匯流排,具有比該第1匯流排幅度狹小 之第2匯流排幅度,用來在該多個塊和該記憶器控 制塊間進行資料之轉送; 該記憶器控制塊在進行從該緩衝記憶器讀出資料 之情況時,將該記憶器資料匯流排上之資料再度的 配置在該塊間資料匯流排,在進行將資料寫入到該 緩衝記憶器之情況時,將該塊間資料匯流排上之資 料再度的配置在該記憶器資料匯流排, 該記憶器控制塊當從記錄媒體將由指定字數形成 之連續之N個框架之資料收納在緩衝記憶器時,將 第1框架資料每隔N-1個字的收納在該緩衝記憶 器,將第2框架資料每隔N-1個字的收納成爲鄰接 該第1框架資料,以下順序的將第N框架資料每隔 N-1個字的收納成爲鄰接第N-1框架資料; 本紙張尺度適用中國國家梂準(CNS > Α4规格(210X297公釐) ---------裝i (請先閱讀背面之注意事項再填寫本頁) 、1T 線1六、申請專利範圍 在該緩衝記憶器連續收納不同框架之N個之字資 料。 2 .如申請專利範圍第1項之信號處理裝置,其中更具 備有錯誤訂正塊,經由該記憶器控制塊連接到該緩 衝記憶器,用來同時進行被保存在該緩衝記憶器之 至少2個框架部份之資料之錯誤訂正處理。 n^— m n n^— ml n ^ nn n - - . n^i- It--^. (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 2- I 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10059391A JPH11259238A (ja) | 1998-03-11 | 1998-03-11 | 信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW466408B true TW466408B (en) | 2001-12-01 |
Family
ID=13111948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088115628A TW466408B (en) | 1998-03-11 | 1999-09-10 | Signal processing device |
Country Status (3)
Country | Link |
---|---|
US (1) | US6697921B1 (zh) |
JP (1) | JPH11259238A (zh) |
TW (1) | TW466408B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003099394A (ja) * | 2001-09-26 | 2003-04-04 | Murata Mfg Co Ltd | メディアカード用インタフェースカード |
JP2003208399A (ja) * | 2002-01-15 | 2003-07-25 | Hitachi Ltd | データ処理装置 |
JP4031996B2 (ja) * | 2003-01-30 | 2008-01-09 | 富士フイルム株式会社 | メモリ装置を備えたディジタル・スチル・カメラ |
US8966348B2 (en) * | 2012-11-30 | 2015-02-24 | Hewlett-Packard Development Company, L.P. | Memory error identification based on corrupted symbol patterns |
CN103076990A (zh) * | 2012-12-25 | 2013-05-01 | 北京航天测控技术有限公司 | 一种基于fifo缓存结构的数据回放装置 |
US9577854B1 (en) | 2015-08-20 | 2017-02-21 | Micron Technology, Inc. | Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding |
US10164817B2 (en) * | 2017-03-21 | 2018-12-25 | Micron Technology, Inc. | Methods and apparatuses for signal translation in a buffered memory |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH023163A (ja) | 1988-06-09 | 1990-01-08 | Toshiba Corp | 多ポートメモリ |
JPH04195234A (ja) | 1990-11-22 | 1992-07-15 | Fujitsu Ltd | データ転送方式 |
JPH07504773A (ja) * | 1992-03-18 | 1995-05-25 | セイコーエプソン株式会社 | マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法 |
JP3369227B2 (ja) * | 1992-11-09 | 2003-01-20 | 株式会社東芝 | プロセッサ |
JPH08123953A (ja) * | 1994-10-21 | 1996-05-17 | Mitsubishi Electric Corp | 画像処理装置 |
JPH09231130A (ja) * | 1996-02-26 | 1997-09-05 | Mitsubishi Electric Corp | マイクロコンピュータ |
KR100189531B1 (ko) | 1996-06-10 | 1999-06-01 | 윤종용 | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 |
US6185633B1 (en) * | 1997-03-20 | 2001-02-06 | National Semiconductor Corp. | DMA configurable receive channel with memory width N and with steering logic compressing N multiplexors |
JPH11194995A (ja) * | 1997-12-26 | 1999-07-21 | Mitsubishi Electric Corp | Dram内蔵マイクロプロセッサ及びdram内蔵マイクロプロセッサのデータ転送方法 |
-
1998
- 1998-03-11 JP JP10059391A patent/JPH11259238A/ja active Pending
-
1999
- 1999-09-08 US US09/831,300 patent/US6697921B1/en not_active Expired - Fee Related
- 1999-09-10 TW TW088115628A patent/TW466408B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH11259238A (ja) | 1999-09-24 |
US6697921B1 (en) | 2004-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW384440B (en) | A method and apparatus for data ordering of I/O transfers in bi-modal endian power PC systems | |
JP3569735B2 (ja) | Sramキャッシュ用ワード幅選択 | |
TW466408B (en) | Signal processing device | |
TW502259B (en) | Memory-module with smaller access-time | |
CN110720126B (zh) | 传输数据掩码的方法、内存控制器、内存芯片和计算机系统 | |
JPS59178538A (ja) | シフタ回路のアレイ | |
JP3272308B2 (ja) | 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム | |
KR100390120B1 (ko) | 신호 처리 장치 | |
JPS6149246A (ja) | イメ−ジ回転処理方式 | |
JPS6244352B2 (zh) | ||
KR960006647A (ko) | 복수의 mpeg 오디오 및 비디오 신호를 디코딩하기 위한 시스템 | |
JPS61199141A (ja) | 記憶装置 | |
JPS603035A (ja) | 記憶装置 | |
JP2541117B2 (ja) | デ―タアクセス装置 | |
JPH0544755B2 (zh) | ||
JPH04337851A (ja) | メモリアクセス方式 | |
JP2969645B2 (ja) | タイムスロット入替回路 | |
JPH1049427A (ja) | 演算読み出し機能付き記憶装置 | |
JPH0590647U (ja) | 多トラック磁気記録装置 | |
JPS6151268A (ja) | デ−タ処理装置 | |
JPH077357B2 (ja) | バッファ制御方式 | |
JPS63184601A (ja) | 情報処理装置 | |
JPH09319650A (ja) | 8ビットブロック対8ビット×nブロック間インタフェース回路 | |
JPH05257882A (ja) | データ処理装置 | |
JPS61215583A (ja) | 文字パタ−ン回転方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |