JPS63184601A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は情報処理装置、特に動的なメモリ割りちてを行
なうメモリ管理方式を有する情報処理装置に関する。

［従来の技術１ コンピュータシステムあるいはマイクロプロセッサを応
用した各種の情報処理装置においては、従来より動的な
メモリ管理と静的なメモリ管理が知られている。静的な
メモリ管理では、いったん割り当てられたメモリ領域は
システムがリセットされるか、あるいは他のアプリケー
ションプログラムが起動されるまで変更されることがな
いが、動的なメモリ管理では処理状況に応じていったん
割り当てられた領域が変更され得る。

動的、静的ないずれの方式をとるにせよ、従来方式では
メモリ領域の管理は主メモリ領域に関してのみ行なわれ
ていた。すなわち主メモリ内のプログラム管理、システ
ム管理プログラムとユーザプログラムの暴走、メモリ割
り当て上の約束違反の検出、あるいは仮想メモリアクセ
スの実現のために用いられていた。

［発明が解決しようとする問題点］ 一方、コンピュータシステムその他の情報処理装置では
主メモリのみならず周辺装置に対する入出力バッファと
して用いられるメモリなど、種々のメモリが設けられて
いる。これらのメモリは−１−記の１１メそりの管理の
対象外とｙれるか、もしくは接続される周辺装プク専用
のメモリとして使用され、多くの場合主制御部とは異な
る制御部の管理下にあり、静的に管理されている。この
ようなバー、ファメモリは、情報処理装置の周辺装置の
多種多様化あるいは品機ｆ駈化に伴って１つのシステム
に多数設けられるようになっている。これらのバ・ンブ
γメモリは周辺装置の転送＋ｉ　−）の差異を補償する
ため、あるいは主システムのメモリのオーバーヘッドを
低減するために必要である。

−・方では、このようなバックアメモリにはスタティッ
クＲＡＭが用いられるが、近年ではスタティックＲＡＭ
の容ｒ、１が大きくなっており、これらのチップを１つ
の周辺装置用のバッファメモリ専用として使用するとメ
モリの使用効率が悪化するという問題が生じる９ また、１−記のように固定化されたパックアメモリの割
り当てによって装置を運用すると、接続される周辺装置
に対してバッファメモリ川のＳ　ＲＡＭの容量が適合し
なくなる場合も考えられる。例えば、解像度４００ｄｐ
ｉ（ドツト／インチ）のプリンタと２００ｄｐｉ又は３
００ｄｐｉのプリンタが同一のインタフェースによって
接続できるシステムでは、従来の固定化ｌまたバックア
メモリの割りゝ１６て方式では４００ｄｐｉのプリンタ
を接続しても動作がｉｉ７　ｉｆｆなようにバッファメ
モリの容はを設定する。このような構成ではバックアメ
モリは４００ｄｐｉのプリンタに最適化するが、それよ
りも解像度の低いプリンタではメモリの未使用領域が多
くなりメモリ資源の無駄が生じるという問題がある。

［問題点を解決するための手段］ 上記の問題を解決するため本発明においては、主記憶ｆ
段と、接続される周辺装置の情報バンファ用として用い
られる記憶手段を有する情報処理装置において、前記記
憶ｆ段のメモリ空間を動的に管理する制御１段を設け、
この制御ｒ段により前記主犯ｔα手段とバッファ用記憶
手段の両方のメモリ空間を動的に管理することにより主
記憶・１段をバッファ用メモリ空間として、バッファ用
記憶手段を主記憶空間として、あるいは一つの周辺装置
用のバッファ用記憶手段を他の周辺装置用のバッファ用
メモリ空間として共用させる構成を採用した。

［作　用］ に記の構成によれば、従来では主記憶空間と切り離され
ていた周辺装置用のバッファ用記憶空間をＬ記憶空間と
して割り当てたり、あるいは異なる周辺装置のバッファ
用メモリ空間を共用させたりすることによって、周辺装
置用のバッファメモリをも用いてメモリ空間を融通し、
効率的なメモリ管理を実現できる。

［実施例］ 以下、図面に示す実施例に基づいて本発明の詳細な説明
する。

第１図は本発明を採用した情報処理装置の構成を示して
いる。ここでは各種のコンピュータシステム、あるいは
ワードプロセッサや画像処理装置など、コンピュータを
利用した情報処理’Ａ置に共通する構成が示されている
。

図において、符号Ｍｌで示されているものはＲＡＭ素子
などで構成された主記憶用のメモリである。待時Ｍ２〜
Ｍ７で示されるものは接続される各周辺装置用のバック
アメモリとして用いられるメモリで、同じ＜ＲＡＭなど
を用いて構成される。ここでメモリＭ２はハードディス
ク装ｊ！１７およびフロッピーディスク装置８のための
バッファ用メモリ、メモリＭ３はＣＲＴディスプレ５イ
１０のためのバッファ用メモリ（ＶＲＡＭ）、メモリＭ
４はキーボード１２およびマウスやデジタイザなどのポ
インティングデバイス１３のためのバッファ用メモリ、
メモリＭ５はドツトプリンタなどのイメージプリンタ１
５および画像読取り用のイメージスキャナ１６のための
バッファ用メモリ、メモリＭ６はＣＤ−ＲＯＭ、ＣＤＩ
ないしビデオディスクなどの光学ディスク１８のための
バッファ用メモリ、そしてメモリＭ７はこのシステムが
接続されるローカルエリアネットワーク２０との間で情
報入出力を行なうためのバッファ用メモリとして用いら
れる。

上記のメモリＭ１〜Ｍ７は不図示のデータバスおよび物
理アドレスバス５によってＭＭＵ３に接続されている。

この物理アドレスバス５では、各メモリのメモリセルは
常時一定のアドレスに一対一に対応づけて扱われる。

ＭＭＵ　（メモリマネージングユニット）３は装置の主
制御部であるＭＰＵＩのファミリーチップあるいは用い
るＭＰＵ　１あるいは使用するメモリ素子に応じて設計
されたカスタムチップやディスクリート回路などから構
成される。ＭＭＵ３とＭＰＵ　１は論理アドレスバス２
によって接続されている。

ＭＭＵ３はＭＰＵ　１による論理アドレスバス２を介し
たアドレッシングを物理アドレスバス５上の物理アドレ
スに変換する処理を行なう。この処理によって、主記録
用のメモリＭｌのみならず各周辺装置用のメモリＭ２〜
Ｍ７を動的に管理し、メモリ効率を向にさせることがで
きる。

ここで、第２図にＭＭＵ３の構造を示す、第２図におい
て符号５１はＭＰＵ　１から論理アドレスバス２を介し
て出力され６論理アドレスデータを示している。ＣＰＵ
の出力する論理アドレスは所定のビット長を有し、その
上位、中位および下位の所定の３つのブロックに分割さ
れる。ここで符号５１Ａは」−位のセグメントデータ、
５１Ｂはページデータおよび符号５１Ｃはアドレスデー
タである。

セグメントデータ５１Ａ、ページデータ５１Ｂはそれぞ
れセグメントマツプ５２、ページマツプ５３に入力され
メモリの使用状況に応じて主記憶用のメモリＭ１および
バッファ用メモリＭ２〜Ｍ７をマツピングし、アドレス
用のレジスタ５４〜５６に管理情報および物理アドレス
５に出力する物理アドレス情報を出力する。

セグメントマツプ５２の変換された出力データ゛および
ページデータ５１Ｂはページマツプ５３に入力され、そ
の出力がレジスタ５６に出力される物理アドレスの一部
、レジスタ５４に出力されるメモリ入出力専用のイ：１
加情報（ＰＩＯ）、およびレジスタ５５に出力される管
理フラグとなる。レジスタ５６に出力される物理アドレ
スは入力された論理アドレスのアドレスデータ５１Ｃと
ページマツプ５３から出力された変換されたアドレスデ
ータから構成される。

ここでレジスタ５４の伺加情報は第１図に示された各周
辺装置を識別するための識別コード、レジスタ５５の管
理フラグはシステムで走行するプログラムの管理情報で
、システムプログラムおよびユーザプログラムのいずれ
のデータであるかを識別するためのデータ、プログラム
的に物理的メモリ空間をアクセス可能か否かを知らせる
エントリービット、あるいはユーザプログラムで物理空
間をアクセスしたかどうかを識別するためのアクセスビ
ットなどから構成される。レジスタ５６に出力される物
理アドレスはページマツプ５３の出力と入力アドレスデ
ータ５１Ｃの論理和によって形成される。

第３図は第２図においてレジスタ５４〜５６に出力され
るメモリアドレッシングのための管理情報および物理ア
ドレス情報を詳細に示している。

図において符号Ｐ　ｒｏｔは前記の管理フラグで、５ビ
ツトにより構成され、ビット５はエントリービット、ビ
ット４およびビット３はプロテクションビット、ビット
２およびビットｌはアクセスビットとなっている。

図において符号ＰＩＯは周辺装置識別用の付加情報であ
って工ないし数ビットで構成され、そのデータによって
入出力を行なうメモリが識別される０例えば図示するよ
うにこのデータが０の場合には、主メモリ、データが１
の場合にはハードディスクないしフロッピーディスク、
などのように、主メモリを含めた全ての各メモリに対す
る入出力が識別される。また符号ＰＡは変換された物理
アドレスである。

以−Ｆのような構成によりＭＭＵ３を用いて各メモリの
使用状況に応じて空いているメモリ空間を動的に割り付
けることによって、主記憶空間を周辺装置用の入出力用
バッファとして、周辺装置用のバッファ空間を主記憶空
間として、あるいは１つの周辺装置用のバッファ空間を
他の周辺装置用のバッファ空間として用いることができ
る。

このようなメモリ管理には種々の異なる実施例が考えら
れる。以下にその一例を示す。

一般に、第１図のようなシステムで所定の情報処理プロ
グラムを走行させる場合、プログラムはフロピーディス
ク８あるいはハードディスク７からメモリＭ２を介して
メモリＭｌにロードされる。

ここでロードされたプログラムが光学ディスク１８から
イメージ（画像）データを入力し、イメージプリンタ１
５へ記録出力させるものであったとする。このようなア
プリケーションでは。

データは光学ディスクＩＢからメモリＭ６、Ｍ５を介し
てイメージプリンタ１５に転送される。この場合メモリ
Ｍ５がイメージプリンタ１５の解像度および出力用紙サ
イズあるいは記録速度を充分満足する容量を有していれ
ば、出力するイメージデータを全てメモリＭ５に転送し
、モこから自動的にイメージプリンタ１５に送り出すよ
うにすれば、データ出力プログラムは早く終了し、シス
テムは他のタスクを実行できる。

ところが、従来例の項で述べたように、解像度が高くま
た大きな用紙に対する出力が可ｆｅなプリンタに対して
メモリＭ５の容量を最適化することは非常に不経済であ
る。

従って、本発明ではメモリＭ５の容量をそれほど大容量
に設定せず、ＭＭＵ３を用いてマツピングされたアドレ
ス空間を、メモリＭ５に格納しきれなかった記録情報の
ためのメモリ空間として用いる。従来装置では、特定の
周辺装置用のメモリはその用途のみに限定されていたの
で、このような処理は不可能であったが、上記実施例の
構成によれば、メモリＭ５に格納しきれない情報をメイ
ンメモリＭ１ないし他の周辺装置用のバッファメモリに
格納することができる。

第４図、第５図は光学ディスク１８からイメージプリン
タ１５ヘイメージデータを転送し、記録出力させる際の
処理Ｆ順を示している。ここではＭＰＵ１が実行する主
プログラムと、ＭＭＵ３によるメモリ管理処理の両方が
示されている。また、第４図、第５図において同一アル
ファベ−／　）の付されたフローはその地点で連続する
ものとする。

第４図のステップＳ１において、オペレータはＣＲＴＩ
Ｏおよびポインティングデバイス１３あるいはキーボー
ド１２を用いて光学ディスク１８からイメージプリンタ
１５への出力処理を支持する。これによりステップＳ２
において主メモリＭｌ上の対応するプログラムが起動さ
れる。プログラムがまだロードされていない場合には、
フロッピーディスク８あるいはハードディスク７からプ
ログラムがロードされ起動される。

ステップＳ３では光学ディスク１Ｂに対して出力コマン
ドが発せられ、光学ディスク１８の読取り動作が開始さ
れる。光学ディスク１８に対するコマンドはＭＭＵ５を
用いたアドレス信号を介して、メモリＭ６を介して光学
ディスク１Ｂに入力される。

ステップＳ４では光学ディスク１８から読み取られたイ
メージ情報がメモリＭ６上に展開される０図示したプロ
グラムでは、光学ディスク１８から読み出したイメージ
情報をＣＲＴＩＯを用いて表示し、オペレータが記録す
べきデータかどうかを判断した上でイメージプリンタ１
５によって記録できるようになっている。

ステップＳ５はこのための出力データのＣＲＴ表示を行
なうかどうかを判定するもので、オペレータが表示を行
なうコマンドを入力した場合にはステップＳ６へ、表示
を行なわない旨のコマンドを入力した場合にはステップ
ＳＩＯに移行する。

ステー、プＳ６では、メモリＭ６」−のイメージデータ
がＣＲＴＩＯのバッファ用メモ９Ｍ３上に展開される。

この時、ＣＲＴＩＯと光学ディスクの間に解像度の違い
がある場合にはデータの間引などを行なってＣＲＴＩＯ
で表示できるような解像度にデータが変換される。

ステップＳ７ではメモリエリアのイメージデータがＣＲ
ＴＩＯで表示される。ステップＳ８ではオペレータがこ
の表示を確認することによって、読み出したデータを記
録すべきかどうかを決定する。ステップＳ８でオペレー
タが記録を命令しなかった場合にはステップＳ９に移り
、光学ディスク１８の読み取るべきアドレスの変更を行
なう。

ここでは所定の操作形式に基づいてオペレータが画像の
頁指定などを行なう。

ステップＳ５が否定された場合、あるいはステップＳ８
でオペレータが記＃１０Ｋを確認した場合、ステップＳ
ｌＯにおいて主メモリＭ　ｌ　ｌのプリント出力用プロ
グラムが起動される。

続くステップＳｌｌではＭＭＵ３内のレジスタ５４の付
加情報ＰＩＯをチェックし、二重のメモリ割り当てが行
なわれていないかどうかを判定した後、ステップＳ１２
においてメモリＭ５の容量が出力すべき情報量に対して
十分かどうかを判定する。ここで出力情報量は、光学デ
ィスク１８からの読み出し情報の先頭に入力用紙サイズ
および解像度情報を格納しておけば、この情報から算出
することができる。

メモリＭ５の容量が十分な場合は、ステップ９１３に移
り、その旨を示すフラグＦＰをリセットする。一方、ス
テップ５１２が否定された場合にはステップ３１７に移
り、不足分のメモリを確保するためにＭＭＵ３のレジス
タ５４のＰＩＯをチェックし、各入出力用メモリの空領
域を確保する。その後、余っているメモリ容量から、ス
テップＳ１８においてメモリＭ５の不足分に対応するメ
モリエリアを確保できるかどうか判定する。メモリを確
保できる。場合には、ステップ３１９でフラグＦＰをセ
ットし、続いてステップ３２０において空きエリアをプ
リンタバッファ用に設定するため、ＰＩＯのセットを行
なう、すなわち、メモリＭ５からオーバーフローする記
録データをバッファする場合、物理的にはこのデータが
メモリＭ５と異なる空きエリアに格納されるようにＰＩ
Ｏが変更される。

ステップＳ２１ではメモリＭ６からメモリＭ５へのデー
タ転送を行ない、メモリＭ５からオーバーフローした分
をステップＳ２０によってマツピングしだエリアに転送
する。

一方、ステップＳ１８で不足分のエリアを確保できなか
った場合にはステップ３２２に移り、プリントが不可能
であるメツセージをＣＲＴＩＯに出力する。

１　ステップ５１４（第５図）ではステップ３１３ない
しＳ１９で操作されるフラグＦＰを判定することによっ
て、記録データがメモリＭ５のみに格納されているか、
あるいは他のメモリにもオーバーフロー分が格納されて
いるかを判定する。ステップＳ１４でフラグＦＰかリセ
ットされている場合、すなわちデータがメモリＭ５のみ
に記憶されている場合にはステップＳ１５に移り、メモ
リＭ５からイメージプリンタ１５へのデータ転送を開始
する。この処理はステップ３１６で全てのデータが転送
されたかどうかを判定しながら行なわれ、全てのデータ
がイメージプリンタ１５に転送された場合には処理を終
了する。

一方、ステップＳ１４でフラグＦＰが０でない場合、す
なわちオーバーフロー分がメモリＭ５以外のメモリに格
納されている場合にはステップ３２３に進み、ステップ
Ｓ１５におけるのと同様にメモリエリアの記録データを
イメージプリンタ１５に転送する。ステップＳ２４では
、後述のステップ３２９でフラグＦＰがリセットされる
可能性があるため、ここで再度フラグＦＰの状態を判定
する。フラグＦＰがリセットされている場合にはステッ
プ５１５へ、そうでない場合にはステップＳ２５に移る
。

ステップＳ２５では、ステップ３２６での１ラインデー
タ終了の確認をはさんで、ｌライフ分のデータをイメー
ジプリンタ１５に転送する０次にステップ３２７で他の
メモリに格納されていた、メモリＭ５からオーバーフロ
ーした分のデータを出力によって空いたメモリＭ５の空
きエリアに格　納する。

続いてステップ３２８において他のメモリに転送されて
いたオーバーフローデータがメモリＭ５に全て送りこま
れたかどうかを判定する。

ステップＳ２８でオーバーフローデータが全て転送され
たことが確認された場合には、ステップＳ２９でフラグ
ＦＰをリセットし、そうでない場合にはステップＳ２９
を行なわずに直接ステップＳ２３に戻る。

以上のような構成によってメモリＭ５の容量を過大に設
定する必要がなく、他のメモリ（主メモリあるいは他の
周辺装置用のメモリ）を用いて、処理効率を低下させる
ことなくイメージプリンタ１５のためのデータバッファ
を行なうことができる。

また上記のような構成によれば、システムに接続される
周辺装置の数あるいはその仕様が不確定であっても、ハ
ードウェア的な構造を著しく変更することなく、動的な
メモリ管理によって容易に新しい周辺＊ｉに対応するこ
とができるという優れた効果がある。

第６図、第７図はそれぞれ従来および本発明によるメモ
リ管理の違いを示したものである。

第６図の従来構成では、論理的なメモリ空間は主メモリ
および周辺装置用のバッファメモリａ〜ｄによって構成
され、この論理空間はＭＭＵ３によって物理空間に符号
ｍ”、ａ’〜ｄ′のように割り付けられる０割り付けら
れる空間は斜線で示されている。また、ハードウェア的
なメモリ素子はＭ１〜Ｍ５で示されている。

従来では、周辺装置用のバッファメモリ素子Ｍ２〜Ｍ５
に対しては固定的な割り付けが行なわれていたので、図
示のようにメモリＭ２あるいはメモリＭ４など使用され
ないメモリ空間が生じ、この部分は有効に利用されてい
なかった。また、プリンタ用のバッファメモリなどを構
成するメモリＭ５は前述のように、処理効率を低下させ
ないためには他のメモリ空間よりかなり大きな容量を必
要とした。

これに対して、第７図に示すように未発１５１において
は、論理空間ｍ、ａＮｄはＭＭＵ３によって主メモリＭ
１のみならず全ての周辺装置用のバッファメモリ素子Ｍ
２〜Ｍ５に対して動的に割り当てられるため、メモリＭ
５のオーバーフロー分を符号ｄｌ′で示すようにメモリ
Ｍ２の空きエリアに割り当てたり、またメモリＭ５に対
するバッファリングをメモリＭ４の後半の空きエリア分
から開始したりすることによって、メモリＭ５のハード
ウェア的な冗長度を増大させることなく適切なメモリ容
量配分によって有効にメモリ空間を使用できる。

以上では、空いている周辺装置用のバッファメモリ間で
メモリ空間を動的に割り付ける実施例を示したが、これ
に限定されることなく、主メモリに周辺装置のバッファ
用メモリ空間を割り付けたり、あるいは逆に主メモリの
容量が足りなくなった場合には空いている周辺装置用の
バッファメモリにオーバーフロー分の記憶エリアを割り
付けたりすることも可能である。

［発明の効果］ 以上の説明から１１らかなように、本発明によれば、主
記憶手段と、接続、される周辺装置の情報バッファ用と
して用いられる記憶手段を有する情報処理装置において
、前記記憶手段のメモリ空間を動的に管理する制御手段
を設け、この制御手段により前記主記憶手段とバッファ
用記憶ト段の両方のメモリ空間を動的に管理することに
より主記憶手段をバー、ファ用メモリ空間として、バッ
ファ用記憶手段を主記憶空間として、あるいは一つの周
辺装置用のバッファ用記憶手段を他の周辺装置用のバッ
ファ用メモリ空間として共用させる構成　。

を採用しているので、従来固定的に用いられていた周辺
装置用のバッファメモリを動的に管理し、メモリ空間を
有効に使用することができるので、必要とされるメモリ
６是な低減できるという利点がある。また、このような
動的管理によって周辺装置の数や仕様が変更になった場
合でも、容易に新しい周辺装置に適用できるという利点
がある。

【図面の簡単な説明】

第１図は本発明を採用した情報処理装置の構造を示した
ブロック図、第２図は第１図のＭＭＵの構造を示したブ
ロック図、第３図はＭＭＵの出力情報を示した説明図、
第４図、第５図は第１図の構成における処理手順を示し
たフローチャート図、第６図、第７図はそれぞれ従来お
よび本発明によるメモリ空間の割り付けを示した説明図
である。 ｌ・・・ＭＰＵ　　　　　　２・・・論理アドレスバス
３・・・ＭＭＵ　　　　　　５・・・物理アドレスバス
７・・・ハードディスク　８・・・フロッピーディスク
ｌＯ・・・ＣＲＴ　　　　　１２・・・キーボード１３
・・・ポインティングデバイス １５・・・イメージプリンタ １６・・・イメージスキャナ １８・・・光学ディスク ２０・・・ローカルエリ°アネットワークＭＩＮＭ７・
・・メモリ ５１言釦■で了ド１ス ＭＭＵのプロ５１，７区 第２図 第３図 −（％ＪＦ） Σ　　Σ　Σ　Σ　Σ ５ａｐｕ”。

Claims (1)

【特許請求の範囲】
1. 主記憶手段と、接続される周辺装置の情報バッファ用と
   して用いられる記憶手段を有する情報処理装置において
   、前記記憶手段のメモリ空間を動的に管理する制御手段
   を設け、この制御手段により前記主記憶手段とバッファ
   用記憶手段の両方のメモリ空間を動的に管理することに
   より主記憶手段をバッファ用メモリ空間として、バッフ
   ァ用記憶手段を主記憶空間として、あるいは一つの周辺
   装置用のバッファ用記憶手段を他の周辺装置用のバッフ
   ァ用メモリ空間として共用させることを特徴とする情報
   処理装置。