JP3268980B2 - データ・バッファリング・システム - Google Patents
データ・バッファリング・システムInfo
- Publication number
- JP3268980B2 JP3268980B2 JP23160196A JP23160196A JP3268980B2 JP 3268980 B2 JP3268980 B2 JP 3268980B2 JP 23160196 A JP23160196 A JP 23160196A JP 23160196 A JP23160196 A JP 23160196A JP 3268980 B2 JP3268980 B2 JP 3268980B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- ring
- pointer
- data
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0676—Magnetic disk device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えばコンピュー
タ・システムがシステム外部から受信したデータをファ
イル化してセーブする際に、受信データの一時保持のた
めに用いられるデータ・バッファリング・システムに係
り、特に、受信データの書き込み速度と読み出し速度の
ギャップを吸収するために、バッファ・メモリをリング
・バッファ構成にしたデータ・バッファリング・システ
ムに関する。更に詳しくは、本発明は、リング・バッフ
ァ・サイズの巨大化に伴うスワッピングの問題を解消す
るデータ・バッファリング・システムに関する。
タ・システムがシステム外部から受信したデータをファ
イル化してセーブする際に、受信データの一時保持のた
めに用いられるデータ・バッファリング・システムに係
り、特に、受信データの書き込み速度と読み出し速度の
ギャップを吸収するために、バッファ・メモリをリング
・バッファ構成にしたデータ・バッファリング・システ
ムに関する。更に詳しくは、本発明は、リング・バッフ
ァ・サイズの巨大化に伴うスワッピングの問題を解消す
るデータ・バッファリング・システムに関する。
【０００２】
【従来の技術】昨今の技術革新に伴い、デスクトップ
型、ノートブック型など各種パーソナル・コンピュータ
（ＰＣ）が開発され、広範に普及してきている。最近で
は、ＰＣの適用分野もますます拡大してきている。
型、ノートブック型など各種パーソナル・コンピュータ
（ＰＣ）が開発され、広範に普及してきている。最近で
は、ＰＣの適用分野もますます拡大してきている。
【０００３】例えばＰＣに通信用アダプタ・カードを装
着して通信媒体と接続すれば情報通信機器として利用可
能となる。また、ＰＣにＤＣＤ（データ・チャネル・デ
コーダ）アダプタ・カードを装着すれば、ＰＣは衛星デ
ータ放送受信システムとして稼働し、衛星データ放送を
受信することができる。
着して通信媒体と接続すれば情報通信機器として利用可
能となる。また、ＰＣにＤＣＤ（データ・チャネル・デ
コーダ）アダプタ・カードを装着すれば、ＰＣは衛星デ
ータ放送受信システムとして稼働し、衛星データ放送を
受信することができる。
【０００４】図７には、ＰＣが衛星放送データをファイ
ルとして取り込む様子を概略的に示している。衛星放送
データは、例えは２８８ビット長のパケット（より具体
的には、データの実体である２３バイトの他にチェック
・ビットを含む。以下同様）の形態で伝送される。ＤＣ
Ｄアダプタが受信したパケットは、ＤＣＤアダプタ用デ
バイス・ドライバ（仮称）が持つ３２Ｋバイト・サイズ
のデータ・バッファに順次蓄積される。オペレーティン
グ・システム（ＯＳ）内に設けられたアプリケーション
・プログラミング・インターフェース（ＡＰＩ：システ
ム・コールの一種）は、データ・バッファに蓄積された
パケット・データを組み立ててデータ・グループ化する
とともに、データ・グループをファイルとしてハード・
ディスクにセーブするようになっている。ここで言う
「データ・グループ」とは、意味のあるデータのまとま
りのことであり、例えば動画１フレーム分に相当する。
但し、データ・グループの区切りは、基本的にオリジナ
ル・データの作成者の意図や好みに基づくものであり、
データ・グループのサイズやパケット数は可変である。
例えば動画を含む長大なデータ・グループは最大１６Ｍ
バイトに上ることも稀ではない。
ルとして取り込む様子を概略的に示している。衛星放送
データは、例えは２８８ビット長のパケット（より具体
的には、データの実体である２３バイトの他にチェック
・ビットを含む。以下同様）の形態で伝送される。ＤＣ
Ｄアダプタが受信したパケットは、ＤＣＤアダプタ用デ
バイス・ドライバ（仮称）が持つ３２Ｋバイト・サイズ
のデータ・バッファに順次蓄積される。オペレーティン
グ・システム（ＯＳ）内に設けられたアプリケーション
・プログラミング・インターフェース（ＡＰＩ：システ
ム・コールの一種）は、データ・バッファに蓄積された
パケット・データを組み立ててデータ・グループ化する
とともに、データ・グループをファイルとしてハード・
ディスクにセーブするようになっている。ここで言う
「データ・グループ」とは、意味のあるデータのまとま
りのことであり、例えば動画１フレーム分に相当する。
但し、データ・グループの区切りは、基本的にオリジナ
ル・データの作成者の意図や好みに基づくものであり、
データ・グループのサイズやパケット数は可変である。
例えば動画を含む長大なデータ・グループは最大１６Ｍ
バイトに上ることも稀ではない。
【０００５】なお、データ・グループ化やファイル・セ
ービング作業は、アプリケーション・プログラム（例え
ば「衛星データ放送受信アプリケーション（仮称）」）
がＡＰＩを介さず直接行ってもよい。また、２３バイト
なるパケット長や、３２Ｋバイトなるバッファ・メモリ
・サイズは、今日に至る通信技術の慣習に拠る設計事項
に過ぎない。
ービング作業は、アプリケーション・プログラム（例え
ば「衛星データ放送受信アプリケーション（仮称）」）
がＡＰＩを介さず直接行ってもよい。また、２３バイト
なるパケット長や、３２Ｋバイトなるバッファ・メモリ
・サイズは、今日に至る通信技術の慣習に拠る設計事項
に過ぎない。
【０００６】受信データをデータ・バッファに書き込む
動作と、これをデータ・バッファから読み出してデータ
・グループ化する動作は、殆どの場合、同期的に行われ
ているのが実情である。書き込み動作と読み出し動作の
同期がとれている場合に限れば、データ・バッファを
「ピンポン・バッファ」構成にすることが可能である
（図８（ａ）参照）。ピンポン・バッファとは、２個の
バッファ・メモリからなり、一方のバッファがデータ読
み出し用に使用されている間は他方をデータ書き込み用
に使用する、というものである。ピンポン・バッファ
は、各バッファ・メモリの使用頻度が高く、スワッピン
グが起きにくいという点で優れている。
動作と、これをデータ・バッファから読み出してデータ
・グループ化する動作は、殆どの場合、同期的に行われ
ているのが実情である。書き込み動作と読み出し動作の
同期がとれている場合に限れば、データ・バッファを
「ピンポン・バッファ」構成にすることが可能である
（図８（ａ）参照）。ピンポン・バッファとは、２個の
バッファ・メモリからなり、一方のバッファがデータ読
み出し用に使用されている間は他方をデータ書き込み用
に使用する、というものである。ピンポン・バッファ
は、各バッファ・メモリの使用頻度が高く、スワッピン
グが起きにくいという点で優れている。
【０００７】ところが、データ・バッファの書き込み動
作と読み出し動作は、常に同期しているとは限らない。
何故ならば、ハード・ディスクにファイル・セーブする
ときには、メモリ・アクセスとは異って比較的長時間を
要する結果としてデータ読み出し動作の方が滞り、非同
期状態となるからである。上述のピンポン・バッファ
は、書き込み動作と読み出し動作の速度差を吸収するこ
とはできない。もしデータの書き込み動作を待たせれ
ば、受信データの取り零しを起こしてしまう。また、ま
た、読み出しの完了を待たず次の受信データを書き込め
ば、読み出し前の受信データが失われることとなる。
作と読み出し動作は、常に同期しているとは限らない。
何故ならば、ハード・ディスクにファイル・セーブする
ときには、メモリ・アクセスとは異って比較的長時間を
要する結果としてデータ読み出し動作の方が滞り、非同
期状態となるからである。上述のピンポン・バッファ
は、書き込み動作と読み出し動作の速度差を吸収するこ
とはできない。もしデータの書き込み動作を待たせれ
ば、受信データの取り零しを起こしてしまう。また、ま
た、読み出しの完了を待たず次の受信データを書き込め
ば、読み出し前の受信データが失われることとなる。
【０００８】このため、受信データのバッファリングに
は、いわゆる「リング・バッファ」を用いることが好ま
しいと考えられている。ここで、「リング・バッファ」
とは各バッファ・メモリ内をポインタで制御し、先頭バ
ッファと最終バッファをリングのように繋げたバッファ
リング方式のことであり、上限アドレスから順次書き込
んで行き、下限アドレスまで到達したら再び上限アドレ
スにジャンプして書き込めるように制御されるようにな
っている。図８（ｂ）には、リング・バッファにより受
信データを一時保持する様子を模式的に示している。リ
ング・バッファは、概念上は、複数のバッファ・メモリ
がリング状に並べられており、データの読み出しポイン
タが書き込みポインタを追いかける様にして動作する。
は、いわゆる「リング・バッファ」を用いることが好ま
しいと考えられている。ここで、「リング・バッファ」
とは各バッファ・メモリ内をポインタで制御し、先頭バ
ッファと最終バッファをリングのように繋げたバッファ
リング方式のことであり、上限アドレスから順次書き込
んで行き、下限アドレスまで到達したら再び上限アドレ
スにジャンプして書き込めるように制御されるようにな
っている。図８（ｂ）には、リング・バッファにより受
信データを一時保持する様子を模式的に示している。リ
ング・バッファは、概念上は、複数のバッファ・メモリ
がリング状に並べられており、データの読み出しポイン
タが書き込みポインタを追いかける様にして動作する。
【０００９】ＡＰＩは、ＤＣＤアダプタが受信したパケ
ット・データを、３２Ｋバイト単位で、２〜５回／秒程
度の頻度で読み出して、書き込みポインタで指示された
バッファ・メモリに書き込めばよい。また、ＡＰＩは、
読み出しポインタで指示されたバッファ・メモリから受
信データを逐次取り出して、データ・グループ・バッフ
ァ上でデータ・グループ化し、ハード・ディスクにファ
イル・セーブすればよい。データ・グループのサイズは
概して一定でなく、巨大なデータ・グループを捌くとき
には読み出し動作が滞ってしまう。このようなリング・
バッファ構成を採用すれば、書き込み動作と読み出し動
作の速度差を吸収することが可能なことは、当業者であ
れば理解できよう。
ット・データを、３２Ｋバイト単位で、２〜５回／秒程
度の頻度で読み出して、書き込みポインタで指示された
バッファ・メモリに書き込めばよい。また、ＡＰＩは、
読み出しポインタで指示されたバッファ・メモリから受
信データを逐次取り出して、データ・グループ・バッフ
ァ上でデータ・グループ化し、ハード・ディスクにファ
イル・セーブすればよい。データ・グループのサイズは
概して一定でなく、巨大なデータ・グループを捌くとき
には読み出し動作が滞ってしまう。このようなリング・
バッファ構成を採用すれば、書き込み動作と読み出し動
作の速度差を吸収することが可能なことは、当業者であ
れば理解できよう。
【００１０】
【発明が解決しようとする課題】リング・バッファのサ
イズは、バッファからのデータ読み出しの遅延に対して
充分余裕を持ったものである必要がある。例えば生成さ
れたデータ・グループが最大サイズの１６Ｍバイトとな
った場合には、該データ・グループをハード・ディスク
にファイル・セーブするには１分程度の時間を要する。
このファイル・セーブ作業の間、データ・グループの生
成すなわちバッファからのデータ読み出し作業は中断さ
れる。一方、１分間に電波が伝送するデータ量は８Ｍバ
イト程度である。したがって、データ読み出しが中断さ
れる最大期間の受信データを確保するためには、８Ｍバ
イト・サイズのリング・バッファ（すなわち３２Ｋバイ
トのバッファ・メモリを２５６個）備える必要がある。
イズは、バッファからのデータ読み出しの遅延に対して
充分余裕を持ったものである必要がある。例えば生成さ
れたデータ・グループが最大サイズの１６Ｍバイトとな
った場合には、該データ・グループをハード・ディスク
にファイル・セーブするには１分程度の時間を要する。
このファイル・セーブ作業の間、データ・グループの生
成すなわちバッファからのデータ読み出し作業は中断さ
れる。一方、１分間に電波が伝送するデータ量は８Ｍバ
イト程度である。したがって、データ読み出しが中断さ
れる最大期間の受信データを確保するためには、８Ｍバ
イト・サイズのリング・バッファ（すなわち３２Ｋバイ
トのバッファ・メモリを２５６個）備える必要がある。
【００１１】ところが、８Ｍバイトのリング・バッファ
をＰＣの物理メモリ上に常駐させることは殆ど不可能に
近い。物理メモリをリング・バッファ以外の目的に割り
当てる必要があること（例えばデータ・グループ生成用
のバッファとして１６Ｍバイトが必要である）、及び、
通常のＰＣに標準装備されるメモリ・サイズが精々１６
Ｍバイト又は３２Ｍバイト程度であることなどを勘案す
れば、衛星データ放送受信システムとして用いられたＰ
Ｃの物理メモリが不足状態にあることは明白であろう。
をＰＣの物理メモリ上に常駐させることは殆ど不可能に
近い。物理メモリをリング・バッファ以外の目的に割り
当てる必要があること（例えばデータ・グループ生成用
のバッファとして１６Ｍバイトが必要である）、及び、
通常のＰＣに標準装備されるメモリ・サイズが精々１６
Ｍバイト又は３２Ｍバイト程度であることなどを勘案す
れば、衛星データ放送受信システムとして用いられたＰ
Ｃの物理メモリが不足状態にあることは明白であろう。
【００１２】物理メモリが不足したことの帰結として、
当然、不要（若しくは古い）データのハード・ディスク
への追い出しすなわちスワップ・アウトが敢行される。
すなわち、リング・バッファ中の一部のバッファ・メモ
リしか物理メモリ上に置くことはできず、残りのバッフ
ァ・メモリはハード・ディスクに追い出されてしまう訳
である（図９参照）。
当然、不要（若しくは古い）データのハード・ディスク
への追い出しすなわちスワップ・アウトが敢行される。
すなわち、リング・バッファ中の一部のバッファ・メモ
リしか物理メモリ上に置くことはできず、残りのバッフ
ァ・メモリはハード・ディスクに追い出されてしまう訳
である（図９参照）。
【００１３】スワップ・アウト・データの決定は、一般
には、ＬＲＵ（Least Recently Used）法、すなわち最
近使われなかったものを追い出すという論理が適用され
る。ここで、巨大なリング・バッファ（例えば３２Ｋバ
イトのバッファ・メモリを２５６個持った８Ｍバイト・
リング・バッファ）にＬＲＵ法を適用した場合を図９を
例にとって説明する。同図において、斜線部は未処理
（すなわちデータ・グループ化されていない）データが
書き込まれたバッファ・メモリ領域であり、点線で囲ま
れた部分は物理メモリ上に存在するバッファ・メモリ領
域であるものとする。
には、ＬＲＵ（Least Recently Used）法、すなわち最
近使われなかったものを追い出すという論理が適用され
る。ここで、巨大なリング・バッファ（例えば３２Ｋバ
イトのバッファ・メモリを２５６個持った８Ｍバイト・
リング・バッファ）にＬＲＵ法を適用した場合を図９を
例にとって説明する。同図において、斜線部は未処理
（すなわちデータ・グループ化されていない）データが
書き込まれたバッファ・メモリ領域であり、点線で囲ま
れた部分は物理メモリ上に存在するバッファ・メモリ領
域であるものとする。
【００１４】リング・バッファにおいてはバッファ・メ
モリはリングに沿って順繰りに使用される。したがっ
て、最も過去に使用されたバッファ・メモリは、次のデ
ータ書き込みに使用されるバッファ・メモリであり、ス
ワップ・アウトされている可能性が非常に高い。この結
果、書き込みポインタで指示されたバッファ・メモリを
物理メモリ上に存在させるためには、バッファ・メモリ
に該当するデータをスワップ・インしなければならな
い。すなわち、リングを周回するときには、バッファ・
メモリを進める都度、必ずスワッピングが発生する訳で
ある。しかも、このときのスワップ・イン・データは、
既にデータ・グループ化された無効データである。メモ
リ空間の管理は、一般に、ＯＳのサブシステムの１つで
あるメモリ・マネージャが行う。メモリ・マネージャ
は、ＡＰＩとは無関係にスワッピング作業を管理してお
り、どのバッファ・メモリが使用済みかを掌握できない
ため、このような無効データのスワッピングを止めるこ
とはできない。このような無駄なデータの無益なスワッ
ピング作業はシステムにとって無駄なストレスになるこ
とは言うまでもない。
モリはリングに沿って順繰りに使用される。したがっ
て、最も過去に使用されたバッファ・メモリは、次のデ
ータ書き込みに使用されるバッファ・メモリであり、ス
ワップ・アウトされている可能性が非常に高い。この結
果、書き込みポインタで指示されたバッファ・メモリを
物理メモリ上に存在させるためには、バッファ・メモリ
に該当するデータをスワップ・インしなければならな
い。すなわち、リングを周回するときには、バッファ・
メモリを進める都度、必ずスワッピングが発生する訳で
ある。しかも、このときのスワップ・イン・データは、
既にデータ・グループ化された無効データである。メモ
リ空間の管理は、一般に、ＯＳのサブシステムの１つで
あるメモリ・マネージャが行う。メモリ・マネージャ
は、ＡＰＩとは無関係にスワッピング作業を管理してお
り、どのバッファ・メモリが使用済みかを掌握できない
ため、このような無効データのスワッピングを止めるこ
とはできない。このような無駄なデータの無益なスワッ
ピング作業はシステムにとって無駄なストレスになるこ
とは言うまでもない。
【００１５】データ・グループが最大の１６Ｍバイトと
なることはごく稀であり、通常は、物理メモリ上に常駐
できる程度の個数のバッファ・メモリを用いて同期的に
受信データを処理することができる。リング・バッファ
のサイズを巨大化させたがばかりに、受信データを書き
込む度にリング上を順繰り移動して、スワッピングを引
き起こしてしまうことになる。また、各バッファ・メモ
リの使用効率も当然低くなる。しかしながら、最大サイ
ズのデータ・グループ処理時におけるデータ保全を考量
すれば、リング・バッファを巨大化せざるを得ない。
なることはごく稀であり、通常は、物理メモリ上に常駐
できる程度の個数のバッファ・メモリを用いて同期的に
受信データを処理することができる。リング・バッファ
のサイズを巨大化させたがばかりに、受信データを書き
込む度にリング上を順繰り移動して、スワッピングを引
き起こしてしまうことになる。また、各バッファ・メモ
リの使用効率も当然低くなる。しかしながら、最大サイ
ズのデータ・グループ処理時におけるデータ保全を考量
すれば、リング・バッファを巨大化せざるを得ない。
【００１６】ハード・ディスクへのアクセスを要するス
ワッピングは、システムにとって多大なオーバーヘッド
である。上記の説明はＤＣＤアダプタを１ポート持った
場合の話であり、ＤＣＤアダプタを４ポート持った場合
にはスワッピングの機会も４倍に増える。この結果、ス
ワッピングが常態化するおそれがあり、延いては受信デ
ータの処理の遅れや取り零しを招来しかねない。
ワッピングは、システムにとって多大なオーバーヘッド
である。上記の説明はＤＣＤアダプタを１ポート持った
場合の話であり、ＤＣＤアダプタを４ポート持った場合
にはスワッピングの機会も４倍に増える。この結果、ス
ワッピングが常態化するおそれがあり、延いては受信デ
ータの処理の遅れや取り零しを招来しかねない。
【００１７】本発明は以上のような問題点に着目したも
のであり、その目的は、例えばコンピュータ・システム
がシステム外部から受信したデータをファイル化してセ
ーブする際に、受信データの一時保持のために用いられ
る、優れたデータ・バッファリング・システムを提供す
ることにある。
のであり、その目的は、例えばコンピュータ・システム
がシステム外部から受信したデータをファイル化してセ
ーブする際に、受信データの一時保持のために用いられ
る、優れたデータ・バッファリング・システムを提供す
ることにある。
【００１８】本発明の更なる目的は、受信データの一時
保持のために用いられるデータ・バッファリング・シス
テムであって、受信データの書き込み速度と読み出し速
度のギャップを吸収するために、バッファ・メモリをリ
ング・バッファ構成にした、優れたデータ・バッファリ
ング・システムを提供することにある。
保持のために用いられるデータ・バッファリング・シス
テムであって、受信データの書き込み速度と読み出し速
度のギャップを吸収するために、バッファ・メモリをリ
ング・バッファ構成にした、優れたデータ・バッファリ
ング・システムを提供することにある。
【００１９】本発明の更なる目的は、膨大量の受信デー
タを一時的に保持するためにリング・バッファ構成にし
たデータ・バッファリング・システムであって、リング
・バッファ・サイズの巨大化に伴うハード・ディスクへ
のスワッピングの問題を解消することができる、優れた
データ・バッファリング・システムを提供することにあ
る。
タを一時的に保持するためにリング・バッファ構成にし
たデータ・バッファリング・システムであって、リング
・バッファ・サイズの巨大化に伴うハード・ディスクへ
のスワッピングの問題を解消することができる、優れた
データ・バッファリング・システムを提供することにあ
る。
【００２０】
【課題を解決するための手段】本発明は、上記課題を参
酌してなされたものであり、その第１の側面は、コンピ
ュータ・システムの物理メモリを利用してデータ・バッ
ファリングを行うためのデータ・バッファリング・シス
テムであって、（ａ）メモリ空間上に設けられた複数の
バッファ・メモリと、（ｂ）バッファ・メモリをリング
状に連結してなる第１のリング・バッファと、（ｃ）複
数の第１のリング・バッファをリング状に連結してなる
第２のリング・バッファと、（ｄ）各第１のリング・バ
ッファ内に設けられた、次の読み出しバッファ・メモリ
位置を指示するための第１の読み出しポインタと、
（ｅ）各第１のリング・バッファ内に設けられた、次の
書き込みバッファ・メモリ位置を指示するための第１の
書き込みポインタと、（ｆ）現在バッファ・メモリから
の読み出しが行われている第１のリング・バッファ位置
を指示するための第２の読み出しポインタと、（ｇ）現
在バッファ・メモリへの書き込みが行われている第１の
リング・バッファ位置を指示するための第２の書き込み
ポインタと、を具備することを特徴とするデータ・バッ
ファリング・システムである。
酌してなされたものであり、その第１の側面は、コンピ
ュータ・システムの物理メモリを利用してデータ・バッ
ファリングを行うためのデータ・バッファリング・シス
テムであって、（ａ）メモリ空間上に設けられた複数の
バッファ・メモリと、（ｂ）バッファ・メモリをリング
状に連結してなる第１のリング・バッファと、（ｃ）複
数の第１のリング・バッファをリング状に連結してなる
第２のリング・バッファと、（ｄ）各第１のリング・バ
ッファ内に設けられた、次の読み出しバッファ・メモリ
位置を指示するための第１の読み出しポインタと、
（ｅ）各第１のリング・バッファ内に設けられた、次の
書き込みバッファ・メモリ位置を指示するための第１の
書き込みポインタと、（ｆ）現在バッファ・メモリから
の読み出しが行われている第１のリング・バッファ位置
を指示するための第２の読み出しポインタと、（ｇ）現
在バッファ・メモリへの書き込みが行われている第１の
リング・バッファ位置を指示するための第２の書き込み
ポインタと、を具備することを特徴とするデータ・バッ
ファリング・システムである。
【００２１】また、本発明の第２の側面は、コンピュー
タ・システムの物理メモリを利用してデータ・バッファ
リングを行うためのデータ・バッファリング・システム
であって、（ａ）メモリ空間上に設けられた複数のバッ
ファ・メモリと、（ｂ）バッファ・メモリをリング状に
連結してなる第１のリング・バッファと、（ｃ）複数の
第１のリング・バッファをリング状に連結してなる第２
のリング・バッファと、（ｄ）各第１のリング・バッフ
ァ内に設けられた、次の読み出しバッファ・メモリ位置
を指示するための第１の読み出しポインタと、（ｅ）各
第１のリング・バッファ内に設けられた、次の書き込み
バッファ・メモリ位置を指示するための第１の書き込み
ポインタと、（ｆ）現在バッファ・メモリからの読み出
しが行われている第１のリング・バッファ位置を指示す
るための第２の読み出しポインタと、（ｇ）現在バッフ
ァ・メモリへの書き込みが行われている第１のリング・
バッファ位置を指示するための第２の書き込みポインタ
と、（ｈ）前記コンピュータ・システムに付設された外
部記憶装置と、（ｉ）バッファ・メモリの内容を前記物
理メモリと前記外部記憶装置の間でスワッピングさせる
ためのスワッピング手段と、を具備することを特徴とす
るデータ・バッファリング・システムである。
タ・システムの物理メモリを利用してデータ・バッファ
リングを行うためのデータ・バッファリング・システム
であって、（ａ）メモリ空間上に設けられた複数のバッ
ファ・メモリと、（ｂ）バッファ・メモリをリング状に
連結してなる第１のリング・バッファと、（ｃ）複数の
第１のリング・バッファをリング状に連結してなる第２
のリング・バッファと、（ｄ）各第１のリング・バッフ
ァ内に設けられた、次の読み出しバッファ・メモリ位置
を指示するための第１の読み出しポインタと、（ｅ）各
第１のリング・バッファ内に設けられた、次の書き込み
バッファ・メモリ位置を指示するための第１の書き込み
ポインタと、（ｆ）現在バッファ・メモリからの読み出
しが行われている第１のリング・バッファ位置を指示す
るための第２の読み出しポインタと、（ｇ）現在バッフ
ァ・メモリへの書き込みが行われている第１のリング・
バッファ位置を指示するための第２の書き込みポインタ
と、（ｈ）前記コンピュータ・システムに付設された外
部記憶装置と、（ｉ）バッファ・メモリの内容を前記物
理メモリと前記外部記憶装置の間でスワッピングさせる
ためのスワッピング手段と、を具備することを特徴とす
るデータ・バッファリング・システムである。
【００２２】また、本発明の第３の側面は、コンピュー
タ・システムの物理メモリを利用してデータ・バッファ
リングを行うためのデータ・バッファリング・システム
であって、（ａ）メモリ空間上に設けられた複数のバッ
ファ・メモリと、（ｂ）バッファ・メモリをリング状に
連結してなる第１のリング・バッファと、（ｃ）複数の
第１のリング・バッファをリング状に連結してなる第２
のリング・バッファと、（ｄ）各第１のリング・バッフ
ァ内に設けられた、次の読み出しバッファ・メモリ位置
を指示するための第１の読み出しポインタと、（ｅ）各
第１のリング・バッファ内に設けられた、次の書き込み
バッファ・メモリ位置を指示するための第１の書き込み
ポインタと、（ｆ）現在バッファ・メモリからの読み出
しが行われている第１のリング・バッファ位置を指示す
るための第２の読み出しポインタと、（ｇ）現在バッフ
ァ・メモリへの書き込みが行われている第１のリング・
バッファ位置を指示するための第２の書き込みポインタ
と、（ｈ）現在第２の書き込みポインタで指示されてい
る第１のリング・バッファにおいて第１の書き込みポイ
ンタが第１の読み出しポインタの１つ手前のバッファ・
メモリを指示しているかどうかを判断し、１つ手前でな
ければ第１の書き込みポインタで指示されたバッファ・
メモリにデータを書き込むとともに第１の書き込みポイ
ンタを次のバッファ・メモリに進め、１つ手前であれば
第２の書き込みポインタを次の第１のリング・バッファ
に進める、書き込み制御手段と、を具備することを特徴
とするデータ・バッファリング・システムである。
タ・システムの物理メモリを利用してデータ・バッファ
リングを行うためのデータ・バッファリング・システム
であって、（ａ）メモリ空間上に設けられた複数のバッ
ファ・メモリと、（ｂ）バッファ・メモリをリング状に
連結してなる第１のリング・バッファと、（ｃ）複数の
第１のリング・バッファをリング状に連結してなる第２
のリング・バッファと、（ｄ）各第１のリング・バッフ
ァ内に設けられた、次の読み出しバッファ・メモリ位置
を指示するための第１の読み出しポインタと、（ｅ）各
第１のリング・バッファ内に設けられた、次の書き込み
バッファ・メモリ位置を指示するための第１の書き込み
ポインタと、（ｆ）現在バッファ・メモリからの読み出
しが行われている第１のリング・バッファ位置を指示す
るための第２の読み出しポインタと、（ｇ）現在バッフ
ァ・メモリへの書き込みが行われている第１のリング・
バッファ位置を指示するための第２の書き込みポインタ
と、（ｈ）現在第２の書き込みポインタで指示されてい
る第１のリング・バッファにおいて第１の書き込みポイ
ンタが第１の読み出しポインタの１つ手前のバッファ・
メモリを指示しているかどうかを判断し、１つ手前でな
ければ第１の書き込みポインタで指示されたバッファ・
メモリにデータを書き込むとともに第１の書き込みポイ
ンタを次のバッファ・メモリに進め、１つ手前であれば
第２の書き込みポインタを次の第１のリング・バッファ
に進める、書き込み制御手段と、を具備することを特徴
とするデータ・バッファリング・システムである。
【００２３】第３の側面に係るデータ・バッファリング
・システムにおいて、前記書き込み制御手段は、第２の
書き込みポインタを次の第１のリング・バッファに進め
る前に、第２の書き込みポインタが第２の読み出しポイ
ンタの１つ手前と一致するかどうかを判断し、一致する
場合には、バッファ満杯状態と判断して第２の書き込み
ポインタを進めずデータ書き込み動作を見送るようにし
てもよい。
・システムにおいて、前記書き込み制御手段は、第２の
書き込みポインタを次の第１のリング・バッファに進め
る前に、第２の書き込みポインタが第２の読み出しポイ
ンタの１つ手前と一致するかどうかを判断し、一致する
場合には、バッファ満杯状態と判断して第２の書き込み
ポインタを進めずデータ書き込み動作を見送るようにし
てもよい。
【００２４】また、本発明の第４の側面は、コンピュー
タ・システムの物理メモリを利用してデータ・バッファ
リングを行うためのデータ・バッファリング・システム
であって、（ａ）メモリ空間上に設けられた複数のバッ
ファ・メモリと、（ｂ）バッファ・メモリをリング状に
連結してなる第１のリング・バッファと、（ｃ）複数の
第１のリング・バッファをリング状に連結してなる第２
のリング・バッファと、（ｄ）各第１のリング・バッフ
ァ内に設けられた、次の読み出しバッファ・メモリ位置
を指示するための第１の読み出しポインタと、（ｅ）各
第１のリング・バッファ内に設けられた、次の書き込み
バッファ・メモリ位置を指示するための第１の書き込み
ポインタと、（ｆ）現在バッファ・メモリからの読み出
しが行われている第１のリング・バッファ位置を指示す
るための第２の読み出しポインタと、（ｇ）現在バッフ
ァ・メモリへの書き込みが行われている第１のリング・
バッファ位置を指示するための第２の書き込みポインタ
と、（ｈ）現在第２の読み出しポインタで指示されてい
る第１のリング・バッファにおいて第１の読み出しポイ
ンタが第１の書き込みポインタと同じバッファ・メモリ
を指示しているかどうかを判断し、異なれば第１の読み
出しポインタで指示されたバッファ・メモリからデータ
を読み出し、同じであれば第２の読み出しポインタを次
の第１のリング・バッファに進める、読み出し制御手段
と、を具備することを特徴とするデータ・バッファリン
グ・システムである。
タ・システムの物理メモリを利用してデータ・バッファ
リングを行うためのデータ・バッファリング・システム
であって、（ａ）メモリ空間上に設けられた複数のバッ
ファ・メモリと、（ｂ）バッファ・メモリをリング状に
連結してなる第１のリング・バッファと、（ｃ）複数の
第１のリング・バッファをリング状に連結してなる第２
のリング・バッファと、（ｄ）各第１のリング・バッフ
ァ内に設けられた、次の読み出しバッファ・メモリ位置
を指示するための第１の読み出しポインタと、（ｅ）各
第１のリング・バッファ内に設けられた、次の書き込み
バッファ・メモリ位置を指示するための第１の書き込み
ポインタと、（ｆ）現在バッファ・メモリからの読み出
しが行われている第１のリング・バッファ位置を指示す
るための第２の読み出しポインタと、（ｇ）現在バッフ
ァ・メモリへの書き込みが行われている第１のリング・
バッファ位置を指示するための第２の書き込みポインタ
と、（ｈ）現在第２の読み出しポインタで指示されてい
る第１のリング・バッファにおいて第１の読み出しポイ
ンタが第１の書き込みポインタと同じバッファ・メモリ
を指示しているかどうかを判断し、異なれば第１の読み
出しポインタで指示されたバッファ・メモリからデータ
を読み出し、同じであれば第２の読み出しポインタを次
の第１のリング・バッファに進める、読み出し制御手段
と、を具備することを特徴とするデータ・バッファリン
グ・システムである。
【００２５】第４の側面に係るデータ・バッファリング
・システムにおいて、前記読み出し制御手段は、第２の
読み出しポインタを次の第１のリング・バッファに進め
る前に、第２の読み出しポインタが第２の書き込みポイ
ンタと一致するかどうかを判断し、一致する場合には、
バッファ空状態と判断して第２の読み出しポインタを進
めずデータ読み出し動作を見送るようにしてもよい。
・システムにおいて、前記読み出し制御手段は、第２の
読み出しポインタを次の第１のリング・バッファに進め
る前に、第２の読み出しポインタが第２の書き込みポイ
ンタと一致するかどうかを判断し、一致する場合には、
バッファ空状態と判断して第２の読み出しポインタを進
めずデータ読み出し動作を見送るようにしてもよい。
【００２６】また、本発明の第５の側面は、コンピュー
タ・システムが、自身の物理メモリを利用して、システ
ム外部から受信したデータをバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、（ｃ）複数の第１のリング・バ
ッファをリング状に連結してなる第２のリング・バッフ
ァと、（ｄ）各第１のリング・バッファ内に設けられ
た、次の読み出しバッファ・メモリ位置を指示するため
の第１の読み出しポインタと、（ｅ）各第１のリング・
バッファ内に設けられた、次の書き込みバッファ・メモ
リ位置を指示するための第１の書き込みポインタと、
（ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、（ｇ）現在バッファ・メモリへ
の書き込みが行われている第１のリング・バッファ位置
を指示するための第２の書き込みポインタと、を具備す
ることを特徴とするデータ・バッファリング・システム
である。
タ・システムが、自身の物理メモリを利用して、システ
ム外部から受信したデータをバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、（ｃ）複数の第１のリング・バ
ッファをリング状に連結してなる第２のリング・バッフ
ァと、（ｄ）各第１のリング・バッファ内に設けられ
た、次の読み出しバッファ・メモリ位置を指示するため
の第１の読み出しポインタと、（ｅ）各第１のリング・
バッファ内に設けられた、次の書き込みバッファ・メモ
リ位置を指示するための第１の書き込みポインタと、
（ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、（ｇ）現在バッファ・メモリへ
の書き込みが行われている第１のリング・バッファ位置
を指示するための第２の書き込みポインタと、を具備す
ることを特徴とするデータ・バッファリング・システム
である。
【００２７】また、本発明の第６の側面は、コンピュー
タ・システムが、自身の物理メモリを利用して、システ
ム外部から受信したデータをバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）複数のバッファ・メモリをリング状に連結してな
る第１のリング・バッファと、（ｃ）複数の第１のリン
グ・バッファをリング状に連結してなる第２のリング・
バッファと、（ｄ）各第１のリング・バッファ内に設け
られた、次の読み出しバッファ・メモリ位置を指示する
ための第１の読み出しポインタと、（ｅ）各第１のリン
グ・バッファ内に設けられた、次の書き込みバッファ・
メモリ位置を指示するための第１の書き込みポインタ
と、（ｆ）現在バッファ・メモリからの読み出しが行わ
れている第１のリング・バッファ位置を指示するための
第２の読み出しポインタと、（ｇ）現在バッファ・メモ
リへの書き込みが行われている第１のリング・バッファ
位置を指示するための第２の書き込みポインタと、
（ｈ）前記コンピュータ・システムに付設された外部記
憶装置と、（ｉ）バッファ・メモリの内容を前記物理メ
モリと前記外部記憶装置の間でスワッピングさせるため
のスワッピング手段と、を具備することを特徴とするデ
ータ・バッファリング・システムである。
タ・システムが、自身の物理メモリを利用して、システ
ム外部から受信したデータをバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）複数のバッファ・メモリをリング状に連結してな
る第１のリング・バッファと、（ｃ）複数の第１のリン
グ・バッファをリング状に連結してなる第２のリング・
バッファと、（ｄ）各第１のリング・バッファ内に設け
られた、次の読み出しバッファ・メモリ位置を指示する
ための第１の読み出しポインタと、（ｅ）各第１のリン
グ・バッファ内に設けられた、次の書き込みバッファ・
メモリ位置を指示するための第１の書き込みポインタ
と、（ｆ）現在バッファ・メモリからの読み出しが行わ
れている第１のリング・バッファ位置を指示するための
第２の読み出しポインタと、（ｇ）現在バッファ・メモ
リへの書き込みが行われている第１のリング・バッファ
位置を指示するための第２の書き込みポインタと、
（ｈ）前記コンピュータ・システムに付設された外部記
憶装置と、（ｉ）バッファ・メモリの内容を前記物理メ
モリと前記外部記憶装置の間でスワッピングさせるため
のスワッピング手段と、を具備することを特徴とするデ
ータ・バッファリング・システムである。
【００２８】また、本発明の第７の側面は、コンピュー
タ・システムが、自身の物理メモリを利用して、システ
ム外部から受信したデータをバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、（ｃ）複数の第１のリング・バ
ッファをリング状に連結してなる第２のリング・バッフ
ァと、（ｄ）各第１のリング・バッファ内に設けられ
た、次の読み出しバッファ・メモリ位置を指示するため
の第１の読み出しポインタと、（ｅ）各第１のリング・
バッファ内に設けられた、次の書き込みバッファ・メモ
リ位置を指示するための第１の書き込みポインタと、
（ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、（ｇ）現在バッファ・メモリへ
の書き込みが行われている第１のリング・バッファ位置
を指示するための第２の書き込みポインタと、（ｈ）現
在第２の書き込みポインタで指示されている第１のリン
グ・バッファにおいて第１の書き込みポインタが第１の
読み出しポインタの１つ手前のバッファ・メモリを指示
しているかどうかを判断し、１つ手前でなければ第１の
書き込みポインタで指示されたバッファ・メモリにデー
タを書き込むとともに第１の書き込みポインタを次のバ
ッファ・メモリに進め、１つ手前であれば第２の書き込
みポインタを次の第１のリング・バッファに進める、書
き込み制御手段と、を具備することを特徴とするデータ
・バッファリング・システムである。
タ・システムが、自身の物理メモリを利用して、システ
ム外部から受信したデータをバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、（ｃ）複数の第１のリング・バ
ッファをリング状に連結してなる第２のリング・バッフ
ァと、（ｄ）各第１のリング・バッファ内に設けられ
た、次の読み出しバッファ・メモリ位置を指示するため
の第１の読み出しポインタと、（ｅ）各第１のリング・
バッファ内に設けられた、次の書き込みバッファ・メモ
リ位置を指示するための第１の書き込みポインタと、
（ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、（ｇ）現在バッファ・メモリへ
の書き込みが行われている第１のリング・バッファ位置
を指示するための第２の書き込みポインタと、（ｈ）現
在第２の書き込みポインタで指示されている第１のリン
グ・バッファにおいて第１の書き込みポインタが第１の
読み出しポインタの１つ手前のバッファ・メモリを指示
しているかどうかを判断し、１つ手前でなければ第１の
書き込みポインタで指示されたバッファ・メモリにデー
タを書き込むとともに第１の書き込みポインタを次のバ
ッファ・メモリに進め、１つ手前であれば第２の書き込
みポインタを次の第１のリング・バッファに進める、書
き込み制御手段と、を具備することを特徴とするデータ
・バッファリング・システムである。
【００２９】第７の側面に係るデータ・バッファリング
・システムにおいて、前記書き込み制御手段は、第２の
書き込みポインタを次の第１のリング・バッファに進め
る前に、第２の書き込みポインタが第２の読み出しポイ
ンタの１つ手前と一致するかどうかを判断し、一致する
場合には、バッファ満杯状態と判断して第２の書き込み
ポインタを進めずデータ書き込み動作を見送るようにし
てもよい。
・システムにおいて、前記書き込み制御手段は、第２の
書き込みポインタを次の第１のリング・バッファに進め
る前に、第２の書き込みポインタが第２の読み出しポイ
ンタの１つ手前と一致するかどうかを判断し、一致する
場合には、バッファ満杯状態と判断して第２の書き込み
ポインタを進めずデータ書き込み動作を見送るようにし
てもよい。
【００３０】また、本発明の第８の側面は、コンピュー
タ・システムが、自身の物理メモリを利用して、システ
ム外部から受信したデータをバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、（ｃ）複数の第１のリング・バ
ッファをリング状に連結してなる第２のリング・バッフ
ァと、（ｄ）各第１のリング・バッファ内に設けられ
た、次の読み出しバッファ・メモリ位置を指示するため
の第１の読み出しポインタと、（ｅ）各第１のリング・
バッファ内に設けられた、次の書き込みバッファ・メモ
リ位置を指示するための第１の書き込みポインタと、
（ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、（ｇ）現在バッファ・メモリへ
の書き込みが行われている第１のリング・バッファ位置
を指示するための第２の書き込みポインタと、（ｈ）現
在第２の読み出しポインタで指示されている第１のリン
グ・バッファにおいて第１の読み出しポインタが第１の
書き込みポインタと同じバッファ・メモリを指示してい
るかどうかを判断し、異なれば第１の読み出しポインタ
で指示されたバッファ・メモリからデータを読み出し、
同じであれば第２の読み出しポインタを次の第１のリン
グ・バッファに進める、読み出し制御手段と、を具備す
ることを特徴とするデータ・バッファリング・システム
である。
タ・システムが、自身の物理メモリを利用して、システ
ム外部から受信したデータをバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、（ｃ）複数の第１のリング・バ
ッファをリング状に連結してなる第２のリング・バッフ
ァと、（ｄ）各第１のリング・バッファ内に設けられ
た、次の読み出しバッファ・メモリ位置を指示するため
の第１の読み出しポインタと、（ｅ）各第１のリング・
バッファ内に設けられた、次の書き込みバッファ・メモ
リ位置を指示するための第１の書き込みポインタと、
（ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、（ｇ）現在バッファ・メモリへ
の書き込みが行われている第１のリング・バッファ位置
を指示するための第２の書き込みポインタと、（ｈ）現
在第２の読み出しポインタで指示されている第１のリン
グ・バッファにおいて第１の読み出しポインタが第１の
書き込みポインタと同じバッファ・メモリを指示してい
るかどうかを判断し、異なれば第１の読み出しポインタ
で指示されたバッファ・メモリからデータを読み出し、
同じであれば第２の読み出しポインタを次の第１のリン
グ・バッファに進める、読み出し制御手段と、を具備す
ることを特徴とするデータ・バッファリング・システム
である。
【００３１】第８の側面に係るデータ・バッファリング
・システムにおいて、前記読み出し制御手段は、第２の
読み出しポインタを次の第１のリング・バッファに進め
る前に、第２の読み出しポインタが第２の書き込みポイ
ンタと一致するかどうかを判断し、一致する場合には、
バッファ空状態と判断して第２の読み出しポインタを進
めずデータ読み出し動作を見送るようにしてもよい。
・システムにおいて、前記読み出し制御手段は、第２の
読み出しポインタを次の第１のリング・バッファに進め
る前に、第２の読み出しポインタが第２の書き込みポイ
ンタと一致するかどうかを判断し、一致する場合には、
バッファ空状態と判断して第２の読み出しポインタを進
めずデータ読み出し動作を見送るようにしてもよい。
【００３２】また、本発明の第９の側面は、コンピュー
タ・システムが、システム外部から受信したデータをフ
ァイル化してセーブする際に、自身の物理メモリを利用
して受信データを一時的にバッファリングするためのデ
ータ・バッファリング・システムであって、（ａ）メモ
リ空間上に設けられた複数のバッファ・メモリと、
（ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、（ｃ）複数の第１のリング・バ
ッファをリング状に連結してなる第２のリング・バッフ
ァと、（ｄ）各第１のリング・バッファ内に設けられ
た、次の読み出しバッファ・メモリ位置を指示するため
の第１の読み出しポインタと、（ｅ）各第１のリング・
バッファ内に設けられた、次の書き込みバッファ・メモ
リ位置を指示するための第１の書き込みポインタと、
（ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、（ｇ）現在バッファ・メモリへ
の書き込みが行われている第１のリング・バッファ位置
を指示するための第２の書き込みポインタと、（ｈ）現
在第２の書き込みポインタで指示された第１のリング・
バッファ中で第１の書き込みポインタで指示されたバッ
ファ・メモリに受信データを書き込むデータ書き込み手
段と、（ｉ）現在第２の読み出しポインタで指示された
第１のリング・バッファ中で第１の読み出しポインタで
指示されたバッファ・メモリからデータを読み出してフ
ァイル化するファイル化手段と、を具備することを特徴
とするデータ・バッファリング・システムである。
タ・システムが、システム外部から受信したデータをフ
ァイル化してセーブする際に、自身の物理メモリを利用
して受信データを一時的にバッファリングするためのデ
ータ・バッファリング・システムであって、（ａ）メモ
リ空間上に設けられた複数のバッファ・メモリと、
（ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、（ｃ）複数の第１のリング・バ
ッファをリング状に連結してなる第２のリング・バッフ
ァと、（ｄ）各第１のリング・バッファ内に設けられ
た、次の読み出しバッファ・メモリ位置を指示するため
の第１の読み出しポインタと、（ｅ）各第１のリング・
バッファ内に設けられた、次の書き込みバッファ・メモ
リ位置を指示するための第１の書き込みポインタと、
（ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、（ｇ）現在バッファ・メモリへ
の書き込みが行われている第１のリング・バッファ位置
を指示するための第２の書き込みポインタと、（ｈ）現
在第２の書き込みポインタで指示された第１のリング・
バッファ中で第１の書き込みポインタで指示されたバッ
ファ・メモリに受信データを書き込むデータ書き込み手
段と、（ｉ）現在第２の読み出しポインタで指示された
第１のリング・バッファ中で第１の読み出しポインタで
指示されたバッファ・メモリからデータを読み出してフ
ァイル化するファイル化手段と、を具備することを特徴
とするデータ・バッファリング・システムである。
【００３３】また、本発明の第１０の側面は、コンピュ
ータ・システムが、システム外部から受信したデータを
ファイル化してセーブする際に、自身の物理メモリを利
用して受信データを一時的にバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）複数のバッファ・メモリをリング状に連結してな
る第１のリング・バッファと、（ｃ）複数の第１のリン
グ・バッファをリング状に連結してなる第２のリング・
バッファと、（ｄ）各第１のリング・バッファ内に設け
られた、次の読み出しバッファ・メモリ位置を指示する
ための第１の読み出しポインタと、（ｅ）各第１のリン
グ・バッファ内に設けられた、次の書き込みバッファ・
メモリ位置を指示するための第１の書き込みポインタ
と、（ｆ）現在バッファ・メモリからの読み出しが行わ
れている第１のリング・バッファ位置を指示するための
第２の読み出しポインタと、（ｇ）現在バッファ・メモ
リへの書き込みが行われている第１のリング・バッファ
位置を指示するための第２の書き込みポインタと、
（ｈ）前記コンピュータ・システムに付設された外部記
憶装置と、（ｉ）現在第２の書き込みポインタで指示さ
れた第１のリング・バッファ中で第１の書き込みポイン
タで指示されたバッファ・メモリに受信データを書き込
むデータ書き込み手段と、（ｊ）現在第２の読み出しポ
インタで指示された第１のリング・バッファ中で第１の
読み出しポインタで指示されたバッファ・メモリからデ
ータを読み出してファイル化して前記外部記憶装置にセ
ーブするファイル化手段と、（ｋ）バッファ・メモリの
内容を前記物理メモリと前記外部記憶装置の間でスワッ
ピングさせるためのスワッピング手段と、を具備するこ
とを特徴とするデータ・バッファリング・システムであ
る。
ータ・システムが、システム外部から受信したデータを
ファイル化してセーブする際に、自身の物理メモリを利
用して受信データを一時的にバッファリングするための
データ・バッファリング・システムであって、（ａ）メ
モリ空間上に設けられた複数のバッファ・メモリと、
（ｂ）複数のバッファ・メモリをリング状に連結してな
る第１のリング・バッファと、（ｃ）複数の第１のリン
グ・バッファをリング状に連結してなる第２のリング・
バッファと、（ｄ）各第１のリング・バッファ内に設け
られた、次の読み出しバッファ・メモリ位置を指示する
ための第１の読み出しポインタと、（ｅ）各第１のリン
グ・バッファ内に設けられた、次の書き込みバッファ・
メモリ位置を指示するための第１の書き込みポインタ
と、（ｆ）現在バッファ・メモリからの読み出しが行わ
れている第１のリング・バッファ位置を指示するための
第２の読み出しポインタと、（ｇ）現在バッファ・メモ
リへの書き込みが行われている第１のリング・バッファ
位置を指示するための第２の書き込みポインタと、
（ｈ）前記コンピュータ・システムに付設された外部記
憶装置と、（ｉ）現在第２の書き込みポインタで指示さ
れた第１のリング・バッファ中で第１の書き込みポイン
タで指示されたバッファ・メモリに受信データを書き込
むデータ書き込み手段と、（ｊ）現在第２の読み出しポ
インタで指示された第１のリング・バッファ中で第１の
読み出しポインタで指示されたバッファ・メモリからデ
ータを読み出してファイル化して前記外部記憶装置にセ
ーブするファイル化手段と、（ｋ）バッファ・メモリの
内容を前記物理メモリと前記外部記憶装置の間でスワッ
ピングさせるためのスワッピング手段と、を具備するこ
とを特徴とするデータ・バッファリング・システムであ
る。
【００３４】第９又は第１０の側面に係るデータ・バッ
ファリング・システムにおいて、前記データ書き込み手
段は、現在第２の書き込みポインタで指示されている第
１のリング・バッファにおいて第１の書き込みポインタ
が第１の読み出しポインタの１つ手前のバッファ・メモ
リを指示しているかどうかを判断し、１つ手前でなけれ
ば第１の書き込みポインタで指示されたバッファ・メモ
リにデータを書き込むとともに第１の書き込みポインタ
を次のバッファ・メモリに進め、１つ手前であれば第２
の書き込みポインタを次の第１のリング・バッファに進
めるようにしてもよい。
ファリング・システムにおいて、前記データ書き込み手
段は、現在第２の書き込みポインタで指示されている第
１のリング・バッファにおいて第１の書き込みポインタ
が第１の読み出しポインタの１つ手前のバッファ・メモ
リを指示しているかどうかを判断し、１つ手前でなけれ
ば第１の書き込みポインタで指示されたバッファ・メモ
リにデータを書き込むとともに第１の書き込みポインタ
を次のバッファ・メモリに進め、１つ手前であれば第２
の書き込みポインタを次の第１のリング・バッファに進
めるようにしてもよい。
【００３５】また、第９又は第１０の側面に係るデータ
・バッファリング・システムにおいて、前記データ書き
込み制御手段は、第２の書き込みポインタを次の第１の
リング・バッファに進める前に、第２の書き込みポイン
タが第２の読み出しポインタの１つ手前と一致するかど
うかを判断し、一致する場合には、バッファ満杯状態と
判断して第２の書き込みポインタを進めずデータ書き込
み動作を見送るようにしてもよい。
・バッファリング・システムにおいて、前記データ書き
込み制御手段は、第２の書き込みポインタを次の第１の
リング・バッファに進める前に、第２の書き込みポイン
タが第２の読み出しポインタの１つ手前と一致するかど
うかを判断し、一致する場合には、バッファ満杯状態と
判断して第２の書き込みポインタを進めずデータ書き込
み動作を見送るようにしてもよい。
【００３６】また、第９又は第１０の側面に係るデータ
・バッファリング・システムにおいて、前記ファイル化
手段は、現在第２の読み出しポインタで指示されている
第１のリング・バッファにおいて第１の読み出しポイン
タが第１の書き込みポインタと同じバッファ・メモリを
指示しているかどうかを判断し、異なれば第１の読み出
しポインタで指示されたバッファ・メモリからデータを
読み出し、同じであれば第２の読み出しポインタを次の
第１のリング・バッファに進めるようにしてもよい。
・バッファリング・システムにおいて、前記ファイル化
手段は、現在第２の読み出しポインタで指示されている
第１のリング・バッファにおいて第１の読み出しポイン
タが第１の書き込みポインタと同じバッファ・メモリを
指示しているかどうかを判断し、異なれば第１の読み出
しポインタで指示されたバッファ・メモリからデータを
読み出し、同じであれば第２の読み出しポインタを次の
第１のリング・バッファに進めるようにしてもよい。
【００３７】また、第９又は第１０の側面に係るデータ
・バッファリング・システムにおいて、前記ファイル化
手段は、第２の読み出しポインタを次の第１のリング・
バッファに進める前に、第２の読み出しポインタが第２
の書き込みポインタと一致するかどうかを判断し、一致
する場合には、バッファ空状態と判断して第２の読み出
しポインタを進めずデータ読み出し動作を見送るように
してもよい。
・バッファリング・システムにおいて、前記ファイル化
手段は、第２の読み出しポインタを次の第１のリング・
バッファに進める前に、第２の読み出しポインタが第２
の書き込みポインタと一致するかどうかを判断し、一致
する場合には、バッファ空状態と判断して第２の読み出
しポインタを進めずデータ読み出し動作を見送るように
してもよい。
【００３８】
【作用】図４には、本発明の各側面に係るデータ・バッ
ファリング・システムの構成を模式的に示している。該
データ・バッファリング・システムは、バッファへの書
き込み動作と読み出し動作の速度差を吸収する目的で、
リング・バッファ構成を採用している。このリング・バ
ッファは、バッファリングの最小単位であるバッファ・
メモリをリング状に繋げてなる「サブ・リング」と、サ
ブ・リング同士をリング状に繋げてなる「メイン・リン
グ」で構成される。「サブ・リング」及び「メイン・リ
ング」という用語は、本発明の各側面で言う「第１のリ
ング・バッファ」及び「第２のリング・バッファ」の各
々と同義である。言い換えれば、本発明に係るデータ・
バッファリング・システムは、二重のリングを形成して
いる訳である（以下、これを「ダブル・リング・バッフ
ァ」と言う）。
ファリング・システムの構成を模式的に示している。該
データ・バッファリング・システムは、バッファへの書
き込み動作と読み出し動作の速度差を吸収する目的で、
リング・バッファ構成を採用している。このリング・バ
ッファは、バッファリングの最小単位であるバッファ・
メモリをリング状に繋げてなる「サブ・リング」と、サ
ブ・リング同士をリング状に繋げてなる「メイン・リン
グ」で構成される。「サブ・リング」及び「メイン・リ
ング」という用語は、本発明の各側面で言う「第１のリ
ング・バッファ」及び「第２のリング・バッファ」の各
々と同義である。言い換えれば、本発明に係るデータ・
バッファリング・システムは、二重のリングを形成して
いる訳である（以下、これを「ダブル・リング・バッフ
ァ」と言う）。
【００３９】メイン・リングには、現在データの書き込
みが行われているサブ・リング、及び現在データの読み
出しが行われているサブ・リングを指示するために、一
対のメイン書き込みポインタ、及びメイン読み出しポイ
ンタが設けられている。ここで、「メイン書き込みポイ
ンタ」及び「メイン読み出しポインタ」という用語は、
本発明の各側面で言う「第２の書き込みポインタ」及び
「第２の読み出しポインタ」の各々と同義である。ま
た、各サブ・リング毎に、自リング内で現在データの書
き込みが行われているバッファ・メモリ、及び現在デー
タの読み出しが行われているバッファ・メモリを指示す
るために、それぞれ一対のサブ書き込みポインタ、及び
サブ読み出しポインタが設けられている。言い換えれ
ば、各バッファ・メモリは、メイン・ポインタとサブ・
ポインタの両方によってアドレス可能なのである。ここ
で、「サブ書き込みポインタ」及び「サブ読み出しポイ
ンタ」という用語は、本発明の各側面で言う「第１の書
き込みポインタ」及び「第１の読み出しポインタ」の各
々と同義である。
みが行われているサブ・リング、及び現在データの読み
出しが行われているサブ・リングを指示するために、一
対のメイン書き込みポインタ、及びメイン読み出しポイ
ンタが設けられている。ここで、「メイン書き込みポイ
ンタ」及び「メイン読み出しポインタ」という用語は、
本発明の各側面で言う「第２の書き込みポインタ」及び
「第２の読み出しポインタ」の各々と同義である。ま
た、各サブ・リング毎に、自リング内で現在データの書
き込みが行われているバッファ・メモリ、及び現在デー
タの読み出しが行われているバッファ・メモリを指示す
るために、それぞれ一対のサブ書き込みポインタ、及び
サブ読み出しポインタが設けられている。言い換えれ
ば、各バッファ・メモリは、メイン・ポインタとサブ・
ポインタの両方によってアドレス可能なのである。ここ
で、「サブ書き込みポインタ」及び「サブ読み出しポイ
ンタ」という用語は、本発明の各側面で言う「第１の書
き込みポインタ」及び「第１の読み出しポインタ」の各
々と同義である。
【００４０】ダブル・リング・バッファは、受信データ
が膨大となりバッファへの書き込み動作と読み出し動作
が最大限に非同期となった場合を想定してデザインいる
ので、その全体サイズ（すなわちバッファ・メモリの総
数）は巨大となっている。したがって、ダブル・リング
・バッファ中の全てのバッファ・メモリを物理メモリ上
に置くことは不可能である。これに対し、１個のサブ・
リングに含まれるバッファ・メモリ数は比較的少ないの
で、１個のサブ・リングを物理メモリ上に置くことは可
能である。
が膨大となりバッファへの書き込み動作と読み出し動作
が最大限に非同期となった場合を想定してデザインいる
ので、その全体サイズ（すなわちバッファ・メモリの総
数）は巨大となっている。したがって、ダブル・リング
・バッファ中の全てのバッファ・メモリを物理メモリ上
に置くことは不可能である。これに対し、１個のサブ・
リングに含まれるバッファ・メモリ数は比較的少ないの
で、１個のサブ・リングを物理メモリ上に置くことは可
能である。
【００４１】バッファへの書き込み動作と読み出し動作
が同期的に行われている間は、使用バッファ・メモリ数
が少なく、書き込みポインタと読み出しポインタの距離
が短い。したがって、データ処理が同期的な場合には、
単一のサブ・リングだけを用いてデータ・バッファリン
グを行うことによって、バッファ・メモリのスワッピン
グを回避することができる。
が同期的に行われている間は、使用バッファ・メモリ数
が少なく、書き込みポインタと読み出しポインタの距離
が短い。したがって、データ処理が同期的な場合には、
単一のサブ・リングだけを用いてデータ・バッファリン
グを行うことによって、バッファ・メモリのスワッピン
グを回避することができる。
【００４２】これに対し、バッファへの書き込み動作と
読み出し動作が非同期的となった場合には、使用バッフ
ァ・メモリ数が増大し、書き込みポインタと読み出しポ
インタの距離が長くなる。このため、２以上のサブ・リ
ングを用いてデータ・バッファリングを行う必要が生ず
ることがある。複数のサブ・リングを用いることの帰結
として、少なくとも一部のバッファ・メモリをスワッピ
ングしなければならなくなる。
読み出し動作が非同期的となった場合には、使用バッフ
ァ・メモリ数が増大し、書き込みポインタと読み出しポ
インタの距離が長くなる。このため、２以上のサブ・リ
ングを用いてデータ・バッファリングを行う必要が生ず
ることがある。複数のサブ・リングを用いることの帰結
として、少なくとも一部のバッファ・メモリをスワッピ
ングしなければならなくなる。
【００４３】本発明に係るデータ・バッファリング・シ
ステムは、データ処理が非同期化することが稀である場
合には特に好適に作用する。例えばデータ処理が同期的
に行われている間には、単一のサブ・リングのみを用い
てデータ・バッファリングするため、この間のバッファ
・メモリの使用効率が高く、且つ、スワッピングを回避
することができる。他方、データ処理が停滞して非同期
化した場合に限り、複数のサブ・リングに跨がってデー
タ・バッファリングを行う。すなわち、本発明に係るデ
ータ・バッファリング・システムは、メイン・リング全
体を用いる機会を最小限に抑制しているので、スワッピ
ングの常態化を好適に防止することができる訳である。
ステムは、データ処理が非同期化することが稀である場
合には特に好適に作用する。例えばデータ処理が同期的
に行われている間には、単一のサブ・リングのみを用い
てデータ・バッファリングするため、この間のバッファ
・メモリの使用効率が高く、且つ、スワッピングを回避
することができる。他方、データ処理が停滞して非同期
化した場合に限り、複数のサブ・リングに跨がってデー
タ・バッファリングを行う。すなわち、本発明に係るデ
ータ・バッファリング・システムは、メイン・リング全
体を用いる機会を最小限に抑制しているので、スワッピ
ングの常態化を好適に防止することができる訳である。
【００４４】本発明のさらに他の目的、特徴や利点は、
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。
【００４５】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施例を詳解する。
の実施例を詳解する。
【００４６】Ａ．パーソナル・コンピュータのハードウ
ェア構成 図１には、本発明を実現するのに適した典型的なパーソ
ナル・コンピュータ（ＰＣ）１００のハードウェア構成
を模式的に示している。以下、各部について説明する。
ェア構成 図１には、本発明を実現するのに適した典型的なパーソ
ナル・コンピュータ（ＰＣ）１００のハードウェア構成
を模式的に示している。以下、各部について説明する。
【００４７】メイン・コントローラであるＣＰＵ１１
は、オペレーティング・システム（ＯＳ）の制御下で、
各種プログラムを実行するようになっている。ＣＰＵ１
１は、例えば米インテル社製の"Ｐｅｎｔｉｕｍ／１ｘ
ｘＭＨｚ"でよい。また、ＯＳは、例えば米ＩＢＭ社の"
ＯＳ／２"（"ＯＳ／２"は米ＩＢＭ社の商標）や米マイ
クロソフト社の"Ｗｉｎｄｏｗｓ９５"のようなマルチタ
スク環境を提供するタイプのものが好ましい。
は、オペレーティング・システム（ＯＳ）の制御下で、
各種プログラムを実行するようになっている。ＣＰＵ１
１は、例えば米インテル社製の"Ｐｅｎｔｉｕｍ／１ｘ
ｘＭＨｚ"でよい。また、ＯＳは、例えば米ＩＢＭ社の"
ＯＳ／２"（"ＯＳ／２"は米ＩＢＭ社の商標）や米マイ
クロソフト社の"Ｗｉｎｄｏｗｓ９５"のようなマルチタ
スク環境を提供するタイプのものが好ましい。
【００４８】ＣＰＵ１１は、自身の外部ピンに直結した
プロセッサ・バス１２、ローカル・バスとしてのＰＣＩ
（Peripheral Component Interconnect）バス１６、及
び、ＩＳＡ（Industry Standard Architecture）バス１
８という３階層のバスを介して、各周辺デバイス（後
述）と相互接続している。
プロセッサ・バス１２、ローカル・バスとしてのＰＣＩ
（Peripheral Component Interconnect）バス１６、及
び、ＩＳＡ（Industry Standard Architecture）バス１
８という３階層のバスを介して、各周辺デバイス（後
述）と相互接続している。
【００４９】プロセッサ・バス１２とＰＣＩバス１６と
は、ブリッジ回路（ホスト−ＰＣＩブリッジ）１３によ
って連絡されている。本実施例のブリッジ回路１３は、
メイン・メモリ１４へのアクセス動作を制御するメモリ
・コントローラや、両バス１２，１６間の速度差を吸収
するためのデータ・バッファなどを含んだ構成となって
いる。
は、ブリッジ回路（ホスト−ＰＣＩブリッジ）１３によ
って連絡されている。本実施例のブリッジ回路１３は、
メイン・メモリ１４へのアクセス動作を制御するメモリ
・コントローラや、両バス１２，１６間の速度差を吸収
するためのデータ・バッファなどを含んだ構成となって
いる。
【００５０】メイン・メモリ１４は、実行プログラムの
読み込み領域として、あるいは実行プログラムの作業領
域として用いられ、一般にはＤＲＡＭ（ダイナミックＲ
ＡＭ）チップで構成される。メイン・メモリ１４は、例
えば１６ＭＢが標準装備され、１２８ＭＢまで増設可能
である。また、Ｌ２−キャッシュ１５は、メイン・メモ
リ１４へのアクセス時間を吸収するための高速メモリで
あり、一般にはＳＲＡＭ（スタティックＲＡＭ）チップ
で構成される。Ｌ２−キャッシュ１５の容量は、例えば
２５６ＫＢである。また、ＲＯＭ１７は、電源投入時の
テスト・プログラム（ＰＯＳＴ：Power On Self Test）
などを恒久的に格納するための不揮発性メモリである。
なお、メモリ空間の管理は、ＯＳのサブシステムの１つ
である「メモリ・マネージャ」が行う。
読み込み領域として、あるいは実行プログラムの作業領
域として用いられ、一般にはＤＲＡＭ（ダイナミックＲ
ＡＭ）チップで構成される。メイン・メモリ１４は、例
えば１６ＭＢが標準装備され、１２８ＭＢまで増設可能
である。また、Ｌ２−キャッシュ１５は、メイン・メモ
リ１４へのアクセス時間を吸収するための高速メモリで
あり、一般にはＳＲＡＭ（スタティックＲＡＭ）チップ
で構成される。Ｌ２−キャッシュ１５の容量は、例えば
２５６ＫＢである。また、ＲＯＭ１７は、電源投入時の
テスト・プログラム（ＰＯＳＴ：Power On Self Test）
などを恒久的に格納するための不揮発性メモリである。
なお、メモリ空間の管理は、ＯＳのサブシステムの１つ
である「メモリ・マネージャ」が行う。
【００５１】ＰＣＩバス１６は、比較的高速なデータ転
送が可能なタイプのバス（バス幅３２ビット、動作周波
数３３ＭＨｚ、最大データ転送速度１３２ＫＢｐｓ）で
あり、ビデオ・コントローラ２０やカードバス・コント
ローラ２３のような比較的高速で駆動する周辺デバイス
類が接続される。
送が可能なタイプのバス（バス幅３２ビット、動作周波
数３３ＭＨｚ、最大データ転送速度１３２ＫＢｐｓ）で
あり、ビデオ・コントローラ２０やカードバス・コント
ローラ２３のような比較的高速で駆動する周辺デバイス
類が接続される。
【００５２】ビデオ・コントローラ２０は、ＣＰＵ１１
からの描画命令を実際に処理するための専用コントロー
ラであり、処理した描画情報を画面バッファ（ＶＲＡ
Ｍ）２１に一旦書き込むとともに、ＶＲＡＭ２１から描
画情報を読み出して液晶表示ディスプレイ（ＬＣＤ）２
２、若しくはＣＲＴディスプレイ（図示しない）にビデ
オ出力するようになっている。
からの描画命令を実際に処理するための専用コントロー
ラであり、処理した描画情報を画面バッファ（ＶＲＡ
Ｍ）２１に一旦書き込むとともに、ＶＲＡＭ２１から描
画情報を読み出して液晶表示ディスプレイ（ＬＣＤ）２
２、若しくはＣＲＴディスプレイ（図示しない）にビデ
オ出力するようになっている。
【００５３】カードバス・コントローラ２３は、ＰＣＩ
バス１６上のバス信号をＰＣカード・スロット２４Ａに
直結させるための専用コントローラである。カード・ス
ロット２４Ａには、ＰＣＭＣＩＡ（Personal Computer
Memory Card InternationalAssociation）／ＪＥＩＤＡ
（Japan Electronic Industry Development Associatio
n）が策定した規格（例えば"ＰＣ Ｃａｒｄ Ｓｐｅｃ
ｉｆｉｃａｔｉｏｎ９５"）に準拠したＰＣカード２４
Ｂを挿入可能である。
バス１６上のバス信号をＰＣカード・スロット２４Ａに
直結させるための専用コントローラである。カード・ス
ロット２４Ａには、ＰＣＭＣＩＡ（Personal Computer
Memory Card InternationalAssociation）／ＪＥＩＤＡ
（Japan Electronic Industry Development Associatio
n）が策定した規格（例えば"ＰＣ Ｃａｒｄ Ｓｐｅｃ
ｉｆｉｃａｔｉｏｎ９５"）に準拠したＰＣカード２４
Ｂを挿入可能である。
【００５４】ＰＣＩバス１６とＩＳＡバス１８とは、ブ
リッジ回路（ＰＣＩ−ＩＳＡブリッジ）１９によって相
互接続されている。本実施例のブリッジ回路１９は、Ｄ
ＭＡコントローラや、プログラマブル割込みコントロー
ラ（ＰＩＣ）、プログラマブル・インターバル・タイマ
（ＰＩＴ）を含んだ構成となっている。
リッジ回路（ＰＣＩ−ＩＳＡブリッジ）１９によって相
互接続されている。本実施例のブリッジ回路１９は、Ｄ
ＭＡコントローラや、プログラマブル割込みコントロー
ラ（ＰＩＣ）、プログラマブル・インターバル・タイマ
（ＰＩＴ）を含んだ構成となっている。
【００５５】また、本実施例のブリッジ回路１９は、Ｉ
ＤＥ（Integrated Drive Electronics）に準拠した外部
記憶装置を接続するためのＩＤＥコネクタも備えてい
る。ＩＤＥコネクタには、例えばＩＤＥハード・ディス
ク・ドライブ（ＨＤＤ）２５やＩＤＥ ＣＤ−ＲＯＭド
ライブ２６が接続される。なお、ハード・ディスクやＣ
Ｄ−ＲＯＭ上のファイルへのアクセスは、ＯＳのサブシ
ステムの１つである「ファイル・マネージャ」によって
実行される。
ＤＥ（Integrated Drive Electronics）に準拠した外部
記憶装置を接続するためのＩＤＥコネクタも備えてい
る。ＩＤＥコネクタには、例えばＩＤＥハード・ディス
ク・ドライブ（ＨＤＤ）２５やＩＤＥ ＣＤ−ＲＯＭド
ライブ２６が接続される。なお、ハード・ディスクやＣ
Ｄ−ＲＯＭ上のファイルへのアクセスは、ＯＳのサブシ
ステムの１つである「ファイル・マネージャ」によって
実行される。
【００５６】なお、２つのブリッジ回路１３及び１９
は、ＰＣＩで策定されたものであり、一般には単一のチ
ップセットの形態で提供される。チップセットの一例
は、米インテル社が市販する"Ｔｒｉｔｏｎ"である。
は、ＰＣＩで策定されたものであり、一般には単一のチ
ップセットの形態で提供される。チップセットの一例
は、米インテル社が市販する"Ｔｒｉｔｏｎ"である。
【００５７】ＩＳＡバス１８は、ＰＣＩバスに比しデー
タ転送速度が低く（バス幅１６ビット、最大データ転送
速度４ＭＢｐｓ）、キーボード／マウス・コントローラ
（ＫＭＣ）２７や、Ｉ／Ｏコントローラ３０、オーディ
オ・コントローラ３４などの、比較的低速駆動するタイ
プの周辺デバイス類を接続するのに用いられる。
タ転送速度が低く（バス幅１６ビット、最大データ転送
速度４ＭＢｐｓ）、キーボード／マウス・コントローラ
（ＫＭＣ）２７や、Ｉ／Ｏコントローラ３０、オーディ
オ・コントローラ３４などの、比較的低速駆動するタイ
プの周辺デバイス類を接続するのに用いられる。
【００５８】キーボード／マウス・コントローラ２７
は、キーボード２８からの入力コードや、マウス２９か
らの入力座標値を、コンピュータ・データとして取り込
むための専用コントローラである。
は、キーボード２８からの入力コードや、マウス２９か
らの入力座標値を、コンピュータ・データとして取り込
むための専用コントローラである。
【００５９】Ｉ／Ｏコントローラ３０は、フロッピー・
ディスク・ドライブ（ＦＤＤ）３１の駆動や、外部機器
（例えばプリンタやモデム：図示しない）とのパラレル
的又はシリアル的なデータ入出力を制御するための周辺
コントローラである。
ディスク・ドライブ（ＦＤＤ）３１の駆動や、外部機器
（例えばプリンタやモデム：図示しない）とのパラレル
的又はシリアル的なデータ入出力を制御するための周辺
コントローラである。
【００６０】オーディオ・コントローラ３４は、オーデ
ィオ信号の入出力処理を行うための専用コントローラで
あり、マイク３５から入力されたオーディオ信号をコン
ピュータ・データとして取り込んだり、オーディオ・デ
ータをＤＡ変換等してスピーカ３６からオーディオ出力
するようになっている。
ィオ信号の入出力処理を行うための専用コントローラで
あり、マイク３５から入力されたオーディオ信号をコン
ピュータ・データとして取り込んだり、オーディオ・デ
ータをＤＡ変換等してスピーカ３６からオーディオ出力
するようになっている。
【００６１】バス１６又は１８の一端には、少なくとも
１つのバス・スロット１６Ａ／１８Ａが配設されてい
る。バス・スロット１６Ａ及び１８Ａには、それぞれＰ
ＣＩ対応アダプタ・カード１６Ｂ及びＩＳＡ対応アダプ
タ・カード１８Ｂを装着可能である。各アダプタ・カー
ド１６Ｂ／１８Ｂは、各カード専用のデバイス・ドライ
バを用いてハードウェア操作可能である。
１つのバス・スロット１６Ａ／１８Ａが配設されてい
る。バス・スロット１６Ａ及び１８Ａには、それぞれＰ
ＣＩ対応アダプタ・カード１６Ｂ及びＩＳＡ対応アダプ
タ・カード１８Ｂを装着可能である。各アダプタ・カー
ド１６Ｂ／１８Ｂは、各カード専用のデバイス・ドライ
バを用いてハードウェア操作可能である。
【００６２】アダプタ・カードの一例は、ＤＣＤ（デー
タ・チャネル・デコーダ）アダプタ・カードである。Ｄ
ＣＤアダプタ・カードは、パケット形式の衛星データを
受信して、ＡＤ変換、デコード、エラー訂正等の処理を
施す機能を持っている。該アダプタ・カードを装着した
コンピュータ・システムは、「ＤＣＤアダプタ用デバイ
ス・ドライバ（仮称）」を用いて該アダプタ・カードを
ハードウェア操作可能であり、衛星データ放送受信シス
テムとして利用される。
タ・チャネル・デコーダ）アダプタ・カードである。Ｄ
ＣＤアダプタ・カードは、パケット形式の衛星データを
受信して、ＡＤ変換、デコード、エラー訂正等の処理を
施す機能を持っている。該アダプタ・カードを装着した
コンピュータ・システムは、「ＤＣＤアダプタ用デバイ
ス・ドライバ（仮称）」を用いて該アダプタ・カードを
ハードウェア操作可能であり、衛星データ放送受信シス
テムとして利用される。
【００６３】なお、コンピュータ・システムを構成する
ためには、図１に示した以外にも多くの電気回路等が必
要である。但し、これらは当業者には周知であり、ま
た、本発明の要旨を構成するものではないので、図面の
錯綜防止と説明の簡素化のため、本明細書中では省略し
ている。
ためには、図１に示した以外にも多くの電気回路等が必
要である。但し、これらは当業者には周知であり、ま
た、本発明の要旨を構成するものではないので、図面の
錯綜防止と説明の簡素化のため、本明細書中では省略し
ている。
【００６４】Ｂ．パーソナル・コンピュータのソフトウ
ェア構成 図２には、本発明の実施に供されるＰＣ１００上で実行
可能なソフトウェアの階層的構成を模式的に示してい
る。
ェア構成 図２には、本発明の実施に供されるＰＣ１００上で実行
可能なソフトウェアの階層的構成を模式的に示してい
る。
【００６５】デバイス・ドライバ（Ｄ／Ｄ）：最下位層
のソフトウェアは、デバイス・ドライバ（Ｄ／Ｄ）であ
る。デバイス・ドライバは、上位のソフトウェア（例え
ばオペレーティング・システム）が発行する一般的な形
式のコマンドを、各デバイス固有のハードウェア操作に
適した形式に変換するためのプログラムである。図示の
ように、各周辺デバイス毎に専用のデバイス・ドライバ
が用意され、必要に応じてシステムにインストールされ
ている。例えば、ＤＣＤアダプタ・カードを使用するユ
ーザは、ＤＣＤアダプタ用デバイス・ドライバをインス
トールし、ＣＤ−ＲＯＭドライブ２６を使用するユーザ
はＣＤ−ＲＯＭ用デバイス・ドライバをインストールす
ればよい。
のソフトウェアは、デバイス・ドライバ（Ｄ／Ｄ）であ
る。デバイス・ドライバは、上位のソフトウェア（例え
ばオペレーティング・システム）が発行する一般的な形
式のコマンドを、各デバイス固有のハードウェア操作に
適した形式に変換するためのプログラムである。図示の
ように、各周辺デバイス毎に専用のデバイス・ドライバ
が用意され、必要に応じてシステムにインストールされ
ている。例えば、ＤＣＤアダプタ・カードを使用するユ
ーザは、ＤＣＤアダプタ用デバイス・ドライバをインス
トールし、ＣＤ−ＲＯＭドライブ２６を使用するユーザ
はＣＤ−ＲＯＭ用デバイス・ドライバをインストールす
ればよい。
【００６６】なお、単一のデバイスに対して複数層のデ
バイス・ドライバが設けられている場合もある。例えば
ＰＣカード用デバイス・ドライバは、実際には、各ＰＣ
カードにユニークな専用デバイス・ドライバの他、ソケ
ット・サービスやカード・サービスを含んでいる。ま
た、ＤＣＤアダプタ用デバイス・ドライバは、受信パケ
ットをコンピュータ・データとして取り込むための７層
のうちプロトコル第３層までを含んでいる。
バイス・ドライバが設けられている場合もある。例えば
ＰＣカード用デバイス・ドライバは、実際には、各ＰＣ
カードにユニークな専用デバイス・ドライバの他、ソケ
ット・サービスやカード・サービスを含んでいる。ま
た、ＤＣＤアダプタ用デバイス・ドライバは、受信パケ
ットをコンピュータ・データとして取り込むための７層
のうちプロトコル第３層までを含んでいる。
【００６７】オペレーティング・システム（ＯＳ）：オ
ペレーティング・システムは、コンピュータ・システム
１００内のハードウェア及びソフトウェアを総合的に管
理するための基本ソフトウェアであり、例えば米ＩＢＭ
社のＯＳ／２や米マイクロソフト社のＷｉｎｄｏｗｓ９
５がこれに該当する。
ペレーティング・システムは、コンピュータ・システム
１００内のハードウェア及びソフトウェアを総合的に管
理するための基本ソフトウェアであり、例えば米ＩＢＭ
社のＯＳ／２や米マイクロソフト社のＷｉｎｄｏｗｓ９
５がこれに該当する。
【００６８】ＯＳは、ＨＤＤ２５などの外部記憶装置へ
のファイル・アクセスを管理するための「ファイル・マ
ネージャ」や、メモリ空間を管理するための「メモリ・
マネージャ」、タスク実行の順序や優先度を管理するた
めの「スケジューラ」、システム・リソースの割り振り
を管理するための「リソース・マネージャ」などの各サ
ブシステムを含んでいる。例えば、メモリ・マネージャ
は物理メモリ上にスワップ・イン／スワップ・アウトす
べきデータを管理し、ファイル・マネージャはスワップ
・データのＨＤＤ２５への書き込み／読み出しを行う。
のファイル・アクセスを管理するための「ファイル・マ
ネージャ」や、メモリ空間を管理するための「メモリ・
マネージャ」、タスク実行の順序や優先度を管理するた
めの「スケジューラ」、システム・リソースの割り振り
を管理するための「リソース・マネージャ」などの各サ
ブシステムを含んでいる。例えば、メモリ・マネージャ
は物理メモリ上にスワップ・イン／スワップ・アウトす
べきデータを管理し、ファイル・マネージャはスワップ
・データのＨＤＤ２５への書き込み／読み出しを行う。
【００６９】また、ＯＳは、アプリケーション・プログ
ラミング・インターフェース（ＡＰＩ）を備えている。
ＡＰＩとは、ＨＤＤ２５からのファイルの読み書き、デ
ィスプレイ２２への表示、ディスクの状態チェックなど
のＯＳの基本機能を、アプリケーション・プログラムが
利用するときに呼び出す関数の集合である。ＡＰＩに対
する要求は、ＡＰＩ機能を提供する各サブシステムが実
行する。
ラミング・インターフェース（ＡＰＩ）を備えている。
ＡＰＩとは、ＨＤＤ２５からのファイルの読み書き、デ
ィスプレイ２２への表示、ディスクの状態チェックなど
のＯＳの基本機能を、アプリケーション・プログラムが
利用するときに呼び出す関数の集合である。ＡＰＩに対
する要求は、ＡＰＩ機能を提供する各サブシステムが実
行する。
【００７０】アプリケーション・プログラム（ＡＰ）：
最上位層のソフトウェアは、アプリケーション・プログ
ラムである。アプリケーション・プログラムは実務的な
目的のために用いられるプログラムのことであり、例え
ばワープロ・ソフト、データベース・ソフト、表計算ソ
フト、通信ソフトなどがこれに該当する。また、衛星デ
ータ放送の受信のためのユーザ・インターフェースとな
る「衛星データ放送受信アプリケーション（仮称）」も
アプリケーション・プログラムの一例である。
最上位層のソフトウェアは、アプリケーション・プログ
ラムである。アプリケーション・プログラムは実務的な
目的のために用いられるプログラムのことであり、例え
ばワープロ・ソフト、データベース・ソフト、表計算ソ
フト、通信ソフトなどがこれに該当する。また、衛星デ
ータ放送の受信のためのユーザ・インターフェースとな
る「衛星データ放送受信アプリケーション（仮称）」も
アプリケーション・プログラムの一例である。
【００７１】各アプリケーション・プログラムは、ＯＳ
によってその実行状況を管理されるとともに、ＯＳ中の
ＡＰＩを介してＯＳの機能（例えばＨＤＤ２５へのファ
イル・アクセス）を利用することができる。また、ＤＣ
Ｄアダプタ・カードからの受信データの受け取りなど一
連の処理は、衛星データ放送受信用のＡＰＩサブシステ
ム（以下、「受信ＡＰＩサブシステム」という）が行
う。
によってその実行状況を管理されるとともに、ＯＳ中の
ＡＰＩを介してＯＳの機能（例えばＨＤＤ２５へのファ
イル・アクセス）を利用することができる。また、ＤＣ
Ｄアダプタ・カードからの受信データの受け取りなど一
連の処理は、衛星データ放送受信用のＡＰＩサブシステ
ム（以下、「受信ＡＰＩサブシステム」という）が行
う。
【００７２】衛星データの受信：ここで、ＤＣＤアダプ
タ・カードにより受信されたデータのソフトウェア・レ
ベルでの処理について、図３を参照しながら概略的に説
明しておく。
タ・カードにより受信されたデータのソフトウェア・レ
ベルでの処理について、図３を参照しながら概略的に説
明しておく。
【００７３】衛星データは、２３バイト長（実際には、
チェック・ビットを含む２８８ビット長）のパケットの
形態で伝送されている。ＤＣＤアダプタは、これらパケ
ットを逐次受信して、デコード及びエラー訂正処理を施
す（矢印Ｐ１）。受信処理後のデータは、ＤＣＤアダプ
タ用デバイス・ドライバが持つバッファ領域に一旦書き
込まれる（矢印Ｐ２）。このバッファ領域は、実際に
は、メイン・メモリ１４内でＤＣＤアダプタ用デバイス
・ドライバに割り当てられた作業領域である。
チェック・ビットを含む２８８ビット長）のパケットの
形態で伝送されている。ＤＣＤアダプタは、これらパケ
ットを逐次受信して、デコード及びエラー訂正処理を施
す（矢印Ｐ１）。受信処理後のデータは、ＤＣＤアダプ
タ用デバイス・ドライバが持つバッファ領域に一旦書き
込まれる（矢印Ｐ２）。このバッファ領域は、実際に
は、メイン・メモリ１４内でＤＣＤアダプタ用デバイス
・ドライバに割り当てられた作業領域である。
【００７４】ＡＰＩは、衛星データ放送受信アプリケー
ションからのコールに応答して、２〜５回／秒の頻度
で、デバイス・ドライバのバッファ領域から３２Ｋバイ
ト単位でパケット・データを読み出して（矢印Ｐ３）、
自身のデータ・バッファに書き込む。このデータ・バッ
ファも、実際には、メイン・メモリ１４内でＡＰＩに割
り当てられた作業領域である。また、ＡＰＩは、該デー
タ・バッファからパケット・データを読み出して、デー
タ・グループ（ＤＧ）化するとともに（矢印Ｐ４）、デ
ータ・グループ単位でＨＤＤ２５にファイル・セーブす
る（矢印Ｐ５，Ｐ６，Ｐ７，Ｐ８）。
ションからのコールに応答して、２〜５回／秒の頻度
で、デバイス・ドライバのバッファ領域から３２Ｋバイ
ト単位でパケット・データを読み出して（矢印Ｐ３）、
自身のデータ・バッファに書き込む。このデータ・バッ
ファも、実際には、メイン・メモリ１４内でＡＰＩに割
り当てられた作業領域である。また、ＡＰＩは、該デー
タ・バッファからパケット・データを読み出して、デー
タ・グループ（ＤＧ）化するとともに（矢印Ｐ４）、デ
ータ・グループ単位でＨＤＤ２５にファイル・セーブす
る（矢印Ｐ５，Ｐ６，Ｐ７，Ｐ８）。
【００７５】なお、ＡＰＩによるデータ・バッファへの
書き込みと読み出しは、概して同期的に行われるが、時
として非同期化する。非同期化に対処するべく、データ
・バッファはリング・バッファ構成とすることが好まし
いが、詳細な構成及び作用については次項Ｃで詳解す
る。
書き込みと読み出しは、概して同期的に行われるが、時
として非同期化する。非同期化に対処するべく、データ
・バッファはリング・バッファ構成とすることが好まし
いが、詳細な構成及び作用については次項Ｃで詳解す
る。
【００７６】また、受信パケットのデータ・バッファリ
ングやファイル・セービングは、ＡＰＩに頼らず、衛星
データ放送受信アプリケーションが直接行うようにして
もよい。
ングやファイル・セービングは、ＡＰＩに頼らず、衛星
データ放送受信アプリケーションが直接行うようにして
もよい。
【００７７】Ｃ．データ・バッファリング・システム 前項までで、本発明を好適に具現するコンピュータ・シ
ステム１００のハードウェア及びソフトウェア構成を説
明してきた。本項では、該システム１００上で実現され
る衛星データ受信時のデータ・バッファリング動作を例
にとって、本発明の作用について説明することにする。
ステム１００のハードウェア及びソフトウェア構成を説
明してきた。本項では、該システム１００上で実現され
る衛星データ受信時のデータ・バッファリング動作を例
にとって、本発明の作用について説明することにする。
【００７８】Ｃ−１．ダブル・リング・バッファの構
成：図４には、本実施例のＡＰＩが採用するデータ・バ
ッファの構成を模式的に示している。既に述べたよう
に、該データ・バッファは、バッファへの書き込み動作
とバッファからの読み出し動作の速度差を吸収する目的
で、リング・バッファ構成を採用している。
成：図４には、本実施例のＡＰＩが採用するデータ・バ
ッファの構成を模式的に示している。既に述べたよう
に、該データ・バッファは、バッファへの書き込み動作
とバッファからの読み出し動作の速度差を吸収する目的
で、リング・バッファ構成を採用している。
【００７９】同図に示すように、データ・バッファは、
バッファリングの最小単位であるバッファ・メモリをリ
ング状に繋げてなる「サブ・リング」と、サブ・リング
同士をリング状に繋げてなる「メイン・リング」とで構
成される。換言すれば、データ・バッファは二重のリン
グを形成している訳である（以下、これを「ダブル・リ
ング・バッファ」と言う）。
バッファリングの最小単位であるバッファ・メモリをリ
ング状に繋げてなる「サブ・リング」と、サブ・リング
同士をリング状に繋げてなる「メイン・リング」とで構
成される。換言すれば、データ・バッファは二重のリン
グを形成している訳である（以下、これを「ダブル・リ
ング・バッファ」と言う）。
【００８０】リング・バッファは、一般には、各バッフ
ァ・メモリがポインタで制御され、且つ、先頭バッファ
と最終バッファとをリングのように繋げることによって
実現される。本実施例の場合、メイン・リングには、現
在データの書き込みが行われているサブ・リング、及び
現在データの読み出しが行われているサブ・リングの各
々を指示するために、一対のメイン書き込みポインタ、
及びメイン読み出しポインタが設けられている。また、
各サブ・リング毎に、自リング内で現在データの書き込
みが行われているバッファ・メモリ、及び現在データの
読み出しが行われているバッファ・メモリを指示するた
めに、それぞれ一対のサブ書き込みポインタ、及びサブ
読み出しポインタが設けられている。
ァ・メモリがポインタで制御され、且つ、先頭バッファ
と最終バッファとをリングのように繋げることによって
実現される。本実施例の場合、メイン・リングには、現
在データの書き込みが行われているサブ・リング、及び
現在データの読み出しが行われているサブ・リングの各
々を指示するために、一対のメイン書き込みポインタ、
及びメイン読み出しポインタが設けられている。また、
各サブ・リング毎に、自リング内で現在データの書き込
みが行われているバッファ・メモリ、及び現在データの
読み出しが行われているバッファ・メモリを指示するた
めに、それぞれ一対のサブ書き込みポインタ、及びサブ
読み出しポインタが設けられている。
【００８１】ＡＰＩによる１回当たりのデータ取り込み
が３２Ｋバイト単位で行われることに勘案して、各バッ
ファ・メモリのサイズも３２Ｋバイトとしている。ま
た、ダブル・リング・バッファ全体のサイズは、データ
読み出しが滞ったときの受信データを蓄積可能な程度が
必要である。例えば、通信プロトコルで許容される最大
サイズ（１６Ｍバイト）のデータ・グループをハード・
ディスクにファイル・セーブするには、１分程度の時間
を要する。このディスク・アクセスの間はデータ・グル
ープ化処理が不能のため、バッファからのデータ読み出
しは当然停滞する。一方、１分間に電波によって伝送さ
れるデータ量は８Ｍバイト（≒３２Ｋバイト×２５６）
程度ある。したがって、ダブル・リング・バッファは３
２Ｋバイトのバッファ・メモリを２５６個だけ持つ必要
がある。本実施例では、１個のサブ・リングを１６個の
バッファ・メモリ構成とするとともに、メイン・リング
を１６個のサブ・リング構成とすることによって、合計
２５６（＝１６×１６）個のバッファ・メモリを用意し
ている。
が３２Ｋバイト単位で行われることに勘案して、各バッ
ファ・メモリのサイズも３２Ｋバイトとしている。ま
た、ダブル・リング・バッファ全体のサイズは、データ
読み出しが滞ったときの受信データを蓄積可能な程度が
必要である。例えば、通信プロトコルで許容される最大
サイズ（１６Ｍバイト）のデータ・グループをハード・
ディスクにファイル・セーブするには、１分程度の時間
を要する。このディスク・アクセスの間はデータ・グル
ープ化処理が不能のため、バッファからのデータ読み出
しは当然停滞する。一方、１分間に電波によって伝送さ
れるデータ量は８Ｍバイト（≒３２Ｋバイト×２５６）
程度ある。したがって、ダブル・リング・バッファは３
２Ｋバイトのバッファ・メモリを２５６個だけ持つ必要
がある。本実施例では、１個のサブ・リングを１６個の
バッファ・メモリ構成とするとともに、メイン・リング
を１６個のサブ・リング構成とすることによって、合計
２５６（＝１６×１６）個のバッファ・メモリを用意し
ている。
【００８２】図４では、ダブル・リング・バッファ中の
各サブ・リングには、０乃至１５のメイン・リング番号
が付与されている。同図では、メイン書き込みポインタ
及びメイン読み出しポインタは、それぞれメイン・リン
グ番号が"３"及び"１"のサブ・リングを指示している。
また、サブ・リング内では、各バッファ・メモリには、
０乃至１５のサブ・リング番号が付与されている。同図
のメイン・リング番号が"０"のサブ・リング内では、サ
ブ書き込みポインタ及びサブ読み出しポインタは、それ
ぞれサブ・リング番号が"３"及び"２"のバッファ・メモ
リを指示している。換言すれば、メイン・リング番号と
サブ・リング番号の両方を参照することによって、各バ
ッファ・メモリをアドレス可能な訳である。
各サブ・リングには、０乃至１５のメイン・リング番号
が付与されている。同図では、メイン書き込みポインタ
及びメイン読み出しポインタは、それぞれメイン・リン
グ番号が"３"及び"１"のサブ・リングを指示している。
また、サブ・リング内では、各バッファ・メモリには、
０乃至１５のサブ・リング番号が付与されている。同図
のメイン・リング番号が"０"のサブ・リング内では、サ
ブ書き込みポインタ及びサブ読み出しポインタは、それ
ぞれサブ・リング番号が"３"及び"２"のバッファ・メモ
リを指示している。換言すれば、メイン・リング番号と
サブ・リング番号の両方を参照することによって、各バ
ッファ・メモリをアドレス可能な訳である。
【００８３】前述したように、ダブル・バッファ全体の
サイズは８ＭＢであり、メモリ容量等を勘案すれば、全
てのバッファ・メモリをメイン・メモリ１４上に置くこ
とは不可能である。この結果、ダブル・バッファ中の殆
どのバッファ・メモリはハード・ディスクにスワップ・
アウトされることとなる。これに対し、１個のサブ・リ
ングは、５１２Ｋバイト（＝３２Ｋバイト×１６個）で
あり、サブ・リング内の全てのバッファ・メモリをメイ
ン・メモリ１４上に置くことは可能である。
サイズは８ＭＢであり、メモリ容量等を勘案すれば、全
てのバッファ・メモリをメイン・メモリ１４上に置くこ
とは不可能である。この結果、ダブル・バッファ中の殆
どのバッファ・メモリはハード・ディスクにスワップ・
アウトされることとなる。これに対し、１個のサブ・リ
ングは、５１２Ｋバイト（＝３２Ｋバイト×１６個）で
あり、サブ・リング内の全てのバッファ・メモリをメイ
ン・メモリ１４上に置くことは可能である。
【００８４】データ・バッファへの書き込み動作と読み
出し動作が同期的に行われている間は、書き込みポイン
タと読み出しポインタの間の距離か短いため、両ポイン
タを単一のサブ・リング内に置くことは可能である。し
たがって、書き込み動作と読み出し動作が同期的に行わ
れている間は、単一のサブ・リング内でバッファ・メモ
リを順繰り用いることによって、バッファ・メモリのス
ワッピングを回避することができる。
出し動作が同期的に行われている間は、書き込みポイン
タと読み出しポインタの間の距離か短いため、両ポイン
タを単一のサブ・リング内に置くことは可能である。し
たがって、書き込み動作と読み出し動作が同期的に行わ
れている間は、単一のサブ・リング内でバッファ・メモ
リを順繰り用いることによって、バッファ・メモリのス
ワッピングを回避することができる。
【００８５】他方、書き込み動作と読み出し動作が非同
期となってしまった場合には、書き込みポインタと読み
出しポインタの間の距離か長いため、両ポインタを単一
のサブ・リングに置くことは不可能である。このため、
書き込み動作と読み出し動作が非同期な場合には、２以
上のサブ・リングに跨がってデータ・バッファリングを
行わなければならない。この結果、バッファ・メモリの
スワッピングを招来することとなるが、データ処理が遅
滞した間の受信データの取り零しを防止するためには必
至である。
期となってしまった場合には、書き込みポインタと読み
出しポインタの間の距離か長いため、両ポインタを単一
のサブ・リングに置くことは不可能である。このため、
書き込み動作と読み出し動作が非同期な場合には、２以
上のサブ・リングに跨がってデータ・バッファリングを
行わなければならない。この結果、バッファ・メモリの
スワッピングを招来することとなるが、データ処理が遅
滞した間の受信データの取り零しを防止するためには必
至である。
【００８６】但し、データ・バッファへの書き込み動作
と読み出し動作が非同期的となるのは、システム・オペ
レーション中の極限られた期間だけである（何故なら
ば、受信されたデータ・グループが最大サイズ（１６Ｍ
バイト）となるのは稀である！）。このようなダブル・
リング・バッファ構成を採用すれば、書き込み動作と読
み出し動作が同期的な間は単一のサブ・リングのみを用
いるため、スワッピングの機会を極力回避することがで
きる。すなわち、巨大なリング・バッファにおいてスワ
ッピングの常態化を回避することができる訳である。
と読み出し動作が非同期的となるのは、システム・オペ
レーション中の極限られた期間だけである（何故なら
ば、受信されたデータ・グループが最大サイズ（１６Ｍ
バイト）となるのは稀である！）。このようなダブル・
リング・バッファ構成を採用すれば、書き込み動作と読
み出し動作が同期的な間は単一のサブ・リングのみを用
いるため、スワッピングの機会を極力回避することがで
きる。すなわち、巨大なリング・バッファにおいてスワ
ッピングの常態化を回避することができる訳である。
【００８７】なお、本実施例では、ダブル・リング・バ
ッファを用いるにあたって、数種類のユニークな変数を
定義している。以下、これを説明しておく。
ッファを用いるにあたって、数種類のユニークな変数を
定義している。以下、これを説明しておく。
【００８８】ＭＡＸ＿ＭＡＩＮ …メイン・リングに含
まれるサブ・リングの個数のこと。図４ではＭＡＸ＿Ｍ
ＡＩＮ＝１６である。
まれるサブ・リングの個数のこと。図４ではＭＡＸ＿Ｍ
ＡＩＮ＝１６である。
【００８９】ＭＡＸ＿ＳＵＢ …サブ・リングに含まれ
るバッファ・メモリの個数のこと。図４ではＭＡＸ＿Ｓ
ＵＢ＝１６である。
るバッファ・メモリの個数のこと。図４ではＭＡＸ＿Ｓ
ＵＢ＝１６である。
【００９０】ＲＰ＿ＭＡＩＮ …メイン・リング上の読
み出しポインタ（メイン読み出しポインタ）のことであ
り、何番目のサブ・リングが現在読み出しに使用されて
いるかを示す。０からＭＡＸ＿ＭＡＩＮ−１の間の値を
持つ。初期値は０であり、図４ではＲＰ＿ＭＡＩＮ＝１
である。
み出しポインタ（メイン読み出しポインタ）のことであ
り、何番目のサブ・リングが現在読み出しに使用されて
いるかを示す。０からＭＡＸ＿ＭＡＩＮ−１の間の値を
持つ。初期値は０であり、図４ではＲＰ＿ＭＡＩＮ＝１
である。
【００９１】ＷＰ＿ＭＡＩＮ …メイン・リング上の書
き込みポインタ（メイン書き込みポインタ）のことであ
り、何番目のサブ・リングが現在書き込みに使用されて
いるかを示す。０からＭＡＸ＿ＭＡＩＮ−１の間の値を
持つ。初期値は０であり、図４ではＷＰ＿ＭＡＩＮ＝３
である。
き込みポインタ（メイン書き込みポインタ）のことであ
り、何番目のサブ・リングが現在書き込みに使用されて
いるかを示す。０からＭＡＸ＿ＭＡＩＮ−１の間の値を
持つ。初期値は０であり、図４ではＷＰ＿ＭＡＩＮ＝３
である。
【００９２】ＲＰ＿ＳＵＢ［ｉ］ …ｉ番目のサブ・リ
ング上の読み出しポインタ（サブ読み出しポインタ）の
ことであり、サブ・リング中の何番目のバッファ・メモ
リが読み出しに使用されているかを示す。ｉは０からＭ
ＡＸ＿ＭＡＩＮ−１の間の値を持つ。ＲＰ＿ＳＵＢ
［ｉ］は、０からＭＡＸ＿ＳＵＢ−１の間の値を持ち、
初期値は０である。図４では、例えばＲＰ＿ＳＵＢ
［０］＝２である。
ング上の読み出しポインタ（サブ読み出しポインタ）の
ことであり、サブ・リング中の何番目のバッファ・メモ
リが読み出しに使用されているかを示す。ｉは０からＭ
ＡＸ＿ＭＡＩＮ−１の間の値を持つ。ＲＰ＿ＳＵＢ
［ｉ］は、０からＭＡＸ＿ＳＵＢ−１の間の値を持ち、
初期値は０である。図４では、例えばＲＰ＿ＳＵＢ
［０］＝２である。
【００９３】ＷＰ＿ＳＵＢ［ｉ］ …ｉ番目のサブ・リ
ング上の書き込みポインタ（サブ書き込みポインタ）の
ことであり、サブ・リング中の何番目のバッファ・メモ
リが書き込みに使用されているかを示す。ｉは０からＭ
ＡＸ＿ＭＡＩＮ−１の間の値を持つ。ＷＰ＿ＳＵＢ
［ｉ］は、０からＭＡＸ＿ＳＵＢ−１の間の値を持ち、
初期値は０である。図４では、例えばＷＰ＿ＳＵＢ
［０］＝３である。
ング上の書き込みポインタ（サブ書き込みポインタ）の
ことであり、サブ・リング中の何番目のバッファ・メモ
リが書き込みに使用されているかを示す。ｉは０からＭ
ＡＸ＿ＭＡＩＮ−１の間の値を持つ。ＷＰ＿ＳＵＢ
［ｉ］は、０からＭＡＸ＿ＳＵＢ−１の間の値を持ち、
初期値は０である。図４では、例えばＷＰ＿ＳＵＢ
［０］＝３である。
【００９４】Ｃ−２．データ書き込みオペレーション：
ダブル・リング・バッファへのデータ書き込みは、例え
ば、２〜５回／秒毎に受信ＡＰＩサブシステムがＤＣＤ
アダプタ用デバイス・ドライバから受信データを取得す
る際に行われる。図５には、ダブル・リング・バッファ
へのデータ書き込みオペレーションをフローチャート化
して示している。以下、該フローチャートを基に説明す
る。
ダブル・リング・バッファへのデータ書き込みは、例え
ば、２〜５回／秒毎に受信ＡＰＩサブシステムがＤＣＤ
アダプタ用デバイス・ドライバから受信データを取得す
る際に行われる。図５には、ダブル・リング・バッファ
へのデータ書き込みオペレーションをフローチャート化
して示している。以下、該フローチャートを基に説明す
る。
【００９５】まずステップＳ１０では、現在書き込みに
使用されているサブ・リングに着目して、該サブ・リン
グ中でサブ書き込みポインタがサブ読み出しポインタの
１つ手前と等しいかどうかを判断する。なお、該判断ブ
ロックは、前述の変数を用いて、「（（ＷＰ＿ＳＵＢ
［ＷＰ＿ＭＡＩＮ］＋１） ＭＯＤ ＭＡＸ＿ＳＵＢ）
＝ＲＰ＿ＳＵＢ［ＷＰ＿ＭＡＩＮ］？」という意味のプ
ログラムで記述可能である。（但し、ｘ ＭＯＤ ｙと
はｘのｙに対する剰余を意味する。以下同様。）
使用されているサブ・リングに着目して、該サブ・リン
グ中でサブ書き込みポインタがサブ読み出しポインタの
１つ手前と等しいかどうかを判断する。なお、該判断ブ
ロックは、前述の変数を用いて、「（（ＷＰ＿ＳＵＢ
［ＷＰ＿ＭＡＩＮ］＋１） ＭＯＤ ＭＡＸ＿ＳＵＢ）
＝ＲＰ＿ＳＵＢ［ＷＰ＿ＭＡＩＮ］？」という意味のプ
ログラムで記述可能である。（但し、ｘ ＭＯＤ ｙと
はｘのｙに対する剰余を意味する。以下同様。）
【００９６】判断ブロックＳ１０の否定的な結果は、当
該サブ・リング中に書き込み可能なバッファ・メモリが
未だ残っていることを意味するので、サブ書き込みポイ
ンタで指示されたバッファ・メモリにデータの書き込み
を行う（ステップＳ１２）。そして、サブ書き込みポイ
ンタを、サブ・リング上の次のバッファ・メモリに進め
て（ステップＳ１４）、データ書き込み処理を終了す
る。なお、ステップＳ１４は、前述の変数を用いて、
「ＷＰ＿ＳＵＢ［ＷＰ＿ＭＡＩＮ］ ← （（ＷＰ＿Ｓ
ＵＢ［ＷＰ＿ＭＡＩＮ］＋１） ＭＯＤ ＭＡＸ＿ＳＵ
Ｂ）」という意味のプログラムで記述可能である。（但
し、Ａ ← Ｂは、ＡにＢを代入することを意味する。
以下同様。）
該サブ・リング中に書き込み可能なバッファ・メモリが
未だ残っていることを意味するので、サブ書き込みポイ
ンタで指示されたバッファ・メモリにデータの書き込み
を行う（ステップＳ１２）。そして、サブ書き込みポイ
ンタを、サブ・リング上の次のバッファ・メモリに進め
て（ステップＳ１４）、データ書き込み処理を終了す
る。なお、ステップＳ１４は、前述の変数を用いて、
「ＷＰ＿ＳＵＢ［ＷＰ＿ＭＡＩＮ］ ← （（ＷＰ＿Ｓ
ＵＢ［ＷＰ＿ＭＡＩＮ］＋１） ＭＯＤ ＭＡＸ＿ＳＵ
Ｂ）」という意味のプログラムで記述可能である。（但
し、Ａ ← Ｂは、ＡにＢを代入することを意味する。
以下同様。）
【００９７】一方、判断ブロックＳ１０の肯定的な結果
は、サブ書き込みポインタがサブ読み出しポインタを一
周リードしてしまい、当該サブ・リングが満杯状態にな
ったことを意味する。このため、メイン・リング上の次
のサブ・リングに進んで、書き込み可能なバッファ・メ
モリが未だ残っているかどうかを判断する。このとき、
次のサブ・リングが現在読み出しに使用されているサブ
・リングと等しいかどうかを、まず判断する（ステップ
Ｓ１６）。なお、ステップＳ１６は、前述の変数を用い
て、「（（ＷＰ＿ＭＡＩＮ＋１） ＭＯＤ ＭＡＸ＿Ｍ
ＡＩＮ）＝ＲＰ＿ＭＡＩＮ？」という意味のプログラム
で記述可能である。
は、サブ書き込みポインタがサブ読み出しポインタを一
周リードしてしまい、当該サブ・リングが満杯状態にな
ったことを意味する。このため、メイン・リング上の次
のサブ・リングに進んで、書き込み可能なバッファ・メ
モリが未だ残っているかどうかを判断する。このとき、
次のサブ・リングが現在読み出しに使用されているサブ
・リングと等しいかどうかを、まず判断する（ステップ
Ｓ１６）。なお、ステップＳ１６は、前述の変数を用い
て、「（（ＷＰ＿ＭＡＩＮ＋１） ＭＯＤ ＭＡＸ＿Ｍ
ＡＩＮ）＝ＲＰ＿ＭＡＩＮ？」という意味のプログラム
で記述可能である。
【００９８】判断ブロックＳ１６の肯定的な結果は、メ
イン書き込みポインタがメイン読み出しポインタを一周
リードしてしまい、当該ダブル・リング・バッファが全
て満杯状態になったことを意味する。したがって、この
場合には、書き込みに使用できるバッファ・メモリがも
はやないので、新たなデータの書き込みを諦める他ない
（ステップＳ２０）。この結果、受信した衛星放送デー
タを取り零す可能性もある。但し、図４に示すサイズの
ダブル・リング・バッファにおいて、リング・バッファ
全体が満杯状態となる（すなわちステップＳ２０に陥
る）のは例外的な事例である点を理解されたい。
イン書き込みポインタがメイン読み出しポインタを一周
リードしてしまい、当該ダブル・リング・バッファが全
て満杯状態になったことを意味する。したがって、この
場合には、書き込みに使用できるバッファ・メモリがも
はやないので、新たなデータの書き込みを諦める他ない
（ステップＳ２０）。この結果、受信した衛星放送デー
タを取り零す可能性もある。但し、図４に示すサイズの
ダブル・リング・バッファにおいて、リング・バッファ
全体が満杯状態となる（すなわちステップＳ２０に陥
る）のは例外的な事例である点を理解されたい。
【００９９】一方、判断ブロックＳ１６の結果が否定的
な場合には、書き込みに使用できるサブ・リングが残っ
ている可能性を示しているので、メイン書き込みポイン
タをメイン・リング上の次のサブ・リングに進め（ステ
ップＳ１８）、ステップＳ１０に復帰して上記と同様の
処理を繰り返す。なお、ステップＳ１８は、前述の変数
を用いて、「ＷＰ＿ＭＡＩＮ ← （（ＷＰ＿ＭＡＩＮ
＋１） ＭＯＤ ＭＡＸ＿ＭＡＩＮ）」という意味のプ
ログラムで記述可能である。
な場合には、書き込みに使用できるサブ・リングが残っ
ている可能性を示しているので、メイン書き込みポイン
タをメイン・リング上の次のサブ・リングに進め（ステ
ップＳ１８）、ステップＳ１０に復帰して上記と同様の
処理を繰り返す。なお、ステップＳ１８は、前述の変数
を用いて、「ＷＰ＿ＭＡＩＮ ← （（ＷＰ＿ＭＡＩＮ
＋１） ＭＯＤ ＭＡＸ＿ＭＡＩＮ）」という意味のプ
ログラムで記述可能である。
【０１００】Ｃ−３．データ読み出しオペレーション：
ダブル・リング・バッファからのデータ読み出しは、例
えば、バッファ中に蓄積された受信データをＡＰＩがデ
ータ・グループ化する際に行われる。図６には、ダブル
・リング・バッファへのデータ読み出しオペレーション
をフローチャート化して示している。以下、該フローチ
ャートを基に説明する。
ダブル・リング・バッファからのデータ読み出しは、例
えば、バッファ中に蓄積された受信データをＡＰＩがデ
ータ・グループ化する際に行われる。図６には、ダブル
・リング・バッファへのデータ読み出しオペレーション
をフローチャート化して示している。以下、該フローチ
ャートを基に説明する。
【０１０１】まずステップＳ３０では、現在読み出しに
使用されているサブ・リングに着目して、該サブ・リン
グ中でサブ読み出しポインタがサブ書き込みポインタと
等しいかどうかを判断する。なお、該判断ブロックは、
前述の変数を用いて、「（（ＲＰ＿ＳＵＢ［ＲＰ＿ＭＡ
ＩＮ］）＝ＷＰ＿ＳＵＢ［ＲＰ＿ＭＡＩＮ］？」という
意味のプログラムで記述可能である。
使用されているサブ・リングに着目して、該サブ・リン
グ中でサブ読み出しポインタがサブ書き込みポインタと
等しいかどうかを判断する。なお、該判断ブロックは、
前述の変数を用いて、「（（ＲＰ＿ＳＵＢ［ＲＰ＿ＭＡ
ＩＮ］）＝ＷＰ＿ＳＵＢ［ＲＰ＿ＭＡＩＮ］？」という
意味のプログラムで記述可能である。
【０１０２】判断ブロックＳ３０の否定的な結果は、当
該サブ・リング中に読み出しに使用すべきバッファ・メ
モリが未だ残っていることを意味するので、サブ読み出
しポインタで指示されたバッファ・メモリからデータの
読み出しを行う（ステップＳ３２）。そして、サブ読み
出しポインタを、サブ・リング上の次のバッファ・メモ
リに進めて（ステップＳ３４）、データ書き込み処理を
終了する。なお、ステップＳ３４は、前述の変数を用い
て、「ＲＰ＿ＳＵＢ［ＲＰ＿ＭＡＩＮ］ ←（（ＲＰ＿
ＳＵＢ［ＲＰ＿ＭＡＩＮ］＋１） ＭＯＤ ＭＡＸ＿Ｓ
ＵＢ）」という意味のプログラムで記述可能である。
該サブ・リング中に読み出しに使用すべきバッファ・メ
モリが未だ残っていることを意味するので、サブ読み出
しポインタで指示されたバッファ・メモリからデータの
読み出しを行う（ステップＳ３２）。そして、サブ読み
出しポインタを、サブ・リング上の次のバッファ・メモ
リに進めて（ステップＳ３４）、データ書き込み処理を
終了する。なお、ステップＳ３４は、前述の変数を用い
て、「ＲＰ＿ＳＵＢ［ＲＰ＿ＭＡＩＮ］ ←（（ＲＰ＿
ＳＵＢ［ＲＰ＿ＭＡＩＮ］＋１） ＭＯＤ ＭＡＸ＿Ｓ
ＵＢ）」という意味のプログラムで記述可能である。
【０１０３】一方、判断ブロックＳ３０の肯定的な結果
は、サブ読み出しポインタがサブ書き込みポインタに追
いついてしまい、当該サブ・リングが空状態になったこ
とを意味する。このため、メイン・リング上の次のサブ
・リングに進んで、読み出し可能なバッファ・メモリが
未だ残っているかどうかを判断する。このとき、現在読
み出しに使用されているサブ・リングが現在書き込みに
使用されているサブ・リングと等しいかどうかを、まず
判断する（ステップＳ３６）。なお、ステップＳ３６
は、前述の変数を用いて、「ＲＰ＿ＭＡＩＮ＝ＷＰ＿Ｍ
ＡＩＮ？」という意味のプログラムで記述可能である。
は、サブ読み出しポインタがサブ書き込みポインタに追
いついてしまい、当該サブ・リングが空状態になったこ
とを意味する。このため、メイン・リング上の次のサブ
・リングに進んで、読み出し可能なバッファ・メモリが
未だ残っているかどうかを判断する。このとき、現在読
み出しに使用されているサブ・リングが現在書き込みに
使用されているサブ・リングと等しいかどうかを、まず
判断する（ステップＳ３６）。なお、ステップＳ３６
は、前述の変数を用いて、「ＲＰ＿ＭＡＩＮ＝ＷＰ＿Ｍ
ＡＩＮ？」という意味のプログラムで記述可能である。
【０１０４】判断ブロックＳ３６の肯定的な結果は、メ
イン読み出しポインタがメイン書き込みポインタに追い
ついしまい、当該ダブル・リング・バッファが全て空状
態になったことを意味する。したがって、この場合に
は、読み出しを行うべきバッファ・メモリがもはやない
ので、データの読み出しを諦める他ない（ステップＳ４
０）。
イン読み出しポインタがメイン書き込みポインタに追い
ついしまい、当該ダブル・リング・バッファが全て空状
態になったことを意味する。したがって、この場合に
は、読み出しを行うべきバッファ・メモリがもはやない
ので、データの読み出しを諦める他ない（ステップＳ４
０）。
【０１０５】一方、判断ブロックＳ３６の結果が否定的
な場合には、読み出しに使用できるサブ・リングが残っ
ている可能性を示しているので、メイン読み出しポイン
タをメイン・リング上の次のサブ・リングに進め（ステ
ップＳ３８）、ステップＳ３０に復帰して上記と同様の
処理を繰り返す。なお、ステップＳ３８は、前述の変数
を用いて、「ＲＰ＿ＭＡＩＮ ← （（ＲＰ＿ＭＡＩＮ
＋１） ＭＯＤ ＭＡＸ＿ＭＡＩＮ）」という意味のプ
ログラムで記述可能である。
な場合には、読み出しに使用できるサブ・リングが残っ
ている可能性を示しているので、メイン読み出しポイン
タをメイン・リング上の次のサブ・リングに進め（ステ
ップＳ３８）、ステップＳ３０に復帰して上記と同様の
処理を繰り返す。なお、ステップＳ３８は、前述の変数
を用いて、「ＲＰ＿ＭＡＩＮ ← （（ＲＰ＿ＭＡＩＮ
＋１） ＭＯＤ ＭＡＸ＿ＭＡＩＮ）」という意味のプ
ログラムで記述可能である。
【０１０６】Ｄ．追補 以上、特定の実施例を参照しながら、本発明について詳
解してきた。しかしながら、本発明の要旨を逸脱しない
範囲で当業者が該実施例の修正や代用を成し得ることは
自明である。例えば本明細書ではパーソナル・コンピュ
ータが衛星データ受信に用いられる場合に特化して説明
してきたが、パーソナル・コンピュータが他のデータ処
理に用いられる場合、又は、ファクシミリ機器や複写
機、プリンタ、放送受信機、ワードプロセッサ等のよう
な、膨大なデータを一時保持する機会のある各種情報処
理機器に対しても、本発明を適用することができる。要
するに、例示という形態で本発明を開示してきたのであ
り、限定的に解釈されるべきではない。本発明の要旨を
判断するためには、冒頭に記載した特許請求の範囲の欄
を参酌すべきである。
解してきた。しかしながら、本発明の要旨を逸脱しない
範囲で当業者が該実施例の修正や代用を成し得ることは
自明である。例えば本明細書ではパーソナル・コンピュ
ータが衛星データ受信に用いられる場合に特化して説明
してきたが、パーソナル・コンピュータが他のデータ処
理に用いられる場合、又は、ファクシミリ機器や複写
機、プリンタ、放送受信機、ワードプロセッサ等のよう
な、膨大なデータを一時保持する機会のある各種情報処
理機器に対しても、本発明を適用することができる。要
するに、例示という形態で本発明を開示してきたのであ
り、限定的に解釈されるべきではない。本発明の要旨を
判断するためには、冒頭に記載した特許請求の範囲の欄
を参酌すべきである。
【０１０７】
【発明の効果】以上詳記したように、本発明によれば、
例えばコンピュータ・システムがシステム外部から受信
したデータをファイル化してセーブする際に、受信デー
タの一時保持のために用いられる、優れたデータ・バッ
ファリング・システムを提供することができる。
例えばコンピュータ・システムがシステム外部から受信
したデータをファイル化してセーブする際に、受信デー
タの一時保持のために用いられる、優れたデータ・バッ
ファリング・システムを提供することができる。
【０１０８】また、本発明によれば、受信データの一時
保持のために用いられるデータ・バッファリング・シス
テムであって、受信データの書き込み速度と読み出し速
度のギャップを吸収するために、各バッファ・メモリを
リング・バッファ構成にした、優れたデータ・バッファ
リング・システムを提供することができる。
保持のために用いられるデータ・バッファリング・シス
テムであって、受信データの書き込み速度と読み出し速
度のギャップを吸収するために、各バッファ・メモリを
リング・バッファ構成にした、優れたデータ・バッファ
リング・システムを提供することができる。
【０１０９】また、本発明によれば、膨大量の受信デー
タを一時的に保持するためにリング・バッファ構成にし
たデータ・バッファリング・システムであって、リング
・バッファ・サイズの巨大化に伴うハード・ディスクへ
のスワッピングの問題を解消することができる、優れた
データ・バッファリング・システムを提供することがで
きる。
タを一時的に保持するためにリング・バッファ構成にし
たデータ・バッファリング・システムであって、リング
・バッファ・サイズの巨大化に伴うハード・ディスクへ
のスワッピングの問題を解消することができる、優れた
データ・バッファリング・システムを提供することがで
きる。
【図１】図１は、本発明を実現するのに適した典型的な
パーソナル・コンピュータ（ＰＣ）１００のハードウェ
ア構成を模式的に示した図である。
パーソナル・コンピュータ（ＰＣ）１００のハードウェ
ア構成を模式的に示した図である。
【図２】図２は、本発明の実施に供されるＰＣ１００上
で実行可能なソフトウェアの階層的構成を模式的に示し
た図である。
で実行可能なソフトウェアの階層的構成を模式的に示し
た図である。
【図３】図３は、ＤＣＤアダプタ・カードにより受信さ
れたデータのソフトウェア・レベルでの処理フローを概
略的に図解した図である。
れたデータのソフトウェア・レベルでの処理フローを概
略的に図解した図である。
【図４】図４は、ＡＰＩが採用するデータ・バッファの
構成を模式的に示した図である。
構成を模式的に示した図である。
【図５】図５は、ダブル・リング・バッファへのデータ
書き込みオペレーションをフローチャート化して示した
図である。
書き込みオペレーションをフローチャート化して示した
図である。
【図６】図６は、ダブル・リング・バッファへのデータ
読み出しオペレーションをフローチャート化して示した
図である。
読み出しオペレーションをフローチャート化して示した
図である。
【図７】図７は、ＰＣがアナログ衛星データをファイル
として取り込む様子を概略的に示した図である。
として取り込む様子を概略的に示した図である。
【図８】図８は、ピンポン・バッファ及びリング・バッ
ファそれぞれの構成を模式的に示した図である。
ファそれぞれの構成を模式的に示した図である。
【図９】図９は、リング・バッファ中のバッファ・メモ
リをスワッピングした様子を模式的に示した図である。
リをスワッピングした様子を模式的に示した図である。
１１…ＣＰＵ、１２…プロセッサ・バス、１３…ブリッ
ジ回路、１４…メイン・メモリ、１５…Ｌ２−キャッシ
ュ、１６…ＰＣＩバス、１６Ａ…バス・スロット、１６
Ｂ…アダプタ・カード、１７…ＲＯＭ、１８…ＩＳＡバ
ス、１８Ａ…バス・スロット、１８Ｂ…アダプタ・カー
ド、１９…ブリッジ回路、２０…ビデオ・コントロー
ラ、２１…ＶＲＡＭ、２２…ＬＣＤ、２３…カードバス
・コントローラ、２４…カード・スロット、２５…ＨＤ
Ｄ、２６…ＣＤ＝ＲＯＭ、２７…ＫＭＣ、２８…キーボ
ード、２９…マウス、３０…Ｉ／Ｏコントローラ、３１
…ＦＤＤ、３２…パラレル・ポート、３３…シリアル・
ポート、３４…オーディオ・コントローラ、３５…マイ
ク、３６…スピーカ、１００…パーソナル・コンピュー
タ。
ジ回路、１４…メイン・メモリ、１５…Ｌ２−キャッシ
ュ、１６…ＰＣＩバス、１６Ａ…バス・スロット、１６
Ｂ…アダプタ・カード、１７…ＲＯＭ、１８…ＩＳＡバ
ス、１８Ａ…バス・スロット、１８Ｂ…アダプタ・カー
ド、１９…ブリッジ回路、２０…ビデオ・コントロー
ラ、２１…ＶＲＡＭ、２２…ＬＣＤ、２３…カードバス
・コントローラ、２４…カード・スロット、２５…ＨＤ
Ｄ、２６…ＣＤ＝ＲＯＭ、２７…ＫＭＣ、２８…キーボ
ード、２９…マウス、３０…Ｉ／Ｏコントローラ、３１
…ＦＤＤ、３２…パラレル・ポート、３３…シリアル・
ポート、３４…オーディオ・コントローラ、３５…マイ
ク、３６…スピーカ、１００…パーソナル・コンピュー
タ。
フロントページの続き (56)参考文献 特開 平１−312656（ＪＰ，Ａ) 特開 平７−121431（ＪＰ，Ａ) 特開 平５−197796（ＪＰ，Ａ) 特開 昭59−119465（ＪＰ，Ａ) 特開 昭57−109070（ＪＰ，Ａ) 特開 昭51−113429（ＪＰ，Ａ) 特開 平８−320779（ＪＰ，Ａ) 特開 平５−289847（ＪＰ，Ａ) 特開 昭61−131033（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 5/06 G06F 12/00 H04L 13/08
Claims (8)
- 【請求項１】コンピュータ・システムの物理メモリを利
用してデータ・バッファリングを行うためのデータ・バ
ッファリング・システムであって、 （ａ）メモリ空間上に設けられた複数のバッファ・メモ
リと、 （ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、 （ｃ）複数の第１のリング・バッファをリング状に連結
してなる第２のリング・バッファと、 （ｄ）各第１のリング・バッファ内に設けられた、次の
読み出しバッファ・メモリ位置を指示するための第１の
読み出しポインタと、 （ｅ）各第１のリング・バッファ内に設けられた、次の
書き込みバッファ・メモリ位置を指示するための第１の
書き込みポインタと、 （ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、 （ｇ）現在バッファ・メモリへの書き込みが行われてい
る第１のリング・バッファ位置を指示するための第２の
書き込みポインタと、 （ｈ）現在第２の書き込みポインタで指示されている第
１のリング・バッファにおいて第１の書き込みポインタ
が第１の読み出しポインタの１つ手前のバッファ・メモ
リを指示しているかどうかを判断し、１つ手前でなけれ
ば第１の書き込みポインタで指示されたバッファ・メモ
リにデータを書き込むとともに第１の書き込みポインタ
を次のバッファ・メモリに進め、１つ手前であれば第２
の書き込みポインタを次の第１のリング・バッファに進
める、書き込み制御手段と、 を具備することを特徴とするデータ・バッファリング・
システム。 - 【請求項２】前記書き込み制御手段は、第２の書き込み
ポインタを次の第１のリング・バッファに進める前に、
第２の書き込みポインタが第２の読み出しポインタの１
つ手前と一致するかどうかを判断し、一致する場合に
は、バッファ満杯状態と判断して第２の書き込みポイン
タを進めずデータ書き込み動作を見送ることを特徴とす
る請求項１に記載のデータ・バッファリング・システ
ム。 - 【請求項３】コンピュータ・システムの物理メモリを利
用してデータ・バッファリングを行うためのデータ・バ
ッファリング・システムであって、 （ａ）メモリ空間上に設けられた複数のバッファ・メモ
リと、 （ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、 （ｃ）複数の第１のリング・バッファをリング状に連結
してなる第２のリング・バッファと、 （ｄ）各第１のリング・バッファ内に設けられた、次の
読み出しバッファ・メモリ位置を指示するための第１の
読み出しポインタと、 （ｅ）各第１のリング・バッファ内に設けられた、次の
書き込みバッファ・メモリ位置を指示するための第１の
書き込みポインタと、 （ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、 （ｇ）現在バッファ・メモリへの書き込みが行われてい
る第１のリング・バッファ位置を指示するための第２の
書き込みポインタと、 （ｈ）現在第２の読み出しポインタで指示されている第
１のリング・バッファにおいて第１の読み出しポインタ
が第１の書き込みポインタと同じバッファ・メモリを指
示しているかどうかを判断し、異なれば第１の読み出し
ポインタで指示されたバッファ・メモリからデータを読
み出し、同じであれば第２の読み出しポインタを次の第
１のリング・バッファに進める、読み出し制御手段と、 を具備することを特徴とするデータ・バッファリング・
システム。 - 【請求項４】前記読み出し制御手段は、第２の読み出し
ポインタを次の第１のリング・バッファに進める前に、
第２の読み出しポインタが第２の書き込みポインタと一
致するかどうかを判断し、一致する場合には、バッファ
空状態と判断して第２の読み出しポインタを進めずデー
タ読み出し動作を見送ることを特徴とする請求項３に記
載のデータ・バッファリング・システム。 - 【請求項５】コンピュータ・システムが、自身の物理メ
モリを利用して、システム外部から受信したデータをバ
ッファリングするためのデータ・バッファリング・シス
テムであって、 （ａ）メモリ空間上に設けられた複数のバッファ・メモ
リと、 （ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、 （ｃ）複数の第１のリング・バッファをリング状に連結
してなる第２のリング・バッファと、 （ｄ）各第１のリング・バッファ内に設けられた、次の
読み出しバッファ・メモリ位置を指示するための第１の
読み出しポインタと、 （ｅ）各第１のリング・バッファ内に設けられた、次の
書き込みバッファ・メモリ位置を指示するための第１の
書き込みポインタと、 （ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、 （ｇ）現在バッファ・メモリへの書き込みが行われてい
る第１のリング・バッファ位置を指示するための第２の
書き込みポインタと、 （ｈ）現在第２の書き込みポインタで指示されている第
１のリング・バッファにおいて第１の書き込みポインタ
が第１の読み出しポインタの１つ手前のバッファ・メモ
リを指示しているかどうかを判断し、１つ手前でなけれ
ば第１の書き込みポインタで指示されたバッファ・メモ
リにデータを書き込むとともに第１の書き込みポインタ
を次のバッファ・メモリに進め、１つ手前であれば第２
の書き込みポインタを次の第１のリング・バッファに進
める、書き込み制御手段と、を具備することを特徴とす
るデータ・バッファリング・システム。 - 【請求項６】前記書き込み制御手段は、第２の書き込み
ポインタを次の第１のリング・バッファに進める前に、
第２の書き込みポインタが第２の読み出しポインタの１
つ手前と一致するかどうかを判断し、一致する場合に
は、バッファ満杯状態と判断して第２の書き込みポイン
タを進めずデータ書き込み動作を見送ることを特徴とす
る請求項５に記載のデータ・バッファリング・システ
ム。 - 【請求項７】コンピュータ・システムが、自身の物理メ
モリを利用して、システム外部から受信したデータをバ
ッファリングするためのデータ・バッファリング・シス
テムであって、 （ａ）メモリ空間上に設けられた複数のバッファ・メモ
リと、 （ｂ）バッファ・メモリをリング状に連結してなる第１
のリング・バッファと、 （ｃ）複数の第１のリング・バッファをリング状に連結
してなる第２のリング・バッファと、 （ｄ）各第１のリング・バッファ内に設けられた、次の
読み出しバッファ・メモリ位置を指示するための第１の
読み出しポインタと、 （ｅ）各第１のリング・バッファ内に設けられた、次の
書き込みバッファ・メモリ位置を指示するための第１の
書き込みポインタと、 （ｆ）現在バッファ・メモリからの読み出しが行われて
いる第１のリング・バッファ位置を指示するための第２
の読み出しポインタと、 （ｇ）現在バッファ・メモリへの書き込みが行われてい
る第１のリング・バッファ位置を指示するための第２の
書き込みポインタと、 （ｈ）現在第２の読み出しポインタで指示されている第
１のリング・バッファにおいて第１の読み出しポインタ
が第１の書き込みポインタと同じバッファ・メモリを指
示しているかどうかを判断し、異なれば第１の読み出し
ポインタで指示されたバッファ・メモリからデータを読
み出し、同じであれば第２の読み出しポインタを次の第
１のリング・バッファに進める、読み出し制御手段と、 を具備することを特徴とするデータ・バッファリング・
システム。 - 【請求項８】前記読み出し制御手段は、第２の読み出し
ポインタを次の第１のリング・バッファに進める前に、
第２の読み出しポインタが第２の書き込みポインタと一
致するかどうかを判断し、一致する場合には、バッファ
空状態と判断して第２の読み出しポインタを進めずデー
タ読み出し動作を見送ることを特徴とする請求項７に記
載のデータ・バッファリング・システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23160196A JP3268980B2 (ja) | 1996-09-02 | 1996-09-02 | データ・バッファリング・システム |
| US08/899,375 US5948082A (en) | 1996-09-02 | 1997-07-23 | Computer system having a data buffering system which includes a main ring buffer comprised of a plurality of sub-ring buffers connected in a ring |
| KR1019970034884A KR19980024107A (ko) | 1996-09-02 | 1997-07-25 | 데이터 버퍼링 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23160196A JP3268980B2 (ja) | 1996-09-02 | 1996-09-02 | データ・バッファリング・システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10105373A JPH10105373A (ja) | 1998-04-24 |
| JP3268980B2 true JP3268980B2 (ja) | 2002-03-25 |
Family
ID=16926076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23160196A Expired - Fee Related JP3268980B2 (ja) | 1996-09-02 | 1996-09-02 | データ・バッファリング・システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5948082A (ja) |
| JP (1) | JP3268980B2 (ja) |
| KR (1) | KR19980024107A (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6112267A (en) * | 1998-05-28 | 2000-08-29 | Digital Equipment Corporation | Hierarchical ring buffers for buffering data between processor and I/O device permitting data writes by processor and data reads by I/O device simultaneously directed at different buffers at different levels |
| US7982740B2 (en) | 1998-11-09 | 2011-07-19 | Broadcom Corporation | Low resolution graphics mode support using window descriptors |
| US6853385B1 (en) * | 1999-11-09 | 2005-02-08 | Broadcom Corporation | Video, audio and graphics decode, composite and display system |
| EP1145218B1 (en) | 1998-11-09 | 2004-05-19 | Broadcom Corporation | Display system for blending graphics and video data |
| US6661422B1 (en) | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Video and graphics system with MPEG specific data transfer commands |
| US6636222B1 (en) | 1999-11-09 | 2003-10-21 | Broadcom Corporation | Video and graphics system with an MPEG video decoder for concurrent multi-row decoding |
| US6798420B1 (en) | 1998-11-09 | 2004-09-28 | Broadcom Corporation | Video and graphics system with a single-port RAM |
| US6768774B1 (en) | 1998-11-09 | 2004-07-27 | Broadcom Corporation | Video and graphics system with video scaling |
| US9668011B2 (en) | 2001-02-05 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single chip set-top box system |
| US6996640B1 (en) | 2001-08-07 | 2006-02-07 | Adaptec, Inc. | Method and system for asynchronously transferring data |
| US6983408B2 (en) * | 2002-03-08 | 2006-01-03 | Microsoft Corporation | Managing error/status information generated during video processing |
| JP2004171411A (ja) * | 2002-11-21 | 2004-06-17 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置及びバッファメモリの管理方法 |
| US8063916B2 (en) | 2003-10-22 | 2011-11-22 | Broadcom Corporation | Graphics layer reduction for video composition |
| TWI237806B (en) * | 2004-11-03 | 2005-08-11 | Sunplus Technology Co Ltd | Audio decoding system with ring buffer and method thereof |
| JP2006185162A (ja) * | 2004-12-27 | 2006-07-13 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置及びその制御方法 |
| KR100851070B1 (ko) * | 2005-11-03 | 2008-08-12 | 삼성전기주식회사 | 4색을 이용하는 스캐닝 컬러 디스플레이 장치, 방법 및컬러 영상 제어 기록 매체 |
| CA2754362C (en) | 2009-03-06 | 2014-09-23 | Aspera, Inc. | Method and system for i/o driven rate adaptation |
| KR20120055779A (ko) * | 2010-11-23 | 2012-06-01 | 한국전자통신연구원 | 지그비 기반의 음성 데이터 송수신 시스템 및 그의 음성 데이터 송수신 방법 |
| US9223638B2 (en) | 2012-09-24 | 2015-12-29 | Sap Se | Lockless spin buffer |
| US10101964B2 (en) * | 2016-09-20 | 2018-10-16 | Advanced Micro Devices, Inc. | Ring buffer including a preload buffer |
| US11113205B2 (en) * | 2017-07-31 | 2021-09-07 | Micron Technology, Inc. | Die addressing using a reduced size translation table entry |
| US11132240B2 (en) | 2019-08-16 | 2021-09-28 | Roku, Inc. | Multi-agent ring-buffer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3766534A (en) * | 1972-11-15 | 1973-10-16 | Ibm | Shift register storage unit with multi-dimensional dynamic ordering |
| US4507760A (en) * | 1982-08-13 | 1985-03-26 | At&T Bell Laboratories | First-in, first-out (FIFO) memory configuration for queue storage |
| US4803654A (en) * | 1985-06-20 | 1989-02-07 | General Datacomm Industries, Inc. | Circular first-in, first out buffer system for generating input and output addresses for read/write memory independently |
| JPS63163645A (ja) * | 1986-12-26 | 1988-07-07 | Ricoh Co Ltd | 二次元配列メモリ装置 |
| US4839866A (en) * | 1987-05-29 | 1989-06-13 | Texas Instruments Incorporated | Cascadable first-in, first-out memory |
| US5043981A (en) * | 1990-05-29 | 1991-08-27 | Advanced Micro Devices, Inc. | Method of and system for transferring multiple priority queues into multiple logical FIFOs using a single physical FIFO |
| US5519701A (en) * | 1995-03-29 | 1996-05-21 | International Business Machines Corporation | Architecture for high performance management of multiple circular FIFO storage means |
-
1996
- 1996-09-02 JP JP23160196A patent/JP3268980B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-23 US US08/899,375 patent/US5948082A/en not_active Expired - Fee Related
- 1997-07-25 KR KR1019970034884A patent/KR19980024107A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US5948082A (en) | 1999-09-07 |
| JPH10105373A (ja) | 1998-04-24 |
| KR19980024107A (ko) | 1998-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3268980B2 (ja) | データ・バッファリング・システム | |
| JP3580630B2 (ja) | 消費電力を管理するシステム及び電源を管理する方法 | |
| US9734085B2 (en) | DMA transmission method and system thereof | |
| US7272676B2 (en) | Data transmission controller that restarts data transmission when reconstruction is completed | |
| JP3273202B2 (ja) | 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ | |
| EP1896965B1 (en) | Dma descriptor queue read and cache write pointer arrangement | |
| US5864876A (en) | DMA device with local page table | |
| US9086920B2 (en) | Device for managing data buffers in a memory space divided into a plurality of memory elements | |
| JP2001142842A (ja) | Ｄｍａハンドシェークプロトコル | |
| JPH07182260A (ja) | ネットワークパケットのフレームバッファ方法 | |
| JP2001216194A (ja) | 演算処理装置 | |
| CN113900974B (zh) | 一种存储装置、数据存储方法及相关设备 | |
| TWI412934B (zh) | 嵌入式控制器記憶體之外部直接記憶體存取 | |
| US7913059B2 (en) | Information processing device, data transfer method, and information storage medium | |
| US6957280B2 (en) | Streamlining ATA device initialization | |
| US20200242040A1 (en) | Apparatus and Method of Optimizing Memory Transactions to Persistent Memory Using an Architectural Data Mover | |
| US5911152A (en) | Computer system and method for storing data in a buffer which crosses page boundaries utilizing beginning and ending buffer pointers | |
| US6415365B1 (en) | Write buffer for use in a data processing apparatus | |
| US20050005039A1 (en) | Data transfer control device, electronic instrument, and data transfer control method | |
| US6401151B1 (en) | Method for configuring bus architecture through software control | |
| JP3208160B2 (ja) | コンピュータにおける記憶管理方式 | |
| US6665752B1 (en) | Interrupt driven interface coupling a programmable media access controller and a process controller | |
| US7694004B2 (en) | Bit-granular writes of control registers | |
| JPS6027976A (ja) | 先入先出メモリ装置 | |
| WO2024198546A1 (zh) | 存储器控制器、存储器的访问方法、存储模组及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |