TW460789B - An integrated multimedia system - Google Patents

An integrated multimedia system Download PDF

Info

Publication number
TW460789B
TW460789B TW088117910A TW88117910A TW460789B TW 460789 B TW460789 B TW 460789B TW 088117910 A TW088117910 A TW 088117910A TW 88117910 A TW88117910 A TW 88117910A TW 460789 B TW460789 B TW 460789B
Authority
TW
Taiwan
Prior art keywords
data
memory
unit
buffer
coupled
Prior art date
Application number
TW088117910A
Other languages
English (en)
Inventor
David Baker
Christopher Basoglu
Benjamin Cutler
Richard Deeley
Gregorio Gervasio
Original Assignee
Hitachi Ltd
Equator Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Equator Technologies Inc filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW460789B publication Critical patent/TW460789B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/102Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/005General purpose rendering architectures

Description

4 60 789 A7 •_ B7__;____ 五、發明說明(1 ) 發明領域 (請先閱讀背面之注意事項再填寫本頁) 本發明有關一資料處理系統具有各種不同的模組,且 較明確地關於可在一晶片組上執行多數個繪圖工作的系統 發明背景 ' 近年來,對於可被倂在電腦系統中或作用爲獨立系統 的低價多媒體系統的需求增加。已經有一些致力於創造多 媒體處理器系統的努力出現,其主要爲軟體驅動,或者, 主要爲硬體驅動的。一些多媒體系統採用分離式三度空間 3 D繪圖晶片,其被耦合至主處理器以運作圖形。然而, 這些系統於在主處理器和圖形晶片之間的資料傳送的加強 運作時面臨延遲的瓶頸。 實現3 D繪圖系統的頻寬需求因系統的複雜度而定。 典型地,3 . D繪圖系統包括管線結構裡的多模組,例如藉 插補法,紋理映射和紋理過濾的幾何轉換,照明轉換,陰 影或光柵化。 經濟部智慧財產局員工消費合作社印*1农 幾何轉換是將一三度空間內的一三度空間物體模型轉 換爲一二度空間的螢幕空間內的程序。這個程序包括以多 數個多角形,例如三角形,定義三度空間模型和將這些多 角形轉換爲一二度空間的內的步驟。 照明轉換或照明的幾何學,是表現從三度空間的模型 到一二度空間的螢幕空間的光反映強度的程序》 紋理映射程序提供一機制表現三度空間模型的紋理。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ~ ' " 經濟部智慧財產局員工消費合作社印製 4 60 789 A7 _____B7_______ 五、發明說明(2 ) 因此’紋理空間在二度空間中被定義爲二個紋理坐標稱爲 水平的坐標和垂直的〃坐標。紋理空間裡的每 個圖素叫做紋素。與每紋素有關的消息在外部的記憶體被 儲存’外部的記憶體能相應於一取得紋素指令而被映射到 對應的三角形節點。紋素顏色然後被混合上如上描述的陰 影顏色造成每個三角形的每個節點的最後顏色。再一次藉 插補而留下陰影被採用以發現在每個三角形之內的圖素的 色度。 如上面提到,根據採用3 D繪圖處理的系統的傳統微 處理器已經面臨頻寬限制。舉例來說,微處理器,例如 X - 8 6經由P C I匯流排被耦合至3 D繪圖晶片。外部 記億體儲存與3 D模型有關的消息。微處理器執行幾何和 照明計算並經由P C I匯流排將結果,其爲與每個三角形 的節點有關的消息,傳送到3 D繪圖晶片的。 3 D繪圖晶片包括測量三角形的每邊的斜率的斜率計 算器。插補器根據測得的斜率計算在三角形裡面的每個圖 素的陰影顏色。紋理單元根據測得的斜率和被儲存在紋理 映射的消息測量在三角形裡面的每個圖素的紋理。 分開的框緩衝記憶體被採用以儲存如上面描述的那些 紋理映射。每一紋理映射對應於被用於影像中的元素的紋 理。· 此外,框緩衝記億體包括分開的緩衝空間稱爲Z -緩 衝。當它想想被顯示時,Z —緩衝被用以除去三角形的隱 藏部份。因此,當多數個物體被重疊的時候,看不見的平 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ~ -1« ^^1 IB tl·· n ^^1 ^^1 ^^1 ^^1 —^i ^^1 n ^^1 ^^1 1 0¾ I n n ^^1 ^^1 n n* (請先閱讀背面之注音?事項再填寫本頁) ί 經濟部智慧財產局員工消費合作社印製 4 60 78 9 A7 ____B7__ 五、發明說明(3 ) 面需要被移動以要決定該物體的哪一緣及哪一平面是看得 見的且只顯示那些看得見的平面。照慣例,不同的運作法 則被採用以除去看不見的平面,如交談式電腦圖形的基本 原理,J.D. Foley 和 A. Van.da-m (Addisson Wesley 1982)所 描述的,且在此處倂作參考。 Z -緩衝儲存,一Z—値,或需要在營幕上被顯示的 每個圖素的深度値。 然後,具有X,y座標値的每一點的Z _値,在三角 形裡面被計算而且所獲得的計算結果與對應的X,y坐標 的Z -値比較。當一點的z -値比被儲存的Z —値更大時 該點考慮被隱藏。 因此,以微處理器爲基礎的系統如上描述地將在微處 .理器和3 D繪圖晶片之間的圖形處理功能分開。微處理器 做幾何和照明步驟,且經由P C I匯流排提供三角形資料 給圖形晶片。典型的圖形處理運作需要1 Μ三角形/秒的 處理。每個三角形包含大約5 0 - 6 0位元組的消息。這 消息包括,每個節點的X,y,ζ坐標,彩色値,R .,G ,B,阿爾發,紋理座標値,每一 ·三個節點的u,v。如 此當每個座標及顏色及紋理値被以4位元組的消息表現時 ,每個三角形的三節點可能由1 0 8 ( 3. 6 0 )位元組的 消息所定義。這與從微處理器到3 D繪圖晶片的1 0 8百 萬位元組/秒資料傳送有關。因此,P C I匯流排可能面 臨嚴重瓶頸。 在實現3 D繪圖處理方面的另一頻寬限制爲從框緩衝 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ~ H- n n n I n n \ n n n )OJ I n n n B ,,丨 (請先閱讀背面之注意事項再填寫本頁) 4 60 789 A? B7 五、發明說明(4) (請先閱讀背面之注意事項再填寫本頁) 到3 D繪圖晶片的資料傳送。通常’典型的模範空間可能 包括每個區域裡的2至4個物體交疊。因此’陰影及紋理 可能連同Z緩衝作2至4次。對一每秒6 0框的顯示而言 ,在框緩衝和3 繪圖晶片之間的資料傳送率是大約爲 425M位元組/秒(3位元組/圖素x 1024圖素 /行X 7 6 8行X 3 (陰影)x 6 0框/秒)’沒 有Z —緩衝。 對於Z -緩衝而言,此傳送率是5 2 0百萬位元組/ 秒(2位元組/圖素(Z —緩衝讀取)X 3 X 1024 X 7 6 8 X 6 0框/秒+ ( 3 + 2 )位元組/圖素 x 1 0 2 4 X 7 6 8 X 60)因爲涉及Z —緩衝的讀取 和寫入運作。紋素取得也需要3 6 0百萬位元組/秒的資 料傳送率。此資料傳送率以目前的記憶體技術是無法實行 的。因此,目前的3 D繪圖設計採用實質上較低的解析度 ,將不會導致真實的像。 因此,有需要減少從微處理器到3 D繪圖晶片的資料 傳送相關的頻寬延遲和與從框緩衝到3 D繪圖晶片的資料 傳送相關的頻寬延遲。 經濟部智慧財產局員工消費合作社印製 習知技術多媒體系統的另一缺點爲他們的資料傳送安 排方法。在許多資料處理晶片組中資料從一或許多處理器 傳送到記憶體裝置和輸入/輸出,I/O,次系統,或其 他稱爲功能單元的晶片元件,經由適當的匯流排結構。典 型地,匯流排結構包括處理器匯流排,系統匯流排和記憶 體匯流排。因此,當發生其中資料需要被傳送到記憶體, 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公爱) 460789 A7 ____B7_____ 五、發明說明(5 ) {請先閱讀背面之注意事項再填寫本頁) 或從記憶體位置到處理器的運作時,系統匯流排將會停止 運作直到那些從記憶體位置到處理器的資料運送被完成, 同樣地,當發生從外部的裝置到記憶體位置的資料移動時 ’處理器匯流排將會停止運作直到那些資料被移動到其所 要的位置時。 爲了要減輕上述的匯流排次系統的利用不足,發行於 九月16曰’ 1997 ,專利號5 ,668 ,965教導 形成被連結到至少一處理器的包括處理器匯流排的三種匯 流排的一三向連接的控制器的使用,及一記憶體匯流排被 連接到主記憶體,和系統匯流排被連結到例如輸入/輸出 的至少一被連接的裝置,I / 0,裝置,藉此建立在各種 不同的匯流排之間的互相連繫。控制器包括資料路徑切換 器用以分別經由三種類匯流排中的控制及位址匯流排傳送 控制信號及位址,並用以產生被供應至資料切換器裝置的 資料路徑控制信號。 經濟部智慧財產局員工消費合作社印製 這個安排允許獨立基礎的匯流排的使用。舉例來說, 當處理器匯流排上的處理器執行處理器/主記憶體存取以 存取記憶體匯流排上的主記憶體時,資料只有經由處理器 和記億體匯流排被傳送,允許系統匯流排獨立地運作。 然而,揭露在’ 965專利案中的安排不提供優先基 礎的資料運動。此外,其未揭露處理顯現錯誤頻寬需求的 端點之間的資料傳送的機制。 ‘ 此外,傳統的資料移動安排無法因應特定應用的需求 。舉例來說,當資料處理器被用以處理繪圖影像並將其顯 I纸張又度適用中國國家標準(CNS)A4規格(210 X 297公g ) ' 經濟部智慧財產局員工消費合作社印製 460789 A7 B7 五、發明說明(6.) 示.在螢幕上時,藉由考慮繪圖影像所固有的記憶體住址模 式可相當程度的改善生產效率。 傳統的系統的另一缺點爲資料移動安排所採用的資源 不可能根據對應的兩端點間的資料傳送而彈性地指明。舉 例來說.,一些資料移動安排採用固定的緩衝器以容納分開 的輸入/輸出,I / 0,資料傳送。 因此,需要一種積體式多媒體採用克服上面討論的缺 點,且明確地容許一積體式處理器晶片組的資料傳送,該 晶片組包含各種不同的系統元件例如處理器,資料快取器 ,三度空間圖形單元,記憶體和輸入/輸出裝置。 發明槪述 遵照本發明的一個實施例,積體式多媒體系統包括設 在一積體電路中的多媒體處理器。系統包括被耦合至多媒 體處理器的第一主處理器系統,及第二區域處理器被設在 多媒體處理器裡面用來控制多媒體處理器的運作處理。一 資料傳送切換器被設在多媒體處理器裡面且被耦合至第二 處.理器以用來傳送.資料到多媒體處理器的各種不同的模組 0 一固定功能單元亦被設置於多媒體處理器裡面,且被 耦合至第二處理器及資料傳送切換器。固定功能單元執行 三度空間的繪圖運作。 一資料流路被耦合至資料傳送切換器,並被構建以依 照對應的通道分配排定設於多媒體處理器中的多數模組間 本纸張尺度適用中國國家標準(CNS)A*J規格(210 X 297公釐〉 |„---,r-------·.-------訂- (請先閱讀背面之注意事項再填寫本頁)
λ. C 460789 A7 •_____B7 _ 五、發明說明(7 ) 的同步資料傳送。一介面單元锥耦合至該資料流路且具有 多數輸入/輸出(I /〇 )裝置驅動單元。 (請先閱讀背面之注意事項再填寫本頁) —多工器被耦合至該介面單元並提供選定數量的I / 0裝置驅動單元與外部I/◦裝置之間將由輸出接腳的存 取。 多數外部I/0裝置被耦合至該多媒體處理器。 遵照本發明的另一實施例’外部I /〇裝置由對應的 I / 0裝置驅動單元所控制。一些外部I /〇裝置包括 NT S C解碼器,一 NT S C編碼器,一整體服務數位網 路界面’解調器單元被配置以解調變無線通訊信號,遵照 傳送通道界面安排。 多媒體處理器也提供影像信號和三空間繪圖信號到一 外部的影像顯示裝置。 經濟部智慧財產局員工消費合作社印*·1衣 遵照本發明的另一實施例,積體式多媒體系統包括設 在積體電路.內的多媒體處理器其包括設在多媒體系統裡面 用來控制系統運作的處理器。一資料傳送切換器被設在積 體電路裡且被耦合至處理器用來傳送資料到系統的各種不 同的模組。一固定功能單元被耦合至處理器和資料傳送切 換器且被配置以執行三度空間的繪圖運作。 資料流路被耦合至資料傳送切換器,且被配置以遵照 通道分配安排排定在系統的各種不同的模組之間的同步的 資料傳送。 一介面單元被耦合至具有多數輸入/輸出(I /〇) 裝置驅動單元的資料流路。一多工器被耦合至該介面單元 本紙張尺度適用中國國家標準(CNS)A4規格(210* 297公釐) 460789 A7 B7 五、發明說明(8 ) 以經由輸出接腳提供選定數量的I/〇裝置驅動單元至外 部1/ ◦裝置之間的存取。多數的外部I /O裝置被耦合 至該積體電路。 圖示的簡單描述 本發明的標的將在說明書的結論部分明確的指出並請 求。然而,至於組織架構、操作的方法、特徵、目的及優 點將藉由參考以下的詳細描述及伴隨的圖示而更易於明瞭 /圖1 (a)爲依據本發明實施例之多媒體處理系統的 方塊圖。 /圖1 ( b )爲圖1 ( a )所示之多媒體處理系統的輸 入/輸出單元。 /圖1 ( c )爲一多媒體處理系統的方塊圖,其利用依 據本發明一實施例與主電腦連接之多媒體處理器。 V/圖1 ( d )爲一獨立之多媒體系統的方塊圖,其利用 依據本發明之多媒體處理器。 ^/圖2的流程圖描述一資料傳送的要求操作程序,其中 結合依據本發明之資料傳送開關。 y圖3 ( a )及3 )的流程圖描述一讀取程序,其 利用依據本發明之資料傳送開關。 V/圖4 ( a )及4 ( b ..)描述依據本發明一實施例,匯 流排連接及一內部記憶體匯流排連接之要求程序的訊號流 本紙張&度適用中國國家標準(CNS)A4規格(210 * 297公釐) * r ί 0 n n 4· n i ftn ϋ C請先閱讀背面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 -11 - 460789 Α7 Β7 五、發明說明(9) Ηί 5 ( a 操作之請求的時序圖 描述依據本發明一實施例,一匯流排讀取 (請先閱讀背面之注意事項再填寫本頁) νΊί 5 ( b )描述依據本發明一實施例,一讀取請求的 時序圖,其中並未立即授予請求。 β 5 ( c )描述依據本發明—實施例,一匯流排寫入 操作之請求的時序圖。 5 ( d )描述依據本發明—實施例,一資料匯流排 傳輸操作的時序圖。 6 ( a )描述一請求匯流排主單元實施背對背請求 的.時序圖。 ^/圖6 (b )描述當第二請求並未立即獲准時,處理器 記憶體匯流排主單元實施背對背請求的時序圖。 .v/圖6 ( c )描述請求匯流排僕單元在寫入請求後,接 收一讀取請求的時序圖。 /圖7描述依據本發明實施例之資料串的方塊圖。 圖8描述依據本發明一實施例,資料串中所使用之傳 輸引擎的方塊圖。 經濟部智慧財產局員工消費合作社印製 ^/掘9爲依據本發明一實施例,·資料傳送開關的方塊圖 圖1 0爲依據本發明一實施例,資料串緩衝控制器的 方塊圖。 ^ΒΓ 1 1爲依據本發明一實施例,直接記憶體存取控制 器的方塊圖。 /圖12爲依據本發明一實施例,一示例的記憶體位址 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -12- 經濟部智慧財產局員工消費合作社印#,找 4 60 789 A7 -------B7 五、發明說明(ίο) 空間。 /圖1 3描述依據本·發明—實施例,通道描述器的資料 結構。 圖1 4描述依據本發明一實施例,通道描述器的資料 結構。 / 〆 7圖1 5 ( a〜)~ 1 5 )描述一流程圖,用以設定 _____________ 依據本發明一實施例的資料通道。 γ"圖1 6描述一習知快取記憶體系統的方塊圖。 ^/圖1 7描述依據本發明一實施例’快取記憶體系統的 _方塊圖。 . V/圖1 8的流程圖描述習知快取記憶體系統的操作。 C/圖1 9的流程圖描述依據本發明一實施例,快取記億 體系統的操作。 u圖2 0爲依據本發明一實施例,一固定功能單元的方 塊圖,其結合一多媒體處理器之資料快取。 〆圖2 1爲依據本發明一實施例,於binning模式中,.一 3 D三角光柵器的方塊圖。 /圖2 2爲依據本發明一實施例,於內插模式中,一 3D三角光柵器的方塊圖。 v/圖2 3爲依據本發明一實施例,~3 D特徵控制器的 方塊圖。 υ,圖2 4爲依據本發明一實施例,~ 3 D特徵過濾器的 方塊圖。 圖2 5 ( a )及2 5 ( b7 )爲依據本發明一實施例, 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — — — — — — — ___ . 乂 (請先閱讀背面之注意事項再填寫本頁) . -13- 經濟部智慧財產局員工消費合作社印製 460789 A7 _____B7_____五、發明說明(11 ) 一視頻定標器的方塊圖。 ^圖2 6爲依據本發明一實施例,實施binmng程序之一 三角形的圖形。 /圖2 7的流程圖描述依據本發明一實施例,用以實施 3 D繪圖的流程圖。 主要元件對照表 10 0 10 2-104 10 6 10 8 110 112 114 116 118 12 0 12 2 1 2 4 12 6 12 8 13 0 13 2 13 4 多媒體處理器 處理單元 固定功能單元 資料快取 指令快取 資料傳送開關 處理器記億體匯流排(Ρ Μ B 收發器 請求匯流排 內部記億體匯流排(I Μ Β ) 資料流送器 記億體控制器 可程式輸入/輸出控制器 SDRAM PC 1/ AGP 界面 輸入/輸出I / 0匯流排 I / 0裝置控制器 --;----^----------- (請先閱讀背面之注意事項再^k本頁) . · -•專 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -14 - 460789 A7 _B7____ 多工器 D Μ A控制器 匯流排裁決器單元 I / 0單元 RAMDAC 或 SVGA DAC 界 面 傳輸通道界面驅動單元 I E C 9 5 8界面 T 1單元 I 2 S控制器單元 界面 I 2 C單元 Lega.cy音頻單元 格式1描述元的資料結構 驅動器單元 經濟部智慧財產局員工消費合作社印製 五、發明說明(I2) 13 6 13 8 1 4 0,1 4 2 -14 4 2 0 2 2 0 4 2 0 6 2 0 8 2 10 2 12 2 14 2 2 0 2 2 1 2 2 2 2 2 4 2 2 6 2 3 0 2 3 2 2 3 6 2 3 8 2 4 0 (請先閱讀背面之注意事項再填寫本頁) 通用串列匯流排(U S B )單元 編碼器及解碼器控制裝置 顯示更新單元 主處理器 ISA SB/Comm 映射器 S / T界面單元 NTSC編碼單元 NTSC解碼單元 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -15- 4 60 789 A7 B7 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 五、發明說明(13) 2 4 2 2 4 4 2 4 6 2 4 8 2 5 0 2 5 2 2 5 4 2 5 6 2 5 8 2 6 0 114’ 5 16 5 3 2-5 3 4 5 3 6 5 3 8 5 4 0 5 4 2 5 4 4 6 03 6 0 7 6 0 9 6 10 NTSC解碼單元 本地振盪器單元 解調變單元. 視頻解碼器 1 3 9 4單元 匯流排 編碼繹碼器 振盪器 I S A匯流排 P C I匯流排 記億體匯流排 資料記億體 裁決器 標籤記憶體目錄 資料快取記憶體 再塡控制單元 外部存取控制器 監控單元 V G A繪圖控制器 3 D三角形光柵器 3 D特徵控制器 3 D特徵濾波器 3 D單元 視頻定標器 本纸張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -16- 4 60 789 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(14) 6 14 6 18 6 2 2 6 2 4 6 2 6 6 2 8 6 3 0 6 3 2 6 3 4 6 3 6 6 3 8 6 4 0 6 4 2 6 4 4 .6 4 6 6 4 8 6 5 0 6 5 2 6 5 4 6 5 6 6 5 8 6 6 0 6 6 2 6 6 4 資料傳送開關介面 可程式輸入/輸出控制器P 光柵器建立緩衝器 特徵座標tile(tile T) 色彩tile 景涂 tile(tilez) 索引緩衝器 格式轉換器 螢幕座標內插器 特徵座標內插器 色彩內插器 景深內插器 Z有效暫存器 Binning 單元 tile資料緩衝器 片段(fragment)產生器 片段索引 片段鏈結緩衝器 片段緩衝器的特徵座標 片段緩衝器的色彩 片段緩衝器的深度 位址映射緩衝器 色彩tile 記億體位址計算器 〇 (請先閱讀背面之注意事項再填寫本頁)
-1' .- C 訂__
-康. C 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 17 經濟部智慧財產局員工消費合作社印製 4 60 78 9 a? ____B7 五、發明說明(15) 6 6 6 特 徵 快取 標 籤 檢 查 單 元 6 6 7 特 徵 快取 6 6 8 位 址 映射 產 生 器 6 7 0 資 料 流送 器 描 述 元 產 生器 7 0 2 傳 送 引擎 7 0 4 通 道 狀態 記 憶 體 7 0 6 資 料 流送 器 緩 衝 控 制 器 r-7 1 0 8 緩 衝 狀態 記 憶 體 7 1 0 循 環 演算 法 優 先 裁 決 器 7. 1 4 緩 衝 記憶 體 7 1 6 先 進 先出 緩 衝 器 γ 1 8 資 料 傳送 開 關 介 面 r-r ί 4 0 循 環 演算 法 優 先 排 程 器 Γ~> ί 4 2 操 作排程 器 7 4 4 擷 取 段 7 4 6 產 生 及更 jVr: m 段 7 4 8 寫 入 後段 7 6 0 匯 流 排請 求 器 7 6 2 δ円 求 發送 器 7 6 4 註 5円 求 佇列 R Q Q 7 6 6 處 理 器記 憶 :體匯流排(. 引 擎 7 6 8 緩 衝 器 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -18- A7 經濟部智慧財產局員工消費合作社印製 460789 B7 五、發明說明(16) 7 7 0 內 部 記 億 體匯流排(I Μ Β )傳 輸 引 擎 7 7 2 接 收 引 擎 7 7 4 內 部 記 憶 體匯流排接收F I F〇 7 7 6 F I F 〇 緩衝器 7 7 8 P Μ Β 記 錄表 7 8 0 〇 Μ Β 記 錄表 7 8 2 傳 輸 引 擎 8 0 2 操 作排 程 器的輸出埠 8 0 4 擷 取 段 8 0 6 記 憶 體 管 線段 8 0 8 內 部 記 億 體匯流排(I Μ Β )管 線 操 作排程器 8 1 0 擷 取 段 8 2 〇 匯 流 排 介 面 8 2 2 源 影 像 緩 衝 器 8 2 4 垂 直 源 資 料 平 移 暫 存 器 8 2 6 像 素 位 址 控 制 器 8 2 8 固 定 功 能 記 憶 體 8 3 0 水 平 源 資 料 平 移 暫 存 器 8 3 4 乘 法 及 加 法 電 路 8 4 0 m 擇 器 8 4 4 係 數 儲 存 單 元 8 4 6 座 標 加 法 器 - — rill· — — —___/衣.I 1 (請先閱讀背面之注意事項再填寫本頁) 訂_ · -α. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -19- 460789 A7 B7 五、發明說明(17) 8 5 0 △單元 8 5 2,8 5 4 像素及係 數 暫 存器 8 5 6 乘法器 8 6 0 加法器. 8 6 1 三角形 9 3 0 色彩緩衝 器 9 3 4 累積緩衝 器 9 4 2 特徵像素 擷 取 單元 9 4 4 調色單元 9 4 6 水平內插 器 9 4 8 垂直內插 器 9 5 0 三一線性 內 插 器 9 5 2 色彩g周和 單 元 9 Τ Ο 4 累積調和 單 元 較 佳 實施例的詳細 描述 I J— II J· ϋ n I n I n I— I · 1· I ί ί (請先閱讀背面之注意事項再填寫本頁) '=0 - 4. 經濟部智慧財產局員工消費合作社印製 圖1描述依據本發明之一實施例之多媒體處理器 1 0 0,雖然本發明並未限制於該範圍中。多媒體處理器 1 0 0爲一可程式的單晶片,用以處理同時的操作。這些 操作包括圖形、音頻、視頻、通訊、網路及其他多媒體功 能的加速。由於處理器1 0 0的所有主要元件皆位於一晶 片組上,整個系統較習知的系統更佳,·此將於其後做更詳 盡的描述。 多媒體處理器1 0 0包括一變化長度的指令字元( 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -20- 經濟部智慧財產局員工消費合作社印製 460789 A7 _;_____B7 _ _ 五、發明說明(.18) VL IW)處理器,其適用於主控及非主控的環境。在本 發明的主文中,主控的環境係指多媒體處理器1 〇 〇耦合 於一分離的處理器,如INTEL®X - 8 6,而非主控的 環境則是指多媒體處理器1 〇 〇單獨做爲一獨立的模組。 VL I W處理器代表一中央處理單元'其具有兩個群集 CPU102及CPU104。這些處理單元102及 1 0 4個別地允許多媒體處理器1 〇 〇以獨立晶片組的方 式操作。 V LI W處理器的操作係習知者,且描述於John R. Ellis, Bull god: A Compiler for VLIW Architectures, (The MIT Press,1 986),且合倂於此處以供參考。基本上, V L I W處理器利用一架構,其適合於在程式中利用指令 -級平行運算(I L P )。此配置允許在一時間內執行超 過一個的基本(主要).指令。這些處理器包括多工單元, 其由指令快取中取得一極長的指令字元,其中包括多個主 要的指令,如此可使指令平行的執行。爲了達成此目的, 利用特殊的編譯器來產生由獨立的主要指令所組成的程式 碼——這些獨立的主要指令可平行的執行。相對於超大的 處理器,VL IW處理器具有較爲簡單的控制邏輯,由於 其不實施任何動態規劃或操作記錄。由於V L I W編譯器 可處理埋藏於習知處理器硬體架構的複雜度,V L I W處 理器已被視爲R I S C的後繼者。 V L I W架構的指令集趨向於維持簡單的指令。編譯 器必須將許多主要的操作組合於一單一的 >指令字元"中 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公爱) I J--IJ-llllllll> ---— — — — — ^ * — — — — — — — (請先閱讀背面之注意事項再填寫本頁) -21 - 經濟部智慧財產局員工消費合作社印製 460789 A7 •___B7____ 五、發明說明(19) ’使得多工單元維持著忙碌狀態,其在一程式碼的序列中 ’需要足夠的指令-級平行運算(I L P )以塡入可操作 的槽中。編譯器透過推測地規劃橫跨基本區塊的程式碼, 來實施軟體的管線及減少執行的操作數目,亦無法應付此 種平行運算。 V L I W處理器1 〇 2的輸出埠耦合於資料快取 108。類似的’ VL IW處理器104的輸出埠耦合於 指令快取1 1 0。資料快取1 〇 8及指令快取1 1 〇的輸 出埠輪流的耦合至依據本發明一實施例之資料傳送開關 1 1 2。進一步的’固定功能單元1 〇 6配置於多媒體處 理器1 0 0中’以處理三維的圖形處理,此處理將於其後 做詳盡的描述。固定功能單元1 〇 6的輸出埠並耦合於資 料傳送開關1 1 2的輸入埠,如圖1所示。固定功能單元 1 0 6並耦合於資料快取1 〇 8的輸入埠。參考圖2 ◦ _ 2 6將更詳.盡的描述結合資料快取1 〇 8之固定功能單元 1 0 6的操作及配置。以下參考圖1 7及1 9 ,以詳盡的 方式描述依據本發明一實施例,資料快取1 〇 8的操作及 配置。 如圖1 (a)所示’多媒體處理器i 〇〇的所有元件 耦合於資料傳送開關1 1 2。未達到此一目的,記憶體控 制器Λ 2 4的多個埠耦合於資料傳送開關1丄2。記憶體 控制器1 2 4控制一外部記億體的操作,如s D R A Μ 1 2 8。資料傳送開關1 1 2並耦合於資料流送器1 2 2 。如以下將詳述者’資料流送器1 2 2在多媒體處理器中 私紙張尺度適用中國國家標準(CNS)A4規格(21〇 * 297公爱) 1« n L- 1· I ·1 n t n n 一-0, 1 n n n I I (請先閱讀背面之注意事項再填寫本頁) ί -22- 4 60 789 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明(20) 提供緩衝的資料移動。其進—步的支援記億體或輸入/輸 出Ϊ /0裝置間的資料傳輸,這些不同的裝置具有不同的 頻寬需求。依據本發明一實施例,由資料流送器1 2 2所 處理的記億體裝置可包括任何系統內可定址的實體記億體 ’包括外部記憶體SDRAM 1 28,資料快取1 〇8 ’及固定功能單元1 〇 6中的記憶體空間配置。 進—步的’資料流送器1 2 2在一狀態下,處理記億 體至主記憶體的傳輸,其中多媒體處理器1 〇 〇經由 P C I匯流排耦合至主處理器,以下參考圖ϊ ( c )將做 更詳盡的說明。爲了達成此目的,多媒體處理器1 〇 〇並 包括一 PC I/AGP界面1 3 0,其具有耦合至資料傳 送開關1 1 2的資料埠。P C I / A G P界面1 3 0允許 多媒體處理器1 0 0與對應的p c I匯流排及A G P匯流 排通訊,此二匯流排各自利用已知的通訊協定P C I架構 規格2. _ 1版(P C I特殊利益群所出版·),及A G P架 構規格1 · 0版,此處合倂參考。 當經由界面單元1 3 0耦合至PC I或AGP (加速 圖形埠)匯流排時,多媒體處理器1 0 0可作爲—主裝置 或一僕裝置。由於兩個匯流排可相互獨立的耦合於多媒體 處理器1 0 0 ’多媒體處理器1 〇.〇可在—通道上,以匯 流排主裝置來操作’以及在其他裝置上,以僕裝置來操作 。爲了達成此目的’當從主系統的觀點,以僕裝置的形式 操作,則多媒體處理器1 0 0成爲一多工p c I /AGp 裝置。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 上6. -23 460789 A7 ______B7____ 五、發明說明(21) (請先閱讀背面之注意事項再填寫本頁) 資料流送器1 2 2並經由直接記億體存取D Μ A控制 器138 ’耦合於一輸入/輸出I/O匯流排132。多 個I / 0裝置控制器1 3 4亦耦合於I / 0匯流排。依據 本發明一實施例’ I / 0裝置控制器1 3 4的輸出埠耦合 於一 vers a埠多工器136的輸入埠。 可程式輸入/輸出控制器(P I OC ) 1 2 6以其某 些資料璋,與資料傳送開關1 i 2耦合,並以其他的埠與 I / 0匯流排1 3 2耦合。 依據本發明一實施例,I /〇裝置控制器1 3 4 —同 定.義一界面單元2 0 2,用以提供多媒體處理器1 〇 〇與 外側的界面。如參考圖1 ( b )將更詳細描述者,多媒體 處理器1 0 0可依據I / 0裝置的個數而規劃成多種形態 ,這些1/◦裝置在任一時間致動。 如圖1 ( a )所示,資料傳送開關1 1 2包括處理器 記憶體匯流排(Ρ Μ B ) 1 1 4,其規劃以從固定功能單 元1 0 6、資料快取1 0 8、指令快取1 1 0及資料流送 器1 2 2接收位址及資料資訊。 資料傳送開關1 i 2並包括一·內部記憶體匯流排( 經濟部智慧財產局員工消費合作社印製 I Μ B ) 1 2 0,其規劃以從記憶體控制器1 2 4、資料 流送器1 2 2、可程式輸入/輸出控制器.(Ρ I 0 C ) 1 26、及PC I/AGP控制器1 30接收位址及資料 資訊。 資料傳送開關1 i 2並包括一請求匯流排1 1 8,其 規劃以從耦合至多媒體處理器1 0 0的所有元件接收請求 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -24· 460789 A7 ______B7 _ 五、發明說明(22) 訊號。 資料傳送開關1 1' 2並包括一可開關的收發器1 1 6 ’其規劃以提供處理器記憶體匯流排(ρ Μ B ) i 1 4及 內部記億體匯流排(I Μ B ) 1 2 0間的資料連接。進一 步的’資料傳送開關1 1 2包括三個匯流排裁決器單元 140、142及144。因此,依據系統的需求,可處 理請求及資料匯流排之分離的匯流排裁決。進一步的,如 圖1 ( a )所示,多媒體處理器1 〇 〇中的不同元件耦合 至處理器記憶體匯流排1 1 4或內部記億體匯流排1 2 0 ’形成分離的群體,資料流送器1 2 2直接耦合至兩種記 憶體匯流排。依據本發明一實施例,理器記億體匯流排 1 1 4或內部記憶體匯流排1 2 0爲6 4位元或8位元, 以2 0 0ΜΗΖ操作,並具有尖端頻寬1 6 0 OMB’ s 〇 依據本發明一實施例,每一匯流排裁決器,如1 4 0 、1 42及1 44包括一四級先進先出(F I FO)緩衝 器,以便完成同時送出之多請求的規劃。一般而言,依據 一指定的優先等級來服務每一請求。 耦合至資料傳送開關1 1 2的所有元件係指一資料傳 送開關媒介。進一步的,在本文中’請求以完成一操作的 元件係指一指導器或主單元。類似的’反應一請求的元件 係指一應答器或一僕單元。特定功能或在一特定時間的指 導器可以是另一功能或另一時間下的僕單元。進一步的, 如其後將詳述者,可用資料匯流排1 1 4及1 2 0的其一 (請先閱讀背面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公茇) -25- 460789 A7 ______B7 ___ 五、發明說明(23) 或兩者,來傳輸多媒體處理器1 0 0中的所有資料。 現在將更詳盡的描述用以管控內部記憶體匯流排( {請先閱讀背面之注意事項再填寫本頁) I MB )及處理器記億體匯流排(PMB )之操作的通訊 協定。依據本發明一實施例,請求匯流排1 1 4、1 1 8 及1 2 0個別地包括訊號線以搭載請求位址,此請求位址 表示一目的位址。在一請求狀態中,做出請求的元件爲匯 流排主單元,且定址於目的位址的元件爲匯流排僕單元。 請求匯流排並包括一請求位元讀取致能訊號·,及請求指導 器識別訊號,此識別訊號識別發出請求的指導器。 傳輸資料時,請求狀態之目的位址成爲匯流排主單元 ,且在請求狀態下,.指導的元件成爲匯流排僕單元。匯流 排並包括載送一執行識別I D訊號的傳輸線,此識別I D 訊號是在資料傳輸狀態下,由匯流排僕單元所產生者。 匯流排上的額外資料線,提供資料傳輸量,使得資料 源及目的端可在兩個單元間的傳輸量下保持一通道。進一 步的,匯流排包括載送處理命令的訊號線。 參考圖1 ( b )將詳細的說明結合多工器1 3 6的操 作界面單元202。 經濟部智慧財產局員工消費合作社印製 界面單元及多工器
獨立單元或個人電腦上的多媒體處理器1 〇 0,可同 時達到多媒體及I / 〇的功能,並具有_小的主單元負載及 高的媒體品質。當啓動多媒體處理器1 〇 〇時’多工器 1 3 6提供一軟體規劃的I/O接腳組。如此使得I/O 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -26- 4 60 789 A7 B7 五、發明說明(?4) 功能可彈性的及軟體的更新。I/O接腳組的定義係依據 被致動之I / 0裝置控制器1 3 4的形·態。 (請先閱讀背面之注意事項再填寫本頁) 因此,依據本發明一實施例,可改變規劃於多媒體處 理器1 0 0上的I /0界面單元,例如藉由載入一更新軟 體以及重新啓動晶片的方式。類似的,當獲得新的標準時 ,軟體更新便可取代硬體更新。 經濟部智慧財產局員工消費合作社印制找 I/O界面單元包括一 NTS C/PAL編碼器及解 碼器控制裝置2 2 4,其耦合至I /◦匯流排1 3 2及多 工器136。ISC)N CGI控制器單元220並耦合 至I / 0匯流排1 3 2及多工器1 3 6。類似的,一 T 1 單元2 1 0耦合至I / 0匯流排1 3 2及多工器1 3 6。 Legacy音頻訊號界面單元2 1 8稱合至I / 〇匯流排 1 3 2及多工器1 3 6,且被規劃以提供依據Lagacy之音 頻協定的音頻訊號界面.9音頻編碼繹碼器單元2 1 4被規 劃以提供音頻編碼繹碼器界面訊號。音頻編碼繹碼器單元 21 4耦合至I/O匯流排132及多工器136。一通 用串列匯流排(U S B )單元2 2 2耦合至I / 0匯流排 132及多工器136。USB單元222允許多媒體處 理器1 0 0與U S B通訊以從鍵盤裝置、搖桿、及滑鼠裝 置接收控制訊號。類似的,一I E C 9 5 8界面2 0 8耦 合至I / 0匯流排1 3 2及多工器1 3 6。 一 I2S (內1C聲音)界面212被規劃以驅動一數 位-類比轉換器(未示),而應用於家庭劇院中。i2s界 面一般用於CD播放器,其中不須將資料及時鐘訊號結合 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -27- A7 經濟部智慧財產局員工消費合作社印製 4 60 789五、發明說明(25) 至一串列資料串中。此界面包括分離的主時鐘、字元時鐘 、位元時鐘、資料及選擇性的強調旗標。 —I 2S匯流排界面單元21 6被規劃以提供多媒體處 理器1 0 0及外部on-board裝置間的通訊。I I C標準的 操作係習知的,且描述於Phillips半導體The I'c-bus and How to Use it (including specification) (April 1 9 9 5) ’ 並 合倂於此。 匯流排界面單元2 1 6依據一顯示通道界面(DDC )標準的通訊協定來操作。D D C標準定義電腦顯示器及 主系統間的通訊。通道可用來載送規劃資訊,以將顯示器 的使用最佳化,並載送顯示控制資訊。此外,其可用作一 資料通道以存取經由顯示器連接至主單元的匯流排周邊。 顯示資料通道標準提出硬體配置的要求,以提供依據 V E S A (視頻電子標準協會)標準的資料。 上述每一 I / 0裝置控制器的功能詳述如下。 RAMDAC或SVGA 〇厶(:界面2 0 4提供至 外部RAMDA C的直接連接。此界面並包括一C'RT控 制器及時鐘合成器。R A M D A C經由I 2 C匯流排而加以 程式化。 NT S C解碼器/編碼器控制器裝置2 2 4直接界面 至CC IR601/656 NTSC視頻訊號,以提供 一積體及獨立的配置。如此使得多媒體處理器1 〇 〇直接 產生高品質的NT S C或PA L視頻訊號。此界面可支持 由CC IR601標準所指定的解析度。當進行前進—交 η / It----------- - I I . .〆,!./ (請先閱讀背面之注意事項再填寫本頁) --6. ;λ· 本紙張尺度適用中國國家標準(C細規格(綱9湖 4 60 78 9 a? Β7 五、發明說明(26) (請先閱讀背面之注意事項再填寫本頁) 錯及交錯-前進輸出時,處理器1 0 2上的先進視頻過濾 器產生無閃爍的輸出。N T S C編碼器透過I 2 C串列匯流 排而被控制。 類似的,NTSC解碼器控制器提供與CC IR 6 0 1/6 5 6的直接連接,其具有NTS C視頻訊號的 格式,此訊號可在13 . 5MHZ的像素輸出率下產生高 達 1 6 - bit 的 Y U V。 ISDN (整合服務數位網路標準)界面220包括 —5p i η的界面,可經由一外部I SDN U或S/T 界面裝置,支援I SDN BRI (基本率界面)。 I SDN標準定一通用的數位電化網路的詳細內容,且於 1 9 8 0’ s便已存在。此模組的功能性係依基相同的串 列通訊控制器的原理,利用I D L 2及S C Ρ界面來連接 至ISDN U—界面裝置。 Τ 1界面2 1 0經由一Τ 1串聯或平行界面,直接連 接至任一第三者Τ 1 C S U (通道服務單元)或資料服 務單元(D S U ) 。C S U/D S U及串聯/平行輸出可 經濟部智慧財產局員工消費合作社印製 由專用的暫存器來進行軟體規劃化。以分離的單元來處理 訊號及資料控制。一般而言,通道服務單元(CSU)將 從τ 1網路所收到的波形再生並在D S C — 1界面提供— 淸晰的訊號。其亦再生資料的傳送。遠端測試功能包括自 網路側的一回饋測試。進一 步的,資料服務單元(D s U )將使用者的資料備妥以符合D S C — 1界面所需的格式 ,利如以特殊的編碼抑制多個〇來進行。D S U並提供具 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公楚) -29- ^60789 A7 —_____ B7 五、發明說明(27) 有本地及遠端的回饋測試終端。 {請先閱讀背面之注意事項再填寫本-1) 依據本發明一實施例之一訊號多媒體處理器係規劃以 處理2 4通道之V . 3 4數據機的資料傳輸’且可混合 V . P C N L及V . 3 4的功能。此特徵允許使用多媒體 處理器100來建立數據機的集中器。
Legacy音頻單元2 1 8規劃成依據Legacy音頻 Pro 8-bit立體標準。其提供暫存器的通訊操作(重設,命 令/狀態,讀取資料/狀態),數位的音頻操作(D Μ A 及直接模式),及專業的混合器支援(CT1 345, 模組混合器)。此單元的模組包括: 8 —位元單聲道/立體DMA僕模式播放/記錄; 直接播放/記錄模式之8 -位元主1/〇界面; 重設,命令/資料,命令狀態,讀取資料及讀取狀態 暫存器配件;. 專業混音配件; FM合成器(0PLI I,I I I ,或IV位址解碼 器): MPU40 1通用MIDI配-件; 經濟部智慧財產局員工消費合作社印製 搖桿界面配件; D〇S模式之軟體規劃配件;及 視窗DOS工具箱中的資源PnP (隨插即用)。 P C I訊號解碼單元經由多工器1 3 6埠提供legacy 音頻訊號的直接輸出。 . AC連節界面214爲5個接腳的數位串列界面’且 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 460789 五、發明說明(28) <請先閱讀背面之注意事項再填寫本頁) 爲雙向、固定頻率的串列p CM數位資料串。其可處理多 輸出、輸入音頻資料串’並控制利用T D M格式之暫存器 的存取。此界面將每一音頻資料框分割成1 2個輸出及 1 2個輸入的資料串’每一資料串具有2 〇位元的取樣解 析度。界面2 1 4包括一編碼繹碼奉’此編碼繹碼器實施 固定的48KS/S DAC及ADC混合及類比處理。 傳輸通道界面(TC I ) 2 0 6接收傳輸層格式的解 調變通道資料。其將來自衛星及纜線的封包資料同步化’ 並透過D Μ A控制器,將位元組校正資料配置於多媒體處 理器1 0 0的記憶體中。基本上’傳輸的通道界面接收傳 輸層格式的解調變通道資料。傳輸層格式包括1 8 8個位 元組的資料包,其中有4位元組的標頭資料,及1 8 4位 元組的內容資料。此界面可偵測sync位元組,sync位元組 爲每一傳輸標頭的第一位元組。·一但偵測到sync位元組, 此界面經由資料流送器1 2 2及資料傳送開關1 1 2 (圖 1 ( a ))將位元組校正資料傳至多媒體處理器1 0 〇的 記億體緩衝器。傳輸通道界面亦接收平行位元組或位元串 列格式之Μ P E G — 2傳輸資料包。 經濟部智慧財產局員工消費合作社印製 多媒體處理器1 0 0提供視頻及音頻通道的時脈修正 及同步化作業。 通用串列匯流排(U S Β )界面2 2 2爲低速裝置的 標準傳輸界面。此界面符合標準規格。且此界面爲四接腳 的界面(兩個電源,兩個資料接腳)並可連接如Philips PDIUSB1 1的模組。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -31 - A7 B7 460789 五、發明說明(29) .多媒體處理器1 0 0並非如一u S B集線器’但可與 12Mbps及1.5Mbps的裝置連接。可用軟體規 劃的方式在兩種速度下操作。當規劃成以1 2Mb p s的 速度操作時,可傳輸個別的資料包至1 . 5Mb p s的裝 置。依據本發明一實施例’多媒體處理器1 0 0可透過 USB.與多達256個裝置通訊。 U S B爲一種時間槽(time-s.lotted )匯流排。時間槽 係一毫秒。每一時間槽可包含多項處理,包括同步、非同 步控制或資料。 進一步的,資料的處理可以是個別的封包,或大批的 處理。且資料處理爲非同步的。資料爲具有寫入位元的 N R Z I 。如此確保至少每經6個位元之可變長度資料封 包的時脈校正轉換由C R C所保護。大批的資料處理將較 長的資料串切割成封包,每個封包爲1 〇 2 3個位元,並 在每一時間槽傳送一封包。 I E C 9 5 8界面單元2 0 8係規劃以支持多種音頻 標準,如Sony Philips數位界面(S P D I F );音頻工程 協會/歐洲廣播聯合界面(E S / E B U ); TOSL I NK界面;TOSL I NK界面需要外部的 I R裝置。I E C 9 5 8協定條約要求一聲音取樣中的每 —多位元域須移進、移出,且先進行最步重要的位元(小 endian ) °
界面單元2 0 2並包括一 I 2S控制器單元2 1 2 ,其 係規劃以驅動家庭劇院之高品質(優於9 5 d B的s N R 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) •If-----— II---、—妓 - ----II 訂--------、旅 (請先閱讀背面之注意事項再填寫本頁) 丨 經濟部智慧財產局員工消費合作社印製 -32 - 經濟部智慧財產局員工消費合作社印製 460 789 a? ___B7________ 五、發明說明(?〇) )的音頻類比至數位(D/A )轉換器。其時序可由軟體 規劃成18或16位元的模式。 I 2C單元2 1 6先利用I 2C標準,以利多媒體處理 器100與外部內建裝置通訊。I2C單元216包括一雙 線的串列界面,其提供一實體層(訊號化),而允許多媒 體處理器1 ο 〇作爲主單元,且I 2c爲僕單元。如此,多 媒體處理器1 0 0不須額外的硬體來中繼狀態以及控制外 部裝置的資訊。. DDC界面完全符合顯示資料通道(DDC)第1及 2 a板規格的V E S A標準,D D C規格提供··經由標準 V G A連接器之雙接腳的D D C控制;經由I — C並透過 V G A連接器之雙接腳的D D C控制。 每一上述的I / 0單元包括一控制暫存器(未顯示) ’此暫存器對應至I / 0.匯流排1 3 2之預定位址的一 P I 0暫存器。如此,藉由從I / 0匯流排1 3 2接收適 當的控制訊號便可直接地控制每一單元。 因此’依據本發明一實施例,藉由重新設計I /〇單 元2 0 2之I/O規劃’多媒體處理器1 〇 〇便可利用於 多種系統中’使得一組期望的I/0裝置可經由一多工器 1 3 6存取至外界。利用多媒體處理器丨〇 〇之系統的一 些應用例’包括3D幾何PC、多媒體pc、機上盒/ 3 D電視終端、或W e b電視,及通訊數據系統。 在操作時’處理器1 0 2可被加以程式化以經由I / 0匯流排1 3 2提供適當的訊號至I / 〇單元2 〇 2 ,以 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) *6 . • 33 - 經濟部智慧財產局員工消費合作社印製 4 60 789 A7 _ B7 五、發明說明(31) 便經由多工器1 3 6將期望的.1 / 0單元耦合至外界。例 如’依據本發明一實施例,可致動TCI單元206以藉 由多工器1 3 6耦合至一外部調整系統(外顯示)來接收 T V訊號。多媒體處理器1 〇 〇可處理接收的訊號並將其 顯示在顯示單元上。在本發明另一實施例中,可致動 NT S C單元2 2 4以由多工器1 3 6耦合至一外部調整 系統來接收N T S C的電視訊號。 依據本發明的原理,亦可利用於其他的應用。爲了說 明起見’圖1 (c)及1 (d)顯示依據本發明之兩種典 型系統的方塊圖,且將於其後加以描述。 因此,利用多媒體處理器1 0 0之多媒體系統描述於 圖1 ( c )中,且依據本發明一實施例,其與一主處理器 2 3Ό ’如X 8 6®—同操作。多媒體處理器1 〇 〇經加速 圖形匯流排A G P輔合至一主處理器2 3 0。處理器 2 3 0經由.一 P C I匯流排.2 6_0及一南橋單元親合至一 I S A匯流排。一音頻I /〇控制器2 1 8 (圖1 ( b ) )係規劃以藉由’I S A S B / C 〇 m m映射器2 3 2及 多工器1 3 6接收及傳送訊號至I S A匯流排2 5 8。驅 動器單元2 1 6接收顯示資料通道訊號,其係用以控制 C RT之解析度,螢幕尺寸及長寬比。多媒體處理器 1 0 0之I SDN/CG I驅動器單元2 2 1係規劃以接 收並傳送資料至I SDN U或S/T界面單元2 3 6。 多媒體處理器1 0 0經由顯示更新單元2 2 6提供類 比的RGB訊號至一 CRT顯示器(未顯示)。多媒體處 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^1 ΐ— lu— n n i^i n A. n n I *^i n ^^1 n n 1 . ,i)rv·'·· (請先閱讀背面之注意事項再填寫本頁) -34- 460 789 A7 B7 五、發明說明(32) {請先閱讀背面之注意事項再填寫本頁) 理器1 0 0並規劃以經由C C I R/NT S C驅動單元及 NTSC編碼單元238,提供NTSC或PAL視頻訊 號。相反的,多媒體處理器1 〇 〇並規劃以經由C C I R /NTSC驅動單元及NTSC解碼單元240,提供 NT S C或PAL視頻訊號。一本地振盪器單元2 4 4係 規劃以提供5 4MH z訊號至多媒體處理器1 〇 〇來處理 N T S C訊號。 一解調變單元2 4 6耦合至多媒體處理器1 〇 〇之傳 輸通道界面驅動單元2 0 6。解調變單元2 4 6用以將依 據9 0度相位差振幅調變或9 0度相位差平移調變或 F.E.C·的調變訊號解調變》 第二P C I匯流排2 5 2亦耦合至多媒體處理器 1 0 0 ’且係規劃以接收由視頻解碼器2 4 8所產生的訊 號’而提供依據B t 4 8 4標準之NTS C/PAL訊號 。進一步的’匯流排2 5 2接收依據13 9 4鏈結/實體 標準的訊號’而允許經由1 3 9 4單元2 5 0之高速的串 列資料界面。匯流排2 5 2亦可耦合至另一多媒體處理器 10 0。 經濟部智慧財產局員工消費合作社印製 最後’多媒體處理器1 0 0係規劃以經由編碼繹碼器 2 5 4接收依據A C’ 9 7編碼繹碼器標準之類比音頻訊 號。一本地的振盪器256,產生一震盪訊號以作 A_C’ 97編碼繹碼器編碼之用。 圖1 (d)描述一獨立的系統’如利用依據本發明另
—實施例之多媒體處理器1 0 0的多媒體TV或WE B 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -35 · 460789 A7 ____B7_______ 五、發明說明(33) 請 先 閱 讀 背 面 之 注 意 事 項 再 填 寫 本 .頁 TV ’在一獨立的規劃中,多媒體處理器1 〇 〇致動通用 串列匯流排(U S B )驅動單元2 2 2而允許經由使用者 界面裝置,如鍵盤、滑鼠及搖桿等來加以控制。就獨立的 規劃而言,V L I W處理器結合多媒體處理器1 〇 〇的其 他模組實施所有的繪圖工作,一如之後將描述者。然而, 與一主處理器2 3 0 —同操作時,一些繪圖工作則由主處 理器來實施。 資料傳送開關 .圖2爲依據本發明實施例之資料傳送開關的流程圖, 然本發明並不限於此範圍。 經濟部智慧財產局員工消費合作社印製 圖2描述一匯流排協定的流程圖,其描述從多媒體處 理器1 0 0內之功能單元寫入另一單元的初始狀態例,如 藉由記憶體控制器1 2 4將資料快取1 0 8內的資料寫入 SDRAM 1 2 8的程序,然本發明的範圍並不限於此 ——方面。因此,就此例而言,請求匯流排的主單元爲一資 料快取1 0 8,且請求匯流排僕單元爲記億體控制器 4 0 4。在步驟4 0 2中,請求匯流排主單元將一寫入請 求隨同一反應器I D及一特定的優先等級傳送至請求匯流 排裁決器1 4 0。在步驟4 0 4中,請求匯流排裁決器判 斷請求匯流排僕單元及記憶體控制器1 2 4是否已備妥來 接收一寫入請求。如果是,請求匯流排裁決器1 4 0隨同 並接著傳 一處理I D傳送一准予訊號至資料快取1 〇 送一寫入請求至記憶體控制器1 〇 〇。 本紙張尺度適用中國國家標準(CNS〉A4規格(210 * 297公釐) 36- 460789 A7 ______B7 _______ 五、發明說明(34) (請先閱讀背面之注意事項再填寫本頁) 在步驟4 0 6中’請求匯流排主單元在請求匯流排 1 1 8上提供位址、命令、大小及其本身的識別器I D訊 號。同時,請求匯流排僕單元反應先前的請求訊號,傳送 一更新的備妥訊號至請求匯流排裁決器1 4 0以指示是否 可接收額外的請求。進一步的,請求匯流排僕單元在請求 匯流排上置放處理識別I D。此處理識別用以指示此處理 項目存在於僕單元的寫入佇列中。當從匯流排僕單元接收 對應於此一請求的資料時,請求匯流排主單元取樣此一處 理I D。 就上述的寫入處理而言,請求匯流排主單元,如資料 快取1 0 8並成爲資料匯流排主單元。因此,在步驟 4 0 8中,資料快取1 0 8隨著接取識別 '可應用之優先 等、級及處理的大小,傳送一寫入請求至資料匯流排裁決器 ,在此例中則爲處理器記憶體匯流排1 1 4。在步驟 4 1 0中,資料匯流排裁決器1 1 4傳送一准予訊號至資 料匯流排主單元,並接著傳送一請求訊號至資料匯流排僕 單元(本例中爲記憶體控制器1 2 4 )。 經濟部智慧財產局員工消費合作社印製 在步驟4 1 2中,資料匯流排主單元提供了資料及位 元組在資料匯流排上以四個連續的週期致能。反應於此, 資料匯流排僕單元取樣資料。資料匯流排主單元並提供原 先在步驟4 0 4中從請求匯流排僕單元所接收之處理I D 。最後,資料匯流排裁決器提供資料匯流排僕單元之處理 段的大小。 圖3 a描述利用資料傳送開關1 1 2之讀取段的流程 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) •37- 460789 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(35) 圖。例如,假設資料快取108在SDRAM 128上 執行一讀取操作。因此。在步驟4 2 0中’請求匯流排主 單元(本例中爲資料快取1 0 8 )將一讀取請求隨同一反 應器I D訊號及一特定的優先等級傳送至請求匯流排裁決 器1 4 0。在步驟4 2 2中,請求匯流排裁決器判斷請求 匯流排僕單元是否已備妥來進行一處理。如果是’請求匯 流排裁決器1 4 0隨同一處理I D傳送一准予訊號至請求 匯流排僕單元,並傳送一讀取請求至請求匯流排僕單元( 本例中爲記憶體控制器)。_ 在步驟4 2 4中,請求匯流排主單元(資料快取 1 0 8 )在請求匯流.排上提供位址、命令、大小及其本身 的識別器I D訊號。同時,請求匯流排僕單元更新其在請 求匯流排裁決器1 4 0中的備妥訊號,以指示是否可接收 更多的請求。請求匯流排主單元並在請求匯流排上提供處 理識別I D。此處理識別用以指示此對應的請求儲存於主 單元的讀取佇列中。 圖3 b描述讀取處理段的反應狀態。在步驟4 2 6中 ,請求匯流排僕單元成爲資料匯流排主單元(記憶.體控制 器1 2 4 )。當資料匯流排主單元備妥以讀取資料時,其 傳送一請求、一特定之優先等級及處理大小的資料至資料 匯流排裁決器,如內部記憶體匯流排裁決器。在步驟 4 2 8中’內部記憶體匯流排裁決器r 4 2傳送—准予訊 號至資料匯流排主單元,並傳送一請求訊號至資料匯流排 僕單元--一資料快取1 0 8。在步驟4 3 0中,資料匯 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) 丄---^--------I ^--------訂--------''*^ . \ '/ ...、. {諳先閱讀背面之注意事項再4:'寫本頁) ( -38- 460789 A7 一 B7 五、發明說明(36) (請先閱讀背面之注意事項再填寫本頁) 流排主單元(本例中爲記憶體控制器1 2 4 )提供四個連 續週期的資料至內部資料匯流排1 2 0。資料匯流排主單 元提供一請求狀態時所接收之處理段識別訊號、處理段 I D。最後,資料匯流排裁決器控制內部匯流排僕單元( 資料快取1 0 8 )之處理段的大小以進行取樣。 總而言之’依據本發明一實施例,指導器的元件藉由 請求匯流排裁決器請求傳輸。每一指導器可請求4、8、 1 6、2 4及3 2.位元組的傳輸。然而,資料處理段必須 在通訊尺寸的界面上進行校正。每一指導器可在每一週其 內做出一請求。進一步的,每一寫入指導器必須在傳送狀 態中,從反應器取樣處理段I D,且必須於反應狀態中將 其傳出。 進一步的,在讀取操作時,反應器被規劃來判斷何時 傳送請求的資料。讀取反應器在傳送狀態下取樣指導器的 I D訊號’使得在傳送狀態下讀取反應器知道要傳送至哪 一裝置。在寫入操作中’反應器係規劃以便在接收—寫入 請求後,接收寫入的資料。 經濟部智慧財產局員工消費合作社印製 表1描述依據本發明一實施例,請求匯流排1 1 8之 訊號定義例。表2描述依據本發明一實施例,資料匯流排 II 4及12 0之訊號定義例。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) -39- 460789 A7 B7 五、發明說明(37) 請求匯流排 經濟部智慧財產局員工消費合作社印製
Rqb_addr[31:2] 實體位址 Rqb_bre[3:0] 位元讀取致能(在寫入時未定義)-由於請 求匯流排位址具有4位元的大小,位元讀取 致能係用以指定讀取四個位元的其一。 1^1)_1^^[0]設定位元0,1^13_13^[1]設定位元 l,Rqb_bre[2]設定位元 2,Rqb_bre[3]設定位 元3。當讀取4個或多個位元時,設定所有 的位元。讀取指導器係規劃以產生位元讀 取致能的各種組合。. Rqb_init_id[3 :0] 請求指導器ID訊號,其爲發出請求之裝置 的識別訊號。 … Rqb_ tr_id[7:0] 請求處理段ID_其由接收資料的裝置所決定 。由於此裝置可以是讀取處理段中的指示 器或寫入段中的反應器,因此此裝置可設定 處理段ID,使得當資料到達時,可分辨不同 的情況。並且,由於讀取及寫入請求可隨意 地先後完成,處理段ID可用以指定對應於 輸入資料的請求。 Rqb_sz[2:0] 請求大小-可爲預定的請求長度,如4位元組 ;8位元組;1 6位元組;2 4位元組;3 2位元組。 由於最小的長度爲4個位元組,寫入指示器 利用表2中的大量位元組致能,指定要寫入 哪一位元組。讀取指示器利用上述之Rqb_ init_id[3:0]指定正要讀取哪一位元組。 Rqb 一 cmd[2:0] 請求命令-此指定實施的操作形態 000記億體操作 001可程式輸入/輸出,PIO,操作 010記億體配置操作 表1 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) I Ί I I illl — ιιιί· . I — — — — — — ^ ·1111111 ^ ./{V (請先閱讀背面之注意事項再填寫本頁) -40- 460789 A7 B7 五、發明說明(38 ) 資料匯流排 Imb_data[63:0] 內部記憶體資料匯流排-小endian的資料匯 流排:位元組0爲data[7:0],位元組1爲data[ 15:8],...,且位元組7爲data[63:56]。資料可 較佳地置放於修正位元組位置-較佳的係未 對齊至LSB。 Imb_be[7 :0] IMB位元組寫入致能(讀取時未定義)-此由 一寫入指示器來使用,以指定要寫入哪一位 元組。當寫入位元組〇時,設定lmb_be[0], 當寫入位元組1時,設定Imb_be[l],依此類 推。當寫入8個或更多個位元組時,須設定 所有的位元組。允許寫入指示器產生任何 位元組的致能組合。 ‘ Imb_tr_id[5 :Ό] IMB處理段ID-此相同於傳送在請求匯流排 處理段ID Pmb data[63:0] 處理器記憶體資料匯流排 Pmb bef7:0] PMB位元組寫入致能(讀取時未定義) Pmb tr_id [7:0] PMB反應處理ID 表2 --一---Ί I I I I----^袭 i I • ,/y. (請先閱讀背面之注意事項再填寫本頁) -16 λ. 經濟部智慧財產局員工消費合作社印製 釐 公 97 2 X 10 2 f» 格 規 4 )A s) N (c 準 標 家 國 國 中一用 適 度 尺 張 紙 本 41 A7 經濟部智慧財產局員工消費合作社印製 460789 _____B7 五、發明說明(39) 表3至表9描述當經由資料傳送開關112傳輸資料 時所使用的命令呼叫。___ Xx rqb rd_reql 讀取請求1 Xx rqb wr_reql 寫入請求I Xx_rqb_resp_idl[3:0] 反應器ID 1-反應器的裝置ID。其具 有相同於指示器ID的編碼' Xx_rqb_pril[ 1:0] 優先等級1 00 最高 01 10. 11 最低 Xx rqb_rd_req2 讀取請求2-背對背請求的情形 Xx rqb wr_req2 寫入請求2 Xx_rqb_resp_id2[3:0] 反應器ID 2 Xx_rqb_pri2[l:0] 優先等級2 表3-RQB主單元至RQB裁決器 XX. .rqb. _rd_ rdy 1 讀 取 備 妥 (1 或 更 多·) Xx. .rqb. wr_ —rdy2 寫 入 備 妥 (1 或 更 多) Xx. .rqb. _rd„ rdy 1 日買 取 備 rr\ 女 (2 或 更 多)_參考下述的請求 Xx_rqb. .wr_ .rdy2 寫 入 備 妥 (2 或 更 多) 表 4 - R Q B 僕 單. 元 至 R Q B 裁決器 -1】---—---I 丨 ^^ --- (請先閱讀背面之注意事項再填寫本頁) *ISJ,· Q. 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -42- A7 4 60 789 B7 +、發明說明(4〇) _
Dts_rqb_gnt_xx 匯流排准予______ 表5— RQB裁決器至RQB裁決器
Dts_rqb_rd_req_xx 讀取請求 Dts_rqb_wr_req_xx 寫入請求 表6— RQB裁決器至RQB僕單元 經濟部智慧財產局員工消費合作社印製
Xx_imb_req 1 IMB請求1 Xx_imb_init_idl ΙΜέ接收器ID 1 Xx_imb_sz 1 IΜ B大小1. X x_imb_pri 1 IMB優先等級1 Xx_imb_req2 IMB請求2 Xx_imb_init_id2 IMB接收器ID ,2 Xx_imb_sz2 IMB大小2 Xx_imb_pri2 IMB優先等級2 Xx_pmb_req 1 PMB請求1 Xx_pmb_init_id 1 PMB僕單元ID 1-皆收資料之裝置的ID。 其具有與Rqb_init_id相同的編碼 Xx_pmb_sz 1 PMB大小1-告知裁決器處理段須多少週期 。具有與Rqb_sz相同的編碼 Xx_pmb_pri 1 PMB優先等級1 Xx_pmb_req2 PMB請求2-參考以下的背對背請求 X.x pmb init id2 PMB接收器ID 2 Xx pmb sz2 PMB大小2 Xx_pmb_pri2 PMB優先等級2 .. 表7 -資料匯流排主單元至資料匯流排裁決器 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -43- A7 B7 Dts_imb_gnt_xx IMB准予 Dts_pmb_gnt_xx PMB准予 表8 -資料匯流排裁決器至資料匯流排主單元 4 60 789 五、發明說明(41 )
Dts_imb_req_xx IMB請求 Dts_pmb_req_xx PMB請求 表9 -資料匯流排裁決器至資料匯流排僕單元 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 圖4 ( a )及4 ( b )分別描述依據本發明之實施例 在請求匯流排連接及內部記憶體連接時的訊號流。例如, 在圖4 ( a )中,請求匯流排指示器依據表3傳送請求資 訊至請求匯流排裁決器1 4 0。此請求資訊可包括一請求 匯流排讀/寫請求。請求匯流排反應器識別訊號,I D, 及請求的優先等級。請求匯流排裁決器傳送讀/寫請請求 訊號至識別的反應緝獲請求匯流排僕單元(表6 ),反應 於此,反應器傳回備妥指示訊號至請求匯流排裁決器(表 4 )。依據備妥指示訊號的接收,請求匯流排裁決器傳送 一請求匯流排准予訊號至指導器(表5 )。一旦指導器識 別準允訊號,依據表一1 一的處理段資訊經由請求匯流排 傳送至反應器。爲了達成此目的,匯流排處理段I D被指 定至特定的處理段。 圖4 ( b )使用內部記憶體匯流排1 2 0的資料連接 。因此,一旦在請求匯流排裁決狀態下,建立了資料段資 訊及識別,指導器及反應器開始傳送實際的資料。指導器 適 度 尺 張 紙 本 準 標 家 國 釐 公 97 2 X 10 (2 格 規 4 4 6U 789 A7 ' ___B7__ 五、發明說明(42) (請先閱讀背面之注意事項再填寫本頁) 依據定義於表7中的訊號將處理段資訊傳送至內部記憶體 匯流排裁決器1 4 2 ’處理段資訊包括請求、大小、指導 器識別訊號、I D、及優先等級。除了依據表8內部記憶 體匯流排裁決器14 2傳送一請求資訊至反應器。其後, 裁決器傳送一準允訊號至指導器,反應於此,實際的資料 傳送據表2發生於指導器及反應器間。 圖5 (a)描述請求匯流排讀取操作時序圖。圖5 ( b )描述未立即給予核准之讀取請求的時序圖。對於寫入 操作’請求匯流排處理段.識別訊號,I D,由反應器所提 供。最後’圖5 ( d )描述資料匯流排傳送操作的時序圖 。對於一讀取處理段’資料匯流排主單元爲讀取反應器, 而資料匯流排僕單元爲指導器。 經濟部智慧財產局員工消費合作社印製 資料傳送開關1 1 2被規劃以提供由指導器所作成的 背-對-背請求。如時.序圖所示’傳送一請求及接收一准 許訊號的間隔爲2個週期。在A 〇 (或D 0 )週期中,裁 決器1 4 0偵測來自匯流排主單元的請求。然而,在a 1 (或D 1 )週期中,匯流排主單元較佳的係維持其請求訊 號以及其他供與裁決器的訊號-維持此訊號直到接收一准 許。依此,裁決器1 4 0無法由這些訊號辨別主單元是否 要做出第二請求。 爲了提供一背-對-背請求,由匯流排主單元供給至 裁決器1 4 0的第二組訊號被提供,使得主單元可將訊號 傳送至正處理第二請求的裁決器。如果主單元欲實施另一 請求,同時等待其第一請求的獲准,其維持其第二組訊號 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -45- 460 789 A7 B7 五、發明說明(43) (請先閱讀背面之注音?事項再填寫本頁) 。如果裁決器1 4 0在目前的.週期中將匯流排准予至一主 單元,當逾期後的週期中實施裁決時,其必須從主單元查 驗第二組訊號。當主單元接收此第一請求的准許時,其將 +載送第二組請求訊號之訊號線的所有資訊傳送至載送第一 組請求訊號的訊號線。此操作需要裁決器未立即准予第二 請求' 來自R Q B僕單元之備妥訊號亦以類似的理由加以複 製。當RQ B裁決器1 4 0傳送一請求予僕單元時,一開 始,更新的備妥訊號爲2個週期之後。然而,在A 1週期 時,由於僕單元尙未見到請求,僕單元無法更新其備妥訊 號。其後,裁決器1 4 0無法從此備妥訊號分辨僕單元是 否接收另一請求。 經濟部智慧財產局員工消費合作社印製 從RQB僕單元至RQB裁決器1 4 0的第二組備妥 訊號被提供,使得裁決器可分辨僕單元是否可接收第二組 備妥訊號。.一般而言,第一組備妥訊號表示是否至少可接 受一個請求,且第二組備妥訊號表示是否至少可接受二個 請求。如果裁決器1 4 0在目前的週期中正將一請求傳送 予僕單元,當在下一個週期實施裁決時,其必須由僕單元 的角度來檢視第二組備妥訊號。 須知讀寫均有其備妥訊號。RQB僕單元可具有不同 的佇列結構(訊號佇列、分開的讀,寫佇列等)。R Q B 裁決器1 4 0得知僕單元的佇列規劃,以判斷是否在寫入 後,查看第一及第二讀取備妥訊號,以及在讀取後,判斷 是否查看第一及第二寫入備妥訊號。 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) • 46 460789 A7 B7 五、發明說明(44) (請先閱讀背面之注意事項再填寫本頁) 圖6 ( a )描述請求匯流排主單元執行一背—對一背 請求的時序圖。圖6 ( b )描述當第二請求尙未立·即獲准 時,處理器記憶體匯流排主單元執行一背一對—背請求的 時序圖。最後’圖6 (c)描述在一寫入請求後,請求匯 流排僕單元接收一讀取請求的時序圖,並假設請求匯流排 僕單元具有均一的讀寫佇列。 杳料流送器 經濟部智慧財產局員工消費合作社印製 現在詳細的說明資料流送器的操作。資料流送器係用 以在多媒體處理器1 0 0中移動預定的緩衝資料。這些依 據可區分之系統規劃的資料移動可發生於具有不同頻寬需 求之記憶體或輸入/輸出(I /0)裝置中。因此,與多 媒體處理器Γ 0 0有關之任何實質的記憶體皆可利用資料 流送器1 2 2傳送及接收資料。這些記憶單元包括外部 ' s D R A Μ記憶體1 2 8,資料快取1 0 8,固定功能單 元1 06 ,連接至輸入輸出(I/O)匯流排1 32的輸 入/輸出裝置,及可由主或第二P C I匯流排控制器 1 3 0所存取的主記憶體。依據本發明一實施例,資料流 送器1 2 2在軟體控制下實施資料傳輸,雖然本發明並不 限於此範圍。爲了達成此目的,可以一命令發出定義於多 媒體處理器1 0 0位址空間內之兩元件間的資料傳送操作 〇 圖7描述依據本發明一實施例的資料流送器1 2 2方 塊圖,然而本發明並不限於此。資料流送器1 2 2經由一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公芨) -47 - 460789 A7 B7 五、發明說明(45) 資料傳送開關介面7 1 8耦合至資料傳送開關1 1 2 °資 料流送器1 2 2中的傳送引擎7 〇 2係用以控制資料流送 器1 2 2的資料傳送操作。如以下將詳細說明者,傳送引 擎7 0 2執行一管線控制邏輯以處理多媒體處理器1 〇 0 間不同元件的同時資料傳輸。 傳送引擎可反應來執行使用者的程式,傳送引擎在此 如同描述一資料傳輸操作之描述器。通道由預定記憶體( 稱作通道狀態記億體7 0 4 )位置之狀態位元所定義。依 據本發明一實施例,通道狀態記憶體7 〇 4支援6 4個通 道.。如圖7所示,通道狀態記億體7 〇 4耦合於傳送引擎 7 0 2。在任何給定的時間,此6 4個通道中的多數通道 被致動,並要求服務。每一作動的通道以一描述元的型態 操作。資料流送器1 2 2配置一或二個通道來作資料傳輸 操作。這些通道配置予某些資料傳輸操作,直到資料從其 原始的位址傳送至多媒體處理器1 0 0之目的位址。如其 後將詳細描述者,資料流送器1 2 2配置一個通道來輸入 /輸出記憶體傳輸,並配置兩個通道予記億體以供記億體 的資料傳輸。 · 傳送引擎7 0 2耦合至資料傳送開關介面7 1 8,用 以提供資料傳送開關請求訊號予資料傳送開關1 1 2。資 料傳送開關介面7 1 8被規劃來處理發出的資料讀取請求 ,以及由傳送引擎7. 0 2所產生之描述元。其亦處理由資 料送傳開關112至內部先進先出緩衝器716之適當暫 存器的進入資料。資料傳送開關7 1 8並處理由資料流送 本紙張尺度通用中國國家標準(CNS)A4規格(210 X 297公釐) ·1.„------------夂装--- . ./(V (請先閱讀背面之注意事項再填寫本頁) =" 經濟部智慧財產局員工消費合作社印製 -48- 經濟部智慧財產局員工消費合作社印製 460789 A7 __B7___ 五、發明說明(46) 器1 2 2所提供的輸出資料。 資料流送器1 2 2並包括一緩衝記憶體7 1 4,其依 據本發明一實施例爲一4 K B的S RAM記憶體,並用於 本發明的多媒體處理器1 〇 〇中,雖然本發明並不限於此 一觀點。依據本發明一實施例’緩衝記憶體7 1 4包括雙 埠的雙sB憶體儲存體7 1 4 ( a )及7 1 4 (b,)。處理 6 4通道’緩衝記憶體7 1 4之資料流送器,可分成6 4 個小緩衝空間。 緩衝記憶體7 1 4中的資料陣列,被組織成每條線8 個位元組’且藉由遮罩技術每次存取8個位元組。然而, 在操作時’ 4 k B的記憶體被分割成小的緩衝器,每一緩 衝器用來結合資料傳輸操作。因此,資料傳輸操作利用資 料流送器1 2 2中的一資料通道,此通道係由一個或兩個 通道及一個緩衝器來定義。對於記憶體—對一記憶體傳輸 而言’利用了兩個通道’然而’對於I / 〇 —對一記憶體 傳輸而言’則利用一個通道。每一小緩衝器的大小係可變 的’且由資料傳輸特性所指定.。 依據本發明一實施例,資料移動操作係依據預定的區 塊大小來實施。源區塊大小” k,,意指:當目的通道已從緩衝 記憶體7 1 4移出”k ”個位元組時,源通道須觸發資料。區 塊大小爲3 2個位元組的倍數,雖然本發明的範圍並不限 於此。 緩衝記憶體7 1 4係由一有效-位元記億體來達成, 其8個位元組之的每條線維持8位元。此有效位元的値係 ---------11---\ I----I I 訂-----11I V • ,丨,.、 (請先閱讀背面之注意事項再填寫本頁) A7 4S0789 ___B7 五、發明說明(47) (請先閱讀背面之注意事項再填寫本頁) 用以指示特定的位元是否有效。每當對應配置的緩衝器被 塡滿時,即進行一次有效位元的檢驗。此排除每次傳輸一 區塊時,重新將緩衝記億體初始化的必要性。然而,每當 緩衝器被配置予一資料緩衝通道時,有效位元陣列中的對 應位元即被歸零。 緩衝記億體7 1 4耦合於一資料流送器緩衝控制器 7 0 6,並由其加以控制。緩衝控制器7 0 6並耦合至傳 送引擎7 0 2,及D Μ A控制器1 3 8,且被規劃以處理 從傳送引擎及D Μ A控制器所接收之讀取及寫入請求。緩 衝控制器7 0 6利用儲存於緩衝狀態記億體7 0 8中的資 料來完成其工作。緩衝控制器7 0 6保持帶進及帶出緩衝 器之一定數量的位元組。資料流送緩衝控制器7 0 6並實 施一管線邏輯以處理6 4個緩衝器,並管理緩衝記憶體 7 1.4之讀取及寫入。 緩衝狀態記億體7 0 8係用來保持資料通道中所使用 之緩衝器的狀態資訊。如前所述,緩衝狀態記憶體支持 64個個別緩衝器的FIFOs。 經濟部智慧財產局員工消費合作社印製 D Μ A控制器1 3 8耦合至I / 0匯流排1 3 2。依 據本發明一實施例,D Μ A控制器1 3 8係用來在欲發出 D Μ A請求之I / 0裝置中作裁決。其亦提供將D Μ A請 求帶入資料流送器緩衝控制器以及將資料從I / 0裝置返 回的緩衝。關聯至D Μ A控制器1 3 8'的裁決器係由一循 環演算法優先裁決器7 1 0所管理。裁決器7 1 0裁決實 體輸入/輸出控制器、P I 0C 1 26及DMA控制器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -50- 460789 A7 B7 五、發明說明(48) 間之I / 0資料匯流排的使用。 (請先閱讀背面之注意事項再填寫本頁) 依據本發明一實施例,資料流送器1 2 2處理資料快 取1 0 8,以作爲可存取的記憶元件且允許直接對資料快 取1 0 8作讀寫存取。如其後將詳細描述者,每當一通道 描述指定一資料快取操作時,資料流送器1 2 2係規劃以 保持快取的一致性。多媒體處理器1 0 〇之其他元件發出 對資料快取進行讀寫請求的能力,適合於資料的運用,其 中由CPU 102及104所使用的資料係預先備妥的 。由於在CPU 102或104使用資料前,應用程式 可塡入所需的資料,因而快取的觸發率大大的提昇。 經濟部智慧財產局員工消費合作社印製 如前所述,依據本發明一實施例之資料流送器1 2 2 ,係依據使用者指定的軟體來操作,且軟體例用多個應用 程式介面或A P I ,及資料庫的呼叫等。爲了達成此目的 ’可程式輸入/輸出控制器p I 〇 C 1 2 6作爲多媒體 處理器1 0 0之其他元件及資料流送器1 2 2間的介面。 因此’用來與資料流送器1 2 2通訊的命令,在最低層被 轉換成資料流送器空間中的p I 〇讀取及寫入。因此,任 何可產生此P I 0.讀取及寫入操作的元件可與資料流送器 1 2 2通訊。依據本發明一實施例,這些區塊包括固定功 能單元106、中央處理單元1〇2、104、及經由如 P C I匯流排耦合至多媒體處理器1 〇 〇的主中央處理單 元。 依據本發明一實施例,資料流送器1 2 2佔據5 1 2 Kbytes的P I 〇 (實體記億體)位址空間。每一資料流送 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 460789 A7 B7 五、發明說明(49) 器通道狀態記億體至少在4 K位元組的資料頁中佔去6 4 個位元組。每一資料流送器通道狀態記億體係位於分離的 4 K位元組資料頁中,以提供保護,然本發明的範圍並不 +限於此。 表1 0描述用於不同裝置的位址範圍。例如,位置 1 8的位元係用來在傳送引擎7 0 2及資料流送器12 2 之其他內部元件中作選擇。其他的元件包括緩衝記億體所 使用的資料R A Μ,伴隨資料R A Μ之有效R A Μ位元, 資料流送器緩衝控制器及D Μ Α控制器。 丨——i-------ii, . /::./ (請先閱讀背面之注意事項再填寫本頁)
訂--------..A :r.J 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -52- 4 60 789 A7 B7 五、發明說明(50) 起始的PIO偏移位 址 結束之PIO偏移 位址 使用部分 0x00000 0x3 FFFF 傳送引擎通道狀態記億 體及其他的使用者命令 0x40000 0x40FFF DS緩衝資料Ram 0x41000 0X41FFF DS緩衝有效Ram 0x42000 0 X 4 2 F F F DS緩衝控制器 0x43000 0x43FFF DMA控制器 0x44000 0x44FFF 資料流送器TLB(轉換側 視緩衝器),其實施位址 轉換表的的快取機制, 一如一般目的的處理器 。多媒體處理器100包 括用於二個叢集及資料 流送器之三個TLB。 表一 1 0 -資料流送器的P I ◦位址映射 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 當位元8具有0値,P I 〇位址屬於傳送引擎7_〇 2 〇 表1 1如何對傳送引擎7 0 2的內部操作做位元1 7 :0的內插。 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 53 460789 A7 Β7 經濟部智慧財產局員工消費合作社印製 位元 名稱 描 it ... 18 傳送引擎的選取 1=ΝΟΤ傳送引擎 PIO操作,參考上表。 〇 =傳送引擎PIO操作 〇 17:12 通道數目 此攔選取通道數〇至 63 11:9 未使用 8:6 ΤΕ內部區及使用 〇=通道狀態記憶體1 者介面呼叫 1=通道狀態記憶體2 2 =紀錄表 3 = ds_kick -開始一資 料傳輸操作 4=ds_continue 5=ds_check_status 6=ds_freeze 7=ds_unfreeze 5:0 在ΤΕ區中的位'址 使用者介面呼叫轉化 潠擇 爲區域中的所有位址 表_ 1 1 一傳送引擎解碼 當位元1 8的値爲1時,P 1 ◦位址屬於料流送器緩 衝控制器7 0 6 ,並關聯至緩衝狀態記億體’如表1 2所 示。 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公31) _ ^ <請先閱讀背面之注意事項再填寫本頁) Ή - 4 60 789 A7 ____B7 五、發明說明(52 ) 位元 名稱 描述 63:19 PIO區域指定及DS 裝置的選取 PIO裝置的選擇 18:12 DS內部元件的選 取 1000010 11 BSM選取 0=>BSM1 1=>BSM2 10:0 暫存器的選取 在每一緩衝器中選擇 —64位元暫存器 表-1 2 -資料流送器緩衝控制器解碼器 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 接下來,將詳盡的描述依據本發明一實施例,資料流 送器1 2 2之每一單元的內部結構。 傳送引擎 圖8描述劇本發明一實施例之傳送引擎7 0 2的方塊 圖,然而本發明並不限於此。傳送引擎7 0 2的主要元件 包括一操作排程器7 4 2,其耦合至一擷取段7 4 4,且 此擷取段7 4 4又耦合至一產生及更新段7 4 6,此產生 及更新段746耦合至寫回後段748。元件742至 7 4 8定義傳送引擎的執行管線。一循環演算法優先排程 器7 4 0係用以選取適當的通道及其對應的通道狀態記億 體。 如其後將詳細描述者,準備執行之通道的相關資訊儲 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) 55- 460789 A7 _____B7___ 五、發明說明(53) (請先閱讀背面之注意事項再填寫本頁) 存於通道狀態記憶體7 0 4中,其依據本發明一實施例, 分成兩個通道狀態記億體儲存體7 0 4 ( a )及7 0 4 ( b)。優先排程器740實施具有4個優先等級之備妥通 道的循環演算法排程。爲了.達成此目的,在一循環演算法 配置中擷取具有較高優先等級的通道。如果沒有較高等級 的通道則考慮具有較低等級的通道。 優先排程器7 4 0每兩個週期拾取一通道,並將其展 現於操作排程器之另一排程位準。 操作排程器7 4 2被規劃,每次接收四個操作,且每 此執行一操作。這四個操作包括:可程式輸入/輸出, P I 〇,可程式輸入/輸出控制器的操作,P I OC, 1 2 6 ;來自資’料傳送開關介面7 1 8之輸入描述單元程 式;來自資料塊請求介面佇列之通道資料塊請求,該請求 由資料流送器控制器7 0 6所塡入;及來自優先排程器 740之備妥通道。 經濟部智慧財產局員工消費合作社印製 參考圖1 3及1 4的詳細說明,源描述元程式定義至 緩衝器記憶體71 4之特定之資料傳送操作,且目的描述 單元程式定義從緩衝器記憶體714至一目的位置之資料 傳送操作。進一步的,緩衝器針對儲存於通道狀態記億體 中之對應的源通道發出一資料區塊請求,以指示接收之位 元組的各數。操作排程執行工作之優先順序從最高至最低 依次爲,P I 0操作、進入描述單元、'資料塊請求、及備 妥通道。 操作排程所選取的操作資訊被轉換至擷取段7 4 4。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ΓΤ -56 - A7 B7 4 60 789 五、發明說明(·54) 擷取段係用以從通道狀態記憶體7 0 4收回位元,該位元 爲實施所選操作所需者。例如,如果操作排程拾取一備妥 的通道,必須讀取通道的區塊計數位元及爆發的大小以決 定資料傳送操作所需之請求的數目。 產生及更新段7 4 6被執行數次,執行數目同等於請 求的數目,且資料傳送操作必須產生來自擷取段的該操作 。例如,如果目的通道之轉換爆發大小爲4,則產生及更 新段7 4 6被執行4個週期,且每一週期產生一請求。如 另一例的情形,如果爲· Ρ I ◦至通道狀態記憶體7 0 4之 寫入操作,則產生及更新段執行一次。在其後更詳盡的描 述中,於資料傳送開關介面中,產生及更新段7 4 6所產 生的讀/寫請求被加至請求佇列R Q Q 7 6 4。 通道狀態記億體7 0 4必須在大部分由傳送引擎 7 0 2所執行之操作後更新。例如,當通道在產生及更新 段7 4 6完成產生請求時,則決定資料區塊數,並將其寫 回至通道狀態記億體7 0 '4中,以初始具有最小內爆發延 遲値之內爆發之延遲計數。參考表1 3中的通道狀態記憶 體結構,將對此部份做詳細的說明。 涌涫狀態記憶體 資料流送器1 2 2中,6 4個通道的相關資訊儲存於 通道狀態記憶體7 0 4中。在資料搬移操作前,以及搬移 操作的同時,資料流送器1 2 2利用通道狀態記億體 7 〇 4中的資料,來達成其資料移動的工作。表1 3 — 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) '^: 訂· 經濟部智慧財產局員工消費合作社印製 -57- 460789 A7 B7 五、發明說明(55) 1 9描述定義通道狀態記憶體.的欄位。這些表並顯示不同 欄位的位元位置以及當通道針對一資料轉換而做配置時, 前述位元位置的初始値。 依據本發明一實施例’通道狀態記憶體7 0 4被分成 兩個部分,704 (a)及704 (b)。通道狀態記憶 體7 0 4 ( a )具有四個6 4位元的値,分別參考至位址 0x00,0x0 8,〇xl〇 ’ 0x18。通道狀態記 憶體7 0 4 ( b )具有三個6 4位元的値’分別參考至位 址0乂0〇,0乂0 8及0乂1〇。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
位元 名 稱 初始値 15:0 控 制 xxx(無關) 31:16 計 數 XXX 47:32 寬 度 XXX 63:48 節 距 XXX 表 -1 3 -通道狀態記億體1 (偏移位址ο x Ο Ο ) -58- 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐〉 A7 460789 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(56) 位元 名稱 初始値 3 1:〇 資料位址 xxx(無關) 47:32 爆發大小 設成DTS請求的數目,通道必須 在每次排程規劃下產生(使用較 大的爆發大小以使背-對-背請求 進入記億體控制佇列) 63:48 剩餘的寬度計數 XXX 表一 1 4 —通道狀態記憶體1 (偏移位址〇 X 〇 8 ) (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 經濟部智慧財產局員工消費合作社印製 460789 A7 B7 五、發明說明(57) 位元 名稱 初始値 _ 15:0 剩餘的爆發計數(RBC) 0 31:16 剩餘的區塊計數( RCCNT) 0 35:32 狀態 0 39:36 內部爆發延遲(IBD) 必須被初始化。指定成8個 週期的倍數,如,値 n = >此通道之前,8η個週期的 最小延遲,可視爲優先排程器 的排程 45:40 緩衝器ID 指定至此通道的緩衝器id 47:46 DTS 命令(CMD) 用於DST訊號線的値。 位元47:1表示配置於decach 中,0表示沒有配置 位元46:如果設爲1表示PIO 定址 48 描述元重取緩衝有效( DPBV) 0 49 描述元有效 0 5 1:50 通道優先權 介於0至3表.示通道的優先等 級 0=>最高優先權 1 =>最低優先權 52 作動旗標(A) 0 53 第一描述元(FD) 0 ' 54 沒有其他的描述元 0 55 描述元形態 0 = >格式1 0 = >格式2 59:56 內部爆發延遲計數( IDBC) 0 — 63:60 保留 XXX 表一 1 5 —通道狀態記億體1 (偏移位址〇 X 1 〇 ) ---------袭 i — ! - . ...·ί---' (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) A7 460789 B7 $、發明說明(58) 經濟部智慧財產局員工消費合作社印製 位元 名稱 初始値 7:0 位址空間i d (A SI D) 應用程式之asid使用此一通道 8 TLB模式 0 = >不使用TLB 3 = >使用TLB 10:9 DTS優先 從此通道將請求之DTS優先等級 設定予使用者之請求 〇 = >最高 3 = >最低 12:11 快取模式 DTS上的存取模式 位元12:x 位元11:1=> 一致 〇 = >不一致 16:13 方法遮罩 快取存取之通道遮罩。1 = >使用 方法 位元i 3 :資料快取中之方法〇 位元丨4:通道1 位元15:通道2 位元16:通道3 28:17 緩衝位址指標(B AP) 對應至緩衝器的起始位址,指定了 1 2個位元 29 讀/寫(RW) 1=>源通道(讀) 0 = >目的通道(寫) 35:30 緩衝器起始位址 (BSA) 設定於BSM1中者 41:36 緩衝器結束位址 (BSA) 設定於BSM2中者 42 有效感應 0 表—16 —通道狀態記憶體1 (偏移位址0x18 ) (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 R7 五、發明說明(59) 位元 名稱 初始値 31:0 下一個描述元的位 XXX (任一値》 址 47:32 控制字元 XXX 63:48 計數 XXX 表_ 1. 7 -通道狀態記憶體2 (偏移位址0 X ο α ) 460 789 位元 名稱 初始値 15:0 寬度 xxx(任一値) 3 1:16 節距 XXX 63:32 資料本地位址 XXX 表一 1 8 -通道狀態記憶體2 (偏移位址0 X 0 8 ) 位元 名稱’_ 初始値 3 1:0 基本位址 X X X (任一値) 63:32 新的指標位址 XXX 表—1 9 _通道狀態記憶體2 (偏移位址0 X 1 0 ) 1'.-------------, --------訂·-------1旅 . ί-C (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 通道所達成之資料傳輸的頻寬是依據以下四個參數: 內部通道優先等級;最小內部爆發延遲;傳輸爆發大小: 及資料傳輸優先開關等級。當配置一通道時,系統便考量 此四個參數。通道特徵並包括三個由系統所使用的參數。 這些參數包括基本位址,塊取通路置換遮罩(其後將詳細 描述),及描述元取得模式位元。接下來將說明這些參數 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -62- 4 經濟部智慧財產局員工消費合作社印製 60 789 A7 _ B7______ 五、發明說明(60 ) 〇 诵道優先等級:資料流送器1 2 2硬體,支持四個內 部通道優先等級(0爲最高等級,而3爲最低等級)。此 '硬體依照優先順序以循環演算法,進行通道的排程。對於 有關記憶體-記憶體轉換的通道而言,較佳的是指定相同 的等級予兩個通道,以在兩側以相同的速度維持資料的傳 輸。較佳的,掛上高頻I / 0裝置的通道被設定成較低階 的優先等級,而掛上低頻I /0裝置的通道被設定成較高 階的優先等級。此通道很難加入排程池中,惟一旦加入, 則立即並加以排程並開始服務,且因此不致由高頻寬,高 優先的通道排除在數個週期之外。 小內爆發延遲:此參數有關在任何通道重新加入排 程池之前,必須通過的最小週期數。此延遲量爲8個週期 的倍數。此參數可用來有效的防堵在一段時間內具有較長 服務時間之.高優先級通道,並允許低優先通道的排入。 i換的爆發量:—旦排入通道,則於再次排入前,指 示可產生於資料傳送開關上之實際請求數的轉換爆發量參 數。就源通道而言,此表示將資料帶入緩衝器的請求數。 就目的通道而言,其爲使用緩衝器內的資料所傳出之資料 封包的數目。此參數愈大時,特定通道的服務時間愈長。 每一請求可要求最多3 2個位元組,且每次傳輸3 2個位 元組的資料。通道保持排定的請求,直到其轉換爆發量的 計數値停止’在指示元中遇到一停止位元,且無其他的指 示元’而或直到需要從記億體取得指示元。 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱) (請先閱讀背面之注意事項再反寫本頁) « -63· 4 60 789 A7 _ B7___ 五、發明說明(61 ) (請先閲讀背面之注意事項再填寫本頁) D T S優先等級:在資料傳送開關上,對請求匯流排 裁決器或記憶體資料匯流排裁決器所提出每一的請求均伴 隨著請求器的優先等級。兩個裁決器支持四個優先等級, 且用於通道轉換的優先等級係預先在通道狀態中加以規劃 。當從同一通道獲得多個請求以在控制ί宁列中彼此相鄰, 便使用較高的優先等級(0爲最高的等級,而3、爲最低者 )0 基本位址,通道摭置及描述元取得’模式:就記憶體— 記憶體的移動而言,資料路徑結構的輸入是選擇式的。如 果其値爲n u 1 1,則系統對不同的參數,假設某些預定 値。這些預定値顯示於下表中。 經濟部智慧財產局員工消費合作社印製 當請求一記憶體一 I / 0或I / 0 —記億體路徑時, 系統提供一資料路徑結構。此允許設定用以指出系統的布 林變數,其轉換屬於一I / 〇轉換,且因此將不需通道的 配置。對於軟體控制的系統而言,處理核心傳回資料路徑 結構,此路徑結構中塡入有實際設定的參數値,並塡入應 用程式啓動時的通道識別。如果路徑包括一I / 0裝置, 則亦傳回緩衝器識別。應用程式將此緩衝器識別傳至乎叫 該I / 0裝置的裝置驅動程式。裝置驅動程式利用此値來 備妥I / 0裝置,以開始將資料傳送至資料流送器緩衝器 。如果使用者應用程式未符合所獲得之D S路徑源型態( 參數),則可將路徑關閉並於稍後再試。 描沭元程式 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -64 - 460789 A7 B7 五、發明說明(62) (請先閱讀背面之注意事項再填寫本·!) 資料傳輸係依據兩種型態的描述元,如指定於通道狀 態記憶體攔位中之格式1描述元以及格式2描述元。依據 本發明一實施例,格式1描述元係依據3 D圖形及視頻影 像應用中之許多資料轉換的特性而加以定義。 一般而言,如圖1 2所示,像素資訊以相同的配置儲 存在分散的位置上,且這些分散的位置係即將被顯示者。 通常需要以資料聚集操作來加以處理,其中”η ”段資料或像 素由η個位置收集,從記億體空間中”起始源資料位置=X ’ 開始之此η個位置被集中至以”起始目的資料位置=y ”開始 之一連續位置中。每一段收集的資料爲1 〇位元組寬,且 與下一段資料間的間隔爲2 2個位元組(節距)。爲了達 成圖1 2中的轉換,需設定兩個分離的描述元,一個提供 予用以處理由源記憶體至緩衝記憶體7 1 4 (圖7 )之轉 換的源通道,另一個則供予用以處理由緩衝記憶體至目的 記憶體之轉換的目的通道。 經濟部智慧財產局員工消費合作社印製 圖1 3描述依據本發明一實施例,格式1描述元的資 料結構2 2 0。描述元的大小爲1 6個位元組,包括兩個 8位元組字元。以下說明描述元的.不同欄位以及如何在資 料轉換的操作中利用每一欄位。 1 ·下一個描述元:開始的3 2個位元保持另一描述元 的位址。而對於複雜的轉換圖樣,或無法以單一描述元描 述之圖樣’得以將許多描述元鏈結在一起 2 ·描述元控制欄位。此欄位的1 6個位元解說如下: 〔15: 14〕一未使用 5R 紙 3 1\ 平 保 Μ 公 97 2 X 10 (2 -65- 460789 A7 B7 五、發明說明(63 ) 〔1 3〕一中斷主CPU (完成此描述元時) 〔1 2〕一中斷多媒體處理器100的cpu (完成 (請先閱讀背面之注意事項再填寫本頁) 此描述元時) 〔11:9〕一保留予軟體來使用 〔8〕-沒有其他的描述元(當此描述元爲此資料鏈 的最後一描述元時,設定此欄位) 〔7 : 4〕一資料擷取模式(對於所有擷取的資料或 由此描述元所傳送的資料) 〔7〕:快取模式〇 = > —致,1 = >不— 致 〔6〕: 1 = >使用通道遮罩,〇 = >不使 用通道遮罩 〔5〕·· 1 = >配置於資料快取內,〇 = > 不配置於資料快取內 〔4〕: 1 = >資料位於p I 〇空間內,〇 經濟部智慧財產局員工消費合作社印製 = >資料非位於P I 0空間內 〔3〕一如果設爲1則禁止再次擷取 〔2〕-在此描述元的結尾處停止,則設爲〇 〔1:0〕一描述元的格式 0 0 :格式1 0 1 :格式2 1 0 :控制描述元 一致位7T:指出是否需對傳進傳出之資料,檢查資料快 取。依據本發明一較佳實施例’除非系統已判斷出資料並 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -66- 4 60 789 A7 B7 五、發明說明(64) (請先閱讀背面之注意事項再填寫本頁) 未由CPU s 1 0 2或1 0 4帶入快取中,否則最好不要 將此位元關閉。關閉此位元將會使旁通快取1 〇 8提昇效 能’由於其將降低快取的負載,並減少讀寫的潛伏時間( 如果選擇不配置於快取內的規劃,依據資料快取佇列的塡 滿度,可減少1 2 — 1 8個週期)。 當資料快取1 0 8具有多個通道時,則利用通道遮罩 。例如在依據本發明一實施例中,資料快取1 〇 8具有四 個通道’每一通道爲4 K位元組。在本文中,資料快取中 的每一通道定義成分離的記億體空間,而規劃來儲存一特 定型態的資料。在所有由目前資料快取之描述元所發出的 處理段中,”使用通道遮罩”位元簡單的指示出通道遮罩是否 被使用。 僅當設定一致位元時,錯誤!找不到參照來源。配置’ ,”未配‘置”位元方有意義。基本上,當使用者希望就一致性 的理由來檢查料快取,且不希望資料在資料快取中結束時 ,非配置即相當有用。當使用者從記憶體中預先載入一些 資料至資料快取,則必需在c p U開始計算前,設定其配 置。 經濟部智慧財產局員工消費合作社印製 表2 0顯示在資料擷取模式下,描述元控制欄位之位 元7 : 4中’一致及配置位元之不同値所採取的動作。 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^ 460789 A7 B7 五、發明說明(65) 記憶體轉換存取模式 命令-模式 快取 快取 讀取描述元及源資 料(如CPU負載)一 致地·配置 從資料快取中讀取 從記憶體讀取且配置 快取線 讀取描述元及源資 料一致地-未-配置 從資料快取中讀取 從記憶體讀取且不配 置快取線 讀取描述元及源資 料非一致地-未-配 置 乎略快取 直接從記憶體讀取且 不配置快取線 寫入目標資料(如 儲存單元)一致地-配置 將資料寫入快取並 設定 髒(dirty)旗標 配置一資料快取線且 將資料寫入快取線。 非記憶體處理段, 寫入目地資料一致 地-非-配置 將資料寫入快取並 設定 髒(dirty)旗標 將其直接寫入記億體 且不配置快取 寫入目地資料非一 致地-非-配置 忽略快取 將資料其直接寫入記 憶體且不配置快取 表一2 0 - 1<----一--------.装· --- {請先閱讀背面之注意事項再填寫本頁). 經濟部智慧財產局員工消費合作社印製 現在繼續說明描述元,當從P I 0 (程式化的I /0 )位址空間傳送資料,或傳送資料至P I 0位址空間時, 需要P I 0位元。例如,資料流送器1 2 2可用來讀取資 料零送器衝記憶體(其位於P I 〇位址空間)。 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公爱) -68 -— —1460 789 A7 B7 五、發明說明(66) 停止位元用於與資料流送.器1 2 2同步。當設定停止 位元後,資料流送器1 2 2會在完成所有由描述元所指定 之資料的傳輸後停止通道。·當設定”沒有其他描述元”的位元 後,資料流送器亦會停止。 當資料流送器通道擷取一描述元並執行時,其立刻再 擷取下一個描述元。藉由設定”再擷取禁止”位元,'使用者可 禁止此一再擷取的程序。然而,僅當停止位元亦設定時, 此禁止程序方爲有效。亦即,當未停止時,嘗試禁止再擷 取的程序是無意義者。 如以下所列,並非所有資料擷取模式位元的組合皆爲 有效。例如,僅當資料快取被鎖定時,”配置”及”使用通道 遮罩”會具有意義,且由於資料快取並未允許P I 0存取任 意組合,其中p I 〇 = 1且其他位元均=1的組合便未加 以使用。 i;—.--------菜--------訂--------^该 {請先閱讀背面之注意事項再填寫本頁·) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -69- 4 60 789 A7 B7 五、發明說明(67) 一致使用-通道 -遮罩 0 0 配置 PIO空間 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 有效PIO 1 無效 1 無效 1 無效 〇 有效-非-—致 - 無效 - 無效 〇 有效-一致無-配置 〇 有效-一致配置 〇 有效一致配置,遮罩 (請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 3 .計數:表示使用此描述元所傳送的資料。 4 .寬:從一給定位置取得之位元組數目。 5 .節距:將最後位元組轉換至下一位元組的偏移距 離。目標位址爲循序的,因此節距爲0。節距爲一指定値 ,可使聚集的資料在記憶體中反向移動。 6.資料位置之位址:此描述元之第一位元組可配置 的位址。例如1 ,就資料源側而言,爲”x ”,而就目標傳送 側而言,此位址爲”y ”。在通道所使用之每一資料位置的位 址中先加入一基準位址。此基準位址値儲存於資料狀態記 億體中。當通道由ds_open_path()呼叫所啓動時,此基準値 被設爲0。使用者可利用控制描述元來更改此値(描述如 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -70- 460789 A7 -___B7___ ____ 五、發明說明(68 ) 後)。 (請先閱讀背面之注意事項再填寫本頁) 下表2 1顯示對於從SDRAM1 2 8將資料傳送至 資料快取1 〇 8的操作’亦即’快取預載操作,資料源及 目標傳送之描述元如何加以設定。 資料源的控制字元指示一致的資料操作,但並未加以 配置。由於沒有其他的描述元’且當完成此資料的傳送後 ’通道便自動地停止’因此停止位元並未設定。”沒有其他 描述元”的位元必須加以設定。
源描述元 位元 說明 〇:31下一個描述元 0 _僅一個描述元 3 4 :4 7計數 N 48:63控制字元 0x0100 格式1,無配置,一致, 沒有其他描述元 64:79節距 + 22 80:95 寬 10 96:1 27資料位址 X 表—2 1—源描述元 經濟部智慧財產局員工消費合作社印製 表2 2中,目標描述元的控制字元,藉由一個一致的 參考値,指出資料快取爲目標單元,且若參考値遺失的話 ,必須將其配置於快取中。至於資料源的情形,由於當傳 送完成後,下一個描述兀;的攔位爲0,通道會自動地停止 ,因此並未設定停止位元。且在資料源的情形中,,,沒有其 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -71 - A7 B7 4 60 789 五、發明說明(69) 他的描述元”被設定
目的描述元 位元 說明 0 : 3 1下一個描述 0 僅一個描述元 元 34:47計數 1 將資料集中在一連 續的資料段中 4 8 :6 3控制字元 0x0120 格式1,一致,配置, 沒有其他描述元 6 4 : 7 9節距 0 僅一段資料 80:95 寬 10η 96:1 27資料位址 Y 表—2 2 —目標插述元 格式2描述亓:圖1 4描述依據 式2描述元的資料結構2 4 0。在許 描述元之資料的搬移操作類似於格式 。然而,與格式1描述元不同之處, 提供一特殊之用以傳送的資料位置位 述元的資料結構並未利用節距欄位。 一種資料傳送的操作,其中傳送多個 但資料段間並未具有相同的節距。 據此,格式2描述元的第一欄包 址。計數欄包括傳送資料段的數目。 l紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----.--------'1束--- . . (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本發明一實施例之格 多方面,依據格式2 1描述元的操作情形 在於對每一資料區塊 址。再者,格式2描 格式2描述元係用於 相同寬度的資料段, 括下一個描述元的位 控制欄的說明相同於
-72 460789 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(7〇) 格式1描述元者,如之前參考圖1 3所討論的內容。寬度 欄指定傳送資料段的寬度。依據本發明一實施例,在一致 存取的況下,格式2描述元排列成1 6個位元組的範圍, 而對於非一致存取的情況,排列成8個位元組的範圍。格 式2描述元的長度可從1 6個位元組至4個位元組的倍數 〇 > 資料傳送開關介面 圖9描述依據本發明一實施例之資料傳送開關( DTS )介面7 1 8:的方塊圖。然而,本發明的範圍並不 限於此。可理解,資料傳送開關介面爲所有多媒體處理器 1 0 0的元件所利用,且這些元件經由資料傳送開關 1 1 2 (圖1 ( a ))來傳送料。 DTS介面718包括匯流排請求器760,其耦合 於資料傳送開關1 1 2的請求匯流排1 1 8。匯流排請求 器7 6 0包括一請求發送器7 6 2,用以提供請求訊號至 匯流排佇列(R Q Q ) 7 6 4。請求匯流排佇列7 6 4爲 先進先出F I FO緩衝器,其具先到先服務的原則保持資 料及描述元的請求。 請求匯流排佇列7 6 4的其他輸入埠係用以接收讀/ 寫請求,此讀/寫請求係經由產生及更新段7 4 6 ,由傳 送引擎7 0 2所產生。讀取請求包括資料及通道描述元的 請求。寫入請求包括對傳出資料的請求。· 發送器7 6 2係用以傳送一請求訊號至資料傳送開關 請求匯流排裁決器1 4 0。當傳送獲准時,匯流排請求器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 I - ----------.' 裝---------訂--------<1 線 (請先閱讀背面之注意事項再填寫本頁) -73- A7 460789 ___B7____ 五、發明說明(P) (請先閱讀背面之注意事項再填寫本頁) 7 6 0傳送包含於先進先出請求佇列7 6 4的上端請求。 經過一些週期後,未由資料傳送開關請求匯流排裁決器 1 4 0獲准的請求’從請求丨宁列7 6 4的前端移除’並加 至其末端。因此,當特定的匯流排僕單元或反應器未備妥 時,資料傳送操作可避免不理想的延遲。如上所述’對不 同反應器的請求係對應至不同的通道。因此’從佇列中移 除請求的機制係依據本發明之一實施例而加以設計’使得 一通道不會阻礙其他通道的前向進程。 資料傳送開關介面亦包括一接收引擎7 7 2 ,其包括' 一處理器記憶體匯流排(Ρ Μ B )接收F I F 0緩衝器 776 ,一 ΡΜΒ記錄表778 ,一內部記憶體匯流排( ΙΜΒ)接收 F I F077 4 及 一 ΟΜΒ 記錄表 7 80。 ΡΜΒ接收F I F 0緩衝器7 7 6的一輸出埠耦合於資料 開關緩衝控制器(D S . B C ) 7 0 6 ’並耦合至傳送引擎 7 0 2的操作排程器7 4 2。類似地,I Μ Β接收 F I F 0 7 7 4的一輸出埠耦合於資料開關緩衝控制器 706,並耦合至傳送引擎702的操作排程器742。 發送器7 6 2的輸出埠耦合於處理器記憶體匯流排( 經濟部智慧財產局員工消費合作社印製 ΡΜΒ )記錄表7 7 8的一輸入埠,並耦合至內部記憶體 匯流排(ΙΜΒ)記錄表780的一輸入埠。ΡΜΒ記錄 表7 7 8的另一輸入埠被規劃從料匯流排1 1 4接收資料 。類似地,I MB記錄表7 8 0的另一輸入埠被規劃從料 匯流排1 2 0接收資料。 處理器記億體匯流排(Ρ Μ B )記錄表7 7 8或內部 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -74- 460 789 經濟部智慧財產局員工消費合作社印製 A7 _______B7____ 五、發明說明(72) 記憶體匯流排(I Μ B )記錄袠7 8 0 ’個別儲存對應於 未完成之讀取請求的索引。這些索引包括針對讀取請求而 產生之處理段識別訊號(I D )、指定予每一讀取請求之 對應的緩衝識別訊號(I D )、對應的緩衝器位址及其他 用以處理接收資料所需的資訊。 先進先出緩衝器7 7 6及7 7 4係用以保持返回的資 料’直到當緩衝資料返回而此資料由資料流送緩衝控制器 7 0 6所接收,或當從一記憶體位址取得描述元而由傳送 引擎7 0 2所接收。: 當資料表7 7 8及7 8 0塡滿時,發送器7 6 2便停 止不動。其接著將傳送引擎7 〇 2停止。依據本發明一實 施例’資料表7 7 8及7 8 0支持每一匯流排之8個未處 理的請求。藉由儲存返回資料之緩衝位址的資料表,可處 理未排序的資料返回。如之後參考資料流送控制器將詳細 說明者’儲存於緩衝記憶體7 1 4中的每一位元組包括一 有效位元指示訊號,其結合至緩衝控器中的一對應邏輯, 並確保未排序的資料返回可正確的加以處理。 資料傳送開關介面7 1 8亦包括一傳輸引擎7 8 2, 其包括一處理器記億體匯流排(ΡΜΒ )傳輸引擎7 6 6 及一內部記憶體匯流排(I Μ Β )傳輸引擎7 7 0,兩者 皆爲先進先出F I F Ο匯流排。緩衝器7 6 8被規劃來個 別地從傳送引擎7 6 6及7 7 0接收請求訊號,並將資料 傳送至資料匯流排裁決器1 4 0及1 4 2。每一傳送引擎 並規劃以從資料流送緩衝控制器7 0 6接收資料並將資料 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I" I------------裝--------訂-------4線 /!1/_-\ (請先閱讀背面之注意事項再填寫本頁_) 460 789 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(73) 傳送至對應的資料匯流排。 在操作的過程中當對請求匯流排118的請求係用於 讀取資料時,則當發送器從請求匯流排裁決器1 4 〇接收 一准予時,發送器7 6 2提供位址至請求匯流排1 1 8。 發送器7 6 2並在重排表7 7 8及7 8 0中,製作一進入 點,以對未決的請求保持追蹤。如果請求係用作資料的寫 入,發送器放出位址至請求匯流排1 1 8 ,並將請求排入 內部F I F 0緩衝器7 1 6 (圖7 )以供資料流送緩衝控 制器7 0 6來使用,其檢視此佇列,並服務資料寫入的請 求,此部份將在其後,參考資料流送緩衝控制器7 0 6而 更詳盡的加以描述。 圖1 0爲依據本發明一實施例,資料流送緩衝控制器 7 0 6之方塊圖,然而本發明並不限於這些觀點。資料流 送緩衝控制器7 0 6管理緩衝記憶體7 1 4並處理由傳送 引擎7 0 2所產生的讀/寫請求’以及由圖1之DMA控 制器1 3 8及P I 〇控制器1 2 6所產生的請求。 資料流送緩衝控制器7 0 6包括兩個管線,用以處理 與緩衝有關的功能。資料流送緩衝控制器7 0 6的第一處 理管線,參考至處理器記億體匯流排,(Ρ Μ B ),管線 ,及參考至內部記億體匯流排(I Μ Β )管線之第二管線 。除了 Ρ Μ Β管線處理傳送引擎的資料請求外,每一管線 的操作皆相同,該傳送引擎的資料請求被傳至處理器記億 體匯流排1 1 4,且I μ Β管線處理傳送引擎資料請求, 此資料請求傳出至內部記憶體匯流排1 2 0。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) K---..--------裝---------訂----------線 . ,ί V (請先閱讀背面之注意事項再填寫本頁) -76- 經濟部智慧財產局員工消費合作社印製 460789 .Α7 Β7 五、發明說明(74) 如圖1 0所示,每一管線係規劃來接收三個分離的資 料輸入。爲了達成此目的,資料流送緩衝控制器7 0 6包 括一處理記憶體匯流排Ρ Μ B管線操作排程器8 0 2,其 規劃來接收三個輸入訊號,依次如下(1 )所有來自可程 式輸入/輸出(ΡΙΟ)控制器126的請求訊號;(2 )從處理器記憶體匯流排(Ρ Μ Β )接收之資料訊號,此 訊號接收至資料傳送開關7 1 8之F I F 0緩衝器7 7 6 (圖9 ) 一且這些資料訊號用以寫入緩衝記億體7 1 4中, 一旦特定通道之緩衝記憶體7 1 4內的適當資料塊被塡滿 時便可取回些資料訊號;及(3 )傳送引擎讀取訊號指 示’用以從緩衝記憶體7 1 4將特定通道之適當資料取回 。接著’將取回的資料,經由資料流送器1 2 2的資料傳 送開關介面7 1 8,傳送至其目的位址,如圖1至圖9所 示。 操作排程器8 0 2指定一執行順序,以接收上述的操 作請求。依據本發明一實施例,可程式輸入/輸出Ρ I 〇 操作被給予最高的優先等級,接著爲用以從緩衝記憶體 7 1 4取回資料的緩衝器讀取操作,而最低優先等級者則 是將資料寫入緩衝記億體714中的緩衝器寫入操作。因 而’在圖9所討論之適當的F I F0緩衝器中,讀取操作 越過寫入操作。當資料被指定一目的記億體時,或已從— 目的記憶體抵達時在其由緩衝器記體7 1 4傳送,或被 寫入緩衝器記體7 1 4之前,需要先做調整。 操作排程器的輸出埠8 0 2耦合於擷取段8 0 4的輸 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) Ί---1.---------衷--------訂--------Γ''^ (請先閱讀背面之注意事項再填寫本頁) -77- 4 60 789 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(75) 入瑋。擷取段8 0 4的其他輸入埠耦合至緩衝狀態記憶體 7 0 8的輸出捧。 _ —旦操作排程器8 0 2決定下一個操作,擷取段 8 0 4從緩衝器狀態記憶體7 0 8取回適當的緩衝器記憶 體資訊,以便讀、寫至對應的通道緩衝器,此緩衝器爲緩 衝器記億體714的一部分。 ' 擷取段8 0 4的一輸出埠耦合至記億體管線段8 ◦ 6 ’此管線段8 0 6用以處理讀取及寫入請求至緩衝器記億 體7 1 4。記憶體管線段8 0 6的一輸出埠耦合至緩衝器 狀態記憶體7 0 8,以便更新有關一對應緩衝器之緩衝器 狀態記憶體暫存器,此緩衝器係在資料傳送操作中針對一 個或兩個通道而作配置。記億體管線段8 0 6並耦合至緩 衝器記憶體7 1 4以將資料寫入緩衝器記憶體內,並從緩 衝器記憶體接收資料。記憶體管線段8 0 6的一輸出埠耦 合於處理器記憶體匯流排(Ρ Μ B )傳送引擎7 6 6,以 便將由緩衝器記億體7 1 4取回的資料傳送至資料傳送開 關7 1 8,而經由資料傳送開關1 1 2進一步地傳輸至目 的位址。記億體管線段8 0 6的另一輸出埠耦合至可程式 輸入/輸出(Ρ I 0 )控制器1 2 6,以便將由緩衝器記 億體7 1 4取回的資料傳送至目的輸入/輸出裝置,此裝 置耦合於多媒體處理器100。 資料流送器緩衝器控制器7 0 6亦包括一內部記億體 匯流排(I Μ Β )管線操作排程器8 0 8,此排程器 8 0 8係規劃以接收三個輸入訊號,依次如下(1 )所有 {請先閱讀背面之注意事項再填寫本頁) · imw i ϋ I ^^1 ϋ ϋ I— n it ^ 言 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -78- 460 789 A7 經濟部智慧財產局員工消費合作社印製 -________________B7_____五、發明說明(76) 來自DMA控制器712的請求;(2)從內部記憶體匯 流排(Ϊ MB )接收之資料訊號,此訊號接收至資料傳送 開關718之FIFO緩衝器776 (圖9)—且這些資料 訊號用以寫入緩衝記憶體7 1 4中,一旦特定通道之緩衝 記億體7 1 4內的適當資料塊被塡滿時,便可取回些資料 訊號:.及(3 )傳送引擎讀取訊號指示,用以從緩衝記憶 體7 1 4將特定通道之適當資料取回。接著,將取回的資 料’經由資料流送器1 2 2的資料傳送開關介面7 1 8, 傳送至其目的位址,如圖1至圖9所示。 操作排程器8 0 2指定一執行順序,以接收上述的操 作請求。依據本發明一實施例,D Μ A請求被給予最高的 優先等級’接著爲用以從緩衝記憶體7 1 4取回資料的緩 衝器i賣取操作,而最低優先等級者則是將資料寫入緩衝記 憶體7 1 4中的緩衝器寫入操作。因而,在圖9所討論之 適當的F I F0緩衝器中,讀取操作越過寫入操作。當資 料被指定一目的記億體時,或已從一目的記憶體抵達時, 在其由緩衝器記體7 1 4傳送,或被寫入緩衝器記體 7 1 4之前’需要先做調整。 操作排程器的輸出埠8 0 8耦合於擷取段8 1 0的輸 入埠。擷取段8 1 〇的其他輸入埠耦合至緩衝狀態記憶體 7 0 8的輸出埠。 —旦操作排程器8 0 2決定下一個操作,擷取段 8 0 4從緩衝器狀態記憶體7 0 8取回適當的緩衝器記憶 體資訊’以便讀、寫至對應的通道緩衝器’此緩衝器爲緩 J---_--------: 裝-------^----訂--------'、減 . .'I/(\ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) -79- 460789 Α7 Β7 五、發明說明(77) 衝器記億體7 1 4的一部分。 擷取段810的一輸出埠耦合至記億體管線段812 ’此管線段8 0 6用以處理讀取及寫入請求至緩衝器記憶 體7 1 4。記億體管線段8 1 2的一輸出埠耦合至緩衝器 狀態記億體7 0 8,以便更新有關一對應緩衝器之緩衝器 狀態記億體暫存器,此緩衝器係在資料傳送操作中針對一 個或兩個通道而作配置。記憶體管線段8 1 2並耦合至緩 衝器記億體7 1 4以將資料寫入緩衝器記憶體內,並從緩 衝器記憶體接收資料。記憶體管線段8 1 2的一輸出埠耦 合於處理器記億體匯流排(Ρ Μ B )傳送引擎7 6 6.,以 便將由緩衝器記憶體7 1 4取回的資料傳送至資料傳送開 關7 1 8,而經由資料傳送開關1 1 2進一步地傳輸至目 的位址。記憶體管線段8 1 2的另一輸出埠耦合至D Μ A 控制器7 1 2 ,以便將.由緩衝器記憶體7 1 4取回的資料 傳送至目的輸入/輸出裝置,此裝置耦合於多媒體處理器 1〇0 ° 由於緩衝器記體7 1 4爲雙璋的形式,上述的每一管 線可在未連接的情況下,存取緩衝器記憶體儲存體7 1 4 (a )及7 1 4 ( b )。如上所述,依據本發明一實施例 ,緩衝器記憶體爲4 K B的S R A Μ記憶體。資料陣列被 組織成每條線8個位元組,且一次便存取8個位元組。緩 衝器記憶體7 1 4被分成多個較小的緩衝器部分’其中在 資料傳送操作的過程中,每一緩衝器部分被配置到特殊的 通道。 本紙張尺度適用中國國家標準(CNS)A4規格(210 Χ 297公爱) (請先閱讀背面之注意事項再填寫本頁) 束--------訂--------^線. 經濟部智慧財產局員工消費合作社印製 460 789 Α7 — Β7 五、發明說明(78) 緩衝器記憶體7 1 4伴隨一有效位元記憶體,此記億 體在緩衝器記憶體中之每條8位元組線保持8位元。有效 位元値係用以指示特定之位元組是否爲有效。每當配置的 緩衝器一塡滿時’有效位元便變更。此移除在資料傳送操 作中,每當使用配置之緩衝器部份時,需重新加以初始的 需要。.然而’每當配置~緩衝器予一路徑,有效、位元陣列 中的對應位元必須被初始成零。 緩衝器狀熊記億體 如前所述’緩衝狀態記憶體7 0 8保持其所支援之: 6 4個緩衝器的狀態。每一緩衝器狀態包括1 2 8位元的 欄位’此1 2 8位元的欄位又分爲兩個6 4位元的次欄位 ’分別參照至記億體一(B S Μ 1 )及記億體二(B S Μ 2 ) 。表2 3及2 4描述緩衝狀態記憶體的位元及欄位。 '---'--------.' 裝-------丨丨訂--------ΛΛ . .c C (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公* ) -81 - 460 789 A7 __B7五、發明說明(79) 緩衝y態記憶體1 ( 0 X 0 0 ) [立元 名稱 初始値 11:0 初始輸入指標 初始化至緩衝器起始位址。亦即, 總共12個位元,其中包括6個緩衝 器起始位址(BSA)位元,及附加之6 個0[BSA][000000] 23:12 初始輸入指標 被初始成緩衝器起始位址 29:24 35:30 緩衝器末端位 址(BEA) 緩衝器起始 位址(B S A) 經濟部智慧財產局員工消費合作社印製 以較高的6個位元來初始,其中其 起始及結束位址分別包括1 2個緩 衝器位址元,亦即指定至64個位元 組中。實際之緩衝器起始位址係 藉由附加6個0至緩衝器起始位址 而獲得,且結束位址係藉由附加6 個1至緩衝器結束位址而獲得。 例1:64位元組的緩衝器,由緩衝 器的起始處開始 BSA=000000 ΒΕΑ=000000 實際起始位址爲000000000000 實際結束位址爲0000001 1 1 1 1 1 例2:128位元組的緩衝器,由緩 衝器的64* 11位元組處開始 BSA=〇〇l〇l1 BEA=0011〇〇 實際起始位址爲00101 1000000 實際結束位址爲001 1001 1 nil <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 60 789 A7
7 R 毛二^說明(80) 經濟部智慧財產局員工消費合作社印製 41:36 輸出資料區塊 大小 指定於多個32個位元組中。其位 元組數必需在實際致動輸出通道, 以將錯誤!找不到參照來源。輸 出資料區塊大小”的位元組數傳出 緩衝器前,藉由輸入通道或輸入i/〇 裝置帶入 0 = >0位元組 1=>32位元組 2 = >64位元組等 47:42 輸入資料區塊 大小 類似於輸出資料區塊大小,但用以 觸發輸入(源)通道.,當輸入資料區 塊的位元組數已被移出緩衝器 53:48 輸出通道id 若存在的話,介於0及6 3間,代表連 接於此緩衝器的輸出通道,如輸出 通道記憶體旗標所指示者。 5 9:54 輸入通道id 若存在的話,介於0及63間,代表連 接於此緩衝器的輸入通道,如輸入 通道記憶體旗標所指示者。 60 輸出通道記憶 旗標 用來指示.此傳送方向是否由一通 道或一I/O裝置所表示。0 = >1/〇,1 = >通道 61 輸入通道記憶 旗標 用來指示此傳送方向是否由一通 道或一I/O裝置所表示。0 = >1/〇,1 = >通道 63:62 保留 Xx 表一 2 3 — (請先閱讀背面之注意事項再填寫本頁) 裝!—訂·! A線. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -83- 3 ο 789 A7 B7 、發明說明(81) 緩衝器狀態記 億體 2 ( 0 X 0 0 : ) 位元 名稱 初始値 11:0 目前的輸入計數 0 23:12 目前的輸出計數 0 24 輸入有效樣態 0 25 輸出有效樣態 0 26 最後輸入抵達 0 63:27 保留 Xxx 表一.2 4 - D Μ A控制器 圖1 1描述依據本發明一實施例之D Μ A控制器 1 3 8 ’然而本發明並不限於此一觀點。如上所述, D Μ A控制器1 3 8耦合至輸入/輸出緩衝器1 3 2以及 資料流送器緩衝控制器7 0 6。 優先權裁決器2 0 2係用以接收來自一個或多個I / 〇裝置之直接記憶體存取的D Μ A請求,這些I ./ 〇裝置 耦合至I / 0匯流排1 3 2。 一進入DMA請求緩衝器2 0 4耦合至I /〇匯流排 1 3 2 ’並用以從I / ◦裝置接收適當之已獲准的請求資 料。每一I / 〇裝置指明一請求資料’包括—期望緩衝器 記憶體的緩衝器識別,位元組數及傳送的型態,如輸Λ至 緩衝器或從緩衝器輸出。每一請求儲存於進入DMA |f $ 緩衝器2 0 4中,以定義一DMA請求佇列。DMA請求 本紙張义度適用中國國家標準(CNS)A4規格(210x 297公釐) (請先閱讀背面之注意事項再填寫本頁} 裝----—丨丨訂-------八! '線· 經濟部智慧財產局員工消費合作社印製 -84- 460789 A7 B7 五、發明說明(82) 緩衝器2 0 4的一輸出埠耦合至資料流送器緩衝控制器 7 06,如圖10所示。 —進入DMA資料緩衝器2 〇 6亦耦合至I /〇匯流 排1 3 2 ’並用以接收I /〇裝置所傳出的資料,其中該 裝置的請求已獲准且其請求資料已提供至進入DMA請求 緩衝器2 0 4。DMA資料緩衝器2 〇 6的一輸出埠耦合 至資料流送器緩衝控制器7 0 6,如圖1 0所示。 一輸出DMA資料緩衝器2 〇 8亦耦合至I /〇匯流 排1 3 2 ’並用以傳送I / 〇裝置所傳出的資料。輸出 D Μ A資料緩衝器2 0 8係用以接收來自資料流送器緩衝 控制器7 0 6的資料.,如圖1 〇所示。 因而’在操作過程中’ D Μ A控制器1 3 8執行兩個 重要的功能。首先’其在多個I /〇欲做出D Μ A請求的 裝置間進行裁決。接著’其提供對D Μ A請求及傳送至資 料流送器緩衝控制器之資料的緩衝,並提供經由I / 〇匯 流排1 3 2傳送至I / 0裝置之資料的緩衝。.每一 d Μ A 的傳送係由耦合至I / 0匯流排1 3 2的I / 0裝置所發 出。做出DMA請求的I / ◦裝置,首先請求優先權裁決 器2 0 2存取I/O匯流排,以傳送資料。裁決器2 〇 2 利用I / 0裝置所指定的DMA優先權値來在不同I /〇 裝置間進行裁決。依據裝置的優先裰便可裁決衝突中的請 求。 較佳的,向D Μ A控制器1 3 8提出的裝置請求每週 期全線進行一次。裁決器2 0 2利用一具有四個優先等級 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) . I I I — I I I 訂·!111· 經濟部智慧財產局員工消費合作社印製 -85- A7 4 60 789 ______________ 五、發明說明(83) 之循環演算法優先權排程器配置。一旦請求中的1 /0裝 置從裁決器2 0 2接收一獲准訊號,其提供請求的資料至 DMA請求緩衝器2 0 4。如果請求爲一輸出請求’則其 直接提供至資料流送器緩衝控制器7 0 6。如果關聯至請 求資料內之緩衝器識別的緩衝器,其容量不足以容納傳送 的資料’資料流送器緩衝控制器通知D Μ A控制‘器1 3 8 ,而DMA控制器1 3 8接著將一 NA CK指示傳送回I /〇裝置。 . . 如果來自一請求I / 0裝置之請求係用來作資料的輸 出’當D Μ A控制器在I / 〇資料匯流排上獲得一週期’ 其將訊號傳送至I / 0裝置以在I / 0匯流排1 3 2上提 供其資料。當資料流送器緩衝控制器察知緩衝器溢位或下 溢時,資料流送器緩衝控制器產生一中斷訊號。中斷訊號 接著傳送至處理器,其控.制多媒體處理器1 0 0的操作。 D Μ A控制器1 3 8利用每一請求的緩衝識別,以經 由資料流送器緩衝控制器7 0 6對路徑的緩衝進行存取, 資料流送器緩衝控制器7 0 6將請求的位元移進或移出緩 衝器,並更新緩衝器的狀態。 經濟部智慧財產局員工消費合作社印製 現在參考圖1 5 ( a )至1 5 ( c )詳細地說明資料 流送器之通道功能的例子,其中描繪了資料流送器1 2 2 之不同步驟的流程圖。 反應於資料傳送操作的請求,首先在步驟3 0 2中, ds_open_path命令將通道狀態初始化。在步驟3 0 4中,檢 查建立一資料路徑的可用資源,且反應於資料傳送操作的 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -86- 經濟部智慧財產局員工消費合作社印製 4 6〇789 A7 -----B7___ 五、發明說明(0) 請求,配置一緩衝記憶體及一個或兩個通道。 在步驟3 0 6中’依據表2 3及2 4所述的値,新資 料路徑的適當値被寫入緩衝器狀態記憶體7 〇 8中。在步 驟3 0 8時’在緩衝記憶體7 14中重設有效位元,這些 位元係對應至配置之資料RAM的一部分,並且將用於緩 衝操作者。在步驟3 1 0中’每一對應於通道狀態記億體 位置之配置的通道,依據表1 3 - Γ 9,在通道狀態記億 體704中被初始化。 一旦依據步驟3 0 2至3 1 0定義資料通道,初始化 的通道在步驟3 1 2中被致動。依據本發明一實施例,通 道的致動可以ds_kick命令由軟體來呼叫。此呼叫在內部傳 送至一通道ds_kick操作,此操作係一非快取的p I 〇位址 寫入’該位址由表1 0 - 1 2之P I 0映圖所指定。儲存 於通道狀態記億體中的値爲描述元的位址,如描述元 220 (圖13)或描述元240 (圖13)。 在步驟3 1 4中,傳送引擎7 0 2從P I 0控制器 1 2 6接收通道作動訊號,並反應此訊號,將描述元的位 址寫入通道狀態記憶7 0 4中的對應位置。在步驟3 1 6 中’傳送引擎判斷通道作動訊號是否爲源通道者。如果是 ’在步驟3 1 8中,緩衝器的大小値被寫入剩餘的資料區 塊計數(R C C N T )欄位中,如表1 5所示。源通道之 剩餘資料區塊的計數値指示此資料傳送器之緩衝器記憶體 中’未用空間的數量,亦即可安全地由通道擷取至緩衝器 內的位元組數。目的通道之剩餘資料區塊的計數値指示緩 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----- ! ---"裝---i — Ί 訂-! I!--^ 線 . -C (請先閱讀背面之注意事項再填寫本頁) 4 60 789 A7 __;______B7___ 五、發明說明(85) 衝器內的有效位元組數’亦即可安全地由通道傳出的位元 組數。, 最後’在步驟3 2 0中’傳送引擎7 〇 2將表1 5所 述之通道狀態記億體內’對應位置中的有效旗標開啓。用 於配置源通道之通道狀態記憶體7 0 4中的內部爆發延遲 欄位亦設爲0。 在步驟3 2 4中’通道提供有一操作排程器7 4 2 ( 圖8 )。傳送引擎7 0 2的操作排程器對每一通道進行排 程操作(圖8 ),當通道具有0的內部爆發延遲時,其有 效旗標被開啓,且對應的剩餘資料塊計數値(r C C N T )爲非零値。 當輪到通道程序時’傳送引擎7 0 2在步驟3 2 6開 始一描述元擷取操作。當描述元經由資料傳送開關介面 7 1 8 (圖9 )而送達時,接收引擎7 7 2將抵達的描述 元發送至傳·送引擎7 0 2。在步驟3 2 8中,描述元的値 被寫入通道狀態記億體7 0 4之配置的通道位置.中。在步 驟3 3 0中,源通道備妥以開始將資料傳送至緩衝記億體 7 1 4中的配置緩衝器內。 當源通道被排定後,其開始重新擷取下一個描述元, 且在步驟3 3 2中,產生資料的讀取請求訊號,其被加入 圖9之資料傳送開關介面7 1 8的請求緩衝器丨宁列RQQ 7 6 4中。依據本發明一實施例’下一個插述元的重新擷 取可由使用者來禁止,禁止的方式係設定圖13及1 4之 控制字元描述元中的停止及重新擷取位元。再者,當”最後 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I------ I----τ':裝· — ------訂------I (請先閱讀背面之注意事項再填寫本頁) ( 經濟部智慧財產局員工消費合作社印製 -88 4 6 0 789 Α7 Β7 五、發明說明(86) 描述元,’位元被設定於目前描述元的控制字元中時’不實施 重新擷取。 (請先閱讀背面之注意事項再填寫本頁) 加入請求佇列7 6 4中的讀取請求數係依據幾個參數 。例如,一個參數爲寫入通道狀態記億體中的爆發大小値 ,其係針對目前服務的通道。爆發大小指定資料傳送的大 小’此大小由一請求命令加以初始設定。另一爹·數爲剩餘 資料區塊計數値。例如,以3 ’ f ί的爆發大小而言’爆 發大小爲6 4位元組’且因此可核准兩個請求’由於依據 本發明一實施例,每一個資料傳送開關的請求不會超過 3 2個位元組。另一參數爲寬度、節距、及描述元中的計 數欄位。例如,如果寬度爲8個位元組,且節距爲3 2個 位元組,計數値爲4,則爆發大小爲3且剩餘資料區塊計 數値RCCNT爲64,通道將會產生3個8位元組長的 讀取請求。接著,其將取得下一個通道排程,以產生最後 的請求,此最後的請求可滿足描述元對第四個計數的需求 〇 經濟部智慧財產局員工消費合作社印製 一旦通道完成其讀取請求,在步驟3 3 4中,剩餘資 料區塊的計數値適當地減少。內部爆發延遲計數欄位被設 定成一可區分的最小値。在步驟3 3_ 8中,此欄位每.8個 週期減少一次。當步驟3 4 0中,此欄位的値爲〇,通道 被重新排定以繼續其服務。 在步驟3 4 2中.,通道被在次排定。在上述的例子中 ,通道產生一請求以產生第一個8位元組。當在步驟 3 4 4完成描述元時,有效旗標被關閉,且通道不再被優 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) -89- A7 4 60 789 B7_____ 五、發明說明(87) 先等級排程器7 4 0加以考慮,直到表1 5中.的有效旗標 欄位再次被設定,例如;由一資料通道連續操作命令 d s _ 〇 c n t i n u e所設定。如果未設定停止位元,在步驟3 4 6 時,通道將檢查是否重取的描述元已經抵達。如果描述元 已經抵達,在步驟3 5 0中,其會將重取描述元複製至目 前的位置’且在步驟3 5 2中,開始對下一個描述元進行 擷取操作。 傳送引擎7 0 2連續對此通道產生取請求,直到超過 爆發的大小;剩餘資料區塊計數R C C N T已被用盡;遇 到停止位元;下一個描述元尙未到達;或最後描述元已經 抵達。 參考圖15 (_ a) ’在步驟3 16中,當目前考量的 通道爲目的通道時’執行步驟3 8 0,其中由於剩餘資料 區塊計數欄位的値爲0,因此通道不會立即排定,—如源 通道。在步驟3 8 2中’目的通道等待,直到源通道側以 將足夠的資料數傳送至其配置的緩衝器。如前所述,將資 料提供至配置之緩衝器的資料源可以是另一通道或—輸入 /輸出I / 0裝置。資料流送緩衝控制器7 0 6 (圖1 〇 )維持對進入資料的追蹤。當進入資料的位元組數超過輸 出資料區塊的計數値’如表2 3所示者,其將資料區塊計 數傳送至該通道之傳送引擎702(圖8)。傳送引擎 7 0 2將此値加入通道狀態記憶體7 0 4內,適當通道·(立 置之目標通道的RC CNT欄位中。在步驟3 8 4中,當 此事件發生時,目標通道備妥來進行排定。因而,在步驟 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) ~ -— -90 - .I-----------裝--------訂-------'。豫. {請先閱讀背面之注意事項再填寫本'!) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 460 789 A7 ___B7___ 五、發明說明(88 ) 3 8 6中’傳送引擎7 0 2產生經由資料傳送開關介面 718 ’對資料傳送開關112的寫入請求。 依據本發明一實施例,寫入請求的產生方式係依據上 述產生讀取請求的相同原理。因此,考量的參數,包括爆 發大小、剩餘資料區塊的計數値、及如寬度及節距之描述 元的欄位。 * 一旦寫入請求位址已提供至請求匯流排,在步驟 3 8 8中’資料傳送開關介面7 1 8將請求前傳至資料緩 衝器控制器7 0 6。如上所述,反應於此,資料流送緩衝 控制器7 0 6 (圖1 0 )從緩衝器記億體7 1 4移除所需 的位元組數,排列取回的資料並將其放回圖9的傳送引擎 7 8 2 中。 資料快取 . 以下將詳盡的描述依據本發明一實施例資料快取 1 0 8的結構及操作,然而本發明並不限於此實施例的範 圍。 圖1 7描述耦合至記憶體匯流排1 1 4,之資料快取 1 0 8的方塊圖。記憶體匯流排1 1 4 ’已在之前加述及。 依據本發明一實施例,資料快取1 0 8可耦合至資料傳送 開關1 1 2 ,且因而經由收發器1 1 6耦合至處理器記憶 體匯流排1 1 4及內部記憶體匯流排1 2 0。 資料快取1 0 8包括一標籤記億體目錄5 3 6,用以 儲存記億體位置之位址標籤位元。資料快取記億體5 3 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------^豫* -91 - 4 6〇 789 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(89) 耦合至標籤記億體以儲存存於主外部記億體中的拷貝資料 。標籤記憶體目錄5 3 6及資料快取記億體5 3 8皆可分 別藉由裁決器5 3 2及5 3 4來存取。每一標籤記億體目 錄5 3 6及資料快取記憶體5 3 8的一輸入埠係用以接收’ 寫入”資料,其後將對此”寫入”資料作詳細的說明。進一步 的,每一標籤記億體目錄5 3 6及資料快取記憶體5 3 8 的另一輸入埠係用以接收”讀取”資料,其後將對此”讀取”資 料作詳細的說明。. 再塡控制單元5 4 0,亦即資料快取控制器5 4 0, 係用以實施快取方法的固定設定。快取方法係用以實施快 取1 0 8之操作所選用的規則。其中的一些.方法爲習知的 ,且描述於J.Handy,資料快取記億體手冊(Academic Press, Inc 1 993 ),且合倂於此處以作參考。一般而言,這些方 法包括直接映射 vs. Ν-Way 快取,write-through vs. writeback 配置, 線大小 配置及 監控。 上述快取中的”w a y ”或”儲存體”係有關快取的組合。 例如,N _ w a y或N -儲存體快取可將來自主記憶體位 置的資料儲存至N的快取位置中的任一位置。對於一多-w a y配置,每一 w a y或儲存體包括其本身的標籤記憶 體目錄及資料記憶體(未顯示)。當way或儲存體的數 目增加,對應至儲存在每一儲存體資料記憶體之資料的標 籤記憶體目錄位元數亦增加。再者,直_接映射快取爲~ 1 -w a y快取,由於任何主記億體位置僅可映射至符合設 定位元之單一的快取位置。 本纸張尺度適用中國國家標準(CNS〉A4規格(210 * 297公釐) I------------Λ -Γ-----I ^------M (請先閱讀背面之注意事項再填寫本頁) 4 60 789 A7 • ___B7____ 五、發明說明(?〇) (請先閱讀背面之注意事項再填寫本頁) 監控特徵係有關於匯流排1 1 4,之通訊的監管程序, 以維持一致性。依據本發明一實施例,監控單元5 4 4耦 合至記憶體匯流排1 1 4 ’以監管匯流排1 1 4 ’之通訊。監 控單元5 4 4耦合至重塡控制器5 4 0及外部存取控制器 5 4 2。當記憶體匯流排的處理遇到一位址,其在資料快 取1 0 8中重複兩次,監控單元5 4 4偵測監控的事件, 並依據寫入策略(write-back或write-through )及系統協定 的一致性而採取適當的動作。依據本發.明一實施例,資料 快取1 0 8藉由資料流送器1 2 2在資料傳送操作上實施 —監控功能。 再次回到重塡控制器5 4 0的描述,重塡控制器的一 輸出埠分別經由裁決器5 3 2及5 3 6耦合至標籤記憶體 5 3 6及資料記憶體5 3 8。重塡控制器5 4 0的另一輸 出埠耦合至標籤記億體5 3 2的寫入輸入埠。重塡控制器 5 4 0的另一輸出埠耦合至快取資料記憶體5 3 8的寫入 輸入埠。 經濟部智慧財產局員工消費合作社印製 重塡控制器5 4 0的另一輸出埠包括耦合至記憶體匯 流排1 1 4 ’的匯流排請求埠,以提供匯流排請求訊號;當 資料快取1 0 8欲將快取線的內容寫入對應的外部記憶體 位置時’ write-back資料埠耦合至記憶體匯流排1 1 4,以 提供write-back資料;塡入資料位址埠耦合至記憶體匯流排 1 1 4 ’’以提供快取線的資料位址,其內容係用於外部記 億體位置。 重㊣控制器5.4 0的輸入璋用以從資料記憶體5 6 各紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 93 4 60 789 A7 ---’__B7_ 五、發明說明(91 ) (請先閱讀背面之注意事項再填寫本頁) 的讀取輸出埠接收資料訊號。重塡控制器5 4 〇的第二輸 入淳用以接收來自資料記億體5 1 6的標籤資料。重塡記 憶體5 4 0的另一輸入埠係用以從中央處理單元1 〇 2的 指令單元接收一下載/儲存的位址訊號。 依據本發明一實施例,資料快取1 〇 8並包括一外部 存取控制器5 4 2。外部存取控制器5 4 2允許資料快取 1 0 8作爲多媒體處理系統1 〇 〇中其他模組的僕模組。 因而,系統1 0 0中的任一模組作爲匯流排主單元,以依 據中央處理單元1 0 2所實施的相同存取原則,存取資料 快取1 0 8。 外部存取控制器5 4 2的輸出淳分別經由裁決器 5 3 2及5 3 4耦合至標籤記億體5 3 6及快取資料記億 體5 3 2。外部存取控制器5 4 2的另一輸出埠耦合至快 取資料記憶體5 3 8的寫入輸入埠。最後,外部存取控制 器5 4 2的.一輸出埠耦合至記億體匯流排1 1 4 ’以提供匯 流排主單元的資料請求。 經濟部智慧財產局員工消費合作社印製 外部存取控制器5 4 2的一輸出埠係用以從快取資料 記億體5 3 8接收資料。外部存取控制器5 4 2的另一輸 出埠包括一存取請求埠,耦合於記憶體匯流排1 1 4 ’用以 從其他的匯流排主單元接收存取請求;一請求的資料位址 埠,耦合於記憶體匯流排1 1 4 ’,用以接收有關匯流排主 單元之請求的資料位址;及儲存資料埠,耦合於記億體匯 流排1 1 4 ’,用以由匯流排主單元所提供的資料,以及欲 儲存於資料快取1 0 8中的資料。 本紙張尺度適用中國國家標準(CNS)A4規格(21CU 297公爱) -94- ^60789 Α7 Β7 五、發明說明( 92) (請先閱讀背面之注意事項再填寫本頁) 記億體匯流排1 1 4 ’並經由一記億體控制器1 2 4耦 合至DRAM1 2 8。進一步的記憶體匯流排1 1 4’耦合 至直接記憶體存取控制器1 3 8。中央處理單元1 〇 2的 —輸出璋分別經由裁決器5 3 2及5 3 4耦合至標籤記憶 體5 3 6及快取資料記憶體5 3 8,以便提供對應至載入 及儲存操作的位址。中央處理單元1 0 2的另一輸出埠耦 合至快取資料記憶體5 3 8的寫入輸入埠以提供對應至儲 存操作的資料。最後,中央處理單元1 0 2的輸入埠耦合 至快取資料記憶體的5 3 8的輸出埠以接收對應至載入操 作的資料。 現在參考圖1 8描述重塡控制器5 4 0的操作。在步 驟5 6 0中,重塡控制器開始其操作。在步驟5 6 2中, 藉由比較標籤値以及來自中央處理單元1 0 2之載入或儲 存位址的高位元,重塡控制器5 4 0判斷是否觸發或漏失 對資料快取單元1 0 8的請求。 經濟部智慧財產局員工消費合作社印製 在步驟5 6 4中,如果再反應一請求時,發生快取的 漏失,重塡控制器5 4 0行至步驟5 6 8 ,並判斷是否需 以外部記憶體D R Α Μ 1 2 8之對應記憶體內容來置換的 快取線。在步驟5 7 0時,重塡控制器判斷快取1 〇 8是 否利用w r i t e _ b a c k的方法.。如果是,重塡控制 器5 4 0藉由發出一儲存請求訊號至記憶體控制器1 2 4 ,提供被置換至D R Α Μ 1 2 8的快取線。在步驟5 7 2 ,重塡控制器5 4 0經由將資料位址埠塡入記憶體控制器 5 4 0,以發出對漏失快取線的讀取請求訊號。在步驟 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) -95- 4 60 789 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(93) 5 7 4中,重塡控制器5 4 0接收塡入的資料,並將其寫 入快取資料記憶體5 3 '8,同時修改標籤記憶體5 3 6。 重塡控制器5 4 0接著行進至步驟5 7 6 ,並反應一 載入請求,提供請求資料至中央處理單元1 〇 2。在變換 的實施例中,重塡控制器5 4 0反應來自中央處理單元 1 0 2的儲存請求,將一資料寫入快取資料記億體5 3 8 中。在步驟578中,重塡控制器540反應由中央處理 單元1 0 2所提供之儲存操作,將資料寫入外部記憶體, 如 DRAM128。 如果在步驟5 6 4中,判斷出反應來自中央處理單元 1 0 2之載入,或儲存請求而發生回應,重塡控制器5 4 0 行至步驟5 6 6並提供自快取資料記億體5 3 8的一快取 線,以供讀取或寫入操作。如上所述,重塡控制器5 4 0 接著行至步驟5 7 6。 現在參考圖1 9說明依據本發明一實施例,與重塡控 制器5 4 0結合操作之外部存取控制器5 8 0的操作情形 〇 . 在步驟5 8 0中,外部存取控制器,反應於匯流排主 單元的存取請求而開使操作。依據本發明一實施例,匯流 排主單元可以是圖1 ( a )所描述的任一模組,且可發出 存取請求,一如有關資料流送器1 2 2及資料傳送開關 1 12的說明。在步驟582中,外部存取控制器542 等待任一匯流排主單元的讀取或寫入請求。 一旦外部存取控制器5 4 2接收一請求,其行至步驟 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公楚) 卜-------------1 ^--------訂-------1· (請先閱讀背面之注意事項再填寫本頁) -96 - 4 6〇 789 經濟部智慧財產局員工消費合作社印*1农 A7 B7 五、發明說明(94) 5 8 4以判斷匯流排主單元是否已請求一讀取或寫入操作 。如果爲一讀取請求,外部存取控制器5 4 2行至步驟 5 8 6以判斷是否發生一觸發或漏失。如果反應於讀取請 求而發生一快取觸發,外部存取控制器行至步驟6 0 4並 將請求的資料提供至匯流排主單元。 然而,如果反應於讀取請求而發生快取漏失,外部存 取控制器行至步驟5 8 8並觸發重塡控制器5 4 0,使得 重塡控制器5 4 0獲得請求的資料,並於步驟5 9 0將資 料塡入快取中。在重塡資料後,在步驟6 0 4中,外部存 取控制器5 4 2將請求的資料提供至匯流排主單元。 如果在步驟5 8. 4中,外部存取控制器判斷匯流排主 單元請求將資料寫入資料快取108,其行至步驟592 以判斷發生快取觸發或快取漏失。反應於快取觸發,外部 存取控制器5 4 2行至步驟5 9 6並允許匯流排主單元將 請求的資料寫入資料快取記憶體5 3 8。: 然而,在步驟5 9 2中,發生快取漏失,外部存取控 制器行至步驟5 9 4並判斷快取資料記憶體中的哪—快取 線需要被外部記憶體,如D R Α Μ 1 2 8的內容所置換^ 接著,外部存取控制器行至步驟5 9 8。如果資料快取實 施一 write-back方法,外部存取控制器在步驟5 9 8中從資 料快取記憶體5 3 8提供被置換的快取線,並經由記憶體 匯流排1 1 4 ’發出儲存請求至記憶體控制器1 2 4。 其後,外部存取控制器5 4 2行至步驟6 〇 2,將請 求的資料寫入快取資料記億體,並據此修改標籤記憶體 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂-------'^1豫 -97- 4 60 789 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(95) 5 3 6° 如前所述,外部存取控制器5 4 2明顯的增進許多應 用程式的快取觸發率,其中可事先預測中央處理單元所需 的資料。例如,就許多3 D圖形的應用程式而言,有關特 徵映射的資訊儲存在外部記億體,如D R Α Μ 1 2 8中。 由於可預測哪一資訊將由中央處理單元1 0 2所使用,其 利益在於在中央處理單元1 0 2實際地使用此資訊前,可 先將此資訊傳送至資料快取1 0 8。在此情況下,當中央 處理單元1 0 2請由一特徵映射的資訊時,對應的資料已 存在於資料快取中,並因而發生快取觸發。 三維圖形慮理 參考圖1 ( a ),,依據本發明一實施例,固定功能單 元1 0 6與資料快取記.憶體108,中央處理單元102 、1 0 4及外部記億體1 2 8,以降低的頻寬延遲實施 3 D繪圖,然而本發明並不限於此範圍。 圖2 0描述多媒體處理器1 0 8的方塊圖,其中包含 了用以實施3 D繪圖處理的主要元件。因此,依據本發明 一實施例,固定功能單元1 0 6包括一可程式輸入/輸出 控制器6 1 8,其提供固定功能單元中其他元件的控制命 令。固定功能單元中的其他元件包括V G A繪圖控制器 6 0 3,其耦合至多媒體處理器1 00,且用以將圖形處 理成VGA模式。二維(2D)邏輯單元6 0 5耦合至可 程式輸入/輸出控制器,並用以處理二維的圖形。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁) 裝--------訂-------< 線 -98- 4 6〇 789 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(96) 固定功能單元1 0 6並包括一三維(:3 D )單元 6 1 1 ’其利用一bin-based圖形處理演算法,此演算法將 詳述於後。基本上,依據本發明一實施例,3 D單元處理 資料單兀’如資料區塊、tiles或bin。每一tile爲螢幕畫面 的一小部分。因此,依據本發明一實施例的3 D單元,較 佳的係利用一binning處理以將3 D物件繪至一多媒體處理 器1 0 0的對應緩衝記億體空間。由於多媒體處理器晶片 中的資料傳送可以相當高的頻寬來完成,因此可避免使用 外部記憶體來執行繪圖演算的瓶頸。 3D單元6 1 1包括一 3D tile光柵器607,其 亦耦合至可程式輸入/輸出控制器6 1 8,且用以實施繪 圖處理的工作。依據操作模式,3 D tile光柵器6 ◦ 7 的兩個主要的工作包括bining及光柵化,此部分將參考圖 2 1及22詳加描述於後。 3D單元6 1 1包括一 3D特徵控制器6 0 9 ,其亦 耦合至可程式輸入/輸出控制器6 1 8,並由其控制。如 其後參考圖2 3將詳述者,3D特徵控制器驅動3D單元 6 1 1將使用的特徵像素位址。因此,依據導出的位址, 3 D特徵控制器6 0 9產生由資料流送器1 2 2所使用的 頻道描述元以從一本地記憶體,如S D R Α Μ 1 2 8獲得 一適當的特徵像素,一如前述資料流送器1 2 2的操作情 形。 3D單元6 1 1並包括一3D特徵濾波單元6 χ 〇, 其稱合至可程式輸入/輸出控制器6 1 8,並由其控制。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — —-----1 ^ i — — — — —— ^-111111 Λ . . (請先閱讀背面之注意事項再填寫本頁) -99 - 經濟部智慧財產局員工消費合作社印製 4 789 A7 ____ B7 五、發明說明(97) 如其後參考圖2 4及2 5將.詳.述者,濾波單元6 1 〇係用 以實施特徵濾波操作,如雙一線性(1通)及三一線性( 2通)內插操作,並結合色彩陰暗調和及累積調和。 固定功能單元1 0 6包括一視頻定標器單元6丨2, 其耦合至可程式輸入/輸出控制器6 1 8,並由其控制。 視頻定標器單兀6 1 2係利用多個水平及垂直的.標籤來上 、下縮放視頻資料。視頻定標器單元6 1 2將輸出像素供 應至顯示更新單元2 2 6 (圖1 ( b ))用以在顯示幕上 顯示3 D物件。如其後將詳加描述者,依據本發明—實施 例’特徵濾波器的一些功能係依據視頻定標器的相同原理 。如此’依據本發明一實施例’視頻定標器6 1 2與特徵 濾波器6 1 2共用一些功能。 固定功能單元1 0 6包括一資料傳送開關介面6 1 4 ’其允許固定功能單元的不同元件與資料傳送開關1 2 及資料流送.器1 2 2交互作用。資料傳送開關介面6 1 4 依據圖9之資料傳送開關介面718的相同原理來操作。 資料快取介面6 1 6允許固定功能單元1 0 6存取資料快 取單元1 0 8。 圖2 0描述資料快取1 〇 8的不同元件,其係關於依 據本發明一實施例的3 D圖形處理操作。然而,爲了淸楚 起見’圖16至19所討論之資料快取108的其他特徵 及元件並未顯示於圖2 0中。再者,雖然前述的描述中, 資料快取1 0 8的元件係位於資料快取中,應可了解,依 據本發明另一實施例,這些元件亦可配置於資料快取外。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I . ^'.裝--------訂--------線 (請先閱讀背面之注意事項再填寫本頁) -100- 60789 A7 B7 五、發明說明(98) (請先閱讀背面之注意事項再填寫本頁) 資料快取1 0 8包括一三角形建立緩衝器6 2 0,其 用以儲存計算結果’以獲得三角形的參數,如三角形每邊 的斜率。資料快取1 〇並包括一光柵器建立緩衝器6 2 2. ’其用以儲存每一三角形的額外參數,如螢幕座標 '特徵 座標、陰影色衫、景深及其偏微分參數。資料快取1 〇 8 包括一景深tile緩衝器,亦即tue z緩衝器6 2 8 ,用以儲 存tile中所有像素的景深値。 資料快取1 0 8並包括一重塡控制器5 4 0及外部存 取控制器5 4 2 ’ 一如參_考圖1 7 — 1 9所述者。再者, 如先前參考圖1 ( a )所述者,中央處理單元丄〇 2, 1 0 4耦合至資料快取1 〇 8。圖2 0中所述的額外元件 包括資料傳送開關1 1 2,資料流送器1 2 2,記憶體控 制器1 2 4及SDRAM1 2 8 ’一如先前參考圖1-1 5所述者。I /◦匯流排1 3 2係用以提供訊號至顯示 更新單元2 2 6 ’其提供顯示訊號至一影像顯示裝置,如 監視器(未顯不)。依據本發明一實施例,視頻定標器 6 1 2直接耦合至顯示更新單元2 2 6。 經濟部智慧財產局員工消費合作社印製 如其後將詳細描述者,依據本發明一實施例,螢幕上 所有三角形的幾何及光線轉換係由V L I W中央處理單元 1 ◦ 2所實施。3 D 單元6 1 1係用以識別所有的bins 或tiles及所有與tiles將交的三角形。更特定的,3 D三角 形光栅器6 0 7辨別.每一t i 1 e中的三角形。其後,對於每 一 bin或tile ’ V L I W中央處理單元1 〇 2實施一三角形 建立測試以計算每一三角形的參數,如每一三角形的側邊 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -101 - 4 60 789 A7 B7 五、發明說明(99) 斜率。 {請先閱讀背面之注意事項再填寫本-1) 3 D三角形光柵器6 0 7並光柵化所有與bin或tile相 交的三角形。3 D特徵控制器6 0 7計算一 bin或tile中所 有像素的位址特徵。 —旦獲得特徵像素的位址,資料流送器1 2 2從 5 DRAM 1 2 8獲得對應之特徵像素資訊。3D特徵濾 波器6 1 0實施取得之特徵像素的雙-線性及三-線性內 插。資料流送器1 2 2因而將每一 tile或bm之處理的影像 資料寫入一訊框緩衝器。因而,訊框緩衝器在D R A Μ 1 2 8中定義一陣列,其包括一影像之所有像素的強度/ 色彩値。圖形顯示裝置可存取此陣列,以決定每一像素的 顯示強度/色彩。 圖2 1爲依據本發明一實施例,3D三角形光柵器 6 0 7的方塊圖。爲了淸楚起見,圖21描述當3D三角 形光柵器6 0 7在一 binning模式下操作時I,所發生的訊號 流,此將在其後詳加描述。 經濟部智慧財產局8工消費合作社印製 資料快取108耦合至3D三角形光柵器607,以 提供binning操作所需的資訊。資料快取1 〇 8中的兩個用 於binrnng操作的緩衝器爲建立緩衝器6 2 2及tile索引緩 衝器6 3 0。 3 D三角形光柵器6 0 7包括一格式轉換單元6 3 2 ,用以從資料快取1 0 8接收三角形建立資訊。格式轉換 單元6 3 2將自資料快取1 0 8所接收的參數從浮點數轉 換成固定點數。螢幕座標內插器6 3 4接著耦合至格式轉 本紙張尺度通用中國國家標準(CNS)A4規格(210 X 297公釐) -102- 460789 A7 B7 五、發明說明(10() (請先閱讀背面之注意事項再填寫本頁) 換器6 3 2,以提供正由3 D三角形光柵器6 0 7所處理 之像素的X,y座標。Binning單元6 4 4係用以從內插器 6 3 4接收X,y座標,並實施一binning操作,如參考圖 2 6將更進一步描述者。Binning單元並耦合至tile索引緩 衝器6 3 0。Binning單元6 4 4所計算的資訊,經由資料 流送器1 2 2,被提供至記憶體1 2 8中的tile ’資料緩衝 器 6 4 6。 在操作時,3 D三角形光柵器6 0 7自資料快取 1 0 8讀取三角形每一頂點的座標。其後,三角形光柵器 辨別所有與每一 bin或tile相交的三角形,並包括稱爲tile索 引及tile資料的資料結構。 經濟部智慧財產局員工消費合作社印製 如前所述,在光柵器前,處理整個螢幕之所有三角形 的幾何及光線。接著對每一 bin或Ule重複地執行設定及光 柵化處理。Bmnmg的程序包括將輸出影像分離成相同大小 的方塊。依據本發明一實施例,每一 bin或tile的大小爲 1 6 X 1 6像素所定義的方形面積。每一方形被光栅化並接 著移至最後訊框緩衝器。爲了正確的對一 bin實施光柵化處 理,與tun相交之所有三角形的相關資訊需加以提供。爲了 達成上述的要求,因而在binning程序前,必須先獲得螢幕 中所有三角形的設定及光柵化資料。
Binning包括沿著三角形每一邊取點的程序,並辨別三 角形之像素所屬的所有bin。因此,一開始程序辨別代表三 角形上頂點的像素,隨後沿著三角形的左右側邊來辨別與 水平掃描線相交的其他像素,以獲得像素所屬之對應的bin 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) -103- 46〇789 經濟部智慧財產局員工消費合作钍印製 A7 B7 五、發明說明(1〇》 。一旦辨別了 bin,處理之三角形的識別號碼及三角形丨D 關聯至識別的bin。 索引緩衝器6 3 0較佳的是2維的陣列,其對應至螢 幕上正處理之bin數。對於一定的螢幕解析度,此bin係— 疋。因此,tile索引緩衝器6 3 〇包括tile資料緩衝器6 4 6中對第一三角形ID的一索引。依據本發明—實施例,, T i 1 e資料緩衝器爲本地記憶體中2. 5 6 K大小的靜態陣列 ° TiIe資料緩衝器6 4 6包括一三角形索引,及指到下一 二角形的指標。因此’依據本發明一實施例,隨著資料鏈 結,可找到給定bin的所有三角形。 圖2 6說明依據本發明一實施例,一示例三角形,如 8 6 1上的binning操作情形,然而本發明並不限於此一範 圍。三角形8 6 1被分成兩個次三角形,並具有通過中間 頂點B的水.平線。如圖.2 6所示.,三角形8 6 1在水平方 向及垂直方向跨過多個像素,而定義一三角形的窗口。 Binning單元6 4 4 —條線~條線地跨過這些像素。因此, 在步驟8 6 2中’ binning單元6 4 4處理包括三角形之上 頂點的直線。在跨距的程序中,最左側像素的X座標爲 Ax或交點XAC ’而最右側像素的X座標爲a X或交點 XAB。交點XAC爲邊AC與下一個跨線之交點的乂座 標’而交點XAB爲邊A B與下一個跨線之交點的\座標 。爲了得到這些像素所屬的bin,binni—ng單元6 4 4利用 以下的條件 X = [min2(Ax,Cross XAC),max2(Ax,Cros.s XAB)],其中 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ' • 104- :------------^裝-------訂-------Λ..··線 « . /(· /L:, (請先閱讀背面之注意事項再填寫本頁) 46〇789 A7 B7 五、發明說明(w X爲每一掃描線上,三角形所含的X範圍。 {請先閱讀背面之注意事項再填寫本頁) .在步驟8 6 4中,binning單元6 4 4利用以下的條件 X = [min2(Cross XAC,Cross XAC + dxdy AC),max2(
Cross XAB,Cross XAB + dxdy AB)] 隨後跨距之邊A C及A B間每一交點的x座標由下式 導出
CrossXAC = CrossXAC + dxdy AC CrossXAB = CrossXAB + dxdy AB 其中,dxdy AC爲三角形8 61之邊AC的斜率,且 dxdyAB爲三角形8 6 1之邊A B的斜率。重複步驟8 6 4 ,直到跨距包括中間的頂點B。其後,binning單元行至步 驟 8 6 6。 在步驟8 6 6中,最右側像素的X座標爲三個參數的 最大値,如 經濟部智慧財產局員工消費合作社印製 X = [min2(Cross XAC,Cross XAC + dxdy AC),max3 (Cross ΧΑΒ,Βχ,Cross XAB)],其中 CrossXBC 爲 B C 及下一 個跨距之交點的x座標。其後,bining_單元6 4 4實施步 驟8 6 8,其中持續的將dxdyAC及dxdyBC加至CrossXAC 及CrossXBC直到跨距包括底部的頂點C,如
X = [min2(Cross XAC,Cross XAC + dxdy AC),max2(Cross XBC, Cross XBC + dxdyB.C)],及 CrossXAC = CrossXAC + dxdy AC CrossXBC = CrossXBC + dxdy BC 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) -105- 60 789 A7 __^_' B7___^_ 五、發明說明(1〇今 最後’在步驟870中,binning單元6 4 4最後像素 所屬的bin s,如 (請先閱讀背面之注意事項再填寫本頁) X = [min2(Cross XAC,Cx),max2(Cross XBC, Cx)] ° 在前述步驟8 6 2至8.7 0中,binning單元6 4 4儲 存每一三角形各邊像素之所有bin的I D。Binning程序的 結果爲,tile索引緩衝器6 3 0及tile資料緩衝器6 4 6均 被塡入。當每一bin或tile均處理後,此允許3 D單元 6 1.1取回跨過一b.in的三角形。圖2 2說明光柵化模式中 的3 D三角形光柵器6 0 7。光柵化模式中所使用的資料 結構可重複使用資料快取記憶體1 〇 8,其中在binning模 式中使用到tile索引緩衝器6 3 0。因此,在光柵化之前 ’ tile索引緩衝器6 3 0的內容被寫至本地記億體 DRAM1 2 8中。3D三角形光柵器6 0 7包括一特徵 座標內插器,6 3 6 ’其耦合至格式轉換器6 3 2 ,且利用 經濟部智慧財產局員工消費合作社印製 '內插處理,.來獲得三角形內的特徵座標資料。一色彩內插 器6 1 8耦合至格式轉換器6 3 2,且利用內插法,來獲 得三角形內的色彩座標資料。景深內插器6 4 0亦耦合至 格式轉換器6 3 2 ’且用以獲得三角形之像素的景深。依 據本發明一實施例’當執行一 bin時,bin中的三角形很可 能位於重疊的層中。層是可在深度方向上與另一層分離的 表面。3 D三角形光柵器6 〇 7以由前至後的方式來處理 各層’且避免在連續的層內光柵化完成的三角形。藉由僅 光柵化可見的像素’可省去大量的處理及計算。因此,光 柵器Θ 0 7以一 bin — bin的方式排序多個層。由於—bin 本紙張尺度適用中國國家標準(CNS)A4 ¥格(210 X 297公楚)----- -106- 4 60 789 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(10今 內,平均三角形的各數爲1 0,排序處理並不會花上很長 的時間。依據本發明一實施例,此排序在建立或光栅化任 何三角形之前發生。 較佳的是’僅在每一三角形的平均景深或Z値上未儲 存Bin中的三角形。對於大的三角形,景深內插器6 4 0獲 得三角.形的中間Z値。Z有效暫存器6 4 2耦合至景深內 插器6 4 0以追蹤前述儲存於資料快取1 〇 8之景深iile 緩衝益6 2 8內的有效景深値·。 如圖2 2所示’在光栅化模式中,用於資料快取 1 0 8內的緩衝器爲片段索引6 5 0'光栅器建立緩衝器 6 2 2、特徵座標“卜(川6 1') 6 2 4、色彩^16(^16丁) 6 2 6、及景深tile(tilez) 6 2 8,其提供用於抗-隱去或α 調和的片段.(f r a g m e n t )。 片段(fragment )產生器6 4 8耦合至記憶體1 2 8 的四個緩衝空間,包括片段鏈結緩衝器6 5 2、片段緩衝 器的特徵座標6 5 4、片段緩衝器的色彩6 56、及片段 緩衝器的深度6 5. 8。記憶體中,這些緩衝器的操作係基 於資料快取1 0 8之緩衝器的相同原理。光柵器建立緩衝 器6 2 2耦合至格式轉換器6 3 2,以提供光栅化程序所 需的三角形參數。再者’特徵座標tile 6 2 4耦合至特徵 座標內插器6 3 6。類似地’色彩tile 6 2 6耦合至色彩 內插器6 3 8 ’且景深t i 1 e 6 2 8耦合至景深內插器 6 4 0。景深tile 6 2 8保持bin中每一正處理之三角形的 有效景深値。 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) I ------------、裝 ------訂-------- 線 •-'ΑΛΙ. (請先閱讀背面之注意事項再填寫本頁) -107- 460789 460789 經濟部智慧財產局員工消費合作社印製 A7 _____B7______ 五、發明說明( 因此,在操作時,3 D三角形光柵器6 0 7從資料快 取光·栅化建立緩衝器讀取對應至三角形每一頂點之三角 形建立資料,包括螢幕座標、特徵座標、陰影色彩、景深 及其偏微分d R/d X ’ dR/d Y等。就這些偏微分而 言,例如’ R爲陰影色彩的紅色分量,且dR/dX代表 在X方向上移動一個像素所產生的R差値。d R / d Y代 表在y方向上移動一個像素所產生的R差値。利用z緩衝 器’僅可見三角形或其部分的結果可儲存於特徵座標tlle 6 2 4及色彩tile 6 2.6中。因此’每一像素的Z値儲存 於.tile 6 2 8中。Z値表示像素離使用者眼睛的深度。因 此,Z値表示像素是否被另一物體所隱藏。 結果爲’特徵座標tile 6 2 4儲存特徵的相關資訊, 如特徵映射位址及大小,以及tile的特徵座標。特徵座標 內插器6 3 6以固定的點來內插特徵座標,並以相同的固 定點格式’儲存於特徵座標tile中。類似地,色彩tile 6 2 6定義一資料結構,用以儲存像素之R g B A陰影色 彩。因此’依據本發明一實施例,光柵化後所提供的特徵 及色彩資訊關聯至可見的像素。
圖2 3描述依據本發明一實施例,一3 D特徵控制器 6 0 9的方塊圖’其用以產生定址的特徵像素。3 D特徵 控制器包括一格式轉換器6 3 2、耦合於一記憶體位址計 算器6 6 4 °記憶體位址計算器的輸出埠又耦合於特徵快 取標籤檢查單元6 6 6的輸入埠,其接著耦合至一位址映 射產生器6 6 8及資料流送器描述元產生器6 70。3D 本紙狀度剌中國國家標準(CNsLu規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) '裝--------訂-----—線. • 108- 6〇 789 a7 _____B7____ 五、發明說明( 特徵控制器6 Ο 9耦合至資料快取1 Ο 8。 在3 D特徵控制器6 0 9產生特徵位址時,資料快取 1 0 8利用位址映射緩衝器6 6 0,特徵座標tile 6 2 4 及色彩tile 6 6 2。因此,位址映射產生器6 6 8提供位 址映射至資料快取1 0 8的位址映射緩衝器6 6 0。再者 ,特徵座標tile 6 2 4將光柵化程序中所產生的特徵座標 提供至記憶體位址計算器6 6 4。色彩tile 6 6 2將色彩 資料提供至記億體位址計算器6 6 4。 反應於資料快取1 0 8所提供的資訊,3 D特徵控制 器6 0 9計算必要之特徵像素的記憶體位址。接著,3 D 特徵控制器6 0 9查.閱快取標籤6 6 6以檢查特徵像素是 否位於資料快取1 0 8,參照於特徵快取6 6 7,中的預 定部位。如果快取處發,3 D特徵控制器6 0 9將快取位 址儲存於資料快取1 0 8之另一資料結構中,其參照至位 址映射6 6 0。否則,3 D特徵控制器儲存漏失的快取線 位址,一如資料流送器描述元,使得資料流送器1 2 2可 從記億體1 2 8將資料線移至特徵快取6 6 7。在快取-漏失的情況下,位址映射6 6 0亦被寫入。 儲存於位址映射緩衝器6 6 0中的資料在特徵像素濾 波的後段程序中被加以使用。因此,位址映射緩衝器 6 6 0係用以指不特徵像素位址至像素的映射。儲存於位 址映射緩衝器6 6 0中的陣列爲bin中像素的靜態陣列,且 包含指向像素緩衝器內一位置的指標,以指示哪一 4x4特 徵像素區塊可應用於給定的像素。所需濾波器的型態亦儲 本紙張尺度適用f國國家標準(CNS>A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) 裝-----I----訂-------f 線. 經濟部智慧財產局員工消費合作社印製 -109 - 經濟部智慧財產局員工消費合作社印製 4 60 789 A7 _ B7 五、發明說明(10^) 存於位址映射緩衝器660內。 圖2 4說明依據本發明一實施例之3 D特徵濾波器 6 1 0。3 D特徵濾波器6 1 0包括一特徵像素擷取單元 9 4 2,用以從位址映射緩衝器6 6 0接收特徵像素資訊 。由特徵像素擷取單元9 4 2所接收的資訊接著提供至特 徵快取6 6 7以指示特徵快取6 6 7中,下一個需被濾波 的特徵像素。 3 D特徵濾波器6 1 0並包括一調色單元9 4 4,用 以接收來自特徵快取6 6 7的特徵像素。當特徵快取中的 値指示特徵色彩的索引,調色單元9 4 4從資料快取內的 資料表’取得具有索引的特徵色彩。調色單.元9 4 4的輸 出埠耦合至水平內插器9 4 6,其接著耦合至一垂直內插 器948。水平內插器9 4 6及垂直內插器948用以從 位址映射緩衝器6 6 0接收係數參數。垂直內插器9 4 8 的輸出埠耦合至一三-線性內插器9 5 0,:其從色彩tile 6 6 2接收第一內插操作的係數,並從色彩緩衝器9 3 0 接收第二內插操作的係數。 依據本發明一實施例’共有兩種係數。一係數係用來 作雙-線性內插,並指示如何內插四個鄰近特徵像素色彩 的加權値。另一係數則用來作三一線性內插,並指示如何 內插兩個鄰近特徵像素色彩的加權値。 內插器9 5 0的輸出埠耦合至陰影色彩調和單元 9 5 2。陰影色彩調和單元9 5 2亦用以從色彩tile 6 2 2接收色彩値。陰影色彩調和單元9 5 2的輸出埠耦合至 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------\ ---------------'.線 (請先閱讀背面之注意事項再填寫本頁) -110 - 4 60 789 Α7 Β7 五、發明說明(彳〇9 色彩tile ,並耦合至累積調和單元9 5 4。依據本發日月_ 實施例,累積調和單元9 5 4的輸出埠耦合至資料,陕φ 108中一累積緩衝器934的輸入埠。 在操作時,3 D特徵濾波器6 1 0實施雙線性 濾波。利用儲存於位址映射緩衝器6 6 0中的記憶體位址 ,從特徵快取6 6 7讀取輸入的特徵像素。雙~ ,線'性?慮& 的結果在色彩tile 6 2 2中加以調和,並寫回至色彩tile 6 2 2中以作爲最後的特徵色彩。當指定一累積時,最後 的色彩被調和至累積緩衝器9 3 4中的一累積色彩中。 爲了實施三-線性濾波,需要兩次操作。在第一操作 中’ 3 D特徵濾波器將雙-線性的濾波結果儲存至色彩緩 衝器9 3 0中。再第二操作中,調和儲存於色彩緩衝器 9 3 0中的色彩與另一雙-線性的濾波色彩,而產生最後 的三-線性結果。 藉由在調色模式中,致動3D特徵濾波器610 ,而 從資料快取1 0 8載入調色單元9 4 4的內容。 雙-線性及三-線性濾波器利用一程序以獲得多個鄰 近特徵像素的加權總合。依據本發明一實施例,實施鄰近 特徵像素之水平內插及垂直內插以獲得特徵像素資料。例 如,垂直特徵像素的各數可以爲3,且垂直特徵像素的各 數可以爲5。濾波程序係利用特定的係數來實施。因此, 濾波程序定義爲1 5個特徵像素的加權値,且濾波之特徵 像素的最後輸出T定義爲: 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^ β -111 - (請先閱讀背面之注意事項再填寫本頁) 裝-------"丨訂-------"線· 經濟部智慧財產局員工消費合作社印*1取 ^ 60 789 A7 ___B7 _^___ 五、發明說明(1〇兮
Tx=kllTxy+ kl2Txy+ kl3Txy+2 Tx+1=k21Tx+1 y+ k22Tx+ly+l= k23Tx+ly + 2 Tx+2=k31Tx+2y+ k32Tx+2y+1= k33Tx+2y+2 Tx+3=k41Tx+3y+ k42Tx+3y+l= k43Tx+3y+2 Tx + 4 = k5lTx + 4y+ k52Tx + 4y+l= k5 3Tx + 4y + 2 其中T爲對應於擷取之特徵像素的特徵像素資訊。依 據本發明一實施例,由於垂直內插的結果與前一次計算的 結果相同,當內插點與前一點位於相同的格子時,不需實 施垂直內插。另一方面,由於格子點上縮放特徵像素的相 對位置可能不同,因而係數設定亦不同,即使特徵像素位 於前一點的相同格子內,仍需重新做水平的內插計算。 因此,如上所述,特徵像素濾波的主要操作爲乘法及 加法。如圖2 5 a及2 5 b所示,依據本發明一實施例’ 這些功能可與視頻定標器6 1 2共同使用。視頻定標器 6 1 2包括匯流排介面8 2 0,其耦合至處理器記憶體匯 流排1 1 4,且用以傳送請求並接收像素資訊至該處。固 定功能記憶體8,2 8耦合至匯流排介面單元8 2 〇 ’並利 用資料流送器1 2 2從記億體1 2 8接收Y C b C r像素 資料。固定功能記億體8 2 8儲存預定的像素部分’此部 份較佳的係大於內插所需的部分,而能降低記憶體1 2 8 及視頻定標器6 1 2間的交通量。 源影像緩衝器8 2 2耦合至固定功能記憶體8 2 8 ’ 且用以接收足以實施內插操作的像素資料。像素位址控制 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) '-裝------丨丨訂·丨!丨— { ';線- 經濟部智慧財產局員工消費合作社印製 -112- 4 60789 at B7 五、發明說明(119 (請先閱讀背面之注意事項再填寫本頁) 器8 2 6產生一像素資料位址’此位址係從固定功能記億 體8 2 8所接收,以供內插操作。一垂直源資料平移暫存 器8 2 4耦合至源影像緩衝器8 2 2,並用以平移內插程 序中所使用之乘法及加法操作的像素資料。當視頻定標器 6 1 2實施3D特徵濾波器6 1 0的鑪波操作時,垂直源 資料平移暫存器8 2 4用以儲並平移存乘法及加操作的特 徵像素資料。 水平源資料平移暫存器8 3 0儲存由乘法及加法電路 8 3 4所導出之中間的垂直內插像素。水平資料平移暫存 器830可再度用來做乘法及加法操作。 係數儲存單元8 4 4用以儲存內插操作之預先指定的 係數。因此,當視頻定標器6 1 2實施3 D特徵濾波器 6 1 0之一濾波操作時,係數儲存單元8 4 4儲存特徵像 素的濾波係數,且當視頻定標器6 1 2實施一縮放操作時 ,係數儲存單元8 4 4儲存像素的內插係數。 經濟部智慧財產局員工消費合作社印制衣 座標加法器8 4 6耦合至一選擇器8 4 0,以控制用 於乘法及加法操作之適當係數的取回。座標加法器8 4 6 接著耦合至一X,y基礎位址,此.位址對應至起始像素或 特徵像素的座標。一 Δ單元8 5 0在非縮放的原始像素平面 上’對於期望縮放的像素座標提供垂直及水平方向的差分 運算。 依據本發明一實.施例,如圖2 5 b所示,乘法及加法 單元8 3 4用以實施乘法及加法運算,雖然本發明並不限 於此範圍。因此,乘法及加法單元8 3 4包括多個像素及 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -113- 4 60 789 A7 B7 五、發明說明(ιη 係數暫存器8 5 2及8 5 4,此係數暫存器8 5 2及 8 5 4的値經由一加法器8 6 0 ’並由乘法器8 5 6做乘 法運算而產生一數値。 —輸出像素先進先出F I F0緩衝器8 4 2用以儲存 導出的像素’以依據視頻定標器控制暫存器的値,輸出至 —顯示更新單元2 2 6,或輸出至資料快取1 〇 8。 在操作時,依據本發明一實施例,視頻定標器6 1 2 利用資料流送器1 2 2,從記億體1 2 8讀取Y C b C r 像素資料’並將這些資料置放於固定功能記憶體8 2 8中 。奇後’利用像素位址控制器8 2 6 ,從固定功能記億體 8 2 8 ’讀取對應至Y,C b ,C r像素資料的適當位元 。取得的資料被寫入源影像緩衝器8 2 2之三個源影像緩 衝空間中,且對應至Y,C b,C r的資料。 垂直及水平內插的序列係依據縮放因子。依據本發明 一實施例,在視頻定標器6 1 2中存在有三個乘法及加法 單元8 3 4,而能同時實施三個垂直及三個水平的內插。 圖2 7的流程圖總結了 3 D圖形處理中的步驟,一如 參考圖2 0 — 2 6所述者。因此,在步驟8 8 0中, VL IW處理器1 0 2藉由計算一訊框內所有三角形的螢 幕座標、色彩、及binning參數來計算幾何資料。在步驟 8 8 2中,藉由提供binning指示訊號至3 D三角形光柵器 6 0 7,固定功能單元被致動而進行bin i n g操作》 binning的結果爲,所有bin的tile索引及tile資料皆於步驟 8 8 4中被加以計算。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注音?事項再填寫本頁) ;裝--------訂-------' 線- 經濟部智慧財產局員工消費合作社印製 114- 60 789 A7 _ ____B7______ 五、發明說明(11? 在步驟8 8 6中,對於訊框中的所有bin,開始三角形 之可見像素的建立及內插。因此,V L.I W 1 〇 2在步驟 8 8 8計算三角形建立資料。在步驟8 9 0中,藉由步,驟 8 9 2中以內插模式致動3 D三角形光柵器,使3 〇三角 形光柵器對三角形中的每一像素,計算執行繪圖所需的參 數,包括 x,y ,z ,RGBA, 〔s ,t 及w〕。s , t及w參數爲爲同質的特徵座標,且用於透視修正中。同 質的特徵座標指示出一像素對應至哪一·特徵像素》 對於bin中的所有像素,V L I W 1 〇 2計算對應至s ’ t及w計算之每一像素的特徵座標,s ,t及w的計算 係由3 D三角形光栅器所獲得。在步驟8 9 6中,3 D特 徵控制器6 0. 9計算特徵位址。在步驟8 9 8中,資料流 送器1 2 2反應於計算的特徵位址,從記憶體i 2 8取得 特徵像素。當資料流送器1 2 2取得對應至一 bin的特徵像 素時’ VL IW處埋器1 〇2計算對應下一個bln之u,v 座標。由於資料快取1 〇 8的結構,使得此一計算得以實 施。依據本發明一實施例,資料快取1 〇 8的結構允許藉 由固定功能單元,來存取快取。 在步驟9 0 0中,視頻定標器6 1 2結合'3 D特徵濾 波器6 1 〇而致動,以在一部份取得之濾波器上,實施特 徵像素濾波。 依據本發明一實施例,在步驟9 0 2至9 1 2中,依 據步驟8 9 4至9 0 0的相同原理,3D圖形單元在一片 段中’對所有的像素實施抗_隱去及α調和。在步驟9 1 4 未紙張尺度適用中闕家標準(CNS)A4規格(21Q χ 297公爱) 1 — -115 - {請先閱讀f面之注意事項再填寫本頁) 裝-------- 訂' 線. 經濟部智慧財產局員工消費合作社印製 4 6 0 789 A7 __B7 ___ 五、發明說明(119 中’利用資料流送器1 2 2將資料傳送至本地記億體空間 ’如一DRAM1 2 8,由固定單元所導出的資料儲存於 訊框緩衝器內。 因此’本發明允許利用多媒體處理器內的資料快取來 實施binning程序’並將有關每一bin中的資料儲存至資料 快取中。再者’依據本發明一觀點,在取得特徵像素之前 ’首先辨別三角形的可見像素,因此僅從本地記億體取回 對應的特徵像素。. 雖然已描述本發明的特定技術特徵,但熟悉相關技術 之人應可理解,可有多種改良、替代、變化或等效的實施 =因而,所附的實施例係用以涵蓋所有落於其範圍內的改 良及變化。 •----1-------* ,裝---------訂--------線 . .'(、 ./H.. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 116 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 46〇789 修正 補充 A8 B8 C8 D8 六、申請專利範 圍 --- 第88 1 179 1 0號專利申請案 中文申請專利範圍修正本 民國90年 -8月1 ί參正 1 •—種 具有設在積體 電路中的多 媒體 處 理 器的 積 體 式多媒體系統 ,該系統包含 一第一主 處理器系統耦合至該多媒體處理器; ~第二區 域處理器設在 多媒體處理 器中 以 控 制該 多 媒 體處理器的運 作; 一資料傳 送切換器設於 該多媒體處 理器 中 並 耦1合 至 該 第二處理器以 傳送資料到該 多媒體處理 器的 各 種 不同 的 模 組; 一固定功 能單元被設於- 多媒體處理 器中 該 固定 功 能 單元被耦合至 該第二處理器 及該資料傳 送切 換 器 且被 配 置 以執行三度空 間繪圖運作; 一資料資 料流路被耦合 至該資料傳 送切 換 器 ,且 被 配 置以遵照通道 分配安排排定 在系統的各 種不 同 的 模組 之 間 的同步的資料 傳送; 一界面單 元被耦合至具 有多數個輸 入/ 輸 出 (I / 0 )裝置驅動單 元的該資料流路; 一多工器 被耦合至該界 面單元以提 供在 被 CBB 擇的 數 量 的該I / 0裝 置驅動單元與 外部I /〇 裝置 之 間 經由 輸 出 接腳的通路; 及 多數個外 部I / 0裝置被耦合至該多媒體處理 【器。 訂- -Γ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 6 0 789 A8 B8 C8 D8 六、申請專利範圍 2 .如申請專利範圍第1項的系統,其中該外部I / 0裝置被該I /0裝置驅動單元中的一對應者所控制。 3 .如申請專利範圍第2項的系統,其.中該外部I / 〇裝置中之一·是NTSC解碼器。 4 .如申請專利範圍第2項的系統,其.中該外部I / 〇裝置中之一是N T S C編碼器。 5 .如申請專利範圍第2項的系統,其中該外部I / ◦裝置中之一爲被配置以解調變無線通訊信號的解調器單 元。. 6 .如申請專利範圍第5項的系統,其中該解調器單 元遵照一傳送通道界面安排與該多媒體處理器溝通。 7 .如申請專利範圍第2項的系統,其中該多媒體處 理器提供影像信號和三度空間繪圖信號至一外部影像顯示 裝置。 8 .如申請_專利範圍第2項的系統,其_中該外部I / 0裝置是一ISDN界面。 9 .如申請專利範圍第2項的系統,其中該外部I / 0裝置是聲音編碼器和解碼器(c 0 D E C )單元。 1 〇 . —種積體式多媒體系統,具有設在積體電路中 的多媒體處理器處理’該系統包含: 一處理器設在該多媒體處理器中以控制該多媒體處理 器的運作;. 一資料傳送切換器設於該多媒體處理器中並耦合至該 處理器以傳送資料到該多媒體處理器的各種不同的模組; 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注$項再填寫本頁) 訂 f 經濟部智慧財產局員工消費合作社印製 2 4789 A8 B8 C8 D8 六、申請專利範圍 一固定功能單元被設於多媒體處理器中,該固定功能 單元被耦合至該第二處理器及該資料傳送切換器且被配置 以執行三度空間繪圖運作; 一資料資料流路被耦合至該資料傳送切換器,且被配 置以遵照通道分配安排排定在系統的各種不同的模組之間 的同步的資料傳送; 一界面單元被耦合至具有多數個輸入/輸出(I/O )裝置驅動單元的該資料流路; 一多工器被耦合至該界面單元以提供在被選擇的數量 的該I /0裝置驅動單元與外部I / 0裝置之間經由輸出 接腳的通路;及 .多數個外部I /〇裝置被耦合至該多媒體處理器。 1 1 .如申請專利範圍第1 〇項的系統,其中該外部 I /〇裝置被該I /〇裝置驅動單元中的一對應者所控制 〇 1 2 .如申請專利範圍第1 1項的系統,其中該外部 I / 0裝置中之一是NT S C解碼器。 1 3 .如申請專利範圍第1 1項的系統,其中該外部 I / 0裝置中之一是NT S C編碼器。 1 4 .如申請專利範圍第1 1項的系統,其中該外部 I / 〇裝置中之一爲被配置以解調變無線通訊信號的解調 器單元。 1 5 .如申請專利範圍第1 4項的系統,其中該解調 器單元遵照一傳送通道界面安排與該多媒體處理器溝通。 本紙張尺度適用中國國家揉準(CNS , A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) Γ ! 經濟部智慧財產局員工消費合作社印製 ί —Ί· -3- 4 60789 έ88 C8 D8 六、申請專利範圍 1 6 .如申請專利範圍第1 1項的系統,其中該多媒 體處理器提供影像信號和三度空間繪圖信號至一外部影像 顯示裝置。 1 7 .如申請專利範圍第1 1項的系統,其中該外部 I/O裝置是一 I SDN界面。 1. 8 .如申請專利範圍第1 1項的系統,其中該外部 I / 0裝置是聲音編碼器和解碼器(C ◦ D E C )單元。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW088117910A 1998-10-14 1999-10-14 An integrated multimedia system TW460789B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/172,286 US6347344B1 (en) 1998-10-14 1998-10-14 Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor

Publications (1)

Publication Number Publication Date
TW460789B true TW460789B (en) 2001-10-21

Family

ID=22627064

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088117910A TW460789B (en) 1998-10-14 1999-10-14 An integrated multimedia system

Country Status (4)

Country Link
US (4) US6347344B1 (zh)
JP (2) JP2002527824A (zh)
TW (1) TW460789B (zh)
WO (1) WO2000022536A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409636B (zh) * 2004-12-17 2013-09-21 Nvidia Corp 具有整合無線電路之繪圖處理器

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3509060B2 (ja) * 1998-05-28 2004-03-22 松下電器産業株式会社 表示制御装置および方法
US6480205B1 (en) 1998-07-22 2002-11-12 Nvidia Corporation Method and apparatus for occlusion culling in graphics systems
US6608625B1 (en) * 1998-10-14 2003-08-19 Hitachi, Ltd. Three dimensional graphic processor
US6560674B1 (en) 1998-10-14 2003-05-06 Hitachi, Ltd. Data cache system
US6347344B1 (en) * 1998-10-14 2002-02-12 Hitachi, Ltd. Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor
US6202107B1 (en) * 1998-11-19 2001-03-13 Sun Microsystems, Inc. Host controller interface descriptor fetching unit
US20040161032A1 (en) * 1999-04-06 2004-08-19 Amir Morad System and method for video and audio encoding on a single chip
US6904062B1 (en) * 1999-04-23 2005-06-07 Waytech Investment Co. Ltd. Method and apparatus for efficient and flexible routing between multiple high bit-width endpoints
US6760337B1 (en) * 1999-08-17 2004-07-06 Conexant Systems, Inc. Integrated circuit that processes communication packets with scheduler circuitry having multiple priority levels
US6983350B1 (en) * 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6606704B1 (en) * 1999-08-31 2003-08-12 Intel Corporation Parallel multithreaded processor with plural microengines executing multiple threads each microengine having loadable microcode
US6427196B1 (en) * 1999-08-31 2002-07-30 Intel Corporation SRAM controller for parallel processor architecture including address and command queue and arbiter
US6668317B1 (en) * 1999-08-31 2003-12-23 Intel Corporation Microengine for parallel processor architecture
WO2001016702A1 (en) 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
US6442758B1 (en) * 1999-09-24 2002-08-27 Convedia Corporation Multimedia conferencing system having a central processing hub for processing video and audio data for remote users
US6452595B1 (en) 1999-12-06 2002-09-17 Nvidia Corporation Integrated graphics processing unit with antialiasing
US7209140B1 (en) 1999-12-06 2007-04-24 Nvidia Corporation System, method and article of manufacture for a programmable vertex processing model with instruction set
US6532509B1 (en) * 1999-12-22 2003-03-11 Intel Corporation Arbitrating command requests in a parallel multi-threaded processing system
US6694380B1 (en) * 1999-12-27 2004-02-17 Intel Corporation Mapping requests from a processing unit that uses memory-mapped input-output space
US6625654B1 (en) * 1999-12-28 2003-09-23 Intel Corporation Thread signaling in multi-threaded network processor
US6631430B1 (en) * 1999-12-28 2003-10-07 Intel Corporation Optimizations to receive packet status from fifo bus
US6307789B1 (en) * 1999-12-28 2001-10-23 Intel Corporation Scratchpad memory
US6661794B1 (en) * 1999-12-29 2003-12-09 Intel Corporation Method and apparatus for gigabit packet assignment for multithreaded packet processing
US6584522B1 (en) * 1999-12-30 2003-06-24 Intel Corporation Communication between processors
US6847365B1 (en) * 2000-01-03 2005-01-25 Genesis Microchip Inc. Systems and methods for efficient processing of multimedia data
US6631462B1 (en) * 2000-01-05 2003-10-07 Intel Corporation Memory shared between processing threads
US7143401B2 (en) * 2000-02-17 2006-11-28 Elbrus International Single-chip multiprocessor with cycle-precise program scheduling of parallel execution
US7085285B2 (en) * 2000-03-01 2006-08-01 Realtek Semiconductor Corp. xDSL communications systems using shared/multi-function task blocks
US6597356B1 (en) * 2000-08-31 2003-07-22 Nvidia Corporation Integrated tessellator in a graphics processing unit
US7681018B2 (en) * 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US6801541B1 (en) * 2000-09-29 2004-10-05 Advanced Micro Devices, Inc. Method and apparatus for data transmission over an AC-97 protocol link
US6795079B2 (en) * 2001-02-15 2004-09-21 Sony Corporation Two-dimensional buffer pages
US6801204B2 (en) * 2001-02-15 2004-10-05 Sony Corporation, A Japanese Corporation Checkerboard buffer using memory blocks
US6765580B2 (en) * 2001-02-15 2004-07-20 Sony Corporation Pixel pages optimized for GLV
US6828977B2 (en) * 2001-02-15 2004-12-07 Sony Corporation Dynamic buffer pages
US6803917B2 (en) * 2001-02-15 2004-10-12 Sony Corporation Checkerboard buffer using memory bank alternation
US7205993B2 (en) * 2001-02-15 2007-04-17 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using memory bank alternation
US6831651B2 (en) * 2001-02-15 2004-12-14 Sony Corporation Checkerboard buffer
US6791557B2 (en) * 2001-02-15 2004-09-14 Sony Corporation Two-dimensional buffer pages using bit-field addressing
US6992674B2 (en) * 2001-02-15 2006-01-31 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using state addressing
US6768490B2 (en) * 2001-02-15 2004-07-27 Sony Corporation Checkerboard buffer using more than two memory devices
US6831650B2 (en) * 2001-02-15 2004-12-14 Sony Corporation Checkerboard buffer using sequential memory locations
US6831649B2 (en) * 2001-02-15 2004-12-14 Sony Corporation Two-dimensional buffer pages using state addressing
US6765579B2 (en) * 2001-02-15 2004-07-20 Sony Corporation Pixel pages using combined addressing
US7038691B2 (en) * 2001-02-15 2006-05-02 Sony Corporation Two-dimensional buffer pages using memory bank alternation
US7379069B2 (en) * 2001-02-15 2008-05-27 Sony Corporation Checkerboard buffer using two-dimensional buffer pages
US7088369B2 (en) * 2001-02-15 2006-08-08 Sony Corporation Checkerboard buffer using two-dimensional buffer pages and using bit-field addressing
US6850241B2 (en) * 2001-02-15 2005-02-01 Sony Corporation Swapped pixel pages
US20020161978A1 (en) * 2001-02-28 2002-10-31 George Apostol Multi-service system-on-chip including on-chip memory with multiple access path
US6689060B2 (en) * 2001-02-28 2004-02-10 Siemens Medical Solutions Usa, Inc System and method for re-orderable nonlinear echo processing
US7002967B2 (en) * 2001-05-18 2006-02-21 Denton I Claude Multi-protocol networking processor with data traffic support spanning local, regional and wide area networks
US6580731B1 (en) * 2001-05-18 2003-06-17 Network Elements, Inc. Multi-stage SONET overhead processing
US7165128B2 (en) * 2001-05-23 2007-01-16 Sony Corporation Multifunctional I/O organizer unit for multiprocessor multimedia chips
EP1430706A4 (en) * 2001-06-11 2011-05-18 Broadcom Corp SYSTEM AND METHOD FOR MULTI-CHANNEL VIDEO AND AUDIO CODING ON A SINGLE CHIP
US6868476B2 (en) * 2001-08-27 2005-03-15 Intel Corporation Software controlled content addressable memory in a general purpose execution datapath
US20030058368A1 (en) * 2001-09-24 2003-03-27 Mark Champion Image warping using pixel pages
US7126952B2 (en) * 2001-09-28 2006-10-24 Intel Corporation Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method
US6791554B1 (en) * 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. I/O node for a computer system including an integrated graphics engine
US6822654B1 (en) * 2001-12-31 2004-11-23 Apple Computer, Inc. Memory controller chipset
US6931511B1 (en) 2001-12-31 2005-08-16 Apple Computer, Inc. Parallel vector table look-up with replicated index element vector
US7558947B1 (en) 2001-12-31 2009-07-07 Apple Inc. Method and apparatus for computing vector absolute differences
US7055018B1 (en) 2001-12-31 2006-05-30 Apple Computer, Inc. Apparatus for parallel vector table look-up
US7467287B1 (en) 2001-12-31 2008-12-16 Apple Inc. Method and apparatus for vector table look-up
US7034849B1 (en) * 2001-12-31 2006-04-25 Apple Computer, Inc. Method and apparatus for image blending
US7681013B1 (en) 2001-12-31 2010-03-16 Apple Inc. Method for variable length decoding using multiple configurable look-up tables
US7895239B2 (en) 2002-01-04 2011-02-22 Intel Corporation Queue arrays in network devices
US6934951B2 (en) * 2002-01-17 2005-08-23 Intel Corporation Parallel processor with functional pipeline providing programming engines by supporting multiple contexts and critical section
US6965980B2 (en) * 2002-02-14 2005-11-15 Sony Corporation Multi-sequence burst accessing for SDRAM
US7176914B2 (en) * 2002-05-16 2007-02-13 Hewlett-Packard Development Company, L.P. System and method for directing the flow of data and instructions into at least one functional unit
JP2004046499A (ja) * 2002-07-11 2004-02-12 Matsushita Electric Ind Co Ltd データ処理システム
US20040078474A1 (en) * 2002-10-17 2004-04-22 Ramkumar Ramaswamy Systems and methods for scheduling user access requests
US7433307B2 (en) * 2002-11-05 2008-10-07 Intel Corporation Flow control in a network environment
US6998871B2 (en) * 2002-11-29 2006-02-14 Sigmatel, Inc. Configurable integrated circuit for use in a multi-function handheld device
US7277100B2 (en) * 2002-12-06 2007-10-02 Broadcom Advanced Compression Group, Llc Managing multi-component data
JP4224430B2 (ja) * 2003-07-07 2009-02-12 株式会社ルネサステクノロジ 情報処理装置
JP4437396B2 (ja) * 2003-11-20 2010-03-24 富士通株式会社 自動取引装置及び自動取引システム
US20050114627A1 (en) * 2003-11-26 2005-05-26 Jacek Budny Co-processing
JP2005157783A (ja) * 2003-11-26 2005-06-16 Hitachi Ltd 実行予約可能なアクセラレータを備えたプロセッサシステム
US7181556B2 (en) * 2003-12-23 2007-02-20 Arm Limited Transaction request servicing mechanism
US7213099B2 (en) * 2003-12-30 2007-05-01 Intel Corporation Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches
US7647455B2 (en) * 2004-04-15 2010-01-12 Sony Corporation Information processing apparatus and method, program, and program recording medium
JP4345559B2 (ja) * 2004-04-15 2009-10-14 ソニー株式会社 情報処理装置および情報処理方法、並びにプログラムおよびプログラム記録媒体
US20060026308A1 (en) * 2004-07-29 2006-02-02 International Business Machines Corporation DMAC issue mechanism via streaming ID method
US7898545B1 (en) 2004-12-14 2011-03-01 Nvidia Corporation Apparatus, system, and method for integrated heterogeneous processors
US7466316B1 (en) * 2004-12-14 2008-12-16 Nvidia Corporation Apparatus, system, and method for distributing work to integrated heterogeneous processors
US7446773B1 (en) * 2004-12-14 2008-11-04 Nvidia Corporation Apparatus, system, and method for integrated heterogeneous processors with integrated scheduler
JP4810090B2 (ja) * 2004-12-20 2011-11-09 キヤノン株式会社 データ処理装置
US7353317B2 (en) * 2004-12-28 2008-04-01 Intel Corporation Method and apparatus for implementing heterogeneous interconnects
US8279886B2 (en) 2004-12-30 2012-10-02 Intel Corporation Dataport and methods thereof
US7246188B2 (en) * 2005-02-10 2007-07-17 Qualcomm Incorporated Flow control method to improve bus utilization in a system-on-a-chip integrated circuit
KR100703709B1 (ko) * 2005-06-02 2007-04-06 삼성전자주식회사 그래픽스 처리장치와 처리방법, 및 그 기록 매체
US20060284876A1 (en) * 2005-06-15 2006-12-21 Low Yun S Method and apparatus for programming an input/output device over a serial bus
US7436412B2 (en) * 2005-08-24 2008-10-14 Qualcomm Incorporated Graphics engine with efficient interpolation
US20070076750A1 (en) * 2005-09-30 2007-04-05 Microsoft Corporation Device driver interface architecture
US20060053212A1 (en) * 2005-10-28 2006-03-09 Aspeed Technology Inc. Computer network architecture for providing display data at remote monitor
US8341360B2 (en) * 2005-12-30 2012-12-25 Intel Corporation Method and apparatus for memory write performance optimization in architectures with out-of-order read/request-for-ownership response
KR100678124B1 (ko) * 2006-01-26 2007-02-02 삼성전자주식회사 화상 통신 단말 및 화상 통신 단말의 화상 통신 데이터처리 방법
US8238333B2 (en) * 2006-05-29 2012-08-07 Freescale Semiconductor, Inc. Method for transmitting data and a device having data transmission capabilities
US7787484B2 (en) * 2006-05-29 2010-08-31 Freescale Semiconductor, Inc. Method for transmitting data from multiple clock domains and a device having data transmission capabilities
WO2007138386A1 (en) * 2006-05-29 2007-12-06 Freescale Semiconductor, Inc. Method for transmitting data and a device having data transmission capabilities
JP2008021228A (ja) * 2006-07-14 2008-01-31 Renesas Technology Corp データ処理装置
US8970680B2 (en) 2006-08-01 2015-03-03 Qualcomm Incorporated Real-time capturing and generating stereo images and videos with a monoscopic low power mobile device
US8134570B1 (en) * 2006-09-18 2012-03-13 Nvidia Corporation System and method for graphics attribute packing for pixel shader usage
KR100781340B1 (ko) * 2006-09-18 2007-11-30 삼성전자주식회사 사용자 정의 확장 연산을 처리하는 연산 시스템 및 방법
KR101079592B1 (ko) * 2006-11-03 2011-11-04 삼성전자주식회사 디스플레이장치 및 그 정보갱신방법
US8819326B1 (en) * 2006-12-12 2014-08-26 Spansion Llc Host/client system having a scalable serial bus interface
US20080186960A1 (en) * 2007-02-06 2008-08-07 Access Systems Americas, Inc. System and method of controlling media streams in an electronic device
US7807914B2 (en) * 2007-03-22 2010-10-05 Qualcomm Incorporated Waveform fetch unit for processing audio files
JP2009009330A (ja) * 2007-06-27 2009-01-15 Fujitsu Ltd 情報処理装置、情報処理システム及び情報処理装置の制御方法
US8922565B2 (en) 2007-11-30 2014-12-30 Qualcomm Incorporated System and method for using a secondary processor in a graphics system
US8312241B2 (en) * 2008-03-06 2012-11-13 Integrated Device Technology, Inc. Serial buffer to support request packets with out of order response packets
US8213448B2 (en) * 2008-03-06 2012-07-03 Integrated Device Technology, Inc. Method to support lossless real time data sampling and processing on rapid I/O end-point
US20090225775A1 (en) * 2008-03-06 2009-09-10 Integrated Device Technology, Inc. Serial Buffer To Support Reliable Connection Between Rapid I/O End-Point And FPGA Lite-Weight Protocols
US8312190B2 (en) * 2008-03-06 2012-11-13 Integrated Device Technology, Inc. Protocol translation in a serial buffer
US20090228733A1 (en) * 2008-03-06 2009-09-10 Integrated Device Technology, Inc. Power Management On sRIO Endpoint
US8625621B2 (en) * 2008-03-06 2014-01-07 Integrated Device Technology, Inc. Method to support flexible data transport on serial protocols
CN101246460A (zh) * 2008-03-10 2008-08-20 华为技术有限公司 缓存数据写入系统及方法和缓存数据读取系统及方法
US8810590B2 (en) * 2008-07-11 2014-08-19 Advanced Micro Devices, Inc. Method and apparatus for spatial binning on a GPU and global path planning to avoid spatially binned objects
US8127058B1 (en) * 2008-07-29 2012-02-28 Marvell International Ltd. System and method of video decoding using hybrid buffer
DE102008035956A1 (de) * 2008-07-31 2010-02-04 Nordenia Deutschland Gronau Gmbh Verfahren zur Herstellung eines Kaschierverbundes für die Bildung hinterspritzter Kunststoffformteile
US8224885B1 (en) 2009-01-26 2012-07-17 Teradici Corporation Method and system for remote computing session management
US8508542B2 (en) 2009-03-06 2013-08-13 Apple Inc. Systems and methods for operating a display
US8463976B2 (en) * 2009-06-23 2013-06-11 Lg Electronics Inc. Dual modem device and controlling method thereof
US8482574B2 (en) * 2009-10-06 2013-07-09 Nvidia Corporation System, method, and computer program product for calculating statistics associated with a surface to be rendered utilizing a graphics processor
US8352661B1 (en) * 2010-03-24 2013-01-08 Emc Corporation Data storage systems having seamless software upgrades
US20120066444A1 (en) * 2010-09-14 2012-03-15 Advanced Micro Devices, Inc. Resolution Enhancement of Video Stream Based on Spatial and Temporal Correlation
JP5528976B2 (ja) * 2010-09-30 2014-06-25 株式会社メガチップス 画像処理装置
KR101823125B1 (ko) * 2011-08-12 2018-01-30 엘지디스플레이 주식회사 입체영상표시장치
US8718806B2 (en) * 2011-09-02 2014-05-06 Apple Inc. Slave mode transmit with zero delay for audio interface
US9092305B1 (en) * 2012-04-16 2015-07-28 Xilinx, Inc. Memory interface circuit
JP2013222364A (ja) 2012-04-18 2013-10-28 Renesas Electronics Corp 信号処理回路
US8989328B2 (en) * 2013-03-14 2015-03-24 Qualcomm Incorporated Systems and methods for serial communication
GB2544333B (en) * 2015-11-13 2018-02-21 Advanced Risc Mach Ltd Display controller
US10055807B2 (en) * 2016-03-02 2018-08-21 Samsung Electronics Co., Ltd. Hardware architecture for acceleration of computer vision and imaging processing
US11487445B2 (en) * 2016-11-22 2022-11-01 Intel Corporation Programmable integrated circuit with stacked memory die for storing configuration data
JP6979777B2 (ja) * 2017-03-22 2021-12-15 キヤノン株式会社 インターフェース装置およびその制御方法
JP7183197B2 (ja) * 2017-06-22 2022-12-05 アイキャット・エルエルシー 高スループットプロセッサ
KR102554419B1 (ko) * 2017-12-26 2023-07-11 삼성전자주식회사 프리페칭된 그래픽스 데이터를 이용하여 타일 기반 렌더링을 수행하는 방법 및 장치
KR102521298B1 (ko) * 2018-02-14 2023-04-14 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
JP2019207458A (ja) * 2018-05-28 2019-12-05 ルネサスエレクトロニクス株式会社 半導体装置及びメモリアクセス設定方法
US11966335B2 (en) * 2021-08-10 2024-04-23 Google Llc Hardware interconnect with memory coherence

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1206331B (it) * 1983-10-25 1989-04-14 Honeywell Inf Systems Architettura di sistema di elaborazione dati.
US5010515A (en) 1987-07-28 1991-04-23 Raster Technologies, Inc. Parallel graphics processor with workload distributing and dependency mechanisms and method for distributing workload
US5208665A (en) 1987-08-20 1993-05-04 Telaction Corporation Presentation player for an interactive digital communication system
US5047922A (en) * 1988-02-01 1991-09-10 Intel Corporation Virtual I/O
US4951232A (en) 1988-09-12 1990-08-21 Silicon Graphics, Inc. Method for updating pipelined, single port Z-buffer by segments on a scan line
DE3887517T2 (de) 1988-09-29 1994-05-11 Toshiba Kawasaki Kk Steuergerät des die Tiefeninformation enthaltenden Buffers.
JPH07122868B2 (ja) 1988-11-29 1995-12-25 日本電気株式会社 情報処理装置
JP2712131B2 (ja) 1989-01-23 1998-02-10 株式会社日立製作所 通信制御装置
GB8915136D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Method for controlling communication between computers
US5226160A (en) 1989-07-18 1993-07-06 Visage Method of and system for interactive video-audio-computer open architecture operation
CA2026527A1 (en) 1989-10-11 1991-04-12 Douglas A. Fischer Parallel polygon/pixel rendering engine
JPH0758510B2 (ja) 1989-10-31 1995-06-21 株式会社東芝 三次元図形処理装置
JP2910303B2 (ja) 1990-06-04 1999-06-23 株式会社日立製作所 情報処理装置
US5461266A (en) 1990-11-27 1995-10-24 Hitachi, Ltd. Power consumption control system
US5276836A (en) 1991-01-10 1994-01-04 Hitachi, Ltd. Data processing device with common memory connecting mechanism
JP3059520B2 (ja) 1991-05-24 2000-07-04 キヤノン株式会社 データ処理装置及びファクシミリ装置
US5493644A (en) 1991-07-11 1996-02-20 Hewlett-Packard Company Polygon span interpolator with main memory Z buffer
JPH05113948A (ja) * 1991-10-23 1993-05-07 Fujitsu Ltd データ転送装置
EP0549924A1 (en) 1992-01-03 1993-07-07 International Business Machines Corporation Asynchronous co-processor data mover method and means
US5926208A (en) * 1992-02-19 1999-07-20 Noonen; Michael Video compression and decompression arrangement having reconfigurable camera and low-bandwidth transmission capability
JPH05242232A (ja) * 1992-02-28 1993-09-21 Hitachi Ltd 情報処理装置及び映像表示装置
US5781797A (en) * 1992-09-30 1998-07-14 Microsoft Corporation Method and system for configuring device driver by selecting a plurality of component drivers to be included in the device driver
JPH06131083A (ja) * 1992-10-15 1994-05-13 Mita Ind Co Ltd インタフェース切換え装置
US5655131A (en) 1992-12-18 1997-08-05 Xerox Corporation SIMD architecture for connection to host processor's bus
CA2109043A1 (en) 1993-01-29 1994-07-30 Charles R. Moore System and method for transferring data between multiple buses
US5596742A (en) * 1993-04-02 1997-01-21 Massachusetts Institute Of Technology Virtual interconnections for reconfigurable logic systems
DE69322372T2 (de) * 1993-04-06 1999-04-29 St Microelectronics Srl Für zwei verschiedene Protokollstandards geeignete Schnittstellenschaltung zwischen einem Steuerbus und einer integrierten Schaltung
KR960003651B1 (ko) * 1993-12-24 1996-03-21 재단법인 한국전자통신연구소 고속 로컬버스용 통합 멀티미디어 보드회로
JP2723022B2 (ja) 1993-12-27 1998-03-09 日本電気株式会社 ディスク装置のインタフェース及びその制御方法
US5655151A (en) 1994-01-28 1997-08-05 Apple Computer, Inc. DMA controller having a plurality of DMA channels each having multiple register sets storing different information controlling respective data transfer
JPH07225852A (ja) 1994-02-15 1995-08-22 Fujitsu Ltd 動画生成方法および装置
TW304254B (zh) 1994-07-08 1997-05-01 Hitachi Ltd
US5787299A (en) * 1994-09-16 1998-07-28 Philips Electronics North American Corporation Pin selection system for microcontroller having multiplexer selects between address/data signals and special signals produced by special function device
WO1996013902A1 (en) * 1994-11-01 1996-05-09 Virtual Machine Works, Inc. Programmable multiplexing input/output port
US5675808A (en) 1994-11-02 1997-10-07 Advanced Micro Devices, Inc. Power control of circuit modules within an integrated circuit
US5561820A (en) 1994-11-30 1996-10-01 International Business Machines Corporation Bridge for interfacing buses in computer system with a direct memory access controller having dynamically configurable direct memory access channels
US5646651A (en) 1994-12-14 1997-07-08 Spannaus; John Block mode, multiple access multi-media/graphics memory
US5805933A (en) * 1994-12-28 1998-09-08 Canon Kabushiki Kaisha Image processing apparatus, image processing method and network system
JP3397487B2 (ja) * 1995-01-20 2003-04-14 株式会社日立製作所 マルチファンクションlsi装置
US5644218A (en) * 1995-02-01 1997-07-01 Superconductivity, Inc. Protection device for a superconducting coil of a superconducting voltage stabilizer
US5682513A (en) 1995-03-31 1997-10-28 International Business Machines Corporation Cache queue entry linking for DASD record updates
DE69610548T2 (de) * 1995-07-21 2001-06-07 Koninkl Philips Electronics Nv Multi-media-prozessorarchitektur mit hoher leistungsdichte
US6006318A (en) * 1995-08-16 1999-12-21 Microunity Systems Engineering, Inc. General purpose, dynamic partitioning, programmable media processor
US5819112A (en) * 1995-09-08 1998-10-06 Microsoft Corporation Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests
US5864704A (en) * 1995-10-10 1999-01-26 Chromatic Research, Inc. Multimedia processor using variable length instructions with opcode specification of source operand as result of prior instruction
US5754801A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system having a multimedia bus and comprising a centralized I/O processor which performs intelligent data transfers
US6289396B1 (en) * 1995-11-21 2001-09-11 Diamond Multimedia Systems, Inc. Dynamic programmable mode switching device driver architecture
US5787291A (en) * 1996-02-05 1998-07-28 Motorola, Inc. Low power data processing system for interfacing with an external device and method therefor
US5822553A (en) * 1996-03-13 1998-10-13 Diamond Multimedia Systems, Inc. Multiple parallel digital data stream channel controller architecture
JPH09259073A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 通信制御装置
JPH09266282A (ja) * 1996-03-29 1997-10-07 Fujitsu Ltd ゲートアレイ装置
US5898892A (en) * 1996-05-17 1999-04-27 Advanced Micro Devices, Inc. Computer system with a data cache for providing real-time multimedia data to a multimedia engine
US5996058A (en) * 1996-08-19 1999-11-30 Samsung Electronics Company, Ltd. System and method for handling software interrupts with argument passing
US6192073B1 (en) * 1996-08-19 2001-02-20 Samsung Electronics Co., Ltd. Methods and apparatus for processing video data
JPH10155046A (ja) * 1996-09-25 1998-06-09 Canon Inc 画像入力装置及びその制御方法
US5898897A (en) * 1996-10-18 1999-04-27 Samsung Electronics Company, Ltd. Bit stream signal feature detection in a signal processing system
US5781134A (en) * 1996-10-18 1998-07-14 Samsung Electronics Company, Ltd. System for variable length code data stream position arrangement
US5949410A (en) * 1996-10-18 1999-09-07 Samsung Electronics Company, Ltd. Apparatus and method for synchronizing audio and video frames in an MPEG presentation system
US5926187A (en) * 1996-10-18 1999-07-20 Samsung Electronics Co., Ltd. Video interface and overlay system and process
US5977997A (en) * 1997-03-06 1999-11-02 Lsi Logic Corporation Single chip computer having integrated MPEG and graphical processors
US6414687B1 (en) 1997-04-30 2002-07-02 Canon Kabushiki Kaisha Register setting-micro programming system
JPH1169351A (ja) 1997-08-22 1999-03-09 Hitachi Ltd 画像符号化方法及びその装置
US5999730A (en) 1997-10-27 1999-12-07 Phoenix Technologies Limited Generation of firmware code using a graphic representation
US6078339A (en) * 1998-02-10 2000-06-20 Intel Corporation Mutual exclusion of drawing engine execution on a graphics device
US6154465A (en) * 1998-10-06 2000-11-28 Vertical Networks, Inc. Systems and methods for multiple mode voice and data communications using intelligenty bridged TDM and packet buses and methods for performing telephony and data functions using the same
US6167465A (en) * 1998-05-20 2000-12-26 Aureal Semiconductor, Inc. System for managing multiple DMA connections between a peripheral device and a memory and performing real-time operations on data carried by a selected DMA connection
KR20010083063A (ko) 1998-06-25 2001-08-31 벤자민 에프 커틀러 가변 길이 코딩 및 디코딩 처리 회로, 및 그 방법
US6347294B1 (en) * 1998-09-22 2002-02-12 International Business Machines Corporation Upgradeable highly integrated embedded CPU system
US6535505B1 (en) * 1998-09-30 2003-03-18 Cisco Technology, Inc. Method and apparatus for providing a time-division multiplexing (TDM) interface among a high-speed data stream and multiple processors
US6608625B1 (en) 1998-10-14 2003-08-19 Hitachi, Ltd. Three dimensional graphic processor
US6347344B1 (en) * 1998-10-14 2002-02-12 Hitachi, Ltd. Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor
US6560674B1 (en) 1998-10-14 2003-05-06 Hitachi, Ltd. Data cache system
US6434649B1 (en) 1998-10-14 2002-08-13 Hitachi, Ltd. Data streamer
US6041400A (en) * 1998-10-26 2000-03-21 Sony Corporation Distributed extensible processing architecture for digital signal processing applications
US6262594B1 (en) * 1999-11-05 2001-07-17 Ati International, Srl Apparatus and method for configurable use of groups of pads of a system on chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409636B (zh) * 2004-12-17 2013-09-21 Nvidia Corp 具有整合無線電路之繪圖處理器

Also Published As

Publication number Publication date
WO2000022536A1 (en) 2000-04-20
US20040255058A1 (en) 2004-12-16
US7457890B2 (en) 2008-11-25
US6347344B1 (en) 2002-02-12
JP4451853B2 (ja) 2010-04-14
JP2006179028A (ja) 2006-07-06
US7272670B2 (en) 2007-09-18
US20040221071A1 (en) 2004-11-04
US20070130401A1 (en) 2007-06-07
JP2002527824A (ja) 2002-08-27

Similar Documents

Publication Publication Date Title
TW460789B (en) An integrated multimedia system
TW449730B (en) A three dimensional graphic processor
TW460781B (en) A data cache system
TW469374B (en) A data streamer
US8174534B2 (en) Shader processing systems and methods
US9214007B2 (en) Graphics processor having unified cache system
US6476808B1 (en) Token-based buffer system and method for a geometry pipeline in three-dimensional graphics
TW209288B (zh)
JPH10177659A (ja) 改良されたバス通信用の共通データ・ラインを用いてマルチ論理バスを実行する3次元グラフィック・アクセレータ
JPH10116355A (ja) 性能改善のためにダイレクト・データ・チャネルを備えた3次元グラフィックス・アクセレータ
JPH10116352A (ja) ジオメトリ圧縮解除能力を有する3次元グラフィック・アクセラレータ用のコマンド・プロセッサ
WO2001003067A1 (en) Computer system
CA2323116A1 (en) Graphic processor having multiple geometric operation units and method of processing data thereby
EP2204740A1 (en) Memory management process and apparatus for the same
Oliveira et al. DECK-SCI: High-performance communication and multithreading for SCI clusters

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent