JPH05113948A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH05113948A JPH05113948A JP27437891A JP27437891A JPH05113948A JP H05113948 A JPH05113948 A JP H05113948A JP 27437891 A JP27437891 A JP 27437891A JP 27437891 A JP27437891 A JP 27437891A JP H05113948 A JPH05113948 A JP H05113948A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- channel
- data transfer
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、データ転送を行うデータ転送装置
に関し、データ転送が１つのチャネルの転送限界を越え
たときに他のチャネルを使用して引き続いてデータ転送
することを繰り返し、連続的にデータ転送を可能にする
ことを目的とする。 【構成】 同一のＩ／Ｏ３からの転送リクエスト信号を
受け付ける複数のチャネルと、要求のあったデータ転送
バイト数を優先のチャネルに設定してオーバーしたとき
に他のチャネルに設定し、更にオーバーしたときに交互
に繰り返す優先順位判定回路１２とを備え、この優先順
位判定回路１２によってデータ転送バイト数を設定した
チャネルを使用してアドレスを連続して送出し、データ
を転送するように構成する。
に関し、データ転送が１つのチャネルの転送限界を越え
たときに他のチャネルを使用して引き続いてデータ転送
することを繰り返し、連続的にデータ転送を可能にする
ことを目的とする。 【構成】 同一のＩ／Ｏ３からの転送リクエスト信号を
受け付ける複数のチャネルと、要求のあったデータ転送
バイト数を優先のチャネルに設定してオーバーしたとき
に他のチャネルに設定し、更にオーバーしたときに交互
に繰り返す優先順位判定回路１２とを備え、この優先順
位判定回路１２によってデータ転送バイト数を設定した
チャネルを使用してアドレスを連続して送出し、データ
を転送するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、データ転送を行うデー
タ転送装置に関するものである。
タ転送装置に関するものである。
【０００２】
【従来の技術】従来、データ転送するＤＭＡコントロー
ラを使用するシステムは、図３のような構成を持ち、Ｄ
ＭＡコントローラの転送アドレス長を越えるデータ転送
について、ＤＭＡ転送終了後にレジスタの書き換え、コ
マンドの設定などの所定の手続きを行った後にデータ転
送を再開するようにしていた。以下図３の構成および動
作を簡単に説明する。
ラを使用するシステムは、図３のような構成を持ち、Ｄ
ＭＡコントローラの転送アドレス長を越えるデータ転送
について、ＤＭＡ転送終了後にレジスタの書き換え、コ
マンドの設定などの所定の手続きを行った後にデータ転
送を再開するようにしていた。以下図３の構成および動
作を簡単に説明する。
【０００３】スキャナ２１、Ｉ／Ｏ２２は、原稿をスキ
ャンして画像データを生成したり、外部からデータを取
り込んだりなどするものである。これらスキャナ２１、
Ｉ／Ｏ２２のデータは、メモリ２４にデータ転送する。
ャンして画像データを生成したり、外部からデータを取
り込んだりなどするものである。これらスキャナ２１、
Ｉ／Ｏ２２のデータは、メモリ２４にデータ転送する。
【０００４】ＤＭＡＣ２３は、スキャナ２１やＩ／Ｏ２
２からデータをメモリ２４に直接にデータ転送するもの
である。メモリ２４は、データ転送されてきたデータを
格納するものである。
２からデータをメモリ２４に直接にデータ転送するもの
である。メモリ２４は、データ転送されてきたデータを
格納するものである。
【０００５】次に、動作を説明する。 （１） 図示外のホスト（ＣＰＵ）がＤＭＡＣ２３に例
えばデータ転送バイト数、アドレスをレジスタに設定し
てスキャナ２１からメモリ２４にデータ転送要求する。
えばデータ転送バイト数、アドレスをレジスタに設定し
てスキャナ２１からメモリ２４にデータ転送要求する。
【０００６】（２） ＤＭＡＣ２３は、スキャナ２１か
らの所定のチャネルへのリクエストに対応して、アドレ
スレジスタを加算（あるいは減算）してメモリアドレス
を発生し、スキャナ２１からのデータをメモリ２４にデ
ータ転送して書き込む。
らの所定のチャネルへのリクエストに対応して、アドレ
スレジスタを加算（あるいは減算）してメモリアドレス
を発生し、スキャナ２１からのデータをメモリ２４にデ
ータ転送して書き込む。
【０００７】（３） ＤＭＡＣ２３は、転送バイトカウ
ンタで計数して（１）で設定した転送限界に至ったとき
に、転送処理を終了する。 （４） １回のデータ転送処理でデータを転送し得ない
ときは、（１）から（３）を繰り返し行う。
ンタで計数して（１）で設定した転送限界に至ったとき
に、転送処理を終了する。 （４） １回のデータ転送処理でデータを転送し得ない
ときは、（１）から（３）を繰り返し行う。
【０００８】
【発明が解決しようとする課題】上述した図３の従来の
データ転送処理は、ＤＭＡＣ２３が転送できる最大のデ
ータ転送バイト数内のときは特に問題はない。しかし、
最大のデータ転送バイト数を越える場合には、アドレス
を設定してスキャナ２１からメモリ２４にデータ転送
し、次に、レジスタの書き替え、コマンドの設定を繰り
返してデータ転送を繰り返す必要があり、迅速に転送で
きないと共にデータ転送バイト数、アドレス、コマンド
の設定と処理が繁雑となってしまうという問題があっ
た。また、データ発生間隔が短い場合、レジスタなどに
設定を行う間のデータ転送ができない時間にデータ転送
が滞り、正確なデータ転送ができないという問題があっ
た。これらデータ転送バイト数による制限を無くするた
めに、転送可能なアドレス長を延長したのでは、回路規
模の増大につながってしまう問題がある。
データ転送処理は、ＤＭＡＣ２３が転送できる最大のデ
ータ転送バイト数内のときは特に問題はない。しかし、
最大のデータ転送バイト数を越える場合には、アドレス
を設定してスキャナ２１からメモリ２４にデータ転送
し、次に、レジスタの書き替え、コマンドの設定を繰り
返してデータ転送を繰り返す必要があり、迅速に転送で
きないと共にデータ転送バイト数、アドレス、コマンド
の設定と処理が繁雑となってしまうという問題があっ
た。また、データ発生間隔が短い場合、レジスタなどに
設定を行う間のデータ転送ができない時間にデータ転送
が滞り、正確なデータ転送ができないという問題があっ
た。これらデータ転送バイト数による制限を無くするた
めに、転送可能なアドレス長を延長したのでは、回路規
模の増大につながってしまう問題がある。
【０００９】本発明は、データ転送が１つのチャネルの
転送限界を越えたときに他のチャネルを使用して引き続
いてデータ転送することを繰り返し、連続的にデータ転
送を可能にすることを目的としている。
転送限界を越えたときに他のチャネルを使用して引き続
いてデータ転送することを繰り返し、連続的にデータ転
送を可能にすることを目的としている。
【００１０】
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、チャネル
は、同一のＩ／Ｏ３からの転送リクエスト信号を受け付
けるものである。
決するための手段を説明する。図１において、チャネル
は、同一のＩ／Ｏ３からの転送リクエスト信号を受け付
けるものである。
【００１１】優先順位判定回路１２は、要求のあったデ
ータ転送バイト数を優先のチャネルに設定してオーバー
したときに他のチャネルに設定し、更にオーバーしたと
きに交互に繰り返すものである。
ータ転送バイト数を優先のチャネルに設定してオーバー
したときに他のチャネルに設定し、更にオーバーしたと
きに交互に繰り返すものである。
【００１２】
【作用】本発明は、Ｉ／Ｏ３からの転送リクエスト信号
を複数のチャネルが受け付け、要求のあったデータ転送
バイト数を優先のチャネルに設定してオーバーしたとき
に他のチャネルに設定し、更にオーバーしたときに優先
のチャネル、他のチャネルに交互に設定し、アドレスを
連続に出力してデータを連続転送するようにしている。
を複数のチャネルが受け付け、要求のあったデータ転送
バイト数を優先のチャネルに設定してオーバーしたとき
に他のチャネルに設定し、更にオーバーしたときに優先
のチャネル、他のチャネルに交互に設定し、アドレスを
連続に出力してデータを連続転送するようにしている。
【００１３】従って、Ｉ／Ｏ３からのデータ転送が１つ
のチャネルの転送限界を越えたときに他のチャネルを使
用して引き続いてデータ転送することを繰り返すことに
より、短いサイズの転送バイトカウンタによってこれら
を上回る大きなサイズのデタを連続して高速にデータ転
送することが可能となる。
のチャネルの転送限界を越えたときに他のチャネルを使
用して引き続いてデータ転送することを繰り返すことに
より、短いサイズの転送バイトカウンタによってこれら
を上回る大きなサイズのデタを連続して高速にデータ転
送することが可能となる。
【００１４】
【実施例】次に、図１および図２を用いて本発明の実施
例の構成および動作を順次詳細に説明する。
例の構成および動作を順次詳細に説明する。
【００１５】図１は、本発明の１実施例構成図を示す。
図１において、ＤＭＡコントローラ１は、Ｉ／Ｏ３から
メモリ４へデータ転送するものであって、リクエストマ
スク１１、優先順位判定回路１２、アドレスレジスタ１
３、アドレスセレクタ１４、データバッファ１５などか
ら構成されるものである。ここでは、ＤＭＡコントロー
ラ１１に、複数のチャネル、即ち、リクエストマスク、
アドレスレジスタ１３などのデータ転送を行うための回
路が複数設けてある。２組のチャネルを交互に使用し、
各チャネルでデータ転送可能な転送バイト数よりも大き
なデータを連続してデータ転送することが可能となる
（図２フローチャート参照）。
図１において、ＤＭＡコントローラ１は、Ｉ／Ｏ３から
メモリ４へデータ転送するものであって、リクエストマ
スク１１、優先順位判定回路１２、アドレスレジスタ１
３、アドレスセレクタ１４、データバッファ１５などか
ら構成されるものである。ここでは、ＤＭＡコントロー
ラ１１に、複数のチャネル、即ち、リクエストマスク、
アドレスレジスタ１３などのデータ転送を行うための回
路が複数設けてある。２組のチャネルを交互に使用し、
各チャネルでデータ転送可能な転送バイト数よりも大き
なデータを連続してデータ転送することが可能となる
（図２フローチャート参照）。
【００１６】リクエストマスク１１は、Ｉ／Ｏ３からの
ＤＡＭリクエストを受け付けたり、禁止したりするため
のマスクであって、チャネルｃｈ０、ｃｈ１、ｃｈ２毎
に設けたものである。
ＤＡＭリクエストを受け付けたり、禁止したりするため
のマスクであって、チャネルｃｈ０、ｃｈ１、ｃｈ２毎
に設けたものである。
【００１７】優先順位判定回路１２は、複数のチャネ
ル、例えばチャネルｃｈ０とチャネルｃｈ１の２つを使
用して交互にデータ転送を連続して行う際に、いずれの
チャネルを優先して使用するかを判定する回路である
（図２のフローチャート参照）。
ル、例えばチャネルｃｈ０とチャネルｃｈ１の２つを使
用して交互にデータ転送を連続して行う際に、いずれの
チャネルを優先して使用するかを判定する回路である
（図２のフローチャート参照）。
【００１８】アドレスレジスタ１３は、データ転送する
アドレスを生成するものであって、例えばＩ／Ｏ３から
メモリ４に１バイト転送する毎に＋１するアドレスを生
成するものであって、チャネル毎に設けたものである。
アドレスを生成するものであって、例えばＩ／Ｏ３から
メモリ４に１バイト転送する毎に＋１するアドレスを生
成するものであって、チャネル毎に設けたものである。
【００１９】アドレスセレクタ１４は、チャネルｃｈ
０、ｃｈ１、ｃｈ２毎のアドレスレジスタ１３のうちの
いずれか１つを選択するものである。データバッファ１
５は、Ｉ／Ｏ３から読み出したデータを一時的に格納す
るバッファ、例えば８ビットのデータバッファであっ
て、メモリ４にデータ転送する際にデータをバッファリ
ングするものである。
０、ｃｈ１、ｃｈ２毎のアドレスレジスタ１３のうちの
いずれか１つを選択するものである。データバッファ１
５は、Ｉ／Ｏ３から読み出したデータを一時的に格納す
るバッファ、例えば８ビットのデータバッファであっ
て、メモリ４にデータ転送する際にデータをバッファリ
ングするものである。
【００２０】ホスト２は、ＤＭＡコントローラ１に対し
て、データ転送するＩ／Ｏ３、転送バイト数、アドレス
などを設定するものである（図２のフローチャート参
照）。Ｉ／Ｏ３は、外部からデータを取り込んだりなど
する入出力装置であって、ここでは、原稿から画像イメ
ージを読み取るスキャナ、その他のＩ／Ｏ１、２などか
ら構成されるものである。
て、データ転送するＩ／Ｏ３、転送バイト数、アドレス
などを設定するものである（図２のフローチャート参
照）。Ｉ／Ｏ３は、外部からデータを取り込んだりなど
する入出力装置であって、ここでは、原稿から画像イメ
ージを読み取るスキャナ、その他のＩ／Ｏ１、２などか
ら構成されるものである。
【００２１】メモリ４は、データ転送して書き込むメモ
リである。次に、図２のフローチャートを用いて図１の
構成の動作を詳細に説明する。図２において、Ｓ１は、
ホスト２が転送バイト数、アドレスをＤＭＡコントロー
ラ１に設定する。これは、ホスト２がここではスキャナ
からデータをメモリ４にデータ転送するために、転送し
ようとする転送バイト数、アドレス（メモリ４の先頭ア
ドレスなど）、コマンド（転送コマンド）をレジスタに
設定、更にスキャナが使用するチャネル、ここではチャ
ネルｃｈ０、チャネルｃｈ１の２つのリクエストマスク
１１をＤＭＡリクエスト受付可状態に設定する。
リである。次に、図２のフローチャートを用いて図１の
構成の動作を詳細に説明する。図２において、Ｓ１は、
ホスト２が転送バイト数、アドレスをＤＭＡコントロー
ラ１に設定する。これは、ホスト２がここではスキャナ
からデータをメモリ４にデータ転送するために、転送し
ようとする転送バイト数、アドレス（メモリ４の先頭ア
ドレスなど）、コマンド（転送コマンド）をレジスタに
設定、更にスキャナが使用するチャネル、ここではチャ
ネルｃｈ０、チャネルｃｈ１の２つのリクエストマスク
１１をＤＭＡリクエスト受付可状態に設定する。
【００２２】Ｓ２は、スキャナがＤＭＡリクエスト（転
送リクエスト）をＤＭＡコントローラ１に送出して、チ
ャネルｃｈ０とチャネルｃｈ１が受け付ける。Ｓ３は、
優先チャネルへ設定（ここではチャネルｃｈ０（ｎ））
する。これは、ＤＭＡコントローラ１の優先順位判定回
路１２が、Ｓ２で送出されたＤＭＡリクエストを受け付
けたチャネルｃｈ０とチャネルｃｈ１のうちの優先チャ
ネル、ここではチャネルｃｈ０に依頼を受けたデータ転
送数を設定する（ｃｈ０（ｎ））。
送リクエスト）をＤＭＡコントローラ１に送出して、チ
ャネルｃｈ０とチャネルｃｈ１が受け付ける。Ｓ３は、
優先チャネルへ設定（ここではチャネルｃｈ０（ｎ））
する。これは、ＤＭＡコントローラ１の優先順位判定回
路１２が、Ｓ２で送出されたＤＭＡリクエストを受け付
けたチャネルｃｈ０とチャネルｃｈ１のうちの優先チャ
ネル、ここではチャネルｃｈ０に依頼を受けたデータ転
送数を設定する（ｃｈ０（ｎ））。
【００２３】Ｓ４は、Ｓ３で設定したデータ転送数ｎだ
け転送する。これは、スキャナから読み出したデータ
を、アドレスレジスタ１３によって生成されたメモリ４
のアドレスに転送して書き込んだ後、アドレスレジスタ
１３を＋１することを繰り返し、図示外の転送バイトカ
ウンタによって計数して設定したデータ転送数ｎになる
まで繰り返し行う。
け転送する。これは、スキャナから読み出したデータ
を、アドレスレジスタ１３によって生成されたメモリ４
のアドレスに転送して書き込んだ後、アドレスレジスタ
１３を＋１することを繰り返し、図示外の転送バイトカ
ウンタによって計数して設定したデータ転送数ｎになる
まで繰り返し行う。
【００２４】Ｓ５は、Ｓ３の優先チャネルへの設定した
結果、最大の転送バイト数ｃｈ０（ｎ）をオーバーして
未転送の転送バイト数が生じたか否かを判別する。ＹＥ
Ｓの場合には、Ｓ６に進む。ＮＯの場合には、要求のあ
ったデータを、スキャナからメモリ４へ全て転送終了し
たので、一連のデータ転送処理を終了する（ＥＮＤ）。
結果、最大の転送バイト数ｃｈ０（ｎ）をオーバーして
未転送の転送バイト数が生じたか否かを判別する。ＹＥ
Ｓの場合には、Ｓ６に進む。ＮＯの場合には、要求のあ
ったデータを、スキャナからメモリ４へ全て転送終了し
たので、一連のデータ転送処理を終了する（ＥＮＤ）。
【００２５】Ｓ６は、次のチャネルへ設定（ここではチ
ャネルｃｈ１（ｎ））する。これは、ＤＭＡコントロー
ラ１の優先順位判定回路１２が、Ｓ２で送出されたＤＭ
Ａリクエストを受け付けたチャネルｃｈ０とチャネルｃ
ｈ１のうちの次の優先レベルのチャネル、ここではチャ
ネルｃｈ１に依頼を受けたデータ転送数を設定する（ｃ
ｈ１（ｎ））。
ャネルｃｈ１（ｎ））する。これは、ＤＭＡコントロー
ラ１の優先順位判定回路１２が、Ｓ２で送出されたＤＭ
Ａリクエストを受け付けたチャネルｃｈ０とチャネルｃ
ｈ１のうちの次の優先レベルのチャネル、ここではチャ
ネルｃｈ１に依頼を受けたデータ転送数を設定する（ｃ
ｈ１（ｎ））。
【００２６】Ｓ７は、Ｓ６で設定したデータ転送数ｎだ
け転送する。これは、スキャナから読み出したデータ
を、アドレスレジスタ１３によって生成されたメモリ４
のアドレスに転送して書き込んだ後、アドレスレジスタ
１３を＋１することを繰り返し、図示外の転送バイトカ
ウンタによって計数して設定したデータ転送数ｎになる
まで繰り返し行う。
け転送する。これは、スキャナから読み出したデータ
を、アドレスレジスタ１３によって生成されたメモリ４
のアドレスに転送して書き込んだ後、アドレスレジスタ
１３を＋１することを繰り返し、図示外の転送バイトカ
ウンタによって計数して設定したデータ転送数ｎになる
まで繰り返し行う。
【００２７】Ｓ８は、Ｓ６の次のチャネルへの設定した
結果、最大の転送バイト数ｃｈ１（ｎ）をオーバーして
未転送の転送バイト数が生じたか否かを判別する。ＹＥ
Ｓの場合には、Ｓ９で再設定のためにＳ３に進み、優先
チャネルｃｈ０に設定することを繰り返し、結果として
優先のチャネルｃｈｏと次のチャネルｃｈ１とに交互に
転送バイト数を設定、即ち優先のチャネルｃｈ０を使用
してデータ転送している間にチャネルｃｈ１に転送バイ
ト数、アドレスを設定し、一方、チャネルｃｈ１を使用
してデータ転送している間にチャネルｃｈ０にデータ転
送バイト数、アドレスを設定することを交互に繰り返
す。一方、ＮＯの場合には、要求のあったデータを、ス
キャナからメモリ４へ全て転送終了したので、一連のデ
ータ転送処理を終了する（ＥＮＤ）。
結果、最大の転送バイト数ｃｈ１（ｎ）をオーバーして
未転送の転送バイト数が生じたか否かを判別する。ＹＥ
Ｓの場合には、Ｓ９で再設定のためにＳ３に進み、優先
チャネルｃｈ０に設定することを繰り返し、結果として
優先のチャネルｃｈｏと次のチャネルｃｈ１とに交互に
転送バイト数を設定、即ち優先のチャネルｃｈ０を使用
してデータ転送している間にチャネルｃｈ１に転送バイ
ト数、アドレスを設定し、一方、チャネルｃｈ１を使用
してデータ転送している間にチャネルｃｈ０にデータ転
送バイト数、アドレスを設定することを交互に繰り返
す。一方、ＮＯの場合には、要求のあったデータを、ス
キャナからメモリ４へ全て転送終了したので、一連のデ
ータ転送処理を終了する（ＥＮＤ）。
【００２８】以上のように、ＤＭＡコントローラ１の２
つのチャネルｃｈ０、チャネルｃｈ１を使用し、スキャ
ナからのＤＭＡリクエストを両者で受け付け、優先順位
判定回路１２が優先のチャネルｃｈ０を使用してスキャ
ナからメモリ４にデータ転送し、次のチャネルｃｈ１を
使用してスキャナからメモリ４にデータ転送することを
交互に繰り返すことにより、チャネルｃｈ０、ｃｈ１に
よって転送し得る最大の転送バイト数を越えてスキャナ
からメモリ４に連続して高速にデータ転送することが可
能となる。
つのチャネルｃｈ０、チャネルｃｈ１を使用し、スキャ
ナからのＤＭＡリクエストを両者で受け付け、優先順位
判定回路１２が優先のチャネルｃｈ０を使用してスキャ
ナからメモリ４にデータ転送し、次のチャネルｃｈ１を
使用してスキャナからメモリ４にデータ転送することを
交互に繰り返すことにより、チャネルｃｈ０、ｃｈ１に
よって転送し得る最大の転送バイト数を越えてスキャナ
からメモリ４に連続して高速にデータ転送することが可
能となる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
Ｉ／Ｏ３からのデータ転送が１つのチャネルの転送限界
を越えたときに他のチャネルを使用して引き続いてデー
タ転送することを繰り返す構成を採用しているため、短
いサイズの転送バイトカウンタによってこれを上回る大
きなサイズのデータを高速かつ連続してデータ転送する
ことができる。これにより、ＤＭＡコントローラの他の
チャネルを並行して使用し、小さい転送バイトカウンタ
のサイズで大きいサイズのデータを簡単、迅速、かつ連
続にデータ転送することができる。
Ｉ／Ｏ３からのデータ転送が１つのチャネルの転送限界
を越えたときに他のチャネルを使用して引き続いてデー
タ転送することを繰り返す構成を採用しているため、短
いサイズの転送バイトカウンタによってこれを上回る大
きなサイズのデータを高速かつ連続してデータ転送する
ことができる。これにより、ＤＭＡコントローラの他の
チャネルを並行して使用し、小さい転送バイトカウンタ
のサイズで大きいサイズのデータを簡単、迅速、かつ連
続にデータ転送することができる。
【図面の簡単な説明】
【図１】本発明の１実施例構成図である。
【図２】本発明の動作説明フローチャートである。
【図３】従来技術の説明図である。
１：ＤＭＡコントローラ １１：リクエストマスク １２：優先順位判定回路 １３：アドレスレジスタ １４：アドレスセレクタ １５：データバッファ ２：ホスト ３：Ｉ／Ｏ ４：メモリ
Claims (1)
- 【請求項１】 データ転送を行うデータ転送装置におい
て、 同一のＩ／Ｏ（３）からの転送リクエスト信号を受け付
ける複数のチャネルと、 要求のあったデータ転送バイト数を優先のチャネルに設
定してオーバーしたときに他のチャネルに設定し、更に
オーバーしたときに交互に繰り返す優先順位判定回路
（１２）とを備え、 この優先順位判定回路（１２）によってデータ転送バイ
ト数を設定したチャネルを使用してアドレスを連続して
送出し、データを転送するように構成したことを特徴と
するデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27437891A JPH05113948A (ja) | 1991-10-23 | 1991-10-23 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27437891A JPH05113948A (ja) | 1991-10-23 | 1991-10-23 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05113948A true JPH05113948A (ja) | 1993-05-07 |
Family
ID=17540828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27437891A Pending JPH05113948A (ja) | 1991-10-23 | 1991-10-23 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05113948A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002527824A (ja) * | 1998-10-14 | 2002-08-27 | 株式会社日立製作所 | 統合マルチメディアシステム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266905A (ja) * | 1985-09-18 | 1987-03-26 | 日工株式会社 | 生コンクリ−トの製造方法 |
| JPS63206050A (ja) * | 1987-02-20 | 1988-08-25 | Mitsubishi Electric Corp | デ−タ転送方法 |
-
1991
- 1991-10-23 JP JP27437891A patent/JPH05113948A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266905A (ja) * | 1985-09-18 | 1987-03-26 | 日工株式会社 | 生コンクリ−トの製造方法 |
| JPS63206050A (ja) * | 1987-02-20 | 1988-08-25 | Mitsubishi Electric Corp | デ−タ転送方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002527824A (ja) * | 1998-10-14 | 2002-08-27 | 株式会社日立製作所 | 統合マルチメディアシステム |
| US7272670B2 (en) | 1998-10-14 | 2007-09-18 | Hitachi | Integrated multimedia system |
| US7457890B2 (en) | 1998-10-14 | 2008-11-25 | Hitachi, Ltd. | Integrated multimedia system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7321438B2 (en) | Parallel processing for a first and second image data from one input image | |
| JP4446968B2 (ja) | データ処理装置 | |
| JPH05113948A (ja) | データ転送装置 | |
| JP4175974B2 (ja) | 画像データ転送制御装置 | |
| JP2004287654A (ja) | Ｄｍａ転送装置 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP4150953B2 (ja) | 情報処理装置 | |
| KR940005003Y1 (ko) | 직접 메모리 억세스 시스템 | |
| JP4560398B2 (ja) | データ処理回路 | |
| JP3039220B2 (ja) | 文字コードの連続展開制御方法 | |
| JP3323751B2 (ja) | 印刷装置 | |
| JP2993377B2 (ja) | 印刷装置 | |
| KR100192960B1 (ko) | 컴퓨터시스템의 디엠에이인터페이스방법 | |
| JP2005182156A (ja) | 画像転送装置及び画像転送方法 | |
| JP2945028B2 (ja) | 画像処理指定領域情報計算装置 | |
| JPH0628301A (ja) | ダイレクトメモリアクセス回路 | |
| JP2009064342A (ja) | データ転送システム | |
| JPH0484352A (ja) | Ｄｍａ制御装置 | |
| JPH08202648A (ja) | ダイレクトメモリアクセス転送方式及び方法 | |
| JP2009265776A (ja) | 画像処理装置 | |
| JPS58112124A (ja) | Ｄｍａ制御方式 | |
| JPH0516452A (ja) | プリンタ | |
| JPH08234721A (ja) | ベクトル文字展開ｄｍａ回路 | |
| JPH1021178A (ja) | データ伝送装置 | |
| JP2000289263A (ja) | 印刷方法及び装置並びに記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970401 |