JP4451853B2 - 統合マルチメディアシステム - Google Patents
統合マルチメディアシステム Download PDFInfo
- Publication number
- JP4451853B2 JP4451853B2 JP2006068018A JP2006068018A JP4451853B2 JP 4451853 B2 JP4451853 B2 JP 4451853B2 JP 2006068018 A JP2006068018 A JP 2006068018A JP 2006068018 A JP2006068018 A JP 2006068018A JP 4451853 B2 JP4451853 B2 JP 4451853B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- processor
- bus
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Bus Control (AREA)
- Image Generation (AREA)
- Microcomputers (AREA)
- Image Processing (AREA)
Description
マルチメディアプロセッサ100は、最小のホストへの負荷および高いメディア品質により、スタンドアロンユニットとしてまたはパソコン上で、並行マルチメディア機能およびI/O機能を遂行することを可能にする。マルチプレクサ136は、マルチメディアプロセッサ100がブート(boot)されるとソフトウェア構成できるI/Oピンセットを与える。これは、I/O機能をフレキシブルにし、かつソフトウェアをアップグレードする。I/Oピンセットの定義は、起動されているI/Oデバイスコントローラ134に基づいて定められる。
8ビットモノラル/ステレオDMAスレーブモードプレー/録音
Directモード用8ビットホストI/Oインタフェース
リセット、コマンド/データ、コマンドステータス、読取りデータおよび読取りステータスレジスタサポート
プロフェッショナルミキササポート
FMシンセサイザ(OPLII、IIIまたはIVアドレスデコーディング)
MPU401 Generalサポート
ジョイスティックインタフェースサポート
ネイティブDOSモード用ソフトウェア形態サポート
Windows(登録商標) DOS ボックスの資源用PnP(plug and play: プラグおよびプレー)サポート
がある。
Cバスにあるマスタおよびスレーブデバイスとして機能できるようにする物理的層(signaling)を形成する。この結果、マルチメディアプロセッサ100は、ステータスを遅延させかつ外部デバイスへの情報を制御するための付加ハードウェアは不要である。
図2は、本発明の一実施形態によるデータ転送スイッチの作動を示すフローチャートであるが、本発明の範囲はこれに限定されるものではない。
データストリーマ122の演算を、ここに、更に詳細に説明する。データストリーマは、マルチメディアプロセッサ100内での所定のバッファ型データ移動に用いられる。特定のシステム構成に従うこれらのデータ移動は、変調する帯域幅条件をもつメモリデバイスまたは入力/出力(I/O)デバイス間で行なうことができる。かくして、マルチメディアプロセッサ100による物理的メモリは、データストリーマ122を用いることによりデータを伝送しかつ受けることができる。これらのメモリユニットは、外部SDRAMメモリ128と、データキャッシュ108と、固定機能ユニット106と、入力/出力(I/O)バッファ32に接続された入力/出力デバイスと、1次または2次PCIバスコントローラによりアクセスされる任意のホストメモリとを有している。本発明の一実施形態によれば、データストリーマ122は、ソフトウェア制御下でのデータ転送作用を引き受けるが、本発明はこれに限定されるものではない。このため、コマンドは、マルチメディアプロセッサ100のために定められたアドレス空間内の2つの構成要素間のデータ転送演算を開始する。
図8は、本発明の一実施形態による転送エンジン702のブロック図であるが、本発明の範囲はこれに限定されるものではない。転送エンジン702の主構成要素は、フェッチ段744に接続された演算スケジューラ742を有し、フェッチ段744は更に発生および更新段746に接続され、該発生および更新段746は更にライトバック段748に接続されている。構成要素742〜748は、協働して転送エンジンの実行パイプラインを形成している。ラウンドロビン優先スケジューラ740を使用して、適当なチャネルおよびこれらの対応チャネル状態メモリを選択する。
データストリーマ122の64チャネルの各々に関する情報は、チャネル状態メモリ704に記憶される。データ移動演算の前および演算中に、データストリーマ122は、そのデータ移動タスクを達成するためのチャネル状態メモリ704のデータを使用する。表13〜表19は、チャネル状態メモリを形成するフィールドを示す。また、これらの表は、種々のフィールドのビット位置、およびチャネルが本発明の一実施形態に従ってデータ転送に割当てられるときにフィールドを初期化すべき値を示す。
データ転送は、チャネル状態メモリフィールドにフォーマット1記述子およびフォーマット2記述子のように特定されている2形式の記述子に基づいている。本発明の一実施形態によれば、フォーマット1記述子は、多くの3Dグラフィックアプリケーションおよびビデオ画像アプリケーションの性質に基づいて定められる。
[13]−ホストcpuに割り込み(この記述子の完了時)
[12]−マルチメディアプロセッサ100のcpuに割り込み(この記述子の完了時)
[11:9]−ソフトウェア使用のためのリザーブ
[8]−ノーモア記述子(これがこの連鎖の最後の記述子であるときにセットされる)
[7:4]−データフェッチモード(この記述子によりフェッチされるか、送られるすべてのデータ)
[7]:キャッシュモード0=>コヒーレント、1=>非コヒーレント
[6]:1=>ウェイマスク使用、0=>ウェイマスク非使用
[5]:1=>データキャッシュ内の割当て、0=>データキャッシュ内の非割当て
[4]:1=>PIO空間内のデータ、0=>not
[3]−1にセットした場合には、プリフェッチ禁止
[2]−1へのセットの記述子の端部での停止
[1:0]−記述子フォーマット形式
00:フォーマット1
01:フォーマット2
10:制御記述子
内または外に転送されるデータの存在をデータキャッシュがチェックしたか否かを、コヒーレンシービットが表示することに留意されたい。本発明の1つの好ましい実施形態によれば、このビットは、データがCPU102または104によりキャッシュ内にもたらされていないことをシステムが決定していなければターンオフされないことが望まれる。このビットをターンオフすると、キャッシュ108のバイパスによりパフォーマンスが向上する。なぜならば、ビットのターンオフにより、キャッシュへのロードが低減し、かつ読取りまたは書込みの待ち時間が短縮されるからである(キャッシュ内の非割当てを選択する場合には、データキャッシュキューの充満に基づいて2〜18サイクル)。
0 0 0 1 有効PIO
1 − − 1 無効
− 1 − 1 無効
− − 1 1 無効
0 0 0 0 有効−非コヒーレント
0 1 − − 無効
0 − 1 − 無効
1 0 0 0 有効−コヒーレント非割当て
1 0 1 0 有効−コヒーレント割当て
1 1 0 0 無効
1 1 1 0 有効−コヒーレント割当て、マスクト゛
3.カウント:これは、この記述子を用いて転送されるデータピース数を示す。
図14は、本発明の一実施形態によるフォーマット2記述子に対応するデータ構造240を示す。フォーマット2記述子によるデータ移動演算は、多くの点で、フォーマット1記述子と同様である。しかしながら、フォーマット1記述子構造とは異なる1つの点は、ユニークなデータ位置アドレスが、転送すべきことを意図した各データブロックに供給されることである。また、フォーマット2記述子によるデータ構造はピッチフィールドを用いていない。フォーマット2記述子は、幅が同一(但し、或る均一ピッチで分離されてはいない)である幾つかのデータピースの転送を望むときにデータ転送演算に用いられる。
図9は、本発明の一実施形態によるデータ転送スイッチ(data transfer switch: DTS)のブロック図であるが、本発明の範囲はこれに限定されるものではない。データ転送スイッチインタフェースは、データ転送スイッチ112(図1A)を介してデータを転送するマルチメディアプロセッサ100のすべての構成要素に用いられている。
前述のように、バッファ状態メモリ708は、これがサポートする64個の各バッファの状態を保持する。各バッファ状態は、バッファ状態メモリ1(BSM1)およびバッファ状態メモリ2(BSM2)と呼ばれる2つの64ビットサブフィールドに分割される128個のビットフィールドを有している。テーブル23、24は、バッファ状態メモリのビットおよびフィールドを記述する。
図11は本発明の一実施形態によるDMAコントローラ138を示すが、本発明の範囲はこれに限定されるものではない。前述のように、DMAコントローラ138は、入力/出力バス132およびデータストリーマバッファコントローラ706に接続されている。
剰余チャンクカウントの値は適当に減分(decremented)される。インターバースト遅延カウントフィールドは、特定化できる最小インターバースト遅延値にセットされる。このフィールドは、ステップ338で、8サイクルずつ減分される。このフィールドの値がステップ340でゼロにされると、チャネルは、その作動を継続すべく再びスケジューリングされる。
本発明の一実施形態によるデータキャッシュ108の構造および演算を以下により詳細に説明するが、本発明の範囲はこれに限定されるものではない。
図1Aに示すように、データキャッシュメモリ108に関連する固定機能ユニット106、中央処理装置102、104および外部メモリ128は、本発明の一実施形態に従って実質的に短縮された帯域幅遅延をもつ3次元グラフィックスを遂行するが、本発明の範囲はこれに限定されるものではない。
ここで、Xは各走査線に対する三角形のx座標の範囲である。
次のスパンの辺ACと辺ABとの間の各交差点のx座標は、下記条件から導かれる。
Cross XAB=Cross XAB + dxdy AB
ここで、dxdy ACは三角形861の辺ACの傾斜であり、dxdy ABは三角形861の辺ABの傾斜である。ステップ864は、スパンが中頂点Bを含むまで反復する。その後、ビニングユニット644は、ステップ866に移行する。
ここで、Cross XBCは、BCと次のスパンとの間の交差点のx座標である。その後、ビニングユニット644は、スパンが下頂点Cを含むようになるまで、Cross XACおよびCross XBCにdxdy ACおよびdxdy BCを加え続けることによりステップ868を、例えば次のように遂行する。
Cross XAC=Cross XAC + dxdy AC
Cross XBC=Cross XBC + dxdy BC
最後にステップ870では、ビニングユニット644は、最終画素が属するビンを、例えば次のように識別する。
上記ステップ862〜870の間に、ビニングユニット644は、各三角形の辺の画素が属するすべてのビンのIDを記憶する。スクリーンに表示されるすべての三角形のビニング処理の結果として、インデックスバッファ630およびタイルデータバッファ646が満たされる。これにより、3Dユニット611は、各ビンまたはタイルが後述のようにして処理されるときにビンと交差する三角形を検索することが可能になる。
Tx + 1=k21 Tx + 1y + k22 Tx + 1y + 1=k23 Tx + 1y + 2
Tx + 2=k31 Tx + 2y + k32 Tx + 2y + 1+ k33 Tx + 2y + 2
Tx + 3=k41 Tx + 3y + k42 Tx + 3y + 1+ k43 Tx + 3y + 2
Tx + 4=k51 Tx + 4y + k52 Tx + 4y + 1+ k53 Tx + 4y + 2
Toutput=ka Tx + kb Tx + 1 + kc Tx +2 + kd Tx + 3 + kc Tx + 4
ここで、Tは、フェッチされたテクセルに対応するテクセル情報である。補間点が前のグリッドと同じグリッド内にあり、本発明の一実施形態により垂直補間を行う必要はない。垂直補間の結果は前の計算結果と同じになるため、これは当然のことである。これに対し、テクセルは前のグリッドと同じグリッド内にあるが、水平補間の再計算は必要になる。なぜならば、グリッド上のスケールされたテクセルの相対位置が異なっており、従って係数セットが異なっているからである。
Claims (16)
- 集積回路内に設けられたマルチメディアプロセッサを備えた統合マルチメディアシステムであって、
該マルチメディアプロセッサに接続された第1ホストプロセッサシステムと、
該マルチメディアプロセッサの演算を制御するための、該マルチメディアプロセッサ内に設けられた第2ローカルプロセッサと、
少なくとも一つのデータキャッシュを含む該マルチメディアプロセッサの種々のモジュールにデータを転送するための、該マルチメディアプロセッサ内に設けられ、該第2プロセッサに接続されたデータ転送スイッチと、
該データ転送スイッチに接続され、対応するチャネル割当てに従って該マルチメディアプロセッサ内に設けられた複数のモジュール間の同時データ転送をスケジューリングするように構成されたデータストリーマと、
該データストリーマに接続されかつ複数の入力/出力(I/O)デバイスドライバユニットを備えたインタフェースユニットと、
該マルチメディアプロセッサに接続された複数の外部I/Oデバイスと、
出力ピンを介して、該複数のI/Oデバイスドライバユニットと該外部I/Oデバイスとの間のアクセスを行うための、該インタフェースユニットに接続されたマルチプレクサとを備え、
該データキャッシュは、該第2ローカルプロセッサと、該マルチメディアプロセッサの他のモジュールとからアクセス可能であり、
該データ転送スイッチは、該データキャッシュと該マルチメディアプロセッサの他のモジュール間において、該他のモジュールのリクエストに応じて、双方向にデータの転送を行うように構成されることを特徴とする統合マルチメディアシステム。 - 前記外部I/Oデバイスの一の外部I/Oデバイスは、前記複数のI/Oデバイスドライバユニットのうち対応する一のI/Oデバイスドライバユニットにより制御されることを特徴とする請求項1記載の統合マルチメディアシステム。
- 前記外部I/Oデバイスの1つが、NTSCエンコーダであることを特徴とする請求項2記載の統合マルチメディアシステム。
- 前記外部I/Oデバイスの1つが、無線通信信号を復調するように構成された復調器ユニットであることを特徴とする請求項2記載の統合マルチメディアシステム。
- 前記復調器ユニットが、トランスポート層フォーマットのデータ形式に従ってマルチメディアプロセッサと通信することを特徴とする請求項5記載の統合マルチメディアシステム。
- 前記マルチメディアプロセッサが、ビデオ信号および3次元グラフィック信号を外部ビデオディスプレイデバイスに供給することを特徴とする請求項2記載の統合マルチメディアシステム。
- 前記外部I/Oデバイスの1つがISDNインタフェースであることを特徴とする請求項2記載の統合マルチメディアシステム。
- 前記外部I/Oデバイスの1つがオーディオ符号化および復号化(CODEC)ユニットであることを特徴とする請求項2記載の統合マルチメディアシステム。
- 集積回路内に設けられたマルチメディアプロセッサを備えた統合マルチメディアシステムであって、
該マルチメディアプロセッサの演算を制御するための、該マルチメディアプロセッサ内に設けられたプロセッサと、
少なくとも一つのデータキャッシュを含む該マルチメディアプロセッサの種々のモジュールにデータを転送するための、該マルチメディアプロセッサ内に設けられ、該プロセッサに接続されたデータ転送スイッチと、
該データ転送スイッチに接続され、対応するチャネル割当てに従って該マルチメディアプロセッサ内に設けられた複数のモジュール間の同時データ転送をスケジューリングするように構成されたデータストリーマと、
該データストリーマに接続され、複数の入力/出力(I/O)デバイスドライバユニットを備えたインタフェースユニットと、
該マルチメディアプロセッサに接続された複数の外部I/Oデバイスと、
出力ピンを介して、該複数のI/Oデバイスドライバユニットと該外部I/Oデバイスとの間のアクセスを行うための、該インタフェースユニットに接続されたマルチプレクサとを備え、
該データキャッシュは、該プロセッサと、該マルチメディアプロセッサの他のモジュールとからアクセス可能であり、
該データ転送スイッチは、該データキャッシュと該マルチメディアプロセッサの他のモジュール間において、該他のモジュールのリクエストに応じて、双方向にデータの転送を行うように構成されることを特徴とする統合マルチメディアシステム。 - 前記外部I/Oデバイスの一の外部I/Oデバイスは、前記複数のI/Oデバイスドライバユニットのうち対応する一のI/Oデバイスドライバユニットにより制御されることを特徴とする請求項10記載の統合マルチメディアシステム。
- 前記外部I/Oデバイスの1つが、NTSCエンコーダであることを特徴とする請求項11記載の統合マルチメディアシステム。
- 前記外部I/Oデバイスの1つが、無線通信信号を復調するように構成された復調器ユニットであることを特徴とする請求項11記載の統合マルチメディアシステム。
- 前記復調器ユニットが、トランスポート層フォーマットのデータ形式に従ってマルチメディアプロセッサと通信することを特徴とする請求項14記載の統合マルチメディアシステム。
- 前記マルチメディアプロセッサが、ビデオ信号および3次元グラフィック信号を外部ビデオディスプレイデバイスに供給することを特徴とする請求項11記載の統合マルチメディアシステム。
- 前記外部I/Oデバイスの1つがISDNインタフェースであることを特徴とする請求項11記載の統合マルチメディアシステム。
- 前記外部I/Oデバイスの1つがオーディオ符号化および復号化(CODEC)ユニットであることを特徴とする請求項11記載の統合マルチメディアシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/172,286 US6347344B1 (en) | 1998-10-14 | 1998-10-14 | Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000576375A Division JP2002527824A (ja) | 1998-10-14 | 1999-10-14 | 統合マルチメディアシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006179028A JP2006179028A (ja) | 2006-07-06 |
JP2006179028A5 JP2006179028A5 (ja) | 2006-11-30 |
JP4451853B2 true JP4451853B2 (ja) | 2010-04-14 |
Family
ID=22627064
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000576375A Pending JP2002527824A (ja) | 1998-10-14 | 1999-10-14 | 統合マルチメディアシステム |
JP2006068018A Expired - Lifetime JP4451853B2 (ja) | 1998-10-14 | 2006-03-13 | 統合マルチメディアシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000576375A Pending JP2002527824A (ja) | 1998-10-14 | 1999-10-14 | 統合マルチメディアシステム |
Country Status (4)
Country | Link |
---|---|
US (4) | US6347344B1 (ja) |
JP (2) | JP2002527824A (ja) |
TW (1) | TW460789B (ja) |
WO (1) | WO2000022536A1 (ja) |
Families Citing this family (142)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3509060B2 (ja) * | 1998-05-28 | 2004-03-22 | 松下電器産業株式会社 | 表示制御装置および方法 |
US6480205B1 (en) | 1998-07-22 | 2002-11-12 | Nvidia Corporation | Method and apparatus for occlusion culling in graphics systems |
US6347344B1 (en) * | 1998-10-14 | 2002-02-12 | Hitachi, Ltd. | Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor |
US6608625B1 (en) * | 1998-10-14 | 2003-08-19 | Hitachi, Ltd. | Three dimensional graphic processor |
US6560674B1 (en) | 1998-10-14 | 2003-05-06 | Hitachi, Ltd. | Data cache system |
US6202107B1 (en) * | 1998-11-19 | 2001-03-13 | Sun Microsystems, Inc. | Host controller interface descriptor fetching unit |
US20040161032A1 (en) * | 1999-04-06 | 2004-08-19 | Amir Morad | System and method for video and audio encoding on a single chip |
US6904062B1 (en) * | 1999-04-23 | 2005-06-07 | Waytech Investment Co. Ltd. | Method and apparatus for efficient and flexible routing between multiple high bit-width endpoints |
US6760337B1 (en) * | 1999-08-17 | 2004-07-06 | Conexant Systems, Inc. | Integrated circuit that processes communication packets with scheduler circuitry having multiple priority levels |
US6668317B1 (en) * | 1999-08-31 | 2003-12-23 | Intel Corporation | Microengine for parallel processor architecture |
US6983350B1 (en) * | 1999-08-31 | 2006-01-03 | Intel Corporation | SDRAM controller for parallel processor architecture |
US6606704B1 (en) * | 1999-08-31 | 2003-08-12 | Intel Corporation | Parallel multithreaded processor with plural microengines executing multiple threads each microengine having loadable microcode |
US6427196B1 (en) * | 1999-08-31 | 2002-07-30 | Intel Corporation | SRAM controller for parallel processor architecture including address and command queue and arbiter |
WO2001016702A1 (en) | 1999-09-01 | 2001-03-08 | Intel Corporation | Register set used in multithreaded parallel processor architecture |
US6442758B1 (en) * | 1999-09-24 | 2002-08-27 | Convedia Corporation | Multimedia conferencing system having a central processing hub for processing video and audio data for remote users |
US7209140B1 (en) | 1999-12-06 | 2007-04-24 | Nvidia Corporation | System, method and article of manufacture for a programmable vertex processing model with instruction set |
US6452595B1 (en) | 1999-12-06 | 2002-09-17 | Nvidia Corporation | Integrated graphics processing unit with antialiasing |
US6532509B1 (en) * | 1999-12-22 | 2003-03-11 | Intel Corporation | Arbitrating command requests in a parallel multi-threaded processing system |
US6694380B1 (en) | 1999-12-27 | 2004-02-17 | Intel Corporation | Mapping requests from a processing unit that uses memory-mapped input-output space |
US6631430B1 (en) * | 1999-12-28 | 2003-10-07 | Intel Corporation | Optimizations to receive packet status from fifo bus |
US6625654B1 (en) * | 1999-12-28 | 2003-09-23 | Intel Corporation | Thread signaling in multi-threaded network processor |
US6307789B1 (en) * | 1999-12-28 | 2001-10-23 | Intel Corporation | Scratchpad memory |
US6661794B1 (en) * | 1999-12-29 | 2003-12-09 | Intel Corporation | Method and apparatus for gigabit packet assignment for multithreaded packet processing |
US6584522B1 (en) * | 1999-12-30 | 2003-06-24 | Intel Corporation | Communication between processors |
US6847365B1 (en) * | 2000-01-03 | 2005-01-25 | Genesis Microchip Inc. | Systems and methods for efficient processing of multimedia data |
US6631462B1 (en) * | 2000-01-05 | 2003-10-07 | Intel Corporation | Memory shared between processing threads |
US7143401B2 (en) * | 2000-02-17 | 2006-11-28 | Elbrus International | Single-chip multiprocessor with cycle-precise program scheduling of parallel execution |
US7032223B2 (en) * | 2000-03-01 | 2006-04-18 | Realtek Semiconductor Corp. | Transport convergence sub-system with shared resources for multiport xDSL system |
US7681018B2 (en) * | 2000-08-31 | 2010-03-16 | Intel Corporation | Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set |
US6597356B1 (en) * | 2000-08-31 | 2003-07-22 | Nvidia Corporation | Integrated tessellator in a graphics processing unit |
US6801541B1 (en) * | 2000-09-29 | 2004-10-05 | Advanced Micro Devices, Inc. | Method and apparatus for data transmission over an AC-97 protocol link |
US6768490B2 (en) * | 2001-02-15 | 2004-07-27 | Sony Corporation | Checkerboard buffer using more than two memory devices |
US7379069B2 (en) * | 2001-02-15 | 2008-05-27 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages |
US7088369B2 (en) * | 2001-02-15 | 2006-08-08 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages and using bit-field addressing |
US7038691B2 (en) * | 2001-02-15 | 2006-05-02 | Sony Corporation | Two-dimensional buffer pages using memory bank alternation |
US6828977B2 (en) * | 2001-02-15 | 2004-12-07 | Sony Corporation | Dynamic buffer pages |
US6765579B2 (en) * | 2001-02-15 | 2004-07-20 | Sony Corporation | Pixel pages using combined addressing |
US6831650B2 (en) * | 2001-02-15 | 2004-12-14 | Sony Corporation | Checkerboard buffer using sequential memory locations |
US6831651B2 (en) * | 2001-02-15 | 2004-12-14 | Sony Corporation | Checkerboard buffer |
US6850241B2 (en) * | 2001-02-15 | 2005-02-01 | Sony Corporation | Swapped pixel pages |
US6803917B2 (en) * | 2001-02-15 | 2004-10-12 | Sony Corporation | Checkerboard buffer using memory bank alternation |
US6795079B2 (en) * | 2001-02-15 | 2004-09-21 | Sony Corporation | Two-dimensional buffer pages |
US7205993B2 (en) * | 2001-02-15 | 2007-04-17 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages and using memory bank alternation |
US6791557B2 (en) * | 2001-02-15 | 2004-09-14 | Sony Corporation | Two-dimensional buffer pages using bit-field addressing |
US6831649B2 (en) * | 2001-02-15 | 2004-12-14 | Sony Corporation | Two-dimensional buffer pages using state addressing |
US6801204B2 (en) * | 2001-02-15 | 2004-10-05 | Sony Corporation, A Japanese Corporation | Checkerboard buffer using memory blocks |
US6992674B2 (en) * | 2001-02-15 | 2006-01-31 | Sony Corporation | Checkerboard buffer using two-dimensional buffer pages and using state addressing |
US6765580B2 (en) * | 2001-02-15 | 2004-07-20 | Sony Corporation | Pixel pages optimized for GLV |
WO2002069157A1 (en) * | 2001-02-28 | 2002-09-06 | Brecis Communications Corporation | A subsystem boot and peripheral data transfer architecture for a subsystem of a system-on-chip |
US6689060B2 (en) * | 2001-02-28 | 2004-02-10 | Siemens Medical Solutions Usa, Inc | System and method for re-orderable nonlinear echo processing |
US6580731B1 (en) * | 2001-05-18 | 2003-06-17 | Network Elements, Inc. | Multi-stage SONET overhead processing |
US7002967B2 (en) * | 2001-05-18 | 2006-02-21 | Denton I Claude | Multi-protocol networking processor with data traffic support spanning local, regional and wide area networks |
US7165128B2 (en) * | 2001-05-23 | 2007-01-16 | Sony Corporation | Multifunctional I/O organizer unit for multiprocessor multimedia chips |
EP1430706A4 (en) * | 2001-06-11 | 2011-05-18 | Broadcom Corp | SYSTEM AND METHOD FOR MULTI-CHANNEL VIDEO AND AUDIO CODING ON A SINGLE CHIP |
US6868476B2 (en) * | 2001-08-27 | 2005-03-15 | Intel Corporation | Software controlled content addressable memory in a general purpose execution datapath |
US20030058368A1 (en) * | 2001-09-24 | 2003-03-27 | Mark Champion | Image warping using pixel pages |
US7126952B2 (en) * | 2001-09-28 | 2006-10-24 | Intel Corporation | Multiprotocol decapsulation/encapsulation control structure and packet protocol conversion method |
US6791554B1 (en) * | 2001-12-27 | 2004-09-14 | Advanced Micro Devices, Inc. | I/O node for a computer system including an integrated graphics engine |
US7467287B1 (en) | 2001-12-31 | 2008-12-16 | Apple Inc. | Method and apparatus for vector table look-up |
US7558947B1 (en) | 2001-12-31 | 2009-07-07 | Apple Inc. | Method and apparatus for computing vector absolute differences |
US6931511B1 (en) | 2001-12-31 | 2005-08-16 | Apple Computer, Inc. | Parallel vector table look-up with replicated index element vector |
US7055018B1 (en) | 2001-12-31 | 2006-05-30 | Apple Computer, Inc. | Apparatus for parallel vector table look-up |
US7681013B1 (en) | 2001-12-31 | 2010-03-16 | Apple Inc. | Method for variable length decoding using multiple configurable look-up tables |
US7034849B1 (en) | 2001-12-31 | 2006-04-25 | Apple Computer, Inc. | Method and apparatus for image blending |
US6822654B1 (en) * | 2001-12-31 | 2004-11-23 | Apple Computer, Inc. | Memory controller chipset |
US7895239B2 (en) | 2002-01-04 | 2011-02-22 | Intel Corporation | Queue arrays in network devices |
US6934951B2 (en) * | 2002-01-17 | 2005-08-23 | Intel Corporation | Parallel processor with functional pipeline providing programming engines by supporting multiple contexts and critical section |
US6965980B2 (en) * | 2002-02-14 | 2005-11-15 | Sony Corporation | Multi-sequence burst accessing for SDRAM |
US7176914B2 (en) * | 2002-05-16 | 2007-02-13 | Hewlett-Packard Development Company, L.P. | System and method for directing the flow of data and instructions into at least one functional unit |
JP2004046499A (ja) * | 2002-07-11 | 2004-02-12 | Matsushita Electric Ind Co Ltd | データ処理システム |
US20040078474A1 (en) * | 2002-10-17 | 2004-04-22 | Ramkumar Ramaswamy | Systems and methods for scheduling user access requests |
US7433307B2 (en) * | 2002-11-05 | 2008-10-07 | Intel Corporation | Flow control in a network environment |
US6998871B2 (en) * | 2002-11-29 | 2006-02-14 | Sigmatel, Inc. | Configurable integrated circuit for use in a multi-function handheld device |
US7277100B2 (en) * | 2002-12-06 | 2007-10-02 | Broadcom Advanced Compression Group, Llc | Managing multi-component data |
JP4224430B2 (ja) * | 2003-07-07 | 2009-02-12 | 株式会社ルネサステクノロジ | 情報処理装置 |
JP4437396B2 (ja) * | 2003-11-20 | 2010-03-24 | 富士通株式会社 | 自動取引装置及び自動取引システム |
US20050114627A1 (en) * | 2003-11-26 | 2005-05-26 | Jacek Budny | Co-processing |
JP2005157783A (ja) * | 2003-11-26 | 2005-06-16 | Hitachi Ltd | 実行予約可能なアクセラレータを備えたプロセッサシステム |
US7181556B2 (en) * | 2003-12-23 | 2007-02-20 | Arm Limited | Transaction request servicing mechanism |
US7213099B2 (en) * | 2003-12-30 | 2007-05-01 | Intel Corporation | Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches |
US7647455B2 (en) * | 2004-04-15 | 2010-01-12 | Sony Corporation | Information processing apparatus and method, program, and program recording medium |
JP4345559B2 (ja) * | 2004-04-15 | 2009-10-14 | ソニー株式会社 | 情報処理装置および情報処理方法、並びにプログラムおよびプログラム記録媒体 |
US20060026308A1 (en) * | 2004-07-29 | 2006-02-02 | International Business Machines Corporation | DMAC issue mechanism via streaming ID method |
US7446773B1 (en) * | 2004-12-14 | 2008-11-04 | Nvidia Corporation | Apparatus, system, and method for integrated heterogeneous processors with integrated scheduler |
US7898545B1 (en) | 2004-12-14 | 2011-03-01 | Nvidia Corporation | Apparatus, system, and method for integrated heterogeneous processors |
US7466316B1 (en) | 2004-12-14 | 2008-12-16 | Nvidia Corporation | Apparatus, system, and method for distributing work to integrated heterogeneous processors |
US20060132492A1 (en) * | 2004-12-17 | 2006-06-22 | Nvidia Corporation | Graphics processor with integrated wireless circuits |
JP4810090B2 (ja) * | 2004-12-20 | 2011-11-09 | キヤノン株式会社 | データ処理装置 |
US7353317B2 (en) * | 2004-12-28 | 2008-04-01 | Intel Corporation | Method and apparatus for implementing heterogeneous interconnects |
US8279886B2 (en) * | 2004-12-30 | 2012-10-02 | Intel Corporation | Dataport and methods thereof |
US7246188B2 (en) * | 2005-02-10 | 2007-07-17 | Qualcomm Incorporated | Flow control method to improve bus utilization in a system-on-a-chip integrated circuit |
KR100703709B1 (ko) * | 2005-06-02 | 2007-04-06 | 삼성전자주식회사 | 그래픽스 처리장치와 처리방법, 및 그 기록 매체 |
US20060284876A1 (en) * | 2005-06-15 | 2006-12-21 | Low Yun S | Method and apparatus for programming an input/output device over a serial bus |
US7436412B2 (en) * | 2005-08-24 | 2008-10-14 | Qualcomm Incorporated | Graphics engine with efficient interpolation |
US20070076750A1 (en) * | 2005-09-30 | 2007-04-05 | Microsoft Corporation | Device driver interface architecture |
US20060053212A1 (en) * | 2005-10-28 | 2006-03-09 | Aspeed Technology Inc. | Computer network architecture for providing display data at remote monitor |
US8341360B2 (en) | 2005-12-30 | 2012-12-25 | Intel Corporation | Method and apparatus for memory write performance optimization in architectures with out-of-order read/request-for-ownership response |
KR100678124B1 (ko) * | 2006-01-26 | 2007-02-02 | 삼성전자주식회사 | 화상 통신 단말 및 화상 통신 단말의 화상 통신 데이터처리 방법 |
WO2007138385A1 (en) * | 2006-05-29 | 2007-12-06 | Freescale Semiconductor, Inc. | Method for transmitting data from multiple clock domains and a device having data transmission capabilities |
WO2007138386A1 (en) * | 2006-05-29 | 2007-12-06 | Freescale Semiconductor, Inc. | Method for transmitting data and a device having data transmission capabilities |
US8238333B2 (en) * | 2006-05-29 | 2012-08-07 | Freescale Semiconductor, Inc. | Method for transmitting data and a device having data transmission capabilities |
JP2008021228A (ja) * | 2006-07-14 | 2008-01-31 | Renesas Technology Corp | データ処理装置 |
US8970680B2 (en) * | 2006-08-01 | 2015-03-03 | Qualcomm Incorporated | Real-time capturing and generating stereo images and videos with a monoscopic low power mobile device |
KR100781340B1 (ko) * | 2006-09-18 | 2007-11-30 | 삼성전자주식회사 | 사용자 정의 확장 연산을 처리하는 연산 시스템 및 방법 |
US8134570B1 (en) * | 2006-09-18 | 2012-03-13 | Nvidia Corporation | System and method for graphics attribute packing for pixel shader usage |
KR101079592B1 (ko) * | 2006-11-03 | 2011-11-04 | 삼성전자주식회사 | 디스플레이장치 및 그 정보갱신방법 |
US8819326B1 (en) * | 2006-12-12 | 2014-08-26 | Spansion Llc | Host/client system having a scalable serial bus interface |
US20080186960A1 (en) * | 2007-02-06 | 2008-08-07 | Access Systems Americas, Inc. | System and method of controlling media streams in an electronic device |
US7807914B2 (en) * | 2007-03-22 | 2010-10-05 | Qualcomm Incorporated | Waveform fetch unit for processing audio files |
JP2009009330A (ja) * | 2007-06-27 | 2009-01-15 | Fujitsu Ltd | 情報処理装置、情報処理システム及び情報処理装置の制御方法 |
US8922565B2 (en) * | 2007-11-30 | 2014-12-30 | Qualcomm Incorporated | System and method for using a secondary processor in a graphics system |
US20090228733A1 (en) * | 2008-03-06 | 2009-09-10 | Integrated Device Technology, Inc. | Power Management On sRIO Endpoint |
US8312190B2 (en) * | 2008-03-06 | 2012-11-13 | Integrated Device Technology, Inc. | Protocol translation in a serial buffer |
US8625621B2 (en) * | 2008-03-06 | 2014-01-07 | Integrated Device Technology, Inc. | Method to support flexible data transport on serial protocols |
US20090225775A1 (en) * | 2008-03-06 | 2009-09-10 | Integrated Device Technology, Inc. | Serial Buffer To Support Reliable Connection Between Rapid I/O End-Point And FPGA Lite-Weight Protocols |
US8213448B2 (en) * | 2008-03-06 | 2012-07-03 | Integrated Device Technology, Inc. | Method to support lossless real time data sampling and processing on rapid I/O end-point |
US8312241B2 (en) * | 2008-03-06 | 2012-11-13 | Integrated Device Technology, Inc. | Serial buffer to support request packets with out of order response packets |
CN101246460A (zh) * | 2008-03-10 | 2008-08-20 | 华为技术有限公司 | 缓存数据写入系统及方法和缓存数据读取系统及方法 |
US8810590B2 (en) * | 2008-07-11 | 2014-08-19 | Advanced Micro Devices, Inc. | Method and apparatus for spatial binning on a GPU and global path planning to avoid spatially binned objects |
US8127058B1 (en) | 2008-07-29 | 2012-02-28 | Marvell International Ltd. | System and method of video decoding using hybrid buffer |
DE102008035956A1 (de) * | 2008-07-31 | 2010-02-04 | Nordenia Deutschland Gronau Gmbh | Verfahren zur Herstellung eines Kaschierverbundes für die Bildung hinterspritzter Kunststoffformteile |
US8224885B1 (en) | 2009-01-26 | 2012-07-17 | Teradici Corporation | Method and system for remote computing session management |
US8508542B2 (en) | 2009-03-06 | 2013-08-13 | Apple Inc. | Systems and methods for operating a display |
US8463976B2 (en) | 2009-06-23 | 2013-06-11 | Lg Electronics Inc. | Dual modem device and controlling method thereof |
US8482574B2 (en) * | 2009-10-06 | 2013-07-09 | Nvidia Corporation | System, method, and computer program product for calculating statistics associated with a surface to be rendered utilizing a graphics processor |
US8352661B1 (en) * | 2010-03-24 | 2013-01-08 | Emc Corporation | Data storage systems having seamless software upgrades |
US20120066444A1 (en) * | 2010-09-14 | 2012-03-15 | Advanced Micro Devices, Inc. | Resolution Enhancement of Video Stream Based on Spatial and Temporal Correlation |
JP5528976B2 (ja) * | 2010-09-30 | 2014-06-25 | 株式会社メガチップス | 画像処理装置 |
KR101823125B1 (ko) * | 2011-08-12 | 2018-01-30 | 엘지디스플레이 주식회사 | 입체영상표시장치 |
US8718806B2 (en) * | 2011-09-02 | 2014-05-06 | Apple Inc. | Slave mode transmit with zero delay for audio interface |
US9092305B1 (en) * | 2012-04-16 | 2015-07-28 | Xilinx, Inc. | Memory interface circuit |
JP2013222364A (ja) * | 2012-04-18 | 2013-10-28 | Renesas Electronics Corp | 信号処理回路 |
US8989328B2 (en) * | 2013-03-14 | 2015-03-24 | Qualcomm Incorporated | Systems and methods for serial communication |
GB2544333B (en) * | 2015-11-13 | 2018-02-21 | Advanced Risc Mach Ltd | Display controller |
US10055807B2 (en) * | 2016-03-02 | 2018-08-21 | Samsung Electronics Co., Ltd. | Hardware architecture for acceleration of computer vision and imaging processing |
US11487445B2 (en) * | 2016-11-22 | 2022-11-01 | Intel Corporation | Programmable integrated circuit with stacked memory die for storing configuration data |
JP6979777B2 (ja) * | 2017-03-22 | 2021-12-15 | キヤノン株式会社 | インターフェース装置およびその制御方法 |
SG11201912963SA (en) * | 2017-06-22 | 2020-01-30 | Icat Llc | High throughput processors |
KR102554419B1 (ko) * | 2017-12-26 | 2023-07-11 | 삼성전자주식회사 | 프리페칭된 그래픽스 데이터를 이용하여 타일 기반 렌더링을 수행하는 방법 및 장치 |
KR102521298B1 (ko) * | 2018-02-14 | 2023-04-14 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
JP2019207458A (ja) * | 2018-05-28 | 2019-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及びメモリアクセス設定方法 |
US11966335B2 (en) * | 2021-08-10 | 2024-04-23 | Google Llc | Hardware interconnect with memory coherence |
Family Cites Families (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1206331B (it) * | 1983-10-25 | 1989-04-14 | Honeywell Inf Systems | Architettura di sistema di elaborazione dati. |
US5010515A (en) | 1987-07-28 | 1991-04-23 | Raster Technologies, Inc. | Parallel graphics processor with workload distributing and dependency mechanisms and method for distributing workload |
US5208665A (en) | 1987-08-20 | 1993-05-04 | Telaction Corporation | Presentation player for an interactive digital communication system |
US5047922A (en) * | 1988-02-01 | 1991-09-10 | Intel Corporation | Virtual I/O |
US4951232A (en) | 1988-09-12 | 1990-08-21 | Silicon Graphics, Inc. | Method for updating pipelined, single port Z-buffer by segments on a scan line |
US5005117A (en) | 1988-09-29 | 1991-04-02 | Kabushiki Kaisha Toshiba | Three-dimensional computer graphics apparatus with two-port memory for storing depth information |
JPH07122868B2 (ja) | 1988-11-29 | 1995-12-25 | 日本電気株式会社 | 情報処理装置 |
JP2712131B2 (ja) | 1989-01-23 | 1998-02-10 | 株式会社日立製作所 | 通信制御装置 |
GB8915136D0 (en) * | 1989-06-30 | 1989-08-23 | Inmos Ltd | Method for controlling communication between computers |
US5226160A (en) | 1989-07-18 | 1993-07-06 | Visage | Method of and system for interactive video-audio-computer open architecture operation |
CA2026527A1 (en) | 1989-10-11 | 1991-04-12 | Douglas A. Fischer | Parallel polygon/pixel rendering engine |
JPH0758510B2 (ja) | 1989-10-31 | 1995-06-21 | 株式会社東芝 | 三次元図形処理装置 |
JP2910303B2 (ja) | 1990-06-04 | 1999-06-23 | 株式会社日立製作所 | 情報処理装置 |
US5461266A (en) | 1990-11-27 | 1995-10-24 | Hitachi, Ltd. | Power consumption control system |
US5276836A (en) | 1991-01-10 | 1994-01-04 | Hitachi, Ltd. | Data processing device with common memory connecting mechanism |
JP3059520B2 (ja) | 1991-05-24 | 2000-07-04 | キヤノン株式会社 | データ処理装置及びファクシミリ装置 |
US5493644A (en) | 1991-07-11 | 1996-02-20 | Hewlett-Packard Company | Polygon span interpolator with main memory Z buffer |
JPH05113948A (ja) * | 1991-10-23 | 1993-05-07 | Fujitsu Ltd | データ転送装置 |
EP0549924A1 (en) | 1992-01-03 | 1993-07-07 | International Business Machines Corporation | Asynchronous co-processor data mover method and means |
US5926208A (en) * | 1992-02-19 | 1999-07-20 | Noonen; Michael | Video compression and decompression arrangement having reconfigurable camera and low-bandwidth transmission capability |
JPH05242232A (ja) * | 1992-02-28 | 1993-09-21 | Hitachi Ltd | 情報処理装置及び映像表示装置 |
US5781797A (en) * | 1992-09-30 | 1998-07-14 | Microsoft Corporation | Method and system for configuring device driver by selecting a plurality of component drivers to be included in the device driver |
JPH06131083A (ja) * | 1992-10-15 | 1994-05-13 | Mita Ind Co Ltd | インタフェース切換え装置 |
US5655131A (en) | 1992-12-18 | 1997-08-05 | Xerox Corporation | SIMD architecture for connection to host processor's bus |
CA2109043A1 (en) | 1993-01-29 | 1994-07-30 | Charles R. Moore | System and method for transferring data between multiple buses |
US5596742A (en) * | 1993-04-02 | 1997-01-21 | Massachusetts Institute Of Technology | Virtual interconnections for reconfigurable logic systems |
EP0619548B1 (en) * | 1993-04-06 | 1998-12-02 | STMicroelectronics S.r.l. | Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards |
KR960003651B1 (ko) * | 1993-12-24 | 1996-03-21 | 재단법인 한국전자통신연구소 | 고속 로컬버스용 통합 멀티미디어 보드회로 |
JP2723022B2 (ja) | 1993-12-27 | 1998-03-09 | 日本電気株式会社 | ディスク装置のインタフェース及びその制御方法 |
US5655151A (en) | 1994-01-28 | 1997-08-05 | Apple Computer, Inc. | DMA controller having a plurality of DMA channels each having multiple register sets storing different information controlling respective data transfer |
JPH07225852A (ja) | 1994-02-15 | 1995-08-22 | Fujitsu Ltd | 動画生成方法および装置 |
TW304254B (ja) * | 1994-07-08 | 1997-05-01 | Hitachi Ltd | |
US5787299A (en) * | 1994-09-16 | 1998-07-28 | Philips Electronics North American Corporation | Pin selection system for microcontroller having multiplexer selects between address/data signals and special signals produced by special function device |
WO1996013902A1 (en) * | 1994-11-01 | 1996-05-09 | Virtual Machine Works, Inc. | Programmable multiplexing input/output port |
US5675808A (en) | 1994-11-02 | 1997-10-07 | Advanced Micro Devices, Inc. | Power control of circuit modules within an integrated circuit |
US5561820A (en) | 1994-11-30 | 1996-10-01 | International Business Machines Corporation | Bridge for interfacing buses in computer system with a direct memory access controller having dynamically configurable direct memory access channels |
US5646651A (en) | 1994-12-14 | 1997-07-08 | Spannaus; John | Block mode, multiple access multi-media/graphics memory |
US5805933A (en) * | 1994-12-28 | 1998-09-08 | Canon Kabushiki Kaisha | Image processing apparatus, image processing method and network system |
JP3397487B2 (ja) * | 1995-01-20 | 2003-04-14 | 株式会社日立製作所 | マルチファンクションlsi装置 |
US5644218A (en) * | 1995-02-01 | 1997-07-01 | Superconductivity, Inc. | Protection device for a superconducting coil of a superconducting voltage stabilizer |
US5682513A (en) | 1995-03-31 | 1997-10-28 | International Business Machines Corporation | Cache queue entry linking for DASD record updates |
EP0789882B1 (en) * | 1995-07-21 | 2000-10-04 | Koninklijke Philips Electronics N.V. | Multi-media processor architecture with high performance-density |
US6006318A (en) * | 1995-08-16 | 1999-12-21 | Microunity Systems Engineering, Inc. | General purpose, dynamic partitioning, programmable media processor |
US5819112A (en) * | 1995-09-08 | 1998-10-06 | Microsoft Corporation | Apparatus for controlling an I/O port by queuing requests and in response to a predefined condition, enabling the I/O port to receive the interrupt requests |
US5864704A (en) * | 1995-10-10 | 1999-01-26 | Chromatic Research, Inc. | Multimedia processor using variable length instructions with opcode specification of source operand as result of prior instruction |
US5754801A (en) * | 1995-11-20 | 1998-05-19 | Advanced Micro Devices, Inc. | Computer system having a multimedia bus and comprising a centralized I/O processor which performs intelligent data transfers |
US6289396B1 (en) * | 1995-11-21 | 2001-09-11 | Diamond Multimedia Systems, Inc. | Dynamic programmable mode switching device driver architecture |
US5787291A (en) * | 1996-02-05 | 1998-07-28 | Motorola, Inc. | Low power data processing system for interfacing with an external device and method therefor |
US5822553A (en) * | 1996-03-13 | 1998-10-13 | Diamond Multimedia Systems, Inc. | Multiple parallel digital data stream channel controller architecture |
JPH09259073A (ja) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | 通信制御装置 |
JPH09266282A (ja) * | 1996-03-29 | 1997-10-07 | Fujitsu Ltd | ゲートアレイ装置 |
US5898892A (en) * | 1996-05-17 | 1999-04-27 | Advanced Micro Devices, Inc. | Computer system with a data cache for providing real-time multimedia data to a multimedia engine |
US6192073B1 (en) * | 1996-08-19 | 2001-02-20 | Samsung Electronics Co., Ltd. | Methods and apparatus for processing video data |
US5996058A (en) * | 1996-08-19 | 1999-11-30 | Samsung Electronics Company, Ltd. | System and method for handling software interrupts with argument passing |
JPH10155046A (ja) * | 1996-09-25 | 1998-06-09 | Canon Inc | 画像入力装置及びその制御方法 |
US5781134A (en) * | 1996-10-18 | 1998-07-14 | Samsung Electronics Company, Ltd. | System for variable length code data stream position arrangement |
US5898897A (en) * | 1996-10-18 | 1999-04-27 | Samsung Electronics Company, Ltd. | Bit stream signal feature detection in a signal processing system |
US5949410A (en) * | 1996-10-18 | 1999-09-07 | Samsung Electronics Company, Ltd. | Apparatus and method for synchronizing audio and video frames in an MPEG presentation system |
US5926187A (en) * | 1996-10-18 | 1999-07-20 | Samsung Electronics Co., Ltd. | Video interface and overlay system and process |
US5977997A (en) * | 1997-03-06 | 1999-11-02 | Lsi Logic Corporation | Single chip computer having integrated MPEG and graphical processors |
US6311258B1 (en) * | 1997-04-03 | 2001-10-30 | Canon Kabushiki Kaisha | Data buffer apparatus and method for storing graphical data using data encoders and decoders |
JPH1169351A (ja) * | 1997-08-22 | 1999-03-09 | Hitachi Ltd | 画像符号化方法及びその装置 |
US5999730A (en) * | 1997-10-27 | 1999-12-07 | Phoenix Technologies Limited | Generation of firmware code using a graphic representation |
US6078339A (en) * | 1998-02-10 | 2000-06-20 | Intel Corporation | Mutual exclusion of drawing engine execution on a graphics device |
US6154465A (en) * | 1998-10-06 | 2000-11-28 | Vertical Networks, Inc. | Systems and methods for multiple mode voice and data communications using intelligenty bridged TDM and packet buses and methods for performing telephony and data functions using the same |
US6167465A (en) * | 1998-05-20 | 2000-12-26 | Aureal Semiconductor, Inc. | System for managing multiple DMA connections between a peripheral device and a memory and performing real-time operations on data carried by a selected DMA connection |
AU4723699A (en) * | 1998-06-25 | 2000-01-10 | Equator Technologies, Inc. | Processing circuit and method for variable-length coding and decoding |
US6347294B1 (en) * | 1998-09-22 | 2002-02-12 | International Business Machines Corporation | Upgradeable highly integrated embedded CPU system |
US6535505B1 (en) * | 1998-09-30 | 2003-03-18 | Cisco Technology, Inc. | Method and apparatus for providing a time-division multiplexing (TDM) interface among a high-speed data stream and multiple processors |
US6434649B1 (en) * | 1998-10-14 | 2002-08-13 | Hitachi, Ltd. | Data streamer |
US6347344B1 (en) * | 1998-10-14 | 2002-02-12 | Hitachi, Ltd. | Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor |
US6608625B1 (en) * | 1998-10-14 | 2003-08-19 | Hitachi, Ltd. | Three dimensional graphic processor |
US6560674B1 (en) * | 1998-10-14 | 2003-05-06 | Hitachi, Ltd. | Data cache system |
US6041400A (en) * | 1998-10-26 | 2000-03-21 | Sony Corporation | Distributed extensible processing architecture for digital signal processing applications |
US6262594B1 (en) * | 1999-11-05 | 2001-07-17 | Ati International, Srl | Apparatus and method for configurable use of groups of pads of a system on chip |
-
1998
- 1998-10-14 US US09/172,286 patent/US6347344B1/en not_active Expired - Lifetime
-
1999
- 1999-10-14 TW TW088117910A patent/TW460789B/zh not_active IP Right Cessation
- 1999-10-14 WO PCT/JP1999/005659 patent/WO2000022536A1/en active Application Filing
- 1999-10-14 JP JP2000576375A patent/JP2002527824A/ja active Pending
-
2001
- 2001-02-05 US US09/777,003 patent/US7272670B2/en not_active Expired - Fee Related
-
2004
- 2004-06-15 US US10/867,868 patent/US20040255058A1/en not_active Abandoned
-
2006
- 2006-03-13 JP JP2006068018A patent/JP4451853B2/ja not_active Expired - Lifetime
- 2006-10-30 US US11/589,695 patent/US7457890B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2000022536A1 (en) | 2000-04-20 |
TW460789B (en) | 2001-10-21 |
US6347344B1 (en) | 2002-02-12 |
JP2002527824A (ja) | 2002-08-27 |
US7457890B2 (en) | 2008-11-25 |
US20040255058A1 (en) | 2004-12-16 |
JP2006179028A (ja) | 2006-07-06 |
US20070130401A1 (en) | 2007-06-07 |
US7272670B2 (en) | 2007-09-18 |
US20040221071A1 (en) | 2004-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4451853B2 (ja) | 統合マルチメディアシステム | |
JP4451870B2 (ja) | データ転送スイッチ | |
JP3786913B2 (ja) | 3次元グラフィックプロセッサ | |
JP3848536B2 (ja) | データキャッシュシステム | |
US8098255B2 (en) | Graphics processing system with enhanced memory controller | |
US9214007B2 (en) | Graphics processor having unified cache system | |
US9720842B2 (en) | Adaptive multilevel binning to improve hierarchical caching | |
WO2000000887A1 (en) | Method and apparatus for transporting information to a graphic accelerator card | |
US9098383B1 (en) | Consolidated crossbar that supports a multitude of traffic types |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4451853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |