TW209288B - - Google Patents
Download PDFInfo
- Publication number
- TW209288B TW209288B TW081108852A TW81108852A TW209288B TW 209288 B TW209288 B TW 209288B TW 081108852 A TW081108852 A TW 081108852A TW 81108852 A TW81108852 A TW 81108852A TW 209288 B TW209288 B TW 209288B
- Authority
- TW
- Taiwan
- Prior art keywords
- image
- fib
- pixel
- images
- display
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
Description
209^88 A6 B6 經濟祁中央標準局®:工消費合作社印製 五、發明説明(1 ) 1 .琎明之镅城 本發明係闞於一種依據多重獨立資訊源,處理,產生及 合併多重影像之結構及方法。 本發明特別掲示一種结構及方法,提供並行處理路徑, Μ支援多重影像產生之獨立處理。本發明另提供一種结構 及方法*使能依逐個像素基礎,合併此等多重合成影像, 而不影響或降低並行處理路徑之性能。 2 .背暑蓄訊 罨腦技術由於_加處理能力而降低成本,而已變為具有 重大意義之方面•首推多媒體方两。多媒體包含來自多種 來源之圈形及(或)文字影像在顯示器上之協調顳示。此等 來源可包括全活動實況視訊,^自另一圃形子系统之外部 RGB視訊源,可包含諸如輪廓圖或》療影像資訊等項目之 資訊數據庫,或可提供轚納或笛達資訊之前端處理子糸統 。由每一來源所收到之資訊可用Μ造成單一影像或多重影 像。由每一來源所收到之資訊*在予Μ顯示前•可能霈要 不同曆次之處理。 產生及處理來自不同來源之多重影像,其問題之一 *為 無明確界定之逋當方法或结構。產生及處理多簠來源常可 能有單一處理路徑所無法支捶之性能擗求。例如,單一處 理路徑可能無法達到全活動視訊及更新轚納顧示之實時需 求。由於很多顯示影像,諸如聲納顯示,為自始至终予Μ 積分,故其箱要連續之處理。造意味可能未顯示《纳顯示 ,但其仍需要相同虽之處理。 (請先閲讀背面之注意事項再塡寫本-W) -丨裝· 訂· ”泉. 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公货) 81.10.20,00( A6 B6 2〇92S8 五、發明説明(2 ) (請先閲讀背面之注意事項再項寫本$) 另外*無明確界定之遘當方法及闞釋此等多重產生之影 像應如何合併為單一顬示影像。一般為,此等影像係予連 續分e至螢幂之不同部份予以顧示,或在有些情形,可彼 此重墨。如果影像重疊,通常限制於矩形區域(通稱為” 視窗”)。在大多數此等情形,合併多重影像之複雑性直 接影響糸统之總合顯形性能。 因此遴於提供一種结構及方法,μ供獨立及同g處.理及 顯示多重圔形影像。也宜於有7*種方法,κ供在圼現一個 Μ上之影像時,確定顯示一視訊影像之那些像素。 發明之目的 因此,本發明之一項目的為提供一種用Μ處理,產生及 合併多重影像之结耩及方法。 本發明之另一目的為提供一種用以依逐個像素基礎合併 影像之结構及方法,而不影響糸統性能。 本發明之又一目的為提供一種在並行處理路徑處理圈形 影像之结構及方法。 發明之槪述 經濟部t央標準局S工消費合作社印製 將為顧而易見之此等目的及其他諸多特色•係由視訊插 入處理系統(Video Insertion Processing System,簡稱 VIPS)结構所達成*此糸統结構提供一種横姐式及並行之 圖形處理方法。使用一核心姐之黼形棋組,可滿足很廣範 園之圈形處理需求。提供支捶獨立躕形路徑之能力,可藉 Μ對所增加之每姐國形’使性啤增加N倍。使用獨立之圖 形路徑,也增加糸铳符合實時響應需求之能力。 -4- 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐) 81.10.20,000 Α6 Β6 2〇9ώΒΒ 五、發明説明(3) (請先閲讀背面之注意事項再填寫衣I) - -I ί._ VI PS结構之闞鐽為能使來自多框埋衢器之影像合併為單 一顧示影像。最後之影像為依據像素儍先次序選擇每一像 素源之结果。這使圓形糸統具有影像簠叠*墊底,合併及 .- -' .... 皤藏之能力,而不論形狀及大小。一種並行管線式方法使 VIPS結構能依逐倨像素為基礎*合併由不間圓形路徑所產 生之多重影像,而不降低總糸统性能。 附圖之簡要說明 圖1為一種代表性鬮形顯示系統之方塊圖。 圖2為顧示記憶器之示意圈。 圈3為基本視訊插入處理系統之方塊圖。 圖4為一種雙緩銜VIPS實施之方塊圔。 圈5為一種具有雙練衝之VIPS實施之方塊鼷。 画6為框插入緩衝器之方塊_。 圖7為方塊圖,示在合併《程中:影像數據之流勡。 圖8為一種雙DIP賁施之’方塊圓。 圖9為包括NTSC視訊處理之VIPS之方塊鼷。 較佳實施例之說明 本發明之較佳實施例為结合於一棰利用工樂檷準VME及 VSB匯流排之窜腦糸统。說明VME及VSB睡流排為超出本 發明之範圃,由下列刊物可獲得另外之資訊= VME匯涑排 規格說明手冊,修訂版C.1 ,1985年10月,及VSB匯流排 經濟部中央標準局8工消費合作社印制^ 規格說明手冊,修訂販C, 1986年·1·1月,二者均為可由 Motorola Corporation瞒得。VME及VSB匯流排之主要功 用為提供可供糸統間通信用之高速數撺轉移匯流排。 81.10.20,000 本纸張Α及適用中國國家標準(CNS)甲4規格(210 X 2耵公釐) 209 滅 Α6 - Β6 五、發明説明(払) 在圖1中所示之方_顧示一代表性國形處理系統。一圓 形處理糸統10通常分為四涸由功能方塊12,14,16及18所 表示之個別區段。主處理樺12負資發生圖形命令至包括方 塊14,16,18及19之顯示產生路徑。將行發至顯示產生路 徑之圖形命令,其曆次依應用而定。所發出之圖形命令可 存在於通稱之高階顯示語言,諸如GKS, PHIGS,或基本豳 形原始語言。主處理櫬12控制糸統之纗圓形流動。依載入 及糸统需求而定,一單一主處81拥12可處理多重應用,或 者可存在多個主處理櫬 > 各處理一單一應用。在較佳寘施 例,主處理機可為Radstone.Technologies所發售之一種 CPU-3A處理機。 顬示器界面處理機14負貴主$理機12與顬示產生路徑間 之交接。它也負貴在顯示產生路徑處理供一種或多棰應用 之命令。顬示器界面處理機14解釋來自主處理桷12之圖形 命令。它響應此等命令而執行一般目的及影像導向之計算 。由此等計算,顧示器界面處理桷14更新並且操控顧示記 憶器16中之圖形影像。它也產生或接收視頻同步信號,Μ 保持螢蒂更新。 顯示記憶器16保持一值,供將行在顯示監視器19上顯示 之画形影像之所有像素。所保持之每一值之範園·將依顧 示記愤器16深度"Ζ”而定。各晒形糸统之深度Ζ可不同。 顯示記憶器之深度為顬示記憶器·所支援之位元平面數。每 一位元平面將Μ顯示監視器19之X, Υ位元大小作為最小值 。位元平面上之每一位元將包含在顧示監視器上所顧示影 -6 - 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公釐) (請先閱讀背面之注意事項再塡寫本頁) -丨裝- 訂. 經濟部中央標準局5Κ工消費合作社印製 81.10.20,000 A6 B6 2094B8 五、發明説明(5 ) (請先閲讀背面之注意事項再填寫本頁) 像之一部份。每一像素.之值沿黷示記憶器16之Z空間予K 儲存。要存取一特定X, Y像素值,將並行存取所有位元平 面,獲得或修改每一平面上之對應X, Y位元值。钃2示顯 示記憶器16之示意圓。在此實例,在X方向有X像素*在 Y方向有Y像素•並且Z表示顯示記憶器之位元平面數或 深度。 謫回頭參照圈1 ,數位類比轉換器(Digital to
Analog Converter,簡稱DAC)18»係由理輯所構成’此理 輯自顯示記憶器16取得數位输出,並將此等數位嫌入轉換 為將會驅動顯示監視器19之紅及韓類比信號。DAC 18也驩 動糸统之視訊計時。 圖3中示視訊插入處理糸統;基本構形。主處理機12負 貴發出圖形命令至顬示產生路徑上之一髑或多個顯牟器界 面處理桷14。至顧示產生路徑之界面為在主處理檐12與顧 示產生路徑之間提供專用匯’流排之VSB匯流排302上。在 此匯流排上所產生之通信將不會影響V ME匯流排3 04上之 匯流排通信或受其所影響。VSB B 302允許每一 VSB有多 重主機。在VIPS,Μ較高性能横姐替換或另增加若干並行 處理機,可藉以增加主處理桷12性能。 經濟部中央標準局8工消費合作社印製 如Μ上所述,顧示器界面處理機14使糸統具有圃形機。 它在VSB匯流排302上接收來自主處理機之命令。顧示器 界面處理櫬(Display Interface 'Processor,簡稱 DIP)14解釋,執行並響應此等主命令。由此等命令’ DIp 14將會更I並處理保存在其顯示記惽器中之數位影傕。依 ** 7 - 81.10.20,000 本紙張尺反適用中國國家標準(CNS)甲4規格(2丨〇 X 297公釐) Α6 Β6 五、發明説明U ) 糸統需求而定,系統Ψ.可能有$_DIP模姐14。DIP設計
4MMMMU 也支援多重顯示記憶器。除了更新及處理顧示記憶器中之 ----,·跨· ·***"'**·*· 影像外,DIP 14也依據數位類比轉換器18所產生之糸统視 訊計時而保持外部視訊同步。 框插入緩衝器(Frame Insertion Buffer,簡稱FIB)模 姐310作用如供VIPS顯示產生路徑之顆示記憶器16。糸統 中FIB模姐310之數依應用需求Μ及每一 FIB棋姐31Q上 所提供之記憶量而定。FIB 310之最低蒲求為產生一值, 供顧示監視器19上之所有像素(圖1)。 FIB 310提供二界面。第一界面支援自DIP 14存取,以 提供一路徑供DIP棋姐對FIB 310存取。第二界面用以烴 由DAC 18支援顯示監視器19之琴幕更新。 經濟部中央標準局8工消費合作社印製 (請先閲讀背面之注意事項再蜞寫本頁) 數位類比轉換器18產生供整個系统之視訊計時。由此項 計時,便可使顯示產生路徑上在產生螢華更新時所用之資 訊涉及之所有元件保持在同'步。在螢幕更新時,DAC 18接 收一代表將行顯示之影像之數位像素數據流。數位像素數 據流為糸統中所有FIB綜合之结果。所接收之每一像素將 為若干位元深。此值必須予以轉換為三強度層次,用Μ產 生供顯示監視器之紅,綠及藍類比信號。此係藉像素值通 遇一·基本上為三個隨始存取記憶器(radom access menory,簡稱 RA Μ)之彩色檢査表(cοor 1 οok-up tab丨β , 簡稱CLT)所完成。三個RAM各專·供紅’綠或籃類比信號。 在強度轉換後,DAC利用此等值產生類比信號。DAC 18在 VME匯流排304上通信,因而任何主處理櫬12均可對其存 -8- 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公货) 81.10.20,000 A6 B6
2〇9^B 五、發明説明(7 ) (請先閲讀背面之注意事項再f本頁) 取。 丨裝, 在很多應用上,需要雙重緩衢Μ消除閃變。當大量像表 值在監視器所顯示之影像内閃變時,便可能出現閗變。雙 重級衝也用Μ棋擬影像在監視器之瞬變。舉例而言,假定 一圖形影像目前存在於圃4中之FIB HI 400,並且顯示於 監視器上。該鬮形影像利用監視器之全螢幕大小,並需要 FIB 400之全螢幂深度。主處理櫬12於是發出命使圖形卷 下至一新位置。由於大量之數_,如果DIP 14嘗試修改 FIB #1 40 0内之影像,監視器上之影像或許將會出現閃變 。不遇*如果DIP 14首先在FIB #2 402建立新圃形影像, 然後將監視器输人由FIB ttl 400切換至FIB #2 402,監視 器上之更新則將出琨為瞬時。寧要求顳示產生路徑能在產 生影像時,選擇DAC 18使用何一FIB。 經濟部中央標準局®:工消費合作社印製 例如,如果需在圖形影像頂部顯示目標資訊,而圖形影 像佔取FIB之全深度,則將霈要另一 FIB棋姐404 Μ使目 標資訊保持如鬮5中所示。在螢幂更新時,系統必須選擇 有效圖形影像及目標資訊,Μ造成一單一影像。由於圈形 影像之選擇係依FIB基礎所完成,故必須依逐涸像素基礎 完成目檷影像與酾形影像之選擇。由於目檷位置可連續更 新/移動,故必須在螢幂更新循環時發生圆形影像或目檷 影像之像素選擇。如果FIB #3 404中之像素等於零,則應 顯示圄形影像中之對懕像素。如果FIB H3中之像素不等於 零,則應顧示來自目禰影像之像素°如前所述,此種應用 需要一棰合併,Μ完成圖形影像之框媛衝器選揮,Μ及逐 -9 一 81.10.20,000 衣纸張尺度適用中國國家標準(CNS)甲4规格(210 A6 ________ - B6 五 '發明説明(8 ) (請先閲讀背面之注意事項再塡寫本.S) 個像素合併Μ包括目棒資訊。’ 現將說明合併影像之《程。在有些應用,一單一 ΡΙΒ可 能不提供位元平面,Μ非裤埭性方式支援希望之影像。在 在此情.形出現時,必須依逐個像素基礎確定影像。在先前 實例中,一有目檷資訊之FIB始終重叠其他含有園形影像 之FIB °重疊或墊底需要在二FIB输出合併時,依逐個像 素基礎完成像素選擇。 另外,像素選擇之基礎必須S*充超過檢査一像素之值是 否如上述簡單重疊實例等於零。使此像素定址之一種方法 為對影像中之每一像素值指定一優先次序。儍先值然後確 定將那些像素顯示於顯示監視器上。指定儍先值之算法依 特定應用之FIB模姐之設計而考。 如圖6中所示,每一FIB模組803包括一框緩衝器804 ,局部影像緩衝器805 ,一像素合併緵衝器806 ,一儍先 分配緩衝器807 ,一像素输入界面800及一像素输出界面 802 。在合併順序中,將比較每一局部影特定(X, γ)位置 之每一像素之優先次序。對一特定(X, y)位置,具有較優 先值之像素可重疊所有具有較低優先次序之像素,並且顯 示於顯示監視器上。如在二不同局部影像805在同一 (X,Y)位置之二像素具有相同優先次序,則顧示FIB棋姐 上所包含之較靠近DAC之局部影像。 經濟部中央標準局®:工消費合作社印製 如前所述,來自FIB棋姐之厣部影像必須在某處予Μ合 併。陳FIB棋姐數增加.合併變為更複雜。顬然,在一單 點執行8 FIB系統合併之I/O及理輯量將會不通宜。 -10- 81.10.20,000 本紙張又度適用中國國家標準(CNS)甲4規格(210 X 297公货)
五、發明説明(9 ) 經濟部中央標準局8工消費合作社印製 VIPS结構提供一種將烏部影像合併在一起之獨特方法。 VIPS分配合併至每一 FIB模姐。在每一 FIB横姐,FIB將 執行其局部80 5與來自像累_入界面802之输入外部影像 之合併。输入之外部影像在高度,寬度及深度上均與局部 影像相等。它也與局部影像相似•對每一像素指定優先次 序。FIB將根據依懕用而定之算法,比較來自局部影像 805之像素(X,Y)之優先次序及输入影像外部影像之像素 (X, Y)之儍先次序。所選擇之#素及其相翮儍先次序之姐 合將予綜合,Μ產生一與局部影像高度,寬度及深度相等 之输出外部影像。該外部影像予Κ綜合在像素合併緩衝器 806 ° 現將參照圓7說明VIPS合併If序。在開始螢慕更新時, 具有最高ID 9 00之FIB開始移出其局部影像。由於其输入 外部影像不逋用,此局部影像在其傅至次一 FIB 902時, 將保持完整。FIB 902使其局部影像與來自FIB 900之输 入外部影像合併。假定其餺二時鐘循環將像素數據亦即局 部影像自FIB 900轉移至FIB 902 。如果FIB 900及FIB 90 2同時開始將像素數據移出,FIB 9 00之像素(X, Y + 2)將會與FIB 902之像素(X, Y)比較。由於進行比較而 在每一 FIB所引起之二時鐘搪環延遲·故每一 FIB必定延 遲其局部影像產生若干時鐘循瓌。對每一 8 FIB糸統,該 項延遲等於(7-FIB ID)x 2 。轨行此項延邇,每一 FIB便 會使其局部影像之像素(X, 输入外部影像之像素 (X, Υ)合併。 -11- 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公坌) 81.10.20,000 (請先閲讀背面之注意事项再場寫本·κ} ,裝· •11. 4. A6 B6 五、發明説明(⑴) Μ —可能之合併過_為例,輿一籯叠視窗影像#2之視窗 影像#1鼷連之所有像素將予指定最高儍先。如果Κ後希望 視留影像#2重β視窗影像m,則增加視留影像U2之優先而 減低影像#1之優先。在螢幕更新過程中*來自視窗影像 #2之像素將先於來自視窗影像tfl之像素被選擇。所有此等 影像中之背景或未使用像素也必須指定優先次序。此等像 素在重《設計中應予指定最低優先。埴將允許顯示二裨窗 影像之所有有效像素。 如果在一特殊之應用,一影像將予皤藏,該影像之優先 次序可降為低於另一 FIB棋姐之背景影像之優先次序。 使用上述之合併技術,合成之螢幕更新包含一種依據儍 先方案之逐個像素基礎之FIB _姐输出之合併。對PIB中 之每一像素指定優先值,合併將允許影像重疊其他影像或 置於其下,而與該影像位於低一 FI3無關。允許對每一個 別像素指定優先,一影像便可視為一單一游檷或行,或其 可為整個框緩衝器。 經濟部中央標準局8工消費合作社印製 VIPS结構之很多系統方面為高度依應用而定。所需要之 FIB之量,儍先次序之數,K及在每一 piB使用之顯示記 憶器之數量。任何PIB上所包含之顧示記憶器之數量為不 受限制。不過,FIB必須能造成一種將會在高度,寬度及 像素深度支援糸统螢幕解像度參數之局部影像。局部影像 實際為在螢幂更新時所產生之數·位像素位元流。像紫數據 MM行移出框緩衝器,此處Μ為顯示監視器上之可見行數 。每一行將包含Ν列,此處Ν為顯示監視器上之可見列數 81.10.20,000 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) C.1 A6 __________B6 五、發明説明(1 1 ) 。在顯示監視器上之所有MXN嫌素位置均必須產生一像素 值。在大多數圃形糸統,一般所稱之此像素位元流或局部 影像通常將直接傳至RAMDAC或D/A轉換器。 在一種單一 FIB構形,输出之外部影像將會直接傳至供 D/A轉換之DAC棋姐18。输入之外部影像將強制為零或不 逋用。因此,整個局部影像將傳至DAC棋姐K供顯示。如 果如圏6中所示,將另一 FIB 780加至該糸統*其输出外 部影像782將會嫌人原來FIB 803之输入外部影像802 。 如果增加另外之FIB ,它們將予相同方式連接。FIB本身 提供使FIB之局部影像805與_入之外部影像合併,以及 输出合成之影像傳至DAC或另一 FIB横姐所必要之硬體。 適當利用優先次序》FIB之位零便不限制其局部影像在系 統重叠/墊底設計中之位置。
由於DAC控制為在局部影像產生時發生·亦即像素數據 移位,故必須知道糸統中之’最大FIB數。如果DAC需在時 鐘循環T開始接收局部影像,它必須要求在時鏡循環 T-(2 MAX t2)產生局部影像,此處MAX為系統中最大《之 FIB 。這將允許足夠時間供局部影像流《每一 FIB棋姐。 為使VIPS系統逋當執行,必須在系统中增加可能之最多 FIB 。不過,FIB之ID被要求Μ最低者開始,並逐步進行 。例如,一糸铳所界定之最大FIB數為8 ,而壜加之FIB 數為6 ,增加之FIB之ID應為〇至·5°ΡΙΒ ID也必須為埋續 而不分段。此項特色允許隨發生在鏈結尾之所有增加或刪 除而增加或自該鏈刪除F I B。 -1 3 _ 本紙張度適用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.10.20,000 (請先閲讀背面之注意事項再填寫本頁) _裝· 訂. 經濟部中央標準局員工消費合作社印製 A6 B6 2〇9^a 五、發明説明(12 ) DAC及所有FIB之垒少一部份必須保持同步。FIB必須 保持與DAC同步之部份為產生局部影像並使局部影像與输 入外部影像合併之理輯。不《•並不裔要更新及修改FIB 框緩衝器之DIP保持與DAC同步。使用VRAM完成框媛衝器 ,Μ支援框嫒衝器之此二非同步需求。VRAM可視為一種雙 埠裝置。它包含一 DRAM界面及一半行數據嫒衝器界面。 VRAM具有一項允許數據在DRAM之任何行與串行數據谖銜器 間往返轉移之特色。數據一經,移至串行數據鍰衝器, DRAM界面及串行數據緩衝器均可同時非同步彼此存取。這 允許DIP横姐在局部影像產生理輯對串行數據緩衝器界面 存取之同時,對DRAM界面存取。 雖然DIP處理機不必保持與DAC同步,但其負貴在適當 時間將DRAM啟動至串行數據暫存器。為使其遽當執行此等 轉移,DIP之_形處理機必須監控IjSYNC, VSYNCM及依據 顬示器CRT (陰極射線管)之視訊時鐘循環。FIB模姐將自 DAC模姐接收此等信號。FIB將如上述依據FIB横組ID顯 示此等信號若干時鐘循環,並將其傳至DIP横姐。 傳至DAC棋組之最後合成影像為來自每一FIB棋姐之所 有局部影像之綜合。在此最後影像中所界定之此等像素值 ,即為用以產生RGB視頻信號傅至顧示監視器者。因此, 在產生局部影像時,所有FIB横姐必須使用同一彩色表將 數位像素值轉換為類比信號。換言之,如果FIB «1及FIB #2要顯示紅色,局部影像中之像素值應為供該二FIB之相 同值。在現今所有之很多D/A轉換器,存在有一彩色檢査 -14- 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公货) (請先閲讀背面之注意事項再填寫本頁;ί 裝_ •ΤΓ· 經濟部中央標準局S工消費合作社印製 81.10.20,000 五、發明説明(13 ) 表(CLT) 色強度。 際彩色之 統將會提 RAHDAC時 三個8位 信號。 假定一 平面供游 位元為在 將像素值變換.為供紅,‘ Μ及 這允許在最後影像像素值與 單一變換。依據8位元深度 供256種獨特之可用彩色。 ’便通過三涸個別CLT轉變 元值將驅動三個D/A轉換器 FIB在其框緩衝器包,8位 標使用,而其他7位元平面 游檷位元平面有效.,其俾7 表示在8位元所可能之256 較”。這 彩色值。這假定一單一彩色供游標而 Α6 Β6 綠類比信號之個別彩 在顯示監視器所見實 像素產局部影像之糸 在此8位元值通過一 為三偁8位元值。此 產生紅,綠及藍類比 t 之 注 項 再 堉 寫 本 -頁 經濟部中央標準局β工消費合作社印製 翮|以及在游標位元平面 像。可在RAMDAC中之DAC 值,但其將限制糸統可用 之不同FIB ,使二影像保 平面•並且RAMDAC用以將 有游標及數據影像之FIB 間,在彩色轉變上將會有 可採取其他棰棰方法, 不同樣具有適應性及通用 之影像及1位元游標之情 彩色,代之為傳送原來之 型式代表希望之游標彩色 為不作用時 達成將此犁 彩’色為1 2 9 持在單一框 像素值轉換 與具有相等 所衝突。 此等方法不 性。例如, 形。由於下 8位每,故 。這仍然限 元平面,並 供數據使用 位元基本上 彩色值將僅 與其他7位 ,1 2 8彩色 式轉換為實 。如果在同 緩衝器各利 為《際彩色 4位元影像 且1位元 。如果一 為”不計 產生129 7Π平面無 供數據影 際之彩色 一系統中 用4位元 值•則在 之FIB之 如CLT法昂貴,但其 假定FIB保持7位元 7位元不影W游檷之 可強制固定之8位元 制特定之FIB於產生 裝 訂 -1 5 - 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公坌) 81.10.20,000 經滴部中央標準局Β工消費合作社印製 A6 __B6_ 五、發明説明(14) 可能之129彩色,但蔣.允許可用參統彩色之數保持在256 。這使此待定應用之彩色轉變自R AMD AC改變至支援該項應 用之FIB。 局部影像之產生,Μ及對局部影像中每一像素指定優先 次序之算法,也為高度依應用而定。一種方法為一框鑀衡 器之整個視窗或有效影像指定一單一優先次序。框緩衝器 之背景或未使用部份可予設定為一不同優先次序。基本算 法為如果像素值為零•則像素指定背景優先次序。如 果像素值非零,則像素予K指定框緩衝器優先次序。在此 實例,這將意味由單一 FIB所產生之局部影像將僅有二優 先次序。這在大多數應用將為適當。 如果必要增加圖形處理能力早速度,可如圖8中所示完 成該结構為有一第二顯示器界面處理600 。只要懕用可予 以分隔,以供分配處理,這將使系铳之圃形處理性能倍增 。二不同FIB 400及402之合併也將藉優先設計予以處理 Ο 以上结構之另一項添加,可為如豳9中所示之NTSC (檷 準廣播視訊)數位轉換。這可供特定目檷之目視接觸使用 。NTSC數位轉換锯要專用圖形處理路徑,Μ符合實時更新 需求。依據視訊_入之數位影像將在一專用之框緩衝 器702予以姐合。由於數位化影像為連績更新,不影響糸 统中任何其他圔形處理或受其所影響,故顯示數位影像無 需構堦或組合時間。數位影像將依其指定之優先次序立即 出規或消失。 本紙張尺及適用中國國家標準(CNS)甲4规格(21〇 X 297 H ) 81.10.20,000 (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 A6 _____._B6_ 五、發明説明(Ί 5) (請先閲讀背面之注意事項再場寫本頁.) 有一種模擬環境,可能宜於在Ζ空間保持256層次。例 如,一輛坦克可能出現漸潇通過森林。。森林或景覼勝會 出現於一框緩衝器,景覼中之每一影像依其深度位置而有 不同之優先次序。坦克影像可保持在另一框緩衝器。坦克 影像將依坦克之相對深度位置而改變其優先次序。這意味 保持景觀影像之FIB可產生像素優先次序為〇至255之局 部。Μ上二方法可視為端情形。有幾種中間情形可利利 V IPS之適應性。 FIB棋姐所支援之另一特色為通遇方式。這允許FIB横 組防止其局部影像與输入之外部影像合併。输入之外部影 像將通過PIB横姐而不予修改。此增加之特色在雙重緩衝 時極為有用。利用此一特色,谭減低糸統所必要之儍先次 序數之需求。它也允許隱藏影像,而同時圖形處理機在框 鍰衝器構成影像。在影像完成後,遇過方式一中止作用, 影像可立即出現在顯示監視’器上。 經濟部中央標準局员工消費合作社印製 VIPS所提供之另一優點為一種餚存某些或所有所顯示影 像而不影《顯示產生路徑性能之方法,此方法有時稱作透 明硬拷貝(transparent hard copy,簡稱 THC)°THC 棋姐 將接收與DAC 18相同之數位像素數據流。此種數位像素數 據流代表顯示於糸統監視器上之«際影像。當螢幂更新時 ,THC可將像素數據順序儲存至記憶器中*稍後由一主處 理桷予Μ讓出。為補償在DAC CLT所作之任何轉變,可將 CLT加至THC ,而於將數據在THC存人至RAM時使用。 THC將有一啟動信號,以截留及保持一單一框,直到其再 81.10.20,000 本紙張又度適用中國國家標準(CNS)甲4規格(210 X 297公货) Λ6 - Β6 五、發明説明(16) 次重新啟動。主處理機然後可在VME匯流排對THC模組存 取Μ讀出影像。使用一種供硬拷貝之數位技術便減少誤差 之可能性。 本發明業已參照一較佳實施例予Μ說明,但精於此項技 藝者將會瞭解,不偏本發明之精神及範圍*可作成各種修 改。本發明之模組及適應性允許不同之構形Κ符合特定需 。因之,本發明之範圍將僅如後附申請專利範画中所閜者 所限制。 (請先閲讀背面之注意事項再填寫本頁) -丨裝. 訂. 經濟部中央標準局員工消費合作社印製 -18- 81.10.20,000 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐)
Claims (1)
- C7 D7 經 濟 部 中 央 標 準 局 Ά 工 消 費 合 作 社 印 製 六、申請專利範園 1 . 一種視 示器者 主處理 界面處 _顧示器 框插入 器及用 位類 數據逐 2. 根據申 ,用Μ 3. 根據申 衝器, 4. 根據申 面處理 5 . 根據申 衝器, 6 . 根據申 媛衝器 7 .—種用 據合併 提供Ν 對每一 訊處理 ,包含 機裝置 理機; 界面處 縵衝器 Μ依逐 比轉換 個像素 請專利 接收來 請專利 用以儲 請專利 桷裝置 請專利 用从儲 請專利 逐涸像 以使儲 之方法 個框插 局部影 糸統,供整合多寧跚形應用至單一視訊顯 用Κ依據事件而發出控制命令至顯示器 理機裝置 裝置,用 個像素基 裝置*用 轉換為類 範匾第1 自多個來 範画第1 存代表多 範圍第1 ,用Μ保 範圍第4 存代表多 範圍第5 素執行數 存於Ν涠 ,包含下 入緩衝器 像中之每 *用Μ保持 以為視訊處 礎合併影像 Μ將表示將 比信號,Μ 項之糸統, 源之事件。 項之系統, 偁影像之數 項之糸統, 持覌訊同步 項之糸統, 個影像之數 項之系統· 據合併之裝 框插入媛衝 列步味: 視訊同步; 理系統提供顬示記憶 ;以及 予顯示之視訊信號之 驅動一顯示器。 另包括多涸主處理機 另包括多僩框插入緩 據。 另包括多僩顯示器界 〇 另包括多個框插入緩 據。 另包括不管框插入姐 置。 器代表N個影像之數 各產·生一局部影像; 像累指定一儍先數1-N 將局部影像數據自第N框緩衝器傅至第N + 1框緩衝器; -19- 本紙張尺度適用中國國家標準(CNS)甲4規格(210 X 297公釐) 81.9.10,000 (請先閲讀背面之注意事項再墦寫本頁) 丨裝_ 六、申請專利範固 依逐個像素基礎比較來自第N框緩衝器之局部影像數據 及第N + 1框鍰衝器中之局部影像數據; 依據優先算法使來自該二框嫒街器之局部影像數據合併 % 將合併之數據分配至次一框緩衝器;Μ及 重複比較,合併及分配步驟,直到所有框緩衝器中之所 有數據均已合併。 8. 根據申請專利範画第7項之方法《其中上述比較步软包 含逐個像素比較框緩衝器中每一行及列中每一像素之優 先次序。 (請先閲讀背面之注意事項再堪窵本貧) 丨裝, 訂 經濟部中央標竿局R工消費合作社印製 -Τ · -20- 本紙張尺度適用中國國家標準(CNS)甲4规格(210 X 297公楚) 81.9.10,000
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/786,238 US5264837A (en) | 1991-10-31 | 1991-10-31 | Video insertion processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
TW209288B true TW209288B (zh) | 1993-07-11 |
Family
ID=25138013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW081108852A TW209288B (zh) | 1991-10-31 | 1992-11-05 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5264837A (zh) |
EP (1) | EP0539822A3 (zh) |
JP (1) | JPH0727449B2 (zh) |
KR (1) | KR950014980B1 (zh) |
CN (1) | CN1039957C (zh) |
CA (1) | CA2073086C (zh) |
TW (1) | TW209288B (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993021574A1 (en) * | 1992-04-10 | 1993-10-28 | Videologic Limited | Multimedia display |
US5426725A (en) * | 1992-06-16 | 1995-06-20 | Honeywell Inc. | Priority based graphics in an open system windows environment |
US5432900A (en) * | 1992-06-19 | 1995-07-11 | Intel Corporation | Integrated graphics and video computer display system |
US5920694A (en) * | 1993-03-19 | 1999-07-06 | Ncr Corporation | Annotation of computer video displays |
DE69431583T2 (de) * | 1993-08-12 | 2003-03-06 | Nortel Networks Ltd., St.Laurent | Antenneneinrichtung für Basisstation |
US5752010A (en) * | 1993-09-10 | 1998-05-12 | At&T Global Information Solutions Company | Dual-mode graphics controller with preemptive video access |
US5812148A (en) * | 1993-11-11 | 1998-09-22 | Oki Electric Industry Co., Ltd. | Serial access memory |
US6016137A (en) * | 1995-01-30 | 2000-01-18 | International Business Machines Corporation | Method and apparatus for producing a semi-transparent cursor on a data processing display |
US5659726A (en) * | 1995-02-23 | 1997-08-19 | Sandford, Ii; Maxwell T. | Data embedding |
JP3355596B2 (ja) * | 1995-06-06 | 2002-12-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グラフィックス装置および表示方法 |
JP3562049B2 (ja) * | 1995-07-21 | 2004-09-08 | セイコーエプソン株式会社 | 映像表示方法および装置 |
US5629723A (en) * | 1995-09-15 | 1997-05-13 | International Business Machines Corporation | Graphics display subsystem that allows per pixel double buffer display rejection |
US5754170A (en) * | 1996-01-16 | 1998-05-19 | Neomagic Corp. | Transparent blocking of CRT refresh fetches during video overlay using dummy fetches |
GB9606922D0 (en) * | 1996-04-02 | 1996-06-05 | Advanced Risc Mach Ltd | Display palette programming |
EP0840279A3 (en) | 1996-11-05 | 1998-07-22 | Compaq Computer Corporation | Method and apparatus for presenting video on a display monitor associated with a computer |
US6275236B1 (en) * | 1997-01-24 | 2001-08-14 | Compaq Computer Corporation | System and method for displaying tracked objects on a display device |
US5764306A (en) * | 1997-03-18 | 1998-06-09 | The Metaphor Group | Real-time method of digitally altering a video data stream to remove portions of the original image and substitute elements to create a new image |
GB2344713B (en) * | 1998-02-10 | 2003-05-07 | Furuno Electric Co | Display system |
US6385566B1 (en) * | 1998-03-31 | 2002-05-07 | Cirrus Logic, Inc. | System and method for determining chip performance capabilities by simulation |
US6753878B1 (en) * | 1999-03-08 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Parallel pipelined merge engines |
US6516032B1 (en) | 1999-03-08 | 2003-02-04 | Compaq Computer Corporation | First-order difference compression for interleaved image data in a high-speed image compositor |
US6924806B1 (en) * | 1999-08-06 | 2005-08-02 | Microsoft Corporation | Video card with interchangeable connector module |
US6847358B1 (en) * | 1999-08-06 | 2005-01-25 | Microsoft Corporation | Workstation for processing and producing a video signal |
JP3881477B2 (ja) | 1999-09-06 | 2007-02-14 | 沖電気工業株式会社 | シリアルアクセスメモリ |
US6983422B1 (en) | 2000-03-07 | 2006-01-03 | Siemens Aktiengesellschaft | Page windows computer-controlled process and method for creating page windows |
CN101213833A (zh) * | 2005-06-08 | 2008-07-02 | 汤姆逊许可公司 | 插入替代图像/视频的方法、装置及系统 |
IL174170A (en) * | 2006-03-08 | 2015-02-26 | Abraham Aharoni | Device and method for two-eyed tuning |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4317114A (en) * | 1980-05-12 | 1982-02-23 | Cromemco Inc. | Composite display device for combining image data and method |
US4439760A (en) * | 1981-05-19 | 1984-03-27 | Bell Telephone Laboratories, Incorporated | Method and apparatus for compiling three-dimensional digital image information |
US4616336A (en) * | 1983-05-11 | 1986-10-07 | International Business Machines Corp. | Independent image and annotation overlay with highlighting of overlay conflicts |
GB8405947D0 (en) * | 1984-03-07 | 1984-04-11 | Quantel Ltd | Video signal processing systems |
JPH0756587B2 (ja) * | 1985-05-08 | 1995-06-14 | 富士通株式会社 | 負捲り表示制御方法 |
JPS63282790A (ja) * | 1987-02-14 | 1988-11-18 | 株式会社リコー | 表示制御装置 |
US4907086A (en) * | 1987-09-04 | 1990-03-06 | Texas Instruments Incorporated | Method and apparatus for overlaying a displayable image with a second image |
US4947257A (en) * | 1988-10-04 | 1990-08-07 | Bell Communications Research, Inc. | Raster assembly processor |
JPH02193480A (ja) * | 1989-01-21 | 1990-07-31 | Mitsubishi Electric Corp | ワイドアスペクトtv信号伝送方式 |
US5170154A (en) * | 1990-06-29 | 1992-12-08 | Radius Inc. | Bus structure and method for compiling pixel data with priorities |
-
1991
- 1991-10-31 US US07/786,238 patent/US5264837A/en not_active Expired - Fee Related
-
1992
- 1992-07-03 CA CA002073086A patent/CA2073086C/en not_active Expired - Fee Related
- 1992-09-10 JP JP4241551A patent/JPH0727449B2/ja not_active Expired - Lifetime
- 1992-10-09 KR KR1019920018561A patent/KR950014980B1/ko not_active IP Right Cessation
- 1992-10-09 CN CN92111428A patent/CN1039957C/zh not_active Expired - Fee Related
- 1992-10-19 EP EP19920117812 patent/EP0539822A3/en not_active Ceased
- 1992-11-05 TW TW081108852A patent/TW209288B/zh active
Also Published As
Publication number | Publication date |
---|---|
CA2073086C (en) | 1998-12-08 |
KR950014980B1 (ko) | 1995-12-20 |
US5264837A (en) | 1993-11-23 |
EP0539822A2 (en) | 1993-05-05 |
CN1039957C (zh) | 1998-09-23 |
CA2073086A1 (en) | 1993-05-01 |
KR930009372A (ko) | 1993-05-22 |
CN1072050A (zh) | 1993-05-12 |
JPH05224874A (ja) | 1993-09-03 |
JPH0727449B2 (ja) | 1995-03-29 |
EP0539822A3 (en) | 1993-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW209288B (zh) | ||
US5025249A (en) | Pixel lookup in multiple variably-sized hardware virtual colormaps in a computer video graphics system | |
US6911983B2 (en) | Double-buffering of pixel data using copy-on-write semantics | |
KR100942783B1 (ko) | 통합 프레임 버퍼를 사용하는 디지털 멀티비전 시스템 | |
US5574836A (en) | Interactive display apparatus and method with viewer position compensation | |
US5216413A (en) | Apparatus and method for specifying windows with priority ordered rectangles in a computer video graphics system | |
US4868557A (en) | Video display apparatus | |
US5251298A (en) | Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses | |
US5959639A (en) | Computer graphics apparatus utilizing cache memory | |
US5029105A (en) | Programmable pipeline for formatting RGB pixel data into fields of selected size | |
US6529198B1 (en) | Parallel rendering device | |
JPH01140863A (ja) | 表示可能な情報を重ね合わせるための方法と装置 | |
KR950014979B1 (ko) | 이미지 계산 시스템 | |
JPH0916144A (ja) | 二次元でインターリーブされるフレームバッファを備えた、三角形ラスタ化のためのシステム及び方法 | |
JPH09244601A (ja) | グラフィックス・ディスプレイ・サブシステム及び方法 | |
US5058041A (en) | Semaphore controlled video chip loading in a computer video graphics system | |
JP2001195230A (ja) | 描画処理システム、及び描画演算を行う半導体集積回路 | |
US5321805A (en) | Raster graphics engine for producing graphics on a display | |
US5396263A (en) | Window dependent pixel datatypes in a computer video graphics system | |
US4626839A (en) | Programmable video display generator | |
JP3839870B2 (ja) | 四辺形を表わす画素データを生成する装置および方法 | |
JPH05249953A (ja) | 画像表示装置 | |
US5255366A (en) | Address processing unit for a graphics controller | |
JP3017882B2 (ja) | 表示制御システム | |
JP2003132347A (ja) | 画像処理装置 |