KR950014979B1 - 이미지 계산 시스템 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

이미지 계산 시스템

[도면의 간단한 설명]

본 발명의 상기 요약서 및 잇점은 첨부 도면과 관련하여 하기 상세한 설명으로 보다 더 쉽게 이해될 것이다.

제1도는 본 발명에 따른 그래픽 서브 시스템의 개략도.

제2a도 내지 2d도는 본 발명에 따른 시스템에 의하여 제공된 다양한 디스플레이 모드의 다이어그램.

제3도는 본 발명에 따른 다양한 디스플레이 모드 및 관련 디스플레이 선택 논리의 도표.

제4도는 본 발명에 따른 이미지 처리 및 그래픽 시스템의 블럭도.

제5도는 제4도에 예시된 시스템에 사용된 프로그램 가능한 게이트 어레이의 블럭도.

제6도는 본 발명에 따른 비디오 프레임 버퍼메모리의 상세한 개략도.

제7도는 본 발명을 포함하고 있는 시스템에 의해 제어된 그래픽 디스플레이 세션의 일예의 흐름도.

제8도는 로우(roaming)밍 디스플레이 과정 제어용 그래픽 사용자 인터페이스의 묘사도.

제9도는 관련영역 및 오버레이 디스플레이 과정 제어용 그래픽 사용자 인터페이스의 묘사도.

제10도는 본 발명에 따라 수행된 패스트 푸리에 변환용 이미지 데이타 분리의 대략 다이어그램.

[발명의 상세한 설명]

[발명의 기술분야]

본 발명은 이미지 처리 및 그래픽 시스템에 관한 것으로, 보다 상세하게는 효율적인 이미지 처리능력과 함께 진정한 색 이미지 디스플레이 및 다중 이미지 의사색 디스플레이를 제공하는 시스템에 관한 것이다.

[발명의 배경]

이미지계산이란 이미지를 처리하는 여러분야들을 통합하는 용어이다. 극대규모 집적(VLSI)기술, 컴퓨터구조, 고 해상도 라스터 디스플레이 및 정밀한 이미지 디지탈화 장치에 대한 최근의 발달은 진보된 이미지 계산능력을 요하는 용도에 대한 수요를 자극하였다.

이미지 처리는 입력 이미지를 사용자에게 바람직한 성질을 가진 다른 이미지로 변환시키기 위해 광학, 전자공학, 수학 및 컴퓨터 공학의 여러 양태를 이용한다. 이것은 처리된 출력 이미지를 발생시키기 위하여 원래의 이미지에 어떤 종류의 변환을 적용함으로써 이루어진다.

이에 비해 이미지 분석은, 디지탈 이미지를, 측정 또는 물체의 세트 또는 결정과 같은 디지탈 이미지 이외의 다른것으로 변환시키는 공정이다. 이미지 분석에는 장면의 분석 또는 이미지나 투시도 세트로부터 2차원 또는 3차원 물체의 재구성도 포함된다. 그래서 이미지 분석은 추가분석 또는 처리를 이미지공간으로부터 다른 종류의 데이타 베이스로 정보를 변환시키는 것이라 할 수 있다. 이미지 처리란 용어은 이미지 처리 및 분석의 양자를 포함하는 것으로 느슨하게 사용된다.

이미지 처리는 이미지의 분석, 개량 또는 재구성에 관한 것인 한편, 관련 그래픽 분야는 설명적 데이타베이스로부터의 실 또는 허 물체의 그림의 합성에 관한 것이다. 이미지 처리 및 그래픽 양자는 이미지의 컴퓨터 처리를 다루는 것이나 이들은 근년까지 아주 다른 분야였다.

그래픽 및 이미지 처리는, 가끔 이용자에 대한 우수한 정보전달 수단인 정지 이미지를 다루는 것으로 생각될 수 있다. 그러나, 내용, 서식, 크기, 색 또는 배향을 변화시키기 위한 이미지의 동적 변경은 이용자에게 정보를 전달하는 훨씬 더 좋은 수단이며 ; 이용자는 데이타를 이해할 수 있고 경향을 인식할 수 있는 등이다. 그래서 인간으로 하여금 실시간으로 이미지 처리를 제어할 수 있게 하는 상호작용 이미지 계산은 이용자에게 개선된 정보전달을 제공한다. 이미지, 그래픽, 텍스트, 데이타 및 음성 정보까지 그런 시스템에 의해 조작, 종합 및 제공될 수 있다.

선행기술 그래픽 시스템의 예에는 디지탈 이미지 데이타를 아날로그 표시 데이타로 변환시키기 위한 성분들이 포함된다. 그런 시스템에 있어 성분들은 비디오 프레임 버퍼 메모리, 조사 테이블 및 디지탈-아날로그 변환기를 포함한다. 디지탈 이미지는 비데오 프레임 버퍼내에 기억된다. 비디오 프레임 버퍼로부터의 이미지 데이타는 테이블내에 확립되어 있는 색변환 계획에 따라 이미지 데이타를 표시데이타로 변환시키는 조사 테이블에 입력된다.

표시데이타는 이 변환기에 의해 아날로그 신호로 변환된다. 아날로그 신호는 비데오 디스플레이를 구동하는데 사용된다. 그런 그래픽 시스템에 대한 중요한 고려는 이용 가능한 색의 다양성과 쉽게 표시될 수 있는 이미지의 크기이다.

색 이미지 발생에 관해서는, 보통의 색 그래픽 시스템은 조사테이블에 내장된 적녹청(RGB) 디지탈 대 아날로그 변환기(DAC)를 포함한다. RGB-DAC는 별도의 채널에서 적, 녹 및 청색 아날로그 신호를 발생한다. 신호세트는 비디오 디스플레이 장치를 구동하는데 사용된다. 8비트의 디지탈 이미지 정보를 그런 시스템내에 입력하는 것이 보통이다. 그래서 조사테이블 내용을 변경함이 없이 입력에 의해 256(2⁸)종의 상이한 색 출력 조합이 선택될 수 있다. 단일 입력으로 적, 녹 및 청색 출력세트가 조사될때는, 그 시스템은 의사색 시스템이라 지칭된다. 각 출력은 상이한 아날로그 신호 수준일 수 있다. 특수한 경우의 의사색 모델은 그레이스케일 모델이다. 그레이스케일 시스템에 대해서는, 적, 녹 및 청색 출력은 같은 아날로그 신호이거나 또는 같은 수준(값)을 가진 별도의 출력이다.

VLSI 및 고밀도 기억장치의 출현으로 진정한(진짜)색을 발생할 수 있는 그래픽 시스템을 가질 수 있게 되었다. 종래의 진정색 시스템에서는 일련의 3개의 단일채널 DAC가 사용된다.

각 DAC는 단일 색을 출력하게 구성되어 있어 적 DAC는 적색만, 녹 DAC는 녹색만 그리로 청 DAC는 청색만 출력한다. 단일 이미지에 대한 별도 성분의 이미지 데이타가 각 DAC에 입력된다. 예컨대 그런 한 시스템에서는, 12비트의 입력이 사용되어, 3개의 별도의 4비트 이미지 성분들이 각 색을 발생시키며 총계 약 4,000종의 색이 선택될 수 있다. 이 모드는, 단일 입력성분이 4,000종의 상이한 적, 녹, 청색 출력 세트중에서 선택하지만 입력 신호는 별도의 색들을 조사하는 성분들로 나누어지지 않는 12비트 의사색 모드에 비교될 수 있다. 이 예의 진정 색 시스템에서는 단일 채널은 각 종류의 DAC로부터 단일 RGB 출력 세트를 출력한다.

이 시스템이 의사색 모드로 작동하기 위해서는 같은 이미지가 각 DAC에 로드되어야 한다. 이미지 프레임 버퍼내의 이런 용장은 프레임 버퍼 공간을 효율적으로 이용하는 것이 못된다. 그런 시스템의 한 결점은, 진정 색 시스템이 진정색 모드로 작동하건 또는 의사색 모드로 작동하건, 프레임 버퍼는 단일 이미지에 관한 정보를 포함한다는 것이다. 프레임 버퍼에는 단일 이미지의 관련 성분이 포함되거나 단일 이미지를 포함하는 반복 데이타가 포함된다. 다수의 독립 이미지들이 이 시스템에 의해 동시처리가 될 수 없다.

이미지 처리 시스템은 부분적으로는 이 시스템이 주 프로세서와 통신한다는 것, 및 속도, 용량 등의 형태로 측정되는 이 시스템의 처리능력에 의하여 부분적으로 특징지워진다. 많은 이미지 처리 시스템은 하나 또는 2이상의 코프로세서를 포함하며 이 코프로세서는 그 자체의 기억장치에 연결될 수 있다.

종래의 이미지 계산 시스템은 TMS34010 그래픽 시스템 프로세서(GSP) 및 TMS 32020 디지탈 신호 프로세서(DSP)(이들 프로세서는 텍사 달라스의 Texas Instruments에서 구독 가능함)와 같은 특수한 프로세서를 중심으로 개발되었다. 그런 시스템의 결함에는 디지탈 신호 프로세서의 제한된 16비트 고정점 연산 능력을 포함되며, 그리하여 오버플로우, 끝수버림등으로 인해 어떤 이미지 처리 및 그래픽 조작에 있어 정밀도 문제가 발생된다. 그래픽 시스템 프로세서와, 예컨대 퍼스트-인 퍼스트-아웃(FIFO)버퍼를 사용하는 디지탈 신호 프로세서 사이의 통신은 비효율적이고 처리곤란하다.

이 특정예에서의 그래픽 시스템은 512×512 픽셀의 해상도를 가진 디스플레이를 포함한다. 그위에 그래픽 시스템에는 두 조사테이블 및 12비트 입력을 사용하여 RGB-DAC이 포함된다. 128색으로부터 선택된 오버레이 이미지는 조사테이블 중의 하나를 사용하여 표시될 수 있다. 이 특정예의 경우, 오버레이 이미지는 일차(기본) 이미지와 같으나 다른색 계획을 사용하여 표시된다. 이 그래픽 시스템은 몇가지 결함을 가졌으며 예컨대 1 : 1이 아닌 스크린 종횡비를 가진 것이다(즉 : 직사각형 스크린에 표시되는 512×512는, 이미지가 스크린상에 적당한 비율로 나타나기 위해서는 이미지는 휘어질 것을 요구한다). 부가적으로 많은 응용에서 512×512 디스플레이 해상도는 부적절하다. 마지막으로 단지 하나의 이미지는 한번에 쉽게 표시가능하다.

대체 시스템에서, 텍사스 인스트루먼트 74ACT8837 부동점(floating point) 프로세서(FPP)는 계산집약적인 이미지 처리 및 그래픽 알고리즘의 고성능 부동점 기능을 제공하기 위해서 상기한 시스템에서 디지탈 신호 프로세서 대신에 대체 사용된다. 하지만 시스템의 그래픽 용량은 수정되지 않으며 처리용량으로 선행되지 않는다.

이미지 처리 기술에 의존하는 분야는 의학, 군사, 산업 및 과학 응용을 포함한다. 주 사용되는 예가 의학 분야이다. 의학분야에서 현재 요구되는 것은 구조의 상세한 단면을 산출하는 계산집약적인 재구성 방법을 모두 사용하는 X-레이 컴퓨터단층촬영(CT), 자기공명 이미징(MRI), 양전자 방사 단층촬영(PET), 그리고 연속적인 2-D 슬라이스 및 3-D 메디칼 이미지와 함께 변화, 운동, 흐름의 의학적 이미지 계량, 간단한 측정 또는 과학적 가시화를 포함한다. 한 세트의 이미지용 필름없는 파일 보관으로 픽쳐 파일 보관 및 통신시스템(PACS)은 방대한 사용되지 않은 포텐셜로 강력한 개념이다. 고성능 이미지 계산 워크스테이션은 이들 분야에서 연속 개발을 위해 중요하다.

[발명의 요약]

본 발명은 융통성 있는 이미지 계산 시스템을 제공하며 여기에서 단일 진정색 이미지 또느 다수의 독립 의사색 이미지가 디스플레이 용으로 용이하게 선택가능하다. 시스템은 디스플레이 가능한 이미지를 효과적으로 조작하기 위한 이미지 계산 서브시스템을 제공한다.

이미지 계산 시스템은 픽쳐 소자(픽셀) 특성을 나타내는 출력 신호를 발생한다. 시스템의 디스플레이 부분은 비디오 버퍼, 디스플레이 모드선택 성분 및 이미지 변환 성분을 포함하고 있다. 하나 또는 2이상의 독립 이미지는 이미지 데이타의 형대로 비디오 버퍼의 형태로 비디오 버퍼에 기억된다. 이미지는 복수의 이미지 평면에 기억된다. 디스플레이 모드 선택 성분은 적어도 두개의 디스플레이 모드에서부터 하나의 디스플레이 모드를 선택한다. 제1디스플레이 모드는 진정색 모드이며 제2디스플레이 모드는 의사색 모드이다. 이미지 변환 성분은 디스플레이 모드 선택에 따라 기억된 이미지로부터 픽셀 특성 신호를 생성한다.

이미지 변환 성분은 다수의 디스플레이 발생장치 및 디스플레이 논리(logic) 장치를 포함한다. 각각의 디스플레이 발생장치는 이미지 평면중의 하나로부터의 이미지 데이타를 픽셀 특성 신호로 변환시킨다. 각각의 디스플레이 발생장치는 하나 또는 2 이상의 픽셀 특성 신호를 발생한다. 디스플레이 논리 장치는 디스플레이 모드 선택에 따라 디스플레이 발생장치로부터의 신호 출력을 제어한다. 선택된 디스플레이 모드가 진정색 모드이면 각각의 픽셀 특성신호는 개별 디스플레이 발생장치로부터 출력된다. 예를들면, 적색 신호가 하나의 디스플레이 발생장치로부터 생성되고, 녹색 신호는 다른 디스플레이 발생장치로부터 생성된다. 신호의 세트는 비디오 디스플레이에 출력된다. 선택된 디스플레이 모드가 의사모드이면 픽셀 특성 신호의 세트는 단일 디스플레이 발생장치로부터 출력된다. 신호는 다시 비디오 디스플레이에 출력된다.

본 발명은 진정색 이미지 또는 다수의 독립의사 이미지를 발생시키기 위해 시스템 구조를 제공한다. 이들 이미지는 발생되며 비디오 버퍼에서 이미지 데이타가 변경되지 않고 즉각 디스프레이용으로 활용가능하다. 이전의 진정색 시스템은 일반적으로 동일한 이미지 평면을 적색, 녹색 및 청색 비디오 버퍼 평면에 로딩시키고 이미지 데이타를 각각의 디스플레이 발생장치에 입력함으로써, 의사색 이미지를 디스플레이 할 수 있다. 본 발명은 이미지를 단일 이미지 평면에 로딩시키고 이미지 데이타를 단일 디스플레 발생장치에 입력시킴으로서 동일한 결과를 제공한다. 그러므로 비디오 버퍼에서의 데이타 용장은 필요치 않다.

본 발명의 다른 면에 따라서 각각의 디스플레이 발생장치는 이미지 데이타에 의해서 어드레스된 픽셀 특성 엔트리를 포함하는 조사 테이블을 포함한다. 이미지 데이타는 이미지 데이타와 관련된 테이블 어드레스에 기억된 픽셀 특성 엔트리 내로 변환된다. 조사 테이블은 특정 디스플레이 발생장치가 단일 픽셀 특성신호 또는 한세트의 픽셀 특성 신호를 출력하는지 부분적으로 결정하는 내용을 포함한다.

본 발명의 다른 면에 따라서, 픽셀 신호 특성 세트는 3개의 색 신호를 포함한다. 각각의 디스플레이 발생장치는 색중의 하나에 대응한다. 조사 테이블은 서브엔트리를 포함하고 ; 각각의 서브엔트리는 색에 대응한다. 제1디스플레이 모드에서, 이미지 데이타는 각각이 색중의 하나에 대응하고 개별 이미지 평면에 각각 기억된 3개의 관련 성분을 포함한다. 각각의 색 성분은 그 색에 관련된 디스플레이 발생장치에 입력된다. 각각의 디스플레이 발생장치는 대응 색 신호를 출력한다. 각각의 디스플레이 발생장치 조사 테이블은 단지 그 장치의 색용 서브엔트리와 나머지색용 제로 서브엔트리를 포함한다.

예를들면 색신호는 적색, 녹색, 청색, 신호가 된다. 그러므로 적색 디스플레이 발생장치는 적색 데이타 성분을 수용하며 적색 신호를 출력한다. 제2디스플레이 모드에서 이미지 데이타는 단일 디스플레이 발생장치내에 입력된다. 디스플레이 발생장치 조사 테이블은 각각의 색 신호용 서브엔트리를 포함한다. 장치는 3색 신호 각각을 출력한다.

본 발명의 다른 면에 따라서, 각각의 디스플레이 발생장치는 독립 이미지용 데이타를 한세트의 픽셀 특성신호로 변환시킨다. 독립 이미지는 독립 이미지 평면에 기억된다 모드 선택은 제2디스플레이 모드와 함께 관련 모드의 영역을 포함한다. 이러한 모드에서, 이미지 평면 선택은 각각의 픽셀을 위해 이루어진다. 시스템이 이러한 모드에서 작동될때 디스플레이 논리는 픽셀용 이미지 평면 선택에 따라 단일 디스플레이 발생장치를 위한 픽셀 특성 신호를 선택한다. 한 실시예에서, 디스플레이 논리는 하나의 이미지에서 제어 정보에 따라 각각의 픽셀용 신호 출력을 선택한다.

본 발명의 다른 면에 따라서, 시스템은 제1 또는 제2디스플레이 모드와 함께 오버레이 모드로 작동된다. 오버레이 모드는 다른 모드와 함께 디스플레이 모드 선택 성분을 통해 선택될 수 있다. 한 실시예에서 디스플레이 논리는 하나의 이미지에서 제어정보에 따라 각각의 픽셀용 신호 출력을 선택한다.

본 발명의 다른 면에 따라서, 이미지 계산 시스템은 각각이 프로세서와 메모리를 포함하는 한 세트의 이미지 코프로세서를 포함한다. 코프로세서는 이미지 처리 및 그래픽 기능을 효과적으로 수행한다. 이미지 데이타는 이미지 처리기능이 이미지 데이타와 처리된 이미지 데이타상에서 디스플레이용 출력이 실행될 수 있도록 하기 위하여 코프로세서와 비디오 버퍼 사이로 통과된다.

그래픽을 위해서 이미지 데이타 베이스는 코프로세서에 보내질 수 있으며 그래픽 장면이 발생 또는 표현되며, 결과적인 이미지 데이타가 디스플레이용 비디오 버퍼에 되돌아온다.

본 발명의 다른 면에 따라서, 이미지 계산 시스템은 주 컴퓨터 시스템에 통합한다. 이미지 계산 시스템은 중앙 그래픽 시스템 프로세서 및 메모리의 부분으로서 주시스템과 통신하기 위해 주시스템 인터페이스를 포함한다. 그래픽 시스템 프로세서는 주시스템 인터페이스를 통해서 주시스템과 이미지 계산 시스템 사이에 통신을 제어하는 주제어 프로그램을 포함한다. 이러한 구성에서 이미지 데이타는 주시스템으로부터 비디오 버퍼로 전달되며, 디스플레이 모드와 처리 명령이 주시스템으로부터 수신된다.

1실시예에 있어서, 본 발명은 이미지 데이타 기억용 비디오 프레임 버퍼, 메모리, 디스플레이 모드 선택용 관련 영역 및 오버레이 논리, 및 픽셀 특성 신호로 이미지 데이타를 변환하기 위한 일련의 랜덤 액세스 메모리 디지탈 대 아나로그 변환기(RAMDACs)를 포함한다. 각각의 RAMDAC 장치는 조사 테이블을 포함하며 2모드에서 동작한다. 각각의 RAMDAC는 적, 녹 및 청색 픽셀 특성신호를 한번에 1채널식 또는 동시에 출력할 수 있다. 진정색 디스플레이를 위하여, 단일 이미지의 관련 색 성분은 각 RAMDAC 로 입력되면 각 RAMDAC는 다른 색채널신호를 출력한다. 신호의 세트가 비디오 디스플레이 장치로 보내진다. 의사색 이미지 발생을 위하여, 독립 이미지용 이미지 데이타가 단일 RAMDAC에 입력된다. RAMDAC는 그때 각각의 그 채널에 동시에 픽셀 특성신호를 출력시킬 수 있다. 다른 RAMDAC를 인에이블링하여, 다수 상이한 이미지가 용이하게 디스플레이될 수 있다. 가용한 이미지의 수는 시스템에서의 RAMDAC의 수에 부분적으로 상응한다. 디스플레이 모드 선택은 제어신호 및 이미지 데이타의 논리 조합으로부터 발생된 제어신호에 의해 부분적으로 제어된다. 선택은 RAMDAC 모드선택에 의하여 더 제어된다.

[바람직한 실시예의 상세한 설명]

본 발명을 진정색 이미지의 단일평면 또는 의사색 이미지의 다수의 평면이 디스플레이를 위하여 용이하게 선택가능하다. 통상 평면 그 자체는 다중 이미지를 포함할 수 있다. 설명의 명쾌함을 위하여, 달리 지적되지 않는 한, 단일 이미지는 각 평면내에 유지되는 것으로 가정된다. 따라서, 예컨대, 독립 이미지에 대한 참조번호는 독립평면에 관한 참조번호이다.

제1도에 관련하여, 본 발명에 따른 디스플레이 서브시스템(10)의 바람직한 실시예는 비디오 프레임 버퍼 메모리(12), 관련영역(ROI) 및 오버레이(OL) 논리(14), 일련의 랜덤억세스 메모리 디지탈 대 아날로그 변환기(RAMDAC ; 16a-d), 및 고해상도 비디오 모니터(18)를 포함한다.

사실상의 한 실시예에 있어서, 시스템은 비데오 프레임 버퍼내에 16M 바이트의 이미지 기억장소를 제공하며 8-비트 의사색 이미지 및 24-비트 진정색 이미지를 지원한다. 오버레이의 8비트가 각 모드에 유용하다.

이미지 데이타의 8비트는 라인(20b-d)상에서 RAMDAC(16b-d)로 전달된다. 따라서, 각 RAMDAC은 입력의 8비트를 수용한다. 오버레이 데이타의 최상 4비트인 논리 데이타의 4비트("로직니블"으로 언급됨)는 라인(22)을 따라서 라인(20a)으로부터 ROI 및 OL로직(14)으로 전달된다.

제어프로세서(도시않음)으로부터의 8비트 조사 테이블모드(LUTMODE)신호가 라인(24)을 따라 ROI/OL논리로 전달된다. LUTMODE 신호 및 로직니블은 ROI/OL 논리에 의해 처리되며, 4비트 결과가 RAMDAC 선택제어의 일부로서 사용된다. 이 결과는 라인(26a-d)상에서 RAMDAC로 출력된다. 최종적으로, RAMDAC 모드 선택 명령은 제어 프로세서(도시않음)으로부터 라인(28)을 따라 수용된다. ROI/OL 논리 출력 및 RAMDAC 모드 선택은 비디오 모니터에 대한 출력을 제어한다. LUTMODE 신호 및 RAMDAC 모드의 제어는 바람직한 비디오 디스플레이를 제공하기 위하여 RAMDAC의 LUT 엔트리와 결합된다. 각 RAMDAC는 아날로그 신호의 3채널을 출력한다. 신호는 픽셀 특성 신호로서 언급된다. 이 신호는 비디오 디스플레이 장치를 구동할 수 있는 한 세트의 신호를 형성한다.

RAMDAC의 출력의 다른 조합을 인에이블에 의하여, 서브시스템은 진한색 이미지 디스플레이를 발생시킬 수 있거나 또는 사용자가 즉각적인 디스플레이를 위하여 용이하게 선택할 수 있는 여러개의 독립색 이미지를 발생시킬 수 있다. 따라서, 디스플레 서브시스템 구조는 고 유연 디스플레이 발생 시스템의 일체적 부분이다. 그래픽 서브 시스템에 의해 발생된 비디오 신호는 오버레이를 가진 또는 구비하지 않은 (1) 진정색, (2) 의사색, 또는 (3) 오버레이 및/또는 관련영역을 가진 의사색을 특징으로 한다.

이에 관련하여 진정색은 16억 색 이상을 포함하고 있는 이미지가 발생될 수 있는 모드를 언급한다. 색은 비디오 프레임 버퍼로부터 3개의 RAMDAC으로 24비트 입력에 의해 선택되며, 각각의 RAMDAC는 24비트 입력의 개별 8비트 성분을 수용한다. 각 RAMDAC는 단일 색 신호를 출력한다. 의사색 모드에 있어서, 이미지는 비디오 프레임 버퍼로부터 단일 RAMDAC으로 8비트 입력으로부터 발생된다. 8비트 입력은 독립 8비트 이미지를 나타낸다. RAMDAC는 각각의 채널상에 색신호를 출력한다. 이 후자 디스플레이 모드는 단일 이미지 디스플레이, 다중 이미지 디스플레이, 및 오버레이를 가진 단일 또는 다중 동시 이미지 디스플레이를 포함한다. 따라서, 디스플레이 서브시스템은 많은 이종 구조에 의해 미리 제공된 디스플레이 선택을 제공한다.

비디오 프레임 버퍼(12) 메모리내에 포함된 디지탈 이미지 데이타는 RAMDAC를 경유하여 비디오 디스플레이 데이타로 변환된다. 사실상 한 실시에에 있어서, 캘리포니아 샌디애고, 블룩트리 코오퍼레이션으로부터 생산된 4개의 Bt460(또는 Bt459) RAMDAC가 비디오 모니터를 구동시키는데 사용된다. RAMDAC는 3중 VIDEODAC, 색 팔레트 RAM, 픽셀입력 멀티플렉서, 하드웨어 커서, 1-16 인터져 줌(1-16integer zoom), 및 다중 픽셀 패닝(mutiplexed pixel panning)의 기능을 결합한다. 이러한 특별한 RAMDAC는 2개의 프로그램 가능한 디스플레이 모드를 가지며, 2개의 RAMDAC 모드는 정규 및 X-윈도우 모드(이하 설명됨)로 언급된다. RAMDAC의 구조의 상세한 설명은 "블록트리 프로덕트 데이타 북"Ed.2(1989)에 개시된다.

각 RAMDAC은 2개의 동작 모드를 가지고 있는 내장 512×24 비트 조사 테이블(LUT)을 포함한다. 기본적으로, 테이블은 2개의 256×24비트 테이블, 즉 제1 및 대체테이블로서 처리된다. 달리 지시되지 않는 한, 참조번호는 제1LUT일 것이다. 조사 테이블 엔트리는 8비트의 적색, 8비트의 청색, 및 8-비트의 녹색의 서브엔트리를 포함하는 24비트 색 정보이다. LUT 엔트리는 비디오 프레임 버퍼로부터의 8비트에 의해 어드레스된다. 따라서, 8비트 입력은 각각은 적, 녹, 및 청 8-비트를 조사한다. 이는 8 내지 24비트 조사 테이블에 관련한다. RAMDAC는 각각의 8비트 디지탈 출력을 아날로그 출력 신호로 변환하며, 각각의 8비트 색출력이 대응 출력 채널상에 신호를 구동시킨다.

몇몇 조사테이블 엔트리가 테이블 1에 표시되어 있다. 이들 엔트리는 서로 관계가 없으며 상이한 디스플레이 모드에 대한 조사테이블 구성을 나타내기 때문에 대체로 단일의 조사테이블에서 동시에 나타나지 않게 된다는 사실을 주목하다. 엔트리 1 및 2에는 의사색 LUT 엔트리가 예시된다. 각각의 8-비트 입력 8-비트의 적, 녹 및 청의 서브엔트리를 조사한다. 각각의 적, 녹 및 청 서브엔트리는 상이한 값일수도 있다. 그레이스케일의 특별한 의사색 모드에 있어서는 적, 녹 및 청 서브엔트리가 동등하다. 엔트리 3 및 4는 이러한 특별한 경우를 예시한다. 그레이스케일은 흑백 모니터가 사용될때 또는 이미지의 콘트라스트가 색보다 더 중요할 때 일반적으로 사용된다. 예컨대 의료분야 응용(예컨대, X-선 이미지)에 있어서는, 그레이스케일 이미지가 일반적으로 바람직하다.

엔트리(5a-5c)에서, 입력은 24-비트 이미지의 입력색 성분을 나타낸다. 각각의 성분은 개별적으로 단일의 색을 조사한다. 예컨대, 엔트리(5a)는 이미지의 적색성분이다. 입력은 적색 서브엔트리를 조사하며 녹색 또는 청색 서브엔트리는 조사하지 않는다. 단지 적색 출력을 얻기 위하여는 조사테이블(16-비트)의 녹색 및 청색부분이 0으로 로딩되는데, 이는 흑색 아날로그 신호롤 변환한다. 8-비트 입력은 적색의 8-비트 및 흑색의 16-비트를 조사한다. 따라서, 이 RAMDAC 출력은 비디오 모니터를 구동시키기 위하여 적색 채널상에 적색신호를 제공하게 될 뿐이다. 청색 및 녹색 출력은 다른 RAMDAC 들로 부터의 어떠한 0이 아닌 출력에 영향을 주지 않을 것이다.

[테이블 1]

각각의 RAMDAC로부터의 색 채널출력은 함께 합하여지며(예컨대, 모든 적색이 합하여짐, 모든 청색이 합하여짐, 모든 녹색이 합하여짐), 합성신호는 비디오 모니터를 구동시키기 위하여 사용된다. RAMDAC출력은 전류출력인데, 이는 함께 직접 배선 -OR될 수 있다. 그러나, 어떤 한순간에 3개의 비활성 RAMDAC들에 대한 전류출력의 기생용량은 활성 RAMDAC 출력의 슬루우 레이트(slew rate)에 있어서 주목할만한 감소를 야기시키게 된다. 따라서, 이미지 질이 현저하게 저하된다. 이 문제를 해소시키기 위해, 매우 고속의 스위칭 속도 및 저용량의 다이오드가 RAMDAC들로 부터의 모든 전류를 출력에 놓여진다. 그러면 각각의 RGB 출력은 함께 배선 -OR된다. 이 배선 접속방법은 색채널로 부터의 다중 출력이 결합되게 한다. 최종, 적, 녹, 및 청 채널은 75Ω저항기로 각각 끝나게 된다. RGB 출력이외에도, 수평동기 및 수직동기 출력(도시되지 않음)이 고해상 디스플레이 모니터를 구동시키기 위해 구비되어 있다. 수평 및 수직동기신호는 중앙 프로세서에 의해 직접 발생된다.

비디오 프레임 버퍼 메모리(12)는 16메가바이트의 오디오 RAM(VRAM)으로 구성된다. 하나의 모드에 있어서, 비디오 프레임 버퍼는 단일의 2K×2K×32-비트 프레임 버퍼로서 구성되어 있다. 2K×2K 디멘션은 이미지의 X-Y 디멘션이 관계된다. 32-비트 디멘션은 색상, 강도, 채도, 또는 이들의 조합과 같은 픽셀 특성기술에 관계된다. 프레임 버퍼가 2K×2K×32-비트 이미지 프레임을 나타내는 32-비트 딥 선형 어드레스 공간으로서 처리될때, 프레임 버퍼는 선택적인 8-비트 오버레이 이미지로 단일의 24-비트 디지탈 이미지를 수용한다. 오버레이 또는 오버레이 없이 진정색 디스플레이가 이 모드에서 발생된다. 대용으로 비디오 프레임 버퍼는 4개의 2K×2K×8-비트 프레임 버퍼로서 구성된다. 각각의 프레임 버퍼내의 데이터는 "이미지 평면"또는 단순히 "평면"으로 지칭된다. 이 모드에서 4개의 독립된 8-비트 이미지가 디스플레이를 위해 처리 및 선택될 수 있다. 디스플레이는 이미지중의 하나 또는 다중 이미지의 개별영역의 조합을 포함할 수 있다. 대용의 비디오 프레임 버퍼 구성은 4개의 4K×4K×4-비트, 8K×8K×2-비트, 및 16K×2K×1비트 프레임이다.

이러한 후자의 구성(도시하지 않음)은 4.2, 및 1-비트 이미지 표현을 조정하는 응용으로 사용된다.

상기된 바와같이, 그와같은 대형의 프레임 버퍼에 있어서의 각각의 평면은 일반적으로 한 세트의 이미지를 포함할 것이다. 사용에 있어서, 사용자는 기억된 각각의 이미지를 조사하기 위하여 프레임 버퍼내의 평면을 로우밍(roaming) 할 수도 있다.

전체 플레인은 여기에서는 독립이미지로서 언급된다.

대형 비디오 프레임 버퍼는 대형 이미지들을 버퍼내로 로우딩시키고 이들을 통하여 로우밍시키거나 또는 몇몇 상이한 이미지(예컨대, 전체 CT 또는 MR 스터디)를 한번에 버퍼내로 로우딩시키는 능력을 제공한다. 하나의 실제 실시예에 있어서, 비디오 모니터(18)는 1280×1024 픽셀이다. 따라서, 비디오 프레임 버퍼는 모티터 높이 및 폭의 2 배 이상이다. 컴퓨터 프래픽 또는 컴퓨터 애니메이션 응용을 위하여, 모니터 사이즈의 2배 이상의 비디오 프레임 버퍼는 원활한 이미지 및 그래픽 전이를 위하여 디스플레이의 2중 버퍼링을 허용한다. 비디오 프레임 버퍼의 크기는 또한 해상도 및 종횡비에 관련된 문제에 대한 해결부분이다. 종횡비는 모든 디스플레이 모드에 있어서 거의 1 : 1이며, 예컨대 1280×1024 픽셀은 4 : 3 종횡비 사각형 비디오 모니터에 출력된다. 이는 대부분의 그래픽 및 이미지 처리 응용에서 요구되는 바와같이 비례적으로 적절한 이미지를 제공한다. 1280×1204 픽셀의 디스플레이 해상도는 대부분의 응용에 충분한 반면에 2K×2K의 로우밍 가능한 프레임 버퍼는 다른 응용에 대하여 수용될 수 있는 해결을 제공한다.

특별한 이미지 평면 내용과 관련하여 몇몇 디스플레이 모드의 예들이 제2a-d도에 도시되어 있다. 제2a도를 참조하여 설명하면, 진정색 디스플레이를 위하여, 2K×2K 프레임 버퍼내의 각각의 픽셀은 24-비트의 이미지 데이터(3가지 색상의 각각에 대하여 8-비트) 및 오버레이에 대한 8-비트를 포함한다. 오버레이, 청, 녹 및 적 프레임 버퍼 입력은 각각 이미지 평면(30(a-b))으로서 묘사되어있다. 평면(30(b-d))으로부터의 단일 24-비트 디지탈 이미지는 색 RAMDAC들내로 출력되며 오버레이의 8-비트는 오버레이 RAMDAC내로 출력된다. 각각의 RAMDAC은 하나의 색성분(RGB) 또는 오버레이에 대한 입력을 수신한다. 3개의 색상 RAMDAC(16(b-d))의 각각은 별개의 색상신호를 구동시킨다. 오버레이 RAMDAC(16a)은 오버레이 정보를 선택적으로 제공한다.

제2b도를 참조하여 설명하면, 의사색 활용을 위해, 각각의 RAMDAC은 개별적인 8-비트 평면(예컨대, 녹색 평면(30c))으로부터의 이미지 입력을 수신하며, 단일의 RAMDAC(예컨대, 녹색 RAMDAC(16c)은 적, 녹 및 청(RGB) 출력을 동시에 구동시키도록 인에이블되는 반면에 다른 RAMDAC들은 디스플레이(OFF)된다. 오버레이는 오버레이 RAMDAC(16a)로 선택적으로 제공된다. 대용으로 오버레이 평면은 제4선택가능 이미지를 포함한다.

제2c도를 참조하여 설명하면, 의사 색 응용은 또한 매 픽셀당으로 상이한 RAMDAC으로부터의 이미지의 디스플레이를 인에이블/디스플레이시키기 위하여 관련영역(ROI) 논리를 사용할 수 있다. RAMDAC 출력 선택은 오버레이 플레인(30a)의 로직니블내에 코드화된다. 로직니블은 RAMDAC이 인에이블되는 것을 결정하기 위하여 ROI/OL 논리에 의해 처리된다. 디스플레이 결과(32)는 평면(30b 또는 30d)의 부분을 포함한다.

제2d도를 참조하여 설명하면, 의사색 응용은 또한 매 픽셀당으로 이미지 또는 오버레이 출력을 선택하기 위한 오버레이 논리를 이용할 수 있다. 제2c도를 예시되어 있는 바와같이 오버레이 평면내의 데이타는 RAMDAC 출력 인에이블을 판정하며 : 이 경우에 있어서, 오버레이(0) 정보인 평면(30b 또는 30d)으로부터의 이미지, 또는 오버레이 평면(30a)으로부터의 이미지가 출력된다. 디스플레이 결과(34)는 3개의 평면으로부터의 정보를 포함한다.

디스플레이 선택을 위한 제어구성이 제3도의 모드선택 테이블에 기술된다. 모드선택레이블은 모드의 설명, LUTMODE 제어신호설정, 조사테이블목차, RAMDAC 모드 설정 및 인에이블 논리를 포함한다. LUTMODE 제어신호와 관련하여 8-비트신호의 16진수로 코드화된 2진수가 나열된다. 이 신호는 논리 니블에서 생성된 인에이블신호를 어느 RAMDAC이 받는가를 결정하기 위한 ROI/OL 논리에 의해 의하여 사용된다. 조사테이블 목차에 대해 컬럼은 RAMDAC LUT가 각 디스플레이 모드를 위해 포함해야하는 수치로 나타낸다. 예컨대 진성색에 대해 적색 RAMDAC는 나머지 녹색 및 청색부분이 검은색으로 모드되는 동안 적색 정보로 로드된 LUT의 적색 부분을 가져야 한다. 이 지시는 오로지 적색으로서 컬럼에 나타낸다. 이 칼럼에서의 어떤 표시도 RAMDAC LUT가 어떤 변환 테이블, 예를들어, 단일색, 의사 색, 또는 그레이스케일 테이블로 로드될 수 있다는 것을 표시한다.

만약 오버레이가 요구되지 않으면 디스플레이는 선택(1 및 2)에 따라 생성된다. 선택 1에서 오버레이 없는 진정색에 대해 적, 녹, 청색 RAMDAC는 정상 모드에 동시에 위치된다. LUT는 모든 LUT 엔트리가 적색 RAMDAC LUT의 적색부분, 녹색 RAMDAC LUT의 녹색부분과 청색 RAMDAC LUT의청색부분을 제외하고 검은색이다. 이 모드에 있어서, 오버레이 RAMDAC는 X-윈도우 모드에 그것을 위치시키는 것으로 디스플레이하게 된다. 이 모드는 오버레이 RAMDAC가 OFF된 경우로 제2a도에 예시된다.

8-비트 의사 색이미지는 선택 2에 따라 오버레이없이 디스플레이된다. 오버레이 RAMDAC를 포함하는 RAMDAC는 4개의 평면중 하나로부터 8-비트이미지로 로드될 수 있다. 따라서 디스플레이는 적당한 RAMDAC를 인에이블시켜서 4개의 별개의 이미지로부터 선택될 수 있다. 선택된 RAMDAC은 그것을 정상모드에 위치시켜 인에이블되며, 다른 RAMDAC는 X-윈도우모드에 위치시킴으로써 동시에 디스플레이 된다. 이 모드의 사용예와 같이 4개의 관련 이미지가 4개의 프레임 버퍼에 저장될 수 있다. 이때에 하나의 이미지가 디스플레이 될 수 있다. 이 모드는 오버레이터 RAMDAC가 RGB가 모드에 있는 경우에 제2b도에 예시된다. 이 디스플레이 모드는 선행의 그래픽 시스템에 비해 매우 큰 잇점을 제공한다. 특히 4개의 이미지가 즉시 디스플레이될 수 있다. 많은 선행시스템에서 단지 단일 이미지가 비데오 프레임 버퍼에 로드되고 디스플레이용에 유용하다. 이 시스템에서 다른 이미지를 디스플레이하기 위해 비디오 프레임 버퍼는 재기입되야 한다.

오버레이는 선택 2를 제외하고 모든 모드에 유용하다. 선택 3-6에서 오버레이 RAMDAC는 이미지 디스플레이를 생성하기 위해 세가지 색 RAMDAC를 남긴 오버레이(또는 관련 선택 영역)를 생성한다.

오버레이를 가진 진정색이 선택 3에 기술된다. 색 RAMDAC는 X-윈도우모드로 설정되고 오버레이 RAMDAC는 정상모드로 설정된다. 로직니블로부터의 최상위 비트는 오버레이 RAMDAC 또는 색 RAMDAC의 인에이블을 제어하는데 사용된다. 만약, 특별한 픽셀에 대해 로직니블의 최상위 비트가 1이면 그때 픽셀이 오버레이 픽셀이고 오버레이 평면에서의 나머지 7-비트가 출력을 조사한다. 그러므로 오버레이는 128색 또는 명도 레벨의 어느 하나일 수 있다. 최상위 비트설정은 ROI/OL 논리에 의해 처리되며 색 RAMDAC를 디스플레이하게 한다. 특별한 픽셀에 대해 만약 로직니블의 최상위 비트가 0이면, 그 픽셀용 오버레이 평면의 나머지 모든 비트는 0으로 설정된다. 이것은 오버레이 RAMDAC가 픽셀값을 출력하지 않도록 한다. 색 RAMDAC는 최상위 비트설정에 따라 ROI/OL 논리출력을 경유하여 인에이블된다. 이 모드는 오버레이 RAMDAC 출력이 토글 온 또는 오프될 수 있는 경우로 제2a도에 예시된다.

선택 4는 3개의 이미지중의 하나가 디스플레이될 수 있고 오버레이를 제공하기 위한 옵션이 있는 점을 제외하고는 선택 2와 유사하다. LUTMODE 신호는 색 RAMDAC중의 하나의 인에이블을 제어한다. 진정색 오버레이 모드(선택 3)에 있어서 처럼 이 의사색 오버레이 모드에 있어서, 로지니블의 최상위 비트는 오버레이 평면(최상비트-1) 또는 인에이블된 색 RAMDAC(최상위비트=0)중 어느 하나를 선택하는데 사용된다. 오버레이 평면의 최하위 7-비트에서의 값은 오버레이가 인에이블된 경우 오버레이 RAMDAC LUT의 엔트리를 조사하는데 사용된다. 이 모드는 오버레이가 이용가능한 경우에서 제2b도에 예시된다.

이용가능한 가장 강력한 모드의 하나는 선택 5와 6에 기술된 관련(ROI) 모드의 영역이다. 관련 모드의 영역은 픽셀당 출력을 선택한다. 선택 5에서 RAMDAC의 어느하나가 인에이블될 수 있고 출력은 픽셀당으로 스크린으로 보내진다. RAMDAC 모드는 정상 모드에 설정되고 로직니블은 ROI/OL 논리를 경유하여 RAMDAC 출력인에이블을 제어한다. 로직니블 비트 xxxx는 오버레이/청색/녹색/적색 RAMDAC를 표시한다. 선택 3의 오버레이 모드에서와 같이 최상위 비트는 오버레이 RAMDAC를 인에이블 시키는데 사용된다. 특별한 픽셀에 대해 만약 최상위 비트가 1인 경우 오버레이 RAMDAC는 인에이블되며 오버레이 평면의 최하위 니블은 출력을 조사한다. 따라서, 오버레이 출력은 16개의 가능한 출력으로 제한된다. 로직니블의 나머지는 만약 오버레이 RAMDAC가 인에이블되지 않은 경우 색 RAMDAC가 인에이블되는가를 표시한다. 예컨대, 만약 니블이 0010인 경우 녹색 RAMDAC가 인에이블된다.

선택 6에서 기술된 모드는 32 오버레이 색옵션과 이미지가 선택될 수 있는 두개의 평면이 있다는 것만 제외하고 선택 4에 기술된 것과 유사하다. 이 모드에서 LUTMODE 신호는 디스플레이된 색 RAMDAC를 선택한다. 신호의 최상위 니블 xxxx는 오버레이/청색/녹색/적색 RAMDAC를 나타낸다. 신호의 최상위 니블의 2진수 표시는 선택된 RAMDAC 쌍 : 녹색/청색쌍을 위한 0001 ; 청색/적색쌍을 위한 00010 ; 과 녹색/적색쌍을 위한 0100을 확인한다. 다시 로직니블의 최상위 비트는 오버레이 RAMDAC가 인에이블되는지 아닌지를 표시한다.

오버레이 RAMDAC가 디스플레이될때 니블에서의 나머지 3-비트의 두개가 평면쌍으로 RAMDAC출력을 선택하는데 사용된다. 이것은 선택 5에 사용된 것과 같은 논리이다. 예컨대, 만약 녹색/청색/ RAMDAC가 LUTMODE 신호에 의해 선택된다면 상부니블의 두가지 중간 비트(청색과 녹색)은 RAMDAC(청색 또는 녹색)이 디스플레이로 출력을 할 것인가 여부를 선택한다. 특정의 실시예처럼 만약 상부니블이 0100이 경우 청색 RAMDAC 오버레이 RAMDAC이 인에이블된다. 오버레이 RAMDAC로부터 출력이 인에이블될때 오버레이 평면으로부터 입력 5-비트가 출력을 선택한다. 최하위 비트(적색) 인예에서 상부니블에서의 나머지 비트는 오버레이 RAMDAC LUT로부터 출력을 선택하기 위해 오버레이 평면의 하부니블과 결합된다. 예컨대, 만약 LUTMODE 신호의상부니블의 0010인 경우 녹색 RAMDAC가 디스플레이된다. 만약 오버레이 평면 입력이 10x0xxxx인 경우 최상위 1은 오버레이가 출력되고 ; 5-비트스트링, xxxxx, 이 오버레이 출력값을 조사하는데 사용된다. x엔트리는 위치에서의 값이 0 또는 1일 수 있음을 나타낸다. 이 디스플레이 모드는 제2d도에 예시된다.

LUTMODE 제어신호, RAMDAC 모드 선택과 오버레이 프레임 버퍼데이터의 여러 조합을 이용하여 디스플레이 옵션의 넓은 영역이 시스템에 의하여 제공된다. 개시된 것처럼, ROI/OL 논리를 RAMDAC용 제어정보를 생성하기 위해 LUTMODE 제어신호와 로직니블을 결합시킨다. 이 시스템은 RAMDAC에 설치된 선택/비선택 능력에 부분적으로 의존한다. 덧붙여, 시스템은 ROI/OL 논리를 경유하여 RAMDAC를 디스플레이시키기 위해 RAMDAC의 내장 오버레이 용량을 사용한다. RAMDAC가 X-윈도우 모드인 경우 RAMDAC는 오버레이 LUT 또는 정상 LUT를 사용하기 위해 제어될 수 있다. 만약 RAMDAC가 디스플레이된 경우 ROI/OL 논리는 RAMDAC가 검은색으로 기입된 그것의 오버레이 LUT를 사용하게 된다. 진정색과 의사색이 제공된 시스템에서 오버레이 LUT의 특별한 사용은 종래의 방법에 비해 더 쉬운 RAMDAC 출력의 제어를 허용한다. 또한 오버레이 RAMDAC의 사용은 RAMDAC의 내장 오버레이 용량의 사용보다 더 넓은 오버레이 용량을 제공한다.

디스플레이 모드의 하드웨어 선택이 기술된 반면 선택의 소프트웨어제어는 사용용이하게 응용프로그래머에 제공된다. 예컨대 기능은 사용자가 인에이블되는 4개의 RAMDAC/평면의 다른 조합을 선택할 수 있도록 C언어로 작성될 수 있다. 구성은 : 적색 ; 녹색 ; 청색 ; 오버레이 ; 적, 녹색 및 청색 ; 과 ROI이다. 사용자가 선택 구성에 대한 반응으로 시스템은 제3도에 나열된 정보에 따라 RAMDAC 모드, LUTMODE 제어신호와 로직니블을 설정한다.

제4도에 대해, 하나의 실제적 실시예에서, 디스플레이 서브 시스템(10)은 이미지 계산시스템(40)내에 통합된다. 시스템 성분은 그래픽 시스템 프로세서(42), 일련의 부동점 프로세서(44), 주인터페이스(46), 게이트 어레이(48), 프로그램과 데이터 메모리(50) 및 디스플레이 시스템(10)을 포함한다. 하나의 실제적 실시예에서 코프로세서를 제외한 모든 시스템은 단일의 다층 회로보드상에 구현된다. 보드는 코프로세서를 포함한 코프로세서보드용 확장 코넥터를 포함한다.

하나의 실제적 실시예에서, 이미지 계산시스템은 두가지 특별한 목적에 따라 초대규모집적회로(VLSI)프로세서 즉 텍사스 인스트루먼트 TMA 34020 그랙픽 시스템프로세서(GSP)와 THS34082 부동점 프로세서(FPP)로 제작되었다. 텍사스 인스투루먼트 프로세서와 그것들의 동작은 "TMS34020 User's Guide"(1990), "TMS 34082 Floating Point Processor User's Guide"(1990). "TMS340 CComplior User's Guide" (1990), "TMS340 Assmbly Languege Tools User's Guide" (1990)과, "TMS340 Math/Graphics Function Library User's Guide" (1987)에 완전히 논의된다.

TMS34029 GSP는 그래픽 디스플레이 시스템에 개량된 고성능 CMOS 32비트 마이크로프로세서의 제2세대이다. GSP는 비데오 타이밍과 제어신호를 생성한다. GSP에 의해 생성된 수평적 및 수직적 공백과 동기 신호는 비디오 디스플레이를 생성하기 위해 필연적으로 RAMDAC, 게이트 어레이와 비디오 메모리로 보내진다. 이 특별한 GSP 시스템메모리장치를 제어하기 위하여 필요한 하드웨어를 포함하며 ; 메모리 인터페이스는 버퍼(52), 트랜시버(53)과 최소한 제어논리를 요한다. 첨가하여 오실레이터(54)는 GSP에서 시스템-시계를 구동시킨다.

하나의 실시예에서 4가지 부동점 프로세서는 추가 계산용량을 제공하기 위해 로칼(local) 어드레스와 데이터(LAD) 버스(55)에 연결된다. TMS34082 FPP는 고속(40MFLOPS 피이크) 프로세서이고, 시퀀서, 어드레스 발생 및 22개의 64-비트 데이터 레지스터가 있는 3연산 부동점 장치를 포함한다.

각각의 FPP는 FPP 데이터와 어드레스 버스(57)를 경유하여 그 자신의 고속 16K×32-비트 스테틱 메모리 56의 뱅크에 연결된다. 스테틱 메모리는 외부 마이크로코드와 데이터 기억을 위한 것이다. 스테틱 메모리와 FPP 사이의 버스는 GSP의 로칼 어드레스 및 데이터 버스와 무관하게 작용하여 LAB 버스 활성을 감소시킨다. GSP메모리와 FPP 스테틱 메모리 간의 전송은 데이터 또는 프로그램의 코프로세서에 의해 요구될때 로칼 어드레스와 데이터 버스를 경유하여 FPP를 통과한다. 주 인터페이스(46)는 주 시스템과 이미지 계산시스템사이에 인터페이스를 제공한다. 그래픽과 이미지 프로세싱 듀티는 주 시스템으로부터 제거되어 주 시스템이 기타 프로세서를 동시에 수행하도록 한다. 주 시스템의 일례로는 캘리포니아주 레드우드시티에 있는 MeXT, Inc.사로부터 구입할 수 있는 MeXT 컴퓨터가 있다.

MeXT 컴퓨터에서 이미지 계산시스템(40)은 컴퓨터의 3개의 확장 슬롯중 하나에 설치되어 있다. 주 시스템은 실행가능한 명령 디코더를 주 인터페이스(46)를 경유해서 프로그램 메모리(50)로 전송함으로써 이미지 계산시스템을 초기화 한다. 명령 디코더가 설치되면 그래픽 및 이미지 처리 명령이 주 시스템으로부터 발행되고 이미지 계산시스템에 의해 처리된다. 그런다음 주 시스템은 명령이 디코드되고 실행되는 동안 다른 기능을 자유롭게 실행할 수 있다. 주 인터페이스에 있는 주 명령 및 데이터 버퍼는 주 시스템과 이미지 계산시스템 사이에 명령토큰과 데이터를 통과시키는데 사용된다. 주 명령 버퍼는 또한 이미지 계산시스템이 작동할때 핸드 셰이킹을 위하여 사용된다. MeXT 컴퓨터의 상세한 설명은 "MeXT User's Guide" Vols. 1, 2 및 3(1990)에서 이용할 수 있다.

시스템의 모듈을 함께 연결시키는데 필요한 제어신호 및 레지스타는 프로그램 가능 게이트 어레이에 의하여 제공된다. 실제적 실시예에서 게이트 어레이는 캘리포니아주 산호세시에 있는 Xilinx Ine. 사로부터 구입할 수 있는 Xilinx 논리 셀 어레이(LCA) XC 3042이다. 이 구성요소의 동작은 "The Gate Array Data Book"(1988)상에 상세히 기재되어 있다. 이 특정 실시예에서, 프로그램 가능 게이트 어레이는 일정량의 유연성을 시스템에 제공하기 위해 일련의 별개 장치보다 더 사용된다. 이러한 유연성은 게이트 어레이의 성능한계에 대해 균형을 이룬다.

제5도를 참고로하면, 게이트 어레이는 조사 테이블 모드(LUTMODE 및 LUTMODE) 신호, 직렬 인에이블(SE)신호, 시프트 클럭(SCLK) 신호, 컬럼 어드레스신호(CAS) 및 각종 제어신호를 발생시킨다. 게이트 어레이에 의하여 발행되는 조사 테이블 컨트롤 모드(LUTMODE) 신호는 진정색과 다수 의사색 이미지 디스플레이를 지원하고 관련지역 및 오버레이 기능을 지원하는데 필요한 프레임 버퍼 유연성을 제공하는 필요하다.

8비트 내부 LUTMODE 레지스터(60)은 게이트 어레이에 설치되어 현재의 조사 테이블 모드 비트를 유지한다. 12개의 출력비트는 LUTMODE 레지스터들로부터 발생되고 ; 레지스터 값은 LUTMODE(0…7)에 계속해서 보내지고 비트(4…7)의 반전이 LUTMODE(4…7)에 놓여진다. 게이트 어레이로 제공되는 제어 신호(SE와 SCLK)는 각각 크기가 큰 비디오 프레임 버퍼와 줌 제어에 필요하다. 이러한 신호들은 직렬 인에이블 발생기(62)와 시프트 클럭 상태기(64)에 의하여 발생된다. 제6도와 관련하여, 1실시예에서, 비디오 프레임 버퍼는 각각 크기가 2084×512×32 비트인 4개의 뱅크로 갈라진 128개의 TMS440R 51 1Mbit 비디오 RAM으로 이루어진다. 이러한 비디오 RAM은 텍사스 인스트루먼트사로부터 구입할 수 있다. 이러한 뱅크중 2개는 VRAM 공간(VRA S0-S7)라 여겨지는 반면 나머지 2개의 뱅크는 확장 VRAM 공간 즉 ERAM 공간(ERA S0-S7)로 여겨진다.

1-Mbit 비디오 RAM은 512×512×4비트 깊이로 배열되기 때문에 32-비트 깊이의 데이터 버스를 제공하기 위해서는 8개의 비디오 RAM이 필요하다. 2048인 뱅크 폭을 얻기 위해서는 8개의 비디오 RAM 및 4세트가 뱅크를 형성하는데 사용된다. 512×512×4비트 블록 각각은 단일 비디오 RAM를 나타낸다. 직렬 인에이브(SE) 및 시프트 클럭(SCLK) 신호는 적당한 직렬 픽셀 데이터 스트림이 비디오 프레임 버퍼로부터 RAMDAC로 보내짐을 확인하는데 사용된다. 100개의 비디오 RAM 모두를 즉시 이동시키는 것은 적당한 비디오 RAM 시프트 레지스터가 이동하는 것을 확실하게 하지만 반면에 그러한 동시적인 시프트로 초래되는 과도전류가 지나친 노이즈 문제를 일으키게 된다. 이러한 문제점을 피하기 위해 각각의 수평 블랙킹 간격동안에 비디오 RAM 의 뱅크 하나만 이동된다.

작동시프팅 뱅크는 직렬 인에이블(SE) 제어신호에 의하여 선택된다. 직렬 인에이블 신호는 어느 데이터가 RAMDAC를 경유해 디스플레이로 보내질지를 선택할 수 있지만, 시프트 클럭(SCLK) 신호는 비디오 RAM 이 RAMDAC으로 픽셀을 시프트 시키는데 필요하다. 4개의 뱅크에 대해 8개의 시프트 클럭라인이 있지만 2개의 군으로 뱅크에 의해 인에이블되고 사용될 수 있다.

예컨대, 뱅크 0은 시프트 클럭 0과 1을 사용하는데, 그것들은 인에이블되고 시간 조절되는 것과 동일하다.

4-웨이 픽셀 인터리빙은 또한 제6도에 도시되어 있는데, 여기에 픽셀 0-7의 위치가 표시된다. 실제 디스플레이의 지역은 1280×1024 픽셀이기 때문에 스크린은 리프레시하는데 필요한 픽셀 출력 비율은 110㎒이다. 비디오 RAM 장치는 이 비율로 픽셀을 이동시킬 수 없기 때문에 픽셀 멀티플렉싱 구성이 비디오 RAM 으로부터 RAMDAC로의 픽셀샤프트 비율을 감소시키는데 사용된다. 4-웨이 픽셀 멀티플렉스를 수행함으로써 시프트 비율은 비디오 RAM으로부터 27.5㎒로 감소되는데 이것은 허용할 수 있는 시프트 비율이다. 이러한 멀티플렉싱을 저원하기 위해, 4개의 픽셀이 27.5㎒의 비율로 RAMDAC에 주어진다. 그런다음 RAMDAC은 4개의 픽셀을 110㎒에서 스크린에 보낸다. 4 : 1의 비율에서의 픽셀 멀티플렉싱은 단순히 내부 제어 레지스터를 기입함으로써 브룩트리 RAMDAC에서 자동적으로 행해진다. 이러한 레지스터는 적당한 기능을 위한 장치를 초기화할때 기입된다.

제5도에 관하여, 스크린이 스크린 리프레쉬 싸이클 도중에 줌 값을 변경시키는 것을 방지하기 위해 부가적인 제어 줌 버퍼(68)가 제동된다. 줌 레지스터(70) 출력은 시프트클럭 상태기에 추가 입력을 제공하고 시프트클럭 펄스가 줌 레지스터 값에 좌우되는 비율로 발생되도록 한다. 에컨대 3인 줌 값은 세번째 이미지 로드클럭마다 시프트 클럭 펄스를 한번 필요로하고, 4인 줌 값은 네번째 이미지 로드 클럭마다 시프트 클럭 펄스를 한번 필요로 한다. 스크린 리프레쉬 싸이클 도중에 줌 값이 변경되는 것을 방지하기 위해 줌 버퍼가 스크린 리프레쉬에 대해 비동기적으로 주 컴퓨터 또는 GSP에 의하여 기입된다. 수직 리트레이스 기간동안 GSP로부터의 수직 동기 펄스는 줌 값이 줌 버퍼로부터 줌 레지스터로 전송되도록 한다. 새로운 줌값은 다음 스크린 리프레쉬 싸이클에 사용된다.

실제 실시예에서, 게이트 어레이에 코프로세서 상대(COPSTAT) 레지스터(72)도 포함한다. 이 레지스터로 발생되는 하나의 인터럽트 제어 신호는 인터럽트 서비스 루틴을 통해 GSP와 코프로세서를 동시적으로 실행하는데 사용된다. 코프로세서로부터의 인터럽트 각각은 COPSTAT 레지스터로 래치된다. 레지스터에 있는 비트 0-3은 각각 코프로세서 0-3에 대한 코프로세서 인터럽트의 상태를 나타낸다. 코프로세서 인터럽트가 특정한 코프로세서에서 발생하면 그 코프로세서에 대응하는 비트는 0(로우)이다. 일단 한 인터럽트가 발생하면 그 코프로세서에 대한 인터럽트 상태 비트는 대응 비트 위치에 1(하이)를 기입하여 지워질때가지는 로우 값으로 남아있다. 레지스터에 있는 비트 4-7은 코프로세서 레디신호(CORDY 0-3)의 상태를 나타낸다. 코프로세서의 상태(CORDY)가 0이면 그 코프로세서는 프로세싱에 이용할 수 있다.

따라서 GSP는 코프로세서 루틴 완성을 점검하기 위해 COPSTAT를 폴링하거나 루틴이 완결되었을때 인터럽트는 GSP를 플래그하도록 인에이블 된다.

신호를 어드레스 및 데이터(LAD) 제어(76)는 로컬 레디 및 페이지모드 제어 신호를 발생시킨다. 대기 상태가 필요하면 로컬 레디 신호가 로우로 고정된다. 예컨대 GSP가 작동 중인 코프로세서를 호출하려고 하면 라인은 로우로 된다. 따라서 코프로세서가 작동중이고 코프로세서 레디라인이 로우로 되면 로칼 레디 또한 로우로 될 것이다. GSP는 페이지모드 억세스를 수행할 수 있기 때문에 페이지 모드 제어신호는 페이지모드 억세스장치(예컨대 다이나믹 RAM )에 접근하는 동안 활성화된다.

게이트 어레이의 프로그래밍 하는 것은, 예컨대 직렬프로그램가능 판독 전용 기억장치(도시되지 않음)로부터 장치에 구성정보를 다운로드함으로써, 시스템을 자동적으로 파워 업을 행한다.

제4도에 관련하여, 1Mbyte의 다이나믹 RAM (DRAM )(50)은 디스플레이를 제어하고 이미지 및 그래픽을 조작하고 코프로세서를 제어하는데 필요한 로컬 프로그램 및 데이터를 기억하는데 사용된다. 한 실시예에서 메모리는 32-비트의 총 깊이에 대해, 각각 256K×4-비트로 조직된 8개의 TMS 44C256 1-Mbit DRAM 칩으로 이루어진다.

이러한 칩들은 텍사스주 달라스시에 있는 텍사스 인스트루먼트사로부터 구입할 수 있다. 픽셀 전송이 4개의 RAMDAC 사이에서 동기화하는 것을 확인하기 위해, 클럭 발생기(74)가 사용된다. 한 실제 실시예에서 클럭 발생기는 캘리포니아주 샌디애고에 있는 브룩트리 코오퍼레이션사로부터 구입할 수 있는 Bt439칩이다. 크럭은 각 RAMDAC으로부터 페이스록(phase locked) 루프 출력을 받아들이고 페이스록 루프 신호간의 페이스 차이를 최소화하기 위해 각 RAMDAC에 차동 클럭을 조정한다. 이 방법은 RAMDAC간의 출력경사를 최소화 한다. 클럭은 또한 단일 +5V 소스로부터 RAMDAC으로 110㎒에서 작동하는 10K ECL 오실레이터(75)를 인터페이스 한다.

GSP와 게이트 어레이로 제어되는 코프로세서와 디스플레이 서브시스템의 조합은 다수의 이미지를 효과적으로 처리할 수 있고 그 결과를 효과적으로 디스플레이 할 수 있는 집적 이미지 프로세싱 및 그래픽 시스템을 제공한다. 그러한 통합 시스템에서, 주 시스템은 이미지 계산시스템의 모든 기능에 접근할 수 있는 응용 프로그래머를 제공하는 라이브러리를 포함한다. 라이브러리에 포함된 기능은 하위레벨 입/출력, 시스템관리, 소프트웨어관리, 프레임 버퍼 관리, 디스플레이 유틸리티, RAMDAC 유틸리티 및 그래픽이다. 몇몇 라이브러리 기능은 주 시스템으로부터의 GSP 입/출력 레지스터 또는메모리에 직접 써넣음으로써 실행될 수 있는 반면 더욱 까다로운 작동은 아마도 코프로세서로부터의 지원으로, GSP에 실행되는 소프트웨어의 지원이 필요하다.

주 컴퓨터 환경에 이미지 계산시스템(30)을 특별히 응용한 예는 다음과 같다. 일반적으로 이미지 계산시스템은 주 중앙처리장치(CPU)의 종속장치로 작용한다.

주 시스템은 사용자 입력을 받아들이고, 초기화하며 프로그램 및 데이터(이미지)를 다운로드하며 이미지 계산시스템에 처리 명령을 보내는 일을 담당한다. 데이터와 명령은 주 인터페이스에 있는 데이터 및 명령 버퍼를 통하여 주 시스템에 의해 이미지 계산시스템에 보내진다. 이와같은 특별한 예는 이미지 계산시스템 MeXT 컴퓨터와 같은 주 시스템으로 통합되는 시스템을 기술하고 있다 ; 이미지 컴퓨터 시스템은 이 주시스템에서 마치 물리적 장치와 같다. 이미지 계산시스템은 다른 주 시스템에 통합될 수 있음을 주지하여야 한다.

제7도에 대하여, 이미지 계산시스템이 주 시스템에서 물리적 장치로 구성될때, 이미지 계산시스템은 액세스되기 전에 개방되어야만 한다. 블록(80)에서, 필요한 장치ㆍ구동기는 개방되며 시스템의 베이스논리 어드레스가 기억된다. 베이스 어드레스는 통상적으로는 응용 프로그래머로부터 감추어져 있으며 단지 로우 레벨의 입력/출력 루틴에 의하여서만 사용된다.

사용하기 전에, 이미지 계산시스템 성분이 초기화 된다. RAMDAC, 게이트 어레이, GSP 및 코프로세서 각각을 초기화한다. 비디오 RAM 은 전원 연결과 동시에 초기화 한다. 블록(82)에서, RAMDAC 모드 및 조사테이블 모두 초기화된다. 상기 모드에 관하여 실제 실시예에서, 제3도에서 보여지듯이 RAMDAC는 처음에 모드선택 2를 위하여 세트된다 ; 색 RAMDAC는 X-윈도우 모드에 위치하며 오버레이 RAMDAC는 정상 모드에 위치한다. 조사 테이블 초기화에 관하여, 테이블은 256-엔트리 주 시스템측 버퍼로부터 로드된다.

본 실시예에서, 의사색 테이블이 로드된다.

블록(84)에서, 게이트 어레이는 결합브랭크지연, 코프로세서 상태 레지스터, 줌-레지스터 및 LUTMODE 레지스터를 초기화함으로써 초기화된다. 결함 블랭크지연(CBLK)는 RAMDAC와 비디오 RAM 타이밍을 동조하기 위하여 소정 지연간격에 세트된다. 코프로세서 상태 레지스터는 클리어된다. 줌-레지스터는 하나의 줌을 표시하는 0의 수치로 초기화 된다. LUTMODE 레지스터는 초기 디스플레이 선택을 반영하기 위하여 초기화 된다.

본 예에서, LUTMODE 레지스터는 FO로 설정된다.

블록(86)에서, GSP는 IPMATN으로 명칭되는 주 프로그램을 다운로드하며 비디오 타이밍과 제어 레지스터를 초기화함으로써 초기화된다. 비디오 타이밍과 제어 레지스터의 초기화는 스크린에 인에이블될 수 있는 비디오 RAM 의 부분을 선택하는 것을 포함한다. 한 실제 실시예에서, 프레임 버퍼의 상위 좌측부로부터의 정보는 초기 디스플레이를 위하여 선택된다.

블록(88)에서, 코프로세서는 초기화된다. Fast Fourier Transform(FFT) 같은 선택 프로세서에 대한 코드는 코프로세서 메모리로 다운로드 된다.

모든 초기화 단계(82-88)는 주 프로세서에 의하여 수행된다. 이들 단계가 수행된 후, GSP상의 IPMAIN 프로그램이 시작된다. 이미지 계산시스템이 진행하는 한 계속적으로 프로그램을 루프된다. 다른 명령을 진행 시키지 않는 한, IPMAIN 명령 디코드는 유효 명령을 위한 주 명령 버퍼를 계속해서 모니터한다. 유효 명령이 접수될때, IPMAIN 은 명령을 디코드하고 필요한 통신 버퍼로부터 변수 및 데이터를 이용하여 적당한 기능을 수행한다. 기능이 복귀한 후, IPMAIN 은 주 명령 버퍼로부터 명령을 클리어 한다.

이것은 명령이 실행을 끝냈으며 IPMAIN 이 다음 명령을 위한 준비가 되었다는 시실을 주 시스템에 신호한다. 일반적으로, 주 시스템은 명령완수를 체크하기 위하여 계속해서 주 명령버퍼를 모니터할 필요가 없다. 주 시스템은 명령을 보내기 전에 주 명령버퍼를 체크하는 한 다른 임무를 수행할 필요가 없다.

블록(90-100)과 관련하여 기술된 한 실시예에서, 다수의 RAMDAC 디스플레이 구성의 이용을 예시하고 있다. CT 입구로부터 일련의 이미지는 RAMDAC에 로드되며 다른 디스플레이 모드를 이용하여 디스플레이된다.

블록(90)에서, 일련의 8-비트 이미지는 비디오 RAM 에 다운로드된다. 이미지 계산시스템의 주요 기능 중의 하나는 주 시스템으로부터 이미지를 로드하는 것이다. 이미지 로드기능은 주 이미지 파일로부터의 데이터를 비디오 프레임 버퍼에 로드한다. 이 기능은 2048×2048바이트의 프레임 버퍼 크기까지의 어떤 크기의 8-비트, 16-비트, 24-비트 및 32-비트 이미지를 처리할 수 있다. 종착 좌표를 위한 프레임 버퍼 좌표시스템은 3개의 좌표 시스템중의 하나를 사용하여 특정된다.

프레임 버퍼에서 픽셀 위치의 참고 절대(ABSOLUTE), 윈도우(WINDOW) 및 상대(RELATIVE), 좌표시스템에 따라 상대적으로 만들어 진다. 절대 좌표시스템은 비디오 디스플레이 윈도우의 상부 좌측코너에 있는 고정원점(0,0)을 가진다.

윈도우 좌표시스템의 원점은 디스플레이 윈도우에 상대적으로 고정되며 디스플레이 윈도우 상부 좌측 코너에 위치한다. 디스플레이는 프레임 버퍼안에 팬되기 때문에 윈도우 좌표시스템의 원점은 그것과 같이 이동한다. 상대 좌표시스템의 원점은 비디오프레임 버퍼안의 위치가 임의적이다는 점에서 윈도우 좌표시스템의 원점과 유사하다.

그러나, 윈도우 원점은 디스플레이 윈도우에 의하여 내제적으로 한정되는 반면, 상대 원점은 프로그래머에 의하여 외부적으로 한정된다.

이미지 로드동안, 종착 프레임 버퍼는 다음 플래그중의 하나를 이용하여 측정된다 ; RED(8비트, 적색버퍼) ; GREEN(8비트, 녹색버퍼) ; BLUE(8비트, 청색버퍼) ; OVLY(8비트, 오버레이버퍼) ; BIT16(16비트, OVLY/BLUE 버퍼) ; 또는 BIT 32(32비트, 모든버퍼). 실시예에서, 16개의 512×512CT 이미지들은 각각의 8비트 프레임 버퍼에 적제된다.

상기에서 언급하었듯이, 초기화단계동안, LUTMODE 레지스터는 4개의 이미지 평면 중의 하나를 선택하기 위해 설정되었다. 오버레이 프레임 버퍼이미지는 블록 82에서 디스플레이(정상(Normal)로 세트)를 위해 초기화하였다.

따라서, 초기 디스플레이는 오버레이 프레임 버퍼의 상단 좌측코너에 있는 이미지이다. 블록(92)에서, 적색 프레임 버퍼는 디스플레이의 조작자에 의해 선택된다. 적색 RAMDAC는 노말 모드에서 적색 RAMDAC를 위치시키고 X-윈도우모드에 오버레이 RAMDAC를 위치시킴으로써 인에이블된다.

블록(94)에서, 적색 프레임 버퍼에 있는 어떤 이미지도 로우밍 기능을 이용하여 관찰될 수 있다.

제8도에 관하여, 이미지 계산시스템의 로우딩 기능을 수행하기 위한 주 사용자 인터페이스의 예는 작동 비디오 모니터상의 가시부를 도시하는 윈도우된 디스플레이(W)를 포함한다. X영역은 2K×2K×32-비트 비디오 프레임 버퍼의 전부를 나타낸다.

예는 프레임 버퍼의 상부 좌측 코너에 로드된 두개의 이미지를 가진다.

주 시스템에서 마우스 또는 다른 윈도우 제어장치를 사용하여, 조작자는 디스플레이안의 윈도우(W)를 예컨대 윈도우(W')(참고자료에 예시)로 재위치시킬 수 있다. 디스플레이 윈도우(W)의 재위치화는 이미지 계산시스템에 의하여 비디오 RAM 으로부터의 출력이 발생하는 곳을 나타내는 GSP에서 레지스터 엔트리로 변환된다.

윈도우(W')에 대응하는 비디오 프레임 버퍼의 부분에 보존된 데이터가 디스플레이된다.

블록(96)에서, 조작자는 디스플레이 모드를 오버레이로 관련 영역인 제3도로부터의 선택 5에 세트한다. 선택은 LUTMODE 레지스터의 재기입을 유발하며, 모든 RAMDAC는 정상 모드에 위치하게 된다. 블록(98)에서, 조작자는 어떤 프레임 버퍼의 어떤 영역이 비디오 모니터에 디스플레이되며 어떤 오버레이가 디스플레이되는지를 선택한다.

제9도에 관하여, 관련 선택영역을 위한 샘플 조작자 인터페이스는 현재 디스플레이에 사용가능한 3개의 프레임 버퍼 표시로 세그먼트된 디스플레이를 포함한다. 각 세그먼트는 그 프레임 버퍼에 기억된 소형화된 이미지 묘사를 포함한다. 조작자는 이미지 계산시스템에 의하여 디스플레이되어질, 각 프레임 버퍼로부터의 다양한 비-중첩 이미지를 선택할 수 있다.

예를들어, 사용자가 X로 표시되는 소형화된 이미지를 선택한다면, 선택은 소프트웨어에 의하여 관련 선택의 일련의 영역으로 전환된다. 오버레이 평면의 로직니블은 적당히 세트되어 ROI/OL 논리 출력이 적당한 RAMDAC를 스크린에 출력 디스플레이할 수 있게 한다. 주 디스플레이의 4번째 세그먼트에서, 선택된 영역은 디스플레이될 수 있다(예컨대, 이미지 계산시스템 디스플레이의 소형화 버젼).

4번째 영역은 사용자로 하여금 디스플레이에 디스플레이되어질 오버레이 문자 및/또는 그림을 위치 및 들어가게 한다.

조작자는 계속해서 다른 디스플레이 모드를 선택할 수 있다 ; 각 모드에 대해 LUTMODE 레지스터, RAMDAC 모드, 및 LUT내용은 필요한 경우 수정되어 진다. 예컨대, 조작자가 블록(100)에서 진정색 모드를 선택하면 LUT는 진정테이블로 제로드된다.

제2예는 이미지 계산시스템의 이미지 처리 능력을 예시한다.

이미지 계산시스템에서, 코프로세서 서브시스템의 병렬구조를 이용하는 수많은 알고리즘에 의하여 구현될 수 있다.

알고리즘은 단일 지시 다수의 데이터(SIMD) 모드에서 코프로세서 서비시스템을 이용한다.

한 실제 실시예에서, 코프로세서는 같은 프로그램의 사본을 각각 실행하지만, 각 코프로세서는 일반적으로 주어진 시간에 프로그램의 다른 부분에서 실행할 것이다. 이러한 이유에서, 이 과정에 대해 단일 프로그램 다수 데이터(SPMD) 또는 의사-SIMD 모드라는 용어를 채택하는 것이 더욱 명확하다.

실시예는 비디오 RAM 에 기억된 이미지상의 Fast Fourier Transform의 실행을 기술한다. 실행될 특별한 과정을 위하여, Fast Fourier Transform 제어스프트웨어는 상기 기술된 코프로세서의 초기화동안에 다운로드된다. FFP 및 IFFT는 행 및 열 방법을 이용하여 구현된다.

4개의 FPP의 각각은 전체행 또는 열이 진행하도록 주어지며 따라서 동작의 병렬화를 가져온다.

4개의 모든 FPP을 사용한 512×512×32-비트 이미지의 실제성능은 FFT 또는 IFFT 어느것보다 3초가 짧다.

유한이산 Fourier Transform은 한 도메인(domain)에서 다른 것으로의 수학적 변환이다. 다음 표현식으로 정의된다 ;

여기서 x(n)은 유한수열이고, X(_k)는 변환된 수열이고, N은 일련의 샘플수이며, Wx=e-j(2π/N)이다.

역변환은 다음과 같이 유사하게 정의된다 :

집합적으로 취하면, 식(1) 및 (2)는 유한 이산 푸리에 변환(DFT) 쌍을 구성한다. 변환 쌍은 이미지 처리에 있어서 공간도메인에서 주파수 도메인으로 변환하는데 유용하며 다시 역으로 되어진다.

2차원인 경우 이산 푸리에 변환(DFT) 및 그 역(IDFT)은 :

여기서 M은 이미지의 수직 또는 열 크기이고 N은 수평 또는 행 차수이다.

이 식은 다음과 같이 다시 쓰여질 수 있다.

여기에서

그리고

이러한 표현의 중요성은 2-D DFT는 1-D FFT의 수열로 분해될 수 있는 것을 보여준다는 것이다.

식(5) 및 (6)을 식(1)과 비교하면, G(k,n)은 이미지 x(m,n)의 열의 1-D DFT의 세트와 대응하고 X(k,l)은 G(k,n)의 행의 1-D DFT의 세트와 대응하는 것을 알 수 있다.

식 (7) 및 (8)과 식(2)에 대한 유사한 분석으로 2-D IDFT의 계산에 대하여 대응 방법을 얻을 수 있다.

공지된 페스트 푸리에 변환 알고리즘 1-D DFT와 IDFT를 계산하는데 효과적인 수단이다.

본 예에서 실행된 FFT 알고리즘 "DFT/FFT 및 컨볼류션 알고리즘"[C.S. Burn 및 T.W. Parks, New York. NY(John Wiley ＆ Sons 1985)]에 상세하게 기술된 쿨리-터키(Cooley-Tukey)기(基)-2디멘션-인-주파수(dimension-in-frequency)알고리즘에 기초한다. IFFT 루티은 끝에서 1/N만큼의 결과를 스케일한다는것 외에는 FFT 루틴과 거의 동일하다.

제10도에 도시된 바와 같이, 코프로세서 스케줄러(라이브러리 루틴)는 4개의 코프로세서를 경유하는 처리된 열/행을 인터러브 함으로써 FFT를 병렬화한다. 열 0은 COR0에 의해 처리되고, 열 1은 COP1에 의하여 처리되며, 열 2는 COP2에 의하여 열 3은 COP3에 의하여 처리된다. 각 코프로세서가 종결됨에 따라, 다음 열이 순차적으로 할당된다. 일단 각 열이 처리되면, 행은 유사한 방법으로 처리된다. 일반적으로, 열/행(x)은 COP(x모듈러스 4)로 할당된다. 루틴이 실행동안에, 스케쥴러는 코프로세서의 동기화를 제어한다.

FFT 및 IFFT에 추가로, FFT코프로세서 프로그램은 파워 스팩트럼 및 주파수 마스크 승산의 계산을 지원한다.

사용중에, 이미지는 이미지 계산 시스템에 의하여 예를들어 비디오 모니터의 상단좌측의 1/4에서 표시된다. 조작자가 FFT가 실행되는 것을 요구할 때, 이미지 데이터는 코프로세서에 전송되고 FFT가 실행된다.

전송된 이미지는 프레임의 상이한 부분이외에 원 이미지와 동일한 프레임에서 비디오 프레임 버퍼로 송신된다.

이미지는 기억되어 모니터의 하부절반에 디스플레이된다. 그 다음 IFFT는 변환된 이미지에 대하여 시행되며 ; 이미지 데이터는 코프로세서로 전송되어 처리되고 비데오 프레임 버퍼로 다시 전송된다.

결과 생성 이미지는 기억되고 표시되어서 본래 이미지, 즉 모니터의 상부 오른쪽 1/4에 인접하게 된다. 이런 방식으로 조작자는 원 이미지와 변환 이미지를 동시에 볼 수 있다.

코프로세서를 사용하여 처리하는 그래픽의 실례는 3차원 모델의 발생이다.

일반적으로 3차원 모델은 정보의 디스플레이 리스트로부터 발생된다.

디스플레이 리스트는 다각형 세트에 관련된 정보를 포함한다 ;

정보는 정점확인과 깊이 측정을 포함한다. 디스플레이 리스트는 모델을 구성하는 다각형을 사용자가 그릴때 사용자에 의해 발생된다. 디스플레이 리스트는 모델의 표현(rendering)동안, 즉 모델을 그리는 동안에 사용된다. 표현은 각 다각형이 3차원으로 나타나는 장소의 결정 및 다각형이 무슨색인지 및 다각형내 또는 가로질러서 어떤 색조인지등의 결정을 요구한다.

본 발명의 이미지 계산시스템을 사용하여 모델의 표현은 효과적인 방식으로 실행된다. 상기 시스템이 초기화될때 렌더링 파이프라인 소프트웨어는 코프로세서의 메모리장치에 다운로드된다.

부가적으로 GSP소프트웨어 및 디스플레이 리스트는 시스템의 다이나믹 RAM으로 다운로드된다. 표현되는 모델을 확인하는 사용자 명령에 대하여 디스플레이 리스트 정보가 각 코프로세서로 보내진다.

시스템의 병렬처리능력을 이용하여 한 다각형이 하나의 코프로세서로 보내지고 또 한 다각형은 또 다른 코프로세서로 보내진다.

그래서, 각 코프로세서는 단일 다각형을 처리한다. 결과 생성된 이미지 데이터는 기억용 비데오 RAM 으로 보내진다음 디스플레이된다.

코프로세서는 다각형으로부터의 특정 픽셀이 모델(숨겨진 표면제거)에서의 다각형의 깊이에 근거하여 출력이 되는지 어떤지를 각 다각형에 대해 결정한다. 추가로, 코프로세서는 다각형의 색을 결정하고 모든 색조요구조건을 수행한다.

하나의 실제 실시예에서, 코프로세서는 숨겨진 표면제거를 수행하기 위해서 Z-버퍼링 기술을 활용하고 다각형 정점의 채색을 산출하기 위해서 퐁 라이팅 모델(Phong lighting model)을 활용하여 정점사이의 순조로운 색조를 위하여 구로드쉐이딩기술(Gouraud shading technique)을 활용한다. 이미지내의 한점의 깊이에 관련된 Z-버퍼 데이터는 발생되는 이미지와 함께 비디오 프레임 버퍼에 유지된다.

GSP는 코프로세서와 다른 성분사이의 모든 통신을 제어한다.

작동중, GSP는 디스플레이라스트에서의 다각형 정보를 코프로세서로 제공한다.

코프로세서는 그것의 다각형에서 각각의 수평선을 분석하여 그선이 모델에서 나타나는 곳과 관찰자로부터 선의 거리에 기초하여 이 선의 가시여부를 측정한다. 코프로세서는 다각형에서 특정선에 관련된 Z-버퍼데이터와 부분표현 이미지로부터 정보를 요구한다.

GSP는 주사선의 형태로 프레임버퍼로부터 이 정보를 제공한다 ; 주사선은 이미지에 있어서 수평선이다.

한 시점에서의 한 Z-버퍼주사선과 한 부부표현 이미지주사선은 코프로세서로 통과한다. 코프로세서는 이 정보를 처리하여 새로운 화상데이터를 포함하는 새로운 부분이미지 주사선과 새로운 Z-버퍼주사선을 이 새로운 화상데이터에 대응하는 데이터와 함께 전송한다.

이 정보는 GSP의 제어하에 비디오 프레임 버퍼로 전송된다. 디스플레이 리스트의 각각의 다각형은 이러한 방식으로 처리된다. 그 결과는 비디오 프레임 버퍼에 기억된 완전한 이미지이다.

이와같은 그래픽 처리시스템을 사용하여 주 시스템은 그래픽 그림 활용을 제공함으로써 사용자가 디스플레이 리스트를 발생시키는 것을 도울수 있다.

계산능력과 그래픽 용량을 많이 요구하는 모델표현(랜더링)방법은 주시스템으로부터 배제되고 이미지계산 시스템에 의해 실행된다.

본 발명의 바람직한 실시예가 도시되고 설명되었지만, 다양한 변경이 본 발명의 정신과 범위로부터 이탈되지 않으면서 행하여질 수 있다.

본 발명의 설명은 RGB 모델을 사용하는 색이미지의 발생에 촛점이 맞추어져 있지만, 다른 색모델(예컨대, YUN,CMY,HSV 및 YIQ)도 직접 또는 RGB 색신호로의 변환에 의해 이 시스템에 자원될 수 있다.

일반적으로, 모든 색모델은 세가지 성분으로 환산하는 색을 묘사한다.

예컨대, YUV 모델은 성분셀{휘도,색상,채도}를 사용한다.

따라서 본 시스템은 YUV 모니터가 가용하다면 YUV 모델시스템에 사용될 수 있다. 이와같은 시스템에 있어서, RAMDAC 조사테이블은 적당한 정보가 가지로 로드된다. 이와 다르게, 상술한 것처럼, YUV 이미지데이터는 적당한 매트릭스를 사용하여 RGB 데이터로 변환되어 RGB 비디오 디스플레이 장치상에 표시된다.

이 디스플레이 서브시스템은 각각의 RAMDAC 출력이 별도의 비데오디스플레이를 구동시키는 다른 환경에서 사용될 수 있다.

네개까지의 별도 디스플레이는 제1도에 도시된 시스템에 의해 구동될 수 있다. 각각의 RAMDAC로부터의 출력은 그레이 레벨신호이다. 한 신호가 그레이 레벨 디스플레이를 구동시킬 수 있다. 예컨대, 출력이 동등한 적색, 녹색 및 청색레벨 입력으로서 사용된다.

Claims (24)

1. 비디오디스플레이 장치를 구동하는 이미지 신호를 발생하고, 각 이미지가 한 세트의 픽셀 특성 신호로부터 발생되는 픽셀을 포함하는 계산시스템에 있어서, 상기 시스템 (a) 복수의 이미지 평면에 1 이상의 이미지를 나타내는 이미지 데이터를 기억하기 위한 비디오 버퍼 ; (b) 제1디스플레이 모드 및 제2디스플레이 모드로부터 디스플레이 모드를 선택하기 위한 모드 선택 수단 ; 및 (c) 상기 이미지 데이터로부터 픽셀 특성 신호를 발생시키기 위한 이미지 변환수단을 포함하며, 상기 이미지변환 수단은 (ⅰ) 상기 이미지 평면중 하나로부터의 이미지데이터를 변환하여 픽셀특성 신호를 발생시키도록, 이미지 데이터를 픽셀특성 신호 변환시키기 위한, 또한 각각 복수의 작동모오드를 포함하고 있는 복수의 디스플레이 발생수단 ; 및 (ⅱ) 상기 디스플레이 모드선택에 따라 상기 디스플레이 발생수단으로부터 픽셀에 대해 한 세트의 픽셀 특성신호를 선택하기 위한 디스플레이논리 수단을 포함하며, 상기모드에 있어서 ; 상기 제1모드에 있어, 상기 픽셀특성신호 세트는 상기 디스플레이발생 신호들중의 적어도 둘로부터 선택된 픽셀특성 신호의 조합으로 되어있고, 그리고 상기 제2모드에 있어, 상기 픽셀특성신호세트가 단일 디스플레이 발생수단으로부터 선택되며, 상기 픽셀특성신호가 상기 픽셀을 디스플레이하는 비디오 디스플레이장치로 출력되는 것을 특징으로 하는 계산 시스템.
2. 제1항에 있어서, 상기 픽셀특성신호가 3색신호 세트인 것을 특징으로 하는 계산 시스템.
3. 제1항에 있어서, 상기 각 디스플레이 발생수단이 상기 이미지데이터에 의해 어드레스되는 픽셀특성 출력 엔트리를 포함하는 조사테이블을 포함하며, 상기 이미지데이터는 상기 이미지데이터와 관련된 테이블 어드레스로서 기억된 픽셀특성신호출력엔트리로 변환하는 것을 특징으로 하는 계산 시스템.
4. 제3항에 있어서, 상기 픽셀특성신호세트가 3색신호 세트이며 상기 픽셀 특성 출력 엔트리가 상기 3색신호와 관련된 색 서브엔트리를 포함하는 것을 특징으로 하는 계산 시스템.
5. 제4항에 있어서, 상기 제1디스플레이모드에 있어서, 제1, 제2 및 제3디스플레이 발생수단이 상기 3색신호에 대응되고, 상기 이미지데이터가 3개의 개별이미지 평면화면에 기억된 4색 성분을 포함한 단일 이미지를 나타내며, 각 디스플레이 발생수단에 대해, 상기 조사테이블이 상기 디스플레이 발생수단에 대응하는 상기 색에 대한 색 서브엔트리 및 상기 다른색에 대한 널(null)서브엔트리를 포함하며, 각 디스플레이 발생수단이 대응색에 대한 색성분을 색신호로 변환하는 것을 특징으로 하는 계산 시스템.
6. 제4항에 있어서, 상기 제2디스플레이 모드에 있어서, 상기 비디오버퍼가 상기 각 이미지평면에서의 독립이미지를 나타내는 이미지 데이터를 기억하고, 각 디스플레이 발생수단 조사테이블이 각 색 신호에 대해 색 서브엔트리를 포함하며, 상기 각 디스플레이 발생수단이 독립 이미지에 대한 이미지 데이터를 상기 3색신호로 변환시키는 것을 특징으로 하는 계산 시스템.
7. 제3항에 있어서, 상기 이미지변환수단이 상기 픽셀특성출력 엔트리를 픽셀특성 아날로그 신호로 변화시키는 D/A(아날로그-디지탈) 변환기를 더 포함하는 것을 특징으로 하는 계산 시스템.
8. 제1항에 있어서, 상기 제2모드에 있어서, 상기 모드선택수단이 각 픽셀에 대해 이미지 평면을 선택하기 위한 관련수단의 영역을 포함하며, 상기 디스플레이 논리수단이 상기 이미지평면 선택에 응하여 각 픽셀에 대한 상기 픽셀특성신호 세트를 선택하는 것을 특징으로 하는 계산 시스템.
9. 제1항에 있어서, 상기 모드선택수단이 상기 제1 또는 제2디스플레이 모드의 선택과 관련하여 오버레이 모드를 선택하기 위한 수단을 더 포함하고 ; 상기 비디오 버퍼가 각 픽셀에 대한 제어정보를 포함한 오버레이 이미지를 나타내는 오버레이 데이터를 기억하며, 상기 오버레이 모드에 있어서, 상기 디스플레이 논리수단이 상기 오버레이 데이터 제어정보에 따라 각 픽셀에 대한 상기 픽셀특성신호세트를 선택하는 것을 특징으로 하는 계산 시스템.
10. 제1항에 있어서, 비디오 버퍼와 통신하는 다수의 이미지 프로세서를 더 포함하며, 각 프로세서가 프로세서와 메모리를 포함하며 상기 이미지 데이터가 소정의 방식으로 상기 이미지 데이터를 변환시키기 위하여 상기 비디오 버퍼와 상기 이미지 코프로세서 사이를 통과할 수 있게 할수있는 것을 특징으로 하는 계산 시스템.
11. 제1항에 있어서, (a) 주시스템과 통신하기 위한 주 시스템 인터페이스 ; 및 (b) 중앙 프로세서와 메모리를 포함하며 주시스템 인터페이스를 경유하여 주시스템과 이미지 계산 시스템사이의 통신을 제어하기 위한 제어프로그램 수단을 포함하며, 이미지데이터는 주 시스템으로부터 상기 비디오버퍼로 전송되고 디스플레이 선택은 주시스템으로부터 모드선택수단으로 전송하는 그래픽 시스템 프로세서를 더 포함하는 것을 특징으로 하는 계산 시스템.
12. 제11항에 있어서, 각각의 상기 디스플레이 발생수단이 상기 이미지 데이터에 의하여 어드레스되는 픽셀특성 엔트리를 포함하는 조사테이블을 포함하며, 그와같은 상기 이미지 데이터는 상기 이미지 데이터와 관련된 테이블 어드레스에 기억된 상기 픽셀 특성 신호 엔트리로 변환되고, 상기 조사테이블 엔트리는 상기 그래픽 시스템 프로세서와 상기 주시스템 인터페이스를 경유하여 주시스템으로부터 상기 디스플레이 발생수단으로 전송되는 것을 특징으로 하는 계산 시스템.
13. 비디오 디스플레이 장치를 구동하는 신호를 발생시키기 위한 방법에 있어서, 각 이미지가 픽셀특성신호로부터 픽셀이 발생되는 픽셀을 포함하며, (a) 1 또는 그 이상의 이미지를 나타내는 데이터를 수신하는 단계 ; (b) 다수의 이미지 평면에 상기 이미지 데이터를 기억하는 단계 ; (c) 제1디스플레이 모드와 제2디스플레이 모드로부터 디스플레이모드를 선택하는 단계 ; (d) (ⅰ) 상기 디스플레이 발생수단의 각각이 상기 이미지 평면중의 하나로부터 상기 이미지 데이터를 변환시켜 복수의 픽셀특성신호를 발생할 수 있도록, 복수의 작동모드를 갖고 있는 디스플레이 발생수단을 사용하여 상기 이미지 데이터를 픽셀특성신호로 변환시키는 단계 ; (ⅱ) 상기 제1모드에서, 상기 픽셀특성신호 세트가 상기 디스플레이 발생수단의 적어도 둘로부터 선택되는 픽셀특성신호의 조합으로 구성되며, 상기 제2모드에서, 상기 픽셀특성신호의 세트가 단일 디스플레이 발생수단으로부터 선택되는, 상기 디스플레이 모드 선택에 따라 상기 디스플레이 발생수단으로부터 픽셀을 위하여 한 세트의 픽셀특성신호를 선택하는 단계를 포함하며 상기 픽셀특성신호의 세트가 비디오 디스플레이 장치에 출력되는 것을 특징으로 하는 방법.
14. 제13항에 있어서, 상기 제2모드에서, 각각의 상기 디스플레이 발생수단이 독립 이미지평면을 위하여 이미지데이터를 변환시키고, 상기 제2모드에서 각 픽셀을 위한 상기 독립 이미지 평면중의 하나를 선택하는 단계, 그리고 상기 선택에 응하여, 상기 픽셀을 위하여 선택된 상기 독립이미지평면을 변환시키는 디스플레이 발생수단으로부터 특성 픽셀을 위하여 1세트의 픽셀특성신호를 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
15. 제13항에 있어서, 상기 제1모드에서, 각각의 상기 디스플레이 발생수단이 단일이미지를 위하여 다수의 상기 이미지 평면에 기억되는 관련 이미지 데이터를 변환시키는 것을 특징으로 하는 방법.
16. 비디오 디스플레이 장치를 구동시키기 위하여 각 이미지가 픽셀을 포함하는 이미지 신호를 발생시키기 위한 계산시스템에 있어서, (a) 다수의 이미지 평면에 1 또는 그 이상의 이미지를 표시하는 이미지 데이터를 기억하기 위한 비디오버퍼 ; (b) 제1디스플레이 모드와 제2디스플레이 모드로부터 디스플레이 모드를 선택하기 위한 모드선택수단 ; (c) 상기 화면중 하나로부터 이미지 데이터를 픽셀 특성 데이터로 변환하는 조사 테이블 수단, 상기 픽셀특성 데이터를 픽셀특성신호로 변환하는 디지탈 대 아날로그 변환수단, 및 상기 픽셀특성신호를 변환하는 다중 채널 출력수단을 포함하며 각각이 다수의 동작 모드에서 동작하는 다수의 디스플레이 발생수단 ; 및 (d) 한 픽셀에 대하여, 상기 디스플레이 모드 선택에 따라 상기 디스플레이 발생수단으로부터 1세트의 픽셀 특성을 선택하는 디스플레이 논리 수단으로 구성되며, 그리하여, 상기 제1모드에서, 상기 픽셀 특성 신호세트는 상기 디스플레이 발생수단중의 적어도 둘로부터 선택된 픽셀특성신호의 조합으로 구성되며, 상기 제2모드에서, 상기 픽셀 특성신호 세트는 단일 디스플레이 발생수단으로부터 선택되고, 상기 픽셀 특성 신호의 세트는 비디오 디스플레이 장치로 출력되는 것을 특징으로 하는 계산 시스템.
17. 제16항에 있어서, 상기 모드 선택 수단은 상기 디스플레이 발생수단에 대하여 상기 동작모드를 더 결정하는 것을 특징으로 하는 계산 시스템.
18. 제16항에 있어서, 상기 다중 채널 출력 수단은 상이한 픽셀특성신호형들이 각 배선위로 전송되도록 한 세트의 배선을 포함하고, 같은 픽셀특성신호형을 전송하는 상기 디스플레이 발생수단의 각으로부터의 배선들이 논리 OR 결선에 의해 접속되어 있는 것을 특징으로 하는 계산 시스템.
19. 제16항에 있어서, 각각의 상기 디스플레이 발생수단은 상기 이미지 데이터에 의하여 어드레스되는 픽셀 특성 출력 엔트리를 포함하는 조사 테이블을 포함하며, 그리하여 상기 이미지 데이터는 상기 이미지 데이터와 관련된 테이블 어드레스에 기억된 픽셀 특성 신호출력 엔트리로 변환되는 것을 특징으로 하는 계산 시스템.
20. 제19항에 있어서, 상기 픽셀특성신호의 세트는 한 세트의 3색 신호이며 상기 픽셀 특징 출력 엔트리는 상기 3색 신호와 관련된 색 서브엔트리를 포함하는 것을 특징으로 하는 계산 시스템.
21. 제20항에 있어서, 상기 제1디스플레이 모드에서 제1, 제2 및 제3디스플레이 발생수단은 상기 3색 신호에 대응하며, 상기 이미지 데이터는 3개의 개별 이미지 평면에 기억된 3색 성분으로 구성된 단일 이미지를 나타내며, 각 디스플레이 발생수단에 대하여, 상기 조사 테이블은 상기 디스플레이 발생수단에 대응하는 상기 색에 대한 색 서브엔트리 및 상기 다른 색에 대한 널 서브엔트리를 포함하며, 그리하여, 각 디스플레이 발생수단은 색 성분을 디스플레이 발생수단이 색신호에 대응하는 색으로 변환시키는 것을 특징으로 하는 계산 시스템.
22. 제20항에 있어서, 상기 제2디스플레이 모드에서, 상기 비디오 버퍼는 상기 화면의 각각에 독립이미지를 나타내는 이미지 데이터를 기억하며, 각 디스플레이 발생수단 조사테이블은 각 색 신호에 대한 색 서브엔트리를 포함하며 상기 디스플레이 발생수단 각각은 독립 이미지에 대한 이미지 데이터를 상기 3색신호로 변환하는 것을 특징으로 하는 계산 시스템.
23. 제16항에 있어서, 상기 비디오 버퍼를 갖춘 통신전달에 있어서, 다수의 이미지 코프로세서를 더 포함하며, 각 코프로세서는 프로세서 및 메모리를 포함하며, 여기서 상기 이미지 데이터는 소정의 방법으로 상기 이미지 데이터를 변환하는 목적으로 상기 비디오 버퍼와 상기 이미지 코프로세서 사이를 통과하는 것을 특징으로 하는 계산 시스템.
24. 제16항에 있어서, 상기 시스템 (a) 주 시스템과 통신전달하는주 시스템 인터페이스, 및 (b) 중앙 프로세서 및 메모리를 포함하고, 상기 주시스템 인터페이스를 경유하여 주시스템과 이미지 계산 시스템 사이에서 통신을 제어하는 제어 프로그램 수단을 포함하는 그래픽 시스템 프로세서를 더 포함하며, 여기서 이미지 데이터는 주시스템으로 부터 상기 비디오버퍼로 전송되는 디스플레이 선택은 주시스템으로부터 상기 모드 선택 수단으로 전송되는 것을 특징으로 하는 계산 시스템.