KR930009372A - 비데오 처리 시스템 및 데이타 병합 방법 - Google Patents

비데오 처리 시스템 및 데이타 병합 방법 Download PDF

Info

Publication number
KR930009372A
KR930009372A KR1019920018561A KR920018561A KR930009372A KR 930009372 A KR930009372 A KR 930009372A KR 1019920018561 A KR1019920018561 A KR 1019920018561A KR 920018561 A KR920018561 A KR 920018561A KR 930009372 A KR930009372 A KR 930009372A
Authority
KR
South Korea
Prior art keywords
pixel
processing system
video processing
data
frame
Prior art date
Application number
KR1019920018561A
Other languages
English (en)
Other versions
KR950014980B1 (ko
Inventor
제이. 뷰러 마이클
Original Assignee
원본미기재
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 원본미기재
Publication of KR930009372A publication Critical patent/KR930009372A/ko
Application granted granted Critical
Publication of KR950014980B1 publication Critical patent/KR950014980B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Studio Circuits (AREA)

Abstract

비데오 삽입처리 시스템(VIPS) 구조는 시스템 제작자에게 그래픽 처리에 대한 모듈 및 패럴 접근법(modular and parallel approach)을 제공한다. 그래픽 모듈의 코어세트(core set)를 사용하므로써, 넓은 범위의 그래픽 처리 조건이 만족될 수 있다. 독립된 그래픽 경로를 서포트할 능력을 제공하므로써, 성능이 부가된 각각의 그래픽 경로 세트에 대해 N번 만큼 증가할 수 있다. 독립된 그래픽 경로의 사용은 실시간 응답 요구조건을 만족시키도록 시스템 능력을 증가시킨다.
VIPS 구조에 대한 키는 다중 프레임 버퍼로부터의 영상을 단일 디스플레이 영상으로 병합시키는 능력이다. 최종 영상은 픽셀의 우선 순위에 기초한 각 픽셀 소스 선택 결과이다. 이것은 그래픽 시스템에 형태 또는 크기와 무관한 영상 오버레이, 언더레이, 병합 및 하이드를 제공한다. 패럴 파이프라인형 접근법(parallel piplined approach)은 상기 VIPS 구조에 대해 전체 시스템 성능의 저하없이 픽셀 바이 픽셀에 기초하여 서로 다른 그래픽 경로로부터 다중 영상을 병합시키는 능력을 제공한다.

Description

비데오 처리 시스템 및 데이터 병합 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 베이직 비데오 삽입 처리 시스템의 블록도,
제4도는 이중 버퍼형 VIPS 수행의 블록도,
제5도는 오버레이(overlay)를 가진 이중 버퍼형 VIPS 수행의 블록도,
제6도는 프레임 삽입 버퍼의 블록도,
제7도는 병합 과정(merge process) 동안 영상 데이터의 흐름을 보여주는 블록도.

Claims (8)

  1. 다중 그래픽 응용을 단일 비데오 디스플레이상에 통합시키기 위한(for integrating multiple graphic applications onto a single video display) 비데오 처리 시스템으로서, 사상(envents)에 기초한 디스플레이 인터페이스 프로세서에 대해 제어 명령을 내리기 위한(for issuing control commands to an display interface processor) 호스트 프로세서 수단과, 비데오 동기화를 유지하기 위한(for maintaining video synchronization) 디스플레이 인터페이스 프로세서 수단과, 상기 비데오 처리 시스템에 디스플레이 메모리를 제공하고 픽셀 바이 픽셀에 기초하여 영상을 병합시키기 위한(for merging image on a pixel by pixel basis) 프레임 삽입 버퍼 수단, 및 디스플레이 될 비데오 영상을 나타내는 픽셀 바이 데이터(the pixel by pixel data)를 디스플레이 구동을 위해(to drive a display) 아날로그 신호로 변환시키기 위한 디지털-아날로그 변환 수단을 포함하는 것을 특징으로 하는 비데오 처리 시스템.
  2. 제1항에 있어서, 다수의 소스로부터 사상을 수신하기 위한 다수의 호스트 프로세서 수단을 포함하는 것을 특징으로 하는 비데오 처리 시스템.
  3. 제1항에 있어서, 다수의 영상을 나타내는 데이터를 저장하기 위한 다수의 프레임 삽입 버퍼를 포함하는 것을 특징으로 하는 비데오 처리 시스템.
  4. 제1항에 있어서, 비데오 동기화를 유지하기 위한 다수의 디스플레이 인터페이스 프로세서 수단을 포함하는 것을 특징으로 하는 비데오 처리 시스템.
  5. 제4항에 있어서, 다수의 영상을 나타내는 데이터를 저장하기 위한 다수의 프레임 삽입 버퍼를 포함하는 것을 특징으로 하는 비데오 처리 시스템.
  6. 제5항에 있어서, 프레임 삽입 버퍼 각각에 있어서 데이터의 픽셀 바이 픽셀 병합(a pixel by pixel merge)을 실행하기 위한 수단을 포함하는 것을 특징으로 하는 비데오 처리 시스템.
  7. N 프레임 삽입 버퍼 안에 저장된 N 영상을 나타내는 데이터를 병합하는 방법으로써, 국부 영상(local image)을 각각 발생시키는 N 프레임 삽입 버퍼를 제공하는 단계와, 각각의 국부 영상 버퍼 안의 각 픽셀에 우선 순위 넘버 1-N를 할당하는 단계와, N번째 프레임 버퍼(the Nth frame buffer)로부터 N-1번째 프레임 버퍼로 국부 영상을 통과시키는 단계와, 픽셀 바이 픽셀에 기초하여 N-1번째 프레임 버퍼 안의 국부 영상 데이터와 N번째 프레임 버퍼로부터의 국부 영상 데이터의 우선 순위를 비교하는 단계와, 우선 순위 알고리즘(a priority algorithm)에 기초한 2프레임 버퍼로부터 상기 국부 영상 데이터를 병합시키는 단계와, 상기 병합된 데이터(the merged data)를 다음 프레임 버퍼에 대해 분류하는 단계, 및 상기 모든 프레임 버퍼안의 모든 데이터가 병합될 때까지(until all of the data in all of the frame buffers have been merged), 상기 비교, 병합, 및 분류 단계를 반복하는 단계를 포함하는 것을 특징으로 하는 데이터 병합 방법.
  8. 제7항에 있어서, 상기 비교 단계가 상기 프레임 버퍼 안의 각각의 행 및 열에 각 픽셀의 원 순위의 픽셀 바이 픽셀 비교(a pixel by pixel comparison of the priorty of each pixel in each row and column in the frame buffer)를 포함하는 것을 특징으로 하는 데이터 병합 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018561A 1991-10-31 1992-10-09 비데오 처리 시스템 및 데이타 병합 방법 KR950014980B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US786,238 1991-10-31
US07/786,238 US5264837A (en) 1991-10-31 1991-10-31 Video insertion processing system

Publications (2)

Publication Number Publication Date
KR930009372A true KR930009372A (ko) 1993-05-22
KR950014980B1 KR950014980B1 (ko) 1995-12-20

Family

ID=25138013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018561A KR950014980B1 (ko) 1991-10-31 1992-10-09 비데오 처리 시스템 및 데이타 병합 방법

Country Status (7)

Country Link
US (1) US5264837A (ko)
EP (1) EP0539822A3 (ko)
JP (1) JPH0727449B2 (ko)
KR (1) KR950014980B1 (ko)
CN (1) CN1039957C (ko)
CA (1) CA2073086C (ko)
TW (1) TW209288B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2271700B (en) * 1992-04-10 1996-02-28 Videologic Ltd Multimedia display
US5426725A (en) * 1992-06-16 1995-06-20 Honeywell Inc. Priority based graphics in an open system windows environment
US5432900A (en) * 1992-06-19 1995-07-11 Intel Corporation Integrated graphics and video computer display system
US5920694A (en) * 1993-03-19 1999-07-06 Ncr Corporation Annotation of computer video displays
DE69431550T2 (de) * 1993-08-12 2003-02-20 Nortel Networks Ltd Antenneneinrichtung für Basisstation
US5752010A (en) * 1993-09-10 1998-05-12 At&T Global Information Solutions Company Dual-mode graphics controller with preemptive video access
US5812148A (en) * 1993-11-11 1998-09-22 Oki Electric Industry Co., Ltd. Serial access memory
US6016137A (en) * 1995-01-30 2000-01-18 International Business Machines Corporation Method and apparatus for producing a semi-transparent cursor on a data processing display
US5659726A (en) * 1995-02-23 1997-08-19 Sandford, Ii; Maxwell T. Data embedding
JP3355596B2 (ja) * 1995-06-06 2002-12-09 インターナショナル・ビジネス・マシーンズ・コーポレーション グラフィックス装置および表示方法
JP3562049B2 (ja) * 1995-07-21 2004-09-08 セイコーエプソン株式会社 映像表示方法および装置
US5629723A (en) * 1995-09-15 1997-05-13 International Business Machines Corporation Graphics display subsystem that allows per pixel double buffer display rejection
US5754170A (en) * 1996-01-16 1998-05-19 Neomagic Corp. Transparent blocking of CRT refresh fetches during video overlay using dummy fetches
GB9606922D0 (en) * 1996-04-02 1996-06-05 Advanced Risc Mach Ltd Display palette programming
EP0840279A3 (en) 1996-11-05 1998-07-22 Compaq Computer Corporation Method and apparatus for presenting video on a display monitor associated with a computer
US6275236B1 (en) * 1997-01-24 2001-08-14 Compaq Computer Corporation System and method for displaying tracked objects on a display device
US5764306A (en) * 1997-03-18 1998-06-09 The Metaphor Group Real-time method of digitally altering a video data stream to remove portions of the original image and substitute elements to create a new image
GB2344713B (en) * 1998-02-10 2003-05-07 Furuno Electric Co Display system
US6385566B1 (en) * 1998-03-31 2002-05-07 Cirrus Logic, Inc. System and method for determining chip performance capabilities by simulation
US6516032B1 (en) 1999-03-08 2003-02-04 Compaq Computer Corporation First-order difference compression for interleaved image data in a high-speed image compositor
US6753878B1 (en) * 1999-03-08 2004-06-22 Hewlett-Packard Development Company, L.P. Parallel pipelined merge engines
US6847358B1 (en) * 1999-08-06 2005-01-25 Microsoft Corporation Workstation for processing and producing a video signal
US6924806B1 (en) * 1999-08-06 2005-08-02 Microsoft Corporation Video card with interchangeable connector module
JP3881477B2 (ja) 1999-09-06 2007-02-14 沖電気工業株式会社 シリアルアクセスメモリ
US6983422B1 (en) * 2000-03-07 2006-01-03 Siemens Aktiengesellschaft Page windows computer-controlled process and method for creating page windows
CA2613998C (en) * 2005-06-08 2016-01-05 Thomson Licensing Method, apparatus and system for alternate image/video insertion
IL174170A (en) * 2006-03-08 2015-02-26 Abraham Aharoni Device and method for two-eyed tuning

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4317114A (en) * 1980-05-12 1982-02-23 Cromemco Inc. Composite display device for combining image data and method
US4439760A (en) * 1981-05-19 1984-03-27 Bell Telephone Laboratories, Incorporated Method and apparatus for compiling three-dimensional digital image information
US4616336A (en) * 1983-05-11 1986-10-07 International Business Machines Corp. Independent image and annotation overlay with highlighting of overlay conflicts
GB8405947D0 (en) * 1984-03-07 1984-04-11 Quantel Ltd Video signal processing systems
JPH0756587B2 (ja) * 1985-05-08 1995-06-14 富士通株式会社 負捲り表示制御方法
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
US4907086A (en) * 1987-09-04 1990-03-06 Texas Instruments Incorporated Method and apparatus for overlaying a displayable image with a second image
US4947257A (en) * 1988-10-04 1990-08-07 Bell Communications Research, Inc. Raster assembly processor
JPH02193480A (ja) * 1989-01-21 1990-07-31 Mitsubishi Electric Corp ワイドアスペクトｔｖ信号伝送方式
US5170154A (en) * 1990-06-29 1992-12-08 Radius Inc. Bus structure and method for compiling pixel data with priorities

Also Published As

Publication number Publication date
TW209288B (ko) 1993-07-11
CN1072050A (zh) 1993-05-12
US5264837A (en) 1993-11-23
JPH05224874A (ja) 1993-09-03
EP0539822A2 (en) 1993-05-05
KR950014980B1 (ko) 1995-12-20
EP0539822A3 (en) 1993-10-13
CA2073086A1 (en) 1993-05-01
CN1039957C (zh) 1998-09-23
CA2073086C (en) 1998-12-08
JPH0727449B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
KR930009372A (ko) 비데오 처리 시스템 및 데이타 병합 방법
JP2583003B2 (ja) グラフィックス表示システムにおけるイメージ表示方法、フレーム・バッファ及びグラフィックス表示システム
US4658247A (en) Pipelined, line buffered real-time color graphics display system
US4317114A (en) Composite display device for combining image data and method
KR900702446A (ko) 파이프라인된 단일 포트 z-버퍼를 갱신하기 위한 효율적 방법
JPH0771226B2 (ja) テレビジヨン特殊効果装置の補間器
US20060055626A1 (en) Dual screen display using one digital data output
JPH0644382A (ja) 並列画像生成装置
JPH06266324A (ja) 画像処理方法及び装置
JP2907630B2 (ja) フレームメモリ制御装置
JPS58169681A (ja) 画像処理回路
JPH05159043A (ja) カラー画像処理装置
JP2839578B2 (ja) イメージデータ入力処理装置
JPS6374090A (ja) 文字発生器のアクセス方式
JP2713938B2 (ja) 表示制御装置
JP3431925B2 (ja) 画像表示制御装置及びその方法
JPH10307932A (ja) 描画装置
KR960036801A (ko) 컬러 그래픽 병렬처리를 위한 아핀변환 장치
JPS6442690A (en) Graphic and image display system
JPH08125847A (ja) 画像処理装置
JPH01147593A (ja) 情報検索画面におけるウィンドウ領域自動設定方法
JPS6033790A (ja) 画像メモリ装置
JPS63104184A (ja) 動画表示
JPH1031459A (ja) 液晶表示パネルの駆動装置
JPH01276196A (ja) 画像表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001021

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee