TW456042B - Junction field effect transistor and the manufacturing method thereof - Google Patents

Junction field effect transistor and the manufacturing method thereof Download PDF

Info

Publication number
TW456042B
TW456042B TW089118554A TW89118554A TW456042B TW 456042 B TW456042 B TW 456042B TW 089118554 A TW089118554 A TW 089118554A TW 89118554 A TW89118554 A TW 89118554A TW 456042 B TW456042 B TW 456042B
Authority
TW
Taiwan
Prior art keywords
region
area
type
channel
effect transistor
Prior art date
Application number
TW089118554A
Other languages
English (en)
Inventor
Makoto Harada
Kenichi Hirotsu
Hiroyuki Matsunami
Tsunenobu Kimoto
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11366799A external-priority patent/JP2000299475A/ja
Priority claimed from JP2000008969A external-priority patent/JP4876297B2/ja
Priority claimed from JP2000194464A external-priority patent/JP4830179B2/ja
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Application granted granted Critical
Publication of TW456042B publication Critical patent/TW456042B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Description

456042 A7 B7 絰濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) 技術領域 本發明係與一種接合型場效電晶體（JFET: Junction Field Effect Transistor)相關，該接合型場效電晶體係用在電力送 電的直流交流變換，反向器（inverter)等的高電流，高電壓 的開關動作（switching)之上；更具體而言，係與爲企圖更 加減低電力損失之縱型JFET相關的發明。 背景技術 使用於反向器（inverter)等的開關（switching)之接合型場 效電晶體（JFET)，通常要求要能耐tSj電流及向電壓。圖2 5 爲一般橫型JFET的圖示。於橫型JFET中，載子實質上在半 導體基板面上平行地移動，於源椏區域101中，由源極電 極111外加接地電位，而於汲極區域103中，由汲極電極 113外加正電位。閘極電極112之下的閘極區域102的下 方，則形成ρ η接合，在元件OFF的狀態下，對閘極電極 112施加負電壓使該接合部成爲反偏壓的狀態。在〇 N的狀 態下，源極區域101的電子會被汲極區域103的正電位吸 引，通過閘極電極102下方的通道（channel)區域110，到達 汲極區域103。 在上述的橫型JFET中，如圖2 5所示，因爲源極、閘極以 及及極電極位於同一平面之故，所以没極電極便藉由空氣 與其他的電極接近。因爲空氣的耐壓性充其量也只有 3kV/mm，所以在沒有電流流過的OFF狀態下，没極電極與 其他的電極之間施加3kV/mm以上的電壓時，没極電極與 其他的電極間，必需距離1 mm以上。爲此之故，自源極區 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) :裝 訂--------:·, 456042 A7 r------------ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2 ) 域101到没極區域103之間的通道區域1〇9的長度會變得較 長，僅能使少量的電流通過，一般被稱爲功率電=體所要 求的高電流是無法通過的。 圖2 6係爲改善上述橫型JFET缺陷所提案且實用化的縱型 JFET，別名爲靜電謗導型電晶體（以下簡稱sit Induction Transistor))之圖示。在縱型JFET中，與橫型汗灯 的不同處是載子實質上係朝半導體基板厚度的方向移動。 在sit中，複數的閘極區域102注入高濃度的p型雜質形成 P區域，在其周圍添加低濃度的n型雜質形成區域。因 爲H·區域的η型雜質濃度低之故，耗盡層常常擴散，且通 道區域會消失。因此不會發生如上述橫型JFET所產生的汲 極電流飽和現象，此現象根據pinch 〇ff而發生。源極、閘 極、汲極各區域的電位之施加方法，與圖2 5所示的橫型 JFET相同。源極區域ι〇1的電子超越閘極區域的電位差， 被汲極電位吸引，漂移至耗盡層。當對汲極電位施於高的 正電位時’相對於閘極區域的電子而言可使電位差變小漂 移電流變大’即使汲極電位高，也不會發生汲極電流飽和 的現象。没極電流的控制通常是根據閘極電位與汲極電位 進行。上述的S I T用在開關的情沉下時，爲了獲得大電 流，使電子可以超越電位差，因此電壓不得不高，即使只 有一些也無法避免發生一定的損失。 此外，在JFET中當開關動作在off狀態下時，爲以耗盡 層遮斷通道區域，需要對閘極電極施加絕對値超過丨〇v的 負電壓。施加該絕對値大的負電壓時，因爲即使在〇砰狀 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝
——訂-------•^線' III 456042 A7 經濟部智慈財產局員工消費合作杜印敦 ________ B7______ 五、發明說明（3 ) 態下也會發生電力損失，所以期望能實現不會發生損失的 OFF狀態。 此外’一般而言，在jFET中，通道區域的雜質濃度因爲 爲了確保所定電晶體.的特性而受到控制，因此該濃度無法 太高。爲此之故，通道區域的電阻便傾向於高，而且根據 雜質濃度或是通道區域的厚度而變動。電晶體的特性因爲 觉到上述通道區域的電阻的強烈影響，所以會隨著該些雜 質濃度或是厚度等的誤差而有大變動。爲避免如上述般元 件間的誤差，以通道區域的電阻減少爲目的，當注入高濃 度的雜質原子時’耐壓性能便完全劣化。因此不使用高濃 度的雜質’以使〇N電阻降低，所以期望能有不受通道區 域的雜質濃度或是其厚度等之誤差影響的JFET。 衣發明係以提供一種JFET爲目的，該:TFET具有高耐壓以 及高電流的開關動作，而且低損失的特性。此外，本發明 係以提供一種電力用之半導體元件爲目的，該半導體元件 作爲大電力用的開關元件，爲更進一步實現低損失，於 OFF狀態下可以減低所需要的電壓。另外，本發明係以提 供—種低的ON電阻JFET爲目的，該JFET具有優良的耐壓 ^響而且不受通道區域的雜質濃度或是其厚度等的誤差的 發明揭示. 一本發明中的JFET，具備下列各項：設置於半導體薄體之 :的表面的第二導電型閉極區域、設置於—的表面之側的 弟一導電型源極區域、與源極區域相接的第一導電型通道 (請先閲讀背面之注意事項再填寫本頁) 裝 tr· .翁 ' 6 - 本紙張尺朗財國國家鮮（cgs)A4祕（21ΰ x]97公楚)- 4 5 6 0 4 A7 B7 經濟部智慧財產局員工消費合作社ίρ製 五、發明說明（4 ) 區域、及與閘極區域連續且限定通道區域範圍的第二導電 型之限;定區域。該JEFT另具備下列各項：設置於半導體薄 體其他主表面的第一導電型汲極區域'自通道區域朝没極 區域，與半導體薄體較厚的方向相連續的第一導電型漂移 區域。於該JEFT中’漂移區域以及通道區域中之第—導電 型的雜質濃度，也比源極區域與汲極區域的第一導電型的 雜質濃度，以及限定區域的第二導電型之雜質濃度還低。 根據該構造，在OFF狀態之下，隨著將反偏壓電壓施加 在閘極區域上，而自限定區域朝通道區域方向形成耗盡 層，得以阻止載子自源極區域經由通道區域以及漂移區域 朝向汲極區域的通過。此外，在〇FF狀態下，在汲極區域 上施加高電壓的話，會變成於限定區域以及漂移區域的界 面上施加高的反偏壓電壓，而在限定區域與漂移區域上形 成耗盡層。此時，因爲在汲極與閘極之間藉由該耗盡層承 受電壓，所以可以使得汲極與閘極間的耐壓性能提昇。此 外，在ON狀態下，使源極區域與閘極區域幾乎是同一電 位，且使耗盡層無法形成，再自源極區域經由通道區域及 漂移區域朝向汲極區域，使載子移動，該載子的移動量， 也就是電流，係由汲極電位控制。如果將汲極電位提高的 話，會成爲pinch-off電位’耗盡層將自限定區域與漂移區 域的介面朝向漂移區域並延伸，没極電流便飽和。該項動 作，係與沒有pinch-off，设極電流不會飽和的以前的縱型 JFET (SIT)在本質上是不同的動作。在本發明的肌τ才開 始可能有的動作包含在上述的⑽狀態下，隨著耗盡層承 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注音？事項再填寫本頁) 裝 l·—訂--------'線 4 5 6 0 4 2 A7 B7 經濟部智慧財產局員工消費合咋土沪纪 五、發明說明（5 ) 受電壓使耐壓性能提昇，以及基板的厚度方向，亦即在縱 方向電流通過之0N狀態下，汲極電流的飽和現象。隨著 上述汲極電流的飽和，可以防止JFET本身或是周園元件的 燒毀。在此需特別紀綠的是，在〇N狀態下，4足源極區域 到汲極區域的通道中，不會妨礙载子的通過，〇n電阻變 得非常地低。爲此之故，面對載予，與以前強制通過在耗 盡層上的能量差之SIT等相比’可以.進一步抑制電力消耗 量。 此外，於此，在含有第一導電型雜質與第二導電型雜質 的情況下，若沒有特別技明，雜質濃度是指，互相抵消雙 方的雜質後，所殘留的主要雜質的濃度値。 此外，於上述本發明的JFET中，期望與閘極區域接觸的 閘極電極能與閑極區域形成電阻接觸。随著與電阻接觸， 對閘極電極施加反偏壓的電壓，可以擁有較高的控制力， 使得在形成pn接合的限定區域/通道區域介面之上，可以 自限定區域朝向通道區域拉出耗盡層，而得以實現狀 態。因爲閘極區域的第二導電型雜質濃度是高濃度，因此 得以容易地與電阻接觸。 於上述本發明的JFET中，因爲注重構造簡明化，所以.期 望自半導禮薄體的内侧，如閘極區域以限定包圍住限定區 域。. 根據該構造’因爲會形成限定區域係由内側包園閑極區 域所形成’因此構造變得簡明，可以減少製造時形成光罩 的次數’製造變的容易，而且得以提高良率。又因爲閑極 本紙張尺度適用中®國家標準（CNS)A4規格（210 X 297公楚） (請先閱讀背面之注意事項再填寫本頁) 裝
ml 1 H >^1 一一，OJ· n n I I I I 4 5 6 0 4 2 A7 B7 經齊邨 五、發明說明（6 區域與限定區域包含有同„導電型的雜· 以可以實現自限定區域朝向通 ：耗：導所 態。此外，在該⑽狀態下對没極區^加耗⑽狀 ί日舌AA =:认π W U蜂苑加南電壓時，使 件同的反轉電㈣加纽定g域及料 而從限定區域開始在漂移區域上形成耗盡層，因爲=了 及極閘極間的電壓，所以可以提昇耐壓性能。 於上述本發明的_中，閘極區域與限定區一致 的。 當限定區域限定在基板表面的附近時，即使限定區域在 閘極區域及其空間範圍内’亦無須區別雜質濃度，而是一 致的。自此構造中’因爲構造簡明之故，所以容易製造。 尚且極區域J也可以使用在第二導電型的區域中，該 第導电尘區域係由閘極電極超越一般稱之爲接觸電阻的 弟j導電型的半導體區域之閘極區域範圍，朝向半導體薄 to厚度方向之深處所形成的區域。當閘極區域的範園如上 述般擴張時，限定區域及閘極區域通常是一致的。惟於本 説明中不問半導體薄體的深處位置以及淺處位置，而將包 圍住通道區域的限定之區域稱爲限定區域。閘極區域之意 義’係一般通稱爲閘極電極接觸電阻時，閘極電極之下的 附近區域。 於上述本發明的JFET中，源極區域係突出於一的主表面 之上所形成’而期望通道區域於源極區域之下相連續所形 成0 拫據該構造’也可以使用在dry-etching的源極區域的圖 9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) * 1 n I ml· t— n i 一5J* n I n .1 I. _ 456042 A7 B7 五、發明說明（ 案結構之光罩上’將第二導電型雜質原子注入於閘極區域 以及包圍閘極區域的限定區;或。結果随著光罩次數的減 少，使得光罩位置的調整變得容易，也得以使良率提高。 於上述本發明的JFET中，閘極區域係由2個區域構成， 通道區域則個別限定住該2個閘極區域，與所包圍的限定 區域接觸，並被設置於該2個限定區域之間。 根據该構造.，JFET的構造更加簡明’光罩位置的調整更 谷易，隨著製造次數的減少效果，可以寄望良率提高。 於上述本發明的JFET中，被限定區域所包圍的通道區域 的幅度’較耗盡層的厚度還小；該耗盡層係於限定區域與 通道區域的接合部中，根據擴散電位所形成的。 通常JFET在閘極電極未施加電壓的情沉下爲on狀態， 而在對閘極電極施加絕對値超過丨〇v的負電極的情況下是 爲OFF狀態。亦即，JFET進行n〇rmaUy 〇n的動作是普通 的。當normally on型的JFET用於控制迴轉機的情況下’因 爲未施加電壓於閘極電極時係爲ON狀態之故，所以當閘 極故障時’迴轉機仍在迴轉狀態是很危險的。爲此之故， 當normally on型的JFET使用在上述迴轉機的情況下，必須 設置在故障時備用’在故睐時使閘極迴路〇FF的構造，因 此閘極迴路的構造變得複雜。此外，因爲在〇巧狀態下還 需繼續施加負電壓，所以即使在〇FF期間也會發生電力的 消耗。 根據上述的構造時，本發明的JFET變成爲norxnaUy-off 型。亦即’未對閘極施加電壓時，實現OFF狀態，而對閘 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ----— lull J>) i * I I 邊- (請先閱讀背面之注意事項再填寫本頁) 訂------——Μ p 456042 A7 五、發明說明（8 ) 極施加比較低的正電位時成爲〇 N狀態。隨著使用^r normally-off型的JFET，無須在閘極内設置應付故障的構 造，便可以進行迴轉機的控制等。此外，在〇砰的期間也 不會耗費電力。 於上述本發明的JFET中，漂移區域的第—導電型雜質濃 度’期望能比電流區域的第一導電型雜質濃度高。 根據該濃度構造’在OFF狀態時，隨著對閘極電極施加 反偏壓電壓，確實可以朝向通道區域拉出耗盡層。從而， 可以確實而且以高速的狀態實現0FF狀態。當換成〇N的狀 態時’因爲耗盡層可以在短時間内消失，所以可以高速地 切換。此外，因爲漂移區域的第一導電型雜質濃度比限定 區域的第二導電型雜質濃度還低，所以隨著反偏壓電壓的 鬲壓化，也可以在漂移區域中形成耗盡層，該耗盡層有助 於耐壓，所以高耐壓化變得可能。在〇1^狀態下加大汲極 電壓時，還是從限定區域到漂移區域間拉出耗盡層而產生 pitch-off，汲極電流成飽和狀態，可以避 在上述本發明的㈣中，所期望的是要具燒備又等二 極區域上的源極電極接續，通過源極區域延伸至通道區域 的第二導電型的插入區域 根據該構造，可以使得從靠近源極區域的限定區域部分 朝向源極區域的通道區域内的電位上昇。爲此之故，自限 定區域/通道區域的介面朝向通道區域延伸的耗盡層，變 得容易朝向源極區域側面延伸。結果，即使在源極/閘極 間不施加大的負電壓，也可以實現〇FF狀態，可以作爲大 (諝先閱讀背面之注意事項再填寫本頁) i裝 l·---訂----------游 -11 - 本紙張尺度適用t國國家標準(CNS)A4規格（210 X 297^57 4 經濟部智慧財產局員X消費乂 0乍土>这 5 60 4 2 A7 - — B7 _五、發明說明（9 ) 電力用的開關元件，更進一步實現低損失的情況。 於上述本發明的JFET中，即使插入區域係將第一導電型 的區域夾在中間，分爲2個以上的區域所構成的也可以。 根據上述構造，耗盡層可以更容易地自限定區域/通道區 域介面朝向源極電極擴散，可以在絕對値低的負電壓下實 現OFF狀態。上述2個以上的區域可以是乎板狀，也可以 是柱狀。 。 在上述本發明的JFET中，具備比通道區域的第一導電型 之雜質渡度還低的第一導電型耗盡層促進區域；該通道區 域係爲與限定區域以及源極區域相連接，且是通道區域中 的區域。 耗盡層自限定區域/通道區域的介面開始，以與限定區域 之第二導電型之雜質濃度與通道區域之第一導電型之雜質 濃度之比率成正比，往通道區域侧面延伸。亦即，於雜質 濃度低之側，與其雜質濃度之比成正比例延伸。爲此之 故’隨著上述耗盡層促進區域之設置，根據低的反偏壓電 壓’耗盡層會更加地延長而形成，使得自兩側的限定區域 延伸耗盡層結合一起，而得以實現〇FF狀態。亦即，因爲 較小的絕對値之負電壓，使兩侧的耗盡層結合架高，而可 以遮斷電荷載子的移動。 於上述本發明之JFET中，源極區域以及通道區域皆是分 割成2個區域，而在該2個通道區域之間，具備有夹在較該 通道區域之上面高度低位置範圍内的導電膜。 根據上述的構造，從設置於半導體基板之一的面（表面） -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝 L----'訂------.1 53eEes: 經濟部智慧財表%員X.肖f 1 4 5 6 0 4 2 A7 I----— B7 五、發明說明（ΊΟ ) 之：的2個源極區域，朝向其他的面（背面)之汲極區域， 沿著基板厚度方向的漂移（通道）通道之電阻會變小。亦 即，對於上述通道所形成的上述導電膜部分，對於上述通 路部分形成並列的迴路。如上述般，在基板厚度方向上， 即使在有載子流過的JFET的情沉下，可以使得沿著同方向 之通道區域之電阻，實質上減低。爲此之故，伴隨著上述 縱型JFET特有的高耐壓特性，並可以在通道區域上減低電 力之耗費，解決散熱的問題。爲了在限定區域與通道區域 之接合部上，施加反偏壓電壓，使得耗盡層往通道區域方 向延伸以實現OFF狀態，限定區域的第二導電型雜質濃 度，必須比通道區域的第一導電型雜質濃度高。此外，通 道區域的第-導電型雜質濃度，可以隨著所要求的元件之 耐壓而決定。該通道區域，可以形成於位於基板表面的上 方處；.也可以以基板表層本身，就是通道區域。 於上述本發明的JFET中，期望.導電膜延伸至漂移區 中。 、 根據上述構造，於縱型JFET中，因爲將導電膜裝入較深 的漂移（通道）通路，所以流過漂移（通道）電流變得較低， 較多的電流會流往導電膜。爲此之故，可以更加減少在 ON狀態下的電力損失，隨著漂移（通道）通路之雜質濃度 等，元件間的誤差會變得較小。 & 於上述本發明的JFET中，例如自通道區域中的限定區域 開始至導電膜止的通道區域幅度，可以變得·比限定區域與 通道區域的接合部之擴散電位的通道區蜮之耗盡層幅戶 -13 - 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) — ' I 1 ! IT I I I-^-°4«——ΙΙΙΙΪ.— - _ualipE££ 4 5 6 0 4 A7 B7 五、發明說明（11 ) 根據上述構造，於間極電壓爲G的情況下，根據上述擴 欢電位上述第一導電型通道區域，會被與位於該外侧的 第二導電型的限定區域之接合處所產生的耗盡層所遮蔽。 上迟導邊膜因爲不與接續於上述通道上的源極區域相連 接，所以上述的遮蔽也會把朝向導電膜的通路遮蔽住。結 果，耐壓性提高，即使是在0N狀態下耗費小電力的縱型 JFET，也可以是normalIy_〇ff。從而，在〇ff時不會耗費電 力’因此容易適用於迴轉機的控制上。 於上述本發明的JFET中，導電膜爲金屬膜或是含有高濃 度雜質的半導體膜，都可以。 根據上述構造，使用低電阻的金屬膜，可以使得在通道 區域上簡便地設置低電阻的並聯電阻⑼广…％卜作爲金屬 膜，任何東西都可以成爲電極材料，惟考慮容易光刻以及 高導電率的因素時，期望能使用鋁（A1)或是鋁合金。 上述.本發明的JFET中，例如半導體薄體是SiC基板，第 一導電型半導體膜是第一導電型Sic膜，而第二導電型半 導體膜爲第二導電型SiC膜。
Sic擁有優勢的耐壓性，載子的動性與s丨一樣高，而且 可以有載子之咼飽和的漂移速度。因此，上述的可以 使用在大電力用的南速開關元件之上。 本發明的JFE 丁的製造方法包含：於含有濃度Cs&第一導 電型雜質之第一導電型的半導體基板（濃度Cs的第—導電 型之半導體基板）之上，進行比濃度Cs低的濃度（：1的第一 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之床意事項再填寫本頁) -裝----l·---訂--------411 經濟部智慧財產局員工消費合作Ti印铽 4 5 6 0 4 2 A7 B7
經濟部智慧財£¾員L 五、發明說明（12 ) 導電型之第一半導體層的成膜步驟；與在第一導電型的第 一半導體層之上，進行比濃度Cs以及C1低的濃度匚2的第 導電型的第二半導體層織成膜步驟；在第一導電型的第 二半導體層上進行比.濃度c 1及(：2高的濃度C3的第一導電 型的第3半導體層的成膜步驟。該製造方法另包具備下列 步驟：在第一導電型的第3半導體層上加上遮蔽源極區域 的光罩，隨著.光刻，去除源極區域以外的第一導電型之第 3半導阻層的步骤；及在源極區域兩側的第一導電型之第 二半導體層上掺雜導電型雜f，以及形成比濃度C2高的 濃度C 4的第二導電型閉極區域以及第二導電型限定區域 的步驟。 如果根據該製造方法，步驟變得較少，伴隨著光罩數量 也減少，所以調整光罩位置變簡單，使得FET的製造較容 易。因此，可以使良率提昇，製造成本降低。 在上述本發明的班7的製造方法中，例如，原封不動地 使用第一導電型的第3半導體層之光刻時所用的光 望能進行第二導電型雜質摻雜之離子注入。 根據該製造方法，因爲光刻以及離子注入在同—光 實施，所以次數減少，而且可以避免 、. 尤口馬仏置偏移所伴隨 之艮率減低的情況。結果可以使製造成本降低。 圖式之簡要説明 " 圖1爲本發明實施型態1中的JFET的構成剖面圖。 圖2爲圖1中的<11^丁在0N狀態的電壓例圖示。 圖3爲在pinch-off狀態下所形成的耗盡層之圖示。 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱〉 (請先閱讀背面之注意事項再填寫本頁) 裝丨丨tr---------· 一
456042 A7 經濟部智慧財產局員工消費乍.i.f楚 B7 _ -一 -----五、發明說明（13 ) 圖4爲顯示汲極電壓-汲極電流關係的圖示。 圖5舄顯示在OFF狀態下施加高電壓時，形成紅全.a \祀盡層之圖 示。 圖6爲與實施型態1的JFET類似之JFE丁的另—铲/ , — 軏例之圖 示。 圖7爲圖6的JFET於OFF狀態，施加高電壓時形成耗盡層 的汲極區域側面部分的圖示。 圖8爲與實施型態1的jFET類似之JFET的另~ γ 、 一 " 粍例心圖 示〇 圖9爲於圖1所示之jFET的中間製造階段中，在丰導體其 板上形成源極區域膜的堆積階段之剖面囷。 土 圖1 0爲於圖9的步驟之後，依據rie而將源極區域圖案.+ 成之階段的剖面圖。 疋 圖11爲在圖10的步驟之後，摻雜雜質，形成閘極區域與 限定區域階段的剖面圖。 、 圖1 2爲在本發明實施型態2的JFET的剖面圖。 圖1 3爲在圖12的JFE 丁的製造中，於n+型基板上形成n形 半導體層階段的剖面圖。 ^ 圖14爲在圖13之後，在導電層形成之上，形成光罩，再 於孩兩側將離子注入於n +型雜質的階段之剖面圖。 圖15爲在圖14之後，去除上述光罩，於該n+型半導體 層之上，形成光罩，再將離子注入於p+型雜質階段的剖= 圖。 __ - 16 - 本紙張尺度適用中關家標^(⑶训4規格⑵。χ 297公爱） (請先閱讀背面之注意事項再填寫本頁) V裝
* n I I . Γ n u n ^ I, t— n i n 經濟部智慧財產局員工消費合作社印製 456042 Α7 ----— Β7 五、發明說明（14 ) 圖1 6爲圖15的階段之後除去光罩，形成插入區域階段的 詞面圖β 圖17爲於圖16的步驟之後，爲形成源極區域與通道區域 而進行光刻後的狀態之剖面圖圖示。 圖1 8爲在圖1 7的步驟之後，注入雜質形成閘極區域階段 的剖面圖。· 圖1 9爲於圖1 2的JFET上施加反偏壓電壓，而形成耗盡 層的圖示。 圖2 0爲本發明實施型態3中的JFET的剖面圖。 圖21爲在圖20的JFET上施加反偏壓:電壓而形成耗盡層 的圖示。 圖2 2爲本發明實施型態4中的JFET之剖面圖。 圖23爲於圖22的JFET中施加反偏壓電壓而形成耗盡層 之圖示。 圖2 4爲本發明實施型態4中的JFET之剖面圖。 圖2 5爲以前横型JFET的剖面圖。 圖2 6爲以前縱型JFET之S IT的剖面圖。 發明之最佳實施狀態 其次，使用圖示以説明發明之實施狀態。 (實施狀態1 ) 圖1爲本發明的實施狀態1中的JFET構造剖面圖。於圖i 中，源極區域1在丰導體基板的表面上所突出的&狀所形 成，例如，以N i構成源極電極1 1與電阻接觸而成立一般， 含有遠超過1019 cm·3的高滚度的η型雜質。通道區域1〇的11 -17- 本紙張尺度適用乍國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) 裝 - 456042 A7 i---- B7
經濟部智慧財產局員工消費合咋U 五、發明說明（15 ) 型雜質’例如含有濃度lxl〇15 左右，在源極區域I之下 .形成。閉極區域2含有P型雜質，例如濃度爲10!9 cm-3，在2 個閘極電極1 2的正下方表面上個別形成。限定區域5包圍 閉極區域2 ’將通道區域丨〇自兩侧夾住，而只形成半導體 基板一定厚度之部分。該限定區域5含有與閘極區域相同 派度的同一種類的p型雜質。漂移區域4在一邊的端部中， 與通道區域10相接續，而且限定在限定區域5，並朝向半 導體基板的另一方之表面以一定厚度的部分，往半導體基 板擴展而成，在另一邊的端部上，則與汲極區域3相接 續。該k移區域4含有，例如約9 X 1 〇16 cm-3的η型雜質。與 該漂移區域4相接續，而形成在另一邊的表面所露出，且 含有高濃度，例如濃度遠超過1〇b cnr3的η型雜質的汲極區 域3 没極培極13，疋在與設置於一邊的表面上之源極電 極1 1相對的另一邊的表面位置上形成。如上述般，期望無 論是哪一種電極都是& Ν ί所形成的，即使是其他的金屬也 可以’或是多種類的金屬膜堆積而成的多層膜亦可。於該 實施狀態1中’無論是閘極電極，源極電極以及漂移電 極，都是由各接觸區域與電阻接觸所形成。各區域所期望 的雜質濃度整理如下。 源極區域1、汲極區域3 : η型举質>>ixl〇i9cm-3 通道區域10 : η型雜質= ixi〇" 漂移區域4 : η型雜質= 9xl016 cm-3 限定區域5、閘極區域2 : p型雜質> > 1 χ 1 〇i9 em-3 -18 - 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁) 裝-----r---訂----I---^*· 456042 經濟部智慧財^ A7 B7 五、發明說明（16) 圖2爲圖1所示的場效電晶體的〇 N狀態下的源極、閘 極、汲極的各電壓之圖示。通常源極電極接地面，閘極電 签係與源極電壓相同，約在電壓零。在〇 N狀態下，電子 自η型雜質區域的源極區域i開始，經由往半導體基板^ $ 的厚度方向延伸，經過長度爲約爲2私m〜1 〇 v m的漂移區域 4 ’到達汲極區域3。 當閘極電極使用在電壓約爲零的情況下，汲極電壓提高 爲正時，電子流會流過因P型雜質區域的限定區域5而被限 定範圍的通道區域1 0，以及未限定的漂移區域4。在〇 N 狀態時，於該通路上因爲沒有妨礙載子流通的阻抗，所以 幾乎不會耗費電力。從而’本JFET可以以低耗費電力，提 供優良的耐壓性能的元件。 若使汲極電壓逐漸上升時，因爲漂移區域4的電位分布 在没極區域附近傾斜度突然升高，所以電子流加速，在漂 移區域的限定區域附近部分形成反偏壓的電位，爲此耗盡 層便朝漂移區域發生。該耗盡層隨著没極電壓的上升而成 長，兩邊的耗盡層在到達於漂移區域相接續的位置時，便 成王pinch-off。pinch-off—發生時，即使再如何增加汲極 電壓’没極電流亦不會增加，而維持在一定的飽和電流 上。圖3爲pinch-off發生，且耗盡.層6在p n接合部的低雜質 濃度區域之漂移區域4之上形成的樣子之圖示。電子流係 由耗盡層6所控制，没極電流則是飽和狀態。 圖4爲顯示没極電流與没極電壓間關係的圖示。閘極電 壓大約爲零時’逐漸增加没極電壓，波極雷流會呈線型上 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 I l· I - .— > 1 I I I _ ! J I . 456042 A7 B7 經濟部智慧財產易負1-肖| hit 五、發明說明（17) 。惟，汲極電壓一到達pinch__off電壓時，如同上述般， 耗盡層從漂移區域的兩側之p n接合部開始往漂移區域方面 成長，阻塞漂移區域，使汲極電漏發生飽和。該汲極電流 的上昇坡度’比以前.的JFET大。亦即，以低没極電壓可以 ^ ί于南電流’結果’損失較以前小，卻仍可以供給大電 流。圖4爲，對閘極電壓施加比Vg〇ff(負）還低的電壓之情 況下（只是，並非是比Vg〇ff低到一定以上之程度），汲極電 流幾乎不流通的〇FF狀態之圖示。 ^於M OFF狀態下，如圖2所示，對閘極電極施加反偏壓電 壓’且使耗盡層自通道區域1 〇以及限定區域5間的ρ η接合 介面處往通道區域1 0的方向拉出s當耗盡層將往通道區域 的其他方之表面通路塞住時，便實現〇FF狀態。於〇砰狀 態中，將汲極電壓逐漸增加時，如圖5所示，耗盡層6會在 限疋區域5與漂移區域4間的p n接合介面處生成，且朝向 低濃度的漂移區域拉出。因爲該耗盡層負擔電壓，所以可 以提高作爲元素的耐壓性能。 在以前的縱型JFET之SIT中，如同上述般，對於由汲極 電塵·與基極電壓進行汲極電流、0N_0FF等的控制，在本 發明的％效電晶體中，係由上述耗盡層形成的有無以進行 ON-OFF的控制。該結果使得在本發明的場效電晶體中， 可以確實地進行高電壓、高電流的控制。 在OFF的狀感下遮蔽電流時’對没極施加高電壓的情沉 下，如圖5所示，在接近汲極區域的漂移區域4與限定區域 5介面之pn接合部上，形成耗盡層6。該耗盡層6因爲負擔 -20- 本紙張尺度適用乍國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
456042 A7 B7 五、發明說明（18) (請先閱讀背面之注意事項再填寫本頁) 及亟閘極間的電壓，所以可以成爲耐壓性優良的場效電晶 體。該耗盡層6與上述的耗盡層形成方法一樣，雜質濃度 越低’幅度越廣’於低雜質濃度之側形成。如圖5所示， 由圖5的狀態開始再增加電壓，因爲耗盡層6尚有餘地再朝 汲極 < 側成長，所以擁有非常高的耐高壓性能。 汲極區域3如圖丨所示，也可能有在表面擴張的情況，惟 如圖6所示，限定汲極區域3，而且該汲極區域上之漂移區 域4也爲限定區域5所覆蓋的構造也可以。圖6所示形狀下 的汲極區域以及漂移區域的情況下，於OFF狀態下對汲極 施加高電壓時，負擔該高電壓的耗盡層6會如圖7所示般而 形成。 、此外，將限定區域的厚度加厚，汲極區域3以及漂移區 域4如圖1般地在表面擴展的構造，如圖8所示的構造也包 含於本發明的範園内。該情況下，因爲由限定區域以及汲 極區域所夾的漂移區域4的厚度變薄，所以並不期望其耐 壓性會提昇，而夾通道區域的限定區域的厚度很厚，所以 擁有容易形成normally-〇ff的JFET的特徵。 經濟部智慧財產局員工消費合作社印製 其次，則説明圖1所示的JFET的製造方法。首先，如圖9 所示般，於n +型半導體基板3〗之上，依序堆積半導體 層32、r半導體層33、n+半導體層34。其次，則如圖^ 所不般’因爲由RIE (Reactive Ion Etching)形成源極區域， 將其他部分光刻後去除。其後，如圖1 1所示般，將p型雜 質離子注入離子’形成閘極區域2以及限定區域5。其後， 堆積作爲電極的N i，即可完成如圖1所示的JFET。於梦實 -21 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 45 60 4 2 A7 B7 五、發明說明（19 ) 施狀態！下的電極’包含閉極電極，將形成電阻接觸的狀 態而設置；因爲閘極區域2的雜質濃度高，所以容易形成 電阻接觸。 / 根據該製造万法時’製造步驟變得簡略，光罩數也备 少。此外，因爲發生光罩位置偏移的 二 可以提昇良率。 (對應於實施狀態1的實施例）
半導體薄體以及於其上堆積的半導體層全部由4H—Sic所 形成’對下述大小的J而，測定耐壓性能與0N電阻（ON 狀態的電阻)（有關於漂移區域的厚度爲、限定區域的厚 度'通道區域幅度W，請參照圖1) a 漂移區域厚度q = 2.2 e m 限定區域的厚度t2=l #ιη 通道區域的幅度W=10 (測定結果） 耐壓· . 380V(OFF時的閘極電壓：在22y時） ON 電阻：0.7 ηιΩ · cm2 如上述般，本發明的JFET，可以得到高耐壓性能，而且 ON電阻非常低的結果。從高耐壓，達到低電力^費，且 ^有簡明的構造，所以容易製造，製造成本也可控制降 (實施狀態2 ) 一圖1 2爲本發明的實施狀態2下的犴£丁構造剖面圖之圖 不β源極電極U以及閘極電極12設置於半導體基板之一 -22 t紙張尺度中國國家標準（CNS)A4規格咖χ 297公楚 Γ清先閲讀背面之注意事項再填寫本頁) 裝 訂·
經濟部智慧財在局員工消費全乍i.f S 456042 Α7 __Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2〇 ) 邊的主表面（表面）上，另，汲極電極1 3則設置於他方的主 表面上（背面）。源極區域1接續在源極電極1 1上；閘極區 域2接續在閘極電極1 2上；此外汲極區域3接續在汲極電 極1 3上。通道區域丨〇則是接續在源極區域1及閘極區域2 上設置的；載子的〇 N狀態以及〇FF狀態是由閘極區域及源 極區域的電位所控制。在ON狀態時，對閘極電極施加與 源極電極相同的零電壓，或是正電壓，會使源極區域1的 電子移動，朝向更高電位的汲極區域3移動。漂移區域4則 成爲疋由通道區域1〇朝向没極區域3之載子的電子通路。 漂移區域4的幅度，可以由p型導電區域的限定區域5加以 限定’亦可如圖1 2所示般，無須以限定區域5限定也可 以。該用於電力用半導體元件之jFET，由進行〇N_〇FF.的 切換，可以將直流電轉成脈衝波方便用於升降壓等之上。 圖12電力用半導體元件之JFET最大的特徵在於，具備有與 源極電極1 1相接績，突出於源極區域1之上，至通道區域 1 0之中，所出現的差入區域2 〇。 其次，説明圖1 2所示的電力用半導體元件的製造方法。 首先，如圖13所示般，於η+型半導體基板31之上，堆積η 型半導體層32 β其次’如圖14所示般，於形成導電層 時’形成光罩4 5 ’再於該兩側上將η型雜質注入高濃度的 離子’形成η+層。其後，如圖15所示般，去除上述的光 罩，於該兩側的η+層之上形成新的光罩4 6，將高濃度離子 注入於ρ型雜質’形成〆型導電層。該ρ+型雜質區域，如 圖1 6所示般，成爲差入區域2 0。其次，如圖1 7所示般， -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） {請先閲讀背面之注意事項再填寫本頁) 【丨裝 ----訂！ f™:· 45 60 4 2 A7 B7 五、發明說明（21 ) 經濟部智慧財產局員工消費合作社印製
馬使RIE (Reactlve I〇n Etchin幻形成源極區域卜所以將其 他4为光刻去除。其後，如圖丨8所示般，離子注入p型不 純物離子，形成閘極領域2。之後，堆積作爲電極的N 土 時’如圖1 2所不的電力用的半導體元件便可完成。於該實 ^狀心2中的电極，包含閘極電極，將形成電阻接觸的狀 態而設置’·因爲各區域的雜質濃度高，所以容易形成電阻 接觸。 其/人，對於在源極電極丨i及閘極電極丨2之間，施加反偏 壓電壓而爲OFF狀態時，其耗盡層的做法，加以説明之。 於圖1 2中，相對源極電極丨2對閘極電極丨2施加負電壓 時θ在閘極區域/通道區域介面上產生反偏塵電壓。此 時，於閘極區域/通道區域介面上，耗盡層會在低雜質濃 度的通道區域10之上成長。爲使與閘極電極12接續的ρ型 導電型之插入區域20存在，所以如圖19所示般，該耗盡 層2 1容易以低電壓在源極電極側面上延伸擴散。爲此之 故，自通道區域兩側延伸的2個耗盡層21，以比以前還低 的電壓，在插入區域2〇之先端部的通道區域1〇的幅度中 央附近結合，而形成對電子的屏障。因爲電子感受到在與 Ρ型導電區域間的境界部處，有能量差的屏障，所以耗盡 層同類並非一定要結合，只要插入區域2〇與耗盡層2丨接 觸的話，即可遮斷電子移動。結果，可以實現以比原來絕 對俊小的負電壓’實現0FF狀態，作爲大電力用的開關元 件’更可進一步達成更低損失。 使用於圖12所示的JFET的半導體基板，係爲隨著於siC -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (諳先閱讀背面之注意事項再填寫本頁) 裝 l·—訂-------- 4 5 6 0 4 2 A7 B7 經濟部智慧財產局員工消費合作社印製 五 '發明說明（22 ) 基板上結晶成長以增加厚度的Sic層所堆積的東西。惟半 導體基板的材料並不限定是Sic，使用以、（^八3等亦可。 (實施狀態3 ) 圖20爲本發明之實施狀態3下用來作爲電力用半導體元 件的JFET的剖面圖圖示β與在實施狀態2下的電力用半導 體元件最大不同處爲，設置了複數個插入區域2〇。圖2〇 所π的半導體元件之製造方法，與在實施狀態2中所説明 的方法基本上是相同的。當在源極電極與閘極電極之間施 加反偏壓電壓時，因爲存在插入區域2〇，所以如圖21所 示般，耗盡層2 1以較原來低的反偏壓電壓，使耗盡層2 j 容易朝源極區域的插入區域2 0延伸=> 結果得以實現以在比 原來低的電壓之下，實現OFF的狀態；作爲大電力用的開 關元件’可以實現更低的損失。 (實施狀態4) 使用於本發明實施狀態4的電力用半導體元件之JFET， 爲了使其朝向通道區域10延伸容易形成耗盡滑，而將雜質 濃度低的1T層22(耗盡層促進區域）設置連接於閘極區域2 (圖22)。此外，插入區域20，其先端部跨越閘極區域的 正侧面，一直延伸到漂移區域的位置爲止。於該構造的電 力用半導體元件上施加反偏壓·電壓時，耗盡層以非常低的 反偏壓電壓·，自閘極區域/耗盡層促進區域之介面，朝耗 盡層促進區域（η'層）22中延伸。爲此之故，如圖23所示般 地耗盡層因反偏壓電壓而形成，而可以實現〇FF狀轉。名士 果作爲大電力用開關元件，便得以更進一步確保低損失。 -25* -----I----ίΛ- ^ i ---r--I ^ίιϊ — — !- — (請先閲讀背面之注意事項再填寫本頁) ^紙張尺度適用_國國家標準<CNS)A4規格（210 297公釐） 經濟部智慧財產局員工消費合作社印製 60 4 2 A7 ____B7____五、發明說明（23 ) (實施狀態5 ) 圖2 4爲本發明實施狀態5中的JFET的剖面圖之圖示。於 同一圖中，n型SiC基板上的η型雜質，.其擁有依元件耐壓 以決定的雜質濃度，故亦兼用爲第一之第一導電型0型） 半導體層。於該η型SiC基板15的表面（正面）上的鋁膜7， 埋入溝’一直到所定的高度爲止使其成膜。於該鋁膜7的 兩側上’形成通道區域1〇a，1〇}3的η型Sic膜。該通道區域 10a、10b的高度設定爲比上述的鋁膜7之高度稍低。與該2 個通道區域l〇a、10b相接續，於外侧上形成p型sic膜 2 a、2 b，於該其上設置閘極電極j 2。在2個通道區域 10a、10b之上個別形成源極區域la、lb，在於其上設置源極 電極11a、11^此外，在n型SiC基板15的背面使n+· sic 膜3成膜，於其上設置没極電極13。於各電極與半導體層 之間，形成電阻接觸β 在ON的狀態下，載子自源.極區域13 ' lb往基板厚度方 向橫切。流向没極區域3。亦即’實現n〇rmally 〇n的 JFET。此時，電流分別流向鋁膜7、通道區域以及11型以匸 基板的通路；因爲鋁膜的電阻非常低，所以電流主要流向 鋁膜之側。爲此之故，不會受在通道區域中的雜質濃度或 尺寸大小變動之影響，而得以減少元件間的誤差。 在OFF狀態.下，對閘極施加絕對被大的負電壓（_ι5〜αν)， 爲此之故，對於通道區域！ 0a、i 〇b與其外側的p型區域之 接合部施加反偏壓電壓。因此，主要在雜質濃度薄的一 侧，耗盡層會擴展。該耗盡層擴展到通道區域全域時，會 .1'----------P-j* 裝--- -» (請先閱讀背面之注意事項再填寫本頁) 訂 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 45604 A7 B7 五、發明說明（24 ㈣從源極區域經由基板15至没極區域3的通路。因爲链 (請先閱讀背面之注意事項再填寫本頁) 區域i〇a、i〇b的高度還低’所以經由無膜的通 路也被遮斷，便得以實現OFF的狀態。 於圖24中所示的縱型JFET，因爲擁有 態的㈣時，得以提供元件間之特性= 的同壓電力用的元件。 此外’於圖24中’因爲通道區域幅度评比較在上述^接 。邵的擴散電位之耗盡層還短，所以在間極電壓爲零時， 便可以實現通道區域被遮斷的〇FF狀態。亦即可以獲 normaUy-〇ff動作的 jFET。 .又 ，於上述中，進行有關於本發明的實施狀態以及實施例之 说明，而於上述揭示的實施的狀態以及實施例，也僅是例 不，本發明之範圍並不僅限定於該些實施狀態以及實施 例。本發明之範圍，係如申請專利請求權範圍之記載所 示，另意謀與申請專利請求權的範圍相同意義，以及包含 在範圍内的所有變更。 產業上利用之可能性 經濟部智慧財產局員工消費合作钍印製 本發明的JFET，得以以較原來的損失還低，進行高電流 電壓的切換動作。此外，根據設置與源極電極接續延伸至 通道區域的差入區域，隨著比原來絕對値小的反偏壓電 壓· ’而得以實現OFF狀態，作爲大電力用的開關元件，可 以提供更低損失的電力用半導體元件。此外，因爲於通道 區域中設置並行的導電層，在低位階收齊〇 N電阻，可以 控制JFET元件間的誤差。 27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚）

Claims (1)

  1. 4 5 6 0 4 2 A8 B8 C8 D8 六、申請專利範圍 1 一種接合型場效電晶體，其中具備以下各項： 设置於半導體薄體—之主表面之第二導電型閘極 域； 域 設置於上述一之主表面之側的第一導電型之源極區 經濟部智慧財產局員工消費合作社印製 與上述源極區域相接續的第一導電型的通道區域； 與上述閘極區域相接續限定包圍上述通道區域範圍 的第二導電型的限定區域； 設置於上述半導體薄體之其他主表面之第一導電型 没極區域； 自上述通道區域朝向上述汲極區域，與往上述半導 體薄體厚度方向連續之第—導電型漂移區域； 上述漂移區域以及上述通道區域的第—導電型的雜 質濃度，較上述源極區域以及汲極區域的第—導電型 的雜質〉農度、以及上豸限定區域的第〔導電型的二 濃度低。 2.如_請專利範圍第}項之接合型場效電晶體，其中上成 限定區域自上述半導體薄體内側限定且包園 = 區域。 〜π让 3·如申請專利範圍第丨項之接合型場效電晶體，其成 閘極區域與上述限定區域一致。 ^ 4.如申請專利範圍第！項之接合型場效電晶體， 源極區域係於一的主表面上突出所 叮艰成，且上述诵捃 區域與上述源極區域之下相接續所形成。 Lilli--In —Λ) I --- (靖先閲請背面之注意事項再填寫本頁) :著- 28- 本紙張尺度適用+國國家標準（CNS)A4規格（210 X 297公釐） 4 5 6 0 4 2 經濟部智慧財產局員工消費合作杜印製 ___§___六、申請專利範圍 5，如申請專利範園第丨項之接合型場效電晶體，其中上述 閉極區域由2個區域所形成，且上述通道區域係與個別 限足該2個閘極區域並包圍住的上述限定區域接觸，並 設置在該2個限定區域之間。 6 .如申請專利範圍第1項之接合型場效電晶體，其中爲上 述限定區域所夾住的通道區域的幅度，比與上述限定 區域及通道區域之接合部上的擴散電位產生的耗盡層 之厚度小。 7.如申請專利範園第丨項之接合型場效電晶體，其中上述 漂移區域的第一導電型雜質濃度，比上述通道區域的 第一導電型雜質濃度高》 8 ·如申請專利範圍第1項之接合型場效電晶體，其中具備 有第二導電型插入區域，該插入區域與位於上述源極 區域之上的源極電極相接續，通過上述的源極區域， 朝上述通道區域延伸。 9 ·如申請專利範圍第8項之接合型場效電晶體，其中上述 插入區域夾住第一導電型的區域，而分成2個以上之區 域。 10. 如申請專利範圍第8項之接合型場效電晶體，其中具備 有第一導電型之耗盡層促進區域，該第—導電型之耗 盡層促進區域與上述限定區域及上述源極區域相接 續，爲上述通道區域中的區域，比上述通道區域之第 一導電型雜質濃度還低。 11. 如申請專利範圍第i項之接合型場效電晶體，其中具備 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事頊爯填寫本黃) ，裝 > n n ) I — 訂----- 456042 A8 B8 CS D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 有導電膜’其中上述源極區域及通道區域一起被分成2 個區域’該導電膜則位在比該通道區域上方高處較低 的位置範圍内，被夾在該2個通道區域之間。 12. 如申請專利範圍第u項之接合型場效電晶體，其中上 述導電膜延伸至上述漂移區域之中。 13. 如申請專利範園第1 i項之接合型場效電晶體，其中自 於上述通道區域中之上述限定區域，至導電膜爲止的 通道區域之幅.度，比耗盡層的幅度小，而該耗盡層則 爲於上述限定區域與上述通道區域之接合部處之擴散 電位，而位於上述通道區域中。 14. 如申請專利範圍第1 1項之接合型場效電晶體，其中上 述導電膜’爲包含金屬膜及高濃度雜質的半導體膜中 之任一個0 15. 如申請專利範園第丨項之接合型場效電晶體，其中上述 半導體薄體爲SiC基板’上述第—導電型半導體膜爲第 一導電型SiC膜，而上述第二導電型半導體薄膜爲第二 導電型SiC膜。 16. —種接合型場效電晶體的製造方法，其中具備下列步 驟： * 濃度C1的第一導電型的第一半導體層之成膜步驟， 該第一半導體層係成膜於包含濃度CS的第一.導電型雜 質的第一導電型半導體基板（濃度CS的第—導電型半導 體基板）之上，且其濃度CI比上述濃度Cs低； 於上述第一導電型的第一半導體層之上，形成濃度 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公茇） (請先閲讀背面之注意事項再填寫本頁) 1 * I ! 1 1 H 裝 訂--------·«. A8B8C8D8 以、申請專利範圍 比上述渡度Cs及C1低的濃度C2之第一導電型的第二 半導體層之成膜步驟； 於上述第一導電型的第二半導體層之上，形成濃度 比上述濃度C1及C2高的濃度C3之第一導電型的第三 半導體層之成膜步驟； ，於上述第一導電型的第三半導體層上，覆蓋上遮蔽 源極區域的光罩，並由光刻將上述源極區域以外的上 .述第一導電型的第三半導體層去除的步驟； 以及於上述源極區域兩側之上述第一導電型的第二 半導體層上，摻雜第二導電型雜質，形成濃度比上述 濃度C2高的濃度c4之第二導電型閘極區域以及第二 電型限定區域的步驟 17.如申請專利範圍第1 6項之接合型場效電晶體的製造方 法，其中原封不動的使用上述第一導電型的第三 3層光刻時的光罩，於上述第二導電型雜；導 進行離子注入。 ^ f } (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -31 - 界.A浪尺度週用宁國國家標準（CNS)A4規格⑵〇 χ挪公愛）
TW089118554A 1999-12-24 2000-09-11 Junction field effect transistor and the manufacturing method thereof TW456042B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11366799A JP2000299475A (ja) 1999-02-12 1999-12-24 電界効果トランジスタおよびその製造方法
JP2000008969A JP4876297B2 (ja) 2000-01-18 2000-01-18 電力用半導体素子
JP2000194464A JP4830179B2 (ja) 2000-06-28 2000-06-28 接合型電界効果トランジスタ

Publications (1)

Publication Number Publication Date
TW456042B true TW456042B (en) 2001-09-21

Family

ID=27341738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089118554A TW456042B (en) 1999-12-24 2000-09-11 Junction field effect transistor and the manufacturing method thereof

Country Status (8)

Country Link
US (1) US6870189B1 (zh)
EP (3) EP2081218B1 (zh)
KR (1) KR100661691B1 (zh)
CN (1) CN1243373C (zh)
CA (1) CA2395608C (zh)
DE (2) DE60045260D1 (zh)
TW (1) TW456042B (zh)
WO (1) WO2001048809A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405332B (zh) * 2010-03-10 2013-08-11 Macronix Int Co Ltd 接面場效應電晶體元件

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4234016B2 (ja) * 2001-07-12 2009-03-04 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ
KR100477396B1 (ko) * 2002-09-04 2005-03-28 한국전기연구원 금속 게이트 전극을 갖는 탄화규소 모스펫 소자 및 그제조방법
US7417270B2 (en) * 2004-06-23 2008-08-26 Texas Instruments Incorporated Distributed high voltage JFET
US7119380B2 (en) * 2004-12-01 2006-10-10 Semisouth Laboratories, Inc. Lateral trench field-effect transistors in wide bandgap semiconductor materials, methods of making, and integrated circuits incorporating the transistors
US7569873B2 (en) * 2005-10-28 2009-08-04 Dsm Solutions, Inc. Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys
WO2007133123A1 (en) * 2006-05-12 2007-11-22 Cree Sweden Ab A semiconductor device
US7763506B2 (en) * 2007-09-10 2010-07-27 Infineon Technologies Austria Ag Method for making an integrated circuit including vertical junction field effect transistors
US7994548B2 (en) * 2008-05-08 2011-08-09 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US7977713B2 (en) * 2008-05-08 2011-07-12 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
JP5452062B2 (ja) * 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US9184305B2 (en) * 2011-08-04 2015-11-10 Avogy, Inc. Method and system for a GAN vertical JFET utilizing a regrown gate
US8969912B2 (en) 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
JP2014527302A (ja) * 2011-08-17 2014-10-09 ラムゴス インコーポレイテッド 酸化物半導体基板上の縦型電界効果トランジスタおよびその製造方法
US9006800B2 (en) 2011-12-14 2015-04-14 Avogy, Inc. Ingan ohmic source contacts for vertical power devices
CN103730517A (zh) * 2012-10-15 2014-04-16 上海华虹宏力半导体制造有限公司 面结型场效应晶体管及其制造方法
JP7118050B2 (ja) * 2016-09-09 2022-08-15 ユナイテッド シリコン カーバイド、インク． 改善された閾値電圧制御を有するトレンチ垂直ｊｆｅｔ
JP6787367B2 (ja) 2017-07-26 2020-11-18 株式会社デンソー 半導体装置
US10361127B1 (en) 2017-12-28 2019-07-23 International Business Machines Corporation Vertical transport FET with two or more gate lengths
JP2019175908A (ja) * 2018-03-27 2019-10-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP6973422B2 (ja) 2019-01-21 2021-11-24 株式会社デンソー 半導体装置の製造方法
JP6950714B2 (ja) 2019-01-21 2021-10-13 株式会社デンソー 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378177A (en) 1976-12-22 1978-07-11 Toshiba Corp Field effect transistor
JPS5846874B2 (ja) * 1977-04-27 1983-10-19 三菱電機株式会社 接合型電界効果トランジスタ
JPH04273169A (ja) 1991-02-28 1992-09-29 Fuji Electric Co Ltd 静電誘導トランジスタ
JP2689057B2 (ja) 1992-09-16 1997-12-10 本田技研工業株式会社 静電誘導型半導体装置
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5903020A (en) * 1997-06-18 1999-05-11 Northrop Grumman Corporation Silicon carbide static induction transistor structure
US5945701A (en) * 1997-12-19 1999-08-31 Northrop Grumman Corporation Static induction transistor
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405332B (zh) * 2010-03-10 2013-08-11 Macronix Int Co Ltd 接面場效應電晶體元件
US8557653B2 (en) 2010-03-10 2013-10-15 Macronix International Co., Ltd. Junction-field-effect-transistor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
CA2395608A1 (en) 2001-07-05
EP1284496A1 (en) 2003-02-19
CN1423836A (zh) 2003-06-11
EP2081219B1 (en) 2011-01-05
EP2081218A1 (en) 2009-07-22
DE60045497D1 (de) 2011-02-17
KR100661691B1 (ko) 2006-12-26
WO2001048809A1 (fr) 2001-07-05
DE60045260D1 (de) 2010-12-30
CN1243373C (zh) 2006-02-22
EP2081218B1 (en) 2011-11-09
CA2395608C (en) 2010-06-22
EP1284496A4 (en) 2007-06-27
EP2081219A1 (en) 2009-07-22
EP1284496B1 (en) 2010-11-17
KR20020062989A (ko) 2002-07-31
US6870189B1 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
TW456042B (en) Junction field effect transistor and the manufacturing method thereof
JP2606404B2 (ja) 半導体装置
CN105679820B (zh) Jfet及其制造方法
CN102332472A (zh) 在硅和硅合金中使用互补结型场效应晶体管和mos晶体管的集成电路
CN108807548A (zh) 带有改良fom的可扩展的sgt结构
JP2004134547A (ja) 半導体装置
JP2003298052A (ja) 半導体装置
JP2011187970A (ja) 半導体デバイス
CN105810680B (zh) Jfet及其制造方法
JP2019117935A (ja) Ｉｉｉ−窒化物トランジスタレイアウト
TW200303602A (en) Self-alignment of seperated regions in a lateral MOSFET structure of an integrated circuit
CN104538450A (zh) 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法
CN110416307A (zh) 半导体器件
US20130178012A1 (en) Method for manufacturing a gate-control diode semiconductor device
CN108305903A (zh) Jfet及其制造方法
CN114784107A (zh) 一种集成结势垒肖特基二极管的SiC MOSFET及其制作方法
JP4014659B2 (ja) 半導体装置
CN108682691A (zh) 横向扩散金属氧化物半导体器件的制造方法及半导体器件
CN111509029B (zh) 半导体器件及其形成方法
CN107808905B (zh) 双侧折叠栅控源漏双隧穿型双向导通晶体管及其制造方法
JP2005101147A (ja) 半導体装置及びその製造方法
CN108417642A (zh) 结型场效应晶体管
CN115831757A (zh) 半导体结构的制作方法以及半导体结构
CN101719721B (zh) 低压电源
CN108091702A (zh) Tmbs器件及其制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees