TW454190B - Semiconductor memory device having reduced data access time - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 賴 190 : 五、發明說明（I ) 1. 發明之領域 本發明係關於半導體記憶元件，更特定說來，本發明 係關於利用改變一位元線組態，以達成在連續的讀取動作 時有改進之行列動作，進而降低資料存取時間，並達成快 速操作的目的。 2. 習知技術之說明 一般說來，記憶元件（如動態隨機存取記憶體）的讀取 動作可以依下列說明之程序進行之： 首先，一列解碼動作係在記憶裝置之操作控制訊號 /RAS切換至主動狀態時，位址訊號會輸入至一位址緩衝器 ，再經過對位址訊號的解碼後，就能執行一記憶陣列區塊 中字元線的選取。 其次，於與所選擇之字元線連接的記憶胞上之資料經 由一位元線分離電路轉移至一感測放大器區域內的位元線 (SL，/SL)上，此時一位元線感測放大器5被設成主動，然 後並分別將具有非常小電位差的訊號放大至具有電源供應 之相當位準VCC及地電壓位準之間的訊號，其中這些訊號 已被載入感測放大器區域的位元線(SL，/SL)上。 同時’ 一旁路電晶體能將位兀線上已經過位元線感測 器放大的資料傳遞至資料匯流排線(DB，/DB)，而旁路電晶 體本身的切換行爲由行解碼輸出訊號YI所控制，因此能選 擇一行資料，所選擇的行資料經由選擇行切換的旁路電容 下載至資料匯流排線(DB，/DB)，並由一資料匯流排線感測 - i 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .〆 »··/- --------------.-----訂---------線 w/ (請先閱讀背面之注意事項再填寫本頁) 4 §41 9〇 A7 B7 五、發明說明（少） 放大器感測並放大之。稍後’資料匯流排線感測放大器將 放大之資料經由一資料輸出緩衝器等輸出至記憶元件之外 ，因此而完成讀取動作。 然而，在依上述介紹程序之讀取動作的傳統動態隨機 存取記億體裝置當中’爲了要讓下一讀取動作可以在一讀 取動作完成之後進行’可以只在相對於第一讀取指令完成 一行動作之後進行相對於第二讀取指令的列動作。 圖1所示爲一般動態隨機存取記憶體組態之示意圖， 其中動態隨機存取記憶體包含一單元記憶胞1 ’該單元記 憶胞由一 N型金氧半場效電晶體NM1及一記憶胞電容C1 組成，其中記憶胞電容儲存資料於其上’並連接至一第一 側邊位元線BL1及一記憶胞板電壓供應器端子VCP之間 ;一第一線連接單元2包含一第二N型金氧半場效電晶體 及一第三N型金氧半場效電晶體(NM2, NM3)，兩者用以接 收一位元線分離訊號BISH，以連接或斷接至該第一位元線 (BL1，/BL1)及感測放大器線(SL，/SL);—第二線連接單元 3，包含一第四N型金氧半場效電晶體及一第五N型金氧 半場效電晶體(NM4, NM5)，用以接收一位元線分離訊號 BISL ,以連接或斷接至第二位元線(BL2, /BL2)及感測放大 器線(SL, /SL);—預充電單元4，用以在一位元線等化及 預充電控制訊號BLP之控制下，將感測放大器線(SL，/SL) 等化及預充電；一位元線感測放大器’連接至感測放大器 線(SL，/SL)之間，用以執行一位元線感測動作；另有一資 料匯流排線連接單元6 ’其中包含一第六N型金氧半場效 4 本紙張尺度適用争國國家標準（CNS)A4規格（2〗0 x 297公釐） .{請先閲讀背面之注意事項再填寫本頁) --------訂---------線，_. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 414 1,9 〇 A7 _____ B7 五、發明說明（）J ) 電晶體及一第七N型金氧半場效電晶體，用以接收一行選 擇訊號YI，以連接或斷接至感測放大器線(SL，/SL)及資料 匯流排線(DB，/DB)。 圖2(a)至圖2(g)所示爲時序圖，其中說明圖1之動態 隨機存取記憶體之位元線的驅動方法，在圖2(c)及圖2(d) 中當一行動作完成之後，位元線分離訊號(BISH, BISL)及 一字元線WL的電位仍會維持在一邏輯高準位上，所以爲 了執行連續的讀取動作，兩訊號(BISH，WL)皆會維持在關 閉狀態，那麼在第2(e)圖之第一位元線(BL1，/BL1)被預充 電至一預定位準(例如VDD電位的一半)時，/RAS訊號就 會再度提供至該處，使其就如同第2(a)圖所示的邏輯低準 位起始狀態，此時若想要讀取新字元線選擇的資料，/RAS 訊號及一/CAS訊號間之延遲訊號tCRD及/RAS訊號的預 充電時間tRP就會變得較長，所以會造成處理時間延長的 問題，進而使得高速操作受到限制。 這種問題發生在兩位元線分離訊號(BISH，BISL)在預 充電期間維持在電源供應電壓VDD時，所以在相同的單一 節點上，記憶胞區域內的位元線(BL1，/BL1)及感測放大器 區域內的感測放大器線(SL, /SL)係被致動，就如第2(c)圖 所示。 所以，傳統的動態隨機存取記憶體組態中，其記憶胞 區域的位元線及感測放大器區域內的位元線之間不是完全 分離的，所以當執行連續的讀取動作時，處理時間就會受 到延遲，高速操作就受到限制。 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝---ίι — 訂—---I----線I (請先閱讀背面之注意事項再填寫本頁) A7 B7 4541 9 〇 五、發明說明（七） 發明槪要 所以本發明就針對以上習知技術中所遇到的問題加以 克服。本發明之一目的在利用分別控制相對於一記憶胞區 域及一感測放大器區域的位元線，以降低資料存取之時間 ，並因此提供快速運作的動態隨機存取記憶體，同時在執 行連續的讀取動作時，能快速執行行列動作。 爲達上述之目的，本發明所提出之半導體記憶元件必 須包贪： 一單元記億胞； 一第一線連接裝置，回應於一第一位元線分離訊號， 以連接或斷接該單元記憶胞的一第一位元線、及一感測放 大器區域內的位元線； 一第二線連接裝置，回應於一第二位元線分離訊號， 以連接或斷接第二位元線，及該感測放大器區域內的位元 線； 一第一預先充電裝置，用以在一第一預先充電控制訊 號的控制之下，將該感測放大器區域內的該位元線預先充 電及等化_; —位元線感測放大器，連接在該感測放大器區域內的 該位元線之間，用以在感測放大器控制訊號的控制之下， 執行一位元線感測動作； 一資料匯流排線連接裝置，用以接收一行選擇訊號， 以連接或斷接該感測放大器區域內的該位元線及資料匯流 排線，及 _ 6 (請先閱讀背面之注意事項再填寫本頁) k---- 訂--------線 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4S4 1 9 0 A7 B7 五、發明說明（<) (請先閱讀背面之注意事項再填寫本頁) 一第二預先充電裝置，用以在一第二預先充電控制訊 號的控制之下，對該單元記憶胞內的該第一位元線預先充 電及等化； 其中上述之第一位元線分離訊號及第二位元線分離訊 號係根據一記憶區塊選擇訊號及一感測產生訊號、而由一 位元線分離訊號產生裝置產生之。 上述之第一位元線預先充電控制訊號係根據該記憶區 塊選擇訊號、該第一位元線分離訊號及該第二位元線分離 訊號，而由一第一預先充電控制裝置產生之。 上述之第二位元線預先充電控制訊號係根據該記憶區 塊選擇訊號及一/CAS訊號，而由一第二預先充電控制裝置 產生之。 本發明之上述及其它目的、特徵及優點可由下述詳細 說明並配合圖示之說明而更能得以彰顯。 圖示簡單說明 圖1爲一電路圖，其說明習知技術之動態隨機存取記 憶體結構圖； 經濟部智慧財產局員工消費合作社印製 圖2爲圖1之傳統動態隨機存取記憶體結構之驅動時 序圖； 圖3爲一電路圖，其說明本發明之動態隨機存取記憶 體的結構； 圖4爲一功能方塊圖，其說明圖3中的位元線分離訊 號產生單元； 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Α7 404 ί 9 Ο __Β7_;_ 五、發明說明（) 圖5爲一電路圖，其說明圖4之第一預先充電控制單 元之一實施例； 圖6爲一電路圖，其說明圖4之第二預先充電控制單 元之一實施例；及 圖7爲本發明之動態隨機存取記憶體的驅動時序圖。 元件符號說明 1 單元記憶胞 2 第一線連接單元 3 一第二線連接單元 4 預充電單元 5 一位元線感測放大器 6 資料匯流排線連接單 13 位元線分離訊號產生單元 14 第一預先控制單元 15 第二預先控單元 131 致能單元 13 2 延遲單元 133 禁能單元 141 D型正反器 142 Τ型正反器 151 第一脈波產生單元 152 第二脈波產生單元 153 輸出驅動單元 154 閂鎖單元 155 緩衝單元 較佳實施例之詳細說明 現就開始將進行本發明之較佳實施例的詳細說明， 讀者並可逕行參考後附之圖示。 圖3爲一電路圖，其說明本發明之動態隨機存取記憶 體的結構。如圖中所示，該動態隨機存取記憶體包含一單 元記憶胞，其由一 Ν型金氧半場效電晶體ΝΜ1及一記憶 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) --------------裝--------訂---------(V (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 五、發明說明（<| ) (請先閱讀背面之注意事項再填寫本頁). 胞電容C1組成，其中該記憶胞電容C1用以儲存資料，並 連接於一第一單側邊位元線BL1及一記憶胞板電壓端子 VCP之間；一第一線連接單元2，該單元2包含一第二N 型金氧半場效電晶體及一第三N金氧半場效電晶體(NM2, NM3)，用以接收一位元線分離訊號BISH，以連接或斷接 該第一位元線(BL1，/BL1)及感測放大器線(SL，/SL);第一 及第二預先充電單元（11，12)，用以分別在該第一位元線及 第二位元線預先充電控制訊(BLP1，BLP2)的控制之下，對 該第一位元線(BL1, /BL1)及該感測放大器線(SL，/SL)預先 充電及等化；一位元線感測放大器5，連接在該感測放大 器線（SL，/SL)之間，用以根據感測放大器控制訊號(RTO, /S)執行一位元線感測動作；一資料匯流排線連接單元6， 該單元6包含一第六N型金氧半場效電晶體及一第七N金 氧半場效電晶體(NM6, NM7)，用以連接及斷接該感測放大 器線(SL，/SL)及該資料匯流排線(DB, /DB); 該第一位元線及第二位元線分離訊號(BLSH，BLSL)， 係根據一記憶區塊選擇訊號BKSEL及一感測產生訊號SG ，而由一位元線分離訊號產生單元13產生之。 經濟部智慧財產局員工消費合作社印製 該第一位元線等化/預先充電控制訊號BLP1係根據該 記憶區塊選擇訊號BKSEL、第一位元線及第二位元線分離 訊號(ISH，BISL)，而由一第一預先控制單元14產生之。 該第二位元線等化/預先充電控制訊號BLP2係根據該 記憶區塊選擇訊號BKSEL及一/CAS訊號，由一第二預先 控制單元15產生之。 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 54 1 9 〇 A7 _ B7 五、發明說明（2) 値得注意的是，此處將圖中傳統動態隨機存取記憶體 中的組成元件以相同數字標出，以供參考。 圖4爲一方塊圖，其說明圖3之位元線分離訊號。如 圖中所示’位元線分離訊號產生單元13包括一致能單元 131 ’其用以在一接收到一/RAS訊號產生的記憶區塊選擇 訊號BKSEL之後，即刻致能位元線分離訊號(BISH，BISL) ;—延遲單元132 ’用以將產生感測放大器控制訊號(RT0, /S)的感測產生訊號SG延遲一預定之時間；一禁能單元 133 ’用以利用延遲單元132延遲的感測產生訊號SG而將 位元線分離訊號(BISH, BISL)禁能。 此時’延遲單元132的預定時間可由修改反相器的數 目及將它們串聯而得以控制，以利用最少的時間分離足夠 的位元線(BL1，/BL1)，使得資料能夠重新寫入記憶胞。 並且’藉由將位元線分離訊號(BISH, BISL)的電位位 準由一地電壓VSS全幅切換至一高電壓VPP，訊號(BISH, BISL)就可受到控制，而使得記憶胞區域內的第一位元線 (BL1，/BL1)及感測放大器區域內的感測放大器線(SL. /SL) 能夠完全分離。 圖5爲一電路圖，其說明圖3之第一預先充電控制單 元14的一實施例。如圖中所示，第一預先控制單元14包 括一第一反相器INV1，用以將提供至該處的記憶區塊選擇 訊號BKSEL反相；一反或邏輯閘N0R1，用以將位元線分 離訊號(BISH，BISL)及反相器INV1之輸出訊號進行反或運 算；一反及邏輯閘ND1，用以將位元線分離訊號（BISH， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) /裝--------訂---------歉：/ 45419 0 A7 經濟部智慧財產局員工消費合作社印製 B7 _ 昱、發明說明（f ) BISL)及反相器INV1之輸出訊號進行反及運算；一 D型正 反器141，用以將反及邏輯閘ND1之輸出訊號接收至時脈 之輸入端CP，並用以將反或邏輯閘NOR1之輸出訊號接收 至一資料輸入端D，以將訊號閂鎖一預定之時間；一負及 邏輯閘NEAD1，用以接收記憶區塊選擇訊號BKSL的對應 反相訊號及位元線分離訊號(BISH，BISL)，並將兩者進行 和邏輯運算；一 T型正反器142，它的設定端由負及邏輯 閘NEAD1之輸出訊號設定，並可反覆切換(t〇ggling)D型 正反器141輸出訊號Q的位準，而產生第一預先控制訊號 BLP1。 具有上述組態的預先充電控制單元14將第一預先充電 單元11禁能，以接收記憶區塊選擇訊BKSEL，而產生第 一預先充電控制訊號BLP1，使得在位元線分離訊號(BISH， BISL)變成禁能時本身能被致能。 現在，第一預先充電控制單元14的動作將配合所附之 圖示進行詳細之說明介紹。 首先，當記憶區塊選擇訊號BKSEL及位元線分離訊 號(BISH，BISL)處於低邏輯位準時，控制訊號BLP1就變成 高位準狀態。此時，若D型正反器141的輸出爲邏輯高位 準狀態，那麼T型正反器142的輸出就會交替切換位準， 並使輸出控制訊號爲邏輯低位準狀態。 當此狀態時，即便位元線分離訊號(BISH，BISL)被致 能至邏輯高爲準狀態，輸出控制訊號BLP1的電位位準仍 不會改變，因爲T型正反器的輸入端維持在邏輯低位準狀 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） "—~ (請先閱讀背面之注意事項再填寫本頁) 襄---- .^1 1 i I» 訂--------線， 45419 Ο 經濟部智慧財產局員工消費合作社印製 Α7 ___:_Β7______ 五、發明說明（νο) 態。 之後，若位元線分離訊號降至邏輯低位準狀態，那麼 D型正反器Ml的輸出訊號就會移動至一邏輯高位準狀態 ，所以控制訊號最後的輸出又升至高位準狀態。 圖5爲一電路圖’其說明圖3之第二預先充電控制單 元15的例圖中說明第二預先充電控制單元15包含第—及 第二脈波產生單元（151，152)，其係分別利用一/CAS訊號 及一記憶區塊選擇訊號BKSEL以產生脈波訊號；一輸出驅 動單元153由第一及第二脈波輸出端N1產生的各個脈波 控制訊號切換之；一閂鎖單元154用以提供輸出端N1的 電位；一緩衝單元155用以緩衝閂鎖單元154的輸出電位 0 +第一脈波產生單元151包含奇數個互相串聯的反相器 (INV11 INV12 INV13)，以反相延遲/CAS訊號；另包含一 反及邏輯閘ND11，用以將最後一反相器INV13的輸出訊 號及/CAS訊號進行反及邏輯運算，在此處三個反相器僅爲 便利說明之用。 此外，第二脈波產生單元152包含奇數個互相串聯的 反相器(INV21，INV22, INV23)，以反相延遲記憶區塊選擇 訊號BKSEL ;另包含一反及邏輯閘ND21，用以將最後一 反相器INV23的輸出訊號及記億區塊選擇訊號BKSEL進 行反及邏輯運算；另有一反相器INV24，用以將反及邏輯 閘ND21的輸出訊號反相。 此外，輸出驅動單元153包含一 P型金氧半場效電晶 12 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公楚） -----------」c-裝-------—訂--------- (請先閱讀背面之注意事項再填寫本頁) 454 1 9 0 Α7 Β7 五、發明說明（〖\) (請先閱讀背面之注意事項再填寫本頁) 體PM11及一 N型金氧半場效電晶體NM11，它們的閘極 用以接收第一及第二脈波產生單元（151，152)產生的脈波訊 號，且兩金氧半場效電晶體彼此串聯在電源供應電壓VCC 及地端電壓VSS之間。 甚且，閂鎖單元154包含一反相器INV13，用以將輸 出端N1的電位反相；另有一 P型金氧半場效電晶體PM12 ，用以回授反相器INV31的輸出訊號；且有一電源供應電 壓VCC加至其源極端，其汲極端則連接至輸出端N1 ;另 有反相器INV31的輸出訊號加至其閘極端，當然緩衝單元 155可以包含複數個串聯的反相器。 第二預先充電控制單元15，具有以上所述之組態，它 能在其邏輯低位準狀態時，將最後由記億區塊選擇訊號 BKSEL輸出的控制訊號BLP2禁能，其中記憶區塊選擇訊 號BKSEL係根據/RAS訊號所產生。當/CAS訊號自邏輯低 位準狀移動至邏輯高位準狀態時，預先充電控制單元15會 再度在其邏輯高準位狀態時將輸出控制訊號BLP2禁能。 圖7(a)至7(j)爲時序圖，其中說明本發明之動態隨機 存取記憶體的動作，以下將有詳細說明： 經濟部智慧財產局員工消費合作社印製 首先，位元線分離訊號產生單元13接收一根據圖 7(a)/RAS訊號所產生的記憶區塊選擇訊號BKSEL，並致能 位元線分離訊號(BISH，BISL)，如圖7(c)所示。接著，位 元線分離訊號產生單元13在一接收到一感測產生訊號SG 後，馬上將位元線分離訊號(BISH, BISL)禁能，該感測產 生訊號SG可以產生感測放大器操作控制訊號(RTO, /S)， 13 本紙張尺度適用國家標¥ (CNSM4規格（210 X 297公釐) . 454 1 9 0 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（〖〆） 如圖7(i)所示。且在一預定時間（用以分離位元線，使得資 料可以重新寫入記憶胞的最短時間）內被一延遲單元142延 遲。 此外，位元線分離訊號產生單元13能讓記憶胞區域內 的第一位元線(BL1, /BL1)及感測放大器線(SL，/SL)利用將 位元線分離訊號(BISH，BISL)自地電壓SS位準全幅切至高 電壓VPP位準而完全分離。 此時，就如以上之描述，位元線分離訊號（BISH， .BISL)被控制用以決定是否應將其致能(enable)，並在禁能 (disable)狀態時被輸出，使得第一線連接單元2被關閉， 所以能讓記憶胞區域內的第一位元線(BL1，/BL1)及感測放 大器區域內的感測放大器線(SL，/SL)完全分離，所以感測 放大器區域內的感測放大器線（SL，/SL)就被致能，如圖 7(h)所示。所以在執行一行動作時，在一預定電位（例如 VDD/2)將圖7(f)中記憶區域內的第一位元線(BL1，/BL1)預 先充電，就能讓圖7(d)所示的字元線WL被禁能，記憶胞 區域便會開始致能一新的字元線WL。 所以，在一 RSA訊號產生之後，要將用以再次產生下 一 RAS訊號的時間(RAS至RAS)縮短是有可能的。並且， 既然一CAS訊號在第二RAS訊號產生之後產生所需花費 的時間爲tRCD，那麼就有可能再度產生下一 CAS訊號， 在一 CAS訊號產生之後產生下一〇人8訊號所需花費的時 間(CAS至CAS)也可因此降低，所以資料存取的時間就可 被大大縮短，進而達到高速操作的目的。 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -^_7裝--------訂---------^ίιν ' r 4541 9 〇 A7 _ B7 ·____ 五、發明說明（\々） 圖7所示爲一驅動時序圖，其與圖2之驅動時序圖時 間軸的單位時間表示是一模一樣的。由圖中可知，資料存 取時間比起習知技術來說確實被大大降低了。 就如以上所述，因爲本發明之動態隨機存取記憶體結 構分別包含記憶胞區域內的位元線及感測放大器區域內的 位元線，所以行及列操作時間可以被縮短’故而資料存取 時間就可被大大降低，進而達成快速操作的目的。 以上所揭示之本發明實施例僅係用以說明，熟知此項 技術者可根據以上實施例進行變更、增加或取代，但仍不 脫離本發明所附之專利申請範圍所涵蓋的精神及範圍。 (請先閱讀背面之注意事項再填寫本頁) /裝------

訂 -------|!^( V 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 454 1 9 0 as ' ' B8 C8 D8____ 穴、申請專利範圍 1.一種半導體記憶裝置，該裝置包含： (請先閲讀背面之注意事項再填寫本頁) 一單元記憶胞； —第一線連接裝置，其回應於一第一位元線分離訊號 ，以連接或斷接該單元記憶胞內的第一位元線及一感測放 大器區域內的位元線； 一第二線連接裝置，其回應於一第二位元線分離訊號 ，以連接或斷接第二位元線及該感測放大器區域內的位元 幺白 · 一第一預先充電裝置，其用以在一第一預先充電控制 訊號的控制之下，將該感測放大器區域內的該位元線等化 及預先充電； 一位元線感測放大器，其連接在該感測放大器線的該 位元線之間，用以在感測放大器控制訊號的控制之下’執 行一位元線感測動作； 一資料匯流排線連接裝置，其回應於一行選擇訊號 ，以連接或斷接該感測放大器區域內的該位元線及資料匯 流排線： 經濟部智慧財產局員工消費合作社印製 該半導體記憶裝置進一步包含一第二預先充電裝置’ 其用以在一第二預先充電控制訊號的控制之下’將該單元 記億胞區域內的該第一位元線等化及預先充電； 其中，上述之第一及第二位元線分離訊號係根據一記 憶區塊選擇訊號及一感測產生訊號’而自一位元線分離訊 號產生裝置中產生； 該第一位元線預先充電控制訊號係根據該記憶區瑰選 _'___ 1_；__ 本紙張尺度適用中國國家揉準（CNS ) Α4規格（21G X j ο 9 1— 4 5 4 ABCD 六、申請專利範圍 擇訊號及該第一及第二位元線分離訊號，而自一第一預先 充電控制裝置中產生；且 (請先閲讀背面之注意事項再填寫本頁) 該第二位元線預先充電控制訊號係根據該記憶區塊選 者訊號及一/CAS訊號，而自一第二預先充電控制裝置中產 生。 2. 如申請專利範圍第1項所述之半導體記憶裝置，其 中，該位元線分離訊號產生裝置包含： 一致能裝置，用以在一收到根據一/RAS訊號產生的該 記憶區塊選擇訊號之後，即刻致能該位元分離訊號； —延遲裝置，用以將產生該感測放大器控制訊號的該 感測產生訊號延遲一預定時間； ‘ 一禁能裝置，用以利用該感測產生訊號禁能該位元線 分離訊號。 3. 如申請專利範圍第2項所述之半導體記憶裝置，其 中，上述之在該延遲裝置中的該預定時間係爲用以分離該 位元線，以使得資料能重新寫入該記憶胞所需要的時間。 經濟部智慧財產局員工消費合作社印製 4. 如申請專利範圍第1項所述之半導體記憶裝置，其 中，該第一預先充電控制裝置包含： 一第一反相器，用以將加至該第一反相器的該記憶區 塊選擇訊號反相； —反或閘，用以將該位元線分離訊號及該第一反相器 之該輸出訊號進行反或運算； 一反及閘，用以將該位元線分離訊號及該第一反相器 之該輸出訊號進行反及運算； 45419 〇 Α8 Β8 C8 D8 六.、申請專利範圍 (請先聞讀背面之注意事項再填寫本頁) 一 D型正反器，用以接收該反及閘之該輸出訊號，並 將該反及閘之該輸出訊號當作一時脈輸入，並以該反或閫 之該輸出訊號當作一資料輸入，該D型正反器並將該訊號 閂鎖一預定時間； 一負及閘，用以接收該記憶區塊選擇訊號之該相對反 相訊號及該爲元線分離訊號，並用以將兩者進行及邏輯運 算；及 —T型正反器，由該負及閘給予該T型正反器設定訊 號，並切換該D型正反器的該輸出訊號之位準，以產生該 第一預先充電控制訊號。 5. 如申請專利範圍第1項所述之半導體記億裝置，其 中，該第二預先充電控制裝置包含： 第一及第二脈波產生裝置，其用以分別經由該/CAS訊 號及該記憶區塊選擇訊號產生脈波訊號產生脈波訊號； 一輸出驅動裝置，由該第一及第二脈波控制裝置產生 的該相對脈波控制訊號切換之； 一閂鎖裝置，用以閂鎖該輸出端的該電位；及 經濟部智慧財產局員工消費合作社印製 一緩衝器裝置，用以緩衝該閂鎖裝置之該輸出電位。 6. 如申請專利範圍第5項所述之半導體記憶裝置，其 中，上述之第一脈波產生裝置包含： 奇數個反相器，彼此互相串聯，用以將該/CAS訊號反 相及延遲；及 一反及閘，用以接收該反相器之該最後反相器之該輸 出訊號及該/CAS訊號。 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） r 4 541 9 〇 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 7. 如申請專利第5項所述之半導體記憶裝置，其中， 上述之第二脈波產生裝置包含： 奇數個反相器，彼此互相串聯，用以將該記憶區塊訊 號反相及延遲； —反及閘，用以接收該最後返相器之該輸出訊號及該 記憶區塊訊號；及 一反相器，用以將該反及閘之該輸出訊號反相。. 8. 如申請專利範圍第5項所述之半導體記憶裝置，其 中，上述之該輸出驅動裝置包含： 一 P型金氧半場效電晶體及一 N型金氧半場效電晶體 ，兩者在一電濁供應電壓及一地電壓之間串聯，兩者並各 具各自之閘極，用以接收該第一及第二脈波產生裝置產生 之脈波訊號。 9. 如申請專利範圍第5項所述之半導體記憶裝置，其 中，上述之閂鎖裝置包含： 一反相器，用以將該輸出端之該電位反相；及 —P型金氧半場效電晶體，連接在一電源供應電壓及 該輸出端之間，且具有一閘極端，該反相器之該輸出訊號 回授至該閘極端。 ----------- (請先閲讀背面之注意事項再填寫本頁) 言· 每；

   本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公着）