TW451270B - Semiconductor device and method of manufacturing the same - Google Patents

Description

45ί 270

五、發明說明G) 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造方法，尤其是關 於一種電容器在位元線上（Capacit〇r 〇ver Billine)構 造的動態隨機存取記憶體及其製造方法。 【習知之技術】 參照圖9及圖1 〇 ’就習知之電容器在位元線上構造（C0B) 之動態隨機存取記憶體（DRAM)的構造、及其製造方法加以 s兒明°圖9係顯示具有C0B構造之習知DRAM之製造過程之一 狀悲的俯視圖。又，圖丨〇係顯示圖9所示之χ — Χ截面的剖面

89109235.ptd 第6頁 451 270 五、發明說明⑵ 在第二上層絕緣膜1 〇之上層，形成有介以SCI 1與源極汲 椏區域5接通的電容器（未圖示）^在SCI 1之内部，形成有 為了防止該電容器與TG4或BL9發生短路，而至少在其下端 部附近用以覆蓋SCI 1之内壁的侧壁1 3。 在習知DRAM之製造過程中，位元線9之接觸孔8係如上述 般地由自動對準的手法所形成。自動對準之手法，首先， _ 係在以較高的選擇比可去除第一上層絕緣膜7 (矽氧化膜） 的條件下，將下層絕緣膜6當作阻擋膜對下層絕緣膜6 (矽 ？ 氮化膜）進行蝕刻。其次，利用非等向性蝕刻術去除下層 絕緣膜6藉以形成開口於源極汲極區域5上的接觸孔8。若 依攄上述之手法，則無關於是否對應接觸孔8之照相製版 " 的精度’亦可自動對準地使接觸孔8開口於源極汲極區域5 上。 在習知DRAM之製造過程中，SCI 1，係依非等向性银刻術 > 藉由在弟一上層絕緣膜1 〇、第一上層絕緣膜7及下層絕緣 膜6 (以下，通稱該等為「層間絕緣膜6、7、1 〇」）上設置 貫穿孔所形成。又，側壁丨3，首先，係使絕緣膜堆積在基 板之全面（包含SC11之内部）上，其次，以在SC11之内部^ 出石夕基板1 (源極汲極區域5 )的方式藉由在該絕緣膜上施行 非等向性蝕刻術所形成。 ’) SCI 1，與位元線9之接觸孔8同樣，係貫穿矽氧化膜（第 一及第二上層絕緣膜7、n )及矽氮化膜（下層絕緣膜6)的 孔。因而’在該製造上可考慮適用自動對準之手法。但 是，在COB構造之DRAM中，SC1 1係比接觸孔8具有較大的寬

89109235.ptd 4 512 70

第8頁 451270 五、發明說明（4) 75 # .1R ·Γ知之製造方法中，如上述般，係在SC1 1以開口於 =才汲極區域5上的方式形成之後形成有側壁13(矽氮化 盥呢。故因此，側壁13之下端部附近，會隨著％11之形成而 届、:及極區域5受到損傷的部分相接觸。當在源極汲極 :二夕到損傷的部分上直接接觸石夕氮化膜時’在DRAM動 :日寸電子就报容易陷在矽氮化膜上。因此，在習知之dram μ♦f時會隨著％11之開口而使基板之損傷對電晶體之特 性帶來不良影響。 圖11係顯示在習知之製造方法中，在用以形成SC11之照 相製版中發生偏移時所形成之一狀態的剖面圖。圖）^所示 =狀態’具體而t，係顯示因在利用照相製版術使⑽）重 f於下層絕緣膜6之角隅部的位置上被圖案化所發生的狀 態。 士若依據習知之製造方;去’則當s⑴纟上述位置被圖案化 % ’如圖1 1所示’有時隔離氧化膜2會被韻刻至比源極汲 極區域5之底面還深的位置為止。在SCU2内部形成有依 摻雜多晶矽與電容器接通的接點。當隔離矽氧化膜2如上 述般地被過度蝕刻時，就會在比源極汲極區域5還深的位 置上形成有摻雜多晶矽與矽基板〗相接觸的部分。當形成 如此的接觸部分時，雜質會從摻雜多晶矽擴散至矽基板1 上，而發生無法依隔離矽氧化膜2充分進行元件隔離的 態。 本發明係^ 了解決上述問題而成者，其第一目的係在於 提供一種可穩定復新特性或電晶體之動作特性’同時可依

89109235.ptd 第9頁 451270 五、發明說明（5) 隔離矽氧化膜確實進行元件隔離的半導體裝置。 又，本發明之第二目的係在於提供當儲存節點接點開口 時可充分抑制矽基板所受到之損傷的半導體裝置之製造方 法。 【解決問題之手段】 ，. 申請專利範圍第1項之發明，其係在位元線之上層旦備 電容器的電容器在位元線上（Capacitor 0Ver 構造者，其特徵為•包含有， 下層絕緣膜，用以覆蓋與電容器接通的源極汲極區域； 上層絕緣膜，形成於前述下層絕緣膜之上声上.以及 儲存節點接點，用以貫穿前述下層絕緣膜;述 緣膜且開口於前述源極汲極區域上，而 』几上膺 月1J述源極〉及極區域，Y系力^7人^士产" .v ^饰在包含刖述儲存節點接點所開口 的部分之全面上實質為平坦者。 银點所開口 如申請專利範圍第2項之於明 之半導體据署甘U 係申清專利範圍第1項 ^ ., I置，其中刖述上層絕緣膜係矽氧化膜， 別述下層絕緣骐係矽氮化臈。 、 之發明’係如申請專利範圍第丨或 覆蓋前述儲存節點捲、戟具備有在至少其下端部附近用以 前述側壁係：iC的側壁， 自前述下層絕緣膜同質的膜所形成，同時 如申請專利範圍；:以延伸於上方的方式所形成。 2項之半導體沪'=1明’係如申請專利範圍第i或

89l〇9235.ptd 第10頁 、置，其中刖述源極汲極區域之中，露出於 4512 70 五、發明說明（6)^ ' =儲存節點接點之内部的部分 〜 電容器的接點相接觸。 锊通至前逑 t : f專利1&圍第5項之發日月，其係用以製造在 位 元線 體裝置 層絕綠

ί ί ΐ具：電容器的電容器在位元線上構造I ^半導 的方法，其特徵為：包含有’ V 开^成用以覆蓋虚雪交5?祕、s «3»、tn t 膜的㈣；通之源極沒極區域之下 =述：層絕緣膜之上層上形成上層絕 f以較馬的選擇比可去除前述上層絕緣膜的條=， 將刖述下層絕緣膜當作阻擋膜而邊對前述 ，邊 第-非等向性钱刻，以形成開口於前述下層；緣=進行 存節點接點的步驟；以及 層邑豪骐上之儲 f上高的選擇比可，除前述下層絕緣膜的條件下 對矽胰進仃弟二非等向性蝕刻，以使前述儲存節點接點延 長至開口於源極汲極區域5為止的步驟6 如申請專利範圍第6項之發明，係如申請專利範圍第5項 之半導體裝置之製造方法，其中前述上層絕緣膜係矽氧化 膜，而 前述下層絕緣膜係矽氮化膜。 如申請專利範圍第7項之發明，係如申請專利範圍第5或 6項之^半導體裝置之製造方法，其中具備有在進行前述第 一非專向性触刻之後，利用與前述下層絕緣膜同膜質之絕 緣膜，覆蓋前述儲存節點接點之内部、及前述上層絕緣膜 之表面的步驟，而

.19235. ptd 第11頁 451270 五、發明說明（7) 前述弟二非等向性雜刻’係一起去除^述絕緣膜與前述 下層絕緣膜者。 如申請專利範圍第8頊之發明’係如申請專利範圍第5或· 6項之半導體裝置之製造方法’其中具備有在進行前述第 二非等向性蝕刻之後，以前述源極汲極區域之中露出於前 述儲存節點接點之内部部分的全面與通至前述電容器的接 點相接觸的方式，形成月ό述電谷裔者。 【發明之實施形態】

以下，係參照圊式就本發明之實施形態加以說明。另 外，在各圖中共同的要素上，附記相同的元件編號並省略 「 重複的說明。 t施形態L 圖1係顯示本發明之實施形態1之COB構造的DRAM之剖面 圖。 本實施形態之DRAM係具備有矽基板1。在矽基板1上設有 用以區分複數個活性區滅的隔離石夕氧化膜2.。在該等的活 性區域上設有由閘極石夕氧化膜3與傳輸閘（T G ) 4所覆蓋的通 道區域、及鄰接該通道區域的源極汲極區域5。 在矽基板1及T G 4之上層上，設有由矽氮化膜所構成的下 層絕緣膜6。在下層絕緣膜6之上層，依矽氧化膜形成第一 上層絕緣膜7。在第一上層絕緣膜7上設有以公知之自動對 準手法開口於源極没極區域5上的接觸孔8 ’在第一上層絕 緣膜7之上層介以接觸孔8形.成有與源極汲極區域接通的位 元線（BL)9。

89109235.ptd 第12頁 45J270

在=—上層絕緣膜7及B L 9之上層形成有第二上層絕緣膜 lit上層絕緣膜1〇，係由與第—上層絕緣膜7同質的 、 ，亦即，由矽氧化膜所構成。在配置於盥BL9接 通的源極汲極區域5之兩側上的二個源極汲極區域5上，有 =以貫穿第一上層絕緣膜7、第二上層絕緣膜丨〇及下層絕 緣膜6的儲存節點接點（sc)丨丨開口著。 在SC11之内部，形成有至少在其下端部附近用以覆蓋 sell之内壁的側壁13。側壁13係由與下層石夕氧化膜6同質 的膜所構成，亦即’由矽氮化膜所構成。 ， 在第二層絕緣膜10之上層形成有厚臈電容器14。厚膜電 =器14，係具備有藉由利用CVD法等堆積摻雜多晶矽或摻、 雜非晶矽所形成的儲存節點電極。儲存節點電極係介以 SCU與源極汲極區域5接通。上述側壁13 ,係設計成用以 防止儲存節點電極與T G 4或B L 9短路的情形。 在本實施形態之DRAM中源極汲極區域5之表面，係包含 sc 11所開口的部分且具有平坦的狀態。換言之，scn，係 形成=會對源極汲極區域5帶來損傷。因此，若依據本實 施形態之D R A Μ，則在源極沒極區域5之附近可將p n接合部 之洩漏電流抑制得十分小，且可穩定確保良好的復新 性。 ' 本實施形態之DRAM中側壁1 之表面朝上方延伸。換言之 極區域5相接觸。因此，在本 防止流至源極汲極區域5的電 3 ’係設計成自下層絕緣膜6 ’側壁1 3係設計成不與源極汲 實施形態之DRAM中，可確實 子陷在用以構成側壁1 3的矽

89109235.ptd 第13頁 451270 五、發明說明（9) 氮化膜上，且可穩定各個電晶體的特性。 以下，係參照圖2及圖3就圖1所示之DRAM的製造方法加 以說明。 在本實施形態之製造方法中，首先’係在矽基板1上形 成有隔離矽氧化膜2。隔離矽.氧化膜2，係利用钮刻術去除 用以進行矽基板1之元件隔離的部分，且在該部分上藉由 埋設矽氧化膜，或利用L0C0S法之熱氧化所形成。在形成 隔離矽氧化膜2之後，在矽基板1上，利用離子植入，或利 用熱擴散，以所希望之濃度植入雜質（圖2 (A))。 在矽基板1之表面上形成矽氧化膜，在該上層利用CVD法 , 形成矽膜或多晶矽化物膜。藉由利用照相製版及非等向性 ' 蝕刻術將該等圖案化以形成閘極矽氧化膜3與TG4。利用離 子植入或熱擴散在矽基板1上供給雜質，藉以形成源極汲 極區域5。以包含TG4之基板的全面被覆蓋的方式，形成由 矽氮化膜所構成的下層絕緣膜6 (圖2 ( B ))。 在本實施形態中，下層絕緣膜6，係在形成BL9之接觸孔 8時，及如上述般地形成SC 11時，設計成具有阻擔膜功能 者。因而，下層絕緣膜6，只殘留形成有該等的區域，亦 即，只殘留用以設計DRAM之記憶體單元的區域，亦可利用 照相製版及蝕刻術予以去除。 以石夕基板1之全面被覆蓋的方式藉由堆積石夕氧化膜即可 形成第一上層絕緣膜7。其次，利用照相製版及非等向性 敍刻，形成開口於位於活性區域中央之源極汲極區域上的 接觸孔8 (圖2(C))。用以形成接觸孔8之蝕刻，首先，係在

45^2?〇 ----- 五 '發明說明（10) 者：此J：2可去，矽,化膜的條件下對矽氮化膜執行 播膜功J t :絕f Μ係具有用以阻止凝刻之進行的阻 件下對二莫進：非i:if的選擇比可去除石夕氮化膜的條 開口於源朽 向性蝕刻。結果，可自動對準地形成 π源極汲極區域5上的接觸孔8。 的之，部’及以第一上層絕緣臈7之表面被覆蓋 用雜多晶石夕膜、多晶…膜或金屬膜之後，利 2(^) 刻術藉由將該膜圖案化即可形成乩9(圖 % 上層絕緣膜7舰9之上層，形成具有與第—上層 、-'邑緣M7同膜質的第二上層絕緣膜1〇(圖3(A))。 =用照相製版及非等向性蝕刻術，形成sc 為止（圖3⑻）。上述之㈣，係以較高^達擇下比層 可去除矽氧化膜的條件下對矽氮化臈進行者。此時，下声 、吧緣臈6具有阻擋膜的功能，蝕刻之進行係在下声曰 露出的時間點上停止。因而，若依據本實施形態曰之製、止方 Ϊ第則：ί對矽基板1帶來任何的損傷，而可：成用：貫 牙弟一及弟二上層絕緣膜7、1 0的SCI 1。 在形成到達下層絕緣膜6之表面的SC11之後，以 之内部及第二上層絕緣膜1 〇之表面被覆蓋的方 ^ 緣膜12 (圖3(C))。絕緣膜12，係由與下層絕緣祺6皙_ 膜所構成，亦即，由石夕氣化膜所構成。 ' & 、、 為了使S C11開口至砍基板1之源極汲極區域$為 、 行非等向性㈣。上述姓刻，係在以較高的選擇士 =

画_

89109235.ptd 第15頁 4§127〇 五 '發明說明（11) 砂氮化膜’亦即，去除絕緣膜1 2及下層絕緣膜6的條件下 對碎膜進行者。結果，可形成開口於源極汲極區域5上的

Sc 1 1 ’同時可形成在該下端部之附近被覆SC1 1之内壁的矽 氮化膜之侧壁13(圖3(D))。 1以後’藉由形成厚膜電容器丨4及層間絕緣膜丨5，即可製 造圖1所示的DRAM。 、若依據如此的製造方法，則可充分抑制在將SCI 1開口之 過^中所發生的源極汲極區域5之蝕刻量。因而，若依據 本貫施形態之製造方法，則可將矽基板1之全面（包含SCI 1 ^開口 4为）維持於大致平坦的狀態，亦即，不會給石夕基 ^ 1帶來大的損上，且可形成開口於源極汲極區域5上的 ^ c 11 〇 腺又’右依據本實施形態之製造方法，則藉由在下層絕緣 R之ΐ形成絕緣臈12並蝕刻該等，即可形成自下層絕緣 造古延/至广方的侧壁13。因此，若依據本實施形態之製 η σ而典势了確實防止在源極汲極區域5之中隨著％11之 汗苴土焚：損傷的部分上接觸側壁i3(矽氮化物）的情形。 以i 二照圖4，就本實施形態之製造方法中，進行用 況加以說明。…製版術而在光罩之重疊上發生偏移的情 圖4 (A)係顯示在sc丨丨 的狀態下，形成有貫穿笛轉印圖案相對於TG4及乩9有偏移 下層絕緣犋6的％丨丨之狀雜—及第二上層絕緣膜7、10以至 選擇比可去除矽氧化膜二。上述蝕刻由於係在以較高的 -、件下進行，所以該姓刻之進行 27〇 五、發明說明（12) --- 可確實在下層絕緣膜6上停止。 圖4(B)係顯示在如丨丨之内部’及第二上層絕緣膜1〇之表 面，堆積用以形成側壁13的絕緣膜12之狀態。又，圖4(c) 係顯不藉由在以較向的選擇比可去除矽氮化物的條件下對 進行非等向性餘刻，以使SC11貫穿，且形成侧壁13的 狀態。 、以後，藉由形成厚膜電容器丨4及層間絕緣膜丨5，即可製 W圖1所不的dram。雖然在第一及第二上層絕緣膜7、丨〇或 下層絕緣膜6上於晶圓全面發生膜厚不均之現象，但是由 於形成有側壁1 3，所以可確實防止厚臈電容器丨4之接觸， 與TG4或BL9的短路現象。 用以將SC Π開口的蝕刻，如習知之製造方法般，若以同 樣可去除矽氧化膜與矽氮化膜的條件進行時，藉由照相製 版之重疊產生偏移的現象，有時SC1丨會到達隔離氧化膜2 之内部（參照圖11)。此情況，厚膜電容器14之接觸（摻雜 多晶發）’有可能在比源極汲極區域5還深的區域上與矽基 板1相接觸。 ' 包含於厚膜電容器1 4之接觸的雜質濃度係為]〇2q個 /cm3 ^ . ^ ^ „ & . ^ X /〇"；；/c!3 〜1 Χίο17個/cW左右。因此，利用雜質濃度之梯度，接觸 中之雜質就會擴散至砂基板丨中。如此當雜質擴散至矽基 板1中時，該内部之雜質濃度就會變成所希望啼产以上， 且很難利用隔離氧化膜2充分進行元件間之隔：： 相對於此’在本實施形態之製造方法中，用以糾⑴予

89109235-ptd 第17頁 451270 五、發明說明（13) 以開口的非等向性蝕刻，由於係在以較高的選擇比可去除 矽氧化膜的條件下進行，所以即使在重疊處發生偏移的^ 況，亦可確實地在下層絕緣膜6上停止該蝕刻之進行。因月 而，若依據本實施形態之製造方法，則可確實防止s c 1 1到 達隔離乳化膜2之内部，且可確保元件間的確實隔離 實施形態2 . 阀 圖5係顯示本發明之實施形態2之DRAM的剖面圖。在本一 施形態之DRAM中，係在具備有厚膜電容器1 4之儲存節點^ 極的表面上設有顆粒狀結晶1 6。若依據顆粒狀結晶丨6則由 於可增大儲存節點電極之表面積，所以可增大 =^ 1 4之電容。 '电谷Is 實施形Μ 3 圖6係顯示本發明之實施形態3 iDRAM的剖面 形態之DRAM ,係具備有筒狀電容器丨7。筒狀電， 備有筒狀之儲存節點電極。若依據筒狀之儲 二極則 本實施形態之罐，則可確保大於各個；憶=元 f施形熊4 _ 圖7係顯示本發明夕趣&…> ,,之·^知形態4之DRAM的剖面圖。，士與 施形態之DRAM中，俏a且挺士… J田圓。在本貫 -,,± ^ 係在具備有筒狀電容器1 7之儲在铲赴赍 極的表面上設有薙軔肚认。 〜减仔卽點電 於可增大儲存節點電極：；18藉若依據顆粒狀結晶18則由 17之電容β 的表面積’所以可增大筒狀電容器

蝴 2:70 五、發明說明（14) 實施形熊5. 圖8係顯示本發明之實施形態5之DRAM的剖面圖。本實施 形態之DRAM，係除了未具備侧壁1 3之外，其餘具有與實施 形態1同樣的構造。又，本實施形態之DRAM，除了可省略 侧壁13之形成步驟之外，其餘可以與實施形態1之情況同 樣的順序製造。 本實施形態之DRAM及其製造方法，係無須形成側壁1 3即 可有效防止電容器之接觸與TG4或BL9之短路。若依據本實 施形態之DRAM ’則與實施形態1之dr AM同樣，可實現較優 的復新特性，且可穩定各個電晶體之動作特性。 【發明之效果】 由知本發明係如以上說明般地構成，所以 示的效果》 Θ U下所 :請專利範圍第i項所記載之發 ;備5儲存節點接觸在開口時幾乎不被敍二 ^漏電流。以，若依據本發明則可實心合部 1王 又野的復新特、 具第2項所記载之發明的半導體裝置， 若依據該膜之上層絕緣膜與矽氮化膜之下屏綠、係 即可充分抑制】ft則错由利用互相的蝕刻迷率之； 開口於源極、“ f區域所受到的損傷，且吁-異差’ 若依據申过奄吨仔節點。 " π專利範圍第3項所記載之發明， —_____^柯由於儲存

89109235.ptd 第19頁 松:^及極區域上的儲存節點。 了令易形成 物2 7〇 五 '發明說明（ί5) ___ 節點接點之下端部附近係由側壁所覆# 接點，可確實防止在儲存節點接點之中，以電谷窃用之 輸閘短路之情形。又，由於側壁係延二與位兀線或傳 方，且不接觸源極汲極區域受到損傷的韶I層絕緣膘之上 各個電晶體之動作特性。 ' 刀’所以可穩定 若依據申請專利範圍第4項所記裁之 極區域之中’隨著儲存節點之開口而受^月，則在源極沒 分，會與電容器用之接點相接觸.，而不备部 觸。因此，若依據本發明，貝,7可確實：@ 3化膜相接 相電子陷人，且可實現穩㈣氮化膜所造 右依據申請專利範圍第5項所記載之發明， 層絕緣膜當作阻_並進行第—非等向性=由將下 節點接點。其次藉由進行第成^ = 2層絕緣膜的儲存 源…區而且：將2節點接點延長至到達 較優的復新特性之半導體裝置。 則了氣故具有 若依據申請專利餡m错 化膜與石夕氮化膜之項所記載之發明’則利用石夕氧.. 區域所受到的損傷，曰2之差，即可充分抑制源極汲極 的儲存節點。 可谷易形成開口於源極汲極區域上 右'依據申清專利節 節點之内壁的方式 卽點接點之後，以覆蓋該儲存 式形成有絕緣膜。然後’利用第二非等

89109235.ptd 苐20頁 451270 五、發明說明（16) _ 性钱刻術一起去除該絕緣膜與下声 於源極汲極區域上的儲存節點接二：；，工〜:形成開口 點之内部，形成有延伸於下層絕緣膜之6二方f =存節點接 存節點接點之下端部附近的侧壁。 用以被覆儲 則可確實防止電容器用H ^而，若依據本發明， 且：製造各個電晶體=位元ί之f路， 右依據申請專利範圍第8項所記載之‘之半導贴·忒置。 電容器用夕始抓m 职r祁接觸的方式形成 晶體^干_ —二 而，若依據本發明，則可製造各個電 肽，"I不“疋的動作特性之半導體裝置。 【元件編號之說明】 1 矽基板 隔離氧化臈 閘極氧化膜 傳輸間（TG) 源極汲極區域 下層絕緣膜 第一上層絕緣膜 接觸孔 9 10 11 12 13 位元線（BL) 第二上層絕緣膜 儲存節點接點（SC) 絕緣膜 側壁

89j〇9235.ptd 第21頁 4512 70

89109235.ptd 第22頁 ^§1270 _案號 89109235_年月日_ί±^._ 圖式簡單說明 圖1顯示本發明實施形態1之半導體裝置之構造的剖面 圖。 圖2(A)、（B)、（C)及（D)為圖1所示之半導體裝置之製造 方法的說明圖（其一）。 圖3(A)、（B)、（C)及（D)為圖1所示之半導體裝置之製造 方法的說明圖（其二）。 圖4(A)、（B)及（C)為圖1所示之半導體裝置之製造方法 的說明圖（其三）。 圖5顯示本發明實施形態2之半導體裝置之構造的剖面 圖。 圖6顯示本發明實施形態3之半導體裝置之構造的剖面 圖。 圖7顯示本發明實施形態4之半導體裝置之構造的剖面 圖。 圖8顯示本發明實施形態5之半導體裝置之構造的剖面 圖。 圖9為C0B構造之DRAM的俯視圖。 圖1 0為說明習知半導體裝置之製造方法用的剖面圖（其 一）。 圖11為說明習知半導體裝置之製造方法用的剖面圖（其

89109235.ptc 第23頁

Claims (1)

1. 45127〇

   導體裂置，其中 儲存節點接點之 1. 一種半導體裝置，其係在位元線之上層且 電容器在位元線上構造者，其特徵為：包含〃 下層絕緣膜，用以覆蓋與電容器接通的二f ’ ,„ j /原極没極 上層絕緣膜，形成於前述下層絕緣膜 β . 儲存節點接點’用以貫穿前述下層絕緣 s 緣膜且開口於前述源極汲極區域上，而 及刖述 前述源極汲極區域，係在包含前述儲存 的部分之全面上實質為平坦者。 〜 2，如_請專利範圍第1項之半導體裴置， _ 絕緣膜係矽氧化膜，而 /、中則$ 前述下層絕緣膜係矽氮化膜。 3.如申請專利範圍第丨或2項之半 在至少其下端部附近用以覆蓋前述 側壁，而 前述侧壁係由與前述下層絕緣膜同f的 方 自前述下層絕緣膜開始以延伸於上]二= 4·如申請專利範圍第1㈣之半導m: 盘露出於前述儲存節點接點之w ,你丄…兹Α河述電合斋的接點相接觸. 5. 一種半導體|置之製造方法，其 := 之上層具備電容器的電容哭在 袭以 J电备為在位兀線上槿诰之本i 的方法，其特徵為：包含有， 上稱仏之牛1 形成用以覆蓋與電容考接玉畜夕、'區上 膜的步驟； …接通之原極汲極區域之- 容器的 區域； 以及 上層絕 所開α 匕上層 具備有 内壁的 ，同時 〇 前述源 的部 位元線 體裝置 層絕緣

   89109235.ptd 第24頁

   451270 六、申請專利範圍 在前述下層絕緣膜之上層上形成上層絕緣膜的步驟； 在以較高的選擇比可去除前述上層絕緣膜的條件下，邊 將前述下層絕緣膜當作阻擋膜而邊對前述下層絕緣膜進行 第一非等向性蝕刻，以形成開口於前述下層絕緣膜上之儲 存節點接點的步驟；以及 藉由在以較高的選擇比可去除前述下層絕緣膜的條件下 對矽膜進行第二非等向性蝕刻，以使前述儲存節點接點延 長至開口於源極汲極區域5為止的步驟。 6. 如申請專利範圍第5項之半導體裝置之製造方法，其 中前述上層絕緣膜係矽氧化膜，而 前述下層絕緣膜係矽氮化膜。 7. 如申請專利範圍第5或6項之半導體裝置之製造方法， 其中具備有在進行前述第一非等向性蝕刻之後，利用與前 述下層絕緣膜同膜質之絕緣膜，覆蓋前述儲存節點接點之 内部、及前述上層絕緣膜之表面的步驟，而 前述第二非等向性#刻，係一起去除前述絕緣膜與前述 下層絕緣膜者。 8. 如申請專利範圍第5或6項之半導體裝置之製造方法， 其中具備有在進行前述第二非等向性蝕刻之後，以前述源 極汲極區域之中露出於前述儲存節點接點之内部部分的全 面與通至前述電容器的接點相接觸的方式，形成前述電容 器者。

   89109235.ptd 第25頁