TW449804B - Method of manufacturing a semiconductor device - Google Patents
Method of manufacturing a semiconductor device Download PDFInfo
- Publication number
- TW449804B TW449804B TW089111911A TW89111911A TW449804B TW 449804 B TW449804 B TW 449804B TW 089111911 A TW089111911 A TW 089111911A TW 89111911 A TW89111911 A TW 89111911A TW 449804 B TW449804 B TW 449804B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor substrate
- doped
- substrate
- item
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000002093 peripheral effect Effects 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 50
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000002079 cooperative effect Effects 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 230000002401 inhibitory effect Effects 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 241000238631 Hexapoda Species 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 3
- -1 nitride nitride Chemical class 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 230000001629 suppression Effects 0.000 claims description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims 1
- 125000003983 fluorenyl group Chemical group C1(=CC=CC=2C3=CC=CC=C3CC12)* 0.000 claims 1
- 230000009036 growth inhibition Effects 0.000 claims 1
- NIHNNTQXNPWCJQ-UHFFFAOYSA-N o-biphenylenemethane Natural products C1=CC=C2CC3=CC=CC=C3C2=C1 NIHNNTQXNPWCJQ-UHFFFAOYSA-N 0.000 claims 1
- 206010053759 Growth retardation Diseases 0.000 abstract description 3
- 210000004027 cell Anatomy 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 210000004692 intercellular junction Anatomy 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 210000001835 viscera Anatomy 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
449804 A7 B7 五、發明說明(/) 發明之背景: 發明之技術領域: 本發明係有關於一種半導體元件之製造方法,— 半導體元件之接合區域的方法。 種形成 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製· 相關習知技藝之說明: 通常,一個半導體元件具有二個區域:一個單元區及一 個周邊電路H ’其巾該單元區具有高密度,因為多數個元件 ,聚集;而周邊區域則具有低密度,@為部分的元件被間隔 安置。軸該單元區及周邊電路區具有姻的高差,惟該單 元區的縱橫比較該周邊電路區為高。例如,#進行—個用於 形成接觸孔_職程時,雜邊的接面區域完全 被開啟,但是該單元_接_級單元_絲集度及閘 極電極高差而未被開啟。 在傳統的方法中’該單元㈣接域被形成於一基板 上’以避免接觸缺陷。該傳㈣方法將結合關做說明。 參考第1A圖,場氧化物層2被形成於一半_基板i 上,其中-個單元區C及-個周邊區p係藉由傳統方二而被 形成。-閘極絕緣層3、一導電層4及一硬式遮罩5係依序 被沈積於該轉縣板丨上’並財晝而形成 間極電極。 侧壁間隔物6被形成於該閘極屬極的二邊侧壁上’如第 圖所示。在形成該側壁間隔物6後,一個氮化石夕層7接 著被形成於該結果結構上,並被刻畫而將周邊區域p覆甚。 !4------ (請先閲讀背面之注意事項再填寫本頁) 訂---- 0.
449804 A7 --------2Z______ 五、發明說明(J ) (請先閱讀背面之注意事項再填寫本頁) 如第1C圖所示,經摻雜磊晶層δ係以一化學氣相沈積 製程之方法而被成長於暴露出之半導體基板1的單元區c 上。通常,該經摻雜磊晶層8並未被成長於一個氧化層及_ 個氮化矽層上。因此,該經摻雜磊晶層8並未被形成於該場 氧化物層2、硬式遮罩層5、侧壁間隔物6及為氮化矽層7 所覆蓋之周邊區p上方。該經摻雜磊晶層8不僅只被形成於 該單元區C的一個預定接面區上。在單元區域c中之該閘極 電極與基板的高差係藉由形成該磊晶層8而被降低。 如第1D圖所示,一用於源極及汲極的雜質被植入該基 板中,並進行一快速熱退火,而形成接面區9a,9b,9c及 Μ。因為該肩邊區域p係以一個氮化矽層7覆蓋,所以接面 區域9c,9d被形成為薄的厚度。再者,存在於單元區域c 之蟲晶層8中的雜質係以快速熱退火的方法擴散進入半導體 基板1中,以便形成該接面區域9c,9(1。該單元區域c的 貫負接面£域為擴散進入基板1中的接面區域9a與9b,以 及被形成於基板1上的該磊晶層8。 經濟部智慧財產局員工消費合作社印製 參考第1E圖,覆蓋半導體基板1的該氮化矽層7係以 一傳統的方法移除’且一個介層絕緣層10接著被形成於該 半導體基板1的結果表面上。 如上述,該閘極電極與接面區域間的高差係由於該單元 區域的接面區域以凸起的形式形成於該基板上而被降低。因 此’一接觸孔可輕易地被形成。 然而,其具有的問題為PM0S電晶體(被形成於單元區 域或周邊區域中)的閥電壓將基於數次的快速熱退火而被降 3 , 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) 449804 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 B7 五、發明說明()) 低。亦即,該傳統方法在形成接面區的蠢晶層成長及叙 期間需要向溫。所以’該PM〇s電晶體的閥電壓(重: 感)將改變。 仏度敏 發明之簡要說明: 因此,本發明之-目的在於提供一種藉由降低熱製程的 數目而可避免元件特性改變之轉體雜的製造方法。 為賴上it目的’根據本發明之-種製造轉 方法,其包含的步驟有: 、 形成閘極電極於具有-個單元區域及一個周邊 導體基板上方; J_T* 形成間隔物於該閘極電極的二邊壁面上; 將雜質植入該周邊區域的半導體基板中; 形成-個成長抑制層於周邊區域中的閉極電極與半導體 基板表面上; 形成經摻雜蟲晶層於單元區域中之預定部分的半導縣 板上’以使得植人周邊區域之半導體基板中的雜質在^ 體基板中織,晰彡成接面區域;且存在_單元區域之經 摻雜磊晶層中的雜質被擴散進行基板中;以及 將該成長抑制層移除β 該成長抑制層係由厚度為雨至·埃的氮化石夕層所形 成,其中該氮化石夕層係以錢化學氣相沈積製程之方法而被 形成。 當該成長抑爾為氮切騎,關隔物希冀由一個氧 +關雜準(cns)A4 縣(21G χ 2·^- (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 4^98〇4 A7 ------ B7 五、發明說明(0) 化層所形成。 該經摻雜磊晶層係以50n s α 包含雜其卜 500至埃的厚度被形成,並 在二減化子氣相沈積製程之方法形成該經推雜蟲晶層 的狀況怜該經摻雜蟲晶層_成係藉由在_纟臟溫 度下及氫氣環it仃】至5麵轉㈣程,並藉由在W 至50托耳壓力及750至950eC溫度下即時供給3〇至綱sccm 的二氯魏及3G至 s咖輸成進行3錢分鐘的 成長製程。 在以超高真空化學餘沈積之方法職雜摻縣晶層 的狀況中,-健如魏或二魏的沈積氣體被使用,且係 於小於1托耳的壓力及_至7〇(rc間的溫度下進行。 個者洗製程希冀在該成長抑制層形成及該經摻雜羞晶 層形成之間被進行’㈣除形成在縣減面上的原始氧化 物(殘留在該單元區域的成長抑制層上)。該清洗製程希冀 使用RCA清洗、紫外光臭氧清洗或氟化氫潛浸製程。該閑極 電極係藉由依序形成一個閘極絕緣層、一個導電層與一個硬 式遮罩層,以及刻晝部分的該硬式遮罩層、導電層與閘極絕 緣層而被形成。 圖式之簡要說明: 本發明的前述特性及其他特徵將結合附圖而在下列說明 中被解釋,其中: 第1A至1E圖係為用於說明一種製造傳統半導體元件之 本紙張尺度通用中國國家標準(CNS)A4規格(210 X 297公釐) i I — ! - I — 11 JAly^ ' 11--L.—•訂.----I--- c . (請先閱讀背面之注意事項再填寫本頁) 449δ?ί
五、發明說明(f) 以及 方法的橫剖 第2A至^圖係為用於說明一種製造根據本發明之半導 :元件之方法的橫剖面圖。 經濟部智慧財產局員工消費合作社印製 圖號說明: 半導體基板1 單元區C 閘極絕緣層3 硬式遮罩5 氮化矽層7 接面區9a 接面區9c 半導體基板11 閘極絕緣層13 硬式遮罩15 氮化矽層18 氧化層17 接面區域17b 接面區域17d 場氧化物層2 周邊區P 導電層4 側壁間隔物6 經摻雜磊晶層8 接面區9b 接面區9d 場氧化物層12 導電層14 侧壁間隔物16 經摻雜磊晶層19 接面區域17a 接面區域17c 介層絕緣層20 (請先閲讀背面之注意事項再來寫本頁) I *1 H ^1 I - ,訂-------- 發明之詳細說明: .本發明將Μ附圖作一細部說明。 -第2Α至g圖係為用於說明一種製造根據本發明之半導 體元件之方法的橫剖面圖。 本紙張尺度適用規格⑵〇, 297公楚 經濟部智慧財產局員工消費合作社印製 449804 A7 ________^_B7____ 五、發明說明(β) 參考第2Α圖,場氧化物層12被形成於一半導體基板11 的預定部分中,其中一個單元區C及一個周邊區ρ被形成。 一閘極絕緣層13、一導電層14及一硬式遮罩15係依序被 沈積於該半導體基板11上,且部分的該閘極絕緣層13、一 導電層14及一硬式遮罩15被刻晝而形成閘極電極。 如第2Β圖所示,在形成該閘極電極後,一個厚度為300 至800埃的氧化層被沈積於一結果結構上,且一個非等向性 蝕刻製程被進行,因而形成侧壁間隔物16於該閘極電極的 二邊壁面上。該側壁間隔物16希冀以一個氧化層形成,以 避免在該氮化矽層蝕刻期間,其與氮化矽層一同被移除,其 中該氮化石夕層係以後續的製程形成。一用於接面區域的雜質 被選擇性地植入周邊區域Ρ的半導體基板11中。在PMOS電 晶體的狀況中’該雜質為Β+或BF2+離子,而在NMOS電晶體 的.狀況中,該雜質則為As+或P+離子。該B+離子係以2至10 KeV 的能量以及1015至1〇17 i〇n/cm2的濃度植入,而該BF2+離子 係以10至30 KeV的能量以及1〇15至i〇n/cm2的濃度植 入。該As+離子係以1〇至30 KeV的能量以及1〇〗5至lip ion/cm2的濃度植入’而該p+離子係以1〇至3〇 KeV的能量 以及H)15至1017 ion/cm2的濃度植入。 參考第2C圖,在植入雜質後,一個氮化石夕層π係以低 壓化學氣相沈積製程的方法而被彬成於一結果結構上,其中 該氮化矽層18係以1〇〇至300埃的厚度被形成。該單元區 域C的氮化砂層18係以乾式蝕刻方法移除,因此該周邊區 域P係僅為該氮化矽層18所覆蓋。該氮化矽層μ希冀以低 7 i紙張尺度適用中國國(CN§Ya4規格(21〇欠297$楚) — ^ - ----— — I· — 裝·---I l·.--^訂--------- ,r」 / <請先閱讀背面之注意事項再填寫本頁) 449 80 4 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(j ) 於100%被過度蝕刻,而降低發生於基板11表面的損傷,並 完全移除該單元區域C的氮化矽層18。該氮化矽層18係作 為部分的成長抑制層。 經摻雜磊晶層19係以500至1500埃的厚度被成長於該 單元區域C的半導體基板11上。該經摻雜磊晶層19係以低 壓化學氣相沈積或超高真空化學氣相沈積形成,其中該經摻 雜蟲晶層19包含磷。在以低壓化學氣相沈積製程之方法形 成該經摻雜磊晶層的狀況中,藉由在800至90CTC溫度下及 氫氣環境中進行1至5分鐘的烘烤製程而形成該磊晶層。並 藉由在10至50托耳壓力及750至950。(:溫度下即時供給30 至300 seem的二氣矽烷、50至300 sccm的磷化氫及30至 200 seem的氣化氫進行3至10分鐘的成長製程,而形成該 蟲晶層19。. 产該超高真空化學氣相沈積使用諸如石夕烧或二石夕院等沈積 氣體,並於小於1托耳的壓力及6〇〇至7〇(rc間的溫度下進 行。 忒經摻雜磊晶層19並未被形成於該氧化層12,15與 以及該氣化石夕層18上,而其僅被形成於單元區域c的一預 定接面區域上i為雜餘係與經摻縣晶層19的形成 -道被進行’植人周邊區域P的雜㈣與該經摻聽晶層19 的形成y起被擴散,因而形成接面區域17a及爪。再者, 存在於單7LIS域G之蟲晶;! 19巾的㈣擴散進人半導體基 板11中,以便形成該接面區域17c,27d。該單元區域c 實質接面區域為形成於基板Η中的接面區域I7c與现 的 (諝先閱讀背面之注意事項再填窝本頁) 7^-裝-----l·.—-訂---- ο. L紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公 449804 Α7 ____ Β7 五、發明說明(/) 以及被形成於基板11表面上的該蟲晶層19。 其間’在該氮化矽層18及經摻雜磊晶層19形成前,可 以進行RCA清洗、紫外光臭氧清洗或氟化氫潛浸製程,而移 除該氮化矽層18及原始氧化物層的殘留物。 如第2D圖所示,覆蓋於周邊區域p的該氮化石夕層μ係 以一個磷酸潛浸製程移除,且一個介層絕緣層2〇接著被形 成於該半導體基板11的結果表面上。 如上述,根據本發明,無需形成接面區域的該快速熱製 程,因為形成周邊區域之接面區域的擴散係與磊晶層的形成 一道進行。 此外,一個熱製程可以被省略,而降低PM〇s電晶體的 熱損傷,以降低該PMOS電晶體的閥電壓改變β 再者,一個閘極電極與一個接面區域間的高差係基於該 經摻雜遙晶層的形成而被降低,因而可輕易地形成一接^ 孔。 本發明已經參考結合特定應用的特定實施例作—戈明 熟習本技藝並經本發明之教導的人士將可分辨^ 的其他改良及應用。 (請先閱讀背面之注$項再1寫本頁) 裝 tT-丨_ θ「 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製
Claims (1)
- 種半_元叙製造村,包訂辦驟: 形成開極電極於具有一個單及 半導體基扳上方; 匕哎及個周邊區域的 經濟部智慧財產局員工消費合作社印製 形成間隔物魏閘極電極的二邊壁面上. 將雜質植入該周邊區域的半導體基板中·’ 體基开it面個上麵抑制層於周邊區域中的間極電極與半導 形成轉聽晶層料職域巾之歡部 入周邊區域之半導體基板中的雜= 體基板巾驗’㈣成接面區域;且存在於該單 凡區域之經摻雜蟲晶層中的雜質被擴散進行基板中γ以 及 將該成長抑制層移除。 2.如申清專利範圍第i項之方法,其中該成長抑制層為一個 氮化矽層。 3·如申請專利範瞬2項之方法,其中該紐^層係以1〇〇 至200埃的厚度被形成。 1如申睛專利範圍第2項之方法,其中該氮化矽層係以低壓 化學氣相沈積製程之方法而被形成。 5. 如申凊專利範圍第1項之方法;其中該間隔物為一個氧化 層。 6. 如申請專利範圍第1項之方法’其中該經摻雜磊晶層係以 5〇〇至1500埃的厚度被形成。 _____二 ^ 丄—------ in 本紙悵ΛΑ顧T關家襟準(CNS )从胁(2献297公董)Α8 Β8 C8 D8 經濟部智慧財產局員工消費合作社印製 δ〇 4 申請專利範圍 7.如申㉔專她圍第!項之方法,其巾該經摻齡 磷。 ώ 8‘如申w專她圍第〗項之方法,其中該經摻聽晶層的形 成係藉由在_至9Girc溫度下及氫氣環境中進行1至5 。刀鐘的供烤製程,並藉由在1〇至Μ托耳壓力及75〇至咖 C孤度下即時供給3〇至_ sccm的二氯石夕烧及別至咖 _的氣化氫進行3iU〇分鐘的成長製程。 9.如申請專·圍第1項之方法,射摻縣晶層係以 超尚真空化學氣相沈積之方法形成。 10·如申μ專利範圍第9項之方法,其中該麟縣晶層係 以石夕貌及二魏之任—觀彡成,並於小於i托耳的 壓力及600至700°C間的溫度下被形成。 Π.種半導體元件之製造方法,包含下列步驟: 形成閘極電極於具有一個單元區域及一個周邊區域 的半導體基板上方; ^^成間5^物於该閘極電極的二邊壁面上; 將雜質植入該周邊區域的半導體基板中; 在植入該雜質後,形成—魏切^於該結果結構 上; 將該單元區域的該氮化石夕層移除; 形成經摻雜磊晶層於單元區域中之預定部分的半導 體基板上,以使得植入周邊區域之半導體基板中的雜質 在該半導體基板中擴散,而形成接面區域;且存在於該 單元區域之經摻雜磊晶層中的雜質被擴散進行基板中; -—__π 表紙張尺度適用中國國家標準(CMS > A4祝格(210X297公着) (請先聞绩背面之注意事項再填寫本頁)經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 — 以及 將該成長抑制層移除。 12‘如申請專利範ϋ第u項之方法,其帽成長抑制一 個亂化紗層。 " 13如申請專利範圍第u項之方法,其中該氮化硬層係以低 壓化學氣相沈積製程之方法而被形成。 14.如申請專利範圍第U項之方法,其中該間隔物為一個 化詹。 15·如申請專利範圍第u項之方法,其中該經摻顧晶層係 以500至1500埃的厚度被形成。 16.如申請專利範圍第u項之方法,其中該經播雜蠢晶層包 含磷。 Π.如申請專利麵第u項之方法,其中該經摻縣晶層的 形成係藉由在_ i 度下錢氣環境中進行1 至5分鐘的輯製程,並藉由在10至50 &耳壓力及75〇 至950°c溫度下即時供給3〇至3〇〇 scc 3〇至200 sccm的氣化氫進行3至1〇分鐘的成長製 18. 如申?專利翻第^項之方法,其中顿摻雜晶層係 以超高真空化學氣相沈積之方法形成。 19, 如中料概_ 18項之方法’其帽經摻縣晶層係 以矽烷及二矽烷之任一種氣體彬成,並於小於丨托耳的 壓力及600至7〇〇t間的溫度下被形成。 12 本紙張尺度適用中國國家標準(CNS ) M規格(2ΐ〇χ297公釐) (請先閲讀背面之注^'項再填寫本頁) ΪΤ-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990022859A KR100353526B1 (ko) | 1999-06-18 | 1999-06-18 | 반도체 소자의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW449804B true TW449804B (en) | 2001-08-11 |
Family
ID=19593251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089111911A TW449804B (en) | 1999-06-18 | 2000-06-17 | Method of manufacturing a semiconductor device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6309939B1 (zh) |
JP (1) | JP4685215B2 (zh) |
KR (1) | KR100353526B1 (zh) |
TW (1) | TW449804B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157870A (ja) * | 2005-12-02 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
KR100915165B1 (ko) * | 2007-12-27 | 2009-09-03 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54158880A (en) | 1978-06-06 | 1979-12-15 | Matsushita Electric Ind Co Ltd | Compound semiconductor device and its manufacture |
US5032538A (en) | 1979-08-10 | 1991-07-16 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology utilizing selective epitaxial growth methods |
US4738937A (en) | 1985-10-22 | 1988-04-19 | Hughes Aircraft Company | Method of making ohmic contact structure |
US4728623A (en) | 1986-10-03 | 1988-03-01 | International Business Machines Corporation | Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method |
KR880010481A (ko) | 1987-02-21 | 1988-10-10 | 강진구 | 액상 박막 결정 성장방법 및 장치 |
US5322814A (en) | 1987-08-05 | 1994-06-21 | Hughes Aircraft Company | Multiple-quantum-well semiconductor structures with selective electrical contacts and method of fabrication |
US5594280A (en) | 1987-10-08 | 1997-01-14 | Anelva Corporation | Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means |
JPH01105529A (ja) | 1987-10-19 | 1989-04-24 | Toshiba Corp | 半導体装置の製造方法 |
JPH0237745A (ja) | 1988-07-28 | 1990-02-07 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US5030583A (en) | 1988-12-02 | 1991-07-09 | Advanced Technolgy Materials, Inc. | Method of making single crystal semiconductor substrate articles and semiconductor device |
JPH02260667A (ja) | 1989-03-31 | 1990-10-23 | Mitsubishi Electric Corp | シリコン基板上化合物半導体太陽電池およびその作製方法 |
US5378652A (en) | 1989-04-19 | 1995-01-03 | Kabushiki Kaisha Toshiba | Method of making a through hole in multi-layer insulating films |
KR920008886B1 (ko) | 1989-05-10 | 1992-10-10 | 삼성전자 주식회사 | 디램셀 및 그 제조방법 |
US5276344A (en) * | 1990-04-27 | 1994-01-04 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor having impurity regions of different depths and manufacturing method thereof |
JP2656397B2 (ja) | 1991-04-09 | 1997-09-24 | 三菱電機株式会社 | 可視光レーザダイオードの製造方法 |
JP3229012B2 (ja) | 1992-05-21 | 2001-11-12 | 株式会社東芝 | 半導体装置の製造方法 |
JPH0653491A (ja) * | 1992-07-30 | 1994-02-25 | Toshiba Corp | 半導体装置の製造方法 |
US5633201A (en) | 1992-11-30 | 1997-05-27 | Hyundai Electronics Industries, Co., Ltd. | Method for forming tungsten plugs in contact holes of a semiconductor device |
US5322802A (en) | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
EP0671770B1 (en) | 1993-02-09 | 2000-08-02 | GENERAL SEMICONDUCTOR, Inc. | Multilayer epitaxy for a silicon diode |
KR100320364B1 (ko) | 1993-03-23 | 2002-04-22 | 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 | 금속배선및그의형성방법 |
JPH06296060A (ja) | 1993-04-08 | 1994-10-21 | Mitsubishi Electric Corp | 半導体可視光レーザダイオードの製造方法 |
US5494837A (en) | 1994-09-27 | 1996-02-27 | Purdue Research Foundation | Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls |
JP2964925B2 (ja) * | 1994-10-12 | 1999-10-18 | 日本電気株式会社 | 相補型mis型fetの製造方法 |
JP2586345B2 (ja) | 1994-10-14 | 1997-02-26 | 日本電気株式会社 | コバルトシリサイド膜より成る半導体装置及び該装置の製造方法 |
US5648673A (en) * | 1994-12-28 | 1997-07-15 | Nippon Steel Corporation | Semiconductor device having metal silicide film on impurity diffused layer or conductive layer |
US5677219A (en) | 1994-12-29 | 1997-10-14 | Siemens Aktiengesellschaft | Process for fabricating a DRAM trench capacitor |
JP2907133B2 (ja) * | 1995-11-22 | 1999-06-21 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH1050607A (ja) * | 1996-07-31 | 1998-02-20 | Sony Corp | 半導体装置の製造方法 |
JP2964960B2 (ja) | 1996-09-27 | 1999-10-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5804470A (en) | 1996-10-23 | 1998-09-08 | Advanced Micro Devices, Inc. | Method of making a selective epitaxial growth circuit load element |
US5773350A (en) | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
DE59813593D1 (de) * | 1997-04-29 | 2006-07-27 | Infineon Technologies Ag | Verfahren zur Herstellung einer CMOS-Schaltungsanordnung |
US6054355A (en) * | 1997-06-30 | 2000-04-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device which includes forming a dummy gate |
JPH1197519A (ja) | 1997-09-17 | 1999-04-09 | Sony Corp | 半導体装置の製造方法 |
-
1999
- 1999-06-18 KR KR1019990022859A patent/KR100353526B1/ko not_active IP Right Cessation
-
2000
- 2000-06-16 JP JP2000181474A patent/JP4685215B2/ja not_active Expired - Fee Related
- 2000-06-16 US US09/596,278 patent/US6309939B1/en not_active Expired - Fee Related
- 2000-06-17 TW TW089111911A patent/TW449804B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2001035931A (ja) | 2001-02-09 |
KR20010002838A (ko) | 2001-01-15 |
JP4685215B2 (ja) | 2011-05-18 |
US6309939B1 (en) | 2001-10-30 |
KR100353526B1 (ko) | 2002-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW521425B (en) | Semiconductor device and method of manufacturing the same | |
TW379369B (en) | Method for selective deposition of refractory metal and device formed thereby | |
TW303491B (zh) | ||
TWI345272B (en) | A method of forming a semiconductor structure | |
TW514988B (en) | MOCVD metal oxide for one transistor memory | |
TW444350B (en) | Method of manufacturing a semiconductor device | |
US5856007A (en) | Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices | |
TWI279891B (en) | Method of manufacturing a flash memory cell | |
TW304293B (en) | Manufacturing method for shallow trench isolation | |
KR20020083770A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
TW530383B (en) | Method of forming a contact plug for a semiconductor device | |
TW449804B (en) | Method of manufacturing a semiconductor device | |
TW301768B (zh) | ||
TW474003B (en) | Semiconductor device and method of manufacturing the same | |
TW297954B (en) | Manufacturing method of load resistor of SRAM | |
TW439299B (en) | Manufacturing method of metal oxide semiconductor having selective silicon epitaxial growth | |
TW440956B (en) | Manufacture of semiconductor device with multiple power supplies | |
TW442872B (en) | Method for planarization of semiconductor device | |
TW557499B (en) | Method for fabricating semiconductor device | |
JP2910422B2 (ja) | 半導体装置の製造方法 | |
JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH03147327A (ja) | 半導体装置の製造方法 | |
JPH07297151A (ja) | 半導体装置の製造方法 | |
TW487993B (en) | Non-selectivity epitaxy deposition technique | |
TW427016B (en) | Manufacturing method of DRAM capacitors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |