TW445636B - Method for manufacturing BiCMOS - Google Patents

Method for manufacturing BiCMOS Download PDF

Info

Publication number
TW445636B
TW445636B TW087110193A TW87110193A TW445636B TW 445636 B TW445636 B TW 445636B TW 087110193 A TW087110193 A TW 087110193A TW 87110193 A TW87110193 A TW 87110193A TW 445636 B TW445636 B TW 445636B
Authority
TW
Taiwan
Prior art keywords
ions
active
group
per square
implanted
Prior art date
Application number
TW087110193A
Other languages
English (en)
Inventor
Jae-Kap Kim
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW445636B publication Critical patent/TW445636B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248Combination of bipolar and field-effect technology
    • H01L21/8249Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

445636 A7 __________B7 五、發明説明(ί } " " " ^ <發明背景> |
本發明基本上是關於-種製造半導體元件之綠,t丨丨 特別的是關於一種將雙極電晶體與互補型金氧半導體電晶〜I 體製作於同-基板之半導體元件(後文簡料BiCM〇s) | I 之製造方法。 I丨丨 基本上,小型元件系統界面(SCCI)晶片常使用於控J丨1 制工作站電腦之唯讀光碟機或硬碟機之驅動器’並且需要I j
較高的驅動電流與快速的反應時間。 I I ^ 為滿足SCCI晶片的需要條件,提出一種BiCM〇s, f ^ 其中互補型金氧半導體(CMOS)電晶體與雙極電晶體製作於。丨丨 同一半導體基板上。BiCMOS同時擁有兩者的優點,一個 ! 疋金氧半導體電晶體所有之低電力損耗之優點,另一個是 | 雙極電晶體所有之快速反應時間之優點。應用於BiCM〇s 了 中之雙極電晶體,主要是採用NPN電晶體。 j
以下將參照附圖’詳細說明傳統上製造BiCMOS的方 I 法。 !
參照第1A圖,以傳統之區域氧化法(L〇c〇S)在p型 T
半導體基板上形成底紋氧化層31以隔離元件,並在底紋氧 I 經濟部中央橾準局員工消費合作社印製 化層間定義出多個主動區域。為避免在之後的離子佈植製 [ 程中破壞基板30,在主動區域的表面形成了屏蔽氧化層。 }
在圖中’製作CMOS電晶體的區域標示為A區,而製作雙 I 極電B日體的區域則標不為B區。然後’為製作雙極電晶體 [ 之集極’在B區形成五個第一次光罩圖樣之光阻層。而後, {
將N型雜質離子(例如,磷離子)以額定之離子佈植能量 I 本紙張尺度適用中國國家椟準(CNS ) M規格(2!〇X 297公釐) 經 中 央 標 準 局 Μ 工 消 合 作 社 印 製 445636 五'發明説明(A ) A7 B7 與額定之劑量佈植,形成集極區34 β 圖揭1Β圖’以大家熟知的電聚蝕刻法將第-光罩 形成第二光罩圖樣35。第二光罩圖樣35將 料找杨_卜,切是除了兩側的 質^中央三個主動區。而後,將p祕 1=:子)佈植於裸露的區域而形成基極♦ 罩圖二第二光罩圖樣移去後,形成第三光 =樣37。第三光罩圖樣3^μ區中兩個主動區域其中 裸露在外’而後將Ν齡質離子(例如,麟子)佈 植於裸露的區域,形成pM〇s電晶體中之Ν型井%。 參照第1D圖,將第三光罩圖樣移去後,以傳統的光 罩餘刻術形成第四光罩圖樣39。第四光罩圖樣^將b區 中兩個主動區域所剩的—個裸露在外,然後,將p型雜質 離子(例如,硼離子)佈植於裸露的區域上,形成nm〇s 電晶體中之P型井40。 參照第1E圖’移去第四光罩圖樣39後,屏蔽氧化層 32以大家熟知的方法全部移去。然後在所製作的基板上依 序形成如SiG2之躲層和如多晶收導電層,紐將圖樣 轉移其上’在Μ區㈣泡純上形成祕電極42和位 於其下的閘極絕緣層41 ^ 然後形成第五光罩圖樣(在附圖中沒有示出),將Ν 型井區域38和基極36兩側之兩個主動區域裸露在外。將 Ρ型雜質離子佈植於沒有第五光罩圖樣韻之裸露區域, 形成PMOS電晶體的源極43a、渠極43b和基極區域43c。 ---------威—— (請先閏讀背面之注意事項再填寫本頁) --訂1 本紙依又度適用中國國家榡準(CNS ) A4规格(2〗〇χ297公釐) ·· -------------- I 1 I- I 1 - I . . 445 63 6 U A7 J-------- B7 五、發明説明()) 然後’在移去第五光罩圖樣後(圖中未示出),形成第 六光罩圊樣。第六光罩圖樣將P型井區域40裸露在外,此 P型井區域40也就是集極區域34五個主動區域中最外側 之兩個主動區域、以及基極區域36三個主動區域中位於中 央之主動區域。將N型雜質離子(例如,磷離子)佈植於 沒有第六光罩圖樣遮蔽之裸露區域,形成NMOS電晶體的 源極44a、渠極44b、集極44c、和射極44d區域。 由以上所描述之傳統BiCMOS之製造方法可知,因製 作集極區域44c、基極區域44c、和射極區域44d的步驟必 須分別實施’製造BiCMOS需要六道光罩步驟。所以,傳 統製造BiCMOS的方法相當複雜,且良率與產量都不高。 <發明總論> 因此,本發明的目的之一為提供一製造BiCMOS的方 法。經由使用同一光罩製作集極區域和基極區域,可降低 製程的步驟數目。 經濟部中央標準局員工消费合作社印製 - I - ! j i— I -- n :^- I ^^1 . V—F A, f (請先閱讀背面之注意事項再填寫本頁} 從某一觀點而言,本發明提供一製造BiCMOS的方法。 此方法包含以下步驟:提供一含有選定濃度之第一傳導型 態雜質之半導體基板;在此半導體基板上形成底紋氧化層, 作為隔離元件之用,在一連續直線上定義出含有兩個主動 區域之第一群主動區,和含有五個主動區之第二群主動區; 形成第一光罩圖樣,將所述之第二群主動區中央三個主動 區裸露在外;將與第一傳導型態相反之第二傳導型態雜質 佈植於已形成第一光罩圖樣結果之第一基板上,在中央三 個主動區形成有第一深度之埋入層;形成第二光罩圖樣, _^ — 6 本紙乐尺度適用中囷國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局負工消費合作社印裝 445 63 6 ; A7 ^________ 五、發明説明(1 ) 將第一群主動區之任一主動區和第二群主動區兩側之兩個 主動區裸露在外;將第二傳導型態之雜質佈植於已形成第 二光罩圖樣結果之第二基板,而形成第一井狀區域,其中 第二傳導型態之雜質分布於第二群主動區中兩個曝露之主 動區表面下第二深度範圍,且此第一井狀區域與埋入層互 相重疊;形成第三光罩圖樣,將第一部份剩下的主動區裸 露在外;將第一傳導型態雜質佈植於已形成第三光罩圖樣 結果之第三基板,形成第二井狀區域,其中第一傳導型態 之雜質分布於第一群主動區中剩餘之主動區表面下第三深 度範圍。 從另一觀點來看本發明,本發明提供一製造BiCM〇S 之方法。此方法包含以下步驟:提供一含有選定濃度之第 一,導型態雜質之半導體基板;在此半導體基板上形成底 紋氡化層,作為隔離元件之用,在一連續直線上定義出含 有兩個主動區域之第一群主動區,和含有五個主動區之第 一群主動區,形成第一光罩圖樣,將所述之第二群主動區 中央三個主動區裸露在外;將與第一傳導型態相反之第二 傳導型態雜質佈植於已形成第-光罩圖樣結果之第一基板 上,在中央三個主動區形成有第一深度之第一埋入層;將 第一傳導型態之雜質佈植於已形成第一埋入 基板,在中央三個主動區表面下第二深度範^形成第: 埋入層’該第二深度小於所述之第一深度;形成第二光罩 圖樣’將第—群主動區之任一主動區和第二群主動區兩側 之兩個主動區裸露在外;將第二傳導型態之雜質佈植於已 -i^^i B^l^l —4i 1^1 - , (請先閱讀背面之注意事項再填寫本頁) 度適财關) A4規格(2iQx29»^y~~~ —-------- 經濟部令央標準局員工消費合作社印製 445636 A7 —-------------B7_ 五、發明説明(() — '〜'- 形成第二光罩圏樣結果之第三基板,而形成第—井狀區域, 其中第一傳導型態之雜質分布於第二群主動區中兩個曝露 之主動區表面下第三深度範圍,且此第一井狀區域與第〜 埋入層互相重叠;形成第三光罩圖樣’將第-部份剩下的 ,動區裸露在外;將第—傳導型態雜質佈植於已形成第三 光罩圖樣結果之第四基板,形成第二井狀區域,其中第〜 傳導型態之雜質分布於第一部份剩餘之主動區表面下 深度範圍。 <圖示之簡單說明> 為使本發明之精神及原理更為人清楚了解,在下 們將配合圖示來說明本發明之一個較佳實施例,這些圏示 為: 第1A圖至第1E圖為描述傳統製造BiCM〇s方法之 截面簡圖。 汽 第2A圖至第2D圖為依據本發明之一具體實施例方法 製造BiCMOS之橫截面簡圖。 : <圖式中元件名稱與符號對照> 11 ·基板 12:底紋氧化層 13:屏蔽氧化層 14 :第一光罩圖樣 15 :第一埋入層 16 :第二埋入層 17 :第二光罩圖樣 ____- 8 本纸張尺度適用中园國家標毕(CNS ) A4規格(210X 297公釐) f靖先問讀背面之注意事¾.再嗔驾本頁) -訂· e 44563 6 at B7 經濟部中央標準局員工消費合作社印製 五、發明説明(心) 18a : N型井區 18b :第二集極區 19 :第三光罩圖樣 20 : P型井 21 :閘極絕緣層 23a :源極 23b :渠極 23c :剩餘部份 24a :源極 24b :渠極 24c :集極 24d :射極區 30 :基板 31 :底紋氧化層 34 :集極區 35 :第二光罩圖樣 36基極 37 :第三光罩圖樣 38 : N型井 39 :第四光罩圖樣 40 : P型井區域 41 :閘極絕緣層 42 :閘極電極 43a :源極 (請先閱讀背面之注意事項再填寫本頁) 本紙悵尺度適用中國國家標準(CNS } Λ4規格(2ίΟΧ297公釐) " 445 63 6 A7 B7 五、發明説明 經濟部中夬標隼局負工消費合作社印製 43b :渠極 43c :基極區域 44a :源極 44b :渠極 44c :集極 44d :射極 <較佳具體實施例之詳細描述> 本發明之較佳具體實施例將與附圖一起說明如^: 第2A圖至第2D囷為依據本發明之一具體實施例方法 製造BiCMOS之橫截面簡圖。 參照第2A圖,有第一傳導型態之半導體基板’例如p 型矽基板11。半導體基板11含有:多個作為元件隔離用之 底紋氧化層12,例如,以傳統區域氧化法(L〇c〇s)形成八 個底紋氧化層;多個主動區,例如,八個底紋氧化層12所 定義之七個主動區。在本文件中,“主動區”表示兩相鄰 底紋氧化層間之區域,或者還包含部份的兩相鄰底故氧化 層。在第2A圖申’左手邊兩個主動區是為了製作包含 電晶體和PMOS電晶體之CMOS電晶體,我們稱之為第一 群主動區(或Μ區);而右手邊的五個主動區是為了製作 雙極電晶體,我們稱之為第二群主動區(或Β區 在形成底紋氧化層12後’為了避免在後續之佈植製程 中’因雜質離子的撞擊而損害到基板U,在每個主動區表 面皆有形成屏蔽氧化層13。然後,形成第一光罩圖樣14 將Β區中央三個主動區裸露在外,在Β區形成雙極電晶體 (請先閱讀背面之注項再填寫本頁)
Is: ϊ fn -)- -訂 沐張尺度—㈣ ('210 X 297^^7 A7 445636 五、發明説明(g 姓刻術形成,厚微:!囷5^^大家都熟知,士罩 子=傳導㈣雜質離子:例2型3=傳 以1百萬電子伏特至2百萬電子佚 公分―至5χ,個離子之劑量:=量光= 主動區表面形成有第-深度之第一在埋第入二: V ί:同之第一光罩圖樣’以第一傳導型態之雜質離 :,:如Ρ型之_子’以60千電子伏特至2〇〇千電子伏 =之佈植能量,每平方公分请2至5咖3個離子之劑量, 佈植在裸露之主動區表面形成有第二深度之第二埋入層 16。此處之第二深度比第-深錢,所料二埋人層16之 位置比第-埋入層15之位置淺。第一埋入層15為雙極電 晶體集極之部份,我們稱之為第―集極區。而第二埋入層 Μ為雙極電晶體基極之部份,我們稱之為第—基極區。此 處之第二埋入層16是有選擇性的,例如當半導體基板u 之濃度為每平方公分8xl015至8xl〇i6個離子時,形成第二 埋入層16的步驟便可省略。 參照第2Β圖,將第一光罩圖樣14以大家熟知之電漿 蝕刻製程移去後,形成第二光罩圖樣17。第二光罩圖樣17 同時將Μ區兩個主動區的其中之一,以及第上群主動區外 側兩個主動區裸露在外。第二光罩圖樣17也是使用光阻當 材料,厚度約為2微米至4微米。此處,在μ區所裸露的 主動區是對應於PMOS之Ν型丼區域,而在Β區所裸露的 兩個主動區則對應於雙極電晶體集極之剩餘部份(或第二 本紙狀度it财關家轉(CNS} M雜(21{)><297公楚 (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央橾孳局貝工消費合作社印裝 11 4 4 5 6 3 6 A7 B7 五、發明説明 集極區)。然後,經由三次的離子傅植,將N型雜質 如雜子)佈植於減的輯,形成觸s電^體之N型 =m和第二集極區18b。此處,三次的離子佈 第一次以15百萬電子伏特之佈植能量,每平方公分5=〇12 個離子之劑量佈植_子;第二次以⑽ 之,量,每平方公分猜2至 子之劑置佈植雜子;第三次以30千電子伏特至8 子^之佈觀量,每付公分2xlG12至_12個離子之 劑董佈植鱗離子。同時’第二集極區18b與第—集極 第-,入層)15在後續之熱退火步射互相重叠,形成雙 極電晶體之集極區。同時也必須控制N型井H 使後續製作PMOS電晶體之源極與渠極後,pM〇 之臨界電壓在約0,5至_〇.8伏特間。 電日日 /然後參照第2C圖,以傳統方法將第二光罩圖樣17移 去後’再以傳絲罩朗術形絲三光罩_ 19。第三光 罩圖樣19龍_魅純情_之主 經濟部尹央標準局身工消费合作社印裝 作為形成魏電晶體之P型井。第三光罩圖樣二 使用光阻當材料,厚度約為2微求至4微米。然後,經由 三次的離子佈植’將p型雜質離子(例如硼離子)饰植於 裸露的區域,形成NM0S電晶體之p型井2〇。此處,三次 的離子佈植步驟包含:第一次以5〇〇千電子伏特至千 電子伏特之佈概量,每平方公分lxm㈣”個離子 之劑量佈植馨子:第二次以70千電子伏特至12〇千電子 伏特之佈植能量’每平方公分5xlGI2至2χ1()13個離子之劑 445636 五、發明説明(/ί7 ) 量佈植娜子;第三次以K)千電子伏特至3G千電子伏特 之佈植能量,每平方公分lxl(F至5x1q12 _子之劑量佈 _離子。同時也必須控制P型井2G之濃度,使後續製作y NMOS電晶體之源極與渠極後’ NM〇s電晶體之臨界電壓| 在約-0.5至-0.8伏特間。 ί 然後,參照第2D圖,在移去第三光罩圖樣19後,屏| 蔽氧化層13以大家所熟知之方法也移除。而後,將如叫| 之絕緣層和如多晶石夕之導電層依序沈積於基板上,再經由| 圖樣轉移在Μ區的兩個主..動區表面形成閘極電極42和下方; 之閘極絕緣層21。 而後,雖然沒有在附圖中示出,形成第四光罩圖樣, 將Ν型井18a和Β區中央三個主動區兩側之兩個主動區裸 露在外。將P型傳導型態之雜質(例如娜子)佈植於第 四光罩圖樣所裸露的部份,形成PM〇s電晶體之源極说、 渠極23b和雙極電晶體基極之剩餘部份23c (或稱為第二基 極)。同時,第二基極區23c與第一基極區(或第二埋入層^ 在後續之熱退火步驟中互相重叠,形成雙極電晶體完整 之集極區》 經濟部中央栋準扃貝工消費合作社印製 然後,在移去第四光罩圖樣後(未示出),形成第五光 罩圖樣。第五光罩圖樣將p型井20、B區五個主動區外側 兩個主動區、和第二基極區的三個主動區中央之一個主動 區裸露在外。將N型傳導型態之雜質離子(例如砂"As"離 子)佈植於第五光罩圖樣所裸露的部份,形成NM〇s 體之源極24a和渠極24b、集極24c、和射極區24d 〇然後 本紙乐尺度適财(eNS > ( 445 63 g A7 B7 五、發明説明(1/ ) 移去第五光罩圖樣’再以傳統的後續步驟處理,即可完成 BiCMOS的製造》 同時’雖然在本實施例中,PMOS電晶體之N型井區 域先形成,然後再製作NMOS電晶體之P型井區域,但兩 者的製作次序是可對調的。無論N型井和p型井的製作次 序如何,效果是相同的。再者,雖然本發明是以雙極電晶 體中之NPN電晶體來說明與示範.,很明顯地,同樣的方法 也可很容易地應用於雙極電晶體之PNP電晶體。再者,形 成第一埋入層15和第二埤入層16的步驟可以在p型井區 域完成之後。 ° 如上所述,因為本發明並沒有另外使用一獨立之光罩 來製作集極區域,所以與傳統方紐較之下,形成集極區 域的光罩步驟便可省略。所以,產量可增加讀造成本可 以降低。 按,以上所述’僅為本創作之一具體實施例,惟本創 作之構造並*舰於此,任何_此項㈣者在 ,域内,所實施之變化或修佛皆被涵蓋在本案之專利範圍 (請先閱讀背面之注意事項再填寫本J} -訂· 經濟部中央標準局舅工消費合作社ίρ製 本纸伕尺度適用中國國家標準(CNS ) A4规格(210X297公釐) t

Claims (1)

  1. 經濟部中央標準局舅工消費合作社印製 r,445 83 6 A8 B8 C8 __ D8 六、申請專利範圍 !· 一種製造BiCMOS的方法,其令互補型金氧半導體 電晶體和雙極電晶體製作在同一基板上。包含以下步驟: 提供一含有選定濃度之第一傳導型態雜質之半導體基 板; 在此半導體基板上形成底紋氧化層,作為隔離元件之 用,在一連續直線上定義出含有兩個主動區域之第—群主 動區,和含有五個主動區之第二群主動區; 形成第一光罩圖樣,將所述之第二群主動區中央三個 主動區裸露在外; 將與第一傳導型態相反之第二傳導型態雜質佈植於已 形成第一光罩圖樣結果之第一基板上,在中央三個主動區 表面形成有第一深度之埋入層; 形成第二光罩圖樣,將第一群主動區之任一主動區和 第二群主動區兩側之兩個主動區裸露在外; 將第二傳導型態之雜質佈植於已形成第二光罩圖樣結 果之苐一基板,而形成第一井狀區域,其中第二傳導型態 之雜質分布於第二群主動區中兩個曝露之主動區表面下第 一法度範圍,且此第一井狀區域與埋入層互相重叠; 形成第三光罩圖樣,將第一部份剩下的主動區裸露在 外; 將第一傳導型態雜質佈植於已形成第三光罩圖樣結果 之第三基板,形成第二井狀區域,其中第一傳導型態之雜 質分布於第一群主動區中剩餘之主動區表面下第三深度範 圍。 & 15 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------裝— (請先聞讀背面之注意事項再填寫本頁) 訂 i.v 經濟部中央標隼局員工消費合作社印繁 A8 BS C8 D8 申請專利範圍 2.如申請專利範圍第1項之方法’其申第一傳導型態 為P型,且第二傳導型態為N型。 V 3·如申請專利範圍第1項之方法,其中第一傳導型雖 為N型,且第二傳導型態為p型。 〜 4. 如申請專利範圍第1項之方法,其申所述之半導體 基板的濃度在每平方公分8χ10!5至8X1016個離子的範圍 内0 5. 如申清專利範圍第丨項之方法,其中之埋入層是將 磷離子以大約1百萬電子伏特至2百萬電子伏特的佈植能 量,每平方公分5Χ1012至5Χ1013個離子的劑量佈植。 6. 如申請專利範圍第1項之方法’其中第一光罩圖樣 的厚度約為3微米至5微米的範圍内。 7·如申請專利範圍第1項之方法’其申第一光罩圖樣 的厚度約為2微來至4微米的範圍内》 8. 如申請專利範圍第1項之方法,其中第一井狀區域 的製作包含下列步驟:第一次以1·5百萬電子伏特之佈植 能量,每平方公分5Χ1012個離子之劑量佈植磷離子;第二 次以180千電子伏特至250千電子伏特之佈植能量,每平 方公分5Χ10!2至2Χ1013個離子之劑量佈植磷離子;第三 次以30千電子伏特至80千電子伏特之佈楂能量,每平方 公分2Χ1012至8ΧΚΡ個離子之劑量佈植磷離子。 9. 如申請專利範圍第丨頊之方法,其中第二井狀區域 的製作包含下列步驟:第/次以500千電子伏特至700千 電子伏特之佈植能量,每平方公分1χΐ013至5Χ1013個離 本紙乐尺度適用中國国家標準(CNS ) Α4現格(210Χ297公策) I I I I Ϊ — 裝— 訂 ^ (請先閲讀背面之注意事項再填寫本頁) 445 6 3 6
    趄濟部中央栋準局員Η消費合作杜印製 .子之劑量佈植蝴離子;第二次⑺70 +電子伏特i 120千電 子伏特之佈植能量,每平方公分5X,至2X1G13個離子 之劑量佈植娜子;第三次以1G千電子伏特至3G千電子 伏特之佈植能量,每平方公分lXl〇12至5><1〇12個離子之 劑量佈植硼離子。 I0·如申請專利範圍第1項之方法,再多加一個步驟: 在所述之形成埋入層之離子佈植步驟前,在 上形成有奴厚度之賤氧化層。 ^ Π· 一種製造BiCMOS的方法,其中互補型金氧 體電晶體和雙極電晶體製作在同—基板上。包含以下步驟. .提供一含有選定濃度之第一傳導型態雜質之半導體基 板; 土 在此半導體基板上形成底紋氧化層,作為隔離元件之 用,在一連續直線上定義出含有兩個主動區域之第〜 動區,和含有五個主動區之第二群主動區; 主 形成第一光罩圖樣,將所述之第二群主動區中二 主動區裸露在外; 、二個 將與第-傳導型態相反之第二傳導型態雜質佈植 形成第一光罩圖樣結果之第一基板上,在中 ' 形成有第-深度之第-埋入層; 動區 將第一傳導型態之雜質佈植於已形成第一埋入層結 之第二基板,在中央三個主動區表面下第二深度範圍内 1 成第二埋入層,該第二深度小於所述之第—深度; v 形成第二光罩圖樣,將第一群主動區之任—主動區矛 ____17 本紙浪尺度適@囷國家標準(CNS ) A4規^格(2ΐ〇χ297公釐) -— II I I I I I [訂 I I ill I'v (請先閱讀背面之注意事項再填寫本頁) 445 63 6 t A8 B8 ^_ 六、申請專利範園 第二群主動區兩侧之兩個主動區裸露在外; 將第二傳導型態之雜質佈植於已形成第二光罩圖樣結 果之第三基板’而形成第一井狀區域,其中第二傳導型態 之雜質分布於第二群主動區中兩個曝露之主動區表面下第 三深度範園’且此第一井狀區域與第一埋入層互相重疊; 形成第三光罩圖樣,將第一部份剩下的主動區裸露在 外; 將第一傳導型態雜質佈植於已形成第三光罩圖樣結果 之第四基板’形成第二井狀區域,其中第一傳導型態之雜 質分布於第一部份剩餘之主動區表面下第四深度範圍。 12. 如申請專利範圍第11項之方法,其中第一傳導 型態為P塑,且第二傳導型態為N型。 13. 如申請專利範圍第11項之方法,其中第一傳導 型態為:且第二傳導型態為P型。 14. 如申請專利範圍第11項之方法,其中之第—埋 入層是將麟離子以大約1百萬電子伏特至2百萬電子伏特 的佈植能量,每平方公分5xl012個離子至5χΐ〇13個離子的 劑量佈植。 15_如申請專利範圍第11項之方法,其中之第二埋 入層是將糊離子以大約60千電子伏特至2〇〇千電子伏特的 佈植能量’每平方公分5χ1012個離子至5χ1〇ι3個離子的劑 量佈植。 16.如申请專利範圍第11項之方法,其中第一井狀 區域的製作包含下列步驟:第一次以約700千電子伏特至 18 ^紙浪尺度適用中國國家摞準(CNS )八4規格(21〇χ297公釐)~~ ~ ~~~ --------裝------訂-------4 (請先閱禎背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袋 445636 A8 B8 C8 ____ D8 六、申請專利範圍 1.5百萬電子伏特之佈植能量,每平方公分Sxl〇12至㈣π 個離子之㈣佈_離子;第二次以⑽千電子伏特至— 千電子伏特之佈植能f,每平方公分5χΙ()12至2χΐ〇Ι3個離 子之劑量体植_子;第三次以3()千電子伏特至8〇千電 子伏特之佈植能量,每平方公分2χ1〇12纟8χ1〇!2個離子之 劑量佈植磷離子。 如申請專利範圍第U項之方法,其中第二井狀 區域的製作包含下列步驟:第一次丄乂漏千電子伏特至· 千電子伏特之佈植能量’每平方公分1χ1〇π至分1〇13個離 子之劑量佈植硼離子;第二次以7〇千電子伏特至12〇千電 子伏特之佈植能量,每平方公分5χ1〇ί2至2χ1〇13個離子之 劑量饰植娜子;第三次以10千電子伏特至3G千電子伏 特之佈植能量,每平方公分lxl012 s 5xl012個離子之劑量 佈植硼離子。 18·如申請專利範圍第11項之方法,再多加-個步 驟.在所述之形成第-埋入層之離子佈植步驟前,在所有 的主動區上形成有選定厚度之屏蔽氧化層。 i — (請先聞讀背面之注意事項S-凑寫表頁'一 i Μ. 經濟部中央橾準局員工消費合作社印製 19 本紙浪尺度適用中國圃家標準(CNS ) A4規格(21〇X297公釐)
TW087110193A 1997-06-25 1998-06-24 Method for manufacturing BiCMOS TW445636B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027408A KR100235628B1 (ko) 1997-06-25 1997-06-25 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
TW445636B true TW445636B (en) 2001-07-11

Family

ID=19511250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087110193A TW445636B (en) 1997-06-25 1998-06-24 Method for manufacturing BiCMOS

Country Status (5)

Country Link
US (1) US5953603A (zh)
JP (1) JPH11154715A (zh)
KR (1) KR100235628B1 (zh)
GB (1) GB2326764B (zh)
TW (1) TW445636B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3419672B2 (ja) * 1997-12-19 2003-06-23 富士通株式会社 半導体装置及びその製造方法
KR100260559B1 (ko) * 1997-12-29 2000-07-01 윤종용 비휘발성 메모리 장치의 웰 구조 및 그 제조 방법
US7157897B2 (en) * 2003-11-25 2007-01-02 Northwestern University Method and system for electronic detection of mechanical perturbations using BIMOS readouts
US7759924B2 (en) * 2003-11-25 2010-07-20 Northwestern University Cascaded MOSFET embedded multi-input microcantilever
JP4197660B2 (ja) * 2004-04-30 2008-12-17 ローム株式会社 Mosトランジスタおよびこれを備えた半導体集積回路装置
WO2010089675A1 (en) * 2009-02-06 2010-08-12 Nxp B.V. Ic and ic manufacturing method
US8269931B2 (en) * 2009-09-14 2012-09-18 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
US8946864B2 (en) 2011-03-16 2015-02-03 The Aerospace Corporation Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same
US9324579B2 (en) 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8507624D0 (en) * 1985-03-23 1985-05-01 Standard Telephones Cables Ltd Semiconductor devices
EP0253724A1 (en) * 1986-07-16 1988-01-20 Fairchild Semiconductor Corporation A method of simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks
US5023193A (en) * 1986-07-16 1991-06-11 National Semiconductor Corp. Method for simultaneously fabricating bipolar and complementary field effect transistors using a minimal number of masks
JPH01282857A (ja) * 1988-05-10 1989-11-14 Seiko Epson Corp 半導体装置及びその製造方法
EP0405045B1 (en) * 1989-06-28 1995-12-13 STMicroelectronics S.r.l. A mixed technology integrated circuit comprising CMOS structures and efficient lateral bipolar transistors with a high early voltage and fabrication thereof
WO1994016461A1 (en) * 1993-01-04 1994-07-21 Vlsi Technology, Inc. Cmos locos isolation for self-aligned npn bjt in a bicmos process
US5776807A (en) * 1997-08-13 1998-07-07 Tritech Microelectronics, Ltd. Method for fabricating a triple well for bicmos devices

Also Published As

Publication number Publication date
KR19990003527A (ko) 1999-01-15
JPH11154715A (ja) 1999-06-08
KR100235628B1 (ko) 1999-12-15
US5953603A (en) 1999-09-14
GB9813793D0 (en) 1998-08-26
GB2326764B (en) 2002-04-17
GB2326764A (en) 1998-12-30

Similar Documents

Publication Publication Date Title
JPS58100441A (ja) 半導体装置の製造方法
JPH01101662A (ja) Cmos集積回路デバイスの製造方法
JPS5843563A (ja) 高度集積cmos電界効果トランジスタ回路の製造方法
JP2003264283A (ja) 半導体装置の製造方法及び半導体装置
JP2006179864A (ja) 半導体デバイス
TW445636B (en) Method for manufacturing BiCMOS
TW434834B (en) Method of manufacturing a complementary metal-oxide semiconductor device
TW392333B (en) Semiconductor device and method for fabricating the same
JP3031880B2 (ja) 半導体装置およびその製造方法
JP4037948B2 (ja) 半導体装置のウェル及びその形成方法
KR970052995A (ko) 반도체소자의 트리플웰 형성방법
KR100783283B1 (ko) 반도체 소자 및 그 제조 방법
TW452968B (en) CMOS process
JP3850965B2 (ja) 半導体装置のウェル形成方法
TW421856B (en) Latch-up prevention circuit of semiconductor device
JPH03214740A (ja) 縦型mos電界効果トランジスタの製造方法
TW381324B (en) Manufacturing method for CMOS twin wells structure
KR100328812B1 (ko) 이온 주입방법
TW297938B (en) The electrostatic discharge protection device and its manufacturing method
JPH02133929A (ja) 半導体装置およびその製造方法
JPH023270A (ja) Hct半導体装置の製造方法
JPS633447A (ja) Cmos半導体集積回路装置の製造方法
JPH08227936A (ja) 半導体装置及びその製造方法
TW411585B (en) Method of forming CMOS transistors with self-aligned planarization twin-well
JPH039558A (ja) Cmos型半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees