TW444397B - Method of manufacturing a semiconductor memory device - Google Patents

Method of manufacturing a semiconductor memory device Download PDF

Info

Publication number
TW444397B
TW444397B TW088118223A TW88118223A TW444397B TW 444397 B TW444397 B TW 444397B TW 088118223 A TW088118223 A TW 088118223A TW 88118223 A TW88118223 A TW 88118223A TW 444397 B TW444397 B TW 444397B
Authority
TW
Taiwan
Prior art keywords
film
lower electrode
insulating film
interlayer insulating
electrode
Prior art date
Application number
TW088118223A
Other languages
English (en)
Inventor
Nobuyuki Takenaka
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW444397B publication Critical patent/TW444397B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Description

4443 9 A7 B7 經濟部中央標率局員工消費合作.杜印裳 五、發明説明（1 ) 1 .發明範疇 本發明有關製造半導體記憶’其有—電容器結構，在其 中使用一鐵電膜為電容絕緣膜。 2 .相關技藝描述 近年來，鐵電非揮發記憶（FeRAM)，其有高密度並且操 作於咼速’已被蓬勃地發展。因此用做背景的描述，一提 的是其圮憶體越精純則累積電荷量越降低。因此，鐵電 膜’其介電常數較目前所使用之矽氧化物膜或矽氮化物膜 高得多，已經成為電容絕緣膜之用。 更進一步而言，為做為三度空間結構之用，已提出一堆 疊結構之構想，其中將一包含多矽晶或鎢之插銷形成於金 屬氧化物半導體場效應電晶體（MOSEFT)之源極上，並於其 上形成一電容器。 形成此種傳統式非揮發記憶的方法，其有堆疊之結構， 特別疋有鐵電膜之電容器，在以下參考圖2時說明。 一開始時，一有擴散區丨2之半導體元件形成於半導體底 材17<上》接著，一介層絕緣膜丨丨形成於此半導體元件之 上並被平坦化。之後，—接觸孔開於擴散區12之上，於其 上形成一接觸插銷13 (圖2 (a))。 接下來’一下障壁金屬材料15a之膜、一下電極材料 14a、一鐵電材料18a以及一上障壁金屬層（未示）接連著形 成，最上面形成一層上電極材料19a (圖2(b))。 在形成這一連_的膜之後，假使此由上電極材料(包 括上障壁金屬層）、鐵電材料18a以及下電極材料14a(包括 -4-本紙張尺度通用中國國家榡準（CNS丨A4規格（2丨〇><297公 ---- (請先W讀背面之注意事項再填寫本f ) ^衣 訂 ---.ί
經濟部中央標羋局員工消費合作社印5L A7 B7 五、發明説明（2 ) 下障壁金屬層）三種不同材料所组成的膜，可以使用同一 光罩被連續蚀刻的話’就不需要考慮此三層之對不準現 象。為此目的’需要求蝕刻狀況可共同應用於此三層，來 對此光罩材料提供一高選擇比。 然而’因為在乾蚀刻中與蝕刻氣體反應之反應產物的蒸 氣壓非常地低’每一個電極材料之蝕刻，只有在主要與離 子撞擊的實際濺鍍效應相連之重要的蝕刻狀況下進行。依 照如此’要得到一蝕刻狀況’其在光罩材料與基礎材料間 有咼選擇比極其困難’而且依照如此呢，由同—光軍來將 連續的膜圖案化很困難。 因為此緣故，在現存的方法中，圖案化必須在每一層的 光罩再備製來進行，如圖2 (c)至圖2 (e)中所示，用此法可 將一上電極材料19以第一光罩（圖2(c))形成，然後鐵電材 料18a以第二光罩（圖2(d))形成’最後下電極材料μ以第三 光罩（圖2(e))形成。圖案化的進行使得—上層的圖案不會 擴展至下一層的圖案，因為考慮到潛伏之層與層間對不準 的問題。 更進一步，在日本公開專利序號135007/ 1997中，提出一 種不同於以上所描述的方法。本刊物所描述之半導體裝置 的製造方法’在以下以一現存的範例來說明。 在此現存的範例中，在以圖案化形成下電極之後，—第 —絕緣膜形成於其上並且被回蝕平坦化。然後沉積一第二 絕緣膜，一孔形成（disposed)於一對應下電極之位置之第二 絕緣膜上’鐵電膜於整個第二絕緣膜上形成，包括此孔， -5- 本紙張尺度適用中國國家標芈（CNS > A4規格（2IOX 297公釐} (請先閲讀背面之注意事項再填寫本頁) -i
.、1T 4443 97 A7 B7 五、發明説明（3 ) 然後只有第二絕緣膜上之鐵電膜以化學機械研磨法（CMP) (請先閱讀背面之注意事項再填寫本頁) 万法來選擇移除，以此法來掩埋（bury)鐵電膜並且，連續 地形成一上電極層。 結果，致使鐵電膜精緻的圖案化，而用不到乾蝕刻。 然而，在圖2中所示之現存之範例中，雖然以上所描述 之有關乾蝕刻圖案的問題可以用每一層光罩再備製來免除 掉，光罩的尺寸大小則得以每一層的對準邊際來考量。如 此的結果是其尺寸大小按下電極14、鐵電膜18以及上電極 19的順序變小，因此其電容器細胞之尺寸大小，與使用同 一光罩來應用圖案化相較之下是增大了。因此從精緻化的 觀點來看，問題就出現了。 經濟部中央糅準局員工消費合作社印策 更進步來看，第二個現存的範例示範—種方法，於下 电極沉積第一絕緣膜’然後平坦化此第一絕緣膜，更進一 步沉積第二絕緣膜，然後在第二絕緣膜上對應下電極之處 形成一孔並且掩埋鐵電膜。也就是說，鐵電膜形成於基礎 層之上，其在下電極上有由移除第一與第二絕緣膜所形成 之不平坦處。更甚者，由於上電極表面與下電極表面間形 成的一階梯，可能造成一部分未被蝕刻，依照如此，很難 得到鐵電膜穩定的膜特性。 此外，仍有另一問題，即為在其後繼續之化學機械研磨 法（CMP)步驟使用對鐵電膜適用之方便研漿（据光化學 液），還沒有發展出來》 發明總結 本發明提供一製造半導體記憶元件的方法，包含： -1 an -6- 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公竣） 4443 9 7 A7 B7 經濟部中央樣準局負工消費合作社印51 五、發明説明（4 ) 一步驟，用來於一半導體底材之上疊層成型與平坦化一 第一介層絕緣膜’其半導體底材提供一半導體裝置，其有 一擴散區’且於此半導體元件上之第一介層絕緣膜上形成 一接觸孔， 一步驟，以掩埋一接觸插銷材料至接觸孔中來形成一接 觸插銷， 一步驟，用來疊層成型一第一電極材料來形成一電容器 之下電極’使得至少覆蓋接觸插銷，並且以一第—光罩將 接觸插銷圖案化來於其上形成一下電極，一步驟，用來形 成一矛一介層絕緣膜’使得至少覆蓋下電極，並將第二介 層絕緣膜平坦化，直到第二介層絕緣膜達到與下電極表面 同樣的高度， 一步驟’用來至少在下電極的表面上，依序形成一鐵電 材料膜以及第一電極材料膜（形成一電容器之上電極）， 一步驟，使用一第二光罩來將第二電極材料圖案化來形 成一上電極， —步驟，使用一第三光罩來將鐵電材料膜圖案化來形成 一鐵電膜。 一如本發明之製造半導體記憶裝置方法的例子，將參考 圖1(a)至圖l(e)來說明，但是本發明之組成並不受制於斯。 在圖1中示一第一介層絕緣膜〗、一半導體裝置之擴散區 2、一接觸插銷3、一下電極4、一下電極4之障壁層金屬 5、一第二介層絕緣膜6、一半導體底材7、—鐵電材料膜 8a、一鐵電膜8 ' —上電極材料膜9a用做第二電極材料、一 本紙張尺度適用中國固家揉準（CNS M4规格（2丨OX297公瘦） 11—. 1 衣IT^ '1 (請先聞讀背面之注意事項再填寫本頁) 4443 9 7 經濟部中央標準局貝工消费合作社印策 Α7 Β7 五、發明説明（5 ) 上電極9以及一半導體記憶裝置1〇。 一開始在圖1 (a)中’第一介層絕緣膜丨疊層成型於半導 體底材7之上，其提供有擴散區2之半導體元件’第—介層 絕緣膜1被平坦化，然後接觸孔3a形成於半導體記憶裝置2 上I第一介層絕緣膜丨中。然後，—接觸插銷材科掩埋於 接觸孔3a令來形成接觸插銷3 ^ 在圖1 (b)中，沉積一形成電容器下電極之第一電極材 料，使覆蓋接觸插銷3，而後下電極4以使用圖未示之第一 光罩來圖案化形成於接觸插銷3上。接下來’形成第二介 層絕緣膜6來覆蓋下電極4。 然後，在圖1 (c)中，第二介層絕緣膜6以化學機械研磨 法被平坦化，直到第二介層絕緣膜6達到與下電極4表面同 樣的高度β 在圖1(d)中’鐵電材料膜8 &與第二電極材料膜9a(形成 電谷器之上電極9)，依序形成於包括下電極4的第二介層 絕緣膜6上。 然後，在圖1 (e)中，上電極9，是用圖未示之第二光罩 蝕刻來將第二電極材料膜如圖案化來形成；而鐵電膜8 , 是用圖未示之第三光罩蝕刻來將鐵電材料膜8 &圖案化來形 成於下電極4上的》 如可由圖1 (c)至1 (e)所見，因為埋有第二介層絕緣膜6的 下电極4表面用化學機械研磨法被平坦化，直到達到與第 一介層絕緣膜6同樣的高度，形成於表面之上為基礎層的 鐵電膜8，因此不會有特性退化或是從基礎層剝落。 ' 8 - 本紙張尺度遑£^困國家橾隼（CNS ) A4現格（210'x297公着） - {請先閱讀背面之注意事項再填寫本頁) 一衣. 訂
4443 97 第88118223號專利申請案 中文說明書修正頁(90年4月） 五、發明説明（6) 本發明之底材7可以包括，例如，碎底材以及一 QaAs底 材。 (请先閱讀背面之注意事項再填寫本頁) 半導體元件可以包括’例如，金屬氧化物半導體場效應 電3E)體（MOSFET)及雙極電晶禮。擴散層可以包括，例如’ 源極、汲極、射極、集極以及基極。 第一介層絕緣膜1以及第二介層絕緣膜6可以包括一電漿 氧化物膜、Si〇2膜、SiN膜、一磷矽玻璃膜與一旋塗玻璃膜。 接觸插銷3是由金屬膜如鋁（A丨）、銅（Cu)或鎢（w)所組成。 更進一步地，一如以鈦（Ti)、TiN、TiN/ Ti所組成之障壁 金屬層可以形於接觸插銷表面。 在本發明中之下電極4由如pt、ΙΓ、lr/ir〇2或SrRu03的金 屬膜所組成。更進一步地，如以TaSiN、TiN、TiAIN與 HfSiN所組成之一障壁金屬層可以形成為基礎層。 在本發明中之鐵電膜8可包括如以下之組成，例如，
SrBi2Ta209、BaBi2Nb209、BaBi2Ta09、PbBi2Nb209、 PbBi4TiOI5、BaBi4Ti4Ot5 ' Sr2Bi4Ti5018、Ba2Bi4Ta5Ot8、 Pb2Bi4Ti5Ol8 、Na〇.5Bi45Ti4〇15 、K〇,5Bi45Ti4015 、 經濟部t央橾準局貝工消费合作社印装
SrBi2(TaxNb|.x)209 ' (SrBi2Ta209)〇.7 . (Bi3TiTa09)〇.3 、 (SrBiKTaxNVACM。,？ ·（Bi3TiTa09)〇.3 或Bi4Ti3Ot2。 做為形成鐵電膜8之方法，一 MOD (Metal Organic Decomposition)方法、一濺鍍的方法、一真空蒸氣沉方 法或MOCVD的方法皆可用。 鐵電膜8之厚度通常為從50毫微米到300毫微米之間。 在本發明中之上電極9可由一如Pt、Ir、Ir02、Ir/ Ir02或 -9- 本紙張尺度適用中國國家梯準(CNS > A4规格（210X297公釐） 443 97 A7 B7 經濟部令央標準局貞工消费合作社印装 五、發明説明（
SrRu03的金屬膜所组成。上電極9之厚度通常為從5〇毫 到400毫微米之間。 1 至於本發明中之第一光罩，通常使用一光蛆光罩。 形成上電極及鐵電膜之光罩可以為同—光罩，亦可為兩 個尺寸不同的光罩。用分離的光罩之意思，即是用第二光 罩來形成上電極，並用第三光罩來形成鐵電膜。 — 第二光罩，使用如第一光罩之半導體光阻光罩，其尺寸 與第-光罩較好是—致，以使得下電極材料續上電極 尺寸一樣。 第三光罩，使用如第一與第二光罩之半導體光阻光罩， 其尺寸是稍稍大於第二光罩較佳，以確保有預定之對準邊 際，相對於下電極4與上電極9。 更進一步地於本發明中，由上電極材料％與鐵電材科膜 8a所組成的兩層可以使用一個光罩（第二光罩）來蝕刻，使 用之可將鐵電膜8與上電極9形成於下電極4之上。在此狀 況下，以上所提及之第三光罩並不一定需要，同時也不要 求要考慮在形成鐵電膜8與上電極9時，光罩的對不準現 象。在此狀況下，此光軍的尺寸與第一光罩較好是—致’ 或是稍稍大於第一光罩，以確保對準邊際。對於以一光罩 來蝕刻上電極材料9a與鐵電材料膜8a兩層，即是使用—光 阻處理，較好的是將光罩先前應用在厚度大約是2〇〇毫微 米左右，甚至在200毫微米到400毫微米之間更好一些，因 為考慮到光罩膜在蚀刻過程中會減少之故。 在本發明中之化學機械研磨法，可以使用鹼性溶液或研 -10- 本紙张尺度適用中國國家標準（CNS > Μ規格（2丨0Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) •一衣_ ,ιτ 4443 9 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（8 ) 7j<化之抛光材料’含有妙土磨擦晶粒或是類似的來進行抱 光的實例" 圖式簡單說明 圖丨（a)至（e)示一如本發明製造半導體記憶裝置之計劃。 圖2 (a)至（e)示一如前人之技藝製造半導體記憶裝置之計 劃。 本發明之較佳具體實施例 如本發明製造半導體記憶裝置之方法，將以參考不同之 較佳具體實施例來說明。 範例1 一開始’ 一介層絕緣膜1形成於半導體底材7之上，其上 形成一金屬氧化物半導體場效應電晶體（MOSEFT)為半導體 元件，其有一擴散區2，並且介層絕緣膜1已以一化學機械 研磨法（CMP)方法來平坦化。對下電極4與擴散區2之間的 電連接，接觸插鎖3形成於平坦化之介層絕緣膜1上。 對形成接觸插銷3而言，以RIE來形成一接觸孔3a，用濺 鍵方式將一氮化鈦（TiN)膜/鈦（Ti)膜（50毫微米/ 30毫微米）
形成為一障壁層金屬’之後一鎢（W)膜（60毫微米）用CVD 來形成。而後’只有將在介層絕緣膜1上的鎢（w)膜以rie 回触方法或化學機械研磨法（CMP)方法被選擇移除，來同 時形成接觸插銷3並得到一平坦的基礎層（圖1 ^ 之後’由氧化鈦（Ti02)膜（30毫微米）以及鉑（pt)膜（200毫 微米）所组成之障壁層金屬5，以濺鍍之方法連績形成做為 第一電極材料’以致可以覆蓋接觸插銷3。而後，一抗蝕 -11 - 本紙择:尺度通用中國國家樣準（CNS ) A4規格< 210X297公釐） (請先閑讀背面之注意事項再填寫本頁)
4443 97 經濟部中央樣準局貝工消費合作社印策 A7 B7 五、發明説明（9 ) 劑圖案（圖未示）形成於一所欲之位置，一氮化鈦膜以及鉑 (Pt)膜用抗蝕劑圖案為第一光罩圖案化，以乾蝕刻來形成 下電極4於接觸插銷3上。 圖案化的進行是使用一乾蝕刻裝置，其有一電子迴旋共振 型電漿產生源，其圖案化的狀況為：微波功率為1000瓦、 線圈電流為20安培、蝕刻氣體流量率氣氣為40每分鐘立方公 分、C2F6為40每分鐘立方公分以及CH4為5每分鐘立方公分，射 頻功率為150瓦以及壓力為2毫托爾，並且15%過蝕刻在曝 光基礎氧化膜後進行。 然後，在剥落第一光罩之後，一電漿氧化物膜（600毫微 米）形成為第二介層絕緣膜6為了要覆蓋下電極.4。電漿氧 化物膜做為第二介層絕緣膜6，有一個值得注意的地方， 即是在接下來的化學機械研磨法（CMP)處理上可使用商業 的研漿。 膜以電漿CVD方法形成至一預定的厚度，一面在膜形成 狀況下控制時間，在膜形成狀況壓力為8 Torr、沉積溫度 為400t：、射頻功率700瓦以及氣體流量率四乙烷基氧矽酸鹽 (TE0S)為800每分鐘立方公分、氧氣為600每分鐘立方公分（圖 1(b))。 接下來，第二介層絕緣膜6以化學機械研磨法（CMP)被拋 光並平坦化，直到其高度與以鉑膜下電極4的表面同高為 止。拋光的進行一直到形成下電極4的鉑膜以控制時間來 曝光，使用烘製的矽土型之研漿，以及一泡沫的胺甲酸乙 脂的拋光織料，於拋光狀況為拋光圓盤28每分鐘轉旋轉數 -12 - 本紙伕尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背而之注意事項再填寫本頁) 訂 4443 9 7 A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明（10) 次，載體網格的數目於拋光圓盤32每分鐘轉，拋光壓力7磅 /平方吋並且研漿流體率150每分鐘立方公分（圖1 (c))。 之後，形成一鐵電材料膜8a於已用化學機械研磨法（CMP) 平坦化之下電極4的表面上。更特別地，SrBi2Ta209溶液（溶 液混合比為Sr / Bi / Ta =8/24/20)使用旋轉塗佈的方式塗佈於 下電極4至厚度約為50毫微米，並於250t：的溫度下乾燥5分 鐘。此處理步騾總共反覆四次，用以形成200毫微米厚度 之SrBi2Ta2〇9。然後，應用熱處理在氧氣大氣中，於底材溫 度為700至800°C之間60分鐘，以進行結晶。在此階段，因 為基礎層已用化學機械研磨法（CMP)平坦化，要形成有良 好膜特性之鐵電膜8是可能的。 鉑膜（100毫微米）用做上電極材料9a，接續地以濺鍍方 法形成於已然結晶化之鐵電材料膜8a上（圖1 (d))。 然後，對上電極材料膜9a，一大約與下電極4同樣尺寸 之抗蝕劑光罩相對於下電極4來對準，並以乾蝕刻於對下 電極4相同的狀況下應用圖案化，使用抗蝕劑光罩為第二 光罩。因為基礎層在上電極材料層9a圖案化之前被平坦 化，因此沒有在階梯狀處有部分未蝕刻的問題。 在將抗蝕劑光罩做為第二光罩剝落下之後，用來圖案化 鐵電材料膜8a，一為在下電極4與上電極9每邊各有約200 毫微米對準邊際之尺寸之抗蝕劑光罩形成，並且鐵電材料 膜8 a用抗蝕劑光罩為第三光罩的乾蝕刻來圖案化。圖案化 的進行乃使用一乾蝕刻裝置，其有一電子迴旋共振型電漿產 生源，其圖案化狀況為微波功率1000瓦、線圈電流20安 -13- 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐） (請先聞讀背面之注意事項再填寫本頁) 訂 4443 97 經濟部中央橾羋局貝工消費合作社印裝 A7 B7 五、發明説明（11) 培、蝕刻氣體流量率氬氣40每分鐘立方公分、。匕為4〇每分 鐘立方公分、射頻功率100瓦以及壓力為15毫托爾，並於覆蓋 氧化物膜曝光後進行15%過蝕刻。 在圖案化鐵電膜8中，因為鐵電膜8表面平坦’因此無如 以上所述之未蝕刻部分的問題。 一目標半導體記憶裝置1〇用以上描述之步驟得到。 範例2 接著’將說明本發明的第二具體實施例β 在範例2中，如範例丨，在沉積鐵電材料膜8a以及上電極 材料9a於下電極4上頭之後，鐵電膜8與上電極9使用乾蝕 刻進行圖案化，僅僅使用同樣尺寸如範例1所使用之第二 光罩。 在使用共同光罩來形成上電極9與鐵電膜8時，因為抗蚀 劑光罩的厚度減低了’此抗姓劑光罩塗佈至一較大的厚度 (約200毫微米或更高），考慮到抗蝕劑圖案化可經由曝光與 顯影所提供之裝置（包括最小線寬度），其厚度的減低。因 此經由之’上電極9與鐵電膜8可以形成而無對不準現象。 如同以上所述，特定地如本發明的方法，因為鐵電膜可 以形成於下電極之上，其有平坦表面做為基礎層，鐵電材 料的膜品質還可令人滿意。更進一步地，即使對蝕刻的每 一層形成光罩材料’每一電極以及鐵電膜之尺寸因光罩對 準邊際的緣故而增大的現象可以減至最低》 更進一步地’在很難確保高選擇比（相對於抗蝕劑先罩） 之圖案化電極材料與鐵電材料疊層成梨結構中，圖案化可 -14- 本紙乐尺度適用中國圉家搮準（CNS ) A4坑格（210X297公釐） ---------^ — (請先閱讀背面之注意事項再填寫本頁)
.1T 4443 9 7 A7 B7___ 五、發明説明（12) 以將光罩形成於每一層上頭來實施，一方面抑制每一電極 以及鐵電膜之尺寸因光罩對準邊際的緣故而增大的現象。 其結果是，每一電極以及鐵電膜之尺寸因光罩對準邊際的 緣故而增大的現象可以被大大地抑制。 再更進一步地，因為上電極材料與鐵電材料被平坦化， 甚至在使用一厚度較平時大之光阻圖案，對準的精確度並 沒有變差。依據如此，使用同一抗蝕劑圖案之光罩來蝕刻 上電極材料與鐵電材料是可能的，且依照如此，可得一半 導體記憶裝置，其上電極與下電極間實質上尺寸相同。 經濟部中央標準局員工消費合作杜印策 (請先W讀背面之注意事項再填寫本頁) -15- 本紙張尺度適用中國國家標準（CNS ) AUJl格（210X297公釐）

Claims (1)

  1. 4 3第§81^8223號專利中請案 申請專利範圍修正本(90年4月) *. 六、申請專利範圍 1. 一種製造半導體記憶裝置之方法，包含 一步驟，疊層成型與平坦化一第一介層絕緣膜於—半 導體底材之上，其提供一半導體元件，其有一擴散區， 並於半導體元件上之第一介層絕緣膜形成一接觸孔， 一步驟，以掩埋一接觸插銷材料於接觸孔内的方式形 成一接觸插銷， 一步螺’疊層成型形成電容器下電極之第一電極材 料’使可覆蓋至少此接觸插銷，並於使用第一光罩用圖 案化的方式在接觸插銷上形成一下電極， 一步驟’形成第二介層絕緣膜，使可覆蓋下電極，並 平坦化第二介層絕緣膜直至第二介層絕緣膜的表面與下 電極表面高度一致， 一步驟，至少在下電極的表面上依序形成一鐵電材料 膜以及第二電極材料膜以形成電容器之上電極， 一步驟’使用第二光罩來圖案化第二電極材料，來形 成一上電極，以及 經濟部中央揲準局工消費合作社印«. 一步驟，使用第三光罩來圖案化鐵電材料膜，來形成 一鐵電膜》 2 ·如申請專利範圍第1項之製造半導體記憶裝置之方法， 其中第二光革與第三光罩共同使用一個光罩。 3，如申請專利範圍第2項之製造半導體記憶裝置之方法， 其中共同使用之光罩之厚度至少為200毫微米。 4.如中請專利範圍第1項之製造半導體記憶裝置之方法， 本纸張尺度適用令國_家標準（CNS > A4说格（210X297公釐）
    4443 9 7 八中第—a層絕緣膜以化學機械研磨法方式來平坦化， 直到第二介層絕緣膜達到與下電極表面同一高度為止。 5 ·如中請專利範圍第4項之製造半導體記憶裝置之方法， 其中化學機械研磨法是使用一烘製的矽土之研漿，其以 熱分解的方式而得，並使用一泡沫的胺甲酸乙脂之拋光 織料。 6 .如申請專利範圍第丨項之製造半導體記憶裝置之方法， 其中上電極與下電極是由pt、Ir' Ir〇2、Ir_ Ir〇2混合物與 SrRu〇3形成。 7 .如申請專利範圍第1項之製造半導體記憶裝置之方法， 其中鐵電膜是由 SrBi2Ta209、BaBi2Nb2〇9、BaBi2Ta09、 PbBi2Nb209、PbBi4Ti015、BaBi4Ti4Ol5、Sr2Bi4Ti5Ou ' Ba2Bi4Ta5〇|g 、Pb2Bi4Ti5〇 j g 、Na〇.5Bi4.5Ti4〇i5 、 K〇.5Bi4.5Ti4〇15 、SrBi2(TaxNb1.x)2〇9 ' (SrBi2Ta2〇9)〇 7 · (Bi3TiTaO9)0.3、（SrBidTaxNbhhOOu · (Bi3TiTa〇9)0 3或 Bi4Ti3012形成。 8 .如申請專利範圍第1項之製造半導體記憶裝置之方法， 其中鐵電膜是以一形成膜的方法形成，形成膜的方法包 含 MOD (Metal Organic Decomposition)方法、；％ 鍍方法、真空蒸氣沉積方法與MOCVD方法。 本纸張尺度適用中«家輮率（CNS > A4规旅（2丨〇><2奵公瘦） (請先W讀背面之注意事項再填寫本頁) 訂 1’ 經濟部尹央標率局負工消費合作社印装
TW088118223A 1998-10-30 1999-10-21 Method of manufacturing a semiconductor memory device TW444397B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10309290A JP2000138349A (ja) 1998-10-30 1998-10-30 半導体記憶装置の製造方法

Publications (1)

Publication Number Publication Date
TW444397B true TW444397B (en) 2001-07-01

Family

ID=17991227

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088118223A TW444397B (en) 1998-10-30 1999-10-21 Method of manufacturing a semiconductor memory device

Country Status (4)

Country Link
US (1) US6339008B1 (zh)
JP (1) JP2000138349A (zh)
KR (1) KR20000029433A (zh)
TW (1) TW444397B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603161B2 (en) * 2000-03-10 2003-08-05 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and method for manufacturing the same
JP3681632B2 (ja) * 2000-11-06 2005-08-10 松下電器産業株式会社 半導体装置及びその製造方法
JP3853163B2 (ja) 2001-02-20 2006-12-06 松下電器産業株式会社 強誘電体メモリ装置及びその製造方法
US6960801B2 (en) * 2001-06-14 2005-11-01 Macronix International Co., Ltd. High density single transistor ferroelectric non-volatile memory
KR100418589B1 (ko) * 2001-11-12 2004-02-14 주식회사 하이닉스반도체 강유전체 메모리 소자의 콘캐이브형 캐패시터 형성방법
KR20030057644A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 강유전체 캐패시터의 상부전극 형성방법
JP2004146772A (ja) * 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
JP4316188B2 (ja) 2002-05-29 2009-08-19 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US20030228734A1 (en) * 2002-06-10 2003-12-11 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
JP2007019530A (ja) * 2002-07-18 2007-01-25 Hitachi Chem Co Ltd 半導体装置および無線電子装置
CN100413383C (zh) 2002-07-18 2008-08-20 日立化成工业株式会社 多层配线板及其制造方法、以及半导体装置及无线电子装置
US7008840B2 (en) 2002-08-26 2006-03-07 Matsushita Electrical Industrial Co., Ltd. Method for manufacturing semiconductor device with capacitor elements
KR100536590B1 (ko) * 2002-09-11 2005-12-14 삼성전자주식회사 강유전체 커패시터 및 그 제조 방법
KR100506872B1 (ko) * 2002-12-30 2005-08-04 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 형성방법
US7642583B2 (en) 2003-04-25 2010-01-05 Panasonic Corporation Ferroelectric memory device
KR100968428B1 (ko) 2003-04-30 2010-07-07 주식회사 하이닉스반도체 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법
US7015564B2 (en) * 2003-09-02 2006-03-21 Matsushita Electric Industrial Co., Ltd. Capacitive element and semiconductor memory device
KR101004692B1 (ko) 2003-12-11 2011-01-04 주식회사 하이닉스반도체 강유전체 메모리 소자의 캐패시터 제조방법
KR100697272B1 (ko) * 2004-08-06 2007-03-21 삼성전자주식회사 강유전체 메모리 장치 및 그 제조 방법
KR101443063B1 (ko) * 2008-07-17 2014-09-24 삼성전자주식회사 강유전체 박막의 형성 방법 및 이를 이용한 반도체 장치의제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135007A (ja) 1995-09-05 1997-05-20 Nippon Steel Corp 半導体装置及びその製造方法
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
US6093575A (en) * 1996-09-04 2000-07-25 Nippon Steel Corporation Semiconductor device and production method of a semiconductor device having a capacitor
US6153525A (en) * 1997-03-13 2000-11-28 Alliedsignal Inc. Methods for chemical mechanical polish of organic polymer dielectric films
US5998258A (en) * 1998-04-22 1999-12-07 Motorola, Inc. Method of forming a semiconductor device having a stacked capacitor structure

Also Published As

Publication number Publication date
KR20000029433A (ko) 2000-05-25
US6339008B1 (en) 2002-01-15
JP2000138349A (ja) 2000-05-16

Similar Documents

Publication Publication Date Title
TW444397B (en) Method of manufacturing a semiconductor memory device
TW421858B (en) Integrated circuit capacitor and memory
KR100785458B1 (ko) 강유전체 박막의 제조 방법 및 이를 이용한 반도체 장치의제조 방법
US6710384B2 (en) Semiconductor memory device
KR100532427B1 (ko) 강유전체 메모리 소자의 제조 방법
JP3994017B2 (ja) 半導体装置の製造方法
US6713798B2 (en) Semiconductor device having a capacitor and method of manufacturing the same
KR20030074150A (ko) 반도체 장치 및 그 제조 방법
EP0834912A2 (en) Dry-etching-free process for high dielectric and ferroelectric memory cell capacitor
JP2004023078A (ja) 半導体装置の製造方法
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
US6277760B1 (en) Method for fabricating ferroelectric capacitor
US5920761A (en) Method for fabricating capacitor of semiconductor device
JP2000349249A (ja) 半導体記憶装置の製造方法
JP4629021B2 (ja) 半導体装置の製造方法
JP2004214601A (ja) 強誘電体メモリ素子のキャパシタ形成方法
JP4716938B2 (ja) 半導体装置の製造方法
JP4467891B2 (ja) 半導体装置の製造方法
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
JP3287326B2 (ja) 半導体装置の製造方法
JP2006060218A (ja) Ｃｍｐスラリー、ｃｍｐスラリーを用いる化学機械的研磨方法、及び化学機械的研磨方法を用いるキャパシタ表面の形成方法
KR100641923B1 (ko) 반도체소자의 캐패시터 형성방법
JPH11307735A (ja) 半導体メモリ素子の製造方法
TW390008B (en) Improved process for producing polysilicon plug by using polishing stop layer
KR100420405B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees