TW441080B - Semiconductor storage device - Google Patents

Description

4 4 彳 Ο 8 G 五、發明說明（1) 【技術領域】 本發明是關於半導體儲存裝置，特別是 生電路，其產生-記憶單元中儲存多位元 置的字元線電壓。 干导體裝 【習用技術之描述】 1 ' ，…玉T彳菔儸存裝置的須求，使爾之 值技術而能在-單元4^存多位元資料的半導體儲 ΠΓ艮大的注目。多值技術將以罩幕式唯讀記憶體u 使用多值技術的罩幕式唯讀記憶體必須儲存多位丨 料（舉例來說，二位元或四位元）於一記憶單元電晶體中。I 為了如此，每個記憶單元電晶體必須根據所要儲存的資 ! 設定成四個或是更多臨界電壓的其中之一。舉例來說，、在1 一圮憶單凡電晶體中儲存二位元資料時’臨界電壓必須根 據所儲存的資料設定成22 = 4種臨界電壓其中之一；在二記| 憶單π電晶體中儲存四位元資料時，臨界電壓必須根據所丨 ，存的資料設定成24 = u種臨界電壓其中之一。臨界電塵 I 是在製造時由離子佈植技術來設定。 | 由儲存多位元資料的記憶單元電晶體中讀出資料的方丨 式如下述Q ' i 對於不使用多值技術的罩幕式唯讀記憶體，也就是罩 .式唯讀記憶體儲存一位元資料於—記憶單元電晶體中 時，必須施加一電壓準位於字元線。這是因為，為了儲存

4 41 0 8 0 .五、發明說明（2) ! '一位元資料於一記憶單元電晶體中，必須設定成兩個臨界| 電壓準位其中之一以儲存資料。這表示施加兩個臨界電壓 丨 :準位的中間值給字元線以表示記憶單元記憶體具有何種臨 丨 界電壓準位。在這個情形’具有兩個臨界電壓其中之—的 :記憶單元電晶體被設定成0N，而具有其他臨界值的記憶單 1元電晶體被設定成OFF。因此，資料可由所選的記憶單元 | :中讀出。 i | 然而，對於使用多值技術的罩幕式唯讀記憶體，每個 ！ 1記憶單元電晶體具有四個或更多的臨界電壓準位。因此，ί !為了確定每個記憶單元電晶體的臨界電壓’必須依次施加| I多個準位的電壓給字元線。舉例來說，當一個記憶單元電 丨 ，晶體具有二位元資料，也就是，當記憶單元電晶體具有四i 個臨界電壓準位Vto、Vtl、Vt2和Vt3時，必須依次施加 1 VtO和Vtl的中間值（T1V) ，Vtl和Vt2的中間值（T2V)和 : ! ;v 12和V13的中間值（τ 3 V )給字元線以確定記憶單元電晶 丨 丨體的臨界電壓準位。這表示儲存二位元資料於罩幕式唯讀 i !記憶體中的一個記憶單元電晶體必須要有一個可以產生三 i條字元線電壓準位的電路。 ； 同樣地，當一個記憶單元電晶體具有四位元資料時，i :罩幕式唯讀記憶體需要一個可以產生丨5 (丨6_丨）條字元線電i 壓準位的參考電壓產生電路。 π 雖然已經有許多可以產生參考電壓的電路，但是記憶 ,單凡電晶體的臨界電壓經常由於製程問題而不是所要的臨ί ：界電壓。這表示參考電壓和記憶單元電晶體臨界電壓間的！

! I

第6頁 4 41 0 8 0 五、發明說明（3) 關係由於製程問題經常不是所要的關係 【發明概要j 6己憶體储存襞置可以 電壓間的關係是所要 如前述’本發明的目的是提供一 4定參考電歷和記憶單元電晶體臨界 的關係。 不赞明徙识一記憶體儲存裝置，可以

的電壓給字元線，該記憶體儲存裝置具有電二』=f Z -第-電源端和輸出端間；和第—和第二虛

串連在第二電源端和輸出端之間，其中第一虛 < =電曰曰旁 體和第二虛設單元電晶體是以相同製裎製造。二：電: -：第二虛設單元電晶體的閘極連接到輸出端： 一虛設單元電晶體的臨界電壓和第二虛設負 界電壓不同。 平凡冤日日體的Ε 本發 其由多個 多個記憶 訊號來觸 參考電壓 置具有電 二虛設單 置用以供 中第一虛 製造。特 明也提供一 記憶單元電 單元電晶體 發多條字元 給被觸發的 阻裝置連接 元電晶體串 應輸出端所 設單元電晶 別，每一個 記憶體儲存 晶體所構成 其中之一； 裝置 具 多條字 X解瑪 線中預定的字元線； 預定字元線，其中提 於第一電源端和輪出 源端和輪 給觸發的 設單元電 晶體其中 連於第二電 產生的電壓 體和第二虛 記憶單元電 元線每 器用以 和裝置 供參考 端間； 出端之 預定字 晶體以 所儲存 單元陣列 一個選擇 根據位址 用以提供 電壓的裝 第一和第 間；和裝 元線，其 相同製程 的資料，

———_________________— _ 五、發明說明（4) — ' -________ 至少二位元’具有其臨界電壓，其中第一 m :臨界電壓與儲存在記憶單元電晶體中根：二㈡ 壓與不同於預定資料的資料臨界值相等。電3曰體的臨界電 本發明也提供—記憶體儲存裝置，其 憶單亓雷曰艘ίΛ制 ,. ' 離子佈植於記 f早兀電曰曰體的製程中進行以設定超過 個臨界值。 电没範圍的多 【圖示的簡單說明】 詳細ΪΞ明Ξί;:徵和優點藉由接下來配合圖形所作的 据罢，電路圖，顯示依本發明之使用在半導體儲存 裝置100中之參考電壓產生電路1〇。 之概:2為—方境圖，顯示依本發明之半導體儲存裝置1。。 存裝ΐϊ:之=J線顯示施加電壓到依本發明之半導體儲

Dx之^壓是和用二明本發明之效果的圖’顯示施加到節點 圖5為」電:：βχΛ電流的關係° 產生電路5 0。 ’、'員示依本發明相關技術之參考電壓 圖6為一電路圖，鍇 ！ 電路60。 顯不依本發明相關技術之參考電壓

I 系用以°兒明依本發明相關技術之參考電壓產生電|

第8頁 4 41 0 8 0 五、發明說明（5) ---------〆— 路60之問題點的圖式，顯示施加到節 點Dx之電流的關係。 壓和流過斯 係的Γ。是表示電源電位Vcc和參考電壓產生電路壽命間關 圖9是表示字元線電壓和儲存二位元資料 電晶體的ΟΝ/OFF狀態的圖式。 』^ is早几 【較佳實施例之說明】 在描述本發明較佳實施例中之上述半導體儲存 前’將先說明關於本發明的相關技術。 ; 圖5是本發明相關技術所使用之參考電壓產生電路5〇 I的電路圖。參考電壓產生電路50是一儲存二位元資料於一 丨記憶單元電晶體的罩幕式唯讀記憶體中產生T2V的電路， i也就是，一產生臨界電壓Vtl和Vt2中間值的電路。 i 更特別的是’該電路連接串連的P通道MOS電晶體和並 丨聯的N通道MOS電晶體52於電源Vcc和接地GND間以獲得節點 電位。串連的P通道MOS電晶體和形成週邊電路的電晶體在 相同製程中製造，每個閘極都連接到接地GND。因此，串 連的P通道MOS電晶體作為電阻。另一方面，並聯的n通道 MOS電晶體52是多個虛設單元電晶體C21、C22、，..C2n其和 記憶單元電晶體在相同製程中製造。這些電晶體的臨界電 :壓和記憶單元電晶體一樣都是Vt2。 因此’參考電壓T2V會稍微低於Vt2，也就是，中間值 !在臨界電壓Vtl和Vt2之間。此外，因為決定節點電壓的1^

〇 8 〇

五、發明說明（6) I 通道MOS電晶體52和記憶單元電晶體在相同製程中製造， | 如果參考電壓T2V因為製程問題變得較高則記憶單元電晶 體的臨界電壓Vt2會高於所要的臨界電壓。相反地，如果 i 臨界電壓Vt2低於所要的臨界電壓，參考電壓T2v也會變 j

低。因此，可以產生一個稍微低於記憶單元電晶體臨界電| 壓Vt2的電壓。 I 然而，在參考電壓產生電路中，參考電壓τ2ν會連 續施加於構成並聯的N通道M0S電晶體52的每個虚設單元電丨 曰a體C 21 ' C 2 2、·.. C 2 η的源極和沒極之間。問題是該參考 j 電壓會在短時間内破壞虛設單元電晶體。舉例來說，當參 考電壓T2V約為3.3V時，約3.3V的電壓會連續施加於每個 虛設單元電晶體的源極和汲極之間。結果，會傳送熱載子| 到每個虛設單元電晶體的閘極，並增加臨界電壓。本發明j 的發明者所作的實驗顯示平均在幾天内每個虛設單元電晶丨 體的臨界電壓會超過臨界電壓Vt2。結果，臨界電壓T2V也1 會超過記憶單元電晶體的臨界電壓vt2，而使得資料無法丨 正常讀出。 ' 避免這個情形的方法之一是使用圖6的參考電壓產生 電路60在參考電壓產生電路60中，一N通道M0S電晶體: 62，其與構成週邊電路電晶體於相同製程中製造，形成N ' 於串連P通道M0S電晶體和並聯n通道mqs電晶體52間《這结j 構使得Ψ連P通道M0S電晶體62和並聯N通道M⑽電晶體“ ^ ; =的電曰壓低於參考電m2v。其結果，構成平行的n通道丨 電晶體52之每個虛設單元電晶體C21、C22、".C2n的源丨

丨五、發明說明（7) 丨極和汲極間電壓降低’因此可以避免熱載子進入閑極。 如上述’參考電壓產生電路60 (此為與本發明相關的 1技術）造成N通道MOS電晶體62(此與構成週邊電路電晶體在 1相同製程中製造）降低每個虛設單元電晶體的源極和汲極 丨間電壓。然而，因為週邊電路和記憶單元陣列通常是在不 同製程中製造’構成週邊電路電晶體的改變量不會和構成 !記憶單元電晶體的改變量相同。因此，如果，因為製程問 題’記憶单元電晶體的臨界電壓Vt2變得比所要的臨界電 壓馬而構成週邊電路的臨界電壓變得比所要的臨界電壓 ;低’構成N通道MOS電晶體52中的每個虛設單元電晶體的源 丨極和汲極間電壓的降低效果會顯著地減少。 此一效果將參考圖7來描述。 ： 圖7是參考電壓產生電路60中流過節點Dx的電流i(Dx) I和節點Dx的電壓V(Dx)的關係圖。實線表示當記憶單元電 1晶體和週邊電路的臨界電壓沒有改變量時的關係，而虛線 ：表示當記憶單元電晶體的臨界電壓傾向於正方向而週邊電 !路的臨界電壓則傾向負方向的關係。在圖中，假設記憶單 ；元電晶體的臨界電壓Vt2=3.3V而記憶單元電晶體的臨界 I電壓Vt0=週邊電晶體的臨界電壓vtn。 如圖7，節點Dx的電壓V(Dx)與週邊電晶體臨界值的改 ^變量有關。當臨界值傾向於負方向時，節點Dx的電壓 丨V(Dx)會變得高於所要的電歷v(Dx) =約2.〇v。這表示製程 I中所造成的改變量會影響虛設電晶體的壽命並降低產品的 '可靠度。

第11頁 4 41 0 8 〇 五、發明說明（8) — 丨 其次，本發明實施例中的半導體儲存裝置將參考附圖 |來說明。 丨圖1是本發明核心的參考電壓產生電路的圖。詳細情 形將於後續說明。首先，先描述本實施例半導 丨體儲存裝置100的整體結構。 : 圖2是本實施例中半導艚蝕左, 丨 疋个只】卞导體儲存裝置1〇〇整個結構的方塊 ：圖。與本發明無關的部份則直接省略。 丨：導體儲存裝置1 00是—具有記憶單元陣列28的罩幕 丨在：憶ί元陣列28中的每-個記憶單元電 丨二體儲2多位π肓料（舉例來說’二位元資料，四位元資 丨雖然假設’在後述中的每一記憶單元電晶體儲存二 ί位兀資料，但本發明不限於儲在__ !曰練血於储存一位兀資料的記憶單元電 丨；;體。舉例來說’每-記憶單元電晶體可以儲存四位元資 丨存二：為ΐ!體儲存裝置10°中的每個記憶單元電晶體儲 ! 一位l資料如上述’每個記悚單士带η Α !據儲存的資料設定成四個臨界；壓之—曰。曰的，界電，2 :料[〇, 〇]被儲存於記憶單元電晶體中 牛歹單_說雷田負 :的臨界電壓被設定成vto ;當資料[〇 % Π早几電曰曰體 i電晶體中時，記憶單元電晶體的被儲存於記憶單元 I當資料[1，G]被儲存於記憶單元電^電壓被設定成川； 丨；體的臨界電壓被設定成vt2 時Ί’,=元電 i早几電晶體中肖，記憶單元電晶體，1 ]被儲存於s己憶 雖然臨界電壓的㈣界電壓被設定成 3将疋，在後述中假設其

第12頁 44108〇 . - - -----— ________ ____ ___ - 丨五、發明說明（9) |

| 關係如下VtO<Vtl<Vt2<Vt3。 I 丨 記憶單元電晶體所構成的記憶單元陣列2 8的存取是透丨 I過一—χ解碼器26和一沒有表示於圖中的γ解碼器。X解碼器 |

丨依據裝置外部的位址訊號來觸發所選的字元線ψ 〇 1、 I I | :、…Wxx。然而，如果只有一個電壓準位施加於所選的 丨 丨字元線W01、W02、...Wxx時，將無法如上述來決定所選的 丨 記憶單元電晶體具有哪一個臨界電壓，V10 - V13。也就 | !是’為了決定所選的記憶單元電晶體具有哪一個臨界電 | :壓’必須逐一施加Vto和Vt 1之間的中間值（T1 V)，Vtl和 :Vt2之間的中間值（T2V)，Vt2和Vt3之間的中間值（T3V)給 | |所選的字元線。這需要數個可以供應各種電壓準位給由X j 解碼器2 6所選的字元線的電路^ ! j | I 這些電路為參考電壓產生電路10和20，一昇壓電路 ！ 22’放大電路16和18，及一閘極電壓選擇電路24。 ！ I 參考電壓產生電路20產生VtO和Vtl之間的中間值 i i (T1V)’參考電壓產生電路1〇產生vu和之間的中間值 1 i (T2V)，而昇壓電路22產生Vt2和Vt3之間的中間值（T3V)。丨 ! 在許多情形時，近來的罩幕式唯讀記憶體需要電源電； !壓3.3V。然而，在這範圍中的電源電壓，範圍太小而無法i j產生四個s己憶早元電晶體的臨界電歷和控制字元線的電位丨 I以分別這四個臨界電壓。因此’本發明提供四個超過電源i ί電壓範圍的記憶單元電晶體臨界電壓。更特別的是，臨界丨 電壓被設定為 VtO=〇.7V，Vtl = l_8，Vt2 = 3,3V 和 Vt3= ： 丨6V。臨界電壓的分別可以藉由半導體儲存裝置1〇〇製程時 丨

第13頁 I -- ------ .___ — I五、發明說明U〇) — - - - .____________ I的離子佈植來進行。半導體儲存襞置1〇 !體的臨界電壓係依下列因素來設定成如’ 3己億單元電晶 1界電壓的間隔變大時讀取範圍會變大。—，。當兩個臨 |植的量越大，越難利用離子佈植來臨二2說，離子佈 界值’如果太大，會造成昇壓電路尺=植二外’臨 因為這些因素，臨界電壓在臨界電壓可；用：：：消耗。 的範圍内會儘可能的分開且昇壓子佈植控制 小。麸而，作B日舶α 的尺寸和功率消耗夠 :顯地本發明並不限於上述的臨界電屢 中讀出，參考電壓設定如下：mJ7v的;己二…晶體 T2V4.2V-3.3V，和T3VM.3V。並且，如上述， Γ電是壓由產參Λ電壓產生電路20所產生，參考電壓m是由參 22所產生。電路10所產生’而參考電壓T3V是由昇壓電路 由這些電路所產生的參考電壓’ Tlv_T3y， 閘極電壓選擇電路24，％其中之一是依據時序信號 1必3來選擇。然後所選的參考電壓供應給$解碼器μ作 為字元線驅動電壓VW。X解碼器26依據位址訊號供應字元 線驅動電壓VW給所選的字元線。 半導體儲存裝置1 〇〇具有放大電路丨8於參考電壓產生 電路20和閘極電壓選擇電路24之間；也具有放大電路16於 參考電壓產生電路1〇和閘極電壓選擇電路Μ之間。這些放 大電路16和18 ’用以增加功率，如果參考電壓產生電路 和20的功率足夠時則不需要，因此，參考電壓T1v*Tlv，

4 41 0 8 0 I五、發明說明（11) I分別是相同準位，而參考電壓T2V和T2V’分別是相同準 i位。 I 其次’參考圖3 ’將說明字元線驅動電壓VW如何施加 I 給所選的字元線。 j 如上述’X解碼器26選擇字元線W01，W02、"Ιχχ其中 !之一被位址訊號所觸發。首先，依據時序訊號0 1，閘極 電壓選擇電路2 4選擇參考電壓τιν(τ1Γ)並將其供應給乂解 ί碼器26。這造成參考電壓T1V(T1V，）被施加給由X解碼器26 |所選的字元線。其次，依據時序訊號02，閘極電壓選擇 |電路24選擇參考電壓T2V(T2V’）並將其供應給X解碼器26。 ,依據時序訊號必3 ’閘極電壓選擇電路24選擇參考電壓T3V 並將其供應給X解碼器26。以這個方法，參考電壓 | TIV(TIV’），參考電壓T2V(T2V，）和參考電壓T3V被依次施 !加給由X解碼器26所選的字元線。 , 圖9表示如何找出臨界值，Vt〇-Vt3，記憶單元電晶體 由子元線所具有的所驅動〇也就是，如果所選的記憶單元 :電晶體的臨界值是Vto，在時序訊號01到時序訊號03是 !觸發的期間必須是⑽；如果所選的記憶單元電晶體的臨界 |值是Vt 1，在時序訊號必1是觸發的期間必須是OFF ;而在 j時序訊號$ 2到時序訊號0 3是觸發的期間必須是〇 N ;如果 i所選的記憶單元電晶體的臨界電壓是Vt2，在時序訊號01 丨到0 2疋觸發的期間必須是off ;而在時序訊號必3是觸發 ;的期間必須是0N ;如果所選的記憶單元電晶體的臨界電% :是Vt3，在時序訊號0 ；[到時序訊號0 2是觸發的期間必須

4 4 1 Ο 8 〇 五、發明說明（12) I是OFF。一感應放大器，未表示於圖中，偵測〇N/〇FF狀態 1以讀出所選的記憶單元電晶體的臨界值，也就是，其中所 I儲存的資料。 丨 回到圖1 ’參考電壓產生電路1 0，本發明的核心，將 丨被描述。 1 如上述，字元線電壓產生電路10是一個產生參考電壓 ! T2V的電路’也就是，臨界電壓vtl和Vt2之間的_間值。 I更特別地’參考電壓產生電路10構成多個串連的P通道M0S ’電晶體PI、P2、…Pm於電源Vcc和接地GND之間，並聯N通 |道M0S電晶體12 ’和並聯N通道M0S電晶體14。該電路產生 (參考電壓T2V於串連的P通道M0S電晶體PI、P2、…Pm和N通 ^道M0S電晶體12之間的節點。 串連的P通道M0S電晶體PI、P2、...Pm是以和構成週邊 |電路的相同製程來製造’其具有每個閘極連接到接地 | GND。因此’ P通道M0S電晶體PI、P2、…pm作為電阻。串 I連的P通道M0S電晶體的數目是由驅動電源和電晶體的功率 ;消耗所決定。舉例來說，使用5到7個電晶體。 ! 串連的N通道M0S電晶體12構成多個虛設單元電晶體 i C01、C02、是以和記憶單元電晶體相同製程所製 丨造，且他們的臨界電壓與記憶單元電晶體的臨界電壓^〇 :相等。也就是，這些虛設單元電晶體是與記憶單元陣列28 I中的記憶單元電晶體一起製造。這些虛設單元電晶體具有 I臨界電壓VtO ’因為離子佈植是與具有臨界電壓v t〇的記憶 丨單元電晶體一起進行。並聯虛設電晶體的數目是由驅動電

4 410 8 0 1五、發明說明（13) I壓和電晶體消耗功率所決定。例如，使用1 〇個電晶體。 i N通道M0S電晶體1 4也是由多個虛設單元電晶體¢21、 ;C2 2、…C2n與記憶單元電晶體於相同製程中製造，且他們 丨的臨界電壓與記憶單元電晶體的臨界電壓vt2相等。也就 |是，這些虛設單元電晶體是與記憶單元陣列2 8中的記憶單 元電晶體一起製造。這些虛設單元電晶體具有臨界電壓 I Vt2，因為離子佈植是與具有臨界電壓Vt2的記憶單元電晶 |體一起進行。並聯虛設電晶體的數目是由驅動電壓和電晶 體消耗功率所決定。例如，使用1 〇個電晶體。雖然不一定 !需要，在N通道M0S電晶體12中虛設單元電晶體的數目最好 !與在N通道M0S電晶體14中的虛設單元電晶體數目相等。在 本實施例中’兩個都是如上述的1 〇。 所有電晶體的閘極都連接到產生參考電壓Τ 2 ν的輸出 ,節點。 因此，參考電壓T2V’是由構成Ν通道m〇s電晶體1 4的 1虛設單元電晶體的臨界電壓所決定，會稍微低於Vt2，也 I就是’在臨界電壓v 11和V12之間的中間值。此外，N通道 | M0S電晶體1 4是與記憶單元電晶體於相同製程中製造。因 I此丄如果記憶單元電晶體的臨界電壓Vt2因為製程問題變 ;得高於所要的臨界電壓’參考電壓T2V也會增加。相反 1地，如果臨界電壓Vt2變得低於所要的臨界電壓，參考電 :壓T2V也會降低。因此，參考電壓T2V通常會低於記憶單元 電晶體的臨界電壓Vt2。

I 構成並聯N通道M0S電晶體14的虛設單元電晶體C21、

4 41 Ο 8 〇 I五、發明說明（14) I C22 ' _"C2n的源極和汲極間電壓可以藉由ν通道MOS電晶體 i 12來降低。也就是，因為構成n通道M〇s電晶體12的虛設單 |元電晶體C01、C02、...COn是與上述具有VtO臨界電壓的記 !憶單元電晶體於相同製程中製造，在N通道M0S電晶體1 2和 ! N通道M0S電晶體14間的節點dx電壓會高於臨界電壓而 1變得低於參考電壓T2V。因此，施加於構成N通道M0S電晶 i體14的虛設單元電晶體(：21、（：：22、、、〇211的源極和汲極 i間的電壓約2. 0V。 | 圖8表示源極和汲極間電壓的降低效果。 圖8表示在兩種情形下虛設單元電晶體的壽命：在一 丨種情形中，源極和汲極間的電壓沒有降低（根據相關技術 丨的參考電壓產生電路5〇)而，在另一種情形，源極和汲極 I間的電壓產生降低（根據本發明的參考電壓產生電路 :10)。圖顯不參考電壓產生電路10具有顯著效果。也就 !是，當電源電位為Vcc = 3. 3V時（1/Vcc = 0. 3)，根據相關技 ;術的參考電壓產生電路5 〇中虛設單元電晶體的壽命其源 丨極和汲極間的電壓沒有降低，約在數天到數個星期的範 I圍二另一方面，根據本發明的參考電壓產生電路1〇中的虛 丨设早兀電晶體壽命，其源極和汲極間的電 大於數千年。 展王IT m曹 此外，為了降低參考電 電晶體14虛設單元電晶體的 電晶體12於製造虛設單元電 此’ N通道M0S電晶體14中的 歷產生電路10中構成N通道M〇s 源極和没極間電壓，N通道M0S 晶體的相同製程中被製造。因 改變量差異會與N通道M0S電晶

j五、發明說明（15) i體12的改變量配合，代表改變量不會造成虛設單元電晶體 |的源極和汲極間電壓的降低效果。舉例來說，當構成〜通 丨道MOS電晶體14的虛設單元電晶體C2i、C22、.,.C2n的臨界 丨電壓高於所要的臨界電壓Vt2 (也就是Vt2+AV)時，構成 丨N通道MOS電晶體12的虛設單元電晶體c〇1、c〇2、、、⑶打 i的臨界電壓也必須是高於所要的臨界電壓Vt〇+ Δν。相反 I地，當構成Ν通道MOS電晶體1 4的虛設單元電晶體C21、 丨C22、…C2n的臨界電壓低於Vt2 (也就是Vt2_AV)時，構 成N通道MOS電晶體12的虛設單元電晶體、c〇2、…COn ;的臨界電壓也必須是低於所要的臨界電壓。因 |此，在兩個臨界電壓間的差異，也就是，電壓的降低量， j維持常數。圖4表示這種情形。不像相關技術中的參考電 1壓產生電路60其中用於週邊電路中通道M〇s電晶體62是

：用來降低虛設單元電晶體中源極和汲極間電壓，圖表示在 !節點Dx的電位是很穩定的D I 此外，當構成N通道M0S電晶體1 4的虛設單元電晶體 | C21 ' C22、".C2n的臨界電壓高於所要的臨界電壓vt2 (也 I就是vt2+ Δν )時’參考電壓T2V也會跟著增加。在這情形 I中’ s己憶單元陣列2 8中的記憶單元電晶體的臨界電壓也會 |因為改變量的差異而高於所要的臨界電壓。相反地，當構 成N通道M0S電晶體14的虛設單元電晶體C21、C22、…C2n ;的臨界電壓低於Vt2 (也就是Vt2-AV)時，參考電壓T2V ；也會跟著降低。在這情形中，在記憶單元陣列28中的記憶 丨單元電晶體的臨界電壓也會因為改變量的差異而低於所要

第19頁 4 4108 0 ί五、發明說明（16) - 丨的臨界電壓。這讓參考電壓產生電路丨〇總係依記憶單元陣 i列28中的記憶單元電晶體改變量的差異來產生 丨T2y 。 多。*先 "改變量主要表示製造的電晶體閘極長度和所要的 丨閘極長度間差異所引起的臨界值差異。製造的電晶體閑極 i長度比所要的閘極長度越長時，電晶體的臨界電壓會越高 丨於所要的電壓；相反地’製造的電晶體閘極長度比所要的 丨閘極長度越短時，電晶體的臨界電壓會越低於所要的電 壓。此外’ &變量-指晶片㈠比次）間電晶體效能的差 |異，而不是在同一晶片上電晶體效能的差異。也就是，„ !，變量”不表不具有閘極長度比所要的閘極長度長的記憶 |單元電晶體和閘極長度比所要的閘極長度短的記憶單元電 i明體混合在同一晶片的情形。而是，"改變量，，表示在同一 丨晶片上的所有電晶體的閘極長度比所要的長或比所要的短 ί的情形。這情形因為製造條件會發生在每一晶片（每一批 I次）上。 I 上述並沒有參考電壓產生電路20的範例。這電路可被 |實行，於類似參考電壓產生電路5〇的電路中，藉由設定構 |成Ν通道Μγ電晶體52的虛設單元電晶體的臨界電壓為 Vt 1。在這情形中，施加於虛設單元電晶體的源極和汲極 Ι!間的電壓為。因為沒有由熱載子所造成 丨的損害，因此不需降低源極和汲極間的電壓。 j 如上述，本發明可以降低虛設單元電晶體的源極和汲 ;極間的電壓而不會造成記憶單元電晶體臨界電壓的改變效

44708ο 五、發明說明（17) ——----------- 仔半導體儲存裝置具有可靠性、長壽命的參考電壓 產生電路1 0。 热Lΐ本發月參考較佳實施例來描述和表示，然所有熟 藝的人都瞭解在未偏離本發明的精神和範圍内可以 :=其形式與細節。舉例來$，在上述實施例中雖然參考 •產生電路20和10產生參考電壓Tlv和T2V而昇壓電路22 ，生參考電壓T3V ’參考電壓產生電路也可 ，如果電源電位Vcc相對較高。在這個情形，用參來考產電生 考電壓T3V的虛設單元電晶體的臨界電壓設定成川。狭 :電=二這情中施加於虛設單元電晶體源極和没極間 的電壓為T3V ( =4. 3 )因此電晶體會被熱載子所 設單元電晶體必須㈣降低在參考電塵產生電路 = 和汲極間的電壓。 r雄極 應用本發明於罩幕式唯讀記憶體時一記憶單元 儲存四位元資料於其中時，根據本發明必須虛設單=曰 體的臨界電壓低於產生參考電壓電路中虛設單元趟明 臨界電壓以降低虛設單元電晶體源極和汲極間電壓阳的 如上述，本發明提供一半導體儲存裝置具有可靠 壽命的參考電壓產生電路，因為虛設單元電晶體源長 極間的電壓可以降低而沒有記憶單元電晶體二及 變效果。 介1：壓的改

Claims (1)

1. j - s S s 一___ j六、申請專利範圍 〜 ' ——---_ i壓二-I種體儲存裝置’可供應輸出端所產生的電 丨壓給：…該半導體儲存裝置具有： 電 阻裝f，連接於—電壓電源而該輸出端；及 i輸出# 一 ^第I虛設單元電晶體，串連於第二電源端和該 丨元電晶體以相同製虛設單元電晶體和該第二虛設單 丨該第2範圍第1項之半導體儲存裝置，其中 ! °又早凡電晶體的閘極連接到該輸出端。 電晶 置’具有: I 多鉻生··必j田多個記憶單元電晶體所構成· ! 夕條子兀線，每一空-Α 野叹， j其中之—； 予几線選擇該多個記憶單元電晶體 丨 X解竭器，其依播 元線 i其中之—的預定字元骒―位址訊號而觸發該多條字 卷 冰，及 I考電壓提供护罢 的 電阻裝置，連接

   j預定字元線之裝置7 ，用以提供一參考電壓給該觸發 :參考電壓提供裝置包含： 於第—電源端和一輸出端之間； 第22頁 4 41 0 8 0 :六、申請專利範圍 ----一— 一1 元電日日體’串連於第二電源端和該 i 第一和第二虛設單元 ' 輪出端；及 丨 用以供應輸出端所甚、>!>* 丨線之裝置； 所產生的電壓給該被觸發之預定字元 元電晶體和該第二虚設單元 i 且於其中’該第一虛設單 I電晶體以相同製程製作。 5’ >申請專利範圍第4項之半導體儲 中’於各該記憶單元電3轳 装里丹 資料，具有-臨界電至兩位元所構成的 體的臨界電壓，實質上等斟庙，二~虛設單元電晶 :中的預定資且於其中置:己隐早凡電- 定資料。 應於儲存在該記憶單元電晶體中的預 6_ &申請專利範圍第4項之 植係在記憶單元電 導體儲存巢置，其中 電源電壓範圍的多個臨界電壓。進^以設定超過