CN111798887A - 存储器装置及半导体封装以及用于管理其中的峰值电力的方法 - Google Patents

存储器装置及半导体封装以及用于管理其中的峰值电力的方法 Download PDF

Info

Publication number
CN111798887A
CN111798887A CN202010241467.0A CN202010241467A CN111798887A CN 111798887 A CN111798887 A CN 111798887A CN 202010241467 A CN202010241467 A CN 202010241467A CN 111798887 A CN111798887 A CN 111798887A
Authority
CN
China
Prior art keywords
semiconductor
operating current
semiconductor die
current
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010241467.0A
Other languages
English (en)
Other versions
CN111798887B (zh
Inventor
田中智晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111798887A publication Critical patent/CN111798887A/zh
Application granted granted Critical
Publication of CN111798887B publication Critical patent/CN111798887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16571—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing AC or DC current with one threshold, e.g. load current, over-current, surge current or fault current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及存储器装置及半导体封装以及用于管理其中的峰值电力的方法。一种半导体封装包含外部电力供应节点、电流监测节点及多个半导体裸片。所述多个半导体裸片中的每一半导体裸片包含第一电路及第二电路。所述第一电路经配置以将第一操作电流从所述外部电力供应节点供应到所述半导体裸片。所述第二电路经配置以按缩小比例镜射所述第一操作电流且将所述经镜射第一操作电流输出到所述电流监测节点。在所述电流监测节点上将来自所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和。

Description

存储器装置及半导体封装以及用于管理其中的峰值电力的 方法
技术领域
本发明大体来说涉及峰值电力管理，且特定来说，在一或多个实施例中，本发明涉及用于多裸片半导体封装中的峰值电力管理的设备及方法。
背景技术
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器装置已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。经由电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(其通常称为写入)或其它物理现象(例如，相变或极化)，存储器单元的阈值电压的改变确定每一单元的数据值。快闪存储器的常见用途包含个人计算机、平板计算机、数码相机、数字媒体播放器、蜂窝式电话、固态驱动器及可装卸式存储器模块，且所述用途正增长。
多个半导体裸片(例如多个快闪存储器裸片)可组合成单个半导体封装或存储器装置。半导体封装内的每一半导体裸片可不知晓半导体封装内的其它半导体裸片的操作状态且因此不知晓电流汲取。如果半导体封装的总电流汲取超过最大值，那么装置可能出故障。
出于上述原因，且出于所属领域的技术人员在阅读及理解本说明书后即刻将明了的下述其它原因，此项技术中需要用于管理多裸片半导体封装中的峰值电力的替代方法。
发明内容
在本发明的一实施例中，提供一种半导体封装。所述半导体封装包括：外部电力供应节点；电流监测节点；及多个半导体裸片，所述多个半导体裸片中的每一半导体裸片包括：第一电路，其经配置以将第一操作电流从所述外部电力供应节点供应到所述半导体裸片；及第二电路，其经配置以按缩小比例镜射所述第一操作电流且将所述经镜射第一操作电流输出到所述电流监测节点；其中在所述电流监测节点上将来自所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和。
在本发明的一实施例中，提供一种存储器装置。所述存储器装置包括：外部电力供应节点；电流监测节点；及多个半导体裸片，所述多个半导体裸片中的每一半导体裸片包括：存储器阵列；第一电压调节器，其经配置以将第一操作电流从所述外部电力供应节点供应到所述存储器阵列；及第一电流镜，其经配置以按缩小比例镜射所述第一操作电流且将所述经镜射第一操作电流输出到所述电流监测节点；其中在所述电流监测节点上将来自所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和，使得所述电流监测节点指示供应到所述存储器装置的总操作电流。
在本发明的一实施例中，提供一种用于管理半导体封装中的峰值电力的方法。所述方法包括：将第一操作电流供应到所述半导体封装的多个半导体裸片中的每一半导体裸片；在所述多个半导体裸片中的每一半导体裸片内按缩小比例镜射供应到所述多个半导体裸片中的每一半导体裸片的所述第一操作电流；及在所述半导体封装的电流监测节点上将所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和。
附图说明
图1是图解说明多裸片半导体封装的一个实例的示意图。
图2是图解说明多裸片半导体封装的另一实例的示意图。
图3是图解说明其中每一裸片包含电压调节器的多裸片半导体封装的一个实例的示意图。
图4是图解说明存储器装置的一个实例的示意图。
图5是描绘半导体封装内的峰值电力管理的一个实例的图表。
图6是描绘用于存储器装置的编程操作的峰值电力管理的一个实例的图表。
图7A到7D是图解说明用于管理半导体封装中的峰值电力的方法的一个实例的流程图。
图8是作为电子系统的一部分与处理器进行通信的存储器装置的一个实例的简化框图。
图9A到9B是可用于参考图8所描述的类型的存储器装置中的存储器单元阵列的部分的示意图。
具体实施方式
在以下详细说明中，参考形成本发明的一部分的所附图式，且在所述所附图式中通过图解说明的方式展示特定实施例。在图式中，相似参考编号遍及数个视图描述基本上类似组件。可利用其它实施例，且可在不背离本发明的范围的情况下做出结构、逻辑及电改变。因此，不应在限制意义上理解以下详细说明。
本文中揭示用于监测多裸片半导体封装(例如存储器装置)的总电流的设备及方法。可测量且按缩小比例镜射多裸片半导体封装的每一裸片的操作电流。可在由多裸片半导体封装的每一裸片共享的监测垫(例如，节点)上将每一裸片的经镜射电流求和，使得每一裸片可接收到供应到半导体封装的总操作电流的指示。如果总操作电流超过预定值，那么可启用多裸片半导体封装的裸片的省电模式。因此，通过管理供应到半导体封装的峰值电流，可避免半导体封装的故障。
如本文中所使用，“逻辑高”信号是逻辑“1”或“接通”信号或者具有约等于半导体裸片的逻辑功率的电压的信号。如本文中所使用，“逻辑低”信号是逻辑“0”或“关断”信号或者具有约等于半导体裸片的逻辑功率共用端或接地的电压(例如，约0V)的信号。
图1是图解说明多裸片半导体封装100的一个实例的示意图。半导体封装100可包含外部电力供应(VCCEXT)节点110、电流监测节点(下文所描述)及多个半导体裸片1020到102D，其中“D”是半导体裸片的任何适合数目。虽然图1中图解说明且下文描述半导体裸片1020的组件，但半导体裸片1021到102D包含类似组件。每一半导体裸片1020到102D可分别包含第一电路112、负载118、第二电路120、监测垫1240到124D、电阻(例如，电阻器)1280到128D及比较器134。
外部电力供应节点110电耦合到第一电路112及第二电路120。第一电路112经由信号路径114电耦合到第二电路120且经由内部电力供应(VCCINT)节点116电耦合到负载118。第二电路120经由信号路径122电耦合到监测垫1240且电耦合到比较器134的第一输入。比较器134的第二输入电耦合到参考电压节点132。比较器134的输出经由省电启用信号路径136电耦合到负载118。半导体裸片1020到102D的监测垫1240到124D经由信号路径126彼此电耦合以提供电流监测节点。在一个实例中，监测垫1240到124D可为半导体裸片1020到102D的经由半导体封装100内的接合线电耦合在一起的接触垫。每一监测垫1240到124D分别电耦合到电阻1280到128D的第一侧。每一电阻1280到128D的另一侧电耦合到共用节点或接地节点130。
第一电路112经配置以将操作电流从外部电力供应节点110供应到半导体裸片(例如，供应到负载118)。第一电路112可包含用以经由内部电力供应节点116将内部电压及电流供应到负载118的任何适合电力供应电路，例如电压调节器。第二电路120经配置以按缩小比例镜射由第一电路112供应的操作电流。第二电路120将经镜射操作电流输出到电流监测节点(例如，监测垫1240到124D)。在一个实例中，缩小比例小于1/10，使得经镜射操作电流小于操作电流的10％。在另一实例中，缩小比例是1/100，使得经镜射操作电流是操作电流的1％。由于监测垫1240到124D是电耦合在一起，因此在电流监测节点上将来自每一半导体裸片1020到102D的经镜射操作电流求和。可在电流监测节点上将来自每一半导体裸片1020到102D的经镜射操作电流求和，使得电流监测节点指示供应到半导体封装100的总操作电流。电阻1280到128D汇集经求和的经镜射操作电流以在电流监测节点上提供与供应到半导体封装100的总操作电流成比例的电压。电阻1280到128D可经定大小以在电流监测节点上提供在基于来自半导体裸片1020到102D的经镜射操作电流的最大预期和的所规定范围内的电压。在一个实例中，电阻1280到128D可为可调整的。
比较器134经配置以响应于在电流监测节点上指示的总操作电流超过参考值而启用半导体裸片的省电模式。在一个实例中，比较器134将参考电压节点132上的参考电压与电流监测节点上的电压进行比较。参考电压可经选择以设定在启用省电模式之前允许的最大总操作电流。响应于参考电压大于电流监测节点上的电压，比较器134输出第一逻辑电平，例如，逻辑低省电启用信号。响应于参考电压小于电流监测节点上的电压，比较器134输出第二逻辑电平，例如，逻辑高省电启用信号。响应于第二逻辑电平(例如，逻辑高省电启用信号)，负载118可进入省电模式以减小由第一电路112供应的操作电流且因此减小供应到半导体封装100的总操作电流。在一个实例中，即使电流监测节点上的电压在经过预定义时间段之前降回到低于参考电压，也可维持第二逻辑电平(例如，逻辑高省电启用信号)达预定义时间段。预定义时间段可经选择以防止负载118的省电模式与非省电模式之间的过度振荡。在一个实例中，可例如通过改变半导体裸片的寄存器或修整值而调整所述预定义时间段。在其它实例中，所述预定义时间段可为至少2μs。
图2是图解说明多裸片半导体封装200的另一实例的示意图。半导体封装200可包含外部电力供应(VCCEXT)节点110、电流监测节点(如先前所描述)及多个半导体裸片2020到202D，其中“D”是半导体裸片的任何适合数目。虽然图2中图解说明且下文描述半导体裸片2020的组件，但半导体裸片2021到202D包含类似组件。每一半导体裸片2020到202D可分别包含第一电路112、第一负载118、第二电路120、监测垫1240到124D、电阻1280到128D及比较器134，如先前参考图1所描述及所图解说明。另外，每一半导体裸片2020到202D可包含第三电路212、第二负载218及第四电路220。
在此实例中，第一电路112经由第一内部电力供应(VCCINT1)节点116电耦合到第一负载118。另外，外部电力供应节点110电耦合到第三电路212及第四电路220。第三电路212经由信号路径214电耦合到第四电路220且经由第二内部电力供应(VCCINT2)节点216电耦合到第二负载218。第四电路220经由信号路径122电耦合到监测垫1240且电耦合到比较器134的第一输入。比较器134的输出经由省电启用信号路径136电耦合到第一负载118及第二负载218。
第一电路112经配置以将第一操作电流从外部电力供应节点110供应到半导体裸片(例如，供应到第一负载118)。第三电路212经配置以将第二操作电流从外部电力供应节点110供应到半导体裸片(例如，供应到第二负载218)。第三电路212可包含用以经由第二内部电力供应节点216将内部电压及电流供应到第二负载218的任何适合电力供应电路，例如电压调节器。第二电路120经配置以按缩小比例镜射由第一电路112供应的第一操作电流。第四电路220经配置以按缩小比例镜射由第三电路212供应的第二操作电流。第二电路120将经镜射第一操作电流输出到电流监测节点(例如，监测垫1240到124D)。第四电路220将经镜射第二操作电流输出到电流监测节点(例如，监测垫1240到124D)。由于监测垫1240到124D是电耦合在一起，因此在电流监测节点上将来自每一半导体裸片2020到202D的经镜射第一操作电流及经镜射第二操作电流求和。可在电流监测节点上将来自每一半导体裸片2020到202D的经镜射第一操作电流及经镜射第二操作电流求和，使得电流监测节点指示供应到半导体封装200的总操作电流。
如上文先前参考图1所描述，比较器134经配置以响应于在电流监测节点上指示的总操作电流超过参考值而启用半导体裸片的省电模式。响应于第二逻辑电平(例如，逻辑高省电启用信号)，第一负载118及/或第二负载218可进入省电模式以减小由第一电路112及/或第三电路212供应的操作电流且因此减小供应到半导体封装200的总操作电流。
图3是图解说明其中每一裸片包含电压调节器的多裸片半导体封装300的一个实例的示意图。半导体封装300可包含外部电力供应(VCCEXT)节点110、电流监测节点(先前所描述)及多个半导体裸片3020到302D，其中“D”是半导体裸片的任何适合数目。虽然图3中图解说明且下文描述半导体裸片3020的组件，但半导体裸片3021到302D包含类似组件。每一半导体裸片3020到302D可分别包含电压调节器312、负载118、电流镜320、监测垫1240到124D、电阻1280到128D及比较器134。
电压调节器312可包含放大器324、第一晶体管(例如，pFET))326以及电阻(例如，电阻器)328及332。在此实例中，电流镜320是第二晶体管(例如，pFET)。放大器324的第一输入电耦合到参考电压节点322。放大器324的输出经由信号路径314电耦合到第一晶体管326的栅极及第二晶体管320的栅极。第一晶体管326的源极-漏极路径的一侧电耦合到外部电力供应节点110。第一晶体管326的源极-漏极路径的另一侧经由内部电力供应(VCCINT)节点116电耦合到负载118及电阻328的一侧。电阻328的另一侧经由反馈信号路径330电耦合到放大器324的第二输入及电阻332的一侧。电阻332的另一侧电耦合到共用节点或接地节点130。第二晶体管320的源极-漏极路径电耦合于外部电力供应节点110与电流监测节点之间。
电压调节器312基于参考电压节点322上的参考电压而在内部电力供应节点116上供应经调节内部电压。第一晶体管326将操作电流从外部电力供应节点110供应到负载118。第一晶体管326具有第一宽度以支持负载118的最大操作电流。第二晶体管320按缩小比例镜射由第一晶体管326供应到负载118的操作电流。第二晶体管320将经镜射操作电流输出到电流监测节点(例如，监测垫1240到124D)。第二晶体管320具有小于第一晶体管326的第一宽度的10％的第二宽度，使得缩小比例等于第二宽度除以第一宽度。在一个实例中，第二宽度是第一宽度的1％，使得缩小比例等于1/100。如上文先前所描述，比较器134可响应于在电流监测节点上指示的总操作电流超过参考值而启用半导体裸片的省电模式。
图4是图解说明存储器装置400的一个实例的示意图。存储器装置400可包含外部电力供应(VCCEXT)节点110、电流监测节点(如先前所描述)及四个半导体裸片4020到4023。在其它实例中，存储器装置400可包含不同数目个半导体裸片，例如8个或16个。虽然图4中图解说明且下文描述半导体裸片4020的组件，但半导体裸片4021到4023包含类似组件。每一半导体裸片4020到4023可分别包含第一电压调节器312、第一负载(例如，充电泵)118、第一电流镜320、监测垫1240到1243、电阻1280到1283及比较器134。另外，每一半导体裸片4020到4023可包含第二电压调节器412、第二负载418及第二电流镜420。充电泵118的输出可经由信号路径440电耦合到第二负载418。第二负载418可包含控制电路450及存储器阵列(例如，NAND存储器阵列)454。控制电路450可经由信号路径452电耦合到存储器阵列454。比较器134的输出经由省电启用信号路径136电耦合到充电泵118及第二负载418的控制电路450。
电压调节器412可包含放大器424、第三晶体管(例如，pFET)426以及电阻(例如，电阻器)428及432。在此实例中，电流镜420是第四晶体管(例如，pFET)。放大器424的第一输入电耦合到参考电压节点322。放大器424的输出经由信号路径414电耦合到第三晶体管426的栅极及第四晶体管420的栅极。第三晶体管426的源极-漏极路径的一侧电耦合到外部电力供应节点110。第三晶体管426的源极-漏极路径的另一侧经由内部电力供应(VCCINT)节点416电耦合到第二负载418及电阻428的一侧。电阻428的另一侧经由反馈信号路径430电耦合到放大器424的第二输入及电阻432的一侧。电阻432的另一侧电耦合到共用节点或接地节点130。第四晶体管420的源极-漏极路径电耦合于外部电力供应节点110与电流监测节点之间。
在此实例中，电压调节器312在内部电力供应(VCCPUMP)节点116上为充电泵118供应经调节内部电压。第一晶体管326将第一操作电流从外部电力供应节点110供应到半导体裸片(例如，供应到充电泵118)。电压调节器412基于参考电压节点322上的参考电压而在内部电力供应(VCCINT)节点416上供应经调节内部电压。第三晶体管426将第二操作电流从外部电力供应节点110供应到第二负载418。第三晶体管426具有第三宽度以支持第二负载418的最大操作电流。在一个实例中，第三晶体管426的第三宽度等于第一晶体管326的第一宽度。第四晶体管420按缩小比例镜射由第三晶体管426供应到第二负载418的第二操作电流。第四晶体管420将经镜射第二操作电流输出到电流监测节点(例如，监测垫1240到1244)。第四晶体管420具有小于第三晶体管426的第三宽度的10％的第四宽度，使得缩小比例等于第四宽度除以第三宽度。在一个实例中，第四晶体管420的第四宽度等于第二晶体管320的第二宽度。在一个实例中，第四宽度是第三宽度的1％，使得缩小比例等于1/100。
如上文先前所描述，比较器134经配置以响应于在电流监测节点上指示的总操作电流超过参考值而启用半导体裸片的省电模式。充电泵118可经配置以使由第一电压调节器312供应的第一电压升压以便将第二(例如，经升压)电压供应到存储器阵列454以进行读取、编程及擦除操作。充电泵118可经配置以响应于启用省电模式而减小由第一晶体管326供应的操作电流。控制电路450可经配置以响应于启用省电模式而减小由第三晶体管426供应的操作电流。
图5是描绘半导体封装内的峰值电力管理的一个实例的图表500。图表500包含x轴502上的时间及y轴504上的操作电流。响应于总操作电流超过阈值电流而启用半导体封装的半导体裸片的省电模式。在此实例中，在506处指示阈值电流。线508指示在不启用峰值电力管理的情况下用于存储器阵列的编程操作(图6中所图解说明)的操作电流随时间变化的一个实例。线510指示在启用峰值电力管理的情况下用于存储器阵列的相同编程操作的操作电流随时间的变化。
如图表500中所展示，每当操作电流超过阈值电流，便启用省电模式且减小操作电流。在经启用状态中保持省电模式达预定义时间段。在一个实例中，所述预定义时间段是至少2μs。因此，在此实例中，当启用峰值电力管理时，峰值操作电流被减小约40％。然而，峰值电力管理可使完成例如图6中所图解说明的编程操作等操作的时间延长。
图6是描绘用于存储器装置的编程操作的峰值电力管理的一个实例的图表600。图表600包含x轴602上的时间及y轴604上的编程电压。线606指示在不启用峰值电力管理的情况下用于存储器阵列的编程操作的编程电压随时间变化的一个实例。线608指示在启用峰值电力管理的情况下用于存储器阵列的相同编程操作的编程电压随时间的变化。编程操作包含三个阶段，所述三个阶段包含在t0处开始的复位阶段(例如，播种)、在停用峰值电力管理的情况下在t1处且在启用峰值电力管理的情况下在t1′处开始的准备编程阶段(例如，Vpass斜升)，及在停用峰值电力管理的情况下在t2处且在启用峰值电力管理的情况下在t2′处开始的编程阶段(例如，Vpgm斜升)。如图表600中所展示，在启用峰值电力管理的情况下，编程操作可延长。
图7A到7D是图解说明用于管理半导体封装中的峰值电力的方法700的一个实例的流程图。在一个实例中，方法700可由先前分别参考图1到4所描述及所图解说明的半导体封装100、200、300或400实施。如图7A中所图解说明，在702处，方法700包含将第一操作电流供应到半导体封装的多个半导体裸片中的每一半导体裸片。在一个实例中，将第一操作电流供应到多个半导体裸片中的每一半导体裸片包括：将第一操作电流供应到多个半导体裸片中的每一半导体裸片的存储器阵列。在704处，方法700包含在多个半导体裸片中的每一半导体裸片内按缩小比例镜射供应到多个半导体裸片中的每一半导体裸片的第一操作电流。在706处，方法700包含在半导体封装的电流监测节点上将多个半导体裸片中的每一半导体裸片的经镜射第一操作电流求和。在一个实例中，将多个半导体裸片中的每一半导体裸片的经镜射第一操作电流求和包括：在半导体封装的电流监测节点上将多个半导体裸片中的每一半导体裸片的经镜射第一操作电流求和，使得电流监测节点指示供应到半导体封装的总操作电流。
如图7B中所图解说明，在708处，方法700可进一步包含在多个半导体裸片中的每一半导体裸片内将在电流监测节点上指示的总操作电流与参考值进行比较。在710处，方法700可进一步包含响应于在电流监测节点上指示的总操作电流超过参考值而在多个半导体裸片中的每一半导体裸片内启用省电模式。如图7C中所图解说明，在712处，方法700可进一步包含响应于在多个半导体裸片中的每一半导体裸片内启用省电模式，维持省电模式达至少预定义时间段。
如图7D中所图解说明，在714处，方法700可进一步包含将第二操作电流供应到半导体封装的多个半导体裸片中的每一半导体裸片。在716处，方法700可进一步包含在多个半导体裸片中的每一半导体裸片内按缩小比例镜射供应到多个半导体裸片中的每一半导体裸片的第二操作电流。在718处，方法700可进一步包含在半导体封装的电流监测节点上将多个半导体裸片中的每一半导体裸片的经镜射第一操作电流及经镜射第二操作电流求和。
图8是根据一实施例的作为第三设备(呈电子系统的形式)的一部分与第二设备(呈处理器830的形式)进行通信的第一设备(呈存储器装置800的形式)的简化框图。电子系统的一些实例包含个人计算机、平板计算机、数码相机、数字媒体播放器、数字记录器、游戏、器具、交通工具、无线装置、蜂窝式电话等等。处理器830(例如，存储器装置800外部的控制器)可为存储器控制器或其它外部主机装置。
存储器装置800可包含图4的存储器装置400的特征。存储器装置800包含电源电路802。电源电路802可包含图4中所图解说明的电路，所述电路包含用于峰值电力管理的第一电压调节器312、充电泵118、第二电压调节器412、比较器134及电流监测节点，如上文先前所描述。
存储器装置800包含在逻辑上布置成若干行及若干列的存储器单元阵列804。逻辑行的存储器单元通常耦合到相同存取线(通常称为字线)，而逻辑列的存储器单元通常选择性地耦合到相同数据线(通常称为位线)。单个存取线可与多于一个存储器单元逻辑行相关联，且单个数据线可与多于一个逻辑列相关联。存储器单元阵列804的至少一部分的存储器单元(图8中未展示)能够被编程到至少两个数据状态中的一者。
行解码电路808及列解码电路810经提供以解码地址信号。地址信号经接收及解码以存取存储器单元阵列804。存储器装置800还包含输入/输出(I/O)控制电路812以管理命令、地址及数据到存储器装置800的输入以及数据及状态信息从存储器装置800的输出。地址寄存器814与I/O控制电路812及行解码电路808以及列解码电路810通信以在进行解码之前锁存地址信号。命令寄存器824与I/O控制电路812及控制逻辑816通信以锁存传入命令。
内部控制器(例如，控制逻辑816)响应于命令而控制对存储器单元阵列804的存取且产生用于外部处理器830的状态信息，例如，控制逻辑816经配置以根据本文中所描述的实施例执行存取操作。控制逻辑816与行解码电路808及列解码电路810通信以响应于地址而控制行解码电路808及列解码电路810。
控制逻辑816还与高速缓冲存储器寄存器818通信。高速缓冲存储器寄存器818如控制逻辑816所引导而锁存传入或传出数据以在存储器单元阵列804正忙于分别写入或读取其它数据时暂时地存储数据。在编程操作(例如，写入操作)期间，将数据从高速缓冲存储器寄存器818传递到数据寄存器820以供传送到存储器单元阵列804；接着将来自I/O控制电路812的新数据锁存于高速缓冲存储器寄存器818中。在读取操作期间，将数据从高速缓冲存储器寄存器818传递到I/O控制电路812以供输出到外部处理器830；接着将新数据从数据寄存器820传递到高速缓冲存储器寄存器818。状态寄存器822与I/O控制电路812及控制逻辑816通信以锁存状态信息以供输出到处理器830。
存储器装置800经由控制链路832在控制逻辑816处从处理器830接收控制信号。所述控制信号可至少包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。取决于存储器装置800的性质，可经由控制链路832进一步接收额外控制信号(未展示)。存储器装置800经由多路复用输入/输出(I/O)总线834从处理器830接收命令信号(其表示命令)、地址信号(其表示地址)及数据信号(其表示数据)且经由I/O总线834将数据输出到处理器830。
举例来说，经由输入/输出(I/O)总线834的I/O引脚[7:0]在I/O控制电路812处接收命令并将所述命令写入到命令寄存器824中。经由总线834的输入/输出(I/O)引脚[7:0]在I/O控制电路812处接收地址并将所述地址写入到地址寄存器814中。经由8位装置的输入/输出(I/O)引脚[7:0]或16位装置的输入/输出(I/O)引脚[15:0]在I/O控制电路812处接收数据并将所述数据写入到高速缓冲存储器寄存器818中。随后将所述数据写入到数据寄存器820中以用于对存储器单元阵列804进行编程。对于另一实施例，可省略高速缓冲存储器寄存器818，且将数据直接写入到数据寄存器820中。还经由8位装置的输入/输出(I/O)引脚[7:0]或16位装置的输入/输出(I/O)引脚[15:0]输出数据。
所属领域的技术人员将了解，可提供额外电路及信号，且图8的存储器装置已经简化。应认识到，可能未必需要将参考图8所描述的各种块组件的功能性隔离以区分集成电路装置的组件或组件部分。举例来说，集成电路装置的单个组件或组件部分可适于执行图8的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图8的单个块组件的功能性。
另外，虽然根据用于各种信号的接收及输出的通俗惯例而描述特定I/O引脚，但应注意，可在各种实施例中使用I/O引脚的其它组合或数目。
图9A是NAND存储器阵列900A(例如，作为存储器单元阵列804的一部分)的示意图。存储器阵列900A包含存取线(例如字线9020到902N)及数据线(例如位线9040到904M)。字线902可以多对一关系耦合到全局存取线(例如，全局字线)，图9A中未展示。对于一些实施例，存储器阵列900A可形成于半导体上方，举例来说，所述半导体可被导电掺杂为具有一导电性类型，例如p型导电性以例如形成p阱或n型导电性以例如形成n阱。
存储器阵列900A可布置成若干行(各自对应于字线902)及若干列(各自对应于位线904)。每一列可包含串联耦合之存储器单元串，例如NAND串9060到906M中的一者。每一NAND串906可耦合到共用源极916且可包含存储器单元9080到908N。存储器单元908表示用于存储数据的非易失性存储器单元。每一NAND串906的存储器单元908可串联连接于选择晶体管910(例如，场效应晶体管)(例如选择晶体管9100到910M(例如，其可为源极选择晶体管，通常称为选择栅极源极)中的一者)与选择晶体管912(例如，场效应晶体管)(例如选择晶体管9120到912M(例如，其可为漏极选择晶体管，通常称为选择栅极漏极)中的一者)之间。选择晶体管9100到910M可共同耦合到选择线914(例如源极选择线)，且选择晶体管9120到912M可共同耦合到选择线915(例如漏极选择线)。
每一选择晶体管910的源极可连接到共用源极916。每一选择晶体管910的漏极可连接到对应NAND串906的存储器单元9080的源极。举例来说，选择晶体管9100的漏极可连接到对应NAND串9060的存储器单元9080的源极。因此，每一选择晶体管910可经配置以将对应NAND串906选择性地耦合到共用源极916。每一选择晶体管910的控制栅极可连接到选择线914。
每一选择晶体管912的漏极可针对对应NAND串906连接到位线904。举例来说，选择晶体管9120的漏极可针对对应NAND串9060连接到位线9040。每一选择晶体管912的源极可连接到对应NAND串906的存储器单元908N的漏极。举例来说，选择晶体管9120的源极可连接到对应NAND串9060的存储器单元908N的漏极。因此，每一选择晶体管912可经配置以将对应NAND串906选择性地耦合到对应位线904。每一选择晶体管912的控制栅极可连接到选择线915。
图9A中的存储器阵列可为准二维存储器阵列且可具有大体平面结构，例如，其中共用源极916、串906及位线904在基本上平行的平面中延伸。替代地，图9A中的存储器阵列可为三维存储器阵列，例如，其中串906可基本上垂直于含有共用源极916的平面且基本上垂直于含有位线904的平面而延伸，所述含有位线904的平面可基本上平行于所述含有共用源极916的平面。
存储器单元908的典型构造包含可确定单元的数据值(例如，经由阈值电压的改变)的数据存储结构934(例如，浮动栅极、电荷陷阱等)及控制栅极936，如图9A中所展示。存储器单元908可进一步具有经界定源极930及经界定漏极932。存储器单元908使其控制栅极936耦合到(且在一些情形中形成)字线902。
存储器单元908的列是耦合到给定位线904的一NAND串906或多个NAND串906。存储器单元908的行是共同耦合到给定字线902的存储器单元908。存储器单元908的行可以但不必包含共同耦合到给定字线902的所有存储器单元908。存储器单元908的行可通常划分成存储器单元908的物理页的一或多个群组，且存储器单元908的物理页通常包含共同耦合到给定字线902的每隔一个存储器单元908。举例来说，共同耦合到字线902N且选择性地耦合到偶数位线904(例如，位线9040、9042、9044等)的存储器单元908可为存储器单元908的一个物理页(例如，偶数存储器单元)，而共同耦合到字线902N且选择性地耦合到奇数位线904(例如，位线9041、9043、9045等)的存储器单元908可为存储器单元908的另一物理页(例如，奇数存储器单元)。尽管图9A中未明确描绘位线9043、9045，但从图显而易见存储器单元阵列900A的位线904可从位线9040连续编号到位线904M。共同耦合到给定字线902的存储器单元908的其它分组也可界定存储器单元908的物理页。对于某些存储器装置，共同耦合到给定字线的所有存储器单元可视为物理页。在单个读取操作期间读取或在编程操作期间编程的物理页(在一些实施例中，其仍可为整行)的一部分(例如，上部或下部页存储器单元)可视为逻辑页。
图9B是可用于参考图8所描述的类型的存储器中(例如，作为存储器单元阵列804的一部分)的存储器单元阵列900B的一部分的另一示意图。图9B中的相似编号的元件对应于关于图9A提供的说明。图9B提供三维NAND存储器阵列结构的一个实例的额外细节。三维NAND存储器阵列900B可并入有可包含半导体柱的垂直结构，其中柱的一部分可充当NAND串906的存储器单元的沟道区。NAND串906可各自通过选择晶体管912(例如，其可为漏极选择晶体管，通常称为选择栅极漏极)选择性地连接到位线9040到904M且通过选择晶体管910(例如，其可为源极选择晶体管，通常称为选择栅极源极)选择性地连接到共用源极916。多个NAND串906可选择性地连接到同一位线904。NAND串906的子集可通过偏置选择线9150到915L以选择性地激活各自位于NAND串906与位线904之间的特定选择晶体管912而连接到其相应位线904。选择晶体管910可通过偏置选择线914而激活。每一字线902可连接到存储器阵列900B的存储器单元的多个行。通过特定字线902彼此共同连接的存储器单元的行可统称为层级。
尽管结合NAND快闪存储器论述图9A到9B的实例，但本文中所描述的实施例不限于特定阵列架构或结构，且可包含其它结构(例如，交叉点存储器、DRAM等)及其它架构(例如，AND阵列、NOR阵列等)。
总结
尽管本文中已图解说明且描述了特定实施例，但所属领域的一般技术人员将了解，旨在实现相同目的的任何布置可替代所展示的特定实施例。所属领域的一般技术人员将明了实施例的许多更改形式。因此，本申请案打算涵盖实施例的任何更改形式或变化形式。

Claims (24)

1.一种半导体封装，其包括：
外部电力供应节点；
电流监测节点；及
多个半导体裸片，所述多个半导体裸片中的每一半导体裸片包括：
第一电路，其经配置以将第一操作电流从所述外部电力供应节点供应到所述半导体裸片；及
第二电路，其经配置以按缩小比例镜射所述第一操作电流且将所述经镜射第一操作电流输出到所述电流监测节点；
其中在所述电流监测节点上将来自所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和。
2.根据权利要求1所述的半导体封装，其中在所述电流监测节点上将来自所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和，使得所述电流监测节点指示供应到所述半导体封装的总操作电流。
3.根据权利要求2所述的半导体封装，其中所述多个半导体裸片中的每一半导体裸片进一步包括比较器，所述比较器经配置以响应于在所述电流监测节点上指示的所述总操作电流超过参考值而启用所述半导体裸片的省电模式。
4.根据权利要求1所述的半导体封装，其中所述多个半导体裸片中的每一半导体裸片进一步包括：
第三电路，其经配置以将第二操作电流从所述外部电力供应节点供应到所述半导体裸片；及
第四电路，其经配置以按所述缩小比例镜射所述第二操作电流且将所述经镜射第二操作电流输出到所述电流监测节点，
其中在所述电流监测节点上将来自所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流及所述经镜射第二操作电流求和。
5.根据权利要求1所述的半导体封装，其中所述第一电路包括用以供应所述第一操作电流的第一晶体管，所述第一晶体管具有第一宽度，且
其中所述第二电路包括直接电耦合到所述第一晶体管的第二晶体管，所述第二晶体管具有小于所述第一宽度的10％的第二宽度，使得所述缩小比例等于所述第二宽度除以所述第一宽度。
6.根据权利要求5所述的半导体封装，其中所述第一晶体管直接电耦合到所述外部电力供应节点，且
其中所述第二晶体管直接电耦合到所述外部电力供应节点。
7.根据权利要求1所述的半导体封装，其中所述缩小比例等于1/100。
8.根据权利要求1所述的半导体封装，其中所述多个半导体裸片中的每一半导体裸片的所述第一电路包括电压调节器。
9.一种存储器装置，其包括：
外部电力供应节点；
电流监测节点；及
多个半导体裸片，所述多个半导体裸片中的每一半导体裸片包括：
存储器阵列；
第一电压调节器，其经配置以将第一操作电流从所述外部电力供应节点供应到所述存储器阵列；及
第一电流镜，其经配置以按缩小比例镜射所述第一操作电流且将所述经镜射第一操作电流输出到所述电流监测节点；
其中在所述电流监测节点上将来自所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和，使得所述电流监测节点指示供应到所述存储器装置的总操作电流。
10.根据权利要求9所述的存储器装置，其中所述多个半导体裸片中的每一半导体裸片进一步包括比较器，所述比较器经配置以响应于在所述电流监测节点上指示的所述总操作电流超过参考值而启用所述半导体裸片的省电模式。
11.根据权利要求10所述的存储器装置，其中所述多个半导体裸片中的每一半导体裸片进一步包括充电泵，所述充电泵经配置以使由所述第一电压调节器供应的第一电压升压以便将第二电压供应到所述存储器阵列以进行读取、编程及擦除操作，
其中所述充电泵经配置以响应于启用所述省电模式而减小所述第一操作电流。
12.根据权利要求10所述的存储器装置，其中所述多个半导体裸片中的每一半导体裸片进一步包括电耦合到所述存储器阵列的控制电路，
其中所述控制电路经配置以响应于启用所述省电模式而减小所述第一操作电流。
13.根据权利要求9所述的存储器装置，其中所述多个半导体裸片中的每一半导体裸片进一步包括：
第二电压调节器，其经配置以将第二操作电流从所述外部电力供应节点供应到所述存储器阵列；及
第二电流镜，其经配置以按所述缩小比例镜射所述第二操作电流且将所述经镜射第二操作电流输出到所述电流监测节点，
其中在所述电流监测节点上将来自所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流及所述经镜射第二操作电流求和。
14.根据权利要求9所述的存储器装置，其中所述第一电压调节器包括用以供应所述第一操作电流的第一晶体管，所述第一晶体管具有第一宽度，且
其中所述第一电流镜包括直接电耦合到所述第一晶体管的第二晶体管，所述第二晶体管具有小于所述第一宽度的10％的第二宽度，使得所述缩小比例等于所述第二宽度除以所述第一宽度。
15.根据权利要求14所述的存储器装置，其中所述第一晶体管直接电耦合到所述外部电力供应节点，且
其中所述第二晶体管直接电耦合到所述外部电力供应节点。
16.根据权利要求9所述的存储器装置，其中所述多个半导体裸片中的每一半导体裸片进一步包括：
电阻，其电耦合到所述电流监测节点；及
比较器，其具有电耦合到所述电流监测节点的第一输入、电耦合到参考电压节点的第二输入及电耦合到省电启用信号节点的输出。
17.根据权利要求9所述的存储器装置，其中所述缩小比例等于1/100。
18.根据权利要求9所述的存储器装置，其中所述多个半导体裸片中的每一半导体裸片的所述存储器阵列包括NAND存储器阵列。
19.一种用于管理半导体封装中的峰值电力的方法，所述方法包括：
将第一操作电流供应到所述半导体封装的多个半导体裸片中的每一半导体裸片；
在所述多个半导体裸片中的每一半导体裸片内按缩小比例镜射供应到所述多个半导体裸片中的每一半导体裸片的所述第一操作电流；及
在所述半导体封装的电流监测节点上将所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和。
20.根据权利要求19所述的方法，其中将所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和包括：在所述半导体封装的所述电流监测节点上将所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流求和，使得所述电流监测节点指示供应到所述半导体封装的总操作电流。
21.根据权利要求20所述的方法，其进一步包括：
在所述多个半导体裸片中的每一半导体裸片内将在所述电流监测节点上指示的所述总操作电流与参考值进行比较；及
响应于在所述电流监测节点上指示的所述总操作电流超过所述参考值而在所述多个半导体裸片中的每一半导体裸片内启用省电模式。
22.根据权利要求21所述的方法，其进一步包括：
响应于在所述多个半导体裸片中的每一半导体裸片内启用所述省电模式，维持所述省电模式达至少预定义时间段。
23.根据权利要求19所述的方法，其进一步包括：
将第二操作电流供应到所述半导体封装的所述多个半导体裸片中的每一半导体裸片；
在所述多个半导体裸片中的每一半导体裸片内按所述缩小比例镜射供应到所述多个半导体裸片中的每一半导体裸片的所述第二操作电流；及
在所述半导体封装的所述电流监测节点上将所述多个半导体裸片中的每一半导体裸片的所述经镜射第一操作电流及所述经镜射第二操作电流求和。
24.根据权利要求19所述的方法，其中将第一操作电流供应到所述多个半导体裸片中的每一半导体裸片包括将第一操作电流供应到所述多个半导体裸片中的每一半导体裸片的存储器阵列。
CN202010241467.0A 2019-04-01 2020-03-31 存储器装置及半导体封装以及用于管理其中的峰值电力的方法 Active CN111798887B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/371,221 US10803962B1 (en) 2019-04-01 2019-04-01 Current monitoring in semiconductor packages
US16/371,221 2019-04-01

Publications (2)

Publication Number Publication Date
CN111798887A true CN111798887A (zh) 2020-10-20
CN111798887B CN111798887B (zh) 2024-05-28

Family

ID=72605996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010241467.0A Active CN111798887B (zh) 2019-04-01 2020-03-31 存储器装置及半导体封装以及用于管理其中的峰值电力的方法

Country Status (2)

Country Link
US (2) US10803962B1 (zh)
CN (1) CN111798887B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114579498A (zh) * 2020-12-02 2022-06-03 美光科技公司 跨多个存储器管芯封装的电力管理
US11928343B2 (en) 2020-12-02 2024-03-12 Micron Technology, Inc. Peak power management in a memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3953937A4 (en) * 2019-04-09 2022-12-14 Sunrise Memory Corporation QUASI-VOLATILE STORAGE DEVICE WITH BACK CHANNEL USE
CN117577152A (zh) * 2020-11-26 2024-02-20 长江存储科技有限责任公司 用于多管芯操作的动态峰值功率管理
US11935602B2 (en) 2021-06-01 2024-03-19 Micron Technology, Inc. Power management

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079968A1 (en) * 2000-12-22 2002-06-27 Godfrey Paul J. Common mode output current control circuit and method
CN101183865A (zh) * 2006-11-13 2008-05-21 国际商业机器公司 芯片泄漏电流的检测和补偿的电路设备和方法
US20080239836A1 (en) * 2007-03-30 2008-10-02 Tyler Thorp Method for Managing Electrical Load of an Electronic Device
US20090261893A1 (en) * 2008-04-17 2009-10-22 Noriyasu Kumazaki Semiconductor device including cell transistor and cell capacitor
US20110235394A1 (en) * 2010-02-25 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor memory device
CN102484477A (zh) * 2009-08-27 2012-05-30 美光科技公司 裸片位置补偿
US20150058644A1 (en) * 2007-07-19 2015-02-26 Micron Technology, Inc. Systems, methods and devices for limiting current consumption upon power-up
CN105074832A (zh) * 2013-01-07 2015-11-18 美光科技公司 电力管理
US20160163396A1 (en) * 2014-12-09 2016-06-09 Micron Technology, Inc. Peak current contrl
US20170098469A1 (en) * 2015-10-02 2017-04-06 Samsung Electronics Co., Ltd. Semiconductor memory device capable of reducing peak current with respect to external power in multi-memory die structures
CN108008915A (zh) * 2016-10-27 2018-05-08 爱思开海力士有限公司 用于控制存储器装置的设备和方法
US20180241298A1 (en) * 2017-02-20 2018-08-23 Infineon Technologies Ag Driver circuit with current feedback

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830719B2 (en) * 2008-02-21 2010-11-09 Infineon Technologies Ag Power dependent memory access
JP6453553B2 (ja) * 2014-03-26 2019-01-16 株式会社メガチップス カレントミラー回路及びこれを用いた受信装置
US10042405B2 (en) * 2015-10-22 2018-08-07 Qualcomm Incorporated Adjusting source voltage based on stored information

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020079968A1 (en) * 2000-12-22 2002-06-27 Godfrey Paul J. Common mode output current control circuit and method
CN101183865A (zh) * 2006-11-13 2008-05-21 国际商业机器公司 芯片泄漏电流的检测和补偿的电路设备和方法
US20080239836A1 (en) * 2007-03-30 2008-10-02 Tyler Thorp Method for Managing Electrical Load of an Electronic Device
US20150058644A1 (en) * 2007-07-19 2015-02-26 Micron Technology, Inc. Systems, methods and devices for limiting current consumption upon power-up
US20090261893A1 (en) * 2008-04-17 2009-10-22 Noriyasu Kumazaki Semiconductor device including cell transistor and cell capacitor
CN102484477A (zh) * 2009-08-27 2012-05-30 美光科技公司 裸片位置补偿
US20110235394A1 (en) * 2010-02-25 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor memory device
CN105074832A (zh) * 2013-01-07 2015-11-18 美光科技公司 电力管理
US20160163396A1 (en) * 2014-12-09 2016-06-09 Micron Technology, Inc. Peak current contrl
US20170098469A1 (en) * 2015-10-02 2017-04-06 Samsung Electronics Co., Ltd. Semiconductor memory device capable of reducing peak current with respect to external power in multi-memory die structures
CN108008915A (zh) * 2016-10-27 2018-05-08 爱思开海力士有限公司 用于控制存储器装置的设备和方法
US20180241298A1 (en) * 2017-02-20 2018-08-23 Infineon Technologies Ag Driver circuit with current feedback

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114579498A (zh) * 2020-12-02 2022-06-03 美光科技公司 跨多个存储器管芯封装的电力管理
CN114579498B (zh) * 2020-12-02 2024-01-12 美光科技公司 跨多个存储器管芯封装的电力管理
US11928343B2 (en) 2020-12-02 2024-03-12 Micron Technology, Inc. Peak power management in a memory device

Also Published As

Publication number Publication date
CN111798887B (zh) 2024-05-28
US11721400B2 (en) 2023-08-08
US10803962B1 (en) 2020-10-13
US20200312412A1 (en) 2020-10-01
US20200411120A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
CN111798887B (zh) 存储器装置及半导体封装以及用于管理其中的峰值电力的方法
US11017859B2 (en) Sequential write and sequential write verify in memory device
US9640271B2 (en) Low-dropout regulator peak current control
US11335415B2 (en) Memories having multiple voltage generation systems connected to a voltage regulator
US10553283B2 (en) Semiconductor storage device
US12020749B2 (en) Preventing parasitic current during program operations in memory
US11322209B2 (en) Memory devices including voltage generation systems
US11538529B2 (en) Adjusting voltage levels applied to a control gate of a string driver in a memory
CN112447243B (zh) 存储器及操作存储器的方法
CN110853692B (zh) 用于存储器装置在编程期间的操作的方法及存储器
US20240005997A1 (en) Semiconductor storage device
CN111354403A (zh) 读取存储器的存储器单元
US10790027B2 (en) Seed operation for memory devices
US8536908B2 (en) Apparatus and method for smart VCC trip point design for testability
CN115706520A (zh) 电压调节
US8981823B1 (en) Apparatus and method for smart VCC trip point design for testability

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant