CN108008915A - 用于控制存储器装置的设备和方法 - Google Patents

用于控制存储器装置的设备和方法 Download PDF

Info

Publication number
CN108008915A
CN108008915A CN201710962557.7A CN201710962557A CN108008915A CN 108008915 A CN108008915 A CN 108008915A CN 201710962557 A CN201710962557 A CN 201710962557A CN 108008915 A CN108008915 A CN 108008915A
Authority
CN
China
Prior art keywords
monitoring
storage arrangement
monitoring unit
data
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710962557.7A
Other languages
English (en)
Other versions
CN108008915B (zh
Inventor
金台勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108008915A publication Critical patent/CN108008915A/zh
Application granted granted Critical
Publication of CN108008915B publication Critical patent/CN108008915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种设备，其包括：存储器装置，其适于在写入模式中写入数据同时擦除多个存储器单元中的至少一个监测单元，并且在监测模式中通过供给监测电压来读取至少一个监测单元；以及控制器，其适于在监测模式中将用于读取至少一个监测单元的监测命令和地址信息传输到存储器装置，并且基于由存储器装置读取的至少一个监测单元的值来确定是否执行回收操作。

Description

用于控制存储器装置的设备和方法
相关申请的交叉引用
本申请要求于2016年10月27日提交的申请号为10-2016-0140863的韩国专利申请的优先权，其整体通过引用并入本文。
技术领域
本发明的示例性实施例涉及一种用于控制存储器装置的设备和方法，并且更特别地，涉及一种用于检测存储器装置的读取干扰的设备和方法。
背景技术
近来，计算机环境的范例转变至允许用户随时随地访问计算机系统的普适计算环境。由于该原因，诸如移动电话、数码相机和笔记本电脑等的便携式电子装置的使用快速增长。便携式电子装置通常采用使用存储器装置来存储数据的存储器系统。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。
由于数据存储装置不包括机械驱动单元，因此使用存储器装置的存储器系统具有优良的稳定性和耐久性。并且，使用存储器装置的存储器系统的优点在于它可以快速访问数据并消耗少量的功率。具有这种优点的存储器系统的非限制性示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)等。
存储器装置可能需要读取回收操作，以通过正常检查和由读取干扰引起的校正来防止不可纠正的错误。然而，存储器装置(例如，3D NAND)可能在每个字线处具有较大的读取干扰变化。在该情况下，存储器装置可能难以监测读取干扰的幅度(量)。当一个块超过预设的读取计数时，存储器装置可能被迫执行垃圾收集操作。
发明内容
各个实施例涉及一种能够在监测模式中使用监测电压来分析存储器装置中的读取压力量的设备和方法，存储器装置具有布置在存储器单元阵列的特定位置处的监测单元并且因此执行回收操作。
在实施例中，设备可以包括：存储器装置，其适于在写入模式中写入数据同时擦除多个存储器单元中的至少一个监测单元，并且在监测模式中读取至少一个监测单元；以及控制器，其适于在监测模式中将用于读取至少一个监测单元的监测命令和地址信息传输到存储器装置，并且基于由存储器装置读取的至少一个监测单元的值来确定是否执行回收操作。
在实施例中，设备可以包括：控制器，其适于在监测周期中传输监测命令和地址信息；以及存储器装置，其适于在写入模式中写入数据同时擦除多个存储器单元中的至少一个监测单元，当监测命令和地址信息被接收时，将监测电压供给到至少一个监测单元，对读取的监测单元的数量计数，并且当计数值超过阈值时，将失败信号传输到控制器。当失败信号被接收时，控制器可以将存储器装置的相应区域设置为回收区域。
在实施例中，存储器装置的控制方法可以包括：在写入模式中将写入命令、地址信息和数据传输到具有被设置成在特定位置处的一个或多个存储器单元的至少一个监测单元的存储器装置，数据被配置成擦除至少一个监测单元；以及执行监测模式。监测模式可以包括：在监测周期将监测区域的监测命令和地址信息传输到存储器装置；接收由供给到存储器装置中的监测区域的监测电压读取的至少一个监测单元的值；以及通过对在存储器装置中读取的至少一个监测单元中从擦除状态改变的监测单元的数量计数来确定读取干扰量。
在实施例中，提供一种存储器装置的操作方法，存储器装置包括存储器单元阵列，其中在特定位置处的存储器单元被设置成在擦除状态中写入的监测单元。操作方法可以包括：在监测周期接收监测命令和地址信息；当监测命令被接收时，将监测电压供给到对应于地址信息的区域的至少一个监测单元；读取至少一个监测单元的数据；以及当从擦除状态改变的监测单元的数量超过预设阈值时，传输用于回收相应区域的失败信号。
附图说明
通过参照附图的以下详细说明，本发明的以上和其它特征及优点对于本发明所属领域的技术人员将变得更加显而易见，其中：
图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图。
图2示出根据本发明的实施例的存储器系统中的存储器装置。
图3是示出根据本发明的实施例的存储器装置中的存储块的存储器单元阵列电路的图。
图4示出根据本发明的实施例的存储器系统中的存储器装置的结构。
图5A和图5B是示出根据实施例的存储器装置的读取压力的测量方法的图。
图6是示出根据实施例的存储器装置的配置的图。
图7是示出根据实施例的存储器系统中的读取干扰的搜索方法的图。
图8是示出根据实施例的存储器装置的数据写入方法的流程图。
图9是示出根据实施例的其中控制器控制存储器装置在监测模式中操作的方法的流程图。
图10是示出根据实施例的用于执行监测模式的存储器装置的操作的流程图。
图11是示出根据实施例的存储器装置的读取压力的另一测量方法的图。
图12是示出根据实施例的其中控制器测量存储器装置的读取压力的方法的流程图。
图13是示出根据实施例的其中存储器装置测量读取压力的方法的流程图。
图14至图19是示出根据本发明的实施例的包括存储器系统的数据处理系统的示例的框图。
具体实施方式
以下将参照附图更详细地描述各个实施例。然而，本发明可以以不同的形式体现并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向本领域技术人员完全传达本发明的范围。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。使用这些术语来将一个元件与另一元件区分。因此，在不脱离本发明的精神和范围的情况下，下文描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，在一些情况下，为了更清楚地示出实施例的各种元件，可能已经夸大了比例。例如，在附图中，为了便于说明，与实际尺寸和间隔相比，元件的尺寸和元件之间的间隔可能被夸大。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
当短语“......和......中的至少一个”在本文中与项目列表一起使用时，是指列表中的单个项目或列表中项目的任何组合。例如，“A、B和C中的至少一个”是指只有A、或只有B、或只有C、或A、B和C的任何组合。
本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定所述元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。
在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实践。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。
也注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的元件(也可被称为特征)可单独使用或与另一实施例的其它元件结合使用，除非另有明确说明。
在下文中，将参照附图详细地描述本发明的各个实施例。
图1是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。
参照图1，数据处理系统100可以包括操作地联接到存储器系统110的主机102。
主机102可以是包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪的非便携式电子装置的任何合适的电子装置。主机102可以包括至少一个OS(操作系统)，并且OS可以管理和控制主机102的总体功能和操作，并且还在主机102和使用数据处理系统100或存储器系统110的用户之间提供操作。OS可以支持对应于用户的使用目的和使用的功能和操作。例如，根据主机102的移动性，OS可以被划分为一般OS和移动OS。根据用户的环境，一般OS可以被划分为个人OS和企业OS。例如，被配置为支持向一般用户提供服务的功能的个人OS可以包括Windows和Chrome，并且被配置为保护和支持高性能的企业OS可以包括Windows服务器、Linux和Unix。此外，被配置为支持向用户提供移动服务的功能和系统的省电功能的移动OS可以包括安卓、iOS和WindowsMobile。主机102可以包括OS中的一个或多个。主机102可以执行OS以对存储器系统110执行对应于用户的请求的操作。
存储器系统110可以响应于主机102的请求来操作以存储用于主机102的数据。存储器系统110的非限制性示例可以包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可以包括嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)和微型MMC。SD卡可以包括迷你SD卡和微型SD卡。
存储器系统110可以由各种类型的存储装置来实施。包括在存储器系统110的存储装置的非限制性示例可以包括诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。闪速存储器可以具有3维(3D)堆叠结构。
存储器系统110可以包括存储器装置150和控制器130。存储器装置150可以存储用于主机120的数据，并且控制器130可以控制到存储器装置150中的数据存储。
控制器130和存储器装置150可以被集成到单个半导体装置中，其可以被包括在如上所例示的各种类型的存储器系统中。
存储器系统110的非限制性应用示例可以包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(DMB)播放器、3维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输/接收信息的装置、配置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理网络的各种电子装置中的一个、射频识别(RFID)装置或配置计算系统的各种部件中的一个。
存储器装置150可以是非易失性存储器装置，并且即使不供给电源，也可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，每个平面包括多个存储块152至156，存储块152至156的每一个可以包括多个页面，并且页面的每一个可以包括联接到字线的多个存储器单元。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可以包括全部经由内部总线操作地联接的主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、NAND闪存控制器(NFC)142和存储器144。
主机接口单元132可以被配置为处理主机102的命令和数据，并且可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动电路(IDE)。
ECC单元138可以检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ECC单元138可以通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC单元138可以输出例如错误校正成功/失败信号的信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138不能校正错误位，并且可以输出错误校正失败信号。
ECC单元138可以通过诸如低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、涡轮码、里德-所罗门(Reed-Solomon)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)等的编码调制执行错误校正操作。然而，ECC单元138不限于此。ECC单元138可以包括用于错误校正的所有电路、模块、系统或装置。
PMU 140可提供和管理用于控制器130的电源。
当存储器装置是NAND闪速存储器时，NFC 142是用于将控制器130和存储器装置150接口连接的存储器/存储接口的示例，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体地NAND闪速存储器时，NFC142可以在处理器134的控制下生成用于存储器装置150的控制信号并且处理待提供给存储器装置150的数据。NFC 142可以作为用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)来工作。具体地，NFC 142可以支持控制器130和存储器装置150之间的数据传送。当采用不同类型的存储器装置时，可以使用其它存储器/存储接口。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。。控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可以存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可以由易失性存储器来实施。例如，存储器144可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。存储器144可以被设置在控制器130的内部或外部。图1例示设置在控制器130内的存储器144。在实施例中，存储器144可以由具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器实施。
处理器134可以控制存储器系统110的总体操作。处理器134可以驱动固件以控制存储器系统110的总体操作。固件可以被称为闪存转换层(FTL)。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以在包括在存储器装置150中的多个存储块152至156中对其中在编程操作期间由于NAND闪速存储器的特征而发生编程失败的坏块执行检查的坏块管理操作。管理单元可以将坏块的编程失败数据写入新的存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可能降低存储器装置150的使用效率和存储器系统110的可靠性。因此，坏块管理操作需要被可靠性地执行。
图2是示出存储器装置150的示意图。
参照图2，存储器装置150可以包括多个存储块0至N-1，并且块0到N-1中的每一个可以包括例如2M个页面的多个页面，其数量可以根据电路设计而变化。包含在各个存储块0至N-1中的存储器单元可以是存储1位数据的单层单元(SLC)、存储2位数据的多层单元(MLC)、也被称为三层单元(TLC)的存储3位数据的MLC、也被称为四层单元(QLC)的存储4位数据的MLC、存储5位或更多位数据的MLC中的一个或多个。
图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。
参照图3，可以对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任意一个的存储块330可以包括联接到多个相应位线BL0至BLm-1的多个单元串340。每列的单元串340可以包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。在漏极选择晶体管DST和源极选择晶体管SST之间，多个存储器单元MC0至MCn-1可以串联联接。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可以由能够存储多个位的数据信息的MLC来实施。单元串340中的每一个可以电联接到多个位线BL0至BLm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线BL0，并且最后单元串联接到最后位线BLm-1。
虽然图3示出NAND闪速存储器单元，但是本发明不限于此方式。例如，注意的是，存储器单元可以是NOR闪速存储器单元，或者包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且，应注意的是，存储器装置可以是包括导电浮栅作为电荷存储层的闪速存储器装置或包括介电层作为电荷存储层的电荷撷取闪存(CTF)。
存储器装置150可以进一步包括电压供给单元310，其根据操作模式提供供给到字线的包括编程电压、读取电压和通过电压的字线电压。电压供给单元310的电压产生操作可以由控制电路(未示出)来控制。在控制电路的控制下，电压供给单元310可以选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且根据可能的需要将字线电压提供给所选择的字线和未选择的字线。
存储器装置150可以包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可以操作为用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可以根据待存储在存储器单元阵列中的数据来操作为用于驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据并且根据接收的数据来驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可以包括多个锁存器(未示出)。
图4是示出存储器装置150的示例性3D结构的示意图。
存储器150可以由2D或3D存储器装置来实施。具体地，如图4所示，存储器装置150可以由具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可以包括各自具有3D结构(或竖直结构)的多个存储块BLK0至BLKN-1。
诸如闪速存储器装置的非易失性存储器装置可以执行读取回收操作，以通过由读取干扰引起的装置的ECC(错误校正码)来防止不可校正的错误。读取回收操作可以包括将被错误校正的数据物理传送并存储到存储器装置的另一存储器区域中，例如存储器装置的不同页面。然而，存储器装置(例如，3D NAND)可能具有存在于每个字线中的读取干扰变化，这可能使得难以监测读取干扰的量。因此，当装置的一个块的读取计数超过预设的读取计数时，可能需要对该装置执行垃圾收集。根据实施例的存储器装置可以包括设备并且可以执行以下方法：在块中设置监测单元区域，并且当块的读取计数达到预设值时，检查监测单元中的至少一些，以测量存储器装置的读取压力水平。此外，根据实施例的存储器装置可以包括设备并且可以执行以下方法：在块中设置监测单元区域，并且当读取干扰的量达到预设值或读取失败的数量达到预设计数时，检查监测单元中的至少一些，以测量存储器装置的读取压力水平。存储器装置然后可以基于存储器装置的测量的读取压力水平来确定是否执行读取回收操作。
例如NAND闪速存储器的非易失性存储器装置可以基于页面来写入或读取数据，并且基于块来擦除数据。可以基于页面或块来执行存储器装置的回收操作。在实施例中，控制器可以将监测读取命令和地址信息传输到存储器装置，以检测存储器装置中的读取干扰的量。在监测模式中传输到存储器装置的地址信息可以包括页面地址或块地址。在以下描述中，由控制器传输到存储器装置的地址信息将被称为块地址信息。块地址信息可以包括用于指定存储器装置的特定页面区域的地址或用于指定存储器装置的特定块区域的地址。即，本实施例中的术语“块地址信息”可以用作包括页面地址或块地址的术语。
图5A和图5B是示出根据实施例的存储器装置中的读取压力的测量方法的图。图5A是示出产生读取压力之前的状态的图，并且图5B是示出产生读取压力之后的状态的图。
参照图5A和图5B，位于存储器装置的每个字线中的特定位置处的单元(即，位)可以被设置成用于监测读取干扰的监测单元511。存储器装置可以对应于图1的存储器装置150。如图5A所示，当在数据写入模式或编程模式中写入数据时，存储器装置可以将监测单元保持在擦除状态，使得监测单元不被编程。在以下描述中，写入和编程将被描述为具有相同含义的术语。在读取压力之前监测单元的电荷分布可以由511表示。在执行写入模式之后，存储器装置可以执行读取操作。当执行读取操作时，控制器或存储器装置可以对读取块中的读取操作的数量计数。控制器可对应于图1的控制器130。如图5B所示，当读取计数增加时，监测单元的电荷分布可以被改变。例如，由图5A的附图标记511表示的监测单元的电荷分布可以改变为图5B中的电荷分布561和563。
控制器或存储器装置可以在特定的读取周期中执行监测模式，并且在监测电压电平处读取监测单元以监测读取干扰。根据实施例，可以在读取计数值变为预设计数值的时间点处执行监测模式。根据另一实施例，当感测的读取失败的数量等于或大于预设数量时，可以执行监测模式。例如，硬擦除验证(HEV)电压551可以被设置成用于感测干扰的监测电压。监测电压(例如，HEV电压)551可以用于检查被擦除编程的监测单元的状态。当控制器将用于监测读取干扰量的监测读取命令和块地址信息传输到存储器装置时，存储器装置可以将HEV电压供给到存储器单元，并且通过读取相应块的监测单元来测量读取干扰量。可选地，存储器装置可以将监测单元的读取信息传输到控制器，并且控制器可以通过分析监测单元的变化来测量读取干扰量。
在实施例中，假设监测单元被保持在擦除状态并且擦除电平被设置为1(即逻辑1)。在图5A的情况下，当供给HEV电压时，存储器装置可以将所有监测单元的值感测为1(即，擦除状态)。然后，当引起读取压力时，监测单元的电荷分布可以如图5B所示被改变。在监测模式中，当存储器装置将HEV电压(即，监测电压)551供给到监测单元时，具有电荷分布561的监测单元可以被感测为1，并且具有电荷分布563的监测单元可以被感测为0。即，在监测模式中存储器装置可以基于监测电压(例如，用于读取干扰监测的HEV电平)通过读取监测单元来检查监测单元的状态。例如，存储器装置可以执行电流感测计数器(CSC)检查。当检查结果指示读取为0的监测单元的数量等于或大于具体数量时，存储器装置可以确定读取干扰量超过预设阈值，并且因此将相应块指定为回收块。
图6是示出根据实施例的存储器装置的配置的图。
参照图6，存储器装置150可以包括控制逻辑610、电压供给单元620、行解码器630、存储器单元阵列640、列解码器650和编程/读取电路660。
存储器单元阵列640可以对应于图3的存储块330。存储器单元阵列640可以包括分别联接到位线BL0至BLm-1的多个单元串。在实施例中，位线BL0至BLm-1中的一个或多个位线可以被设置成具有布置在其中的监测单元的位线。例如，布置各个字线的最后单元的最后位线(或单元串)BLm-1可以被设置成监测单元串。
行解码器630可以通过字线WL联接到存储器单元阵列640，并且响应于行地址X_ADDR来选择字线WL中的一个或多个。列解码器650可以通过位线BL联接到存储器单元阵列640，并且响应于列地址Y_ADDR选择位线BL中的一个或多个。在监测模式中列解码器650可以选择与监测单元联接的位线。
编程/读取电路660可以对应于图3的读取/写入电路320。编程/读取电路660可以包括用于感测联接到监测单元串(例如，BLm-1)的监测单元的电流的电流感测计数器(CSC)。在监测模式期间，编程/读取电路660可以通过感测监测单元的电流来对监测单元串的监测单元的状态(例如，擦除状态)计数并且输出通过信号或失败信号。例如，在监测模式中，当CSC值超过预设阈值时，编程/读取电路660可以输出失败信号。否则，编程/读取电路660可以输出通过信号。
电压供给单元620可以对应于图3的电压供给单元310。在监测模式下，电压供给单元620可以将用于测量读取干扰量的监测电压(例如，HEV电压)供给到存储器单元阵列640。
控制逻辑610可以基于从控制器130接收的命令CMD、地址ADDR和控制信号CTRL来输出用于将数据编程到存储器单元阵列640或从存储器单元阵列640读取数据的控制信号和地址信号。控制逻辑610可以包括对存储器单元的读取操作的数量计数的读取计数器。读取计数器可以对存储器单元阵列640的块或页面的读取操作的数量计数。控制逻辑610可以将读取计数器的值转换为数据，并将数据传输到控制器130。可选地，读取计数器可以被包括在控制器130中。
根据实施例，存储器装置(例如，图1的存储器装置150)可以包括3D NAND闪速存储器。
存储器单元阵列640可以包括多个存储块BLK1至BLKz。存储块的每一个可以具有3D结构(或竖直结构)。在具有2D结构(或水平结构)的存储块中，存储器单元可以被形成在相对于衬底的水平方向上。另一方面，具有3D结构的存储块可以包括在相对于衬底的竖直方向上形成的存储器单元，并且存储块中的每一个可以用作(subject as)闪速存储器装置的擦除操作的单元。例如，可以通过在相对于衬底的竖直方向上堆叠多个层并且形成通过层的通道孔来制造3D闪速存储器。
3D闪速存储器中的存储块中的每一个可以包括连接在位线和共源线CSL之间的NAND串。NAND串的每一个可以包括漏极选择晶体管DST、多个存储器单元和源极选择晶体管SST。源极选择晶体管SST可以联接到漏极选择线，多个存储器单元可以联接到相应字线，源极选择晶体管SST可以联接到源极选择线，漏极选择晶体管DST可以联接到位线BL，并且源极选择晶体管SST可以联接到共源线。
处于相同电平的字线可以共同联接，并且源极选择线和漏极选择线可以彼此隔离。当联接到一个字线并且属于多个NAND串的存储器单元(或页面)被编程时，相应字线WL和相应选择线DSL和SSL可以被选择。在实施例中，位线(例如，图3的位线BL0至BLm-1)中的一个或多个位线可以被设置成具有布置在其中的监测单元的位线。例如，其中布置各个字线的最后单元的最后位线(即，单元串)BLm-1可以被设置成监测单元串。在实施例中，在编程模式(即，写入模式)中存储器系统可以将监测单元的位线编程为非编程状态(例如，擦除状态)。
在实施例中，当接收写入命令和地址时，控制逻辑610可以编程数据，同时保持监测单元处于擦除状态。监测单元可以位于存储器单元阵列640的监测单元串(位线)处。
在实施例中，当接收监测模式命令地址时，控制逻辑610可以控制电压供给单元620将监测电压供给到存储器单元阵列640，通过列解码器650选择监测单元串，并且将从选择的监测单元读取的信号传输到控制器130。
在实施例中，当接收监测模式命令和地址时，控制逻辑610可以控制电压供给单元620将监测电压供给到存储器单元阵列640，通过列解码器650选择监测单元串，并且对状态被改变的监测单元(在非擦除状态中的监测单元)的数量计数。当状态被改变的监测单元的数量超过预设值时，控制逻辑610可以产生失败信号并且将失败信号传输到控制器130。否则，控制逻辑610可以产生通过信号并且将通过信号传输到控制器130。
在实施例中，控制器130可以将写入命令、地址信息和数据传输到存储器装置150。在写入模式中传输的数据可以包括待被写入存储器装置150的监测单元的位置的擦除数据。例如，监测单元串可以对应于字线的最后单元的位置，并且最后的位线(例如，图3中的BLm-1)可以用作监测单元串。当在写入模式中将数据传输到存储器装置140时，控制器130可以设置待写入存储器装置140的监测单元串的数据，并且将该数据作为擦除数据来传输。此外，在读取模式中，控制器130可以从接收自存储器装置150的读取数据中将从监测单元串读取的数据移除。
在实施例中，控制器130可以在特定的读取周期中将监测读取命令和地址信息传输到存储器装置150。特定的读取周期可以被设置成读取计数值达到预设计数的时间点。
在实施例中，在将监测读取命令和地址信息传输到存储器装置150之后，控制器130可以检查从存储器装置150传输的监测单元的状态，并且确定是否执行回收操作。例如，控制器130可以对从擦除状态改变的监测单元的数量计数。当计数值超过预设值时，控制器130可以回收存储器装置150的相应块。
在实施例中，在将监测读取命令和地址信息传输到存储器装置150之后，控制器130可以根据从存储器装置150传输的读取压力结果来确定是否执行回收操作。例如，当存储器装置150在监测模式中传输失败信号时，控制器130可以回收存储器装置150的相应块。
图7是示出根据实施例的存储器系统中的读取干扰的搜索方法的图。
参照图7，在步骤711中，控制器130可以进入用于将数据写入存储器装置150的写入模式。在步骤713中，在写入模式中，控制器130可以将写入命令WR CMD、地址ADDR和数据DATA传输到存储器装置150。在步骤715中，存储器装置150可以根据写入命令和地址信息在存储器单元阵列640中选择读取偏置电压和区域，并且将数据写入选择的区域。在步骤715中，存储器装置150可以将擦除数据写入监测单元所在的特定位线(即，列单元串)。例如，字线的最后单元(例如，图3的位线BLm-1)可以被设置成监测单元。数据可以基于页面地址信息被存储在页面上。
在写入模式中擦除存储器件150的监视单元的操作可由控制器130执行或由存储器件150执行。在前种方法中，控制器130可以识别设置在存储器装置150中的监测单元的位置。根据编程模式，控制器130可以将地址信息和数据传输到存储器装置150。在此时，控制器130可以将传输的数据序列的部分数据设置为擦除值，部分数据被写入到监测单元的位置。即，从控制器130传输到存储器装置150的数据可以具有其中擦除值被插入监测单元位置中的数据序列。当通过前种方法写入数据时，控制器130可以忽略在读取模式中从监测单元读取的数据。即，控制器130可以通过从存储器装置150读取的数据中移除从监测单元读取的数据来重新配置数据序列。
根据后种方法，在写入模式中，可能没有数据被写入监测单元所在的位线(即，单元串)。在编程模式中，存储器装置可以写入数据，而不选择监测单元所在的位线。因此，联接到位于特定位置的位线的监测单元可以保持擦除状态。在读取模式中，存储器装置可以读取除了联接监测单元的位线之外的位线的数据，并且输出读取数据。
在步骤751中，控制器130可以执行监测模式。监测模式可以包括用于检测存储器装置150中的读取干扰的量的操作模式。可以在特定周期执行监测模式。特定周期可以被设置成读取计数超过预设计数的时间点。在步骤753中，当读取计数器的值超过预设计数或从存储器装置150传输的读取计数数据超过预设值时，控制器130可以将监测读取命令RD CMD和地址信息ADDR传输到存储器装置150。地址信息可以包括其中读取计数超过预设值的块的地址信息。当监测读取命令和地址信息被接收时，存储器装置150可以基于地址信息来选择存储器单元阵列640的相应块，并且根据监测读取命令将监测电压(例如，HEV电压)供给到存储器单元阵列640。在步骤755中，存储器装置150可以读取在特定位置处的监测单元。例如，存储器装置150可以根据HEV电压来感测被联接到特定位线的监测单元的电流。例如，当即使在写入模式中监测单元的值被写入为“1”(擦除值)，在监测模式中监测单元的值被读取为“0”时，这可指示发生了读取干扰变化。
当监测读取命令和地址信息被接收时，存储器装置150可以将HEV电压供给到存储器单元阵列640的选择的块区，选择存储器单元阵列640的监测单元串(例如，最后位线)，并且读取监测单元的值。在步骤757中，存储器装置150可以将监测单元的读取值传输到控制器130。在步骤759中，控制器130可以分析从存储器装置150传输的监测单元的值。在步骤761中，根据分析结果，控制器130可以确定是否回收相应块。例如，控制器130可以对擦除状态改变(例如，从1变为0)的监测单元的数量计数。当计数值超过预设阈值时，控制器130可将相应块设置为回收块。另一方面，当计数值小于阈值时，控制器130可以等待下一个周期。
图8是示出根据本发明的实施例的存储器装置150的数据写入方法的流程图。
参照图8，在步骤811中，当从控制器130接收写入命令、地址和数据时，存储器装置150可以识别写入命令、地址和数据，并且可以进入写入模式以执行数据写入操作。在步骤813中，当执行数据写入操作时，存储器装置150可以检查数据被写入的位置是否对应于监测单元位置。在步骤815中，当确定写入位置对应于监测单元位置时，存储器装置150可以保持擦除状态，而不在相应的单元位置处执行数据写入操作。另一方面，当确定写入位置不对应于监测单元位置时，存储器装置150可以在步骤813中识别写入位置不对应于监测单元位置，并且可以在步骤817中将数据写入相应的单元位置。存储器装置150可以执行将数据写入到存储器单元并且将监测单元保持在擦除状态的写入操作，同时重复从步骤813到步骤817的操作。在步骤819中，当写入操作完成时，存储器装置150可以识别写入操作的完成并且结束写入模式。当确定写入操作完成时，存储器装置150可以结束上述数据写入方法。当确定写入操作未完成时，存储器装置150可以进行到步骤813。当在步骤811中确定当前模式不是写入模式时，存储器装置150可以在步骤851中执行相应操作。在步骤851中，存储器装置150可以执行诸如数据读取模式或擦除模式的操作。
图8示出分析存储器装置150中的监测单元的位置的示例性操作。然而，在本实施例的变形中，存储器装置150可以将在写入模式中接收的数据仅存储到存储器单元阵列640中。在该情况下，控制器130可以识别设置在存储器装置150中的监测单元的位置。当将写入数据传输到存储器装置150时，控制器130可以预先设置待写入监测单元的位置的数据(即，擦除数据)。即，当传输地址信息和数据时，控制器130可以重新配置数据序列，使得擦除数据可以被插入到监测单元的位置中，并且将包含擦除数据的数据序列传输到存储器装置150。此外，存储器装置150可以基于地址信息将在写入模式中接收的数据仅存储到存储器单元阵列640中。然后，在读取模式中，控制器130可以移除从监测单元位置读取的数据，并且然后将数据传输到主机。
图9是示出根据本发明的实施例的其中控制器130控制存储器装置150在监测模式中操作的方法的流程图。
参照图9，在步骤911中，控制器130可以检查读取计数器的值，并且确定何时执行监测模式，即，是否进入监测周期。控制器130可以对具有超过预设计数的读取计数器值的一个或多个块执行监测模式。可以通过控制器130执行读取计数器，或者可以从存储器装置150接收读取计数器的数据。当确定其是执行监测模式的周期时，控制器130可以在步骤911中识别监测周期以执行监测模式，并且在步骤913中将块的监测读取命令和地址信息传输到存储器装置150。
然后，在步骤915中，当从存储器装置150传输监测单元的读取信息时，控制器130可以接收读取信息，即，可以接收监测单元数据。然后，在步骤917中，控制器130可以分析接收的数据。分析可以包括对擦除状态被改变的监测单元的数量计数。然后，在步骤919中，控制器130可以确定计数值是否超过阈值。在步骤921中，当确定计数值超过预设阈值时，控制器130可将相应块设置为回收块。另一方面，当计数值小于阈值时，控制器130可以在步骤919中识别计数值小于阈值，并且在步骤951中执行相应功能。
图10是示出根据本发明的实施例的执行监测模式的存储器装置150的操作的流程图。
参照图10，当从控制器130接收监测读取命令(和地址信息)时，存储器装置150可以在步骤1011中识别监测读取命令和相关接收的地址信息，并且在步骤1013中将监测电压(例如，HEV电压)供给到存储器单元阵列640的相应块。存储器装置150可以在步骤1015中读取联接到相应块的特定位线的监测单元的值，并且在步骤1017中将监测单元的读取数据传输到控制器130。此时，监测单元的读取数据可以根据读取压力水平而改变。
在写入模式中监测单元可以写入有擦除值。当HEV电压被供给作为监测电压，同时读取压力水平如图5A所示一样小时，监测单元可以被读取为具有擦除值(例如，“1”)。然后，其中如图5B所示的读取压力水平增加的区域中的监测单元的电荷分布可以被改变，并且当通过HEV电压执行读取操作时，监测单元的部分可以被读取为具有偏离擦除电平的值(例如，“0”)。当从控制器130接收监测读取命令和块地址信息时，存储器装置150可以选择相应位线，即布置在相应块的具体位置处的监测单元与其联接的列串，基于HEV电压读取选择的监测单元的值，并且将读取数据传输到控制器130。控制器130可以通过在由存储器装置150读取的监测单元中对处于非擦除状态的监测单元(例如，其读取值从1变为0的监测单元)的数量进行计数来确定读取干扰级别。然后，当读取干扰级别超过阈值时，控制器130可将相应块设置为回收块。
图11是示出根据本发明的实施例的用于测量存储器装置150的读取压力的另一方法的图。
参照图11，在写入模式中，当设置在存储器装置150的特定位置处的检测单元被保持为擦除状态时，控制器130和存储器装置150可以写入数据。为了将监测单元写入擦除状态中，控制器130可以重新配置数据序列，或者存储器装置150可以将数据写入除了监测单元的位置之外的区域。
控制器130可以在特定时间点处执行监测模式。可以在读取计数器的值超过预设值的时间点处执行监测模式。此外，可以在读取干扰被感测的时间点处执行监测模式。控制器130可以在步骤1111中开始监测模式，并且在步骤1113中将监测读取命令RD CMD和地址信息ADDR传输到存储器装置150。在步骤1115中，当执行监测读取命令时，存储器装置150可以选择对应于地址信息的块，并且将监测电压作为HEV电压供给到选择的块。存储器装置150可以在步骤1117中读取相应块中的监测单元的值，并且在步骤1119中通过执行监测单元的读取值的分析来生成读取压力检测结果。
存储器装置150可以包括电流感测计数器(CSC)。在监测模式中，存储器装置150可以将HEV电压供给到存储器单元阵列640的选择的块区域，并且编程/读取电路660可以感测被联接到存储器单元阵列640的监测单元串(例如，最后位线)的监测单元的值。CSC可以对其擦除状态被改变的监测单元的数量计数。因此，在步骤1119中，存储器装置150可以基于CSC的值检测读取压力水平(即，读取干扰)，并且比较计数值和阈值以产生用于确定是否执行回收操作的信号。例如，在步骤1121中，当感测的计数值超过阈值时，存储器装置150可以将失败信号传输到控制器130，并且当感测的计数值低于阈值时，存储器装置150可以将通过信号传输到控制器130。在步骤1123中，控制器130可以分析从存储器装置150接收的失败信号或通过信号。根据分析结果，控制器130可以确定是否回收相应块。例如，当接收失败信号时，控制器130可以将相应块设置为回收块，并且当接收通过信号时，控制器130可以等待下一个周期。
图12是示出根据本发明的实施例的其中控制器130测量存储器装置的读取压力的方法的流程图。
参照图12，在步骤1211中，当读取计数值变成等于预设值时，控制器130可以将该时间点识别为监测周期。然后，在步骤1213中，控制器130可以将监测读取命令和地址信息传输到存储器装置150。在接收监测读取命令时，存储器装置150可以读取监测单元并且将监测单元的监测结果信息传输到控制器130。在步骤1215中，控制器130可以接收监测结果信息。当在步骤1217中确定监测结果信息指示失败时，控制器130可以在步骤1219中将相应块设置为回收块。
当在步骤1217中确定监测结果信息指示通过时，控制器130可以进行到步骤1251以执行相应功能。
图13是示出根据本发明的实施例的其中存储器装置150测量读取压力的方法的流程图。
参照图13，当在步骤1311中识别接收监测读取命令时，存储器装置150可以在步骤1313中将监测电压(例如，HEV电压)供给到选择的块。在步骤1315中，存储器装置150可以选择所选择的块的监测单元，并且读取所选择的监测单元的值。存储器装置150可以包括能够感测和对监测单元的电流计数的电流感测计数器(CSC)。在步骤1315中，存储器装置150可以通过CSC通过对擦除状态被改变的监测单元的数量计数来检测读取干扰级别。在步骤1317中，存储器装置150可以比较CSC的计数值与预设阈值，并且设置相应块的失败信号或通过信号。在步骤1319中，当确定CSC的计数值超过阈值时，存储器装置150可以将失败信号传输或输出到控制器130。另一发面，在步骤1321中，当确定CSC的计数值小于阈值时，存储器装置150可以产生通过信号并且将通过信号传输或输出到控制器130。
根据实施例，用于控制存储器装置的设备和方法可以在写入模式中将处于存储器装置150的特定位置处的位(即，监测单元)编程到擦除状态，使得数据不被写入到监测单元。设备和方法可以在监测周期将监测单元读取为监测电压(例如，用于读取干扰监测的HEV电压)，并且对其状态从擦除电平改变为另一电平的监测单元的数量计数。当计数值超过预设值时，设备和方法可以确定读取干扰量是危险的，并回收相应块。根据实施例，设备和方法可以通过一次性读取操作来读取监测单元的值，并且检测存储器装置的读取干扰量。
存储器装置150可以将监测单元的位置设置为存储器单元阵列640的特定位置(例如，位于特定位置的位线)。在写入模式中控制器130或存储器装置150需要执行用于将监测单元编程为擦除数据的操作。在另一实施例中，可以使用修复单元(或冗余单元)。不具有编程在其中的数据的修复单元可以保持擦除状态。在写入模式中控制器130和存储器装置150可以将数据写入到正常的存储器单元，并且在监测周期读取修复单元的值，以便检测读取干扰量。即，当根据图7至图13的方法检测存储器装置150的读取干扰量时，控制器130和存储器装置150可以通过读取修复单元的值而不是读取监测单元的值来检测读取干扰量。
此外，诸如3D NAND的非易失性存储器装置可能具有在每个擦除/写入(EW)周期不同的读取干扰量。因此，当存储器装置中的监测单元的位置未被固定到特定位置而是被可变地施加时，可以检测读取干扰量，而不管EW压力。
根据实施例，存储器装置的控制设备和方法可以使用监测电压(例如，擦除的串的HEV电压)通过读取安装在诸如3D NAND闪存的非易失性存储器装置中的监测单元来检测读取干扰级别，并且基于检测的读取干扰级别来确定是否执行回收操作。例如，3D NAND闪速存储器的缺点在于，其在突然断电(SPO)和读取压力的组合的测试期间不能频繁地存储读取计数。然而，根据本发明的实施例的用于控制存储器装置的设备和方法可以通过一次性读取操作来确定读取压力水平，从而去除上述缺点。
在下文中，根据本发明的各个实施例，将参照图14至图19详细描述采用存储器系统的电子装置。
图14是示出根据本发明的实施例的包括存储器系统的数据处理系统的示例的图。具体地，图14示出根据本发明的实施例的采用存储器系统的存储卡系统6100。
现在参照图14，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
存储器控制器6120可以与存储器装置6130可操作地连接。存储器控制器6120可以访问存储器装置6130以控制存储器装置6130的操作。例如，存储器控制器6120可以控制存储器装置6130的读取操作、写入操作、编程操作和擦除操作。存储器控制器6120可以经由连接器6110提供存储器装置6130和主机(未示出)之间的接口。存储器控制器6120可以驱动用于控制存储器装置6130的固件。
存储器控制器6120可以对应于以上参照图1描述的存储器系统110的控制器130，并且存储器装置6130可以对应于以上参照图1描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和错误校正单元的部件。
存储器控制器6120可以通过连接器6110与例如以上参照图1所描述的主机102的外部装置通信。例如，如以上参照图1描述的，存储器控制器6120可以被配置为通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电路(IDE)、火线、通用闪速存储器(UFS)、无线保真(WI-FI)和蓝牙。存储器系统和数据处理系统可以应用于例如移动电子设备的有线和/或无线电子设备。
存储器装置6130可以是易失性存储器(NVM)。例如，存储器装置6130可以有诸如例如以下的各种非易失性存储器装置中的一种来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁阻RAM(STT-MRAM)。
存储器控制器6120和存储器装置6130可以被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以通过集成到单个半导体装置中来形成固态驱动器(SSD)。并且，存储器控制器6120和存储器装置6130可以构造诸如以下的存储卡：PC卡(例如，个人计算机存储卡国际协会(PCMCIA))、标准闪存卡(CF)、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)和通用闪速存储器(UFS)。
图15是示出根据本发明的实施例的包括存储器系统的数据处理系统6200的另一示例的图。
参照图15，数据处理系统6200可以包括通过至少一个非易失性存储器(NVM)来实施的存储器装置6230和控制存储器装置6230的存储器控制器6220。如以上参照图1描述的，数据处理系统6200可以是诸如存储卡(例如，CF、SD或微型SD)的存储介质。存储器装置6230可以对应于以上参照图1描述的存储器系统110中的存储器装置150。存储器控制器6220可以对应于以上参照图1描述的存储器系统110中的控制器130。
存储器控制器6220可以响应于从主机6210接收的命令来控制对存储器装置6230的包括读取操作、写入操作和擦除操作的操作。存储器控制器6220可以包括全部经由内部总线电联接的中央处理单元(CPU)6221、作为缓冲存储器的随机存取存储器(RAM)6222、错误校正码(ECC)电路6223、主机接口6224和作为存储器接口6225的NVM接口中的至少一个。
CPU 6221可以控制对存储器装置6230的例如读取、写入、文件系统管理、坏页面管理等的操作。RAM 6222可以根据CPU6221的控制来操作，并且可以用作工作存储器、缓冲存储器或高速缓冲存储器等。在RAM 6222用作工作存储器的情况下，由CPU 6221处理的数据被临时存储在RAM 6222中。在RAM 6222用作缓冲存储器的情况下，RAM 6222可以用于将缓冲待从主机6210传输到存储器装置6230或待从存储器装置6230传输到主机6210的数据。在RAM 6222用作高速缓冲存储器的情况下，RAM 6222可以用于使得具有低速的存储器装置6230以高速操作。
ECC电路6223可以对应于以上参照图1描述的控制器130的ECC单元138。如以上参照图1描述的，ECC电路6223可以生成用于校正从存储器装置6230接收的数据中的失败位或错误位的错误校正码(ECC)。ECC电路6223可以对待提供给存储器装置6230的数据执行错误校正编码，并且可以生成添加有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置6230中。ECC电路6223可以对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可以通过使用奇偶校验位来校正错误。例如，如以上参照图1描述的，ECC电路6223可以通过使用诸如以下的各种编码调制中的一种来校正错误：低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、涡轮码、里德-所罗门(RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)和分组编码调制(BCM)。
存储器控制器6220可以通过主机接口6224将数据传输到主机6210并且从主机6210接收数据，并且通过NVM接口6225将数据传输到存储器装置6230并且从存储器装置6230接收数据。主机接口6224可以通过诸如以下的各种接口协议中的至少一种与主机6210连接：并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机系统接口(SCSI)、通用串行总线(USB)、高速外围组件互联(PCIe)或NAND接口。进一步地，当诸如无线保真(WI-FI)或长期演进(LTE)的无线通信功能或移动通信协议被实施时，存储器控制器6220可以通过与诸如主机6210或除主机6210之外的另一外部装置的外部装置连接来传输和接收数据。具体地，因为存储器控制器6220被配置为通过各种通信协议中的至少一种与外部装置通信，所以根据本实施例的存储器系统和数据处理系统可以应用于例如移动电子设备的有线/无线电子设备。
图16是示出根据本发明的实施例的包括存储器系统的数据处理系统的另一示例的图。例如，在图16中，示出采用存储器系统的固态驱动器(SSD)6300。
参照图16，SSD 6300可以包括存储器装置6340和控制器6320，其中存储器装置6340可以包括多个非易失性存储器NVM。控制器6320可以对应于以上参照图1描述的存储器系统110中的控制器130。存储器装置6340可以对应于以上参照图1描述的存储器系统110中的存储器装置150。
控制器6320可以通过多个通道CH1、CH2、CH3、......和CHi与存储器装置6340连接。控制器6320可以包括经由内部总线联接的处理器6321、缓冲存储器6325、错误校正码(ECC)电路6322、主机接口6324和作为存储器接口的非易失性存储器(NVM)接口6326。
缓冲存储器6325可临时存储从主机6310接收的数据或从包括在存储器装置6340中的多个非易失性存储器NVM接收的数据，或临时存储多个非易失性存储器NVM的元数据。例如，元数据可以包括包含映射表的映射数据。缓冲存储器6325可以利用诸如但不限于动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率(DDR)SDRAM、低功率双倍数据速率(LPDDR)SDRAM和图形随机存取存储器(GRAM)的易失性存储器或诸如但不限于铁电随机存取存储器(FRAM)、电阻式随机存取存储器(ReRAM)、自旋转移力矩磁性随机存取存储器(STT-MRAM)和相变随机存取存储器(PRAM)的非易失性存储器来实施。为了便于解释，虽然在图10中示出缓冲存储器6325被设置在控制器6320内部，但是应当注意的是，缓冲存储器6325可以被设置在控制器6320外部。
ECC电路6322可以在编程操作期间计算将被编程在存储器装置6340中的数据的错误校正码值，在读取操作中基于错误校正码值对从存储器装置6340读取的数据执行错误校正操作，并且在对失败数据的恢复操作中对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可以提供关于例如主机6310的外部装置的接口功能。非易失性存储器接口6326可以提供关于通过多个通道CH1、CH2、CH3、......和Chi被连接的存储器装置6340的接口功能。
在实施例中，独立磁盘冗余阵列(RAID)系统被设置为包括多个SSD 6300的系统。每个SSD 6300可以采用以上参照图1描述的存储器系统110。在RAID系统中可以包括多个SSD 6300和用于控制多个SSD6300的RAID控制器。在通过从主机6310接收写入命令来执行编程操作的情况下，RAID控制器可以响应于从主机6310接收的写入命令的RAID级别信息在多个RAID级别(例如，多个SSD 6300)中选择至少一个存储器系统(例如，至少一个SSD6300)并且可以将对应于写入命令的数据输出到选择的SSD 6300。在通过从主机6310接收读取命令来执行读取操作的情况下，RAID控制器可以响应于从主机6310接收的写入命令的RAID级别信息在多个RAID级别(例如，多个SSD 6300)中选择至少一个存储器系统(例如，至少一个SSD 6300)并且可以将从选择的SSD 6300输出的数据提供给主机6310。
图17是示出根据本发明的实施例的包括存储器系统的数据处理系统的另一示例的图。例如，在图17中，示出嵌入式多媒体卡(eMMC)6400。
参照图17，eMMC 6400可以包括利用至少一个NAND闪速存储器实施的存储器装置6440和控制器6430。控制器6430可以对应于以上参照图1描述的存储器系统110中的控制器130。存储器装置6440可以对应于以上参照图1描述的存储器系统110中的存储器装置150。
控制器6430可以通过多个通道与存储器装置6440连接。控制器6430可以包括核心6432、主机接口6431和存储器接口，例如NAND接口6433。
核心6432可以控制eMMC 6400的操作。主机接口6431可以在控制器6430和主机6410之间提供接口功能。NAND接口6433可以在存储器装置6440和控制器6430之间提供接口功能。例如，主机接口6431可以是例如以上参照图1描述的MMC接口的并行接口，或可以是例如超高速1级(UHS-I)/UHS 2级(UHS-II)和通用闪存(UFS)接口的串行接口。
图18是示出根据本发明的实施例的包括存储器系统的数据处理系统的另一示例的图。例如，图18示出采用根据本发明的实施例的存储器系统的通用闪速存储(UFS)系统6500。
参照图18，UFS系统6500可以包括UFS主机6510、多个UFS装置6520和6530、嵌入式UFS装置6540和可移除UFS卡6550。UFS主机6510可以是例如移动电子设备的有线和/或无线电子设备的应用处理器。
UFS主机6510、UFS装置6520和6530、嵌入式UFS装置6540和可移除UFS卡6550可以例如通过UFS协议分别与诸如移动电子设备的有线和/或无线电子设备的外部装置通信。UFS装置6520和6530、嵌入式UFS装置6540和可移除UFS卡6550可以利用以上参照图1描述的存储器系统110来实施为例如以上参照图10描述的存储卡系统6100。嵌入式UFS装置6540和可移除UFS卡6550还可以通过除UFS协议之外的另一协议通信。例如，嵌入式UFS装置6540和可移除UFS卡6550可以通过诸如但不限于USB闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你SD和微型SD的各种卡协议通信。
图19是示出根据本发明的实施例的包括存储器系统的数据处理系统的另一示例的图。例如，在图19中，示出采用存储器系统的用户系统6600。
参照图19，用户系统6600可以包括用户接口6610、存储器模块6620、应用处理器6630、网络模块6640和存储模块6650。
应用处理器6630可以驱动包括在用户系统6600中的部件和操作系统(OS)。例如，应用处理器6630可以包括用于控制包括在用户系统6600中的部件、接口、图形引擎等的控制器。应用处理器6630可以通过片上系统(SoC)来设置。
存储器模块6620可以用作用户系统6600的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6620可以包括诸如动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2SDRAM、DDR3SDRAM、低功率双倍数据速率(LPDDR)SDRAM、LPDDR2SDRAM和LPDDR3SDRAM的易失性随机存储器或诸如相变随机存取存储器(PRAM)、电阻式随机存取存储器(ReRAM)、磁性随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)的非易失性随机存储器。例如，应用处理器6630和存储器模块6620可以通过基于堆叠封装(POP)来安装。
网络模块6640可以与外部装置通信。例如，网络模块6640不仅可以支持有线通信，还可以支持诸如以下的各种无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，等等，并且可以从而与诸如移动电子设备的有线和/或无线电子设备通信。因此，存储器系统和数据处理系统可以应用于有线和/或无线电子设备。网络模块6640可以被包括在应用处理器6630中。
存储模块6650可以存储数据，例如从应用处理器6630接收的数据，并且将存储在其中的数据传输到应用处理器6630。存储模块6650可以由诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(ReRAM)、NAND闪速存储器、NOR闪速存储器和3维NAND闪速存储器的非易失性半导体存储器装置来实施。存储模块6650可以被设置为诸如用户系统6600的存储卡和外部驱动器的可移除存储介质。例如，存储模块6650可以对应于以上参照图1描述的存储器系统110，并且可以利用以上参照图16至图18描述的SSD、eMMC和UFS来实施。
用户接口6610可以包括用于将数据或命令输入到应用处理器6630或用于将数据输出到外部装置的接口。例如，用户接口6610可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)、扬声器和马达的用户输出接口。
在以上参照图1描述的存储器系统110被应用于用户系统6600的移动电子设备的情况下，应用处理器6630可以控制移动电子设备的操作，并且作为通信模块的网络模块6640控制与外部装置的有线/无线通信，如上所述。作为移动电子设备的显示/触摸模块的用户接口6610显示由应用处理器6630处理的数据或支持来自触摸面板的数据的输入。
虽然为了说明的目的已经描述本发明的各个实施例，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和变型。

Claims (20)

1.一种设备，其包括：
存储器装置，其适于在写入模式中写入数据同时擦除多个存储器单元中的至少一个监测单元，并且在监测模式中读取所述至少一个监测单元；以及
控制器，其适于在所述监测模式中将用于读取所述至少一个监测单元的监测命令和地址信息传输到所述存储器装置，并且基于由所述存储器装置读取的所述至少一个监测单元的值来确定是否执行回收操作。
2.根据权利要求1所述的设备，其中所述至少一个监测单元联接到设置在所述存储器装置的特定位置处的一个或多个位线。
3.根据权利要求2所述的设备，其中所述至少一个监测单元位于所述存储器装置中每个字线的最后位线处。
4.根据权利要求2所述的设备，其中所述监测电压包括用于在所述监测模式中读取所述至少一个监测单元的硬擦除验证电压，即HEV电压。
5.根据权利要求2所述的设备，其中所述控制器在所述写入模式中将写入命令、地址信息和数据传输到所述存储器装置，以及
所述数据包括被重新配置以将擦除数据写入所述至少一个监测单元的数据。
6.根据权利要求5所述的设备，其中所述控制器在监测周期将用于读取所述至少一个监测单元的所述监测命令和所述地址信息传输到所述存储器装置，
其中所述控制器分析在所述存储器装置中读取的所述至少一个监测单元，并且当处于非擦除状态的监测单元的数量超过阈值时，将所述存储器装置的相应区域设置为回收区域。
7.根据权利要求6所述的设备，其中当读取计数器的值等于预设计数时，所述控制器启用所述监测周期，并且将用于读取所述至少一个监测单元的所述监测命令和所述地址信息传输到所述存储器装置。
8.一种设备，其包括：
控制器，其适于在监测周期传输监测命令和地址信息；以及
存储器装置，其适于在写入模式中写入数据同时擦除多个存储器单元中的至少一个监测单元，当所述监测命令和所述地址信息被接收时，将监测电压供给到所述至少一个监测单元，对读取的监测单元的数量计数，并且当计数值超过阈值时，将失败信号传输到所述控制器，
其中当所述失败信号被接收时，所述控制器将所述存储器装置的相应区域设置为回收区域。
9.根据权利要求8所述的设备，其中所述至少一个监测单元包括联接到所述存储器装置的一个或多个预设位线的一个或多个存储器单元。
10.根据权利要求9所述的设备，其中所述存储器装置在所述写入模式中将数据写入除了所述至少一个监测单元与其联接的所述位线之外的区域。
11.根据权利要求9所述的设备，其中当读取计数器的值等于预设计数时，所述控制器启用所述监测周期，并且将所述监测命令和所述地址信息传输到所述存储器装置。
12.根据权利要求11所述的设备，其中所述存储器装置通过感测在所述监测模式中读取的所述至少一个监测单元的读取电流来对从擦除状态改变的监测单元的数量计数，并且当计数值超过所述阈值时，将所述失败信号传输到所述控制器。
13.根据权利要求12所述的设备，其中所述监测电压包括用于在所述监测模式中读取所述至少一个监测单元的硬擦除验证电压，即HEV电压。
14.根据权利要求8所述的设备，其中所述至少一个监测单元包括修复单元。
15.一种存储器系统的控制方法，其包括：
在写入模式中将写入命令、地址信息和数据传输到具有被设置成在特定位置处的一个或多个存储器单元的至少一个监测单元的存储器装置，所述数据被配置成擦除所述至少一个监测单元；以及
执行监测模式，
其中所述监测模式包括：
在监测周期将监测区域的监测命令和地址信息传输到所述存储器装置；
接收由供给到所述存储器装置中的所述监测区域的监测电压读取的所述至少一个监测单元的值；以及
通过对在所述存储器装置中读取的所述至少一个监测单元中从擦除状态改变的监测单元的数量计数来确定读取干扰量。
16.根据权利要求15所述的方法，其进一步包括当对从所述擦除状态改变的所述监测单元的数量的计数值超过预设阈值时，确定所述存储器装置的所述相应区域是回收区域。
17.根据权利要求16所述的方法，其中当所述存储器装置的所述特定区域处的读取计数器的值超过预设计数值时，启用所述监测周期。
18.根据权利要求16所述的方法，其进一步包括通过在读取模式中从接收自所述存储器装置的数据序列中移除所述至少一个监测单元的数据来重新配置所述数据。
19.一种存储器装置的操作方法，所述存储器装置包括存储器单元阵列，其中在特定位置处的存储器单元被设置成在擦除状态中写入的监测单元，所述操作方法包括：
在监测周期接收监测命令和地址信息；
当所述监测命令被接收时，将监测电压供给到对应于所述地址信息的区域的至少一个监测单元；
读取所述至少一个监测单元的数据；以及
当从擦除状态改变的监测单元的所述数量超过预设阈值时，传输用于回收所述相应区域的失败信号。
20.根据权利要求19所述的方法，其中所述失败信号的传输包括：
使用所述监测电压来感测所述至少一个监测单元的电流；
对所述电流从所述擦除状态改变的监测单元的数量计数；
当计数值超过阈值时，产生所述失败信号；以及
传输产生的所述失败信号。
CN201710962557.7A 2016-10-27 2017-10-17 用于控制存储器装置的设备和方法 Active CN108008915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0140863 2016-10-27
KR1020160140863A KR20180046067A (ko) 2016-10-27 2016-10-27 메모리 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
CN108008915A true CN108008915A (zh) 2018-05-08
CN108008915B CN108008915B (zh) 2021-03-09

Family

ID=62022307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710962557.7A Active CN108008915B (zh) 2016-10-27 2017-10-17 用于控制存储器装置的设备和方法

Country Status (3)

Country Link
US (1) US10509720B2 (zh)
KR (1) KR20180046067A (zh)
CN (1) CN108008915B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111539523A (zh) * 2019-02-07 2020-08-14 爱思开海力士有限公司 具有地址生成器的存储器设备及包括其的存储器系统
CN111798887A (zh) * 2019-04-01 2020-10-20 美光科技公司 存储器装置及半导体封装以及用于管理其中的峰值电力的方法
CN113330411A (zh) * 2019-01-31 2021-08-31 华为技术有限公司 一种存储控制器和数据搬迁监测方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10387246B2 (en) * 2017-06-26 2019-08-20 Western Digital Technologies, Inc. Method and system for scanning for erased flash memory pages
US10248562B2 (en) * 2017-06-30 2019-04-02 Microsoft Technology Licensing, Llc Cost-based garbage collection scheduling in a distributed storage environment
US10241716B2 (en) 2017-06-30 2019-03-26 Microsoft Technology Licensing, Llc Global occupancy aggregator for global garbage collection scheduling
JP7471883B2 (ja) 2020-03-19 2024-04-22 キオクシア株式会社 メモリシステム
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
KR20220018354A (ko) 2020-08-06 2022-02-15 에스케이하이닉스 주식회사 메모리 장치
US11309023B1 (en) * 2020-11-06 2022-04-19 Micron Technology, Inc. Memory cycling tracking for threshold voltage variation systems and methods

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499028A (zh) * 2009-03-18 2009-08-05 成都市华为赛门铁克科技有限公司 一种基于非易失性存储器的数据保护方法和装置
WO2010116419A1 (en) * 2009-04-10 2010-10-14 Hitachi, Ltd. Storage apparatus and method for shredding storage medium
CN102486938A (zh) * 2010-12-06 2012-06-06 北大方正集团有限公司 一种快速检测存储器的方法及装置
US20120294092A1 (en) * 2011-05-16 2012-11-22 Samsung Electronics Co., Ltd. Operating method of nonvolatile memory device and operating method of memory system including nonvolatile memory device
CN102855934A (zh) * 2012-08-23 2013-01-02 上海宏力半导体制造有限公司 非易失性存储器系统及其擦除方法
US20130128663A1 (en) * 2011-11-21 2013-05-23 Samsung Electronics Co., Ltd. Non-volatile memory device and method for programming non-volatile memory device
US20150049549A1 (en) * 2013-08-13 2015-02-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device, memory controller, and memory system
CN104810051A (zh) * 2014-01-29 2015-07-29 华邦电子股份有限公司 适应性刷新装置与方法
CN105651327A (zh) * 2016-01-25 2016-06-08 西安应用光学研究所 一种适用于机载光电系统健康状态的监测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808831B2 (en) 2008-06-30 2010-10-05 Sandisk Corporation Read disturb mitigation in non-volatile memory
KR101892038B1 (ko) 2012-01-30 2018-08-27 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
US9087614B2 (en) * 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
KR102244618B1 (ko) * 2014-02-21 2021-04-26 삼성전자 주식회사 플래시 메모리 시스템 및 플래시 메모리 시스템의 제어 방법
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499028A (zh) * 2009-03-18 2009-08-05 成都市华为赛门铁克科技有限公司 一种基于非易失性存储器的数据保护方法和装置
WO2010116419A1 (en) * 2009-04-10 2010-10-14 Hitachi, Ltd. Storage apparatus and method for shredding storage medium
CN102486938A (zh) * 2010-12-06 2012-06-06 北大方正集团有限公司 一种快速检测存储器的方法及装置
US20120294092A1 (en) * 2011-05-16 2012-11-22 Samsung Electronics Co., Ltd. Operating method of nonvolatile memory device and operating method of memory system including nonvolatile memory device
US20130128663A1 (en) * 2011-11-21 2013-05-23 Samsung Electronics Co., Ltd. Non-volatile memory device and method for programming non-volatile memory device
CN102855934A (zh) * 2012-08-23 2013-01-02 上海宏力半导体制造有限公司 非易失性存储器系统及其擦除方法
US20150049549A1 (en) * 2013-08-13 2015-02-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device, memory controller, and memory system
CN104810051A (zh) * 2014-01-29 2015-07-29 华邦电子股份有限公司 适应性刷新装置与方法
CN105651327A (zh) * 2016-01-25 2016-06-08 西安应用光学研究所 一种适用于机载光电系统健康状态的监测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘利芳: "高密度电荷俘获型非挥发存储器研究", 《中国博士学位论文全文数据库》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113330411A (zh) * 2019-01-31 2021-08-31 华为技术有限公司 一种存储控制器和数据搬迁监测方法
CN113330411B (zh) * 2019-01-31 2023-09-01 华为技术有限公司 一种存储控制器和数据搬迁监测方法
US11809730B2 (en) 2019-01-31 2023-11-07 Huawei Technologies Co., Ltd. Storage controller and data migration monitoring method
CN111539523A (zh) * 2019-02-07 2020-08-14 爱思开海力士有限公司 具有地址生成器的存储器设备及包括其的存储器系统
CN111798887A (zh) * 2019-04-01 2020-10-20 美光科技公司 存储器装置及半导体封装以及用于管理其中的峰值电力的方法
CN111798887B (zh) * 2019-04-01 2024-05-28 美光科技公司 存储器装置及半导体封装以及用于管理其中的峰值电力的方法

Also Published As

Publication number Publication date
US10509720B2 (en) 2019-12-17
KR20180046067A (ko) 2018-05-08
CN108008915B (zh) 2021-03-09
US20180121343A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
CN108008915A (zh) 用于控制存储器装置的设备和方法
CN107766257B (zh) 存储器系统及其操作方法
CN108694017A (zh) 存储器系统及其操作方法
CN110399311A (zh) 存储器系统及该存储器系统的操作方法
CN108121669A (zh) 存储器系统及其操作方法
CN107919157A (zh) 存储器装置及存储器装置的操作方法
CN108255739A (zh) 存储器系统及其操作方法
CN107240418A (zh) 存储器系统及其操作方法
CN110244907A (zh) 存储器系统及该存储器系统的操作方法
CN107622019A (zh) 存储器系统及其操作方法
CN107346213A (zh) 存储器系统及其操作方法
CN109213622A (zh) 存储系统及其操作方法
CN107799148A (zh) 存储器系统及用于操作该存储器系统的方法
CN108074613A (zh) 存储器系统及其操作方法
CN105739914A (zh) 数据处理系统及其操作方法
CN110058797A (zh) 存储器系统及其操作方法
CN110473582A (zh) 存储器系统及其操作方法
CN108388525A (zh) 存储器系统及其操作方法
CN108121665A (zh) 存储器系统及其操作方法
CN108108308A (zh) 存储器系统及其操作方法
CN110321069A (zh) 存储器系统及其操作方法
CN110531922A (zh) 存储器系统、控制器及其操作方法
CN108389602A (zh) 存储器系统及其操作方法
US20190196963A1 (en) Controller and operating method thereof
CN110197692A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant