TW439128B - Ferro-electric transistor, a memory-cells arrangement with such ferro-electric transistors and method for its production - Google Patents
Ferro-electric transistor, a memory-cells arrangement with such ferro-electric transistors and method for its production Download PDFInfo
- Publication number
- TW439128B TW439128B TW088114248A TW88114248A TW439128B TW 439128 B TW439128 B TW 439128B TW 088114248 A TW088114248 A TW 088114248A TW 88114248 A TW88114248 A TW 88114248A TW 439128 B TW439128 B TW 439128B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gate electrode
- gate
- ferroelectric
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 4
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 3
- JDWUYRXZLQSJIE-UHFFFAOYSA-N [Os].[Bi] Chemical compound [Os].[Bi] JDWUYRXZLQSJIE-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- UYYVHMCMPIPUEE-UHFFFAOYSA-N [Ba].[Os] Chemical compound [Ba].[Os] UYYVHMCMPIPUEE-UHFFFAOYSA-N 0.000 claims 1
- MEFBJEMVZONFCJ-UHFFFAOYSA-N molybdate Chemical compound [O-][Mo]([O-])(=O)=O MEFBJEMVZONFCJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052762 osmium Inorganic materials 0.000 claims 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 101000905241 Mus musculus Heart- and neural crest derivatives-expressed protein 1 Proteins 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002079 cooperative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- 241000283986 Lepus Species 0.000 description 1
- 240000007817 Olea europaea Species 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 244000299461 Theobroma cacao Species 0.000 description 1
- 235000009470 Theobroma cacao Nutrition 0.000 description 1
- RKOQXLNCVUMHFI-UHFFFAOYSA-N [Hf].[Ba] Chemical compound [Hf].[Ba] RKOQXLNCVUMHFI-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- YEBSMMDJPSPRTO-UHFFFAOYSA-N ethyl n-(2-phenylquinoline-4-carbonyl)carbamate Chemical compound N=1C2=CC=CC=C2C(C(=O)NC(=O)OCC)=CC=1C1=CC=CC=C1 YEBSMMDJPSPRTO-UHFFFAOYSA-N 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 210000000452 mid-foot Anatomy 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000005612 types of electricity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
4 3 2 8^ A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 1 ) 1 1 本 發 明 係 關 於 一 種 鐵 電 式 電 晶 體 » 其 具 有 二 個 源 極 / 1 I | 汲 極 一 個 通 道 區 及 一 個 閘 極 電 極 t 其 中 閘 極 雷 搔 和 1 通 道 區 之 間 設 置 .. * 種 由 鐵 電 材 料 所 構 成 之 層 〇 此 電 晶 體 請 1 I 1 之 導 電 性 是 與 此 種 m 電 材 料 所 構 成 之 層 之 極 化 狀 態 有 關 閱 1 0 此 種 鐵 電 式 電 晶 ASM 體 是 靥 永 久 性 記 憶 體 之 探 討 範 tan m 〇 數 背 1 1 位 資 訊 之 二 種 不 同 之 理 輯 值 對 應 於 此 種 赖 電 材 料 層 之 二 意 I 1 事 1 種 不 同 之 極 化 狀 態 〇 此 種 鐵 電 式 電 晶 體 之 其 它 應 用 可 能 項 再 1 I 性 例 如 是 神 經 網 路 0 寫 本 1 裝 I 已 知 已 使 用 m 電 式 電 晶 體 作 為 記 憶 體 單 胞 ( 或 稱 記 憶 頁 1 | 胞 ) 配 置 之 記 憶 ΠΛγ· 胞 1 例 如 可 參 閱 T . N a k am U Γ a , Y • 1 N a k a 0 * A Ka m i s a w a 1 Η . Τ ak a s U : A s in g I e Tr an si S t 0 Γ 1 1 Fe r r 〇 e 1 e c t r i c He ffl 0 r y C el 1 , IEEE , I sscc « 1995 * page I 訂 1 68 -6 9 ) 每- -個撖電式電晶體都達接在電源線和位元線 之 間 9 其 選 取 是 經 由 背 面 之 閘 極 來 達 成 ο 所 使 用 之 m 電 1 1 式 電 晶 體 因 此 在 搛 電 層 和 閘 極 氧 化 物 之 間 具 有 種 浮 動 1 I 式 閘 極 電 極 % 其 電 荷 量 是 由 鐵 電 層 之 極 化 狀 態 來 控 制 〇 1 1 線 ! 已 顯 示 之 情 況 是 在 謓 出 資 訊 時 電 壓 下 降 於 未 選 取 之 各 記 憶 胞 上 ! 這 樣 會 使 各 別 記 憶 胞 中 所 儲 存 之 資 訊 失 真 0 此 種 失 真 歸 因 於 AMt m 電 材 料 中 各 領 域 (D ο π a i η ) 之 折 合 ί.Βί 趣 程 1 1 是 統 計 上 之 g m 現 象 且 在 較 小 之 電 壓 中 即 可 引 起 1 1 本 發 明 之 的 是 提 供 種 m 電 式 電 晶 體 > 其 適 合 用 於 1 I 作 記 憶 胞 配 置 中 之 記 憶 胞 且 在 讀 出 ΐ W 過 程 中 可 防 止 已 寫 入 1 1 之 資 訊 被 改 變 0 it 外 9 本 發 明 亦 涉 及 此 種 電 晶 體 之 製 造 1 1 方 法 〇 -3 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 43 91 28 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明( 2 ) 1 1 此 種 g 的 是 由 甲 請 專 利 範 圍 第 1 項 之 m 電 式 電 晶 體 Μ 1 1 及 第 11項 之 製 造 方 法 來 達 成 〇 本 發 明 之 其 它 形 式 敘 述 在 1 1 甲 請 專 利 範 圍 其 餘 各 項 中 〇 請 1 先 1 此 種 m 電 式 電 晶 體 具 有 二 個 源 極 / 汲 極 區 » 其 配 置 在 閱 讀 1 I 半 導 體 基 板 中 〇 所 有 半 導 體 材 料 ( 特 別 是 單 晶 矽 ) 都 適 背 1 I 之 1 合 用 作 半 導 體 基 板 1 半 導 體 基 板 因 此 可 以 是 單 晶 矽 晶 圓 注 意 1 事 1 或 SO I- 基 板 〇 1 1 在 上 述 二 個 源 極 / 汲 極 區 之 間 在 半 導 體 基 板 之 表 面 上 寫 本 1 裝 配 置 第 一 閘 極 中 間 層 及 第 一 閘 極 電 極 * 其 中 第 —"- 閘 極 中 頁 1 間 層 含 有 至 少 — 層 鐵 電 層 〇 在 源 極 / 汲 極 區 之 間 的 速 接 1 線 之 方 向 中 在 第 一 閘 極 中 間 層 旁 配 置 第 二 閘 極 中 間 層 及 i 1 第 二 閘 極 電 極 其 中 第 二 閘 極 中 間 層 含 有 介 電 層 0 第 一 1 訂 閘 極 電 極 和 第 二 閘 極 電 極 經 由 二 極 體 结 構 而 互 相 連 接 〇 1 在 此 種 鐵 電 式 電 晶 體 中 -- 起 沿 著 源 極 / 汲 極 區 之 間 的 1 1 連 接 線 而 配 置 第 一 閘 極 電 極 和 第 二 閘 極 電 極 〇 此 種 鐵 電 1 I 式 電 晶 體 之 通 道 區 因 此 被 劃 分 其 中 此 通 道 區 之 位 於 第 1 1 線 一 閘 極 電 極 下 方 之 部 份 可 由 第 閘 極 電 極 上 之 有 效 電 荷 所 控 制 通 道 區 之 位 於 第 二 閘 極 電 極 下 方 之 部 份 可 由 第 1 | 二 閘 極 電 極 上 之 有 效 電 荷 所 控 制 〇 若 通 道 區 之 位 於 第 —. 1 1 閘 搔 電 極 下 方 之 部 份 Μ 及 通 道 區 之 位 於 第 二 閘 極 電 極 下 1 I 方 之 部 份 都 是 導 通 時 j 則 源 極 / 汲 極 區 之 間 只 有 一 種 電 [ f 流 流 通 0 1 1 須 設 定 上 述 二 極 體 结 構 之 極 性 1 使 得 在 施 加 電 壓 至 第 i I 二 m 極 電 極 ( 此 電 壓 可 控 制 第 二 閘 極 電 極 下 方 之 通 道 區 1 1 -4 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2i〇X297公釐) κ 4391 2 8 at __Β7五、發明説明(3 ) 經濟部智慧財產局員工消費合作杜印製 1 時在趨 之制依電可 可極因性 便 極化二電 第體。且 區控區極則 構電-極 Μ 二極使戡 使 憶值方 極時道閘,。结極離層 , 較中,使 可 記輯下 汲程通二 中體體閘隔電 壓 壓向成壓 此 之埵極。\ 過之第域晶極二相锇 電 電方達電 因用之電通極出方由區電二第壓止 種。此一來之 且 訊態極導源謓下藉之此的於電防 一訊,某壓上 ) 資狀閘不在在極。極經間降與可。加實成在電層 ff位化一時極則電通電流之下而是訊腌除達層一電 (0數極第此電 .極導極流極只構於資上拭來電另鐵 止 為種於中極著閘不閘電閘壓结。之極或壓鐵之於 截 作二位態閘置 一或二有二電體層存電入電使反降 構。體定區狀二配第通第否第之極電儲極寫種可相下 结離晶設道化第起。導至是和用二锇所閘來一且性且 體隔電須通極和 一夠而通估極極由此變二用由大極1¾ 極相式中中種掻中足態接評電電藉越改第可藉遇由方 。 二壓電層態一電向已狀體可極極是跨會在這是壓藉通向 此電鐵電狀另極方即化晶中閘閘極降不可 ,此電是導方 畤此種戡化在閘之極棰電其一 二電壓此是化因止除成一 }與此種極 ,一 線電之使,第第極電因式極人截拭化另 性極用此種通第接極層制訊於制閘有且方層寫之之構成 電電使在一導於連閘電控資接控 一會變 一 電訊構訊結化 導極在則中層由的二戡之出連保第不改另鐵資結資體極 之閘 ,其電 間第據極謓 確。此之 使 體 搔層 家—^-----IT------.^ (請先間讀背面之注意事項#-%寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 A7 _B7五、發明説明(4 ) 資訊之寫人和拭除之概念亦可用在上述翮係中且反之 亦然。 第二閘極中間層和第二閘極電極較佳是分別由二個部 份結構所組成,其是與第一閛極中間層成鏡面對稱而配 置。第二閘極電極之二個部份结構在電性上互相連接。 此種構造方式之優點是施加至第二閘極電極之電壓在諝 出操作時會造成一種電場,使鐵電層位於等電位線且因 此使鐵電層之極性絕不會改變。本發明此種構造對干擾 特別不敏感。 半導體基板之表面和辙電層之間設置一層鐵電層是有 利的,此介電層可使鐵電層之施加更容易。 就此種鐵電式電晶體之製造而言,形成一種介電層 (其配置在半導體表面和锇電層之間的第一閘極中間層) Μ及另一種介電層(其是第二閘極中間層之成份)Μ達 成連缜之介電層是有利的,在此種介電層之表面上產生 一種由鐵電層和第一閘極電極所構成之堆叠(stack)。 第一閛極電極及/或第二閘極電極較佳是上逑二極體 结構之一部份。以此種方式可使二極體结構之空間需求 減少。 第一閘極電極較佳是具有多晶矽,其是K第一導電型 來摻雜。第二閘極罨極同樣具有多晶矽,其是Μ和第一 導電型相反之第二第一導電型來接雜。第一閘極電極因 此與第二閘極電掻相鄰接,使此二搔體結構是由第一閘 極電極和第二閘極電極所構成。在此種構造方式中操作 -6 一 (請先閱讀背面之注意事項7‘寫本頁) 本紙張尺度適用中國國家標準(CNS > Α4規格(210X297公釐) 439128 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 5 ) 1 1 此 種 m 電 式 電 晶 體 時 只 需 三 個 接 點 t 二 個 在 源 極 / 汲 極 1 1 [ 區 上 而 有 一 個 在 第 二 閘 極 電 掻 上 〇 另 —' 方 式 是 可 在 此 種 1 1 構 造 中 分 別 由 適 當 摻 雑 之 磊 晶 生 長 之 矽 來 構 成 第 一 閘 極 請 先 1 I 電 極 和 第 二 閘 極 電 極 〇 閱 讀 1 I 由 於 技 術 上 之 原 因 有 利 的 是 在 m 電 層 和 第 —- 閘 極 電 η 面. 之 1 1 極 之 間 設 置 __ 種 例 如 由 鉑 所 構 成 之 輔 助 層 其 可 防 止 餓 意 1 I 事 1 電 層 不 期 望 之 特 性 t 例 如 1 金 m 疲 乏 或 印 入 (i m p r i n t) 項 再 1 填 1 電 阻 〇 寫 本 裝 本 發 明 之 範 圍 亦 包 括 第 一 閘 極 中 間 層 含 有 一 種 介 電 層 頁 1 { » 此 介 電 層 是 由 Ce 0 ; Ϊ * Z r0 2 〇 3 或 其 它 具 有 盡 可 1 I 能 大 之 介 電 磁 化 率 (S U S c e p t i b i 1 i t y) 之 氣 化 物 ( 例 如 9 1 1 Sr T i 0 3 ) 所構成c 就第二閘極中間層中之介電層而言, 1 訂 1 1 特 別 是 Si 0 > » C eO 2 * Z r 〇 7 Y 2 0 ;或其它具有盡可 能 大 之 介 電 磁 化 率 之 氧 化 物 ( 例 如 Sr Τ ϊ 0 ) 是適當 1 1 的 〇 介 電 層 另 外 亦 可 由 鉅 酸 m 锶 (SBT), 钛酸結鉛(P Z T ) 1 I 1 鈮 酸 鋰 (L i HbO 3 )或钛酸緦鋇(BST) 所 構 成 〇 I 線 1 此 種 鐵 電 式 電 晶 體 可 有 利 地 用 作 記 憶 胞 配 置 中 之 記 憶 胞 0 在 資 訊 之 讀 出 寫 入 和 拭 除 中 就 記 憶 胞 配 置 之 干 擾 1 可 靠 性 而 言 有 利 的 是 在 每 —· 記 憶 胞 中 除 了 锇 電 式 電 晶 體 1 1 之 外 另 設 置 一 種 選 擇 電 晶 體 ( 其 具 有 — 種 控 制 電 掻 ) 0 1 1 此 外 記 憶 胞 配 置 具 有 字 線 * 位 元 線 和 電 源 線 * 其 中 字 1 I 線 是 和 電 源 線 及 位 元 操 相 交 0 記 憶 胞 之 — 之 鐵 電 式 電 晶 1 1 體 是 連 接 在 二 條 巨 鄰 之 位 元 線 之 間 0 選 擇 電 晶 體 是 連 接 1 I 在 第 二 閘 極 電 極 和 電 壓 供 應 線 之 一 之 間 0 選 擇 電 晶 體 之 1 -7 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局SK工消費合作社印製 :' i 2 8·" B7五、發明説明(6 ) 控制電極是與字線中之一相連接。 本發明Μ下將依據各實施例和圃式來說明。圖式簡單 說明: 第1圖娥電式電晶體之切面。 第2圖鐵電式電晶體之切面,其中第一閘極中間層和 第二閘極中間層具有一種連壤之介電層。 第3圖至第5圖製造第2圖中所示锇電式電晶體時之 各步驟。 第6圖一種記憶胞配置之電路圖。 在一種由單晶矽所構成之Ρ摻雜之半導體基板11中配 置二個源極/汲極區12。在源極/汲極區12之間在半導 體基板11之表面上配置第一閘極中間層13和第一閘極電 極14 (第1圖)。第一閘極中間層13在源極/汲極區12 之間的連接線方向中具有較源極/汲極區12之間之間距 遒小之尺寸。第一閘棰中間層13具有第一介電層131和 鐵電層132 。第一介電層131含有Ce〇2且厚度是5至 1 Ο η κι。鐵電層1 3 2之厚度是5 0至1 0 0 n m且含有钽酸铋緦 (SBT)或钛酸誥鉛(PZT)。第一閘極電極14之厚度是30 至50nm是由p +接雜之多晶矽(其摻雜物質濃度是數個 (severalMO19”3 )所構成。在第一閘極電極14和锇 電層132之間配置一種輔肋層15,其是用來保護鐵電層 132且由鉑所形成,厚度為30nm。 第一介電層131之側面配置一種層厚度是5至10nm之 由Si02所構成之第二介電層16。第二介電層16由二個 -8 - A7 I---------装-------訂------.^ (請先鬩讀背面•之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 43 912 8 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 7 ) 1 1 部 份 所 構 成 9 其 中 一 部 份 是 在 — 個 源 極 / 汲 極 區 12和 第 1 1 I 一 介 電 層 13 1 之 間 而 另 部 份 是 在 另 一 個 源 極 / 汲 極 區 1 1 1 2和 第 — 介 電 層 131 之 間 〇 第 二 介 電 層 1 6 之 此 二 個 部 份 '、 請 ! 1 是 對 第 —* 介 電 層 13 1 以 鏡 面 對 稱 之 方 式 而 配 置 〇 第 — 介 間 讀 1 背 I 電 層 16 之 此 二 個 部 份 是 作 為 第 二 閘 極 中 間 層 用 〇 在 第 二 面 之 1 介 電 tag? 層 16上 方 配 置 —* 種 由 η、 •摻雜之多晶矽所構成之第 意 1 事 1 閘 極 電 極 17 〇 第 二 閛 極 電 搔 17 覆 蓋 第 __. 閘 極 電 極 14 * 項 再 1 I 因 此 第 二 電 極 17在 第 1 圖 所 示 之 切 面 中 具 有 一 種 U 形 之 填 寫 本 1 裝 横 切 面 〇 第 二 閘 極 電 極 17 之 此 二 個 部 份 ( 其 配 置 在 第 二 頁 1 I 介 電 層 16之 上 述 個 郜 份 之 表 面 ) 在 電 性 上 是 互 相 連 接 1 1 的 〇 此 外 第 二 閘 極 電 極 17 鄰 接 於 第 一 閛 槿 電 極 1 4 之 表 1 1 面 〇 第 一 閘 極 電 極 1 4和 第 一 閘 極 電 極 17共 同 形 成 種 1 訂 掻 體 结 構 0 1 I 為 了 使 資 訊 寫 人 此 種 鐵 電 式 電 晶 體 中 1 則 ρ η 接 面 ( 其 1 1 由 第 一 閘 極 電 極 1 4和 第 二 閘 掻 電 極 17所 構 成 ) 須 操 作 於 1 1 等 通 方 向 中 t 即 • 負 的 電 壓 哌 波 須 施 加 於 η h摻雜之第 1 線 1 二 閘 極 電 極 17 〇 因 此 須 使 鐵 電 層 132 極 化 使 通 道 區 之 位 於 第 一 閘 極 中 間 層 13下 方 之 部 份 處 於 累 積 (a C C u π u 1 a t i ο η ) 狀 態 中 而 被 截 止 (〇 f f ) 〇 1 反 之 1 為 了 謓 出 此 記 憶 體 電 晶 體 之 實 訊 則 Ρ η 接 面 1 1 ( 其 由 第 — 閘 極 電 極 1 4和 第 二 閘 極 電 極 17所 構 成 ) 須 在 1 I 截 止 方 向 中 於 小 於 崩 潰 (b re a k d 〇 w η) 電 壓 之 情 況 下 操 作 1 1 〇 因 此 > 藉 由 翔 電 層 132 兩 側 之 第 二 閘 極 電 槿 17可 使 通 i 1 道 區 倒 反 (ϊ η V e r si ο η) 而 不 會 使 橄 電 層 132 之 極 化 狀 態 1 I -1S 1 1 1 [ 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX 297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 8 ) \ ! 改 變 〇 只 有 當 m 電 層 132 被 極 化 » 使 通 道 區 Μ 倒 反 1 I (i η ν e r si on ) 方 式 存 在 於 通 道 區 之 位 於 第 一 閘 極 中 間 層 1 i 13下 方 ( 即 S 位 於 ΛΜ· 鍋 電 層 132 下 方 ) 之 此 一 部 份 中 時 * 請 1 先 1 才 有 m 流 流 經 此 電 晶 體 0 否 則 不 會 有 電 流 流 經 此 電 晶 體 閲 讀 1 〇 此 種 狀 態 電 流 流 經 電 晶 體 或 無 電 流 流 經 電 晶 體 因 此 對 背 ! | 之 1 應 於 不 同 之 邏 輯 資 訊 〇 注 1 1 | 為 了 拭 除 鐵 電 層 132 中 所 儲 存 之 資 訊 則 由 第 一 閘 極 争 項 1 1 電 極 1 4和 第 二 閘 極 電 極 17所 形 成 被 極 化 使 通 道 區 Μ 倒 % 寫 1 裝 1 反 (i η ν e r si on ) 方 式 存 在 於 第 —_ 閘 搔 中 間 層 13下 方 而 導 頁 、·Τ 1 I 通 〇 1 1 r 在 另 __- 實 陁 例 ( 第 2 圖 ) 中 半 導 體 基 板 2 1 具 有 二 個 1 1 源 極 / 汲 極 區 22 其 類 似 於 第 1 圖 中 所 示 之 方 式 而 構 成 1 訂 > 在 源 極 / 汲 掻 區 22 之 間 在 半 導 體 基 板 21 之 表 面 上 配 置 1 一 種 介 電 層 26 其 層 厚 度 是 5 至 1 0 n m 且 由 Ce 0 2或Ζ r0 2 1 1 所 構 成 〇 在 介 電 層 26 之 表 面 上 配 置 — 種 鐵 電 層 23 t 其 與 1 I 基 板 21 表 面 平 行 之 横 切 面 小 於 介 電 層 26 之 横 切 面 0 介 電 1 1 線 1 層 26在 側 面 上 突 出 於 撖 電 層 23 之 外 〇 在 撖 電 層 23 之 表 面 上 配 置 — 層 輔 助 層 25且 在 輔 助 層 25表 面 上 配 置 第 -· 閘 極 1 I 電 極 24 〇 此 外 > 設 有 第 二 閘 極 電 極 27 > 其 在 鐵 電 層 23兩 1 1 側 抵 達 介 電 層 26 之 表 面 且 覆 蓋 第 —- 閘 極 電 棰 24 〇 鐵 電 層 1 I 23 , 輔 助 層 25 , 第 — 閘 極 電 極 24及 第 二 閘 極 電 極 27 類 U 1 I 於 第 1 圖 所 述 之 方 式 而 構 成 0 第 2 圖 中 所 示 之 賴 電 式 電 J 1 晶 體 之 操 作 方 式 亦 類 似 於 第 1 圖 中 者 0 1 [ 為 了 製 成 第 2 1st 画 中 所 示 之 第 2 圖 中 所 示 之 鐵 電 式 電 晶 1 I -10- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2Ϊ0Χ 297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 9 ) 1 1 體 1 須 在 半 導 體 基 板 21 之 表 面 上 沈 積 介 電 層 26 ,其 中 基 1 1 | 板 21 中 須 以 一 種 隔 離 技 術 9 例 如 L0C0S 技 術 或ST I 1 1 (S h a 1 1 0 W Τ re n c h is 〇 1 a t 1 0 η ) 技 術 來 界 定 主 動 區和 非 主 請 1 I 先 1 動 區 ( 未 顯 示 ) 且 Μ 習 知 方 式 使 盆 形 區 植 入 基 板21 中 閱 1 I ( 未 顯 示 ) 0 在 介 電 層 26上 Μ - 種 單 階 段 或 多 階段 之 溶 背 1 I 之 1 1 膠 (S 0 1 G e 1 )方法或M C V D 程序施加鐵電層23 c 然後在 注 意 1 I 事 1 700 1時進行- -種退火過程, Μ便使镦電層23形成所期 項 弄 1 1 望 之 鐵 電 相 位 (P h a s e ) >在鐵電層2 3之表面上然後藉由 蜞 本 I 威 1 濺 鍍 法 而 施 加 —1 層 由 鉑 所 構 成 之 輔 助 層 25 〇 在 輔助 層 2 5 頁 V 1 I 上 沈 積 一 種 P 摻 雜 之 多 晶 矽 層 24 f (請參閱第3 圖) C 1 1 i 然 後 在 使 用 光 阻 遮 層 ( 其 界 定 了 第 一 閘 極 電 極24之 形 1 [ 式 ) 對 P H 摻 雜 之 多 晶 矽 層 24 r * 輔 助 層 25及 鐵電 層 23 ί 訂 1 進 行 结 構 化 直 至 介 電 層 26 之 表 面 為 止 〇 此 時 使 用一 種 多 階 段 之 蝕 刻 方 法 * 其 中 為 了 使 P H 摻 雜 之 多 晶 矽層 24 r 1 1 结 構 化 須 使 用 HB r 或 HC 1 , 為 了 使 銷 電 層 26之 輔 助層 25结 1 I 構 化 » 則 使 用 一 棰 具 有 較 重 領 體 ( 例 如 1 SF 6 ,BC 1 ) 1 1 線 1 添 加 物 之 C 1 2 及 / 或 Ar 〇 然 後 沈 積 一 種 η - 摻 雜 之 多 晶 矽 層 27 1 t 其厚度是在1 20 丨 | 至 1 5 0 π Ώ 之 間 0 在 隨 後 之 多 階 段 蝕 刻 過 程 中 須 蔚η - 摻 雜 1 1 之 多 晶 矽 層 27 和 介 電 層 26進 行 結 構 化 » 藉 此 形成 第 二 1 1 閘 掻 電 極 27 〇 第 二 閘 極 電 極 27在 二 側 之 側 面 上 重昼 於 第 1 I — 閘 極 電 極 24上 0 為 了 對 η 一 摻 雜 之 多 晶 矽 27 進行 结 構 ] ] 化 % 須 使 用 HB Γ 或 HC 1 * 對 此 介 電 層 26 之 结 構 化則 使 用 1 I C 1 * A r 或 一 種 由 C 1 和 Ar 所 形 成 之 混 合 物 且 添 加 較重 之 氣 1 I -1 1 - 1 1 1 1 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 439128 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 1〇) 1 ! 體 1 例 如 » SF 6 * BC 1 3 (第5 圖) 0 1 f 1 然 藉 由 砷 之 植 入 Μ 對 第 二 閘 極 電 極 24 自 動 對 準 之 方 式 1 1 而 植 入 源 極 / 汲 極 區 22 〇 於 是 製 成 第 2 圖 中 所 示 之 锁 電 請 弁 1 ! 式 電 晶 體 〇 讀 1 1 上 述 之 製 造 方 法 可 以 有 很 多 方 式 0 特 別 是 確 定 此 截 電 月 之 1 i 層 23所 期 望 之 鐵 電 相 位 (Ρ ha s e ) 時 所 用 之 退 火 趣 程 亦 可 注 意 1 I 事 1 P — 摻 雜 之 多 晶 矽 層 沈 積 之 後 進 行 ( 當 所 爾 之 溫 度 足 夠 低 項 ί 1 1 * 使 Si 0 ϊ .不會彤成於輔助層25上方及第- -電極下方時) 填 寫 本 1 裝 I 或 較 佳 是 在 輔 助 層 25沈 積 之 後 才 進 行 Ο 此 外 9 在 第 —k 閘 頁 1 極 電 極 24结 構 化 時 此 介 電 層 26可 一 起 被 結 構 化 宜 至 半 導 J 1 I 體 基 板 12之 表 面 為 止 且 在 形 成 第 一 閘 極 電 極 24之 後 才 進 1 1 行 退 火 步 揉 〇 在 此 種 情 況 下 在 此 種 退 火 νΓΒ_ 趣 程 中 在 第 — 閘 1 訂 1 極 電 極 24之 側 面 上 於 半 専 體 基 板 21 之 表 面 上 可 形 成 一 種 Si 0 i層, 此S 10 2 層 然 後 在 第 一 閘 槿 電 極 24 側 面 之 第 二 1 1 閘 極 電 極 27下 方 作 為 閘 極 氧 化 物 用 〇 在 此 情 況 下 較 佳 是 ! I 須 進 行 此 種 退 火 步 驟 1 使 第 __. 閘 極 電 極 24和 輔 助 層 25之 1 1 線 1 間 不 會 同 時 產 生 Si 0 ϊ層 3 此 外 » 可 產 生 這 具 有 LDD- 外 型 (P Γ 0 f i 1 e ) 之 源 極 / 1 I 汲 極 區 22 〇 為 了 此 —» 百 的 * 須 在 本 方 法 之 過 程 中 於 第 二 1 1 閘 極 電 極 27 之 邊 緣 上 形 成 —- 種 間 隔 層 (S P a c e r) 〇 1 ! 在 本 實 胞 例 中 已 描 述 —~- 種 η - 通 道 -電晶體之構造 。本 1 1 發 明 亦 可 類 似 地 用 來 製 成 一 種 ρ - 通 道 -電晶體, 在此種 1 1 情 況 下 所 有 之 導 電 型 式 都 須 相 對 a*it 懕 地 互 換 0 1 [ 在 一 種 記 憶 胞 配 置 中 設 置 許 多 記 憶 胞 1 其 中 每 一 記 憶 1 | -1 2 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 4 3 912 8·’ A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 11 ) 1 1 胞 具 有 一 個 鐵 電 式 電 晶 體 FT及 一 個 選 擇 電 晶 體 AT ( 第 6 1 1 圈 ) 〇 m 電 式 電 晶 體 FT之 構 成 方 式 已 如 第 1 圃 和 第 2 圖 1 1 所 示 〇 選 擇 電 晶 體 AT 是 >1 M0S 電 晶 體 構 成 » 其 具 有 種 請 1 1 先 1 閘 極 電 極 〇 此 種 記 憶 胞 配 置 另 外 又 包 含 字 線 % 電 源 閱 1 線 VL和 位 元 線 BL 〇 字 線 WL是 與 甯 源 線 V L和 位 元 線 BL相 交。 背 1 I 之 1 I 每 一 個 記 億 胞 之 m 電 式 電 晶 體 FT分 別 連 接 在 二 條 相 郯 注 意 1 I 事 1 之 位 元 線 BL 之 間 〇 相 對 應 之 記 憶 胞 之 選 擇 電 晶 體 AT是 連 項 再 1 I 接 在 Affi 餓 電 式 電 晶 體 FT之 第 二 閘 極 電 極 和 電 源 線 VL 之 間 〇 寫 本 1 裝 1 選 擇 電 晶 體 AT 之 閘 極 電 極 是 與 字 線 WL 中 之 一 相 連 接 0 頁 1 I 記 憶 胞 之 選 取 是 在 記 憶 胞 配 置 中 藉 由 適 當 之 字 線 tf L和 1 1 I 適 當 之 電 源 線 V L來 達 成 〇 1 1 記 憶 胞 之 讀 取 是 藉 助 於 相 郞 位 元 線 BL ( 在 其 間 連 接 相 1 訂 對 應 之 鐵 電 式 電 晶 體 FT) 之 間 的 連 缜 性 測 試 來 達 成 0 為 1 了 讀 出 資 訊 t 則 相 關 之 電 源 線 VL須 施 加 一 種 電 壓 位 準 1 1 使 此 種 由 第 一 閘 極 電 極 和 第 二 閘 極 電 極 所 形 成 之 Ρ π 接 1 I 面 在 鐵 電 式 電 晶 體 中 是 在 小 於 崩 潰 電 壓 時 在 截 止 方 向 中 1 1 線 1 操 作 〇 第 二 閘 極 電 極 因 此 使 鐵 電 層 側 面 之 m 電 式 電 晶 體 之 通 道 區 局 部 地 倒 反 (i η ν e r si ο η ) 而 不 會 改 變 此 鐵 電 層 1 I 之 極 化 狀 態 〇 只 有 當 此 翔 電 層 被 極 化 i 使 通 道 區 Μ 倒 反 1 1 方 式 亦 存 在 於 m 電 層 下 方 時 t 才 有 電 流 流 經 此 &廿 m 電 式 電 1 1 晶 體 〇 只 有 當 所 選 取 之 m 電 式 電 晶 體 FT接 通 時 ( 即 « 當 ! Aj-fc 鐵 電 層 適 當 地 被 極 化 時 ) 才 有 電 流 在 相 鄰 之 位 元 線 BL 1 1 之 間 流 動 0 1 ] 為 7 使 資 訊 寫 入 記 憶 胞 之 此 種 锇 電 式 電 晶 體 FT中 1 則 1 I -1 3- 1 1 1 [ 本紙張尺度適用中國國家標準(CNS ) Ad規格(210X297公釐} A7 B7 五、發明説明 ( 12 ) 1 ] 同 樣 須 經 由 適 當 之 字 線 WL及 適 當 之 電 源 線 VL來 進行 選 擇 1 1 〇 在 此 情 況 下 相 對 應 之 電 源 線 VL 須 施 加 __. 種 位 準, 藉 由 1 1 此 位 準 使 Ρ η -接面 (其中鐵電式電晶體FT之第- -閘極電 請 1 I 先 1 極 和 第 二 閘 極 電 極 所 構 成 ) 在 導 通 方 向 中 操 作 。鐵 電 層 間 讀 1 I 因 此 可 被 極 化 使 m 電 層 下 方 之 通 道 區 處 於 累 積 背 1 I 之 1 I (a C C u m u 1 a t Ϊ 0 η ) 狀 態 中 而 截 止 (off) > 注 意 1 1 事 1 為 了 拭 除 記 憶 胞 之 鐵 電 式 電 晶 體 中 之 責 訊 同樣 須 經 項 ! I 由 字 線 WL和 電 源 線 VL來 選 取 記 憶 胞 〇 在 電 源 線 VL上 須 施 填 寫 本 1 裝 1 加 一 種 電 壓 位 準 t 使 由 此 Α«ι m 電 式 電 B 阳 體 之 第 —^ 閘極 電 極 頁 1 和 第 二 閘 極 電 極 所 構 成 之 ρ η -接面在截止方向中在大於 1 1 I 其 崩 潰 電 壓 之 情 況 下 操 作 0 Afr· m 電 層 因 此 被 極 化 ,使 鐵 電 1 1 層 下 方 之 通 道 區 處 於 倒 反 (i η ν e r si on)狀態中而導通 1 訂 1 在 譲 出 過 程 寫 人 過 程 Μ 及 拭 除 過 程 中 所 有 其它 之 記 憶 胞 ( 其 與 相 同 之 位 元 線 BL相 連 接 或 與 電 源 線 VL相 連 接) I 1 是 與 其 它 之 字 線 ΐ/L相 連 接 ο 這 記 憶 胞 因 此 不 被選 取 而 ί 1 在 截 止 (off) 狀 態 中 0 f 線 各 種 不 同 之 操 作 狀 態 ( 寫 人 i _ 出 杏 拭 除 ) 是藉 由 電 源 線 上 不 同 之 電 壓 位 準 來 調 整 0 就 此 種 具 有 Affi m 電式 電 晶 1 I 體 ( 其 鐵 電 材 料 之 矯 磁 (C 0 G Γ C i ν e)電 場 強 度 E c :大約是 1 1 30kV/c Μ , 介電層1 3 1 之 相 對 介 電 常 數 ε Γ大約是2 0 ) 之 1 i 記 憶 胞 配 置 之 操 作 ( 其 類 U 於 第 1 或 第 2 _ 中 所述 之 方 1 1 式 ) 而 -L.· 下 述 位 準 是 適 當 的 : 1 1 m 出 : + 0 .5V 1 l 寫 人 + 3V 1 I -1 4 — 1 1 1 1 準 標 f' 國 國 中 用 適 度 尺 張 紙 本 經濟部智慧財產局員工消費合作社印製 格 規 4 釐 公 7 A7 經濟部智慧財產局員工消費合作社印製
五、發明説明(13) 拭除:-3 V 符號之說明 11,21 12,22 13 131 132 23 14.24 24 ' 15.25 16 26 17,27 27 ' WL VL BL FT AT 半導體基板 源極/汲極區 第一閘極中間層 第一介電層 娥電層 鐵電層 第一閛極電極 P -摻雜之多晶矽層 輔助層 第二介電層 介電層 第二閘極電極 η -摻雜之多晶矽層 字線 電源線 位元線 鐵電式電晶體 選擇電晶體 -15- 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公釐) ----------裝-------訂------線 (請先Κ讀背面,之注意事項#--填寫本頁)
Claims (1)
- 第88114248號「鐵電式電晶體,具有此種鐵電式電晶體之 S己憶體單胞配置及其製造方法」專利案 (90年2月修正) Λ申請專利範圍: 1. 一種鐵電式電晶體,其特徵爲: -在半導體基板(U)中設有二個源極/汲極區(12), -在源極/汲極區(12)之間在半導體基板(11)之表面上 配置第一閘極中間層(13)和第一閘極電極(14),其中 第一閘極中間層(13)含有至少一層鐵電層(132), -在源極/汲極區(12)之間在此二區域(12)之間的連接 線之方向中在第一閘極中間層(Π)旁側配置第二閘 極中間層(16)及第二閘極電極(17),其中第二閘極中 間層(16)含有介電層(16), -第一閘極電極(14)和第二閘極電極(17)經由二極體結 構而互相連接。 2. 如申請專利範圍第1項之鐵電式電晶體,其中 -第二閘極中間層(16)和第二閘極電極(17)分別由二個 部份結構所組成,此二個部份結構對第一閘極中間 層(13)以鏡面對稱方式配置著, -第二閘極電極(17)之此二個部份結構在電性上互相 連接。 3. 如申請專利範圍第1或第2項之鐵電式電晶體,其中 第一閘極中間層(13)含有介電層(131),其配置在半導 體基板(11)之表面和鐵電層(132)之間。 4. 如申請專利範圍第3項之鐵電式電晶體,其中第一閘 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公爱) A8 Βδ C8 D8、申請專利範圍 齊 it 極中間層之介電層(26)和第二閘極中間層之介電層(26) 構成連續之介電層(26)。 5. 如申請專利範圍第丨項之鐵電式電晶體,其中第一閘 極電極(14)及/或第二閘極電極(17)是二極體結構之— 部份。 6. 如申請專利範圍第5項之鐵電式電晶體,其中 -第一閘極電極(14)含有多晶矽,其是以第一導電型 來摻雜, -第二阐極電極(17)含有多晶矽,其是以和第一導電 型相反之第二導電型來接雜, -第一閘極電極(14)鄰接於第二閘極電極(17)。 7. 如申請專利範圍第1項之鐵電式電晶體,其中在鐵電 層(132)和第一閘極電極(14)之間設置一種輔助層 (15)。 8·如申請專利範圍第1項之鐵電式電晶體,其中 -第一閘極中間層含有Ce02, Zr02或Y2〇3, SrTi03, ‘第二閛極中間層(16)含有Si02,Ce02,Zr02或SrTi03, -鐵電層(132)含有鉬酸鉍鎇(SBT),鈦酸鍩鉛(PZT), 鈮酸鋰(LiNb03)或鈦酸緦鋇(BST), -半導體基板(11)含有單晶较。 9.—種記憶體單胞配置,其含有複數個記憶體單胞(或 稱記憶胞),這些記憶胞分別含有申請專利範圍第1 至第8項中任一項之鐵電式電晶體(FT),其特徵爲: -設有字線(WL),位元線(BL)及電源線(VL),其中字線 本紙張尺度適用中國國家標準(CNS〉A4規格(21G X 297公釐) '111-------裝—--訂--- 線 〈請先閲讀背面之注意事項再填寫本頁) ^391 28 A8 Μ CS Dn 丨六、申請專利範園 (WL)是與電源線和位元線相交, -每一記憶胞除了鐵電式電晶體(FT)之外另具有一種選 擇電晶體(AT),其含有一個控制電極, -記憶胞之鐵電式電晶體(FT)連接在相鄰之位元線(BL) 之間, -選擇電晶體(AT)連接在鐵電式電晶體(FT)之第二閘極 電極和電源線(VL)之間, -選擇電晶體(AT)之控制電極是與一條字線(WL)相連 接。 10. —種鐵電式電晶體之製造方法,其特徵爲: -在半導體基板(21)之表面上施加一種介電層(26),鐵電 層(23)以及第一電極層(24·), -第一電極層(241)和鐵電層(23)—起被結構化,藉此 產生第一閘極電極(24), -施加第二電極層(27')且使其結構化,以便產生第二 閘極電極(27),其鄰接於第一閘極電極(24)且在側邊 重疊於第一閘極電極(24)上, -第一閘極電極(24)和第二閘極電極(27)之材料須互相 調整,使第一閘極電極(24)和第二閘極電極(27)形成 一個二極體結構。 11. 一種鐵電式電晶體之製造方法,其特徵爲: -在半導體基板(21)之表面上施加第一閘極中間層(26), 鐵電層(23)以及第一電極層(24'), -第一電極層(24·),鐵電層(23)和第一聞極中間層(26) 束紙張K度適用中國國家標率(CNS丨规格(;!丨0.x2r·*7公嫠) ---^!'1------f------訂------線 一-?先閱爾.?·"之注意事項再填寫本頁) gjr郎智慧消費合作社印製 i六、申請專利範圍 一起被結構化,藉此產生第一閘極電極(24), -在第一閘極中間層(26)側面產生第二閘極中間層(16), 其具有一種介電層, -施加一種第二電極層(27 J且使其結構化,以便產生 丨 第二閘極電極(27),其鄰接於第一閘極電極(24)且在 側面重疊於第一閘極電極(24)上, -第一閘極電極(24)和第二閘極電極(27)之材料須互相 調整,使第一閛極電極(24)和第二閘極電極(27)形成 一種二極體結構。 12·如申請專利範圍第1〇或n項之方法,其中在鐵電層(23) 和第一電極層(24,)之間施加一種輔助層(25),其與鐡 電層(23)和第一電極層(24,) 一起被結構化。 — , !r i i1 -I I—! -I - - i·'*’ Illl .^n ---"'In nn — -::=-?先闆#.*面之注急事項再填寫本頁) .¾.¾邹智,^財^.&.';&:工消費合作钍印製 -4- 本紙张又度適用中國國本.標摩 ( C’NS ) /\4規格(2丨(丨X 公轉)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19840824A DE19840824C1 (de) | 1998-09-07 | 1998-09-07 | Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW439128B true TW439128B (en) | 2001-06-07 |
Family
ID=7880113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088114248A TW439128B (en) | 1998-09-07 | 1999-08-20 | Ferro-electric transistor, a memory-cells arrangement with such ferro-electric transistors and method for its production |
Country Status (8)
Country | Link |
---|---|
US (1) | US6710388B2 (zh) |
EP (1) | EP1114467B1 (zh) |
JP (1) | JP2002524880A (zh) |
KR (1) | KR100609183B1 (zh) |
CN (1) | CN1181558C (zh) |
DE (2) | DE19840824C1 (zh) |
TW (1) | TW439128B (zh) |
WO (1) | WO2000014808A1 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6370056B1 (en) * | 2000-03-10 | 2002-04-09 | Symetrix Corporation | Ferroelectric memory and method of operating same |
DE19931124C1 (de) * | 1999-07-06 | 2001-02-15 | Infineon Technologies Ag | Speicherzellenanordnung mit einem ferroelektrischen Transistor |
TW502255B (en) | 2000-02-14 | 2002-09-11 | Infineon Technologies Ag | Method for reading and storing a state from or in a ferroelectric transistor in a memory cell, and a memory matrix |
DE10009762B4 (de) * | 2000-03-01 | 2004-06-03 | Infineon Technologies Ag | Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat |
JP2001256774A (ja) * | 2000-03-09 | 2001-09-21 | Matsushita Electric Ind Co Ltd | 半導体記憶装置のデータ読み出し方法、データ書き込み方法および駆動方法 |
JP2002016233A (ja) * | 2000-06-27 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその駆動方法 |
DE102004044667A1 (de) * | 2004-09-15 | 2006-03-16 | Infineon Technologies Ag | Halbleiterbauelement sowie zugehöriges Herstellungsverfahren |
CN104867987B (zh) * | 2015-04-17 | 2019-03-22 | 岭南师范学院 | 一种ZnCuNO/ZnCoLiO多铁性磁电耦合同质PN结及其制备方法和应用 |
KR102616129B1 (ko) * | 2016-02-26 | 2023-12-21 | 에스케이하이닉스 주식회사 | 멀티 레벨 강유전체 메모리 장치 및 그 제조방법 |
JP2018067664A (ja) * | 2016-10-20 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶素子、半導体記憶装置、および半導体システム |
US10686072B2 (en) * | 2016-12-14 | 2020-06-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing methods thereof |
WO2019139598A1 (en) * | 2018-01-11 | 2019-07-18 | Intel Corporation | Ferroelectric neurons and synapses with dual gate ferroelectric transistors |
US10714582B2 (en) * | 2018-06-07 | 2020-07-14 | Qualcomm Incorporated | Controlling dimensions of a negative capacitance layer of a gate stack of a field-effect transistor (FET) to increase power density |
CN111627920B (zh) * | 2020-06-02 | 2023-11-14 | 湘潭大学 | 一种铁电存储单元 |
KR20230052647A (ko) | 2021-10-13 | 2023-04-20 | 삼성전자주식회사 | 메모리 소자 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2895166B2 (ja) * | 1990-05-31 | 1999-05-24 | キヤノン株式会社 | 半導体装置の製造方法 |
US5449935A (en) * | 1991-10-31 | 1995-09-12 | Rohm Co. Ltd. | Semiconductor device including non-volatile memories |
EP0540993A1 (en) * | 1991-11-06 | 1993-05-12 | Ramtron International Corporation | Structure and fabrication of high transconductance MOS field effect transistor using a buffer layer/ferroelectric/buffer layer stack as the gate dielectric |
JP3264506B2 (ja) * | 1991-11-18 | 2002-03-11 | ローム株式会社 | 強誘電体不揮発性記憶装置 |
US5541870A (en) * | 1994-10-28 | 1996-07-30 | Symetrix Corporation | Ferroelectric memory and non-volatile memory cell for same |
DE69515271T2 (de) * | 1994-12-09 | 2000-08-10 | At & T Corp., New York | Doppel-Gateherstellung |
KR100311486B1 (ko) * | 1995-11-23 | 2002-08-17 | 현대반도체 주식회사 | 반도체메모리장치및그의제조방법 |
US5780886A (en) * | 1996-05-30 | 1998-07-14 | Oki Electric Industry Co., Ltd. | Non-volatile semiconductor memory cell and method for production thereof |
US5851844A (en) * | 1996-11-07 | 1998-12-22 | Motorola, Inc. | Ferroelectric semiconductor device and method of manufacture |
JPH10189966A (ja) * | 1996-12-26 | 1998-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
US5731608A (en) | 1997-03-07 | 1998-03-24 | Sharp Microelectronics Technology, Inc. | One transistor ferroelectric memory cell and method of making the same |
US5932904A (en) * | 1997-03-07 | 1999-08-03 | Sharp Laboratories Of America, Inc. | Two transistor ferroelectric memory cell |
US6074885A (en) * | 1997-11-25 | 2000-06-13 | Radiant Technologies, Inc | Lead titanate isolation layers for use in fabricating PZT-based capacitors and similar structures |
US6011285A (en) * | 1998-01-02 | 2000-01-04 | Sharp Laboratories Of America, Inc. | C-axis oriented thin film ferroelectric transistor memory cell and method of making the same |
DE19931124C1 (de) * | 1999-07-06 | 2001-02-15 | Infineon Technologies Ag | Speicherzellenanordnung mit einem ferroelektrischen Transistor |
-
1998
- 1998-09-07 DE DE19840824A patent/DE19840824C1/de not_active Expired - Fee Related
-
1999
- 1999-07-05 WO PCT/DE1999/002083 patent/WO2000014808A1/de active IP Right Grant
- 1999-07-05 EP EP99945921A patent/EP1114467B1/de not_active Expired - Lifetime
- 1999-07-05 DE DE59913465T patent/DE59913465D1/de not_active Expired - Fee Related
- 1999-07-05 CN CNB998129852A patent/CN1181558C/zh not_active Expired - Fee Related
- 1999-07-05 JP JP2000569453A patent/JP2002524880A/ja not_active Withdrawn
- 1999-07-05 KR KR1020017002945A patent/KR100609183B1/ko not_active IP Right Cessation
- 1999-08-20 TW TW088114248A patent/TW439128B/zh not_active IP Right Cessation
-
2001
- 2001-03-07 US US09/801,209 patent/US6710388B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20010074987A (ko) | 2001-08-09 |
DE59913465D1 (de) | 2006-06-29 |
US20010038117A1 (en) | 2001-11-08 |
DE19840824C1 (de) | 1999-10-21 |
WO2000014808A1 (de) | 2000-03-16 |
CN1325549A (zh) | 2001-12-05 |
JP2002524880A (ja) | 2002-08-06 |
CN1181558C (zh) | 2004-12-22 |
KR100609183B1 (ko) | 2006-08-02 |
EP1114467B1 (de) | 2006-05-24 |
EP1114467A1 (de) | 2001-07-11 |
US6710388B2 (en) | 2004-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW439128B (en) | Ferro-electric transistor, a memory-cells arrangement with such ferro-electric transistors and method for its production | |
CN109036485A (zh) | 垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元 | |
US6944043B2 (en) | Junction-isolated depletion mode ferroelectric memory devices | |
CN110192279A (zh) | 存储器单元及形成电容器的方法 | |
CN108369956A (zh) | 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法 | |
US6327172B1 (en) | Ferroelectric non-volatile memory device | |
US20050231996A1 (en) | Writing to ferroelectric memory devices | |
KR19980024074A (ko) | 금속-강유전체-금속-절연체 반도체 구조를 기본으로 한 비휘발성 메모리 | |
TW494567B (en) | Nonvolatile semiconductor memory device | |
KR20000017596A (ko) | 강유전성 비휘발성 메모리의 메모리 구조 및 그 판독 방법 | |
US6373743B1 (en) | Ferroelectric memory and method of operating same | |
US20220020776A1 (en) | Memory cell arrangement and methods thereof | |
EP0815596A1 (en) | Improved non-destructively read ferroelectric memory cell | |
TW493267B (en) | Semiconductor memory device, method for driving the same and method for fabricating the same | |
TW434905B (en) | FEMFET-device and its production method | |
TW424326B (en) | SRAM-cells arrangement and its production method | |
US6944044B2 (en) | Method for reading out or in a status from or to a ferroelectrical transistor of a memory cell and memory matrix | |
JPH07202138A (ja) | 強誘電体記憶素子 | |
JP2004311512A (ja) | 多値情報記憶素子、その使用方法およびその製造方法 | |
JP2006339395A (ja) | 抵抗変化型素子および半導体装置 | |
TW477064B (en) | Memory-arrangement | |
KR100322742B1 (ko) | 비파괴 읽기 씨모스 트랜지스터 강유전체 메모리 및 그 작동방법 | |
KR20100131700A (ko) | 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법 | |
JP2002324394A (ja) | 強誘電体トランジスタ型不揮発性記憶素子の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |