KR20100131700A - 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법 - Google Patents

저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법 Download PDF

Info

Publication number
KR20100131700A
KR20100131700A KR1020090050426A KR20090050426A KR20100131700A KR 20100131700 A KR20100131700 A KR 20100131700A KR 1020090050426 A KR1020090050426 A KR 1020090050426A KR 20090050426 A KR20090050426 A KR 20090050426A KR 20100131700 A KR20100131700 A KR 20100131700A
Authority
KR
South Korea
Prior art keywords
resistance change
voltage
reset
change layer
state
Prior art date
Application number
KR1020090050426A
Other languages
English (en)
Other versions
KR101079662B1 (ko
Inventor
황철성
석준영
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020090050426A priority Critical patent/KR101079662B1/ko
Publication of KR20100131700A publication Critical patent/KR20100131700A/ko
Application granted granted Critical
Publication of KR101079662B1 publication Critical patent/KR101079662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 정보 기록 및 판독시에 오기와 오독의 우려가 발생하지 않는 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 판독 방법에 관한 것이다. 본 발명에 따른 저항 변화 랜덤 액세스 메모리는 m×n(m, n은 2 이상의 자연수) 매트릭스(matrix)를 이루도록 m×n 개의 불순물 영역이 형성되어 있고, 행 방향의 불순물 영역 각각의 사이에 채널 영역이 형성되어, 각 행 방향으로 비트 라인이 형성되어 있는 기판을 구비한다. 그리고 각 채널 영역 상에 순차적으로 적층되어 있는 게이트 절연막과 게이트 전극을 구비한다. 그리고 각 게이트 전극 상에 형성되며 게이트 전극과 전기적으로 연결되는 연결 전극과, 연결 전극 상에 행 방향으로 길게 뻗은 형상으로 형성되며 각 행에 배치된 연결 전극을 전기적으로 연결시키는 게이트 라인을 구비한다. 그리고 각 불순물 영역 상에 순차적으로 적층되어 있는 각 불순물 영역과 전기적으로 연결되는 하부 전극과, 전기 신호에 의해 저항이 변화하는 물질로 이루어진 저항 변화층과, 각 저항 변화층 상에 형성된 상부 전극을 구비한다. 그리고 상부 전극 상에 열 방향으로 길게 뻗은 형상으로 형성되며, 각 열에 배치된 상부 전극을 전기적으로 연결시키는 워드 라인을 구비한다.

Description

저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법{Resistance random access memory and method for recording and read-out of information in resistance random access memory}
본 발명은 비휘발성 기억소자에 관한 것으로, 보다 상세하게는 저항변화 랜덤 액세스 메모리에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 기억소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 기억소자는 전원이 꺼지더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile)이 요구되고 있다. 비휘발성 기억소자는 전기적으로 데이터의 저장과 소거가 가능하고 전원이 공급되지 않아도 데이터의 보존이 가능하기 때문에, 다양한 분야에서 그 응용이 증가하고 있다. 그러나 종래에 반도체를 이용하여 구성된 다이나믹 랜덤 액세스 메모리(dynamic RAM, DRAM)는 전원이 공급되지 않는 상황에서는 저장된 정보를 모두 잃어버리는 휘발성(volatile)의 특징을 가지므로 이를 대체할 비휘발성 기억소자의 연구가 수행되고 있다.
대표적인 비휘발성 기억소자로 전기적으로 격리된 플로팅 게이트를 갖는 플 래시 기억소자(flash memory device)에 관한 연구가 활발히 이루어졌다. 그러나 최근에는 비휘발성 기억소자 중 자기저항 변화현상을 이용하는 자기 랜덤 액세스 메모리(magnetic RAM, MRAM), 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(ferroelectric RAM, FRAM), 금속 산화물 박막의 저항 스위칭(resistance switching) 또는 전도도 스위칭(conductivity switching) 현상을 이용하는 저항 변화 랜덤 액세스 메모리(resistance RAM, ReRAM), 상전이 현상을 이용하는 상전이 랜덤 액세스 메모리(phase change RAM, PRAM) 등이 주요 연구의 대상이다. 특히, 저항 변화 랜덤 액세스 메모리는 다른 비휘발성 기억소자에 비하여 소자 구조가 아주 간단하고 제조 공정이 비교적 단순하여 주목을 많이 받고 있다.
저항 변화 랜덤 액세스 메모리는 금속-산화물-금속(metal-oxide-metal, MOM)의 기본 소자 구조에서 적당한 전기적 신호를 가하면 산화물이 고저항 상태(high resistance state, HRS)에서 저저항 상태(low resistance state, LRS)로 바뀌는 특성이 나타나게 된다. 그리고 다른 전기적 신호에서는 산화물이 저저항 상태에서 고저항 상태로 변하게 된다. 이와 같이 산화물이 고저항 상태에서 저저항 상태로 변하는 것을 셋(set)이라고 하며, 반대로 저저항 상태에서 고저항 상태로 변하는 것을 리셋(reset)이라고 한다. 그리고 셋 상태는 저저항 상태를 의미하고 리셋 상태는 고저항 상태를 의미한다. 이와 같은 저항의 스위칭 현상 통해 정보를 기록, 판독하게 된다.
종래의 저항 변화 랜덤 액세스 메모리를 도 1a에 나타내었다. 도 1a에 도시된 바와 같이 종래의 저항 변화 랜덤 액세스 메모리(100)는 직교하는 전극(110, 130) 사이에 저항 변화층(120)이 구비된 저항 변화 기록 소자(140)가 행 및 열로 정렬되어 있는 형태이다. 그리고 각 저항 변화 기록 소자(140)에 구비된 저항 변화층(120)의 저항 상태에 따라, 예컨대 저저항 상태를 "1"로 고저항 상태를 "0"으로 정보를 저장한다.
참조번호 140으로 표시된 저항 변화 기록 소자에 정보를 기록 및 판독하고자 하는 경우에 대해서 살펴본다. 선택된 저항 변화 기록 소자(140)에 정보를 기록하기 위해서는 선택된 저항 변화 기록 소자(140)에 구비된 전극(110, 130)에 저항 변화층(120)을 저저항 상태 또는 고저항 상태로 변경시키기 위한 전압을 인가한다. 그리고 정보를 판독하기 위해서는 선택된 저항 변화 기록 소자(140)에 구비된 전극(110, 130) 사이에 판독을 위한 전압을 인가한 다음 하나의 전극(110 또는 130)에 흐르는 전류를 측정하는 방법이 이용된다. 즉 전류의 크기가 상대적으로 큰 경우가 저저항 상태로 "1"에 해당되고, 전류의 크기가 상대적으로 작은 경우가 고저항 상태로 "0"에 해당된다.
그런데 종래의 저항 변화 랜덤 액세스 메모리(100)의 정보를 판독하는 경우, 정보를 판독하고자 선택된 저항 변화 기록 소자(140)에 구비된 저항 변화층(120)의 저항상태 외에 다른 저항 변화 기록 소자에 구비된 저항 변화층의 저항상태에 영향을 받게 되는 문제점이 있다. 이러한 일 예를 도 1b에 도시하였다.
참조번호 151로 표시된 고저항 상태의 저항 변화층(121)을 구비한 저항 변화 기록 소자의 정보를 판독하고자 하는 경우에 대해서 살펴본다. 정보를 판독하기 위해서, 선택된 저항 변화 기록 소자(151)에 구비된 전극(111, 131) 사이에 판독전압 을 인가하여야 한다. 예컨대, 참조번호 111로 표시된 전극에 기준 전압인 0V를 인가하고 131로 표시된 전극에 판독전압인 Vread를 인가할 수 있다. 이와 같이 전압을 인가하면 참조번호 170으로 표시된 화살표 방향으로 전류가 흐르고, 이 전류를 측정하여 정보를 판독하게 된다. 선택된 저항 변화 기록 소자(151)에 구비된 저항 변화층(121)이 고저항 상태인 경우에는 상대적으로 작은 값의 전류가 측정되어야 정보가 바르게 판독된 것이다.
그러나 상술한 방법으로 전압을 인가하면, 참조번호 170으로 표시된 화살표 방향 외에 참조번호 180으로 표시된 방향으로도 전류가 흐르게 된다. 이때, 도 1b에 도시된 바와 같이 주변의 참조번호 152, 153, 154로 표시된 저항 변화 기록 소자에 구비된 저항 변화층(122, 123, 124)이 저저항 상태에 있는 경우에는, 참조번호 180으로 표시된 방향으로 흐르는 전류가 참조번호 170으로 표시된 화살표 방향으로 흐르는 전류보다 크게 된다. 따라서 선택된 저항 변화 기록 소자(151)에 구비된 저항 변화층(121)이 고저항 상태임에도 상대적으로 큰 값의 전류가 측정되어 저저항 상태로 판독되는 문제점이 있다.
결국, 종래의 저항 변화 랜덤 액세스 메모리를 이용하여 정보를 기록하거나 판독하고자 하는 경우 주변의 다른 저항 변화 기록 소자에 원치 않는 정보가 기록되거나 주변의 다른 저항 변화 기록 소자에 의해 원치 않은 정보가 판독될 수 있다. 따라서 새로운 형태의 저항 변화 랜덤 액세스 메모리의 필요성이 대두되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 정보 기록 및 판독시에 주변 다른 셀의 영향을 받지 않아 오기와 오독의 우려가 발생하지 않는 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 판독 방법을 제공하는 데에 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항 변화 랜덤 액세스 메모리는 m×n(m, n은 2 이상의 자연수) 매트릭스(matrix)를 이루도록 m×n 개의 불순물 영역이 형성되어 있고, 행 방향의 불순물 영역 각각의 사이에 채널 영역이 형성되어, 각 행 방향으로 비트 라인이 형성되어 있는 기판; 상기 각 채널 영역 상에 형성되어 있는 게이트 절연막; 상기 각 게이트 절연막 상에 형성되어 있는 게이트 전극; 상기 각 게이트 전극 상에 형성되며, 상기 게이트 전극과 전기적으로 연결되는 연결 전극; 상기 연결 전극 상에 행 방향으로 길게 뻗은 형상으로 형성되며, 각 행에 배치된 연결 전극을 전기적으로 연결시키는 게이트 라인; 상기 각 불순물 영역 상에 형성되며, 각 불순물 영역과 전기적으로 연결되는 하부 전극; 상기 각 하부 전극 상에 형성되며, 전기 신호에 의해 저항이 변화하는 물질로 이루어진 저항 변화층; 상기 각 저항 변화층 상에 형성된 상부 전극; 및 상기 상부 전극 상에 열 방향으로 길게 뻗은 형상으로 형성되며, 각 열에 배치된 상부 전극을 전기적으로 연결시키는 워드 라인;을 구비한다.
본 발명에 따른 저항 변화 랜덤 액세스 메모리에 있어서, 상기 저항 변화층은, 상기 저항 변화층을 셋(set) 상태에서 리셋(reset) 상태로 변화시키는 리셋-전압(Vreset)의 크기가 상기 저항 변화층을 리셋(reset) 상태에서 셋(set) 상태로 변화시키는 셋-전압(Vset) 크기의 절반보다 크게 되도록(Vreset>1/2Vset) 형성될 수 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항 변화 랜덤 액세스 메모리의 정보 기록 방법은 본 발명에 따른 저항 변화 랜덤 액세스 메모리에 정보를 기록하는 것으로, 정보를 기록하고자 선택된 저항 변화층과 연결된 비트 라인을 접지하고, 상기 선택된 저항 변화층과 동일한 행 방향에 형성되어 있는 채널 영역이 열리도록 상기 선택된 저항 변화층과 연결된 게이트 라인에 온-전압(Von)을 인가하고, 상기 선택된 저항 변화층과 연결되지 않은 비트 라인과 워드 라인을 플로팅(floating)하고, 상기 선택된 저항 변화층과 다른 행 방향에 형성되어 있는 채널 영역이 닫히도록 상기 선택된 저항 변화층과 연결되지 않은 게이트 라인에 오프-전압(Voff)을 인가하는 단계; 상기 선택된 저항 변화층과 연결된 워드 라인에 상기 선택된 저항 변화층을 리셋 상태에서 셋 상태로 변화시키는 셋-전압(Vset) 또는 상기 선택된 저항 변화층을 셋 상태에서 리셋 상태로 변화시키는 리셋-전압(Vreset) 전압인 기록 전압(VA)을 인가하는 단계; 및 상기 선택된 저항 변화층의 저항 상태에 따라 "0" 또는 "1"을 할당하는 단계;를 갖는다.
본 발명에 따른 저항 변화 랜덤 액세스 메모리의 정보 기록 방법에 있어서, 상기 기록 전압을 인가하는 단계 이전에, 상기 선택된 저항 변화층과 동일한 행에 배열되어 있는 다른 저항 변화층에 리셋-전압보다 작은 전압이 인가되도록, 상기 선택된 저항 변화층과 연결된 워드 라인에 리셋-전압보다 작은 프리 차징(pre-charging) 전압(Vp)을 인가하는 단계를 더 포함할 수 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항 변화 랜덤 액세스 메모리의 정보 판독 방법은 본 발명에 따른 저항 변화 랜덤 액세스 메모리에 기록된 정보를 판독하는 것으로, 상기 저항 변화 랜덤 액세스 메모리에 구비된 저항 변화층의 저항 상태에 따라 "0" 또는 "1"을 할당하는 단계; 정보를 판독하고자 선택된 저항 변화층과 연결된 비트 라인을 접지하고, 상기 선택된 저항 변화층과 동일한 행 방향에 형성되어 있는 채널 영역이 열리도록 상기 선택된 저항 변화층과 연결된 게이트 라인에 온-전압(Von)을 인가하고, 상기 선택된 저항 변화층과 연결되지 않은 비트 라인과 워드 라인을 플로팅하고, 상기 선택된 저항 변화층과 다른 행 방향에 형성되어 있는 채널 영역이 닫히도록 상기 선택된 저항 변화층과 연결되지 않은 게이트 라인에 오프-전압(Voff)을 인가하는 단계; 상기 선택된 저항 변화층과 연결된 워드 라인에, 상기 선택된 저항 변화층을 셋 상태에서 리셋 상태로 변화시키는 리셋-전압(Vreset) 전압보다 작은 판독 전압(VR)을 인가하는 단계; 및 상기 선택된 저항 변화층과 연결된 비트 라인에 흐르는 전류를 측정하여, 상기 선택된 저항 변화층에 할당된 "0" 또는 "1"을 판독하는 단계;를 갖는다.
본 발명에 따르면, 하나의 저항 변화층에 하나의 트랜지스터가 연결되어 있는 형태이므로, 게이트 전압을 조절하여 정보를 기록할 때나 판독할 때, 오기나 오독의 우려가 감소한다. 그리고 하나의 저항 변화층과 하나의 트랜지스터가 연결된 랜덤 액세스 메모리임에도 자기 정렬 콘택(self align contact)을 이용하면 셀 크기가 4F2(F:feature size) 정도가 되어 집적도를 높일 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 따른 저항 변화 랜덤 액세스 메모리의 구조를 개략적으로 나타내는 사시도이다.
도 2를 참조하면, 본 발명에 따른 저항 변화 랜덤 액세스 메모리(200)는 기판(210), 게이트 절연막(221), 게이트 전극(222), 연결 전극(223), 게이트 라인(225), 저항 변화 셀(230) 및 워드 라인(235)을 구비한다.
기판(210)은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 바람직하게는 단결정 실리콘 기판이 이용된다. 기판(210)에는 m×n 개의 불순물 영역(211)이 m×n 매트릭스를 이루도록 형성되어 있다. 이때, m, n은 2 이상의 자연수로, 도 2에는 m, n이 6인 경우에 대해서 도시하고 있으나, 이에 m, n이 2 내지 5이거나 7 이상인 경우에도 적용됨은 물론이다. 불순물 영역(211)은 소스/드레인을 형성할 때와 마찬가지로 이온 도핑 등을 통해 형성할 수 있다. 그리고 행 방향으로 형성되어 있는 불순물 영역(211) 사이에는 채널 영역(212)이 형성되어 있다. 행 방향으로 형성되어 있는 불순물 영역(211)과 채널 영역(212)이 비트 라인(215)을 형성한다. 이와 같이 형성되는 비트 라인(215)을 도 2에 점선으로 나타내었다.
게이트 절연막(221)은 각 채널 영역(212) 상에 형성되며, 트랜지스터의 게이트 옥사이드 역할을 하는 것으로 SiO2와 같은 절연체로 이루어진다. 게이트 전극(222)은 각 게이트 절연막(221) 상에 형성되며, 전도성 물질로 이루어진다. 연결 전극(223)은 각 게이트 전극(222) 상에 게이트 전극(222)의 상방향으로 길게 뻗은 형상으로 형성되고, 전도성 물질로 이루어져, 게이트 전극(222)과 게이트 라인(225)을 전기적으로 연결시킨다. 게이트 라인(225)은 각 행에 배치된 연결 전극(223)을 전기적으로 연결시키도록, 연결 전극(223) 상에 행 방향으로 길게 뻗은 형상으로 형성되며, 전도성 물질로 이루어진다.
저항 변화 셀(230)은 각 불순물 영역(211)의 상부에 형성되며, 불순물 영역(211)과 전기적으로 연결된다. 저항 변화 셀(230)과 저항 변화 셀(230) 하부에 형성되어 있는 불순물 영역(211)을 전기적으로 연결시키는 보조 전극(231)이 구비될 수 있다. 저항 변화 셀(230)은 하부 전극(232), 저항 변화층(233) 및 상부 전극(234)을 구비하며, 불순물 영역(211)을 기준으로 하부 전극(232), 저항 변화층(233) 및 상부 전극(234)이 순차적으로 형성된다.
하부 전극(232)은 보조 전극(231)과 전기적으로 연결되며, Pt, Ru, Ir, Ag, Al, W, TiN과 같은 금속재료와 IrO2, RuO2, SrRuO3, CaRuO3, LaSrCoO3, LaNiO3 및 InSnOx(ITO)와 같은 산화물 도전체 중 어느 하나 또는 이들의 조합으로 형성될 수 있다. 하부 전극(232)은 보조 전극(231)과 일체로 형성되어 불순물 영역(211)과 전기적으로 연결될 수 있다.
저항 변화층(233)은 전기적 신호에 의해 전기 저항이 변화하는 물질로 이루어진다. 전기적 신호에 의해 전기 저항이 변하는 물질로 페로브스카이트(perovskite), 전이금속 산화물 및 칼코제나이드계 물질 중 적어도 어느 하나가 이용될 수 있다. 저항 변화층(233)은 TiO2, NiO, HfO2, Al2O3, ZrO2, ZnO, Ta2O5 및 Nb2O5와 같은 이성분계 물질과 SrTiO3, HfAlO, HfSiO 및 HfTiO와 같은 삼성분계 물질 중 어느 하나 또는 이들의 조합으로 형성될 수 있다. 또한 저항 변화층(233)은 Cu가 도핑된 SiO2, Ag가 도핑된 SiO2, Cu가 도핑된 Ge-Se-Te화합물, Ag가 도핑된 Ge-Se-Te화합물, CuOx계 저항변화 물질 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
저항 변화층(233)이 고저항 상태에서 저저항 상태로 변하는 것을 셋(set)이라고 하며, 반대로 저저항 상태에서 고저항 상태로 변하는 것을 리셋(reset)이라고 한다. 그리고 셋 상태는 저항 변화층(233)이 저저항 상태에 있는 경우에 해당되고, 리셋 상태는 저항 변화층(233)이 고저항 상태에 있는 경우에 해당된다. 저항 변화층(233)을 리셋 상태에서 셋 상태로 변화시킬 때 인가되는 전압이 셋-전압(Vset)이고, 셋 상태에서 리셋 상태로 변화시킬 때 인가되는 전압이 리셋-전압(Vreset)이다. 일반적으로, 셋-전압이 리셋-전압보다 더 크다. 저항 변화층(233)은 리셋-전압의 크기가 셋-전압 크기의 절반보다 크게 되도록 형성될 수 있다. 즉 Vreset > 1/2Vset 조건을 만족하는 물질로 저항 변화층(233)이 형성될 수 있다. 이와 같은 조건에 대한 상세한 이유는 정보 기록 방법에서 함께 설명한다.
상부 전극(234)은 하부 전극(232)과 마찬가지로 Pt, Ru, Ir, Ag, Al, W, TiN과 같은 금속재료와 IrO2, RuO2, SrRuO3, CaRuO3, LaSrCoO3, LaNiO3 및 InSnOx(ITO)와 같은 산화물 도전체 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
워드 라인(235)은 각 열에 배치된 상부 전극(234)을 전기적으로 연결시키도록, 상부 전극(234) 상에 열 방향으로 길게 뻗은 형상으로 형성되며, 전도성 물질로 이루어진다. 워드 라인(235)은 상부 전극(234)과 전기적으로 연결되며, 상부 전극(234)과 워드 라인(235)은 일체로 형성될 수 있다.
도 2에 도시된 저항 변화 랜덤 액세스 메모리의 회로도를 도 3에 나타내었다. 도 3에 도시된 바와 같이, 본 발명에 따른 저항 변화 랜덤 액세스 메모리는 하 나의 저항 변화 셀(230)과 하나의 트랜지스터(240)가 연결되어 있는 구조를 가진다. 그리고 비트 라인(215)과 게이트 라인(225)은 행 방향으로 길게 뻗은 형상으로 형성되어 동일한 방향을 가지며, 워드 라인(235)은 열 방향으로 길게 뻗은 형상을 형성되어, 비트 라인(215)과 게이트 라인(225)의 형성 방향과는 직교하는 방향을 갖는다.
도 4는 본 발명에 따른 저항 변화 랜덤 액세스 메모리에 정보를 기록하기 위해 인가되는 전압의 일 예를 나타내는 도면이다.
정보를 기록하고자 선택된 저항 변화 셀을 참조번호 410으로 나타내었다. 저항 변화 셀의 정보는 저항 변화 셀에 구비된 저항 변화층의 저항 상태로 기록되므로, 선택된 저항 변화 셀(410)에 셋-전압 또는 리셋-전압을 인가하여야 정보를 기록할 수 있게 된다. 그리고 선택된 저항 변화 셀(410)에만 정보를 기록하는 것이므로, 선택된 저항 변화 셀(410)에 구비된 저항 변화층의 저항 상태만 변경되도록 하여야 하고, 그 외의 저항 변화 셀에 구비된 저항 변화층의 저항 상태는 변경되지 않도록 하여야 한다. 즉 선택된 저항 변화 셀(410) 이외의 저항 변화 셀에는 전압이 인가되지 않거나 리셋-전압보다 작은 전압이 인가되도록 하여야 한다.
이를 위해, 도 4에 도시된 바와 같이, 선택된 저항 변화 셀(410)과 연결되어 있는 비트 라인(420)은 접지하고, 선택된 저항 변화 셀(410)과 연결되어 있는 게이트 라인(430)에는 온-전압(Von)을 인가한다. 온-전압은 게이트 라인 하부에 형성되어 있는 채널 영역이 열리도록 하는 전압을 의미한다. 그리고 선택된 저항 변화 셀(410)과 연결되어 있지 않은 비트 라인과 워드 라인은 모두 플로팅하고, 선택된 저항 변화 셀(410)과 연결되어 있지 않은 게이트 라인에는 모두 오프-전압(Voff)을 인가한다. 오프-전압은 게이트 라인 하부에 형성되어 있는 채널 영역이 닫히도록 하는 전압을 의미한다.
이와 같이, 각 게이트 라인, 비트 라인 및 워드 라인에 전압을 인가한 후, 선택된 저항 변화 셀(410)과 연결되어 있는 워드 라인(440)에 기록 전압(VA)을 인가한다. 기록 전압은 선택된 저항 변화 셀(410)에 정보를 기록하기 위한 전압으로, 셋-전압 또는 리셋-전압이 이에 해당된다.
상술한 바와 같이 각 게이트 라인, 비트 라인 및 워드 라인에 전압을 인가하면, 선택된 저항 변화 셀(410)에는 기록 전압이 인가되므로, 원하는 정보를 기록할 수 있게 된다. 그리고 선택되지 않은 저항 변화 셀 중 선택된 저항 변화 셀(410)과 워드 라인을 공유하는 저항 변화 셀의 경우, 워드 라인(440)에는 기록 전압이 인가되나, 비트 라인이 플로팅되어 있으므로, 선택된 저항 변화 셀(410)과 워드 라인을 공유하는 다른 저항 변화 셀에는 전압이 인가되지 않는다. 다만, 비트 라인이 플로팅되기 전의 상태에 의해 워드 라인(440)에 기록 전압이 인가되는 초기에 선택된 저항 변화 셀(410)과 워드 라인을 공유하는 다른 저항 변화 셀에 리셋-전압 이상이 인가될 가능성이 존재한다. 즉, 비트 라인이 플로팅되기 전에 접지된 상태이었다면, 워드 라인(440)에 기록 전압이 인가될 때, 선택되지 않은 저항 변화 셀에도 펄스 형태의 기록 전압이 인가되어 원치 않은 정보가 기록될 수 있다. 이를 방지하기 위하여, 선택된 저항 변화 셀(410)에 연결되어 있는 워드 라인(440)에 기록 전압을 인가하기 전에, 프리 차징(pre-charging) 전압(Vp)을 인가하는 것이 바람직하다.
프리 차징 전압을 인가하는 것은 선택된 저항 변화 셀(410)과 동일한 열에 배열되어 있는 다른 저항 변화 셀에 리셋-전압보다 작은 전압이 인가되도록 하기 위함이다. 기록 전압이 리셋-전압인 경우에는 리셋-전압보다 작은 프리 차징 전압을 먼저 인가한 후, 기록 전압을 인가한다. 이와 같이 프리 차징 전압을 인가하면, 선택된 저항 변화 셀(410)에만 리셋-전압이 인가되고, 선택되지 않은 저항 변화 셀에는 리셋-전압보다 작은 전압만이 인가된다. 따라서 선택된 저항 변화 셀(410)에만 원하는 정보를 기록할 수 있게 된다.
그러나 기록 전압이 셋-전압인 경우에는 간단하지 않다. 기록 전압이 셋-전압인 경우, 선택된 저항 변화 셀(410)과 연결되어 있는 워드 라인 즉, 선택 워드 라인(440)에 인가되는 전압을 도 5에 나타내었다.
도 5에 도시된 바와 같이, 선택되지 않은 저항 변화 셀을 프리 차징하기 위해서, 프리 차징 전압을 증가시키면서 n 번의 프리 차징 단계(n은 2 이상의 자연수)를 수행한다. 이는 선택되지 않은 저항 변화 셀에 리셋-전압 이상의 전압이 인가되지 않도록 하기 위함이다. 이를 위해, 첫 번째 프리 차징 단계에 인가되는 프리 차징 전압(Vp ,1)은 리셋-전압보다 작게 한다(Vreset > Vp ,1). 그리고 m 번째 프리 차징 단계(m은 2 이상 n 이하의 자연수)에 인가되는 프리 차징 전압(Vp ,m)과 m-1 번째 프리 차징 단계에 인가되는 프리 차징 전압(Vp ,m-1)의 차이도 리셋-전압보다 작게 한다(Vreset > Vp ,m-Vp ,m-1). 그리고 셋-전압과 n 번째 프리 차징 단계에 인가되는 프리 차징 전압(Vp ,n)의 차이 또한 리셋-전압보다 작게 한다(Vreset > Vset-Vp ,n).
예컨대, 셋-전압이 5V이고, 리셋-전압이 1.2V 인 경우에, Vp ,1을 1V, Vp ,2를 2V, Vp ,3을 3V, 그리고 Vp ,4를 4V로 설정하여, 선택되지 않은 저항 변화 셀에 프리 차징시킨 후, 기록 전압을 5V로 하여 선택된 저항 변화 셀(410)에 정보를 기록한다면, 어떠한 단계에서도 선택되지 않은 저항 변화 셀에는 리셋-전압인 1.2V보다 작은 1V 이하의 전압만이 인가되므로, 선택되지 않은 저항 변화 셀에 원하지 않은 정보가 기록되지 않게 된다.
도 5에 도시되어 있는 방법으로 프리 차징한 후, 기록 전압을 인가하여 정보를 기록하게 되면, 선택되지 않은 저항 변화 셀에 원하지 않는 정보가 기록되지 않는 장점이 있으나, 정보 기록이 복잡해지는 단점이 있다. 이를 개선하기 위해, 리셋-전압의 크기가 셋-전압의 크기의 절반보다 크게 되도록(Vreset > 1/2Vset), 저항 변화층을 형성한다. 그리고 기록 전압의 절반에 해당하는 크기의 전압으로 한 번의 프리 차징을 하게 되면(Vp = 1/2VA), 선택되지 않은 저항 변화 셀에 원하지 않은 정보가 기록되지 않게 된다. 이와 같은 방법으로 정보를 기록하는 방법을 도 6에 나타내었다. 예컨대, 셋-전압이 5V이고, 리셋-전압이 3V인 경우에, 2.5V의 전압을 인가하여 프리 차징시키게 되면, 프리 차징할 때에 선택되지 않은 저항 변화 셀에는 최대 2.5V 정도의 펄스 전압이 인가되고, 기록 전압을 인가할 때도 최대 2.5V 정도 의 펄스 전압만이 인가되므로, 선택되지 않은 저항 변화 셀의 저항 상태가 변경되지 않게 된다.
그리고 선택된 저항 변화 셀(410)과 비트 라인을 공유하는 저항 변화 셀의 경우는 워드 라인은 플로팅되어 있고, 비트 라인은 접지되어 있으므로, 이 저항 변화 셀에 리셋-전압 이상의 전압이 인가될 가능성은 거의 없다.
결국, 상술한 방법으로 각 게이트 라인, 비트 라인 및 워드 라인에 전압을 인가하게 되면, 선택된 저항 변화 셀(410)만의 저항 상태를 변경할 수 있고, 선택되지 않은 저항 변화 셀의 저항 상태는 변경할 수 없게 되어, 오기의 우려가 없어지게 된다.
도 7은 본 발명에 따른 저항 변화 랜덤 액세스 메모리에 기록된 정보를 판독하기 위해 인가되는 전압의 일 예를 나타내는 도면이다.
저항 변화 셀에 기록된 정보를 판독하고자 선택된 저항 변화 셀을 참조번호 510으로 나타내었다. 저항 변화 셀에 기록된 정보는 저항 변화 셀의 저항 상태를 판별하는 것으로 이루어지므로, 저항 변화 셀만을 흐르는 전류의 크기를 통해 쉽게 정보를 판독할 수 있다. 정보를 오독하지 않으려면, 선택된 저항 변화 셀만을 흐르는 전류를 측정해야 한다.
이를 위해, 도 7에 도시된 바와 같이, 선택된 저항 변화 셀(510)과 연결되어 있는 비트 라인(520)은 접지하고, 선택된 저항 변화 셀(510)과 연결되어 있는 게이트 라인(530)에는 온-전압(Von)을 인가한다. 그리고 선택된 저항 변화 셀(510)과 연 결되어 있지 않은 비트 라인과 워드 라인은 모두 플로팅하고, 선택된 저항 변화 셀(510)과 연결되어 있지 않은 게이트 라인에는 모두 오프-전압(Voff)을 인가한다.
이와 같이, 각 게이트 라인, 비트 라인 및 워드 라인에 전압을 인가한 후, 선택된 저항 변화 셀(510)과 연결되어 있는 워드 라인(540)에 판독 전압(VR)을 인가하고, 선택된 저항 변화 셀(510)과 연결되어 있는 비트 라인(520)에 흐르는 전류를 측정하여 정보를 판독한다. 정보 판독시에는 저항 변화 셀의 저항 상태가 변경되지 않도록 하여야 하므로, 판독 전압은 리셋-전압보다 작은 전압으로 설정한다.
상술한 바와 같이 각 게이트 라인, 비트 라인 및 워드 라인에 전압을 인가하면, 선택된 저항 변화 셀(510)과 워드 라인을 공유하는 다른 저항 변화 셀에 연결된 게이트 라인에 오프-전압이 인가되므로, 이 저항 변화 셀과 연결된 채널 영역이 닫혀 있으므로 비트 라인과 전위차가 존재하더라도 선택된 저항 변화 셀(510)과 연결되어 있는 비트 라인(520)에 흐르는 전류에 영향을 미치지 않게 된다. 즉, 선택되지 않은 저항 변화 셀과 연결된 게이트 라인은 모두 오프-전압이 인가되므로, 선택된 저항 변화 셀(510)과 게이트 라인을 공유하지 않은 저항 변화 셀에 흐르는 전류는 정보 판독시에 아무런 영향을 미치지 않게 된다. 그리고 선택된 저항 변화 셀(510)과 게이트 라인 및 비트 라인을 공유하는 다른 저항 변화 셀의 워드 라인은 모두 플로팅되어 있으므로, 선택된 저항 변화 셀(510)과 게이트 라인 및 비트 라인을 공유하는 다른 저항 변화 셀에는 전류가 흐르지 않으므로 정보 판독시에 영향을 미치지 않게 된다.
결국 도 7에 도시된 바와 같이, 각 게이트 라인, 비트 라인 및 워드 라인에 전압을 인가하게 되면, 오로지 선택된 저항 변화 셀(510)만을 흐르는 전류를 측정할 수 있게 되므로, 정보의 오독의 우려가 없다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1a는 종래의 저항 변화 랜덤 액세스 메모리의 구조를 개략적으로 나타내는 사시도이다.
도 1b는 종래의 저항 변화 랜덤 액세스 메모리에 있어서, 정보 판독시 오류가 발생하는 과정을 개략적으로 나타내는 도면이다.
도 2는 본 발명에 따른 저항 변화 랜덤 액세스 메모리의 구조를 개략적으로 나타내는 사시도이다.
도 3은 도 2에 도시된 저항 변화 랜덤 액세스 메모리를 나타내는 회로도이다.
도 4는 본 발명에 따른 저항 변화 랜덤 액세스 메모리에 정보를 기록하기 위해 인가되는 전압의 일 예를 나타내는 도면이다.
도 5는 본 발명에 따른 저항 변화 랜덤 액세스 메모리의 정보 기록 방법에 있어서, 시간에 따라 선택 워드 라인에 인가되는 전압 변화의 일 예를 나타내는 도면이다.
도 6은 본 발명에 따른 저항 변화 랜덤 액세스 메모리의 정보 기록 방법에 있어서, 시간에 따라 선택 워드 라인에 인가되는 전압 변화의 다른 예를 나타내는 도면이다.
도 7은 본 발명에 따른 저항 변화 랜덤 액세스 메모리에 기록된 정보를 판독하기 위해 인가되는 전압의 일 예를 나타내는 도면이다.

Claims (7)

  1. m×n(m, n은 2 이상의 자연수) 매트릭스(matrix)를 이루도록 m×n 개의 불순물 영역이 형성되어 있고, 행 방향의 불순물 영역 각각의 사이에 채널 영역이 형성되어, 각 행 방향으로 비트 라인이 형성되어 있는 기판;
    상기 각 채널 영역 상에 형성되어 있는 게이트 절연막;
    상기 각 게이트 절연막 상에 형성되어 있는 게이트 전극;
    상기 각 게이트 전극 상에 형성되며, 상기 게이트 전극과 전기적으로 연결되는 연결 전극;
    상기 연결 전극 상에 행 방향으로 길게 뻗은 형상으로 형성되며, 각 행에 배치된 연결 전극을 전기적으로 연결시키는 게이트 라인;
    상기 각 불순물 영역 상에 형성되며, 각 불순물 영역과 전기적으로 연결되는 하부 전극;
    상기 각 하부 전극 상에 형성되며, 전기 신호에 의해 저항이 변화하는 물질로 이루어진 저항 변화층;
    상기 각 저항 변화층 상에 형성된 상부 전극; 및
    상기 상부 전극 상에 열 방향으로 길게 뻗은 형상으로 형성되며, 각 열에 배치된 상부 전극을 전기적으로 연결시키는 워드 라인;을 포함하는 것을 특징으로 하는 저항 변화 랜덤 액세스 메모리.
  2. 제1항에 있어서,
    상기 저항 변화층은,
    상기 저항 변화층을 셋(set) 상태에서 리셋(reset) 상태로 변화시키는 리셋-전압(Vreset)의 크기가 상기 저항 변화층을 리셋(reset) 상태에서 셋(set) 상태로 변화시키는 셋-전압(Vset) 크기의 절반보다 크게 되도록(Vreset>1/2Vset) 형성되는 것을 특징으로 하는 저항 변화 랜덤 액세스 메모리.
  3. 제1항에 기재되어 있는 저항 변화 랜덤 액세스 메모리의 정보 기록 방법으로,
    정보를 기록하고자 선택된 저항 변화층과 연결된 비트 라인을 접지하고, 상기 선택된 저항 변화층과 동일한 행 방향에 형성되어 있는 채널 영역이 열리도록 상기 선택된 저항 변화층과 연결된 게이트 라인에 온-전압(Von)을 인가하고, 상기 선택된 저항 변화층과 연결되지 않은 비트 라인과 워드 라인을 플로팅(floating)하고, 상기 선택된 저항 변화층과 다른 행 방향에 형성되어 있는 채널 영역이 닫히도록 상기 선택된 저항 변화층과 연결되지 않은 게이트 라인에 오프-전압(Voff)을 인가하는 단계;
    상기 선택된 저항 변화층과 연결된 워드 라인에 상기 선택된 저항 변화층을 리셋 상태에서 셋 상태로 변화시키는 셋-전압(Vset) 또는 상기 선택된 저항 변화층 을 셋 상태에서 리셋 상태로 변화시키는 리셋-전압(Vreset) 전압인 기록 전압(VA)을 인가하는 단계; 및
    상기 선택된 저항 변화층의 저항 상태에 따라 "0" 또는 "1"을 할당하는 단계;를 포함하는 것을 특징으로 하는 저항 변화 랜덤 액세스 메모리의 정보 기록 방법.
  4. 제3항에 있어서,
    상기 기록 전압을 인가하는 단계 이전에,
    상기 선택된 저항 변화층과 동일한 열에 배열되어 있는 다른 저항 변화층에 리셋-전압보다 작은 전압이 인가되도록, 상기 선택된 저항 변화층과 연결된 워드 라인에 리셋-전압보다 작은 프리 차징(pre-charging) 전압(Vp)을 인가하는 단계를 더 포함하는 것을 특징으로 하는 저항 변화 랜덤 액세스 메모리의 정보 기록 방법.
  5. 제4항에 있어서,
    상기 기록 전압은 셋-전압이고(VA=Vset),
    상기 프리 차징 전압을 인가하는 단계는 프리 차징 전압을 증가시키면서 n 번의 프리 차징 단계(n은 2 이상의 자연수)로 수행하되,
    첫 번째 프리 차징 단계에 인가되는 프리 차징 전압(Vp ,1)은 리셋-전압보다 작고(Vreset>Vp ,1), m 번째 프리 차징 단계(m은 2 이상 n 이하의 자연수)에 인가되는 프리 차징 전압(Vp ,m)과 m-1 번재 프리 차징 단계에 인가되는 프리 차징 전압(Vp ,m-1)의 차이는 리셋-전압보다 작으며(Vreset>Vp ,m-Vp ,m-1), 셋-전압과 n 번째 프리 차징 단계에 인가되는 프리 차징 전압(Vp ,n)의 차이는 리셋-전압보다 작게 되도록(Vreset>Vset-Vp ,n), 각 프리 차징 단계에 인가되는 프리 차징 전압을 설정하는 것을 특징으로 하는 저항 변화 랜덤 액세스 메모리의 정보 기록 방법.
  6. 제4항에 있어서,
    상기 리셋-전압의 크기가 셋-전압 크기의 절반보다 크게 되도록(Vreset>1/2Vset), 상기 저항 변화층은 형성되고,
    상기 프리 차징 전압은 기록 전압의 절반인(Vp=1/2VA) 것을 특징으로 하는 저항 변화 랜덤 액세스 메모리의 정보 기록 방법.
  7. 제1항에 기재되어 있는 저항 변화 랜덤 액세스 메모리의 정보 판독 방법으로,
    상기 저항 변화 랜덤 액세스 메모리에 구비된 저항 변화층의 저항 상태에 따라 "0" 또는 "1"을 할당하는 단계;
    정보를 판독하고자 선택된 저항 변화층과 연결된 비트 라인을 접지하고, 상 기 선택된 저항 변화층과 동일한 행 방향에 형성되어 있는 채널 영역이 열리도록 상기 선택된 저항 변화층과 연결된 게이트 라인에 온-전압(Von)을 인가하고, 상기 선택된 저항 변화층과 연결되지 않은 비트 라인과 워드 라인을 플로팅하고, 상기 선택된 저항 변화층과 다른 행 방향에 형성되어 있는 채널 영역이 닫히도록 상기 선택된 저항 변화층과 연결되지 않은 게이트 라인에 오프-전압(Voff)을 인가하는 단계;
    상기 선택된 저항 변화층과 연결된 워드 라인에, 상기 선택된 저항 변화층을 셋 상태에서 리셋 상태로 변화시키는 리셋-전압(Vreset) 전압보다 작은 판독 전압(VR)을 인가하는 단계; 및
    상기 선택된 저항 변화층과 연결된 비트 라인에 흐르는 전류를 측정하여, 상기 선택된 저항 변화층에 할당된 "0" 또는 "1"을 판독하는 단계;를 포함하는 것을 특징으로 하는 저항 변화 랜덤 액세스 메모리의 정보 판독 방법.
KR1020090050426A 2009-06-08 2009-06-08 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법 KR101079662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090050426A KR101079662B1 (ko) 2009-06-08 2009-06-08 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090050426A KR101079662B1 (ko) 2009-06-08 2009-06-08 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법

Publications (2)

Publication Number Publication Date
KR20100131700A true KR20100131700A (ko) 2010-12-16
KR101079662B1 KR101079662B1 (ko) 2011-11-03

Family

ID=43507611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090050426A KR101079662B1 (ko) 2009-06-08 2009-06-08 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법

Country Status (1)

Country Link
KR (1) KR101079662B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277240A1 (ko) * 2021-07-01 2023-01-05 한양대학교 산학협력단 Bics 구조의 저항 변화 메모리

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7515455B2 (en) * 2006-03-17 2009-04-07 Qimonda North America Corp. High density memory array for low power application

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277240A1 (ko) * 2021-07-01 2023-01-05 한양대학교 산학협력단 Bics 구조의 저항 변화 메모리

Also Published As

Publication number Publication date
KR101079662B1 (ko) 2011-11-03

Similar Documents

Publication Publication Date Title
US11011226B2 (en) Access signal adjustment circuits and methods for memory cells in a cross-point array
KR101001304B1 (ko) 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법
US7898839B2 (en) Semiconductor memory device and method of writing into semiconductor memory device
US10388699B2 (en) Three-dimensional semiconductor memory devices
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP4662990B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP4460646B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置
US8279658B2 (en) Method of programming variable resistance element and nonvolatile storage device
JPWO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR20070030147A (ko) 기억 장치 및 반도체 장치
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JPWO2007132525A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR100976424B1 (ko) 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리
JP2014063549A (ja) 半導体記憶装置
KR101079662B1 (ko) 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법
JP2014207380A (ja) 可変抵抗素子を用いたメモリセル
KR20080040734A (ko) 불휘발성 반도체 기억 장치 및 그 기입 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9