TW436788B - Semiconductor memory device having pads effectively disposed in the interior - Google Patents

Description

五、發明説明（1 ) A7 B7 經濟部中央標準局貝工消费合作社印製 發明背吾_ 1 ·發明範圍 本發明與半導體記憶裝置有關，而更特定言之，以便配 置半導體記憶裝置之藝D 2 ·相闕技術說明 一般况來，由於設計及生產半導體記憶裝置的技術改 良，較高的整合密度和較高的半導體記憶裝置速度變得有 可能°特別是，DRAM的整合密度，數年前爲256KB，最 近已增加至256MB和1GB。而且，由於多媒體系統必須以 較高的f度處理資料，該系統需要多位元的半導體記憶裝 置。但是，多位元半導體記憶裝置需要更多的資料輸入和 輸出終端機，例如，大量的墊，但這樣的墊阻礙晶片的小 型化。因此，在具有一些墊的半導體記憶裝置中，該墊必 須係有效地配置。近來，該墊主要係安排在晶片的内部。 圖1中的傳統方式係附於美國專利文號—5，109,265 具有連 接墊配置於内部的半導體記憶體”。 參見圖1，四格欄位區塊！ 〇每一塊係配置於晶片表面工 的各個角落。解碼器區塊2·和3在格欄位區塊1〇之邊界上 兩者㈣面i 5係配置在空的表面區域4介於解碼器區 塊2和3之間。空的表面區域4可用來做爲周邊線路區 塊。 ^是，在圖1傳統結構中，某些墊5係配置介於面對面 的解碼器區塊2之間，該區塊增加晶片的最短空間。因 此，當高整合的半導體記憶裝置墊係由傳统技術所配置 ___ -4- 本纸張尺度適财 (請先閱讀背面之注意事項再填寫本頁) .^水------ .—Ϊ -6 線 A7 B7 ' 436 7 8 8 五、發明説明（2 時，晶片的較短空間舍士 l、，η & ]會太長以致無法加以组合。而且，墊 5係配置成一行介於柏俱品妨 '相尉面的解碼器區塊2和3之間，所 以想要有效地配置墊在兩φ丄n 土在而要大量墊的半導體記憶裝置中是 很困難的。 .發明之概祕 本發月之目t疋提供半導體記憶裝置，其中塾係有效地 配置在許多墊及鬲整合的情況下。 因此，要達成本發明之以上目標，半導體記憶裝置根據 本發明包括：4多記憶體格陣列區塊；對於每一個記憶體 枱陣列區塊有许多第—和第二解碼器區塊丨周邊線路區 塊；和許多墊以連接鍵合線_ * 孩第一解碼器區塊係配置在分別相對面的記憶體格陣列 區塊的h邊上’及第二解碼器區塊係配置於分別相對面的 記憶體格陣列區塊的長邊上。而且，該周邊線路區塊和— 些墊係配置介於相對面的第—解碼器區塊之間，和其他墊 係配置介於咸晶片之短邊和記憶體格陣列區塊之外部短邊 之間。 .附圖之簡要説明 以上本發明之目標和優點將變得更明顯，藉由詳細描敍 關於L的較佳具體實施例，請參考附圖，其中： 圖1爲傳統半導體記憶裝置的俯視圖； 圖2爲根據本發明第一具體實施例之半導體記憶裝置的 俯視圖；及 圖3爲根據本發明第二具體實施例之半導體記憶裝置的 5 泰紙張尺度適用中國國家橋^ ( CiSiS ) A4規格（2丨〇>< 297公瘦 |> I I ^^^1 I^i 、Iy - --^i -=-: 1^1 I— [ I - 1 p (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 經濟.邱中央襟準局員工消f合作社印^ 4367 8 8 Α7 ___________ B7 五、發明説明（3 ) 俯視圖。 附圖之詳細説明 參見圖2 ，根據本發明之第一具體實施例，半導體記憶 裝置具有-四方形的晶片表面u並包含許多記憶體格陣^ 區塊12，對於每—個記憶體格陣列區塊12有許多第—解 碼器區塊14，對於每—個記憶體格陣列區塊12有許多第 二解碼器區塊13 ，—周邊線路區塊15，及許多第―、第 二、第三和第四蟄16、17、18和19以連接鍵合線。 特別是，第-解碼器區塊14係配置在分別相對面之記憶 體格陣列區塊12的短邊上，及第二解碼器區塊13係配置 在分別相對面之記憶體格陣‘列昏塊i 2的長邊上 '一些墊， Η第一及第二墊1 7和1 8，係配置介於相對面的第一 解碼器區塊1 4之間，和其他塾，例如，第一和第四墊】6 係配置4於晶片表面！丨的短邊和記憶體格陣列區 塊1 2的外部鈕邊之間。而且，周邊線路區塊】&係配置介 於第二墊1 7和第三墊1 8之間1 J己憶體格陣列區塊12係配置沿著晶片表面^的邊界。 當第一解碼器區塊14㈣解碼器以驅動記憶體格陣列區塊 2的列仃時，第二解碼器區塊i 3係欄解碼器以驅動記憶 ?陣列區塊]2的欄行。但是，當第一解碼器區塊1 4係 ^解碼器以驅動記憶體格陣列區塊12的欄行時，第二解碼 吞區塊1 3係列解碼器以驅動記憶體格陣列區塊1 2的列 行。 參見圖3 ，根據本發明之第二具.體實施例，半導體記憶 本紙張I度 ； ^--)—^------ΪΤ------0 (請先閱讀背面之注意事項再填寫本頁) A? B7 ^ 4367 8 8 五、發明説明（4 裝置具有一四方形晶片矣而”， ,, 面2 1並包含許多記憶體格陣列區 塊2 2 ，對於每一個記情麵处土 00 己格陣列區塊22有許多第一解评 ㈣塊24和許多第二解碼器區塊23，第一和第二周^ 二區塊25和26，以及許多第-、第二、第三和第3 27、28、29和30以連接鍵合線,。 特別是，第-解碼器區塊24係配置在分別相對面之記憶 體格陣列區塊2 2的短邊上 现上及第二解碼器區塊23係配置 在分別相對面之記憶體格陣列區塊22的長邊上。第一和第 周邊泉路區塊25和26係配置介於相對面的第—解碼器 區塊24之間。而且，第二和第三墊28和29係配置介於 第-和第二周邊線路區塊2.5和i26之間，以及第一和第四 Λ 2 7和3 0係配置介於晶片表面2工的短邊及記憶體格陣 列區塊2 2的外部短邊之間。 該記憶體格陣列區塊22係配置沿著渴片表面21的邊 界。當第-解碼器區塊24係列解碼器以驅動記憶體格陣列 區塊22的列行’第二解碼器區塊23係櫚解碼器以驅動記 憶體格陣列區塊22的欄行。但是，當第—解碼器區塊24 係欄解碼器以驅動記憶體格陣列區塊22的欄行時，第二解 碼器區塊23係列解碼器以驅動記憶體格陣列區塊22的列 行。 在圖2和3之半導體記憶裝置的結構中，墊係未配置於 第二解碼器區塊13和23所配置的地方，以藉此減少晶片 的最短空間。因此，雖然半導體記憶裝置的整合增加，晶 片的最短更間不會太長’所以仍可輕易地加以组合。而 -7- 本纸張尺度適用中囤國家標準（CNS ) Λ4規格（2〗0Χ 297公逄） {請先閲讀背面之注意事項再填寫本頁) 〆裝- 線. 經濟部中央標準局員工消费合作社印製 ♦13‘兜‘專利+請案4367 8 8 "—巾文嫌研音#正頁(89年8月） 修正 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（5 ) 且，某些墊，例如’第一墊i 6和27及第四墊丨9和30係 配置介於晶片表茴u和21的短邊及記憶體格陣列區塊 1 2及2 2的短邊之間，以藉此配置更多勢在晶片的整個區 域之上。而且，介於墊間的空間很足夠，所以墊周圍的線 路很客易加以配置，並且減少周邊線路間的距離，以藉此 很容易地傳輸信號。 因此’以上半導體記憶裝置的結構根據本發明係適用於 许多塾和高整合的情沉。 可想而知本發明並不限於所說明的具體實施例，本發明 可經由無數種變換排列、修改、和替代方式呈現，而仍不 脫本發明的本質，本發明申請的專利如下說明及定義。 -8 - 本紙浪尺度適用中國國家標準（CNS ) A4規格（210x 297公釐） ---------------ίτ------0 (請先閲讀背面之注意事項再填寫本頁) _ 元件符號說明 1 晶片表面 22 記憶體格陣列區塊 2、 3 解碼器區塊 23 第二解碼器區逸 4 空的表面區域 24 第一解碼器區塊 5 墊 25 第一周邊線路區塊 10 格欄位區塊 26 第二周邊線路區塊 11 四方形的晶片表面 27 ' 2 8、29、3 0 整 12 記憶體格陣列區塊 13 第二解碼器區塊 14 第一解碼器區塊 15 周邊線路區塊 16 、1 7、1 8、1 9 塾 2 1 四方形的晶片表面

Claims (1)

1. Λ 3 Β8 C8 DS 436788 申請專利範圍 1. 一種具有四方形晶片表面的半導體記憶袭置，包括： 許多記憶體格陣列區塊；對於每一個記憶體格陣列區 塊有許多第一和第二解碼器區塊；周邊線路區塊；以及 許多用以連接鍵合線之墊， 其中該第一解碼器區塊係配置於分別相對面的記 格陣列·區塊的短邊上，以及該第二解碼器區塊係配；於 分別相面的記憶體格陣列區塊的長邊上，以及 琢周邊線路區塊和一些墊係配置介於該相對面的第— 解碼器區塊之間，且其他墊係配置介於晶片表面的短邊 和圮憶體格陣列區塊的外部短邊之間。 2，如申請專利範.園第1項之..半嚷體記憶琴置，其中該記憶 體格陣列區塊係配置沿著該晶片表面之邊界。 3. 如申請專利範圍第1項之半導體記憶裝置，其中該第— 解碼器區塊係列解碼器，而該第二解碼器區塊係攔解碼 .器。 ' 4. 如申請專利範園第i項之半導體記憶裝置，其中該第— 解碼器區塊係欄解碼器，而該第二解碼器區塊係列解碼 器。 5_ —種具有四方形晶片表面的半導體記憶裝置，包括： 許多記憶體格陣列區塊；對於每一個記憶體格陣列區 塊有許多第一和第二解碼器區塊；周邊線路區塊；以及 許多用以連接鍵合線之第一、第二、第三和第四塾， 其中該第一解碼器區塊係配置於分別相對面的記憶體 格陣列區塊的短邊上，以及第二解碼器區塊係配置於分 -9 - 本紙用中國國家標準（CNS > A4規格（210X29^^" ’ -1"丨裝丨------訂------、線 f請先閲讀背面之注意事項再填寫本頁) 經濟部中夬標準局貝工消費合作社印製 Λ 8 ΒΗ Cii DS

   ’ 4367 8 8 申請專利範圍 別相對面的記憶體格陣列區塊的長邊上， 該第二及第三整係配置介於相對面的第心德 之間，以及該第—和第四藝係配置介於 馬器£塊 和記憶體格陣列區塊的外部短邊之間，以及面的釔邊 該周邊線路區塊係配置介於第二墊和第三執之 6.如申請，利範圍第5項之半導體記憶裝置，、中， 體格陣列區塊係沿著該晶片表面之邊界配置。以"思 7·如申請專利範圍第5項之半導體記憶裝置，其中該第— 解碼器區塊係列解碼器，而該第—鲺 νΛ _ 矛—鲜碼奋區塊係欄.解碼 _器0 8，如申請專利範圍第5項之半導體記憶裝置，其中該第— 解碼器區塊係欄解碼器，而該第二解碼器區塊係列解碼 器。 9. 一種具有四方形晶片表面的半導體記幛裝置，包括： 許多记憶體格陣列區塊；對於每一個記憶體格陣列區 塊有許多第一和第二解碼器區塊；第一和第二周邊線路 區塊；和許多用以連接鍵合線之第—、第二、第三及第 四墊， 其中該第一解碼器區塊係配置於分別相對面的記憶體 格陣列區塊的短邊上，以及該第二解碼器區塊係配置於 分別相對面的記憶體格陣列區塊的長邊上， 該第一和第二周邊線路區塊係配置介於相對面的第一 角千碼益區塊之間，以及 該第二及第三墊係配置介於該第—和第二周邊線路區 10- 本紙張从適用中國國家標準（CNS ) Λ视格（21GX297公釐 .------- Γ 裝-------訂--------線 (請先閎讀背面之注意事項再填寫本頁) 經濟部令央標準局員工消費合作社印製 ^ ' 436/8 8 I ______ DS 六、申請專利範圍 塊之間，且該第一和第四整係配置介於該晶片表雨的短 邊和該記憶體格陣列區塊的外部短邊之間。 10.如申請專利範園第9項之半導體記憶裝置，其中該記憶 體格陣列區塊係配置沿著該晶片表面之邊界。 11_如申請專利範圍第9項之半導體筘憶裝置，其中該第一 解碼器區塊係列解碼器，而該第二解碼器區塊係攔解碼 器。 * 12.如申請專利範圍第9項之半導體記憶裝置，其中該第— 解碼器區塊係攔解碼器，而該第二解碼器區塊係列解碼 器。 -nI-n —裝-- (請先間讀背面之注意事項再填寫本頁) -a 、線 經濟部中央標準局員工消費合作杜印製 -11 - t紙張尺度適用中國國家標準（CNS) A4· (2Η)Χ297公釐