TW423140B - High-performance dual-damascene interconnect structures - Google Patents

High-performance dual-damascene interconnect structures Download PDF

Info

Publication number
TW423140B
TW423140B TW088117283A TW88117283A TW423140B TW 423140 B TW423140 B TW 423140B TW 088117283 A TW088117283 A TW 088117283A TW 88117283 A TW88117283 A TW 88117283A TW 423140 B TW423140 B TW 423140B
Authority
TW
Taiwan
Prior art keywords
layer
low
dielectric
dielectric layer
item
Prior art date
Application number
TW088117283A
Other languages
English (en)
Inventor
Bin Nmi Zhao
Original Assignee
Conexant Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems Inc filed Critical Conexant Systems Inc
Application granted granted Critical
Publication of TW423140B publication Critical patent/TW423140B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

五、發明說明（1) 技術領垃 本發明一般關於積體電路内多階連接製作之改進方法 和結構’尤指採用改進硬質光罩體系之双波紋低k介電製 程 〇 背技術藝和枯浙朗顳 透過進步的半導體處理 米和次半微米特點尺寸的積 微米科技（即涉及〇, 3 5微米 而促成多層連接的需要。結 能’逐漸增加為典型積體電 和電晶體間驰行電子信號延 另外無源連接結構所得寄生 分控制。針對此目的，最近 如銅）’配合金屬線間具有 緣材料。低k介質是—種介 低於習知介質材料，諸如二 例如二氧化珍’其介質常數 數較高’比許多金屬（例如 光學平版印刷技街大部 光罩和其他技藝上巳知方法 調。然而’降低焦點深度附 中需要製成高度平垣表面。 傳統金屬沉積和光學平版印 用多層金屬，而逐漸效果不 技術，如今已可製成具有次微 體電路元件》此項朝向深度次 以下的特點尺寸）之趨勢，從 I ’深度次微米體制的電路效 路晶片上存在數以百萬計的閘 遲時間之函數》所以，由此等 電容和電阻效應，必須加以充 趨勢強調使用低電阻金屬（例 低介質常數（低k介質）之絕 f材料，顯示介質常數實質上 氧化矽、氮化矽、氧氮化矽。 約4. 〇 >需要銅，因其導電係 銘）較不易有電子移動故障。 份透過使用離轴線照明、移相 ’保持與深度微米要求同一步 帶增加解析，在中間製程步驟 有鐘於高度平坦表面的需要， 刷技術變得，隨線寬漸增且使 彰°例如，傳統金屬沉積技術
五、發明說明（2) = f緣的金屬逐級被復不良。此夕卜，金屬典 里上使用的濕式化學侵#法控制困難 用於許多金屬，具有極需性能之其仙1 =乾式电浆侵蝕了 机π 虹 落 具他金屬（·例如銅和金） ’一般不適應乾式侵蚀。 現代半導體處理技術在連接層製作 搿採畢 機械拋光（CMP)，尤其暑在二屉以卜 宁日曰採用化學 , 且導電線本身以高 iim 線寬在〇·25〜高度u㈣程度） ，ί:=Λ 用樹脂拋光塾片（例如聚胺醋整片） ,^ " 學上‘活性漿液。當拋光墊和受拋光晶圓間 ^ 應力集中在胞孔式墊片的相鄰晶胞之外露邊 ，。集中在此.等邊緣的漿液内磨粒，有在拋光墊片的外露 緣附f的工件產生局部應力區的傾向。此項局部壓力會 在包括文拋光表面的化學鍵上產生機械性應變，致使化學 鍵更易受到漿液的化學侵襲。因此，正確選擇漿液、壓力 和其他製法條件，在晶圓上可形成高度平坦表面。 採用C肝技術並涉及上述許多關聯之製法，即所謂「 ;皮紋J法。波紋因其裝飾技術而得名，一般歸因於古代大 馬的金屬匠，在鋼鐵（大多為劍）鏤雕或雕刻圖型’ 於3後抛光之前，在紋溝入填塞金銀。同理，現代半導體 it 廣義而t ’在介電層形成圖型，以連接金屬充 、 型’再把晶圓表面上的過剩金屬拋光去除，留下 埋入的連接金屬特色。 & Ί β Ϊ紋法分兩大類：單波紋和双波紋。二法簡略如第1 A 所不（各種中間步驟的細節詳後）。簡言之，參見
五、發明說明（3) 第1A圖所示，單波紋法涉及製作對下導體1〇2之觸點（例如 形成於基材107上），是把介質層1〇6圖型化，在介質層1〇6 形成導電性插座’然後把第二介質層11〇圖型化，並在圖 蜇介質層110形成實質連接線路金屬化在双波紋法中 (第1B圖），連接線路1〇8和插座1〇4的形成，是把通道和 溝道圖型均在介質106内圖型化，再同時用金屬充填。双 波紋法的優點是製程簡單，生產成本低廉。 在1C (積體電路）元件内使用Cu (銅）為連接金屬， :引起許多難題和抵戰。命】如，眾所週知，令銅與矽或二 2矽接觸，會造致惨重後果。特別是銅有移動或擴散入 二氧化碎内的傾向’造成漏電增加，或實際上使相鄰導體 β此外，一旦Cu擴散穿透二氧化矽，並到達矽元件， 一 有某些方式的故障。因此’半導體業界乃引起 面構上呈現的任何鋼導體周圍形成擴散阻體。内 、和溝道的底部和側面）典型上塗佈Ti、TiN、 頂二aUN或其他適用阻體金屬之薄層。然而，銅導體 項部。結果置銅程步驟之際必須連接到導體 啬 羞°需要氮化矽，因其係铜之有效擴 散阻體，在處理觀點上有充分特徵。 ，在t ϊ i ΐ波ΐ措施中必須侵蝕穿透氮化矽加蓋阻體層 構內雜估和前鋼線階層間形成良好的接電’故在結 使：氣化石夕於其他目的，因為此等結構在侵蚀之 不必然會 氮化碎加蓋層材料除去。例*，需使用到「硬
五、發明說明（4) ^ 質光罩」覆蓋低k介質’以及金屬在CMP時需加以保護的兵 他面積。金屑在被抛光除去時，硬質光罩（典型上為介電 材料）有機械拋光阻擋的作用，以防對下方結構有不良的 損毁。 二氧化矽常用做硬質光罩材料，其理由正如上述就氣 化矽加蓋阻體層所說明。更具體而言，必須選用與加蓋阻 趙層材料不同的硬質光罩材料，因為前述在處理時會被除 去。因此’二氧化矽迄今且將繼績為最通常的選擇。不幸 ，二氧化碳已知在金屬CMP中會顯示較高沖蝕率，如此造 成採用低k介質的双波紋銅連接的各種問題《最顯著的是 ’當氧化物硬質光罩沖蝕掉時，低}ς材料有從下方結構脫 層或破裂的傾向，造成惨重故障。 更具體而言’茲參見第2Α圖，典型的習知低k双波紋 結構（在金屬CMP之前）包含在具有介質（例如二氧化妙或 低k介質）206的基材202上形成銅導體204。氮化物加蓋層 208形成於銅導體204上，接著是低k介質層210、侵蝕阻擋 二氧化碳層212、第二低k介質層216，和硬質光罩二氧化 矽層210。使用標準侵蝕技術，在低k介質内形成通道228 和溝道圖型’而銅連接金屬230以及任何晶種和阻體層即 沉積，形成連接至導體204。 須知按照目前已知方法，加蓋層2 0 8由氮化矽組成， 而硬質光罩層220由二氧化；e夕組成。如上所述，加蓋層208 之選用氮化石夕，是銅阻體的需要所致，而硬質光軍層220 選用二氧化矽，是基於需要採用對加蓋層2 〇8具有高度侵 ΙϋΒΉΙΙΙΗ 第8頁 ^23140 五、發明說明（5) 敍選擇性之材料（即為了把通道228底部的氮化矽侵蝕掉， 而不會去除硬質光革220)。 兹參見第2B圖，說明金屬CMP後的低k結構，此系統的 缺點明顯。如上述簡略說明，二氧化矽層220顯示搿金屬 CMP的沖触抵抗性不良，因此會變成極薄或全部去除。結 果’在CMP之際引起的許多剪力和其他應力，均賦予下方 的低k結構’即低匕層216。一般而言，諸如各種聚合性材 料任何種類之低k介質材料承受不住CMP應力。此外，凡此 低k材料在化學上與.Cu金屬CMp内所用漿液不相容。低让材 料有被漿液化學品侵蝕和損壞的傾向。因此，常見低k層 2 1 6從下方結構脫層或分離^此外，即使在余屬CMp後遺留 極厚的氧化物220’此氧化物材料也會受到銅污，影响系 統的長期可靠性。 此項問題面對尋求開發高度可靠性、高效能積體電路 的廠商，成為主要挑戰。因此，亟需有方法和結構以克服 前案技藝術中的上述及其他限制。 發明概要 f述前案技術的缺點可由改良双波紋法解決。本發明 各要曰的方法和結構提供使用双波紋法製作1(；：連接之技術 ’加β又低k介質材料、高導電係數金屬’以及改進硬質光 罩體系β按照本發明一要旨，採用一堆硬質光罩。例如， 在二層堆中，形成二氧化矽層和氮化矽層其中二氧化矽 層的作用是在双波紋侵蝕處理之際保護氮化矽層，但隨即 在金屬CMP之際犧牲，容許氮化矽層有CMp硬質光罩的作用
第9 1 423140 五、發明說明（6) ，以保護低k村料。以此方式，可防止低k材料之脫層， 並除去任何銅污的二氧化矽材料。 圖式簡 本發明可就附圖說明如下，其中同樣符號指同樣元件 ，其中： 第1A圖為習知單波紋連接法之示意圖； 第1B圖為習知双波紋連接法之示意圖； 第2A-2B圖分別表示習知双波紋法在金屬cmp前、後之 斷面圖； . 第3A-3L圖表示本發明双波紋法之斷面圖； 第4圖為本發明双波紋法實施例之流·程囷； 第5圖表示本發明變通具體例之斷面圖； 第6圖表示本發明另一要旨之複數双波紋結構。 較佳具體例之詳細說明 按照本發明各種要旨的連接製法’是利用双波紋措施 ’以CMP硬質光罩顯示優異的沖蚀抵抗性。簡言之，暫時 參見第3J圖’採用第一硬質光罩層318和第二硬質光罩層 320。在各種中間侵餘步驟中保護硬質光罩層gig的硬質光 罩層320，在隨後CMP處理中犧牲。因此，防止低k材料之 脫層’並除去硬質光罩層320内任何銅污材料。 更具體而言，參見第3和4圖說明本發明双波蚊法之具 體例。在此須知圖示製法可包含或多或少步驟，亦可在較 大處理體系之脈絡中進行。 起先在步驟402 ’得第一階金層（或一般為導體）。即
五、發明說明（7) 第一金屬線路圊型304和介質306是形成在基材302上（見第 3A圖）。此步驟可透過各種技術進行。在具體例中，使用 波紋法，把介質3 0 6 (例如二氧化矽或低k介質）圊型化、 侵蝕，和充填金屬304’接著是適當CMP法，從介質3 06頂 表面去除過量金屬。金屬304宜由各種導電性材料層構成 ’例如包含欽、氮化鈦、钽、氮化鈕、氮化鎢、鋁、鋁一 鋼合金、金、銅、銀、鎢，或任何其他適用之導電材料。 在具體例中’金屬304包括使用適當技術沉積的銅層，附 帶一或以上的阻趙和晶種層（詳後）。 基材30 2包含任何適當的基材，上面或裡面可形成半 導體元件。基材302的適當材料包含例如iv族半導體（即Si 、Ge和SiGe)、m_V 族半導體（即GaAs、UAs 和 A1GaAs) ’及其他較不習見材料’諸如sic、金剛石、藍寶石。基 材3 02可包括單晶材料’亦可包括一種或多種多晶性或非 a曰性晶膜層，形成於適當底材上。須知基材302亦可包括 各種元件’加設在半導體材料内以及連接結構内，由導電 性途徑和各種介質組成’使此等導電性途徑絕緣。 其次，在步驟404内，加蓋層308形成於金屬3〇4和介 質306上（第3Α圖）。如前述背景段所提，此層目的在於防 止金屬3 04擴散入上方結構。尤其是金屬層3〇4包括銅時， 加蓋層308以CVD (化學蒸氣沉積）氮化矽層構成為佳。氮 化物層308厚度可按照各種處理參變數選擇（例如後述侵蝕 參變數），其效果在於防止Cu擴散<在圖示具體例中，氛 化物層308在約50— 1000A範圍，以約3〇〇A為佳。若金屬
423140 五、發明說明（8) _ 3 04包括铭或鋁合金，可採用例如氮化矽二 的鈍化加蓋層308，以使金屬鈍化。 _ —氧化矽組成 兹參見第3B圖，第一低低k介質層31〇爯 3⑽上（㈣406)β μ介質31〇以包括=於加蓋廣 k材料為佳，例如聚醯亞胺、聚(芳基 聚：有：： 介ί=/=)、聚四氟乙稀等。在 —κο微米。在變通具體例中，低k層 31 0匕括無機介質材料’例如多孔性二氧化矽、矽倍半氧 類’或氟化二氧化砍。須知使用該封料必然會改變σ圖示製 法流程，詳後。 繼績參見第3Β圖，介質層312再沉積在低k層310上（步 棘408)°如後述’接受通道圖型之此層，終究在隨後侵蝕 製程令用做侵蝕阻擋。就此而言，介質層312可包括各種 介質材料’例如二氧化矽、氧氮化矽、氧化鋁、碳化矽等 °在較佳具體例中，介質層312包括電漿增進的二氧化矽 CVD(PECVD)層，厚約1〇〇 A - 1 0 00 A，雖然亦可使用其他加 蓋材料和厚度。 在步驟409’於介質層312内形成通道圖型315。圖型 化步驟4 0 9可配合各種已知平版印刷術進行，例如習知光 學平版印刷（例如包含I行和深度UV)、X -射線、E -射束平 版印刷’以及電漿侵蝕術β在較佳具體例中，使用適當平 版印刷法沉積一層光阻體314並圖型化。再使用電漿脫除 術’例如在氧為基本的電漿内的低壓、方向性侵蝕，除去 光阻體層314 »
第12頁 ^23140 五、發明說明（9) 茲參見第3C圖’步驟410涉及第二低k介質層316之沉 積。一如層310，層316可包括各種低k介質材料。在圖示 具體例中’低k層316包括上列低k有機材料之一，厚度約 〇 · 3至1. 〇微米，以約〇. 5微米為佳。 在低k層316沉積後’形成一對硬質光罩層318和“ο» 在步驟412中沉積第一硬質光皐層318，在步称412中於層 318上沉積第二硬質光罩層320。硬質光罩層31&以包括在 隨後金屬CMP (例如氮化矽）之際顯示高度沖蝕抵抗性的材 料為佳，而硬質光罩.層320以包括用於侵蝕阻擋層312的同 樣材料（例如.二氧化矽）為佳。在較佳具體例中，硬質光 罩層318包括PECVD氮化矽層，厚度約300至1000A，以約 500A為佳。光罩層320包括二氧化矽層為佳，厚度約1〇〇 A至1000A ’以約500A為佳。在變通具體例中，第一硬 質光罩層318包括二層或多層介質「堆」，其目的和優點 詳後就第5圖所述。 —對硬質光罩層318和320沉積後，使用適當平版印刷 術形成溝道圖型（步驟416)。在較佳具體例中，參見第3D 和3E圖’光阻體層322以習知方式沉積和圖型化，並使用 適當侵蚀法除去部份硬質光罩層318和320。在較佳具體例 中’使用電漿侵蝕法（例如使用習知含氟烴為基本之電漿 )去除硬質光罩層，並留下實質上完整無損的低k材料。 典型上破氟化合物質的侵蚀化學，往往在硬質光罩和低k 材料間顯示合理的侵钱選擇性。 其次’在步驟420中，低k層316被侵蚀，界定溝道區
第13頁 4 23 M0 五、發明說明（10) 32 6(第3F圖）》在較佳具體例中，低匕層316包括有機材 料’進行氧為基本之電漿侵蝕法，因而使用單一電漿處理 步驟去除光阻體322和侵触低k屠316。介質層312適合作為 侵姑阻播’以控制溝道326深度》如第3G圖所示，侵敍繼 績穿透低k層310’以形成通道328。在通道侵钱法之際， 層312有低k層310的保護層之作用。氧為基本的電漿通道 侵#到層3 0 8為止。 接著’在步驟422中’加蓋層308是在通道328底部侵 蝕掉（，3H圓）β選用適當侵蝕法’使加蓋層3〇8材的侵蝕 比硬質光罩層320、低k層310、低k層316、介質層312為 快°在圖示具體例中’採用習知含氟烴電漿侵蝕法p 择 在變通具體例中’使用無機低k材料，諸如多孔性二 氧化矽、矽倍半氧類，或i化氧化矽，層31 2宜採用與上 列低k材料所用不同的材料。尤其是可用例如包括氮化矽 之層’其脈絡為顯示對此等材料類別之高度侵蝕選擇性。 在此凊况下，製法流程與圖示不同。更具體而言，第3F — 3H圖以至少二種方式改變。第一，層312會在阻體層308侵 蝕=際在it道328底部除去（因而去除較高介質常數材料） —’光阻體材料322在通道侵蝕之際會留在結構頂表 面，然後不久即除去。 至此明顯可知，本發明關鍵要旨在於各層所用材料與 匍擇性除去此等諸層所用侵蝕化學間之關係。亦即在上述 ^中，硬質光罩層（320和31 8 )、侵蝕阻擔層（312 )、 蓋阻體層（308 )和低k層（310和316)，係相對於一或
^23140 五、發明說明（11) 以上剩餘結構邊擇性侵蝕。在較佳具體例尹，使用下列材 料：加蓋阻體層308和硬質光罩層318用氮化矽；介質層 310和316用有機低k介質；介質層312和硬質光罩層32〇用 二氧化矽。已知各種氧為基本和含氟烴為基本的侵蚀化學 ，可用來微調此等枯料間之侵蝕選擇性。凡精於此道之士 均知本發明可用其他材料組合和侵蝕方法實施。有關上述 及其他材料的侵蝕化學，可得許多資訊來源。例如參見 Givens等人互補金屬氧化物半導體技術之高密度 電漿中的選擇性侵飯〉，J. Vac. Sci.Technol. 427 (1 994年1月/2月號）。 茲參見第31圖，步驟424涉及在先前形成的通道和溝 道内（例如第3H圖內之通道328和溝道326 )沉積疏鬆金屬 330，使金屬330可與先前階層金屬（或導體）304呈電氣接 觸。金屬330宜由各種導電性材料層組成，包含例如鈦、 氮化鈦、鈕、氮化钽、氮化鎢、鋁、鋁一銅合金、金、銅 、銀、鎢，或任何其他適用的導電性材料。在具體例中， 金屬220包括使用電化學沉積法（或電鍍）沉積銅。另外， 可用CVD等其他沉積技術。 有許多商業化工具適用於電鍍銅的步驟’包含例如 Semi tool公司製造的EQUINOX工具’和Novellus公司製造 的SABRE工具。此等系統適於採用CuS04為基本的浴液’在 室溫，使用DC或脈波電流波型控制° 在採用電鍍銅的具體例中’阻力層和銅晶種層是在形 成疏鬆銅層330之前沉積。晶種層有助於在晶圓上均勻輸
第15頁 五、發明說明（12) 送電子電流，以引發均勻電鍍。阻體和銅晶種層適合使用 離子金屬電漿（IMP)或空心一陰極一磁控管（HCM)喷濺沉積 法形成，使底部和側壁被覆更佳。另外，阻體/銅晶種層 可利用其他PVD技術或CVD技術沉積。在具體例中，阻體層 厚度約250A，而銅晶種層厚度約1200A。 粘著/潤濕/阻體層（圖上未示）可由各種材料組成 ’例如鈦、氮化鈦、钽、氮化鈕、氮化鎢、TiSiN、TaSiN 、CoffP、鶴、和/或组。在具體例中，粘著/阻體層適於 包括使用IMP或HCM噴濺，在低於約350 t的溫度沉積之Ta 或TaN膜，鋼晶種層適於利用IMP或HCM噴濺，在低於約ι〇〇 °C之溫度沉積。 兹參見第3J圖，現場的過量金屬33〇和相對於粘著/潤 濕/阻體層，是在步驟426除去，形成實質上平坦頂表面\ 在銅金屬化脈絡中，適用CMP漿液由例如下列任一組 構成：過氧化氫和氧化鋁；氫氧化銨和氧化鋁；硝酸刀 化鋁。此法可用習知聚胺酯墊片，例如R〇del公司製。乳 IC1000和IC1400塾片進行。 於金屬CMP之際，甩杲種程,叉丄力叹貞元罩 用。然而，如前所述，硬質光罩32〇所用二氧化矽材」 快速沖蝕的傾向。在前案製程中，此沖蝕率不能令人有 ’而有造成低k層慘重脫層的傾向。然』，在 ：意 ^第二硬質光罩層318(以氮心為佳）提供大為^^ ，效之「背托」拋光阻擋。如技藝上所知，氮化矽、
率遠低於CMP脈絡中的氧化矽。如此，對層32〇經蘇 』冲蝕
五、發明說明（13) 的關係不大。當然’在圖示具體例的步驟428中，此「弱 」硬質光罩層刻意使用任何適當技術，例如習用CMP氧化 物磨光步驟除去（第3K圖）。如技藝上所知，氧化物磨光 率涉到標的介質之輕微拋光β此磨光步驟亦有助於除去鋼 CMP製程的結果’任何可能擴散入層320或以其他方式與層 3 2 0相關之鋼污’磨光可以許多方式進行，例如使用D〖水 或習知二氧化矽CMP漿液。在變通具體例中，不進行介質 去除步驟。 最後’在步驟430中，形成加蓋層33 2，如第3L圖所示 。此層之主要目的’要將金屬線鈍化和/或防止金屬擴散 入周圍結構内。尤其是，若金屬層33〇包括銅’加蓋層332 以CVD氮化矽層组成為佳。氮化物層332的厚度可按照各 種處理參變數（例如上述之侵蝕參變數），及其做為鋼阻 體之效果選用。在圖示具體例中，氩化物層332的厚度約 5 0 Α至1 〇 〇 〇 A，以約3 〇 〇 a為佳。 在變通具體例中，層318本身包括多層介質。例如層 31 8(特別是為了增進粘著性或提高機械整體性）宜在層318 下方含有一層二氧化矽。所得結構可再包含二氧化矽中間 層（圖上未不），厚度約5〇人至1〇〇〇人，介於層316和318 之間。結構容許層318所用較高介質常數材料，在隨後侵 :步驟中被錢掉。參見第5圖，所得結構與先前第^圖 所不不同，其中中間層5〇2仍保留在層332和Μ之間（層 $1已&除去）’而步驟504會發生於層332,由於導體330高 度與介質316和502合併高；ΐρ夕p气古i贫 以〇呀河度之間有差異。即導體33〇頂表
第17 423140 五、發明說明（14) 面偏離中間層502的頂表面。 須知使用本發明方法，可製成複數連接階層。尤其是 可重複步驟406-430，在現有結構上建造一或以上隨後双 波紋連接結構，例如參見第6圖，在先前双波紋結構6 0 2上 已形成双波紋結構604»須知此方法可重複，以建造任何 層數。 雖然本發明已參照附圖說明，但凡精於此道之士均知 本發明範圍不受此限制。在各種組件的選擇、設計、配置 ，以及所述步驟，可.有各種變化，而不違本發明之範圍。
第18頁

Claims (1)

  1. 六、申請專利範囡 1. 一種在積艘電路内形成多階連接之方法’該積體電 路包括導體、加蓋介質和低k介質層，此方法包括下列步 驟： 把第一硬質光罩層沉積在低k介質層上； 把第二硬質光罩層沉積在該第一硬質光罩層上； 其t該第二硬質光罩層顯示相對於加蓋介質層和低 k介質層之侵蝕選擇性，而該第一硬質光罩層實質上可抵 抗拋光引起的沖蝕者。 2. 如申請專利範.圍第1項之方法，其中該第一硬質光 罩層沉積步棘包括氛化石夕層形成步驟者β 3. 如申請專利範圍第1項之方法，其中該第二硬質光 罩層沉積步騨包括二氧化矽層形成步驟者° 4. 如申請專利範園第1項之方法’其中該第一硬質光 罩層沉積步驟包括複數介質層沉積步称者。 5. 如申請專利範圍第1項之方法，其中該第一硬質光 罩層沉積步驟包括下列步驟： 形成二氧化矽層，以及 在該二氧化矽層上形成氮化矽層者。 6. —種在積體電路内形成連接之方法’包括不列步驟 (a) 提供實質上平坦層，包括導體，和設置在其上之 加蓋介質層； (b) 在該加蓋介質層上形成第一低化介質層； (c) 在該第一低k介質層上面形成侵独阻播層；
    4 4
    六
    申請專利範固 (d)按照通道圖型 ，形成該侵蝕阻擋層圖禮 (e) 在該侵钱阻擋層上形成第二低k介質廣· (f) 在該第二低k介質層上面形成第一'硬質光^廢； (g) 在該第一硬質光罩層上面形成第二硬質光 罩 (h) 按照金屬線路圖蜇’形成該第一和第二硬質 層以及該第二低k介質層之圖型；·，装中該 (i)按照該通道圖塑侵蝕該第一低k介質層’、哲層 侵蝕阻擋層顯示相對於該第一和第二低匕介 之侵蝕選擇.性； # (j)侵蝕該加蓋介質層，露出該導體，其中該侵 擋層和該第二硬質光罩層顯示相對於該加蓋介 層之侵蝕選擇性； . (k) 沉積金屬層，使該金屬層與該導體呈電氣連續二 (l) 把該金屬層的過量區拋光掉，其中該第一硬質光 罩層在拋光中有I1且擋作用者。 7. 如申請專利範圍第6項之方法，其中該第一硬質光 軍層沉積步驟包括氮化矽層形成步驟者。 8. 如申請專利範圍第6項之方法，其中該第二硬質光 罩層沉積步驟包括二氧化矽層形成步驟者。 9. 如申請專利範圍第6項之方法，其中第一硬質光罩 層之沉積步驟’包括複數介質層之形成步驟者。 ,10·如申請專利範圍第9項之方法，其中該複數介質層 形成步驟包括步驟如下： 形成一氧化碎廣；和
    第20頁 六、申請專利範面 在該二氧化矽層上形成氮化矽層者。 U·如申請專利範園第9項之方法，在該步驟（k)之前， 又包括步驟為，實質上除去該複數介質層之至少一層者。 12·如申請專利範圍第1〇項之方法，在該步驟（]〇之前 ’又包括步驟為，實質上除去該氮化矽層者β 13.如申請專利範圍第6項之方法，其中該提供步驟包 括提供鋪金屬層和設置在其上之氮化矽加蓋層者。 ,14.如申請專利範圍第6項之方法其中該第一低^介質 f形成步驟包括形成一層材料，係選自包含聚醢亞胺、聚 方二醚、聚對二甲苯、苯并環丁烯、聚四氟乙㉖、多孔性 二氧化矽、矽倍半氧類，和氟化氧化矽者。 廢申請專利範圍第6項之方法，其中該第二低k介質 包括形成一層材料，係選自包含聚醯亞胺、聚 方基醚、聚對二甲苯、苯并環丁、换 _ h & 开哀丁烯、聚四氟乙烯、多孔性 一氧化矽、矽倍半氧類，和氟化氧化矽者。 16.如申請專利範圍第6項之方法 步驟包括沉積疏鬆銅層者。 其中該金屬層沉積 成阻 專利ΐ!第16項之方法，又包括步驟為，形 成阻體層和鋼晶種層者。 1 8 · —種双波紋連接結構，包括： 第一低k介質層和第二低匕介質；； 侵蝕阻擋層，形成於該第— a ， • χ示 和第二低k介質層之間 » 導體，形成於該第一和篦-加τ ' 押弟一低k介質層及該侵蝕阻
    六、申請專利範圍 擋 硬質 加蓋 相 罩 19. 如申 罩層包括氮 20. 如申 罩層包括複 21. 如申 質層包括： 形成 形成 22. 如申 質層包括： 形成 形成 23. 如申 括銅者。 24. 如申 和銅晶種層 25. 如申 k介質層包 、聚對二甲 層内； 光罩層，形成於該第二低k介質層 介質層，形成於該導體上，其中該 對於該侵蝕阻擋層顯侵蝕選擇性， 層包括與該加蓋介質層實質上同樣 請專利範圍第I 8項之連接結構，其 化石夕層者。 請專利範圍第1 8項之連接結構，其 數介質層.者。 請專利範圍第2 0項之連接結構，其 於該低k介質層上之二氧化矽層： 於該二氧化矽層上之氮化矽層者。 請專利範圍第2 0項之連接結構，其 於該低k介質層上之氮化矽層；和 於該氮化矽層上之二氧化矽層者。 請專利範圍第1 8項之連接結構，其 請專利範圍第2 3項之相連結構 者。 請專利範圍第1 8項之相連結構，其 括一種材料，係選自包含聚醯亞胺 笨、苯并環丁烯、聚四氟乙烯、多 上； 加蓋介質層 而該硬質光 材料者。 中該硬質光 中該硬質光 中該複數介 和 中該複數介 中該導體包 又包括阻體層 中該第一低 、聚芳基醚 孔性二氧化
    第22頁 六、申請專利範園 矽、矽倍半氧類，和氟化氧化矽者。 2 6.如申請專利範圍第1 8項之相連結構，其中該第二低 k介質層包括一種材料，係選自包含聚醯亞胺、聚芳基醚 、聚對二甲苯、苯并環丁烯、聚四氟乙烯、多孔性二氧化 矽、矽倍半氧類，和氟化氧化矽者。 2 7.如申請專利範圍第1 8項之相連結構，其中該侵蝕阻 擋層包括二氧化石夕者。 2 8.如申請專利範圍第1 8項之相連結構，其中該侵蝕阻 擋層包括氮化矽者。. 29.如申請專利範圍第18項之相連結構，其中該加蓋介 質層包括氮化石夕者。 3 0 . —種双波紋連接結構，包括： 第一低k介質層和第二低k介質層； 侵蝕阻擋層，形成於該第一和第二低k介質層之間 0 介 中對 侵間 該相 該中·，及顯 及 該面以層 以 ，表，質 層層頂面介 質質該表蓋。 介；介之頂加者 k面k體該該性 低表低導之中擇 二頂二該體其選 第有第離導，钱 和具該偏該面侵 一 體於，於表之 第導成面成頂層 該該形表形該擋 於，，頂，之阻 成内層有層層触 形層質具質質侵 ，擋介層介介該 體阻間質蓋間於 導中加
    括 包 層 著 粘 該 中 其 構 結 之 項 第23頁 4^3140 六、申請專利範圍 八 3 2.如申請專利範圍第3 0項之結構，其中該粘著層包括 氮化矽者。 33.如申請專利範圍第30項之連接結構，其中該第一低 k介質層包持一種材料，係選自包含聚醯亞胺、聚芳基醚 、聚對二甲苯、苯并環丁烯、聚四氟乙烯、多孔性二氧化 矽、矽倍半氧類，和氟化氧化矽者。 3 4.如申請專利範圍第30項之連接結構，其中該第二低 k介質層包括一種材料，係選自包含聚醯亞胺、聚芳基醚 、聚對二甲苯、苯并.環丁烯、聚四氟乙烯、多孔性二氧化 矽、矽倍半氧類，和氟化氧化矽者。 3 5.如申請專利範圍第3 0項之連接結構，其中該導體包 括銅者。 36.如申請專利範圍第30項之連接結構，又包括阻體層 和銅晶種層者。 3 7.如申請專利範圍第3 0項之連接結構，其中該中間介 質層包括複數介質層者。
    第24頁
TW088117283A 1998-09-25 1999-10-07 High-performance dual-damascene interconnect structures TW423140B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/161,176 US6071809A (en) 1998-09-25 1998-09-25 Methods for forming high-performing dual-damascene interconnect structures

Publications (1)

Publication Number Publication Date
TW423140B true TW423140B (en) 2001-02-21

Family

ID=22580147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088117283A TW423140B (en) 1998-09-25 1999-10-07 High-performance dual-damascene interconnect structures

Country Status (4)

Country Link
US (1) US6071809A (zh)
EP (1) EP1125327A1 (zh)
TW (1) TW423140B (zh)
WO (1) WO2000019523A1 (zh)

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6911124B2 (en) * 1998-09-24 2005-06-28 Applied Materials, Inc. Method of depositing a TaN seed layer
US20050272254A1 (en) * 1997-11-26 2005-12-08 Applied Materials, Inc. Method of depositing low resistivity barrier layers for copper interconnects
US6627539B1 (en) * 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6239026B1 (en) * 1998-09-28 2001-05-29 Conexant Systems, Inc. Nitride etch stop for poisoned unlanded vias
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6635583B2 (en) * 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法
JP3312604B2 (ja) * 1998-11-06 2002-08-12 日本電気株式会社 半導体装置の製造方法
US6777320B1 (en) * 1998-11-13 2004-08-17 Intel Corporation In-plane on-chip decoupling capacitors and method for making same
US6352918B1 (en) * 1998-11-24 2002-03-05 United Microelectronics Corp. Method of forming inter-metal interconnection
US6323135B1 (en) * 1998-12-09 2001-11-27 Advanced Micro Devices, Inc. Method of forming reliable capped copper interconnects/with high etch selectivity to capping layer
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6420251B1 (en) * 1999-01-05 2002-07-16 Trw Inc. Method for fabricating a microelectronic integrated circuit with improved step coverage
US6541371B1 (en) * 1999-02-08 2003-04-01 Novellus Systems, Inc. Apparatus and method for depositing superior Ta(N)/copper thin films for barrier and seed applications in semiconductor processing
US6323125B1 (en) * 1999-03-29 2001-11-27 Chartered Semiconductor Manufacturing Ltd Simplified dual damascene process utilizing PPMSO as an insulator layer
JP3701138B2 (ja) * 1999-04-23 2005-09-28 松下電器産業株式会社 電子部品の製造方法
US6509259B1 (en) 1999-06-09 2003-01-21 Alliedsignal Inc. Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements
JP3262164B2 (ja) * 1999-06-29 2002-03-04 日本電気株式会社 半導体装置及びその製造方法
JP2001024056A (ja) * 1999-07-12 2001-01-26 Mitsubishi Electric Corp 半導体装置の多層配線装置及びその製造方法
US6448629B2 (en) * 1999-07-29 2002-09-10 International Business Machines Corporation Semiconductor device and method of making same
US6660618B1 (en) * 1999-08-18 2003-12-09 Advanced Micro Devices, Inc. Reverse mask and oxide layer deposition for reduction of vertical capacitance variation in multi-layer metallization systems
US6498399B2 (en) * 1999-09-08 2002-12-24 Alliedsignal Inc. Low dielectric-constant dielectric for etchstop in dual damascene backend of integrated circuits
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
US6599842B2 (en) * 1999-11-29 2003-07-29 Applied Materials, Inc. Method for rounding corners and removing damaged outer surfaces of a trench
JP2001185845A (ja) * 1999-12-15 2001-07-06 Internatl Business Mach Corp <Ibm> 電子部品の製造方法及び該電子部品
US6841470B2 (en) * 1999-12-31 2005-01-11 Intel Corporation Removal of residue from a substrate
JP2001223269A (ja) * 2000-02-10 2001-08-17 Nec Corp 半導体装置およびその製造方法
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
US6411754B1 (en) 2000-08-25 2002-06-25 Corning Incorporated Micromechanical optical switch and method of manufacture
US6451683B1 (en) 2000-08-28 2002-09-17 Micron Technology, Inc. Damascene structure and method of making
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
TWI227043B (en) 2000-09-01 2005-01-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
DE10054109C2 (de) * 2000-10-31 2003-07-10 Advanced Micro Devices Inc Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE60141534D1 (de) * 2000-11-18 2010-04-22 Globalfoundries Inc Leiter-chemisch-mechanisches polieren in integrierten schaltungsverbindungselementen
TW471107B (en) * 2000-11-27 2002-01-01 Nanya Technology Corp Dual damascene manufacturing method of porous low-k dielectric material
US6472312B2 (en) 2001-01-16 2002-10-29 Taiwan Semiconductor Manufacturing Co., Ltd Methods for inhibiting microelectronic damascene processing induced low dielectric constant dielectric layer physical degradation
US6376376B1 (en) 2001-01-16 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to prevent CU dishing during damascene formation
US6294457B1 (en) 2001-02-01 2001-09-25 Taiwan Semiconductor Manufacturing Company Optimized IMD scheme for using organic low-k material as IMD layer
US6388330B1 (en) * 2001-02-01 2002-05-14 Advanced Micro Devices, Inc. Low dielectric constant etch stop layers in integrated circuit interconnects
US6677680B2 (en) 2001-02-28 2004-01-13 International Business Machines Corporation Hybrid low-k interconnect structure comprised of 2 spin-on dielectric materials
US6537908B2 (en) 2001-02-28 2003-03-25 International Business Machines Corporation Method for dual-damascence patterning of low-k interconnects using spin-on distributed hardmask
US6603204B2 (en) * 2001-02-28 2003-08-05 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
US6710450B2 (en) 2001-02-28 2004-03-23 International Business Machines Corporation Interconnect structure with precise conductor resistance and method to form same
US6424038B1 (en) 2001-03-19 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd Low dielectric constant microelectronic conductor structure with enhanced adhesion and attenuated electrical leakage
US6583053B2 (en) * 2001-03-23 2003-06-24 Texas Instruments Incorporated Use of a sacrificial layer to facilitate metallization for small features
US6420189B1 (en) 2001-04-27 2002-07-16 Advanced Micro Devices, Inc. Superconducting damascene interconnected for integrated circuit
US6803314B2 (en) 2001-04-30 2004-10-12 Chartered Semiconductor Manufacturing Ltd. Double-layered low dielectric constant dielectric dual damascene method
US6482656B1 (en) 2001-06-04 2002-11-19 Advanced Micro Devices, Inc. Method of electrochemical formation of high Tc superconducting damascene interconnect for integrated circuit
KR100386621B1 (ko) 2001-06-27 2003-06-09 주식회사 하이닉스반도체 듀얼 다마신 배선 형성방법
US6569770B2 (en) 2001-06-28 2003-05-27 Chartered Semiconductor Manufacturing Ltd. Method for improving oxide erosion of tungsten CMP operations
US6879046B2 (en) * 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
JP2003017564A (ja) * 2001-07-04 2003-01-17 Fujitsu Ltd 半導体装置およびその製造方法
JP2003023072A (ja) * 2001-07-06 2003-01-24 Hitachi Ltd 半導体装置の製造方法および半導体装置の製造装置
US6696222B2 (en) * 2001-07-24 2004-02-24 Silicon Integrated Systems Corp. Dual damascene process using metal hard mask
US6583043B2 (en) 2001-07-27 2003-06-24 Motorola, Inc. Dielectric between metal structures and method therefor
US6905968B2 (en) * 2001-12-12 2005-06-14 Applied Materials, Inc. Process for selectively etching dielectric layers
IL162436A0 (en) * 2001-12-13 2005-11-20 Ibm Porous low k dielectric interconnect structures
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6933586B2 (en) 2001-12-13 2005-08-23 International Business Machines Corporation Porous low-k dielectric interconnects with improved adhesion produced by partial burnout of surface porogens
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
US6653224B1 (en) * 2001-12-27 2003-11-25 Lam Research Corporation Methods for fabricating interconnect structures having Low K dielectric properties
US20030134499A1 (en) 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US6440840B1 (en) 2002-01-25 2002-08-27 Taiwan Semiconductor Manufactoring Company Damascene process to eliminate copper defects during chemical-mechanical polishing (CMP) for making electrical interconnections on integrated circuits
US6806203B2 (en) * 2002-03-18 2004-10-19 Applied Materials Inc. Method of forming a dual damascene structure using an amorphous silicon hard mask
EP1493182B1 (en) 2002-04-02 2013-01-23 Dow Global Technologies LLC Tri-layer masking architecture for patterning dual damascene interconnects
US6664187B1 (en) * 2002-04-03 2003-12-16 Advanced Micro Devices, Inc. Laser thermal annealing for Cu seedlayer enhancement
US20030194496A1 (en) * 2002-04-11 2003-10-16 Applied Materials, Inc. Methods for depositing dielectric material
US6649512B1 (en) * 2002-06-07 2003-11-18 Silicon Integrated Systems Corp. Method for improving adhesion of a low k dielectric to a barrier layer
DE10240176A1 (de) * 2002-08-30 2004-04-29 Advanced Micro Devices, Inc., Sunnyvale Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
US20040084318A1 (en) * 2002-11-05 2004-05-06 Uri Cohen Methods and apparatus for activating openings and for jets plating
US7153776B2 (en) * 2002-11-27 2006-12-26 International Business Machines Corporation Method for reducing amine based contaminants
JP4718751B2 (ja) * 2002-12-04 2011-07-06 三菱電機株式会社 半導体装置
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
TWI285938B (en) * 2003-08-28 2007-08-21 Fujitsu Ltd Semiconductor device
US20050059233A1 (en) * 2003-09-12 2005-03-17 Ming-Tsong Wang Process for forming metal damascene structure to prevent dielectric layer peeling
US20050074907A1 (en) * 2003-10-06 2005-04-07 Adrian Kriz Semi-conductor wafer fabrication
US7091612B2 (en) * 2003-10-14 2006-08-15 Infineon Technologies Ag Dual damascene structure and method
US7125792B2 (en) * 2003-10-14 2006-10-24 Infineon Technologies Ag Dual damascene structure and method
KR100541708B1 (ko) * 2004-02-05 2006-01-10 매그나칩 반도체 유한회사 이미지 센서 및 이의 제조 방법
US7732326B2 (en) * 2004-02-25 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
TWI292933B (en) * 2004-03-17 2008-01-21 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
TWI273671B (en) * 2004-03-18 2007-02-11 Imec Inter Uni Micro Electr Method of manufacturing a semiconductor device having damascene structures with air gaps
US20050233555A1 (en) * 2004-04-19 2005-10-20 Nagarajan Rajagopalan Adhesion improvement for low k dielectrics to conductive materials
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
CN100358140C (zh) * 2004-04-22 2007-12-26 台湾积体电路制造股份有限公司 半导体内连线结构与避免其覆盖层和介电层间脱层的方法
KR100615593B1 (ko) * 2004-05-06 2006-08-25 주식회사 하이닉스반도체 리세스채널을 구비한 반도체소자의 제조 방법
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7229041B2 (en) * 2004-06-30 2007-06-12 Ohio Central Steel Company Lifting lid crusher
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US7138717B2 (en) 2004-12-01 2006-11-21 International Business Machines Corporation HDP-based ILD capping layer
US20060138599A1 (en) * 2004-12-29 2006-06-29 Tessera, Inc. Semiconductor members having a halogenated polymeric coating and methods for their formation
US20060194427A1 (en) * 2005-02-25 2006-08-31 Yi-Ching Wu Interconnecting process and method for fabricating complex dielectric barrier layer
KR100731085B1 (ko) * 2005-09-28 2007-06-22 동부일렉트로닉스 주식회사 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
JP5548332B2 (ja) * 2006-08-24 2014-07-16 富士通セミコンダクター株式会社 半導体デバイスの製造方法
US20080203485A1 (en) * 2007-02-28 2008-08-28 International Business Machines Corporation Strained metal gate structure for cmos devices with improved channel mobility and methods of forming the same
DE102007020269A1 (de) * 2007-04-30 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Halbleiterstruktur mit einer elektrischen Verbindung und Verfahren zu ihrer Herstellung
US8053861B2 (en) * 2009-01-26 2011-11-08 Novellus Systems, Inc. Diffusion barrier layers
US9214385B2 (en) 2009-12-17 2015-12-15 Globalfoundries Inc. Semiconductor device including passivation layer encapsulant
US9275888B2 (en) 2010-07-15 2016-03-01 Soitec Temporary substrate, transfer method and production method
FR2962848B1 (fr) * 2010-07-15 2014-04-25 Soitec Silicon On Insulator Substrat temporaire, procede de transfert et procede de fabrication
WO2014013959A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9659814B2 (en) 2013-02-01 2017-05-23 Applied Materials, Inc. Doping control of metal nitride films
US9870994B2 (en) * 2014-09-17 2018-01-16 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9666514B2 (en) * 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
US10854505B2 (en) * 2016-03-24 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Removing polymer through treatment
US10157827B2 (en) * 2016-06-29 2018-12-18 International Business Machines Corporation Semiconductor contact
US10242872B2 (en) * 2017-03-21 2019-03-26 International Business Machines Corporation Rework of patterned dielectric and metal hardmask films
DE102018122515B4 (de) * 2018-09-14 2020-03-26 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur
US11961735B2 (en) * 2021-06-04 2024-04-16 Tokyo Electron Limited Cyclic plasma processing

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPH08139194A (ja) * 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
US5736457A (en) * 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US6156149A (en) * 1997-05-07 2000-12-05 Applied Materials, Inc. In situ deposition of a dielectric oxide layer and anti-reflective coating
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
US5821168A (en) * 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US6197696B1 (en) * 1998-03-26 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure

Also Published As

Publication number Publication date
WO2000019523A1 (en) 2000-04-06
EP1125327A1 (en) 2001-08-22
US6071809A (en) 2000-06-06

Similar Documents

Publication Publication Date Title
TW423140B (en) High-performance dual-damascene interconnect structures
US6245663B1 (en) IC interconnect structures and methods for making same
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
JP2516307B2 (ja) 耐熱金属でキャップした低抵抗率の導体構造およびその形成方法
US6734096B2 (en) Fine-pitch device lithography using a sacrificial hardmask
TWI253113B (en) Method of forming low resistance vias
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
TWI303093B (en) Single mask mim capacitor and resistor with in trench copper drift barrier
CN100452385C (zh) 半导体元件及其制造方法
CN101194356A (zh) 通过提供补强层以形成埋置于低k电介质中的含铜线的技术
KR20040089580A (ko) 반도체 장치 및 그 제조 방법
US20070200237A1 (en) Semiconductor device and method of manufacturing the same
TWI251898B (en) Damascene process for fabricating interconnect layers in an integrated circuit
US20040051178A1 (en) Semiconductor recessed mask interconnect technology
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
CN100407402C (zh) 内连线的制造方法
US11410926B2 (en) E-fuse enhancement by underlayer layout design
JP2023516860A (ja) バックエンドオブライン用途のためのルテニウムライナおよびキャップ
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100445409B1 (ko) 반도체소자의금속배선형성방법
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
US20100167531A1 (en) Semiconductor device and method for manufacturing the same
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
KR100568449B1 (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees