TW423111B - Fabrication method for a platinum-metal pattern by means of a lift-off process - Google Patents

Fabrication method for a platinum-metal pattern by means of a lift-off process Download PDF

Info

Publication number
TW423111B
TW423111B TW087105257A TW87105257A TW423111B TW 423111 B TW423111 B TW 423111B TW 087105257 A TW087105257 A TW 087105257A TW 87105257 A TW87105257 A TW 87105257A TW 423111 B TW423111 B TW 423111B
Authority
TW
Taiwan
Prior art keywords
platinum
layer
mask
substrate
silicon oxide
Prior art date
Application number
TW087105257A
Other languages
English (en)
Inventor
Guenther Schindler
Walter Hartner
Dana Pitzer
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW423111B publication Critical patent/TW423111B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

4 2311 1 Λ 7 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明 ( / ) 1 1 本 發 明 掲 示 一 種 在 基 體 上 製 造 鉑 金 m 之 方 法 » 尤 其 在 1 1 積 ami 體 電 路 之 製 造 過 程 中 0 I 1 在 半 導 Am 體 技 術 中 > 使 用 鉑 金 颶 做 為 導 電 材 料 已 令 人 威 請 1 先 1 到 有 興 趣 0 在 本 文 中 "鉑金屬" 表 示 鉑 金 屬 組 (g r 〇 up ), 閲 讀 I Γ 即 P t (珀)、 I r (銥) 、 Ru 07 ) 等 〇 由 於 是 高 貴 金 屬 3 它 背 ( I 們 具 有 高 導 電 性 且 甚 至 在 含 氣 空 氣 中 之 高 溫 處 也 不 會 形 注 意 1 事 1 成 不 導 電 之 氧 化 物 〇 而 且 t 其 等 對 於 半 導 體 技 術 中 所 使 項 | 再 用 許 多 物 質 在 機 槭 及 電 氣 方 面 具 有 良 好 介 面 性 質 〇 鉑 金 寫 本 裝 屬 使 用 之 重 要 領 域 中 » 是 在 積 體 D R A H 記 億 體 中 使 用 為 儲 頁 、- 1 I 存 電 容 器 之 電 極 材 料 > 尤 其 疋 在 其 等 包 含 所 謂 hi gh -i 1 i (高- € )介電質(例 如 8ST)或 鐵 電 質 來 做 為 儲 存 介 電 質 時 I 1 〇 其 乃 因 為 該 儲 存 介 電 質 之 製 造 在 氧 化 空 氣 中 需 要 高 溫 1 訂 〇 此 儲 存 晶 格 (C e 1 1) 需 要 小 空 間 且 在 未 來 之 記 億 體 時 代 1 令 人 有 高 度 之 與 趣 〇 I 1 鉑 金 腸 之 缺 點 在 於 其 等 不 容 易 蝕 刻 0 目 ΐ 刖 之 方 法 疋 根 1 1 據 較 佔 優 勢 之 物 理 牲 刻 9 例 如 1 離 子 磨 削 1 因 此 對 於 1 其 他 材 料 之 諸 如 抗 η 刻 僅 具 有 有 限 選 擇 性 〇 以 往 實 際 利 .L I 用 抗 蝕 劑 或 鈦 之 面 罩 的 移 除 技 術 使 用 於 相 當 大 的 rsi 圖 型 中0 1 | 眾 所 週 知 之 移 除 技 術 包 含 在 所 要 圖 型 化 之 層 下 方 施 加 - [ 1 一 面 罩 到 基 m » 該 面 罩 在 所 要 産 生 TBgt 圃 型 之 位 置 處 具 有 一 i I 孔 〇 僅 在 覆 蓋 面 罩 之 該 層 部 份 随 後 和 面 罩 起 移 除 〇 在 本 文 中 > 重 要 在 於 面 罩 在 孔 邊 緣 處 具 有 一 負 性 制 壁 ΕΠ 1 > 所 顯 露 之 基 am 展 表 面 積 大 於 在 面 罩 上 側 上 之 面 罩 孔 〇 換 1 I 言 之 > 商 罩 必 須 以 某 種 形 式 或 3- 方 式 來 懸 突 (C V € r li a r g ) 0 1 1 ! 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公兑) 4 23111 Λ7 B7 五、發明説明(> ) 結果,側壁未塗層且用於面罩之溶劑能在該位置處蝕刻 «如果在移除技術中使用抗蝕劑作為面罩,則負性制壁 僅能以半導體製造中之持殊技術而不是習用之方法(例 如影像倒反法)來獲得。如果鈦使用為面罩,則時間因 素柑當重要。因為如果鈦之表面與空氣接觸,則容易氣 化而難於去除。 本發明之目的在說明一種鉑金屬來構成圖型之簡單製 造方法。而且,該製造方法可整合在DRAM儲存晶格之製 造過程内。 本目的是以具有申請專利範圍第1項之特激的方法及 以具有申請專利範圍第2項之特徽的方法來達成。 本發明是根據利用氧化矽做為移除過程之面罩的構成 物。根據第一實施例在過程中,經由蝕刻過程,尤其經 由各異向性及各向同性蝕刻過程之組合來獲得所需面睾 之負刨壁。根據第二實施例,矽層施加ίϊΐ氧化矽層,在 根據所要製造面罩使得該雙重層圖型化後,實施矽層之 氣化;伴隨而來之矽層量之逓增可導致氣化矽層上之懸 突。在塗佈铂金屬之後,氣化矽面罩可簡單地例如以氟 酸(HF)來去除。 經濟部中央標準局貝工消费合作社印製 (請先吼讀背面^/注意事項再填寫本頁) 加工過程能毫無困難地整合在DRAM儲存晶格之製造過 程中,在該過程當中,儲存電容器中之一値電極是由釣 金屬製成的。 在具有面罩之基體頂層上,可在氧化矽層之前施加例 如由氮化矽所構成之蝕刻停止層以便當面罩去除時可保 -4 - 本紙張尺度適用中國國家標準(CNS ) /UWL格(210X297公:^ ) 4 2311 1 Λ7 ' Η7 五、發明説明(4 ) 護基髓。所使用之鉑金屬較佳為Pt或Ir。 本發明在下文中參照附圖所述之特定實腌例來更詳细 說明。画式簡單說明如下: 第1至4圖表示用於說明第一實施例之方法中各步驟 之基體的剖面圖。 第5至7圖表示第二特定之茛施例之基本步驟。 第1圖:Μ習知技術在基體1施加一由氮化物所構成 触刻停止層2、氧化矽層3及面罩層4。層2及2之厚度 例如可以是2〇nm及50ηιπ。基體可包含已成品之電路元件 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 蝕光结地 Μ 生用 ϊ ε 刻 屬本 之一 ,性且產使 Υ 触 要是行代而來罩3^3°如 Β 需以進替,肋面KS層深 視可及-罩輔硬‘矽刻 。4 露而面之 ,«!|化蝕 部層顯然硬 W 後 Μ 氧性 接罩來 eifl 除lia刻向 連面型孔所肖去||!蝕異 路。圖有之4'於各 電 IgteAIgnmh 用½ 之構之中構(>面 步 型來造域所4'蝕film 初 圖矽製區矽罩抗 Η 面 3 鉑化要之化光在_ 。層 造氮所型氮一 ,&^擇化 製由據圖由另驟 Μ選氧 要地根鉑是的步^|加 , 所佳其造 Μ 化步 W 附中 於較,製可型一 。之例。 用層層要層圖進4°射胞20 如止刻所罩之於罩濺實層 例停蝕在面當用面熱定止 . 刻抗果,適。為之特停 第2圖:其後氧化矽層須對蝕刻停止層2進行選擇性 各向同性之蝕刻,例如以湄蝕刻步驟來進行。结果,面 罩4懸突在氧化矽面罩3之邊緣,因此,蝥個圖型具有 一負側壁。 -5- 本紙張尺度遍用中國國家標準(CNS ) Λ4規格(210Χ297公發) 4 2 3 111 經濟部中央標华局負工消費合作社印製 Λ 7五、發明説明(4 ) 第3圖:去除所顯茲之蝕刻停止曆,使得可能具有用 於鉑金屬之連接圖型的基體顯露。該架構經由例如濺射 過程(較佳是用Pt)來進行鉑金鼷5之沈積掩蓋,其中氣 化矽面罩3之側壁來塗層,使得在随後氧化矽濕蝕刻過 程中之溶劑能在該位置處蝕刻,且在同時去除覆蓋面罩 表面之釣。 第4圖:在實陁氧化矽蝕刻加工後,僅形成鉑圖型之 鉑餘留在基體表面上。儲存電容器可經儲存介電質6,尤 其如上述高ε介電質或賴電質之腌加,及随後第二電容 器電極7(例如也由鉑來製成)而完成成品。 第5圖:在第二特定實腌例中,如同在第一例,首先 _加触刻停止層2到基體1。在該基體項麿上所沈稹為 一氧化矽3及多矽晶8之雙重層。然後,可沈積尤其是 氮化層之氣化保護層9。然後該層順序3、8、9Κ光覃4 之輔肋各向異性蝕刻深如蝕刻停止層2,其在所在產生鉑 圖型之位置處具有孔。然後,去除光罩V。 第6圖:實施熱氧化,其在顯露位置處轉換多矽層成 為氧化矽,使得其量拯增。结果減小在多矽晶層8之孔 ,獲得在氧化矽圖型之懸突。因此,本倩形中用於移除 過程之面罩包含氧化矽層及多矽晶層(及可能地氮化層) 。視褥要氧化保護層9形成一更明顯之懋突.因為多矽 晶8隨後僅在所顯露之緣處氧化。Μ本圖解說明實陁例 ,在任何情形之配置必需考應:之事實在於氧化使得孔比 較原來抗触面罩4其大小滅小。 (請先閱.讀背面之注意事項再填寫本頁) I, 装------訂-----1--^ —— 本紙張尺度远用中國國家棹準(CNS ) Λ4规格(2iOX297公趨) 423111 冰 Λ7 B7五、發明説明(厂) 經濟部中央標準扃負工消费合作社印製 實面容 來同電 例連此 施及因 實 ,, 解 B 述 圖金上 一Is如 第加。 同沲靨 如後金 可然鉑 此 2 之 在圄面 程止表 過停罩 步刻面 一 飩蓋 進除覆 : 去除。 0 ,去成 7 即起製 第 ,一 可 陁罩器 -- -.^^1— , - I - - - I ^^^1 士.- - 1 - ' - I. '一-eJ (請先聞1讀背而-之注意事項再填寫本頁) 本紙張尺度適用中國國家標卒(CNS ) A4現格(210X297公埯) 423111 E' Μ \\Ί五'發明説明(办) 符號參考說明 1 ...基體 2 ...蝕刻停止層 3 ...氧化矽層 4 ...面罩層 4 '光罩 5 ...始金屬 6 ...儲存介電質 7 ...電極 8 ...多晶矽 9 ...氧化保護層 經濟部中央標準局員工消費合作杜印掣 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公楚)

Claims (1)

  1. ABCD 1: 煩請委員明示,本案改請新型後是否變更原實質 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 (87年7月修正) 1. —種在棊體上使鉑-金靥圖型化所用之製作方法,其 特徴為包含下列步驟: a )施加一氧化矽層(3 )到該基體(1); b) 施加面罩(4)到在所要製造之鉑-金靥位置處具有 一孔之此種氧化矽層(3)上; c) 蝕刻該氧化矽層(3),使得所顯兹之基體表面區 域大於該面罩(4)中之孔; d) _加鉑-金靨層(5)到該面罩(4)及該顯露之基體 表面區域(1)上, e) 在蝕刻過程中去除該氧化矽層(3),使得出現在 該面罩(4)上之鉑-金牖(5)同時被去除,而出現在該 基體表面上之鉑-金鼷(5)則形成鉑-金屬圖型。 2. 根據申請專利範圍第1項之方法,其中步驟c)包含一 各向異性-及随後之各向同性之蝕刻過程。 3. 根據申請專利範圍第1或2項之方法,其中所產生之 面罩(4)為一硬面罩。 4. —種在基體(1)上使鉑-全屬圖型化所用之製作方法, 其特激為包含下列步驟: a) 施加氧化矽層(3)及覆蓋矽層(8)到該基體(1); b) 沲加一光罩(4)到在所要製造之鉑-金靥圖型位置 、 處具有一孔之此種矽層(8)上, c) 蝕刻該矽層(8)及該氧化矽層(3),及氧化該矽層 (8 >之顯露之表面區域; d) 腌加一鉑-金屬層(5)到該面罩表面區域及該顯 -------一 —裝------訂-----1·-線 (請先閱讀背面之注意事項再填寫本頁) 本紙浪尺度適用中國國家標準(CNS ) A4現格(210X 297公釐) 423111 ^ A8 B8 C8 D8六、申請專利範圍 露之基體表面區域; e)在蝕刻過程中去除該氣化矽層(3),使得同時使 得出現在該面罩表面上.之該鉑-金屬(5)去除,而出 現茌該基體表面上之鉑-金靥則形成鉑-金靨圖型。 5. 根據申請專利範圍第1或第4項之方法,其中在步驟 Ο之前先施加蝕刻停止層(2 )到該基體(1 },在步驟d ) 之前再次去除在該孔内之停止層。 6. 根據申請專利範圍第5項之方法,其中在步驟c)中使 得該蝕刻停止層顯露,然後各向異性或各向闻性地蝕 刻該蝕刻停止層(2 ) β 7. 根據申請專利範圍第1或第4項之方法,其中在步驟 e)中以HF去除該氧化矽層。 8. 根據申請專利範圍第4項之方法,其中在步驟a)中該 矽層(8)之頂部上沈積一種氧化保護層(9)。 (請先閲讀背面之注意事項再填寫本頁) .I 一iijml 經濟部中央標隼局員工消費合作社印製 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
TW087105257A 1997-04-24 1998-04-08 Fabrication method for a platinum-metal pattern by means of a lift-off process TW423111B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19717363A DE19717363C2 (de) 1997-04-24 1997-04-24 Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens

Publications (1)

Publication Number Publication Date
TW423111B true TW423111B (en) 2001-02-21

Family

ID=7827644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087105257A TW423111B (en) 1997-04-24 1998-04-08 Fabrication method for a platinum-metal pattern by means of a lift-off process

Country Status (6)

Country Link
US (1) US6051485A (zh)
EP (1) EP0892425A3 (zh)
JP (1) JPH10303200A (zh)
KR (1) KR100470541B1 (zh)
DE (1) DE19717363C2 (zh)
TW (1) TW423111B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19929723B4 (de) * 1999-06-29 2004-05-06 Infineon Technologies Ag Verfahren zur Herstellung einer Elektrode
KR100388683B1 (ko) * 2001-03-06 2003-06-25 삼성전자주식회사 반도체 장치의 캐패시터 제조 방법
KR100490575B1 (ko) * 2001-08-03 2005-05-17 야마하 가부시키가이샤 귀금속 박막 패턴 형성방법
EP1573804A4 (en) * 2002-12-19 2006-03-08 Ibm METHOD FOR FORMING A STRUCTURE AND A SPACER ELEMENT AND FINFET THEREOF
US7677696B2 (en) * 2004-03-31 2010-03-16 Canon Kabushiki Kaisha Liquid discharge head
US7999353B1 (en) * 2005-04-26 2011-08-16 Northwestern University Mesoscale pyramids, hole arrays and methods of preparation
KR101201972B1 (ko) * 2006-06-30 2012-11-15 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR100807226B1 (ko) * 2006-08-21 2008-02-28 삼성전자주식회사 반도체 장치의 제조 방법
JP2010040616A (ja) * 2008-08-01 2010-02-18 Opnext Japan Inc 電極形成方法および半導体素子
KR102421575B1 (ko) * 2017-12-01 2022-07-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200058654A (ko) 2018-11-19 2020-05-28 삼성디스플레이 주식회사 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5394767A (en) * 1977-01-31 1978-08-19 Hitachi Ltd Manufacture of semiconductor device
JPS55154737A (en) * 1979-05-22 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Method of forming pattern
US4283483A (en) * 1979-07-19 1981-08-11 Hughes Aircraft Company Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles
JPS5811512B2 (ja) * 1979-07-25 1983-03-03 超エル・エス・アイ技術研究組合 パタ−ン形成方法
JPS57183037A (en) * 1981-05-06 1982-11-11 Nec Corp Formation of pattern
JPS5891640A (ja) * 1981-11-26 1983-05-31 Toshiba Corp 半導体装置の製造方法
US4428796A (en) * 1982-08-02 1984-01-31 Fairchild Camera And Instrument Corporation Adhesion bond-breaking of lift-off regions on semiconductor structures
US4497684A (en) * 1983-02-22 1985-02-05 Amdahl Corporation Lift-off process for depositing metal on a substrate
US4533624A (en) * 1983-05-23 1985-08-06 Sperry Corporation Method of forming a low temperature multilayer photoresist lift-off pattern
JPS62120046A (ja) * 1985-11-20 1987-06-01 Sanyo Electric Co Ltd 半導体装置の製造方法
IT1190294B (it) * 1986-02-13 1988-02-16 Selenia Ind Elettroniche Una struttura di fotopolimero a multistrati (mlr) per la fabbricazione di dispositivi mesfet con gate submicrometrico e con canale incassato (recesse) di lunghezza variabile
JPS6315417A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 半導体装置の製造方法
JPS63175480A (ja) * 1987-01-14 1988-07-19 Nec Corp リセス型mesfetの製造方法
JPH01161787A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 酸化物超電導膜の加工方法
JPH0269936A (ja) * 1988-07-28 1990-03-08 Siemens Ag 半導体材料上の樹脂構造の形成方法
US5024896A (en) * 1989-07-06 1991-06-18 International Business Machines Corporation Collimated metal deposition
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
JPH04171809A (ja) * 1990-11-05 1992-06-19 Nec Corp 半導体装置の製造方法
JP2740050B2 (ja) * 1991-03-19 1998-04-15 株式会社東芝 溝埋込み配線形成方法
KR920020676A (ko) * 1991-04-09 1992-11-21 김광호 반도체 장치의 소자분리 방법
US5240878A (en) * 1991-04-26 1993-08-31 International Business Machines Corporation Method for forming patterned films on a substrate
US5155053A (en) * 1991-05-28 1992-10-13 Hughes Aircraft Company Method of forming t-gate structure on microelectronic device substrate
US5242534A (en) * 1992-09-18 1993-09-07 Radiant Technologies Platinum lift-off process
JP3102965B2 (ja) * 1993-03-12 2000-10-23 三菱電機株式会社 測距装置
JPH06295856A (ja) * 1993-04-09 1994-10-21 Sumitomo Heavy Ind Ltd He圧力コントロール方法及び露光装置用圧力コントロール装置
JPH0837233A (ja) * 1994-07-22 1996-02-06 Rohm Co Ltd 半導体装置の製造方法
US5554488A (en) * 1994-07-28 1996-09-10 Northern Telecom Limited Semiconductor device structure and method of formation thereof
JPH08298263A (ja) * 1995-04-27 1996-11-12 Nec Corp 半導体装置の製造方法
US5705432A (en) * 1995-12-01 1998-01-06 Hughes Aircraft Company Process for providing clean lift-off of sputtered thin film layers

Also Published As

Publication number Publication date
DE19717363A1 (de) 1998-10-29
DE19717363C2 (de) 2001-09-06
EP0892425A3 (de) 2000-07-19
EP0892425A2 (de) 1999-01-20
KR19980081598A (ko) 1998-11-25
KR100470541B1 (ko) 2005-03-16
JPH10303200A (ja) 1998-11-13
US6051485A (en) 2000-04-18

Similar Documents

Publication Publication Date Title
TW517330B (en) Capacitor of semiconductor device and its manufacturing method
TW507363B (en) Method of fabricating semiconductor memory device
TW423111B (en) Fabrication method for a platinum-metal pattern by means of a lift-off process
TW591719B (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
TW536560B (en) Methods of etching platinum group metal film and forming lower electrode of capacitor
TWI241710B (en) Semiconductor device and its manufacture
KR100604662B1 (ko) 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
TW477039B (en) Method to manufacture semiconductor memory components
TW466552B (en) Semiconductor device and the manufacturing method thereof
TWI227950B (en) Metal-insulator-metal (MIM) capacitor and method for fabricating the same
TW402811B (en) The manufacture method of the DRAM capacitor
JP3166747B2 (ja) キャパシタの製造方法及びキャパシタ
TW456000B (en) Method for making an 8-shaped storage node DRAM cell
TW415075B (en) Semiconductor device and method of manufacturing the same
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
TW412868B (en) Semiconductor memory device and process therefor
KR100323723B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100207516B1 (ko) 반도체 장치의 패턴 형성방법
KR100557646B1 (ko) 반도체소자의 저장전극 형성방법
TW388951B (en) Method for producing mixed mode semiconductor devices
TW451472B (en) Method for manufacturing capacitor under the bit line by using contact-hole liner layer
TW567576B (en) Method for manufacturing metal-insulator-metal capacitor and structure thereof
JPH1012839A (ja) 半導体装置およびその製造方法
JP2006203029A (ja) 半導体装置の製造方法
JP2005123392A (ja) 強誘電体キャパシタの製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees