KR20200058654A - 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치 - Google Patents

발광 소자 패턴 형성 방법 및 이를 이용한 표시장치 Download PDF

Info

Publication number
KR20200058654A
KR20200058654A KR1020180142743A KR20180142743A KR20200058654A KR 20200058654 A KR20200058654 A KR 20200058654A KR 1020180142743 A KR1020180142743 A KR 1020180142743A KR 20180142743 A KR20180142743 A KR 20180142743A KR 20200058654 A KR20200058654 A KR 20200058654A
Authority
KR
South Korea
Prior art keywords
layer
pattern
pattern layer
forming
film
Prior art date
Application number
KR1020180142743A
Other languages
English (en)
Inventor
전우석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180142743A priority Critical patent/KR20200058654A/ko
Priority to US16/536,104 priority patent/US11094760B2/en
Priority to CN201911132235.5A priority patent/CN111200083A/zh
Publication of KR20200058654A publication Critical patent/KR20200058654A/ko
Priority to US17/375,042 priority patent/US11925071B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/32—
    • H01L51/0002—
    • H01L51/0014—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예에 따른 발광 소자 패턴 형성 방법은 대상물 위에 오픈부를 갖는 패턴층을 형성하는 단계, 상기 오픈부에 대응하여 상기 대상물 위에 발광 소자 패턴을 형성하는 단계, 및 상기 패턴층을 제거하는 단계를 포함한다. 여기서, 상기 패턴층은, 상기 대상물 위에 배치된 제1 패턴층, 상기 제1 패턴층 위에 구비된 제2 패턴층, 및 상기 제2 패턴층 위에 구비된 제3 패턴층을 포함하고, 상기 오픈부에 인접하여 상기 제1 및 제3 패턴층들을 이격시키기 위해 제2 패턴층에는 내부 오픈부가 제공된다.

Description

발광 소자 패턴 형성 방법 및 이를 이용한 표시장치{METHOD FOR FORMING EMITTING DEVICE PATTERN AND DISPLAY DEVICE USING THE SAME}
본 발명은 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치에 관한 것으로, 공정 신뢰성을 향상시킨 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치에 관한 것이다.
표시 장치를 제조함에 있어서, 표시 장치를 구성하는 층들 또는 패턴들 중 적어도 일부는 포토리소그래피 공정을 이용하여 형성될 수 있다. 포토리소그래피 공정은 노광, 현상 및 식각 단계들을 포함할 수 있다. 특히, 발광층을 형성하는데 있어, 포토리소그래피 공정이 이용될 수 있다.
발광층을 형성하기 위한 포토레지스트 패턴을 형성한 후, 발광층을 해당 화소 영역에 형성하고, 리프트 오프 공정을 통해 포토레지스트 패턴을 제거한다. 그러나, 리프트 오프 공정은 대기에 노출된 상태에서 진행되므로, 대기중의 산소 및 수분으로부터 발광층을 보호하기 위한 보호막이 필요하다.
본 발명의 목적은 공정 신뢰성을 향상시킨 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치를 제공하는 데 있다.
본 발명의 일 실시예에 따른 발광 소자 패턴 형성 방법은 대상물 위에 오픈부를 갖는 패턴층을 형성하는 단계; 상기 오픈부에 대응하여 상기 대상물 위에 발광 소자 패턴을 형성하는 단계; 및 상기 패턴층을 제거하는 단계를 포함한다. 여기서, 상기 패턴층은, 상기 대상물 위에 배치된 제1 패턴층, 상기 제1 패턴층 위에 구비된 제2 패턴층, 및 상기 제2 패턴층 위에 구비된 제3 패턴층을 포함하고, 상기 오픈부에 인접하여 상기 제1 및 제3 패턴층들을 이격시키기 위해 제2 패턴층에는 내부 오픈부가 제공된다.
상기 패턴층을 형성하는 단계는, 상기 대상물 위에 제1 막을 형성하는 단계;
상기 제1 막 위에 제2 막을 형성하는 단계; 상기 제2 막 위에 제3 막을 형성하는 단계; 상기 제3 막을 패터닝하여 상기 제3 패턴층을 형성하는 단계; 상기 제2 막을 패터닝하여 상기 제2 패턴층을 형성하는 단계; 및 상기 제1 막을 패터닝하여 상기 제1 패턴층을 형성하는 단계를 포함한다.
상기 제3 패턴층을 형성하는 단계는, 상기 제3 막을 노광하는 단계; 및 상기 제3 막 중 노광된 부분을 현상하여 상기 오픈부에 대응하여 제공된 제1 오픈부를 갖는 상기 제3 패턴층을 형성하는 단계를 포함한다.
상기 제2 패턴층을 형성하는 단계는, 상기 제3 패턴층을 마스크로 하여 상기 제2 막을 식각하여 상기 내부 오픈부를 갖는 상기 제2 패턴층을 형성하는 단계를 포함한다.
상기 제2 막은 등방성 식각 방식으로 식각된다.
상기 제1 패턴층을 형성하는 단계는, 상기 제3 패턴층을 마스크로 하여 상기 제1 막을 식각하는 단계를 포함한다.
상기 제1 막은 이방성 식각 방식으로 식각된다.
상기 패턴층을 형성하는 단계는, 상기 대상물 위에 제1 막을 형성하는 단계; 상기 제1 막 위에 제2 막을 형성하는 단계; 상기 제2 막 위에 제3 막을 형성하는 단계; 상기 제3 막을 패터닝하여 상기 제3 패턴층을 형성하는 단계; 상기 제2 막을 패터닝하여 예비 패턴층을 형성하는 단계; 상기 제1 막을 패터닝하여 상기 제1 패턴층을 형성하는 단계; 및 상기 예비 패턴층을 식각하여 상기 제2 패턴층을 형성하는 단계를 포함한다.
상기 제3 패턴층을 형성하는 단계는, 상기 제3 막을 노광하는 단계; 및 상기 제3 막 중 노광된 부분을 현상하여 상기 오픈부에 대응하여 제공된 제1 오픈부를 갖는 상기 제3 패턴층을 형성하는 단계를 포함한다.
상기 예비 패턴층을 형성하는 단계는, 상기 제3 패턴층을 마스크로 하여 상기 제2 막을 식각하여 상기 예비 패턴층을 형성하는 단계를 포함한다.
상기 제2 막은 이방성 식각 방식으로 식각된다.
상기 제1 패턴층을 형성하는 단계는, 상기 예비 패턴층을 마스크로 하여 상기 제1 막을 식각하는 단계를 포함한다.
상기 제1 막은 이방성 식각 방식으로 식각된다.
상기 예비 패턴층을 등방성 식각 방식으로 식각하여 상기 내부 오픈부가 제공된 상기 제2 패턴층이 형성된다.
상기 제2 패턴층은 금속 물질 또는 무기 물질을 포함한다.
상기 제2 패턴층은 수백Å 내지 수천Å의 두께를 갖는다.
상기 대상물은, 베이스층; 및 상기 베이스층 상에 화소 영역을 정의하는 정의 패턴을 포함한다.
상기 발광 소자 패턴은, 발광층; 상기 발광층 상에 구비된 전극층; 및 상기 전극층을 커버하는 보호층을 포함한다.
상기 보호층은, 무기 물질을 포함한다.
본 발명의 다른 실시예에 따른 발광 소자 패턴 형성 방법은, 대상물 위에 오픈부를 갖는 제1 패턴층을 형성하는 단계; 상기 오픈부에 대응하여 상기 대상물 위에 발광 소자 패턴층 및 상기 제1 패턴층의 상면을 커버하는 더미 패턴층을 형성하는 단계; 상기 더미 패턴층, 상기 제1 패턴층의 측벽 및 상기 발광 소자 패턴층을 커버하는 예비 보호층을 형성하는 단계; 상기 오픈부에 대응하여 상기 예비 보호층 위에 제2 패턴층을 형성하는 단계; 상기 제2 패턴층을 마스크로 하여 상기 예비 보호층 및 상기 더미 패턴층을 식각하여 보호층을 형성하고, 상기 더미 패턴층을 제거하는 단계; 및 상기 제1 및 제2 패턴층을 제거하는 단계를 포함한다.
상기 제1 패턴층을 형성하는 단계는 상기 대상물 위에 제1 막을 형성하는 단계; 상기 제1 막 위에 제2 막을 형성하는 단계; 상기 제2 막을 패터닝하여 제2 서브 패턴층을 형성하는 단계; 및 상기 제1 막을 패터닝하여 제1 서브 패턴층을 형성하는 단계를 포함한다.
상기 제1 및 제2 패턴층을 제거하는 단계는, 상기 제2 패턴층 및 상기 제2 서브 패턴층을 스트립 공정을 통해 제거하는 단계; 및 상기 제1 서브 패턴층을 현상 또는 식각 공정을 통해 제거하는 단계를 포함한다.
상기 발광 소자 패턴층 및 더미 패턴층을 형성하는 단계는, 상기 대상물 상에 발광층을 형성하는 단계; 및 상기 발광층 상에 전극층을 형성하는 단계를 포함한다.
상기 보호층은, 상기 전극층을 커버하는 커버부; 상기 커버부로부터 연장되고 상기 커버부의 두께 방향으로 돌출된 돌출부; 및 상기 돌출부로부터 상기 커버부와 나란하게 연장된 연장부를 포함한다.
상기 대상물은, 베이스층; 및 상기 베이스층 상에 화소 영역을 정의하는 정의 패턴을 포함한다.
본 발명의 다른 실시예에 따른 표시장치는, 베이스층; 상기 베이스층 상면에 화소 영역을 정의하는 정의 패턴들; 및 상기 화소 영역에 구비되는 발광 소자 패턴을 포함한다. 상기 발광 소자 패턴은, 발광층; 상기 발광층 상에 구비된 전극층; 및 상기 전극층을 커버하는 보호층을 포함한다. 상기 보호층은, 상기 전극층과 접하는 커버부; 및 상기 커버부로부터 연장되고 상기 커버부의 두께 방향으로 돌출된 돌출부를 갖는다.
본 발명의 실시 예에 따르면, 발광층 및 전극층을 보호하기 위한 보호층을 형성하는데 있어서, 보호층의 성능을 향상시키면서, 포토레지스트 패턴의 리프트 오프 공정을 용이하게 할 수 있는 발광 소자 패턴 형성 공정을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3은 도 2에 도시된 표시패널의 평면도이다.
도 4는 도 3에 도시된 화소의 등가 회로도이다.
도 5는 도 3에 도시된 표시 패널의 일부 구성을 도시한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 발광 소자 패턴 형성 과정을 나타낸 흐름도이다.
도 7a 내지 도 7c는 도 6에 도시된 발광 소자 패턴 형성 과정을 나타낸 공정도들이다.
도 8a 내지 도 8f는 일 실시예에 따른 도 7a에 도시된 패턴층을 형성하는 공정을 나타낸 공정도들이다.
도 9a 내지 도 9f는 다른 실시예에 따른 패턴층 형성 과정을 나타낸 공정도들이다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다.
도 11a 내지 도 11i는 도 10에 도시된 발광 소자 패턴을 형성하는 과정을 나타낸 공정도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 표시 장치(DD)에는 표시 영역(DA) 및 비표시 영역(NDA)이 정의될 수 있다.
이미지(IM)가 표시되는 표시 영역(DA)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시 영역(DA)의 법선 방향, 즉 표시 장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
표시 장치(DD)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다.
비표시 영역(NDA)는 표시 영역(DA)에 인접한 영역으로, 이미지(IM)가 표시되지 않는 영역이다. 비표시 영역(NDA)에 의해 표시 장치(DD)의 베젤 영역이 정의될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시 영역(NDA)은 표시 영역(DA)의 가장자리 중 일부에만 인접할 수도 있으며 어느 하나의 실시예로 한정되지 않는다.
도 2는 본 발명의 일 실시예에 따른 표시 장치(DD)의 단면도이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 감지 유닛(SU)을 포함할 수 있다.
표시 패널(DP)은 베이스층(BL), 회로층(ML), 발광 소자층(EL), 및 박막 봉지층(TFE)을 포함할 수 있다. 본 명세서에서는 표시 패널(DP)의 일 예로 유기 발광 표시 패널을 예로 들어 설명하나, 본 발명이 특별히 이에 한정되는 것은 아니다.
베이스층(BL)은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
회로층(ML)은 베이스층(BL) 위에 배치될 수 있다. 회로층(ML)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다.
발광 소자층(EL)은 회로층(ML) 위에 배치될 수 있다. 발광 소자층(EL)은 발광 소자, 예컨대 유기발광 다이오드들을 포함한다. 다만, 이에 제한되는 것은 아니고, 표시 패널(DP)의 종류에 따라, 발광 소자층(EL)은 무기발광 다이오드들 또는 유기-무기 하이브리드 발광 다이오드들을 포함할 수 있다.
박막 봉지층(TFE)은 발광 소자층(EL)을 밀봉한다. 박막 봉지층(TFE)은 복수개의 무기층들과 그 사이에 배치된 적어도 하나의 유기층을 포함할 수 있다. 또한, 박막 봉지층(TFE)은 버퍼층을 더 포함할 수 있다. 버퍼층은 감지 유닛(SU)과 가장 인접한 층일 수 있다. 버퍼층은 무기층 또는 유기층일 수 있다.
감지 유닛(SU)은 터치를 검출하는 회로를 포함할 수 있다. 감지 유닛(SU)의 터치 검출 방식은 저항막 방식, 광학 방식, 정전 용량 방식 및 초음파 방식 등이 있으며, 이에 제한되지 않는다. 이 중 정전 용량 방식의 감지 유닛(SU)은 표시 장치(DD)의 화면에 터치 발생 수단이 접촉할 때 변화하는 정전 용량을 이용하여 터치 발생 여부를 검출할 수 있다. 정전 용량 방식은 상호 정전 용량 방식 및 자기 정전 용량 방식으로 구분될 수 있다.
감지 유닛(SU)은 표시 패널(DP) 상에 직접 배치될 수 있다. "직접 배치된다"는 것은 별도의 접착 부재를 이용하여 부착하는 것을 제외하며 연속 공정에 의해 형성된 것을 의미한다. 하지만, 본 발명이 이에 제한되는 것은 아니며, 표시 패널(DP)과 감지 유닛(SU)은 접착 부재(미도시)에 의해 서로 결합될 수 있다. 또한, 본 발명의 다른 일 실시예에서, 감지 유닛(SU)은 생략될 수도 있다.
도 3은 도 2에 도시된 표시패널의 평면도이고, 도 4는 도 3에 도시된 화소의 등가 회로도이다.
도 3을 참조하면, 표시 패널(DP)은 베이스층(BL), 복수의 신호 라인들(SGL), 복수의 화소들(PX)을 포함한다. 본 실시예에서는 용이한 설명을 위해 하나의 화소(PX)의 신호 회로도를 간략히 도시하였다.
베이스층(BL)은 평면상에서 표시 영역(DA) 및 비표시 영역(NDA)으로 구분된다. 본 실시예에서, 베이스층(BL)의 배면은 표시 패널(DP)의 배면으로 제공될 수 있다.
표시 영역(DA)은 이미지(IM, 도 1 참조)가 표시되는 영역일 수 있다. 표시 패널(DP)은 전기적 신호에 따라 표시 영역(DA)을 활성화시킨다. 활성화된 표시 영역(DA)에 이미지(IM)가 표시된다.
비표시 영역(NDA)에는 표시 영역(DA)에 전기적 신호를 제공하는 각종 신호 라인들이나 전자 소자 등이 배치될 수 있다. 비표시 영역(NDA)은 외부에서 시인되지 않을 수 있다.
복수의 신호 라인들(SGL), 화소(PX), 및 복수의 표시 패드들(PDD)은 베이스 기판(BS) 상에 배치된다. 신호 라인들(SGL)은 게이트 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 포함할 수 있다. 게이트 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)은 각각 서로 상이한 전기적 신호를 전달할 수 있다.
게이트 라인(GL)은 제2 방향(DR2)을 따라 연장된다. 게이트 라인(GL)은 복수로 제공되어 제1 방향(DR1)을 따라 서로 이격되어 배열될 수 있다.
표시 패널(DP)은 베이스층(BL)에 구비되어 게이트 라인(GL)에 전기적 신호를 제공하는 구동회로(GDC)를 더 포함할 수 있다. 구동회로(GDC)는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다. 신호 라인들(SGL)은 구동회로(GDC)에 제어신호들을 제공하기 위한 제어신호 라인(CSL)을 더 포함할 수 있다.
데이터 라인(DL)은 제1 방향(DR)을 따라 연장된다. 데이터 라인(DL)은 게이트 라인(GL)과 전기적으로 절연될 수 있다. 데이터 라인(DL)은 복수로 제공되어 제2 방향(DR2)을 따라 서로 이격되어 배열될 수 있다.
전원 라인(PL)은 제1 방향(DR1)을 따라 연장된다. 전원 라인(PL)은 게이트 라인(GL) 및 데이터 라인(DL)과 전기적으로 절연될 수 있다. 전원 라인(PL)은 복수로 제공되어 제2 방향(DR2)을 따라 서로 이격되어 배열될 수 있으나, 용이한 설명을 위해 단일의 전원 라인(PL)을 예시적으로 도시하였다. 전원 라인(PL)은 화소(PX)에 전원 신호를 제공할 수 있다.
화소(PX)는 표시 영역(DA)에 배치된다. 화소(PX)는 복수로 제공되어 대응되는 신호 배선들에 각각 연결될 수 있으나, 용이한 설명을 위해 단일의 화소(PX)를 예시적으로 도시하였다. 화소(PX)는 전기적 신호에 따라 광을 표시하여 이미지(IM)를 구현한다.
도 4를 참조하면, 화소(PX)는 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 커패시터(Ccp), 및 발광 소자(EM)를 포함할 수 있다. 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 커패시터(Ccp), 및 발광 소자(EM)는 전기적으로 연결된다.
제1 박막 트랜지스터(T1)는 화소(PX)의 턴-온 및 턴-오프를 제어하는 스위칭 소자일 수 있다. 제1 박막 트랜지스터(T1)는 게이트 라인(GL) 및 데이터 라인(DL)에 연결된다. 제1 박막 트랜지스터(T1)는 게이트 라인(GL)을 통해 제공되는 게이트 신호에 의해 턴-온 되어 데이터 라인(DL)을 통해 제공되는 데이터 신호를 커패시터(CP)에 제공한다.
커패시터(Ccp)는 전원 라인(PL)으로부터 제공되는 제1 전원 신호와 박막 트랜지스터(T1)로부터 제공되는 신호 사이의 전위차에 대응되는 전압을 충전한다. 제2 박막 트랜지스터(T2)는 커패시터(Ccp)에 충전된 전압에 대응하여 전원 라인(PL)으로부터 제공되는 제1 전원 신호(ELVDD)를 발광 소자(EM)에 제공한다.
발광 소자(EM)는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자(EM)는 유기발광소자, 양자점 발광소자, 전기 영동 소자, 또는 전기 습윤 소자를 포함할 수 있다.
발광 소자(EM)는 전원 단자와 연결되어 전원 라인(PL)이 제공하는 제1 전원 신호(ELVDD)와 상이한 제2 전원 신호(ELVSS)를 제공받는다. 발광 소자(EM)에는 제2 박막 트랜지스터(T2)로부터 제공되는 전기적 신호와 제2 전원 신호(ELVSS) 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(EM)는 구동 전류에 대응하는 광을 생성할 수 있다.
한편, 이는 예시적으로 도시한 것이고, 화소(PX)는 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
회로 기판(FCB)은 표시 패널(DP)의 일측에 접속된다. 회로 기판(FCB)은 표시 패널(DP)에 전기적 신호를 제공한다. 회로 기판(FCB)은 이미지(IM)를 제어하는 신호나 전원 신호를 생성하여 표시 패널(DP)에 제공할 수 있다. 회로 기판(FCB)은 연성 회로 기판일 수 있다. 회로 기판(FCB) 상에는 구동 소자(미도시)가 실장될 수도 있다.
회로 기판(FCB)은 점착 부재(예를 들어, 이방 도전성 필름)를 통해 표시 패널(DP)에 전기적 및 물리적으로 결합된다. 회로 기판(FCB)은 미 도시된 신호 라인들을 포함할 수 있다. 회로 기판(FCB)은 표시 패널(DP)에 결합된 후, 베이스층(BL)의 배면을 향해 휘어질 수 있다.
도 5는 도 3에 도시된 표시 패널의 일부 구성을 도시한 단면도이다.
도 5를 참조하면, 표시 패널(DP)은 베이스층(BL), 회로층(ML), 발광 소자층(EL), 및 박막 봉지층(TFE)을 포함할 수 있다.
회로층(ML)은 트랜지스터(TR) 및 복수의 절연층들(BFL, L1, L2, L3, L4)을 포함할 수 있다.
베이스층(BL) 위에는 절연층(BFL)이 배치되고, 절연층(BFL) 위에는 트랜지스터(TR)가 배치될 수 있다. 도 5의 트랜지스터(TR)는 도 4에 도시된 제1 박막 트랜지스터(T1)일 수 있다. 트랜지스터(TR)는 반도체층(ACL), 제어 전극(GED), 제1 전극(ED1) 및 제2 전극(ED2)을 포함할 수 있다.
반도체층(ACL)은 절연층(BFL) 위에 배치될 수 있다. 절연층(BFL)은 반도체층(ACL)에 개질(reforming)된 표면을 제공하는 버퍼층일 수 있다. 이 경우, 반도체층(ACL)은 베이스층(BL)보다 절연층(BFL)에 대해 높은 접착력을 가질 수 있다. 또한, 절연층(BFL)은 반도체층(ACL)의 하면을 보호하는 배리어층일 수 있다. 이 경우, 절연층(BFL)은 베이스층(BL) 자체 또는 베이스층(BL)을 통해 유입되는 오염이나 습기 등이 반도체층(ACL)으로 침투되는 것을 차단할 수 있다. 또는, 절연층(BFL)은 베이스층(BL)을 통해 입사되는 외부 광이 반도체층(ACL)으로 입사되는 것을 차단하는 광 차단층일 수 있다. 이 경우, 절연층(BFL)은 차광 물질을 더 포함할 수 있다.
반도체층(ACL)은 폴리 실리콘 또는 아몰포스 실리콘을 포함할 수 있다. 그밖에 반도체층(ACL)은 금속 산화물 반도체를 포함할 수 있다. 반도체층(ACL)은 전자 또는 정공이 이동할 수 있는 통로역할을 하는 채널영역, 채널영역을 사이에 두고 배치된 제1 이온도핑영역 및 제2 이온도핑영역을 포함할 수 있다.
제1 절연층(L1)은 절연층(BFL) 위에 배치되며, 반도체층(ACL)을 커버할 수 있다. 제1 절연층(L1)은 무기 물질을 포함할 수 있다. 상기 무기 물질은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
제1 절연층(L1) 위에는 제어 전극(GED)이 배치될 수 있다. 제2 절연층(L2)은 제1 절연층(L1) 위에 배치되며, 제어 전극(GED)을 커버할 수 있다. 제2 절연층(L2)은 무기 물질을 포함할 수 있다.
제2 절연층(L2) 위에는 제3 절연층(L3)이 배치될 수 있다. 제3 절연층(L3) 위에는 제1 전극(ED1) 및 제2 전극(ED2)이 배치될 수 있다. 제1 전극(ED1) 및 제2 전극(ED2) 각각은 제1 절연층(L1), 제2 절연층(L2) 및 제3 절연층(L3)을 관통하는 관통홀들을 통해 반도체층(ACL)과 연결될 수 있다.
제4 절연층(L4)은 제3 절연층(L3) 위에 배치되며, 제1 전극(ED1) 및 제2 전극(ED2)를 커버할 수 있다. 제4 절연층(L4)은 단일층 또는 복수의 층으로 구성될 수 있다. 예를 들어, 상기 단일층은 유기층을 포함할 수 있다. 상기 복수의 층은 유기층 및 무기층이 적층되어 제공될 수 있다. 제4 절연층(L4)은 상부에 평탄면을 제공하는 평탄화층일 수 있다.
제4 절연층(L4) 위에는 발광 소자층(EL)이 배치될 수 있다. 발광 소자층(EL)은 정의 패턴(PDL), 다수의 제1 전극층(E1) 및 다수의 발광 소자 패턴(EDP)을 포함한다. 정의 패턴(PDL)은 베이스층(BL) 상에 다수의 화소 영역(PXA)을 정의하고, 제1 전극층들(E1)은 다수의 화소 영역(PXA)에 각각 대응하여 배치된다. 다수의 제1 전극층들(E1) 각각의 위로는 발광 소자 패턴(EDP)이 구비된다.
제1 전극층들(E1)은 제4 절연층(L4) 위에 배치되고, 제4 절연층(L4)을 관통하는 관통홀을 통해 대응하는 제2 전극(ED2)에 전기적으로 연결될 수 있다.
정의 패턴(PDL)은 회로층(ML) 위에 배치되어 화소 영역(PXA)을 정의할 수 있다. 정의 패턴(PDL)은 제1 전극층들(E1)의 적어도 일부를 커버하며 제4 절연층(L4) 위에 배치될 수 있다. 제1 전극층들(E1)의 일부분은 정의 패턴(PDL)에 의해 커버되지 않을 수 있고, 상기 일부분은 화소 영역(PXA)에 대응될 수 있다. 따라서, 정의 패턴(PDL)은 화소 정의 패턴 또는 화소 정의막으로 명칭될 수도 있다.
발광 소자 패턴(EDP)은 발광층(EM), 제2 전극층(E2) 및 보호층(PVL)을 포함할 수 있다. 발광층(EM)은 서로 마주하는 제1 전극층(E1) 및 제2 전극층(E2) 사이에 배치될 수 있다. 발광층(EM)은 단일 물질로 이루어진 단일층 구조, 복수의 서로 다른 물질로 이루어진 단일층 구조 또는 복수의 서로 다른 물질로 이루어진 복수의 층으로 구성된 다층 구조를 가질 수 있다.
발광층(EM)은 유기물을 포함할 수 있다. 유기물은 통상적으로 사용하는 물질이라면 특별히 한정되지 않는다. 예를 들어, 발광층(EM)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다.
제2 전극층(E2)은 발광층(EM) 위에 배치될 수 있다. 제2 전극층(E2)은 제2 전원신호(ELVSS, 도 4 참조)를 수신할 수 있다.
제2 전극층(E2) 위에는 보호층(PVL)이 배치될 수 있다. 보호층(PVL)의 일부분은 정의 패턴(PDL)의 상면과 접촉할 수 있다. 보호층(PVL)은 수분 및 산소로부터 발광층(EM)을 보호할 수 있다. 보호층(PVL)은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 예로, 보호층(PVL)은 커버부(CP) 및 돌출부(PP)를 포함할 수 있다. 커버부(CP)는 제2 전극층(E2)을 커버하는 부분이고, 돌출부(PP)는 커버부(CP)의 단부로부터 연장된 부분일 수 있다.
커버부(CP)는 제2 전극층(E2)과 중첩한다. 커버부(E2)는 정의 패턴(PDL)의 일부분을 더 커버할 수 있다.
돌출부(PP)는 상기 커버부(CP)의 두께 방향(즉, 제3 방향(DR3))으로 돌출된다. 돌출부(PP)는 정의 패턴(PDL)의 상면에 수직 또는 소정 각도로 기울어진 구조를 가질 수 있다.
보호층(PVL) 및 정의 패턴(PDL) 위로는 박막 봉지층(TFE)이 배치된다. 박막 봉지층(TFE)은 정의 패턴(PDL) 및 발광 소자 패턴(EDP)을 직접 커버할 수 있다. 본 발명의 다른 실시예에서는, 박막 봉지층(TFE)과 발광 소자층(EL) 사이에 발광 소자층(EL)을 커버하는 캡핑층이 더 배치될 수 있다. 이 경우, 박막 봉지층(TFE)은 캡핑층을 직접 커버할 수 있다.
박막 봉지층(TFE)은 순차적으로 적층된 유기층(ECL1) 및 무기층(ECL2)을 포함할 수 있다. 유기층(ECL1)은 유기 물질을 증착, 프린팅 또는 코팅하여 형성될 수 있다. 무기층(ECL2)은 무기 물질을 증착하여 형성될 수 있다.
유기층(ECL1)은 먼지 입자와 같은 이물질로부터 발광 소자 패턴(EL)을 보호한다. 유기층(ECL1)은 고분자, 예를 들어 아크릴 계열 유기층을 포함할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 특히, 유기층(ECL1)은 보호층(PVL)의 커버부(CP) 및 돌출부(PP)를 전체적으로 커버하여 평탄 구조를 제공할 수 있다.
무기층(ECL2)은 수분 및 산소의 유입을 차단하고, 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다. 무기층(ECL2)은 보호층(PVL)과 동일한 물질로 이루어질 수 있다.
도 5에서는 박막 봉지층(TFE)이 1 개의 무기층과 1 개의 유기층을 포함하는 것을 예시적으로 도시하였으나, 이에 제한되는 것은 아니다. 예를 들어, 박막 봉지층(TFE)은 2개 이상의 무기층과 2개 이상의 유기층을 포함할 수도 있고, 이 경우, 무기층과 유기층이 번갈아 적층된 구조를 가질 수 있다.
도 6은 본 발명의 일 실시예에 따른 발광 소자 패턴 형성 과정을 나타낸 흐름도이고, 도 7a 내지 도 7c는 도 6에 도시된 발광 소자 패턴 형성 과정을 나타낸 공정도들이다.
도 6 및 도 7a를 참조하면, 본 발명의 일 실시예에 따른 발광 소자 패턴 형성 과정에서, 대상물(TM) 위에 오픈부(OP)를 갖는 패턴층(PTL)이 형성된다(S110).
여기서, 대상물(TM)은 베이스층(BL), 및 베이스층(BL) 상에 화소 영역들(PXA1, PXA2, PXA3)을 정의하는 정의 패턴(PDL)을 포함할 수 있다. 대상물(TM)은 베이스층(BL)과 정의 패턴(PDL) 사이에 구비된 회로층(ML)을 더 포함할 수 있다. 대상물(TM)은 제1 전극층들(E1-1, E-2, E1-3)을 더 포함할 수 있다. 도 5에 도시된 제1 전극층(E1)은 제1 전극층들(E1-1, E1-2, E1-3) 중 어느 하나일 수 있다.
본 발명의 일 예로, 화소 영역들(PXA)은 제1 내지 제3 화소 영역들(PXA1, PXA2, PXA3)으로 구분될 수 있다. 제1 내지 제3 화소 영역들(PXA1, PXA2, PXA3)은 정의 패턴(PDL)에 의해서 정의되어 진다. 여기서, 제1 전극층들(E1-1, E1-2, E1-3)은 제1 화소 영역(PXA1)에 제공되는 제1 화소 전극(E1-1), 제2 화소 영역(PXA2)에 제공되는 제2 화소 전극(E1-2) 및 제3 화소 영역(PXA3)에 제공되는 제3 화소 전극(E1-3)을 포함할 수 있다.
발광 소자 패턴(EDP)은 제1 내지 제3 화소 영역(PXA1~PXA3)에 각각 제공되는 제1 내지 제3 발광 소자 패턴을 포함할 수 있다. 제1 화소 영역(PXA1)에서 제1 화소 전극(E1-1) 위로는 제1 발광 소자 패턴이 제공되고, 제2 화소 영역(PXA2)에서 제2 화소 전극(E1-2) 위로는 제2 발광 소자 패턴이 제공된다. 제3 화소 영역(PXA3)에서 제3 화소 전극(E1-3) 위로는 제3 발광 소자 패턴이 제공된다.
도면에 도시하지 않았지만, 제1 발광 소자 패턴의 발광층(EM, 도 5에 도시됨)은 레드 발광층일 수 있고, 제1 발광 소자 패턴의 발광층(EM)은 레드 발광층일 수 있으며, 제1 발광 소자 패턴의 발광층(EM)은 레드 발광층일 수 있다. 제1 내지 제3 발광 소자 패턴은 발광층(EM)의 컬러만 다를 뿐 동일한 구조를 갖는다. 따라서, 이하에서는 제2 화소 영역(PXA2)에 제2 발광 소자 패턴을 형성하는 과정을 대표적으로 설명하고, 나머지 발광 소자 패턴의 형성 과정에 대한 설명은 생략한다.
설명의 편의를 위하여 제1 내지 제3 화소 영역(PXA1~PXA3)에 배치되는 발광 소자 패턴을 제1 내지 제3 발광 소자 패턴으로 구분하여 명명하였다. 그러나, 이하 제2 발광 소자 패턴의 형성 과정을 대표적으로 설명하는데 있어서, 설명의 편의를 위하여 제1 내지 제3 발광 소자 패턴을 구분하지 않고, 발광 소자 패턴(EDP)으로 기재한다.
본 발명의 일 예로, 패턴층(PTL)은 제1 패턴층(PTL1), 제2 패턴층(PTL2) 및 제3 패턴층(PTL3)을 포함할 수 있다. 제1 패턴층(PTL1)은 대상물(TM) 위에 배치되고, 제2 패턴층(PTL2)은 제1 패턴층(PTL1) 위에 구비되며, 제3 패턴층(PTL3)은 제2 패턴층(PTL2) 위에 구비된다. 패턴층(PTL)에는 제2 화소 영역(PXA2)의 제2 화소 전극(E1-2)을 노출시키기 위한 오픈부(OP)가 제공된다.
제2 패턴층(PTL2)은 제3 패턴층(PTL3)에 대해 언더컷 형상을 가질 수 있다. 또한, 제1 패턴층(PTL1)은 제3 패턴층(PTL3)에 대해 언더컷 형상을 가질 수 있다. 오픈부(OP)를 정의하는 제1 패턴층(PTL1)의 측벽은 오픈부(OP)를 정의하는 제3 패턴층(PTL3)의 측벽보다 내측에 위치할 수 있다.
제2 패턴층(PTL2)에는 오픈부(OP)에 인접하여 제1 및 제3 패턴층들(PTL1, PTL3)을 이격시키기 위한 내부 오픈부(IOP)가 제공될 수 있다. 즉, 제2 패턴층(PTL2)의 측벽은 제1 패턴층(PTL1)의 측벽보다 내측에 위치할 수 있다. 따라서, 내부 오픈부(IOP)는 제1 패턴층(PTL1)과 제3 패턴층(PTL3) 사이에서 제2 패턴층(PTL2)이 제거된 영역으로 정의될 수 있다.
오픈부(OP)에 대응하여 대상물(TM) 위에 발광 소자 패턴(EDP)이 제공된다(S120). 도 7b에 도시된 바와 같이, 오픈부(OP)에 의해 노출된 제2 화소 전극(E1-2) 상에는 발광 소자 패턴(EDP)이 형성되고, 패턴층(PTL) 상에는 더미 소자층(D_EDP)이 형성된다.
발광 소자 패턴(EDP)은 발광층(EM), 제2 전극층(E2) 및 보호층(PVL)을 포함할 수 있다. 발광층(EM)은 제2 화소 전극(E1-2) 상에 배치될 수 있다. 즉, 각 화소 영역의 발광층(EM)은 오픈부(OP)를 통해 노출된 제1 전극층(E1) 중 대응하는 화소 전극 상에 구비된다.
발광층(EM) 위로 제2 전극층(E2)이 형성된다. 즉, 발광층(EM)은 제2 화소 전극(E1-2)과 제2 전극층(E2) 사이에 배치될 수 있다.
보호층(PVL)은 제2 전극층(E2)을 커버하도록 형성된다. 보호층(PVL)은 수분 및 산소로부터 발광층(EM)을 보호할 수 있다. 보호층(PVL)은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다. 보호층(PVL)은 발광층(EM)을 보호하기 위해서 스텝 커버리지(step coverage)가 좋은 물질이 사용될 수 있다.
보호층(PVL)의 커버부(CP)는 제2 전극층(E2)을 커버한다. 커버부(E2)는 정의 패턴(PDL)의 일부분과 중접하여 정의 패턴(PDL)의 일부분을 더 커버할 수 있다. 보호층(PVL)의 돌출부(PP)는 제1 패턴층(PTL1)의 측벽을 커버할 수 있다. 제1 패턴층(PTL1)의 측벽은 오픈부(OP)에 인접하여 제1 패턴층(PTL1)에 제공된 측벽일 수 있다. 돌출부(PP)는 제1 패턴층(PTL1)의 측벽을 전체 또는 부분적으로 커버할 수 있다.
패턴층(PTL) 상에 배치된 더미 소자층(D_EDP)은 더미 발광층(D_EM), 더미 전극층(D_E2) 및 더미 보호층(D_PVL)을 포함할 수 있다. 더미 발광층(D_EM), 더미 전극층(D_E2) 및 더미 보호층(D_PVL)은 패턴층(PTL) 상에 제3 방향(DR3)으로 순차적으로 적층된다.
더미 발광층(D_EM)은 발광층(EM)과 분리되고, 더미 전극층(D_E2)은 제2 전극층(E2)과 분리된다. 더미 발광층(D_EM) 및 더미 전극층(D_E2)은 제1 패턴층(PTL1)과 제3 패턴층(PTL3) 사이의 언더컷에 의해서 발광층(EM) 및 제2 전극층(E2)과 각각 분리될 수 있다.
더미 보호층(D_PVL)은 더미 전극층(D_E2)을 커버하도록 제공된다. 더미 보호층(D_PVL)은 스텝 커버리지(step coverage)가 좋은 물질이 사용되어, 더미 발광층(D_EM)의 끝단면, 더미 전극층(D_E2)의 끝단면을 커버하고, 제3 패턴층(PTL3)의 측면에 인접한 하면의 일부를 커버할 수 있다.
더미 보호층(D_PVL)은 보호층(PVL)은 한 공정을 통해 형성된다. 그러나, 제1 및 제3 패턴층(PTL1, PTL3) 사이에 형성된 내부 오픈부(IOP)에 의해서 더미 보호층(D_PVL)과 보호층(PVL)은 서로 분리된다.
도 6 및 도 7c를 참조하면, 본 발명의 일 실시예에 따른 발광 소자 패턴 형성 과정은 패턴층(PTL)을 제거하는 단계(S130)를 포함할 수 있다. 제거하는 공정은 리프트 오프(Lift-off) 공정일 수 있다. 제2 화소 영역(PXA2)에 발광 소자 패턴(EDP)을 형성하는 경우, 패턴층(PTL)은 제1 및 제3 화소 영역(PXA1, PXA3)에 제공된다. S130 단계에서, 제1 및 제3 화소 영역(PXA1, PXA3)에 제공된 패턴층(PTL)이 제거되면, 제2 화소 영역(PXA2)에 발광 소자 패턴(EDP)이 형성될 수 있다. 패턴층(PTL)이 제거될 때, 패턴층(PTL) 상에 형성된 더미 소자층(D_EDP)이 함께 제거된다. 따라서, 위와 같은 과정을 통해 발광 소자 패턴(EDP)이 제2 화소 영역(PXA2)에 형성될 수 있다.
위 과정에 따르면, 스텝 커버리지(step coverage)가 좋은 물질을 보호층(PVL)으로 사용함으로써, 발광층(EM)에 대한 보호 성능을 향상시킬 수 있다. 또한, 스텝 커버리지(step coverage)가 좋은 물질을 보호층(PVL)으로 사용하더라도, 내부 오픈부(IOP)에 의해서 패턴층(PTL) 상의 더미 보호층(D_PVL)과 오픈부(OP) 영역 내의 보호층(PVL)을 분리시킬 수 있다. 따라서, 패턴층(PTL)의 리프트 오프 공정을 용이하게 실시할 수 있고, 이로써 신뢰성을 향상시킬 수 있다.
다른 화소 영역(PXA1, PXA3)에도 위와 같은 발광 소자 패턴 형성 과정을 통해 발광 소자 패턴을 형성할 수 있다.
도 8a 내지 도 8f는 일 실시예에 따른 도 7a에 도시된 패턴층을 형성하는 공정을 나타낸 공정도들이다.
도 8a를 참조하면, 베이스층(BL) 위에 회로층(ML)을 형성한다. 도면에 도시하지는 않았지만, 회로층(ML)은 도 5에 도시된 구성을 가질 수 있다.
도 8b를 참조하면, 회로층(ML) 위에 제1 내지 제3 화소 전극(E1-1, E1-2, E1-3)을 형성한다. 도 5에 도시된 제1 전극층(E1)은 제1 내지 제3 화소 전극(E1-1, E1-2, E1-3) 중 어느 하나의 화소 전극일 수 있다.
회로층(ML) 위에 정의 패턴(PDL)을 형성한다. 정의 패턴(PDL)은 제1 내지 제3 화소 전극(E1-1, E1-2, E1-3)의 적어도 일부를 커버할 수 있다. 정의 패턴(PDL)에 커버되지 않아 노출된 제1 내지 제3 화소 전극들(E1-1, E1-2, E1-3)의 일 영역들은 각각 제1 내지 제3 화소 영역들(PXA1, PXA2, PXA3)로 정의될 수 있다.
이로써, 도 6 및 도 7a에 도시된 대상물(TM)이 완성될 수 있다. 이후, 대상물(TM)에 발광 소자 패턴(EDP)을 형성하는 과정을 구체적으로 설명하기로 한다.
도 8c를 참조하면, 정의 패턴(PDL) 및 제1 내지 제3 화소 전극들(E1-1, E1-2, E1-3)을 커버하는 제1 막(PL1)을 형성한다. 제1 막(PL1)은 유기 불소계 수지를 포함할 수 있다. 다만, 제1 막(PL1)을 구성하는 물질이 상기 예에 제한되는 것은 아니다.
제1 막(PL1) 위에 제2 막(PL2)을 형성한다. 제2 막(PL2)은 무기 물질 또는 금속 물질을 포함할 수 있다. 본 발명의 일 예로, 제2 막(PL2)은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다. 제2 막(PL2)은 수백Å 내지 수천Å의 두께를 가질 수 있다.
제2 막(PL2) 위에 제3 막(PL3)을 형성한다. 제3 막(PL3)은 감광성 화학 물질을 포함할 수 있다.
도 8d를 참조하면, 제3 막(PL3) 위에 마스크(MK)를 배치한다. 마스크(MK)는 투광부(TP) 및 차광부(BP)를 포함하는 바이너리 마스크일 수 있다.
제3 막(PL3)은 포지티브 포토레지스트막 또는 네가티브 포토레지스트막일 수 있다. 이하에서는 제3 막(PL3)이 포지티브 포토레지스트막인 경우를 예로 들어 설명한다.
차광부(BP)는 제1 화소 영역(PXA1) 및 제3 화소 영역(PXA3)과 중첩할 수 있다. 투광부(TP)는 제2 화소 영역(PXA2)과 중첩할 수 있다. 제3 막(PL3) 위에 마스크(BK)를 배치한 후 광을 조사하여 노광 공정을 실시한다. 그러면, 제3 막(PL3) 중 차광부(BP)에 대응하는 부분은 노광되지 않고, 제3 막(PL3) 중 투광부(TP)에 대응하는 부분만 노광된다.
이후, 노광된 부분을 현상하면, 도 8e에 도시된 바와 같이 제2 화소 영역(PXA2)에서 제3 막(PL3)이 제거되어, 제2 화소 영역(PXA2)에 제1 오픈부(OP1)를 갖는 제3 패턴층(PTL3)이 형성된다.
제3 패턴층(PTL3)을 마스크로 하여 제2 막(PL2)을 패터닝하면, 도 8f에 도시된 제2 패턴층(PTL2)이 형성된다. 제2 막(PL2)의 패터닝 공정은 식각 공정일 수 있다. 즉, 제3 패턴층(PTL3)을 마스크로 하여 제2 막(PL2)을 식각하면, 제2 패턴층(PTL2)이 형성된다. 여기서, 제2 막(PL2)의 식각 공정은 등방성 식각 공정일 수 있다.
제2 패턴층(PTL2)은 제3 패턴층(PTL3)에 대해 언더컷 형상을 가질 수 있다. 따라서, 언더컷에 의해서 제3 패턴층(PTL3)과 제1 막(PL1) 사이에는 예비 내부 오픈부(P_IOP)가 제공될 수 있다. 즉, 예비 내부 오픈부(P_IOP)는 제3 패턴층(PTL3)과 제1 막(PL1) 사이에서 제2 막(PL2)이 제거된 영역으로 정의될 수 있다.
이후, 제3 패턴층(PTL3)을 마스크로 하여 제1 막(PL1)을 패터닝하면, 도 7a에 도시된 제1 패턴층(PTL1)이 형성될 수 있다. 여기서, 제1 막(PL1)의 패터닝 공정은 식각 공정일 수 있다. 즉, 제3 패턴층(PTL3)을 마스크로 하여 제1 막(PL1)을 식각하면, 제1 패턴층(PTL1)이 형성된다. 여기서, 제1 막(PL1)의 식각 공정은 이방성 식각 공정일 수 있다.
이처럼, 제2 화소 영역(PXA2)에서 제1 막(PL3)이 제거되어, 제2 화소 영역(PXA2)에 오픈부(OP)를 갖는 패턴층(PTL)이 형성될 수 있다. 패턴층(PTL)에는 예비 내부 오픈부(P_IOP)로부터 형성된 내부 오픈부(IOP)가 제공될 수 있다. 내부 오픈부(IOP)는 제3 패턴층(PTL3)과 제1 패턴층(PTL1) 사이에서 제2 패턴층(PTL2)이 제거된 영역으로 정의될 수 있다.
도 9a 내지 도 9f는 다른 실시예에 따른 패턴층 형성 과정을 나타낸 공정도들이다.
도 9a를 참조하면, 정의 패턴(PDL) 및 제1 내지 제3 화소 전극들(E1-1, E1-2, E1-3)을 포함하는 대상물(TM) 상에 제1 내지 제3 막(PL1~PL3)을 순차적으로 형성한다. 대상물(TM)은 도 8a 및 도 8b에 도시된 대상물(TM)과 동일한 구조를 가질 수 있다.
제1 내지 제3 막(PL1~PL3)은 도 8c에 도시된 제1 내지 제3 막(PL1~PL3)과 동일한 물질 및 구조를 가질 수 있다.
도 9b 및 도 9c를 참조하면, 제3 막(PL3) 위에 마스크(MK)를 배치한다. 마스크(MK)를 이용하여 제3 막(PL3)을 패터닝할 수 있다. 제3 막(PL3)의 패터닝 공정은 포토리소그래피 공정일 수 있다. 제3 막(PL3)의 패터닝 공정은 도 8d 및 도 8의 공정과 유사하므로 구체적인 설명은 생략한다.
제3 막(PL3)의 패터닝 공정 이후, 제1 오픈부(OP1)가 제공된 제3 패턴층(PTL3)이 형성된다. 제3 패턴층(PTL3)을 마스크로 하여 제2 막(PL2)을 패터닝하면, 도 9d에 도시된 바와 같이 예비 패턴층(P_PTL2)이 형성된다. 제2 막(PL2)의 패터닝 공정은 식각 공정일 수 있다. 즉, 제3 패턴층(PTL3)을 마스크로 하여 제2 막(PL2)을 식각하면, 예비 패턴층(P_PTL2)이 형성된다. 여기서, 제2 막(PL2)의 식각 공정은 이방성 식각 공정일 수 있다.
도 8f에 도시된 일 실시예와는 달리, 도 9d의 예비 패턴층(P_PTL2)은 제2 막(PL2)을 이방성 식각 방식으로 식각하여 형성될 수 있다. 따라서, 이방성 식각 공정으로 식각하면, 예비 패턴층(P_PTL2)은 제3 패턴층(PTL3)에 대해 언더컷 형상을 갖지 않을 수 있다.
이후, 예비 패턴층(P_PTL2) 및 제3 패턴층(PTL3)을 마스크로 하여 제1 막(PL1)을 패터닝하면, 도 9e에 도시된 제1 패턴층(PTL1)이 형성될 수 있다. 여기서, 제1 막(PL1)의 패터닝 공정은 식각 공정일 수 있다. 제1 막(PL1)의 식각 공정은 이방성 식각 공정일 수 있다.
이처럼, 제2 화소 영역(PXA2)에서 제1 막(PL1)이 제거되어, 제2 화소 영역(PXA2)에 제2 오픈부(OP2)가 형성될 수 있다.
이후, 예비 패턴층(P_PTL2)을 등방성 식각하면, 제2 오픈부(OP2)를 통해 노출된 부분으로부터 제2 방향(DR2)과 평행한 방향으로 예비 패턴층(P_PTL2)이 식각된다. 그러면, 도 9f에 도시된 바와 같이, 내부 오픈부(IOP)가 제공된 제2 패턴층(PTL2)이 형성될 수 있다. 내부 오픈부(IOP)는 제3 패턴층(PTL3)과 제1 패턴층(PTL1) 사이에서 예비 패턴층(P_PTL2)이 제거되어 형성된 영역으로 정의될 수 있다.
이로써, 본 발명의 다른 실시예에 따른 패턴층(PTL`)이 완성될 수 있다. 패턴층(PTL`)을 이용한 발광 소자 패턴 형성 공정은 도 6, 도 7a 내지 도 7c에 도시된 공정과 유사하므로, 이후 공정에 대한 설명은 생략하기로 한다.
도 10은 본 발명의 다른 실시예에 따른 표시 패널의 일부 구성을 도시한 단면도이다. 도 11a 내지 도 11i는 도 10에 도시된 발광 소자 패턴을 형성하는 과정을 나타낸 공정도들이다. 도 10에 도시된 구성 요소 중 도 5에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 10의 표시 패널(DP2)은 도 5의 표시 패널(DP)에 구비된 발광 소자 패턴(EDP)과 상이한 구조를 갖는 발광 소자 패턴(EDP2)을 구비한다는 점만 다를 뿐 나머지 구조는 동일하므로, 도 10에서는 발광 소자 패턴(EDP2)에 대해서 구체적으로 설명하기로 한다.
도 10을 참조하면, 발광 소자 패턴(EDP2)은 발광층(EM), 제2 전극층(E2) 및 보호층(PVL2)을 포함할 수 있다. 발광층(EM)은 제1 전극층(E1) 및 제2 전극층(E2) 사이에 배치될 수 있다. 발광층(EM)은 단일 물질로 이루어진 단일층 구조, 복수의 서로 다른 물질로 이루어진 단일층 구조 또는 복수의 서로 다른 물질로 이루어진 복수의 층으로 구성된 다층 구조를 가질 수 있다.
발광층(EM)은 유기물을 포함할 수 있다. 유기물은 통상적으로 사용하는 물질이라면 특별히 한정되지 않는다. 예를 들어, 발광층(EM)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다.
제2 전극층(E2)은 발광층(EM) 위에 배치되고, 제2 전극층(E2) 위에는 보호층(PVL2)이 배치될 수 있다. 보호층(PVL2)의 일부분은 정의 패턴(PDL)과 접할 수 있다.
보호층(PVL2)은 커버부(CP), 돌출부(PP) 및 연장부(EP)를 포함할 수 있다. 커버부(CP)는 제2 전극층(E2)을 커버하는 부분이고, 돌출부(PP)는 커버부(CP)로부터 제3 방향(DR3)으로 돌출되어 형성된다. 연장부(EP)는 돌출부(PP)의 단부로부터 제2 방향(DR2)으로 연장된 부분이다.
커버부(CP)는 제2 전극층(E2)과 중첩한다. 커버부(E2)는 정의 패턴(PDL)의 일부분을 더 커버할 수 있다.
돌출부(PP)는 상기 커버부(CP)의 두께 방향(즉, 제3 방향(DR3))으로 돌출된다. 돌출부(PP)는 정의 패턴(PDL)의 상면에 수직 또는 소정 각도로 기울어진 구조를 가질 수 있다.
연장부(EP)는 돌출부(PP)로부터 연장되어 커버부(CP)와 중첩할 수 있다. 연장부(EP)와 커버부(CP) 사이의 공간은 봉지층(TFE)으로 충진될 수 있다. 특히, 봉지층(TFE)의 유기층(ECL1)은 커버부(CP), 돌출부(PP) 및 연장부(EP)를 전체적으로 커버하여 평탄 구조를 제공할 수 있다.
도 11a를 참조하면, 대상물(TM) 상에 정의 패턴(PDL) 및 제1 내지 제3 화소 전극들(E1-1, E1-2, E1-3)을 커버하는 제1 막(SL1)을 형성한다. 제1 막(SL1)은 유기 불소계 수지를 포함할 수 있다. 다만, 제1 막(SL1)을 구성하는 물질이 상기 예에 제한되는 것은 아니다.
제1 막(SL1) 위에 제2 막(SL2)을 형성한다. 제2 막(SL2)은 감광성 화학 물질을 포함할 수 있다.
도 11b를 참조하면, 제2 막(SL2)을 패터닝하여 제1 오픈부(OP1)를 갖는 패턴층(SPTL)을 형성한다. 제2 막(SL2)의 패터닝 공정은 포토 레지스트 공정일 수 있다. 제2 막(SL2)의 패터닝 공정은 노광 및 현상 공정을 포함할 수 있다. 제2 막(SL2)은 포지티브 포토레지스트막 또는 네가티브 포토레지스트막 중 어느 하나일 수 있다.
제2 막(SL2)의 패터닝 공정 이후, 제1 오픈부(OP1)가 제공된 제2 서브 패턴층(SPL2)이 형성된다. 제2 서브 패턴층(SPL2)을 마스크로 하여 제1 막(SL1)을 패터닝하면, 도 11c에 도시된 바와 같이 제1 서브 패턴층(SPL1)이 형성된다.
제1 막(SL1)의 패터닝 공정은 현상 공정일 수 있다. 즉, 제2 막(SL2)을 현상하는 과정에서 현상 시간을 조절하여 제1 막(SL1)을 현상할 수 있다. 현상 시간을 증가시켜 제1 막(SL1)을 추가로 현상함으로써, 제1 오픈부(OP1)에 대응하여 제1 막(SL1)이 제거되어 제1 서브 패턴층(SPL1)이 형성될 수 있다. 제1 및 제2 막(SL1, SL2)의 현상 공정에는 동일 현상액이 사용될 수 있다. 제1 및 제2 막(SL1, SL2)의 현상 공정에 사용되는 현상액은 TMAH(Tetra Methyl Ammonium Hydroxide)일 수 있다.
다른 일 예로, 제1 막(SL1)의 패터닝 공정은 식각 공정일 수 있다. 즉, 제2 서브 패턴층(SPL2)을 마스크로 하여 제1 막(SL1)을 식각하면, 제1 서브 패턴층(SPL1)이 형성된다. 이로써, 대상물(TM) 상에는 오픈부(OP)가 제공된 제1 패턴층(SPTL1)이 형성된다.
도 11c에 도시된 바와 같이, 제1 서브 패턴층(SPL1)은 제2 서브 패턴층(SPL2)에 대해 언더컷 형상을 가질 수 있다.
도 11d를 참조하면, 제1 패턴층(SPTL1)의 오픈부(OP)에 대응하여 대상물(TM) 위에 발광층(EM) 및 제2 전극층(E2)이 순차적으로 제공된다. 제1 패턴층(SPTL1) 상에는 더미 발광층(D_EM) 및 더미 전극층(D_E2)이 순차적으로 제공된다. 발광층(EM) 및 더미 발광층(D_EM)은 동일 공정을 통해 대상물(TM) 상에 제공되지만, 제1 서브 패턴층(SPL1)의 언더컷 구조에 의해서 발광층(EM)과 더미 발광층(D_EM)은 분리된 구조를 갖는다. 제2 전극층(E2) 및 더미 전극층(D_E2) 역시 동일 공정을 통해 대상물 상에 제공되지만, 제1 서브 패턴층(SPL1)의 언더컷 구조에 의해서 제2 전극층(E2)과 더미 전극층(D_E2)은 분리된 구조를 갖는다.
대상물(TM) 상에는 제2 전극층(E2) 및 더미 전극층(D_E2)을 커버하도록 예비 보호층(P_PVL)이 제공된다. 예비 보호층(P_PVL)은 제1 패턴층(SPTL1) 중 제2 전극층(E2) 및 더미 전극층(D_E2)에 의해서 노출된 부분을 커버할 수 있다. 본 발명의 일 예로, 예비 보호층(P_PVL)은 오픈부(OP)에 인접한 제1 서브 패턴층(SPL1)의 측벽 및 오픈부(OP)에 의해 노출된 제2 서브 패턴층(SPL2)의 하면의 일부를 커버할 수 있다. 예비 보호층(P_PVL)은 제1 서브 패턴층(SPL1)의 언더컷 구조에 의해서도 끊어지지 않고, 일체의 구조를 가질 수 있다.
도 11e를 참조하면, 예비 보호층(P_PVL) 위로는 제3 막(SL3)이 형성된다. 제3 막(SPL3)은 감광성 화학 물질을 포함할 수 있다.
제3 막(SL2)을 패터닝하여 도 11f와 같은 제2 패턴층(SPTL2)을 형성한다. 제3 막(SL3)의 패터닝 공정은 포토 레지스트 공정일 수 있다. 제3 막(SL3)의 패터닝 공정은 노광 및 현상 공정을 포함할 수 있다. 제3 막(SL3)은 포지티브 포토레지스트막 또는 네가티브 포토레지스트막 중 어느 하나일 수 있다.
제3 막(SL3)은 도 11a에 도시된 제2 막(SL2)과 다른 타입의 포토레지스트막으로 이루어질 수 있다. 예를 들어, 제2 막(SL2)이 포지티브 포토레지스트막일 경우, 제3 막(SL3)은 네가티브 포토레지스트막일 수 있다. 제2 및 제3 막(SL2, SL3)이 서로 다른 타입의 포토레지스트막으로 이루어지면, 제2 막(SL2)과 제3 막(SL3)은 동일 마스크를 사용하여 패터닝될 수 있다.
제2 패턴층(SPTL2)은 오픈부(OP)에 대응하여 상기 예비 보호층(P_PVL) 상에 형성될 수 있다. 본 발명의 일 예로, 제2 패턴층(SPTL2)은 제2 서브 패턴층(SPL2)의 하면과 부분적으로 중첩할 수 있다. 따라서, 제2 패턴층(SPTL2)은 제2 서브 패턴층(SPL2)의 하면보다 아래에 위치하는 예비 보호층(P_PVL)의 일부분을 커버하도록 형성될 수 있다.
본 발명의 다른 일 예로, 제3 막(SL3)의 패터닝 공정은 현상 공정만을 포함할 수 있다. 오픈부(OP)에 위치하는 제3 막(SL3)의 두께(t1)는 제1 패턴층(SPTL1) 상부에 위치하는 제3 막(SL3)의 두께(t2)보다 두꺼울 수 있다. 이 경우, 노광없이 제3 막(SL3)을 현상하는 공정을 실시할 수 있다. 위와 같은 두께 차이로 인해, 제1 패턴층(SPTL1) 상의 제3 막(SL3)이 제거된 후에도 오픈부(OP)에 위치하는 제3 막(SL3)은 잔류할 수 있다. 오픈부(OP)에 잔류하는 제3 막(SL3)이 제2 패턴층(SPTL2)으로 형성될 수 있다.
제2 패턴층(SPTL2)은 오픈부(OP)에 남기고자 하는 발광층(EM), 제2 전극층(E2) 및 예비 보호층(P_PVL)의 일부분을 커버할 수 있다.
도 11f를 참조하면, 제2 패턴층(SPTL2)을 마스크로 하여, 오픈부(OP)에 발광층(EM), 제2 전극층(E2) 및 예비 보호층(P_PVL)의 일부분을 남기고, 더미 발광층(D_EM), 더미 전극층(D_E2) 및 예비 보호층(P_PVL)의 나머지 부분을 제거한다. 더미 발광층(D_EM), 더미 전극층(D_E2) 및 예비 보호층(P_PVL)의 나머지 부분은 식각 공정을 통해 제거될 수 있다. 여기서, 식각 공정은 건식 식각 공정일 수 있다.
식각 공정 이후, 제2 서브 패턴층(SPL2)을 커버하던 더미 발광층(D_EM), 더미 전극층(D_E2) 및 예비 보호층(P_PVL)의 나머지 부분이 제거된다. 그러면, 도 11g에 도시된 바와 같이, 제2 서브 패턴층(SPL2)의 상면이 노출될 수 있다.
또한, 오픈부(OP)에 발광층(EM), 제2 전극층(E2) 및 보호층(PVL2)이 형성될 수 있다. 여기서, 보호층(PVL2)은 커버부(CP), 돌출부(PP) 및 연장부(EP)를 포함할 수 있다. 커버부(CP)는 제2 전극층(E2)을 커버하는 부분이고, 돌출부(PP)는 커버부(CP)로부터 제3 방향(DR3)으로 돌출되어 형성된다. 연장부(EP)는 돌출부(PP)의 단부로부터 제2 방향(DR2)으로 연장된 부분이다. 연장부(EP)는 제2 패턴층(SPTL2)의 상면을 커버하는 부분이고, 돌출부(PP)는 제2 패턴층(SPTL2)의 측벽을 커버하는 부분일 수 있다. 커버부(CP)는 제2 패턴층(SPTL2)의 하면에 의해 커버되는 부분일 수 있다.
이처럼, 보호층(PVL2)의 커버부(CP), 돌출부(PP) 및 연장부(EP)가 제2 패턴층(SPTL2)에 의해서 커버되어 있기 때문에, 상기한 식각 공정 이후에도 식각되지 않고 잔류할 수 있다.
이후, 제2 서브 패턴층(SPL2)과 제2 패턴층(SPTL2)을 스트립 공정을 통해 제거할 수 있다. 그러면, 도 11h와 같이 제1 서브 패턴층(SPL1)이 대상물(TM) 상에 노출된다. 제1 서브 패턴층(SPL1)은 현상 공정 또는 식각 공정을 통해 제거될 수 있다. 그러면, 도 11i와 같이 대상물(TM) 상에 패턴층들은 제거되고, 발광 소자 패턴(EDP2)만 남는다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DP: 표시패널 DD: 표시장치
BL: 베이스층 ML: 회로층
EL: 발광 소자층 EDP: 발광 소자 패턴
PDL: 정의 패턴 EM: 발광층
PVL: 보호층 E1: 제1 전극층
E2: 제2 전극층 TFE: 봉지층
PL1: 제1 막 PTL1: 제1 패턴층
PL2: 제2 막 PTL2: 제2 패턴층
PL3: 제3 막 PTL3: 제3 패턴층
OP: 오픈부 IOP: 내부 오픈부

Claims (29)

  1. 대상물 위에 오픈부를 갖는 패턴층을 형성하는 단계;
    상기 오픈부에 대응하여 상기 대상물 위에 발광 소자 패턴을 형성하는 단계; 및
    상기 패턴층을 제거하는 단계를 포함하고,
    상기 패턴층은,
    상기 대상물 위에 배치된 제1 패턴층, 상기 제1 패턴층 위에 구비된 제2 패턴층 및 상기 제2 패턴층 위에 구비된 제3 패턴층을 포함하고, 상기 오픈부에 인접하여 상기 제1 및 제3 패턴층들을 이격시키기 위해 제2 패턴층에는 내부 오픈부가 제공되는 발광 소자 패턴 형성 방법.
  2. 제1항에 있어서, 상기 패턴층을 형성하는 단계는,
    상기 대상물 위에 제1 막을 형성하는 단계;
    상기 제1 막 위에 제2 막을 형성하는 단계;
    상기 제2 막 위에 제3 막을 형성하는 단계;
    상기 제3 막을 패터닝하여 상기 제3 패턴층을 형성하는 단계;
    상기 제2 막을 패터닝하여 상기 제2 패턴층을 형성하는 단계; 및
    상기 제1 막을 패터닝하여 상기 제1 패턴층을 형성하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  3. 제2항에 있어서, 상기 제3 패턴층을 형성하는 단계는,
    상기 제3 막을 노광하는 단계; 및
    상기 제3 막 중 노광된 부분을 현상하여 상기 오픈부에 대응하여 제공된 제1 오픈부를 갖는 상기 제3 패턴층을 형성하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  4. 제2항에 있어서, 상기 제2 패턴층을 형성하는 단계는,
    상기 제3 패턴층을 마스크로 하여 상기 제2 막을 식각하여 상기 내부 오픈부를 갖는 상기 제2 패턴층을 형성하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  5. 제4항에 있어서, 상기 제2 막은 등방성 식각 방식으로 식각되는 것을 특징으로 하는 발광 소자 패턴 형성 방법.
  6. 제2항에 있어서, 상기 제1 패턴층을 형성하는 단계는,
    상기 제3 패턴층을 마스크로 하여 상기 제1 막을 식각하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  7. 제6항에 있어서, 상기 제1 막은 이방성 식각 방식으로 식각되는 것을 특징으로 하는 발광 소자 패턴 형성 방법.
  8. 제1항에 있어서, 상기 패턴층을 형성하는 단계는,
    상기 대상물 위에 제1 막을 형성하는 단계;
    상기 제1 막 위에 제2 막을 형성하는 단계;
    상기 제2 막 위에 제3 막을 형성하는 단계;
    상기 제3 막을 패터닝하여 상기 제3 패턴층을 형성하는 단계;
    상기 제2 막을 패터닝하여 예비 패턴층을 형성하는 단계;
    상기 제1 막을 패터닝하여 상기 제1 패턴층을 형성하는 단계; 및
    상기 예비 패턴층을 식각하여 상기 제2 패턴층을 형성하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  9. 제8항에 있어서, 상기 제3 패턴층을 형성하는 단계는,
    상기 제3 막을 노광하는 단계; 및
    상기 제3 막 중 노광된 부분을 현상하여 상기 오픈부에 대응하여 제공된 제1 오픈부를 갖는 상기 제3 패턴층을 형성하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  10. 제8항에 있어서, 상기 예비 패턴층을 형성하는 단계는,
    상기 제3 패턴층을 마스크로 하여 상기 제2 막을 식각하여 상기 예비 패턴층을 형성하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  11. 제10항에 있어서, 상기 제2 막은 이방성 식각 방식으로 식각되는 것을 특징으로 하는 발광 소자 패턴 형성 방법.
  12. 제8항에 있어서, 상기 제1 패턴층을 형성하는 단계는,
    상기 예비 패턴층을 마스크로 하여 상기 제1 막을 식각하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  13. 제12항에 있어서, 상기 제1 막은 이방성 식각 방식으로 식각되는 것을 특징으로 하는 발광 소자 패턴 형성 방법.
  14. 제8항에 있어서, 상기 예비 패턴층을 등방성 식각 방식으로 식각하여 상기 내부 오픈부가 제공된 상기 제2 패턴층이 형성되는 발광 소자 패턴 형성 방법.
  15. 제1항에 있어서, 상기 제2 패턴층은 금속 물질 또는 무기 물질을 포함하는 발광 소자 패턴 형성 방법.
  16. 제15항에 있어서, 상기 제2 패턴층은 수백Å 내지 수천Å의 두께를 갖는 것을 특징으로 하는 발광 소자 패턴 형성 방법.
  17. 제1항에 있어서, 상기 대상물은,
    베이스층; 및
    상기 베이스층 상에 화소 영역을 정의하는 정의 패턴을 포함하는 발광 소자 패턴 형성 방법.
  18. 제17항에 있어서, 상기 발광 소자 패턴은,
    발광층;
    상기 발광층 상에 구비된 전극층; 및
    상기 전극층을 커버하는 보호층을 포함하는 발광 소자 패턴 형성 방법.
  19. 제18항에 있어서, 상기 보호층은,
    무기 물질을 포함하는 발광 소자 패턴 형성 방법.
  20. 대상물 위에 오픈부를 갖는 제1 패턴층을 형성하는 단계;
    상기 오픈부에 대응하여 상기 대상물 위에 발광 소자 패턴층 및 상기 제1 패턴층의 상면을 커버하는 더미 패턴층을 형성하는 단계;
    상기 더미 패턴층, 상기 제1 패턴층의 측벽 및 상기 발광 소자 패턴층을 커버하는 예비 보호층을 형성하는 단계;
    상기 오픈부에 대응하여 상기 예비 보호층 위에 제2 패턴층을 형성하는 단계;
    상기 제2 패턴층을 마스크로 하여 상기 예비 보호층 및 상기 더미 패턴층을 식각하여 보호층을 형성하고, 상기 더미 패턴층을 제거하는 단계; 및
    상기 제1 및 제2 패턴층을 제거하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  21. 제20항에 있어서, 상기 제1 패턴층을 형성하는 단계는,
    상기 대상물 위에 제1 막을 형성하는 단계;
    상기 제1 막 위에 제2 막을 형성하는 단계;
    상기 제2 막을 패터닝하여 제2 서브 패턴층을 형성하는 단계; 및
    상기 제1 막을 패터닝하여 제1 서브 패턴층을 형성하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  22. 제21항에 있어서, 상기 제1 및 제2 패턴층을 제거하는 단계는,
    상기 제2 패턴층 및 상기 제2 서브 패턴층을 스트립 공정을 통해 제거하는 단계; 및
    상기 제1 서브 패턴층을 현상 또는 식각 공정을 통해 제거하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  23. 제20항에 있어서, 상기 발광 소자 패턴층 및 더미 패턴층을 형성하는 단계는,
    상기 대상물 상에 발광층을 형성하는 단계; 및
    상기 발광층 상에 전극층을 형성하는 단계를 포함하는 발광 소자 패턴 형성 방법.
  24. 제23항에 있어서, 상기 보호층은,
    상기 전극층을 커버하는 커버부;
    상기 커버부로부터 연장되고 상기 커버부의 두께 방향으로 돌출된 돌출부; 및
    상기 돌출부로부터 상기 커버부와 나란하게 연장된 연장부를 포함하는 발광 소자 패턴 형성 방법.
  25. 제20항에 있어서, 상기 대상물은,
    베이스층; 및
    상기 베이스층 상에 화소 영역을 정의하는 정의 패턴을 포함하는 발광 소자 패턴 형성 방법.
  26. 베이스층;
    상기 베이스층 상면에 화소 영역을 정의하는 정의 패턴들; 및
    상기 화소 영역에 구비되는 발광 소자 패턴을 포함하고,
    상기 발광 소자 패턴은,
    발광층;
    상기 발광층 상에 구비된 전극층; 및
    상기 전극층을 커버하는 보호층을 포함하며,
    상기 보호층은,
    상기 전극층과 접하는 커버부; 및
    상기 커버부로부터 연장되고 상기 커버부의 두께 방향으로 돌출된 돌출부를 갖는 표시장치.
  27. 제26항에 있어서,
    상기 발광 소자 패턴을 커버하는 봉지층을 더 포함하는 표시장치.
  28. 제26항에 있어서,
    상기 발광층은 유기 발광 물질을 포함하는 표시장치.
  29. 제26항에 있어서,
    상기 보호층은 무기 물질을 포함하는 표시장치.
KR1020180142743A 2018-11-19 2018-11-19 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치 KR20200058654A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180142743A KR20200058654A (ko) 2018-11-19 2018-11-19 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치
US16/536,104 US11094760B2 (en) 2018-11-19 2019-08-08 Method for forming light emitting element pattern and display device using the same
CN201911132235.5A CN111200083A (zh) 2018-11-19 2019-11-19 用于形成发光元件图案的方法和显示装置
US17/375,042 US11925071B2 (en) 2018-11-19 2021-07-14 Method for forming light emitting element pattern and display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180142743A KR20200058654A (ko) 2018-11-19 2018-11-19 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치

Publications (1)

Publication Number Publication Date
KR20200058654A true KR20200058654A (ko) 2020-05-28

Family

ID=70728368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180142743A KR20200058654A (ko) 2018-11-19 2018-11-19 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치

Country Status (3)

Country Link
US (2) US11094760B2 (ko)
KR (1) KR20200058654A (ko)
CN (1) CN111200083A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6653315B2 (ja) * 2014-08-01 2020-02-26 オーソゴナル，インコーポレイテッド 有機電子デバイスのフォトリソグラフィック・パターニング
US11222936B2 (en) 2018-12-26 2022-01-11 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
KR20210010778A (ko) * 2019-07-19 2021-01-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR20210069784A (ko) * 2019-12-03 2021-06-14 삼성디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 제조방법
JPWO2022149042A1 (ko) * 2021-01-08 2022-07-14
WO2023276086A1 (ja) * 2021-06-30 2023-01-05 シャープディスプレイテクノロジー株式会社 表示装置および表示装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185278A (en) * 1990-10-22 1993-02-09 Motorola, Inc. Method of making self-aligned gate providing improved breakdown voltage
JP3302262B2 (ja) 1996-06-10 2002-07-15 ティーディーケイ株式会社 有機エレクトロ・ルミネッセンス表示装置及びその製造方法
DE19717363C2 (de) * 1997-04-24 2001-09-06 Siemens Ag Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
US6013538A (en) * 1997-11-24 2000-01-11 The Trustees Of Princeton University Method of fabricating and patterning OLEDs
US20050136648A1 (en) * 2003-12-23 2005-06-23 Mariah Sharma Method and system for forming a contact in a thin-film device
US8193018B2 (en) * 2008-01-10 2012-06-05 Global Oled Technology Llc Patterning method for light-emitting devices
WO2012148884A2 (en) 2011-04-25 2012-11-01 Orthogonal, Inc. Orthogonal solvents and compatible photoresists for the photolithographic patterning of organic electronic devices
KR102080008B1 (ko) * 2013-07-12 2020-02-24 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
US9281204B2 (en) * 2014-04-23 2016-03-08 Freescale Semiconductor, Inc. Method for improving E-beam lithography gate metal profile for enhanced field control
JP6653315B2 (ja) 2014-08-01 2020-02-26 オーソゴナル，インコーポレイテッド 有機電子デバイスのフォトリソグラフィック・パターニング
KR102421582B1 (ko) * 2015-02-24 2022-07-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102581258B1 (ko) * 2016-06-10 2023-09-22 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조방법
KR20180054983A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102421576B1 (ko) * 2017-03-10 2022-07-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10672854B2 (en) * 2017-03-29 2020-06-02 Sharp Kabushiki Kaisha Display device

Also Published As

Publication number Publication date
CN111200083A (zh) 2020-05-26
US11094760B2 (en) 2021-08-17
US20200161394A1 (en) 2020-05-21
US11925071B2 (en) 2024-03-05
US20210343808A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
KR20200058654A (ko) 발광 소자 패턴 형성 방법 및 이를 이용한 표시장치
US11322564B2 (en) Display device
US11809657B2 (en) Display device
KR102318953B1 (ko) 표시 장치
KR102608021B1 (ko) 전자 장치 및 이의 제조 방법
US7737637B2 (en) Organic electroluminescence device having input function and electronic apparatus
JP4139346B2 (ja) 平板表示装置及びその製造方法
KR101908501B1 (ko) 터치 스크린 일체형 유기 발광 표시 장치 및 이의 제조 방법
KR102005972B1 (ko) 표시 장치 및 이의 제조 방법
KR20140036728A (ko) 유기 발광 표시 장치
KR102649110B1 (ko) 터치표시장치용 어레이기판 및 그 제조방법
WO2021104050A1 (zh) 显示基板、显示面板及显示装置
US20140239264A1 (en) Organic light emitting diode display device and method of manufacturing the same
KR20080088138A (ko) 표시 장치 및 이의 제조 방법
US10784291B2 (en) Pixel array substrate
JP2021043244A (ja) 電気光学装置および電子機器
US20240237493A1 (en) Display device and manufacturing method
CN219269472U (zh) 显示装置
US11538271B2 (en) Display panel, manufacturing method, and display device
US11137633B2 (en) Optical substrate, electronic apparatus, and method for manufacturing optical substrate
US10620468B2 (en) Method of manufacturing display panel substrate
KR20240055220A (ko) 발광 표시 장치 및 그 제조 방법
KR20230039795A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230094228A (ko) 발광 표시 장치 및 그 제조 방법
KR20200130616A (ko) 전자 장치 및 전자 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal