KR20230039795A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20230039795A
KR20230039795A KR1020210121487A KR20210121487A KR20230039795A KR 20230039795 A KR20230039795 A KR 20230039795A KR 1020210121487 A KR1020210121487 A KR 1020210121487A KR 20210121487 A KR20210121487 A KR 20210121487A KR 20230039795 A KR20230039795 A KR 20230039795A
Authority
KR
South Korea
Prior art keywords
layer
disposed
inorganic encapsulation
encapsulation film
light emitting
Prior art date
Application number
KR1020210121487A
Other languages
English (en)
Inventor
현진호
윤희창
이형섭
이혜민
성우용
송승용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210121487A priority Critical patent/KR20230039795A/ko
Priority to US17/745,271 priority patent/US20230083430A1/en
Priority to CN202222393151.0U priority patent/CN218831219U/zh
Priority to CN202211097070.4A priority patent/CN115811906A/zh
Priority to EP22194680.9A priority patent/EP4149236A1/en
Publication of KR20230039795A publication Critical patent/KR20230039795A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기저부 및 상기 기저부로부터 돌출된 돌출 패턴을 포함하는 기판, 상기 돌출 패턴 상에 배치되는 화소 전극, 상기 화소 전극 상에 배치되며 상기 화소 전극을 노출하는 화소 정의막, 상기 화소 정의막에 의해 노출된 상기 화소 전극 상에 배치되는 발광층, 상기 발광층 상에 배치되는 공통 전극, 상기 공통 전극 상에 배치되는 제1 무기 봉지막, 상기 제1 무기 봉지막 상에 배치되는 제2 무기 봉지막, 및 상기 제2 무기 봉지막 상에 배치되는 오버 코트층을 포함하되, 상기 화소 정의막은 발광 영역을 정의하며, 상기 발광 영역에서 상기 제1 무기 봉지막과 상기 제2 무기 봉지막은 직접 접촉한다.

Description

표시 장치 및 표시 장치의 제조 방법{Display device and method of manufacturing the same}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. 그 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 유기 발광 소자에 구동 전류를 제공하는 복수의 트랜지스터를 포함한다.
표시 장치가 다양한 전자기기에 적용됨에 따라, 다양한 디자인을 갖는 표시 장치가 요구되고 있다. 예를 들어, 표시 장치는 전면(前面)부 뿐만 아니라 전면(前面)부의 네 측 가장자리 각각에서 구부러진 벤딩부와 각 벤딩부 사이에 배치되는 코너부에서 화상을 표시할 수 있다.
본 발명이 해결하고자 하는 과제는 신뢰성이 향상된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기저부 및 상기 기저부로부터 돌출된 돌출 패턴을 포함하는 기판, 상기 돌출 패턴 상에 배치되는 화소 전극, 상기 화소 전극 상에 배치되며 상기 화소 전극을 노출하는 화소 정의막, 상기 화소 정의막에 의해 노출된 상기 화소 전극 상에 배치되는 발광층, 상기 발광층 상에 배치되는 공통 전극, 상기 공통 전극 상에 배치되는 제1 무기 봉지막, 상기 제1 무기 봉지막 상에 배치되는 제2 무기 봉지막, 및 상기 제2 무기 봉지막 상에 배치되는 오버 코트층을 포함하되, 상기 화소 정의막은 발광 영역을 정의하며, 상기 발광 영역에서 상기 제1 무기 봉지막과 상기 제2 무기 봉지막은 직접 접촉한다.
상기 오버 코트층은 네거티브(negative) 타입의 감광제 및 포지티브(positive) 타입의 감광제 중 적어도 어느 하나를 포함할 수 있다.
상기 오버 코트층 상에 배치되는 무기막을 더 포함할 수 있다.
상기 돌출 패턴과 상기 화소 전극 사이에 배치되는 평탄화막, 및 상기 화소 정의막과 상기 평탄화막에 의해 정의되는 리세스 패턴을 더 포함하되, 상기 제1 무기 봉지막과 상기 제2 무기 봉지막은 상기 리세스 패턴 내에 배치되며, 상기 리세스 패턴 내에서 상기 제1 무기 봉지막과 상기 제2 무기 봉지막은 직접 접촉할 수 있다.
상기 평탄화막과 상기 돌출 패턴 사이에 배치되는 식각 방지 패턴을 더 포함하되, 상기 리세스 패턴은 상기 식각 방지 패턴을 노출할 수 있다.
상기 발광층과 동일한 물질을 포함하는 더미 발광층, 및 상기 공통 전극과 동일한 물질을 포함하는 더미 공통 전극을 더 포함하되, 상기 더미 발광층과 상기 더미 공통 전극은 상기 식각 방지 패턴과 상기 제1 무기 봉지막 사이에 배치될 수 있다.
평면상 상기 리세스 패턴은 상기 발광 영역을 둘러쌀 수 있다.
상기 돌출 패턴은 복곡률을 포함할 수 있다.
상기 돌출 패턴은 복수로 제공되며, 상기 복수의 돌출 패턴은 서로 대향할 수 있다.
표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 더 포함하되, 상기 표시 영역은 전면부, 상기 전면부로부터 제1 방향 일측으로 연장되어 벤딩되는 제1 측면부, 상기 전면부로부터 상기 제1 방향과 교차하는 제2 방향 일측으로 연장되어 벤딩되는 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되는 코너부를 포함하고, 상기 돌출 패턴은 상기 코너부에 배치될 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기저부 및 상기 기저부로부터 돌출된 돌출 패턴을 포함하는 기판, 상기 기저부 상에 배치되며, 발광층을 포함하는 복수의 제1 화소, 상기 돌출 패턴 상에 배치되며, 발광층을 포함하는 복수의 제2 화소, 상기 복수의 제2 화소 상에 배치되는 제1 무기 봉지막, 상기 제1 무기 봉지막 상에 배치되며, 네거티브(negative) 타입의 감광제 및 포지티브(positive) 타입의 감광제 중 적어도 어느 하나를 포함하는 유기막을 포함한다.
상기 제1 무기 봉지막 상에 배치되는 제2 무기 봉지막을 더 포함하되, 상기 제2 무기 봉지막은 상기 제1 무기 봉지막과 상기 유기막 사이에 배치될 수 있다.
상기 제2 화소의 상기 발광층과 중첩하는 영역에서, 상기 제1 무기 봉지막과 상기 제2 무기 봉지막은 직접 접촉할 수 있다.
상기 제1 무기 봉지막 상에 배치되는 제2 무기 봉지막을 더 포함하되, 상기 유기막은 상기 제1 무기 봉지막과 상기 제2 무기 봉지막 사이에 배치될 수 있다.
상기 돌출 패턴은 복곡률을 포함할 수 있다.
상기 돌출 패턴은 복수로 제공되며, 상기 복수의 돌출 패턴은 서로 대향할 수 있다.
표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 더 포함하되, 상기 표시 영역은 전면부, 상기 전면부로부터 제1 방향 일측으로 연장되어 벤딩되는 제1 측면부, 상기 전면부로부터 상기 제1 방향과 교차하는 제2 방향 일측으로 연장되어 벤딩되는 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되는 코너부를 포함하고, 상기 돌출 패턴은 상기 코너부에 배치될 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 배치되는 화소 전극을 형성하는 단계, 상기 화소 전극 상에 배치되며 상기 화소 전극을 노출하는 화소 정의막을 형성하는 단계, 상기 화소 정의막에 의해 노출된 상기 화소 전극 상에 배치되는 공통 전극을 형성하는 단계, 상기 공통 전극 상에 배치되는 제1 무기 봉지막, 및 상기 제1 무기 봉지막 상에 배치되는 유기 감광층을 형성하는 단계, 및 상기 유기 감광층을 노광 및 현상하는 단계를 포함한다. 상기 유기 감광층은 네거티브(negative) 타입의 감광제 및 포지티브(positive) 타입의 감광제 중 적어도 어느 하나를 포함하는 유기막을 포함한다.
상기 공통 전극 상에 배치되는 제1 무기 봉지막, 및 상기 제1 무기 봉지막 상에 배치되는 유기 감광층을 형성하는 단계는 상기 제1 무기 봉지막과 상기 유기 감광층 사이에 배치되며, 상기 화소 정의막에 의해 정의되는 발광 영역에서 상기 제1 무기 봉지막과 직접 접촉하는 제2 무기 봉지막을 형성하는 단계를 포함할 수 있다.
상기 공통 전극 상에 배치되는 제1 무기 봉지막, 및 상기 제1 무기 봉지막 상에 배치되는 유기 감광층을 형성하는 단계는 상기 기판의 기저부로부터 돌출된 복수의 돌출 패턴 상에 배치되도록 상기 유기 감광층을 형성할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 표시 장치의 신뢰성이 향상될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 도 1의 표시 장치의 평면도이다.
도 3은 일 실시예에 따른 표시 장치의 표시 패널의 전개도이다.
도 4는 도 3의 A 영역을 확대한 확대도이다.
도 5는 일 실시예에 따른 표시 장치의 표시 패널의 사시도 일부를 나타낸다.
도 6은 일 실시예에 따른 제1 화소 영역의 일부를 확대하여 보여주는 평면도이다.
도 7은 도 6의 VII-VII' 선을 따라 자른 단면도이다.
도 8은 도 4의 B 영역을 확대한 확대도이다.
도 9는 도 8의 IX-IX 선을 따라 자른 단면도이다.
도 10 내지 도 13은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 14는 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 도 1의 표시 장치의 평면도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(10)는 후술할 표시 영역(DA, 도 3 참조)을 통해 화면이나 영상을 표시하며, 표시 영역(DA, 도 3 참조)을 포함하는 다양한 장치가 그에 포함될 수 있다. 예를 들어, 본 명세서의 실시예들에 따른 표시 장치(10)는 스마트폰 이외에 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 네비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 의료 장치, 검사 장치, 냉장고와 세탁기 등과 같은 다양한 가전 제품, 또는 사물 인터넷 장치에 적용될 수 있다.
본 명세서에서, 평면 상 표시 장치(10)의 단변은 제1 방향(DR1)과 나란한 방향으로 연장되며, 표시 장치(10)의 장변은 제2 방향(DR2)과 나란한 방향으로 연장될 수 있다. 예를 들어, 제1 방향(DR1)과 제2 방향(DR2)은 상호 수직하도록 교차하며, 평면도상 제1 방향(DR1)은 표시 장치(10)의 가로 방향이고, 제2 방향(DR2)은 평면도상 표시 장치(10)의 세로 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)에 수직하는 방향으로, 예를 들어, 제3 방향(DR3)은 표시 장치(10)의 두께 방향일 수 있다.
표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화상을 표시할 수 있다. 표시 영역(DA)은 화소들 및/또는 발광 영역들을 포함할 수 있다. 표시 영역(DA)은 전면부(FS), 측면부(SS: SS1, SS2, SS3, SS4), 및 코너부(CS: CS1, CS2, CS3, CS4)를 포함할 수 있다.
전면부(FS)는 전 영역에서 실질적으로 평탄할 수 있으나, 이에 제한되는 것은 아니고, 적어도 일부 영역에서 두께 방향(제3 방향(DR3))으로 볼록하거나 오목한 형상을 포함할 수도 있다. 전면부(FS)는 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변을 갖는 사각형 형상을 포함할 수 있다. 전면부(FS)는 평면상 코너 부근이 둥근 형상을 가질 수 있다. 전면부(FS)는 평면상 코너 부근이 둥근 다각형 모양을 가질 수 있다. 예를 들어, 도 1에 도시된 바와 같이 전면부(FS)는 코너 부근이 둥글게 형성되는 사각형 모양을 가질 수 있으나, 이에 제한되는 것은 아니다.
측면부(SS: SS1, SS2, SS3, SS4)는 전면부(FS)의 에지(edge)에서 외측으로 연장되어 소정의 각도로 구부러질 수 있다. 예를 들어, 측면부(SS)는 전면부(FS)와 90도 이상 180 미만의 각도로 구부러질 수 있다. 전면부(FS)가 평면상 사각형 형상을 포함하는 경우, 측면부(SS)는 전면부(FS)로부터 제1 방향(DR1) 일측 및 타측으로 연장되는 제1 측면부(SS1)와 제3 측면부(SS3)를 포함하며, 제2 방향(DR2) 일측 및 타측으로 연장되는 제2 측면부(SS2)와 제4 측면부(SS4)를 포함할 수 있다. 제1 내지 제4 측면부(SS1, SS2, SS3, SS4)는 그 위치를 제외하고 그 기능이나 구성이 상호 실질적으로 동일할 수 있다.
측면부(SS: SS1, SS2, SS3, SS4) 각각의 측면은 평면상 둥근 형상을 포함할 수 있으나 이에 제한되지 않는다. 예를 들어, 제1 측면부(SS1)의 제2 방향(DR2) 일측 및 타측의 측면은 평면상 둥근 형상을 포함할 수 있으나, 이에 제한되지 않는다.
제1 내지 제4 측면부(SS1, SS2, SS3, SS4)는 전면부(FS)로부터 연장되어 소정의 곡률을 포함하며, 둥근 형상을 포함할 수 있다. 제1 내지 제4 측면부(SS1, SS2, SS3, SS4)는 표시 장치(10) 외측으로 볼록한 형상을 포함할 수 있다. 예를 들어, 제1 측면부(SS1)는 제1 곡률을 포함하고, 제2 측면부(SS2)는 제2 곡률을 포함할 수 있다. 제3 측면부(SS3)는 제3 곡률을 포함하고, 제4 측면부(SS4)는 제4 곡률을 포함할 수 있다. 제1 내지 제4 곡률 각각은 서로 동일할 수 있으나, 이에 제한되는 것은 아니고, 제1 내지 제4 곡률은 서로 상이하거나, 제1 내지 제4 곡률 중 일부만 서로 동일할 수도 있다.
코너부(CS)는 서로 인접한 측면부(SS: SS1, SS2, SS3, SS4) 사이에 배치될 수 있다. 다시 말해서, 제1 내지 제4 측면부(SS1, SS2, SS3, SS4)는 일정한 간격을 두고 적어도 일부 영역에서 상호 이격될 수 있다. 제1 내지 제4 측면부(SS1, SS2, SS3, SS4)가 이격된 영역에는 코너부(CS: CS1, CS2, CS3, CS4)가 배치될 수 있다.
예를 들어, 제1 측면부(SS1)와 제2 측면부(SS2) 사이에는 제1 코너부(CS1)가 배치되고, 제2 측면부(SS2)와 제3 측면부(SS3) 사이에는 제2 코너부(CS2)가 배치되고, 제3 측면부(SS3)와 제4 측면부(SS4) 사이에는 제3 코너부(CS3)가 배치되며, 제4 측면부(SS4)와 제1 측면부(SS1) 사이에는 제4 코너부(CS4)가 배치될 수 있다. 제1 내지 제4 코너부(CS1, CS2, CS3, CS4)는 그 위치를 제외하고 그 기능이나 구성이 상호 실질적으로 동일할 수 있다.
제1 내지 제4 코너부(CS1, CS2, CS3, CS4) 각각은 복곡률을 포함하며, 둥근 형상을 포함할 수 있다. 예를 들어, 제1 코너부(CS1)는 제1 측면부(SS1)와 제2 측면부(SS2) 사이에 배치될 수 있다. 이 경우, 제1 코너부(CS1)는 제1 측면부(SS1)의 제1 곡률과 제2 측면부(SS2)의 제2 곡률을 포함하는 복곡률을 포함할 수 있다. 상술한 제1 코너부(CS1)에 대한 설명은 제2 내지 제4 코너부(CS2, CS3, CS4)에도 적용될 수 있다.
표시 장치(10)의 전면부(FS) 및 측면부(SS) 뿐만 아니라 코너부(CS)에는 화소가 배치될 수 있으며, 화면이 표시될 수 있다. 이에 따라, 표시 장치(10)를 전면(前面)에서 바라보는 경우, 사용자는 표시 장치(10)의 전 영역에서 표시가 되는 것으로 인식할 수 있다. 다시 말해서, 사용자는 실질적으로 베젤이 존재하지 않는 것으로 인식할 수 있으며, 보다 몰입감 있는 화면을 제공받을 수 있다.
비표시 영역(NDA)은 표시가 이루어지지 않을 수 있다. 비표시 영역(NDA)은 화소들 또는 발광 영역들을 포함하지 않을 수 있다. 비표시 영역(NDA)에는 화소들 또는 발광 영역들을 구동하기 위한 신호 배선들 또는 스캔 구동부가 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 비표시 영역(NDA)은 전면부(FS)와 측면부(SS)의 외측 및 코너부(CS)의 외측에 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤(Bezel) 영역을 구성할 수 있다.
도 3은 일 실시예에 따른 표시 장치의 표시 패널의 전개도이다. 도 4는 도 3의 A 영역을 확대한 확대도이다. 도 5는 일 실시예에 따른 표시 장치의 표시 패널의 사시도 일부를 나타낸다. 도 5는 도 3의 A 영역이 벤딩된 경우를 도시하였다.
일 실시예에 따른 표시 장치(10)는 표시 패널(100)을 포함할 수 있다. 표시 패널(100)은 플렉시블(Flexible) 표시 패널일 수 있다. 다시 말해서, 표시 패널(100)은 적어도 일부 영역이 벤딩(bending), 폴딩(folding) 및/또는 롤링(rolling)이 가능한 표시 패널일 수 있다.
표시 패널(100)은 발광 소자(light emitting element)를 포함하는 발광 표시 패널일 수 있다. 예를 들어, 표시 패널(300)은 유기 발광 다이오드(organic light emitting diode)를 발광 소자로 이용하는 유기 발광 표시 패널, 및 초소형 발광 다이오드(micro LED)를 발광 소자로 이용하는 초소형 발광 다이오드 표시 패널, 양자점(Quantum dot)과 유기 발광 다이오드를 이용하는 양자점 유기 발광 표시 패널, 또는 무기물 반도체를 발광 소자로 이용하는 무기 발광 표시 패널 중 적어도 어느 하나일 수 있다. 이하에서는, 표시 패널(100)이 유기 발광 표시 패널인 것으로 설명한다.
표시 패널(100)은 기판(SUB)을 포함할 수 있다. 후술하겠으나, 기판(SUB)은 상부에 배치되는 다른 구성들이 위치할 수 있는 공간을 제공하며, 상부에 배치되는 다른 구성들을 지지하는 역할을 수행할 수 있다.
기판(SUB)은 제1 화소 영역(PXA1), 제2 화소 영역(PXA2) 및 비화소 영역(LA)을 포함할 수 있다. 제1 화소 영역(PXA1) 및 제2 화소 영역(PXA2)은 각각 복수의 화소를 포함하며, 비화소 영역(LA)은 화소가 배치되지 않으며, 화소를 구동하는 배선들이 배치될 수 있다. 제1 화소 영역(PXA1) 및 제2 화소 영역(PXA2)은 표시 장치(10, 도 1 참조)의 표시 영역(DA, 도 1 참조)에 대응되며, 비화소 영역(LA)은 표시 장치(10, 도 1 참조)의 비표시 영역(NDA, 도 1 참조)에 대응될 수 있다. 비화소 영역(LA)은 제1 화소 영역(PXA1) 및 제2 화소 영역(PXA2)의 외측에 배치되며, 전개도상 제1 화소 영역(PXA1) 및 제2 화소 영역(PXA2)을 둘러쌀 수 있다.
제1 화소 영역(PXA1)은 메인부(MS)와 벤딩부(BS: BS1, BS2, BS3, BS4)를 포함할 수 있다. 메인부(MS)는 표시 장치(10, 도 1 참조)의 전면부(FS, 도 1 참조)와 대응되며, 벤딩부(BS: BS1, BS2, BS3, BS4)는 표시 장치(10, 도 1 참조)의 측면부(SS, 도 1 참조)와 대응될 수 있다. 메인부(MS)의 형상은 표시 장치(10, 도 1 참조)의 전면부(FS, 도 1 참조)에 실질적으로 상응하며, 벤딩부(BS: BS1, BS2, BS3, BS4)의 형상은 표시 장치(10, 도 1 참조)의 측면부(SS, 도 1 참조)에 실질적으로 상응할 수 있다.
벤딩부(BS: BS1, BS2, BS3, BS4)는 메인부(MS)의 에지(edge)에서 외측으로 연장되어 소정의 각도로 구부러질 수 있다. 제1 내지 제4 벤딩부(BS1, BS2, BS3, BS4) 각각은 메인부(MS)로부터 연장되며, 벤딩 라인(BL1, BL2, BL3, BL4)을 따라 구부러질 수 있다. 예를 들어, 벤딩부(BS)는 메인부(MS)와 90도 이상 180 미만의 각도로 구부러질 수 있다.
각 벤딩 라인(BL1, BL2, BL3, BL4)의 교차점(CRP)은 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2) 사이에 위치하거나, 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2)의 경계 상에 위치할 수 있다. 다만, 이에 제한되는 것은 아니고, 교차점(CRP)은 제1 화소 영역(PXA1) 내에 위치하거나, 제2 화소 영역(PXA2) 내에 위치할 수도 있다.
메인부(MS)가 평면상 사각형 형상을 포함하는 경우, 벤딩부(BS)는 메인부(MS)로부터 제1 방향(DR1) 일측 및 타측으로 연장되는 제1 벤딩부(BS1)와 제3 벤딩부(BS3)를 포함하며, 제2 방향(DR2) 일측 및 타측으로 연장되는 제2 벤딩부(BS2)와 제4 벤딩부(BS4)를 포함할 수 있다. 제1 내지 제4 벤딩부(BS1, BS2, BS3, BS4)는 그 위치를 제외하고 그 기능이나 구성이 상호 실질적으로 동일할 수 있다.
제1 내지 제4 벤딩부(BS1, BS2, BS3, BS4)는 메인부(MS)로부터 연장되어 소정의 곡률을 포함하며, 둥근 형상을 포함할 수 있다. 예를 들어, 제1 벤딩부(BS1)는 제1 방향(DR1) 일측 및 제3 방향(DR3) 일측으로 볼록한 곡률을 포함할 수 있다. 제1 벤딩부(BS1)의 곡률은 표시 장치(1, 도 1 참조)의 제1 측면부(SS1)의 제1 곡률과 실질적으로 동일할 수 있으나, 이에 제한되는 것은 아니다. 제1 내지 제4 벤딩부(BS1, BS2, BS3, BS4) 각각은 서로 동일한 곡률을 포함할 수 있으나, 이에 제한되는 것은 아니고, 제1 내지 제4 벤딩부(BS1, BS2, BS3, BS4) 각각은 서로 다른 곡률을 포함할 수도 있다.
전개도상 제1 내지 제4 벤딩부(BS1, BS2, BS3, BS4)는 대체로 사다리꼴 형상을 포함할 수 있으며, 이 경우, 사다리꼴 형상의 양 측면은 둥근 형상을 포함할 수 있다. 예를 들어, 제1 벤딩부(BS1)는 전개도상 제1 방향(DR1) 일측의 변이 제2 방향(DR2)으로 연장된 길이가 제1 방향(DR1) 타측의 변이 제2 방향(DR2)으로 연장된 길이보다 짧을 수 있다. 제1 벤딩부(BS1)의 상기 양 변을 잇는 측면은 전개도상 제1 벤딩부(BS1)의 제2 방향(DR2) 일측 및 타측에 위치하며, 둥근 형상을 포함할 수 있다. 다만, 전개도상 제1 벤딩부(BS1)의 형상은 이에 제한되지 않는다. 제1 벤딩부(BS1)에 대한 설명은 제2 내지 제4 벤딩부(BS2, BS3, BS4)에도 적용될 수 있다.
제2 화소 영역(PXA2)은 서로 인접한 벤딩부(BS: BS1, BS2, BS3, BS4) 사이에 배치될 수 있다. 다시 말해서, 제1 내지 제4 벤딩부(BS1, BS2, BS3, BS4)는 일정한 간격을 두고, 적어도 일부 영역에서 상호 이격될 수 있다. 제1 내지 제4 벤딩부(BS1, BS2, BS3, BS4)가 이격된 영역에는 제2 화소 영역(PXA2)이 배치될 수 있다.
예를 들어, 제1 벤딩부(BS1)와 제2 벤딩부(BS2) 사이, 제2 벤딩부(BS2)와 제3 벤딩부(BS3) 사이, 제3 벤딩부(BS3)와 제4 벤딩부(BS4) 사이, 및 제4 벤딩부(BS4)와 제1 벤딩부(BS1) 사이 중 적어도 어느 하나에는 제2 화소 영역(PXA2)이 배치될 수 있다.
제2 화소 영역(PXA2)은 복곡률을 포함하며, 둥근 형상을 포함할 수 있다. 예를 들어, 제1 벤딩부(BS1)와 제2 벤딩부(BS2) 사이에 위치하는 제2 화소 영역(PXA2)은 제1 벤딩부(BS1)의 곡률과 제2 벤딩부(BS2)의 곡률 포함하는 복곡률을 포함할 수 있다. 제2 화소 영역(PXA2)의 형상은 표시 장치(10)의 코너부(CS)의 형상에 상응할 수 있다.
기판(SUB)은 돌출 패턴(CP)을 포함할 수 있다. 돌출 패턴(CP)은 기판(SUB)의 제1 화소 영역(PXA1, 또는 기저부)으로부터 돌출될 수 있다. 다시 말해서, 돌출 패턴(CP)은 메인부(MS)와 벤딩부(BS: BS1, BS2, BS3, BS4) 중 적어도 어느 하나로부터 돌출될 수 있다. 서로 인접한 돌출 패턴(CP)은 적어도 일부 영역에서 물리적으로 분리 이격될 수 있다. 후술하겠으나, 각 돌출 패턴(CP)은 적어도 일부 영역에서 최상층부터 최하부층인 기판(SUB)까지 물리적으로 분리될 수 있다.
인접하는 돌출 패턴(CP)이 물리적으로 분리된 부분에는 절개부(CG, 또는 절개 패턴)가 위치할 수 있다. 즉, 절개부(CG)에 의해 서로 인접한 돌출 패턴(CP)들 사이에 공간이 마련될 수 있다. 이에 따라, 제2 화소 영역(PXA2)이 복곡률을 갖더라도, 제2 화소 영역(PXA2)의 돌출 패턴(CP)은 연신 및 수축이 가능하므로, 절개부(CG)들에 의해 제2 화소 영역(PXA2)에 인가되는 스트레인(strain)은 줄어들 수 있다. 이에 대한 자세한 설명은 후술한다.
표시 패널(100)은 벤딩 영역(BA) 및 패드 영역(PA)을 더 포함할 수 있다.
벤딩 영역(BA)은 전개도상 비화소 영역(LA)의 하측으로부터 연장될 수 있다. 벤딩 영역(BA)은 비화소 영역(LA)과 패드 영역(PA) 사이에 배치될 수 있다. 벤딩 영역(BA)의 제1 방향(DR1)의 길이는 비화소 영역(LA)의 제1 방향(DR1)의 길이보다 짧을 수 있다.
패드 영역(PA)은 벤딩 영역(BA)으로부터 평면상 하측으로 연장될 수 있다. 패드 영역(PA)의 제1 방향(DR1)의 길이는 벤딩 영역(BA)의 제1 방향(DR1)의 길이보다 길 수 있으나, 이에 한정되지 않는다. 패드 영역(PA)의 제1 방향(DR1)의 길이는 벤딩 영역(BA)의 제1 방향(DR1)의 길이와 실질적으로 동일할 수 있다.
벤딩 영역(BA)은 표시 패널(100)의 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 표시 패널(100)이 벤딩 영역(BA)에서 벤딩됨에 따라, 패드 영역(PA)에서 표시 패널(100)의 면이 반전될 수 있다. 즉, 상부를 향하는 표시 패널(100)의 일면이 벤딩 영역(BA)을 통해 측면 외측을 항하였다가, 패드 영역(PA)에서 다시 하부를 향하도록 변경될 수 있다.
패드 영역(PA) 상에는 통합 구동 회로(IDC)와 패드(PAD)들이 배치될 수 있다. 통합 구동 회로(IDC)는 집적회로(integrated circuit, IC)로 형성될 수 있다. 통합 구동 회로(IDC)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 패드 영역(PA) 상에 부착될 수 있다. 또는, 통합 구동 회로(IDC)는 패드 영역(PA)의 패드(PAD)들 상에 배치되는 회로 보드 상에 배치될 수 있다.
통합 구동 회로(IDC)는 패드 영역(PA)의 패드(PAD)들에 전기적으로 연결될 수 있다. 통합 구동 회로(IDC)는 패드 영역(PA)의 패드(PAD)들을 통해 디지털 비디오 데이터와 타이밍 신호들을 입력 받을 수 있다. 통합 구동 회로(IDC)는 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 표시 영역(DA)의 데이터 배선들로 출력할 수 있다.
제1 화소 영역(PXA1)과 제2 화소 영역(PXA2)은 실질적으로 동일한 평면 형상을 포함하며, 제1 화소 영역(PXA1)과 제2 화소 영역(PXA2)은 서로 다른 단면 구조를 포함할 수 있다.
우선, 도 6 및 도 7을 참조하여, 제1 화소 영역(PXA1)의 평면 구조 및 단면 구조에 대해 설명한다.
도 6은 일 실시예에 따른 제1 화소 영역의 일부를 확대하여 보여주는 평면도이다. 도 7은 도 6의 VII-VII' 선을 따라 자른 단면도이다. 도 7은 제1 화소 영역(PXA1)의 적층 구조를 도시한다.
도 6 및 도 7을 참조하면, 표시 패널(100)의 제1 화소 영역(PXA1)은 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 박막 봉지층(TFEL), 및 센서 전극층(SENL)을 포함할 수 있다.
기판(SUB)은 그 위에 배치되는 각 층들을 지지한다. 기판(SUB)은 고분자 수지 등의 절연 물질로 이루어지거나, 유리, 석영 등과 같은 무기 물질로 이루어질 수도 있다. 다만, 이에 제한되는 것은 아니고, 기판(SUB)은 투명한 플레이트 또는 투명한 필름일 수 있다.
기판(SUB)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수도 있으나, 이에 제한되는 것은 아니고, 표시 베이스 기판(SUB)은 리지드(rigid) 기판일 수 있다.
기판(SUB) 상에는 박막 트랜지스터층(TFTL)이 배치된다. 박막 트랜지스터층(TFTL)은 박막 트랜지스터(ST), 제1 연결 전극(ANDE1), 버퍼막(BF), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150), 및 제2 평탄화막(160)을 포함할 수 있다.
구체적으로 설명하면, 기판(SUB) 상에는 버퍼막(BF)이 배치될 수 있다. 버퍼막(BF)은 하부에서 침투할 수 있는 불순물 등을 차단하며, 상부에 배치되는 구성들의 접착력을 향상시키고, 평탄화 역할을 수행할 수 있다. 버퍼막(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
버퍼막(BF) 상에는 제1 박막 트랜지스터(ST1)가 배치될 수 있다. 제1 박막 트랜지스터(ST1)는 제1 액티브층(ACT1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)을 포함할 수 있다.
버퍼막(BF) 상에는 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)이 배치될 수 있다. 제1 액티브층(ACT1)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘과 같은 실리콘 반도체를 포함할 수 있다. 제1 액티브층(ACT1)은 제1 게이트 전극(G1)과 두께 방향(제3 방향(DR3))으로 중첩하는 영역에서 채널 영역, 및 상기 채널 영역 일측 및 타측에 배치되는 소스/드레인 영역을 포함할 수 있다.
제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT) 상에는 게이트 절연막(130)이 배치될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1)이 배치될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)은 제3 방향(DR3)에서 제1 액티브층(ACT1)과 중첩할 수 있다. 제1 커패시터 전극(CAE1)은 제3 방향(DR3에서 제2 커패시터 전극(CAE2)과 중첩할 수 있다. 제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막을 포함할 수 있다.
제1 층간 절연막(141) 상에는 제2 커패시터 전극(CAE2)이 배치될 수 있다. 제2 커패시터 전극(CAE2)은 제3 방향(DR3)에서 제1 커패시터 전극(CAE1)과 중첩할 수 있다. 제1 커패시터 전극(CAE1), 제2 커패시터 전극(CAE2), 및 제1 층간 절연막(141)에 의해 커패시터가 형성될 수 있다. 제2 커패시터 전극(CAE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 커패시터 전극(CAE2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막을 포함할 수 있다.
제2 층간 절연막(142) 상에는 제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)이 배치될 수 있다. 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 채널 영역의 일 측에 배치된 도전 영역에 연결될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 드레인 전극(D1)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 채널 영역의 타 측에 배치된 도전 영역에 연결될 수 있다.
제1 소스 전극(S1)과 제1 드레인 전극(D1) 상에는 박막 트랜지스터들로 인한 단차를 평탄하게 하기 위한 제1 평탄화막(150)이 배치될 수 있다. 제1 평탄화막(150)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(150) 상에는 제1 연결 전극(ANDE1)이 배치될 수 있다. 제1 연결 전극(ANDE1)은 제1 평탄화막(150)을 관통하는 콘택홀을 통해 제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)에 연결될 수 있다. 제1 연결 전극(ANDE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(ANDE1) 상에는 제2 평탄화막(160)이 배치될 수 있다. 제2 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막을 포함할 수 있다.
제2 평탄화막(160) 상에는 배리어막(BR)이 배치될 수 있다. 배리어막(BR)은 무기막을 포함할 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치된다. 발광 소자층(EML)은 제1 발광 소자(LEL1)와 화소 정의막(180)을 포함할 수 있다.
제1 발광 소자(LEL1)들 각각은 화소 전극(171), 발광층(172), 및 공통 전극(173)을 포함할 수 있다. 발광 영역들(EA1, EA2, EA3, EA4) 각각은 화소 전극(171), 발광층(172), 및 공통 전극(173)이 순차적으로 적층되어 화소 전극(171)으로부터의 정공과 공통 전극(173)으로부터의 전자가 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 이 경우, 화소 전극(171)은 애노드 전극이고, 공통 전극(173)은 캐소드 전극일 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제4 발광 영역(EA4)은 도 7에 도시된 제3 발광 영역(EA3)과 실질적으로 동일할 수 있다.
구체적으로 설명하면, 화소 전극(171)은 배리어막(BR) 상에 배치될 수 있다. 화소 전극(171)은 배리어막(BR)과 제2 평탄화막(160)을 관통하는 콘택홀을 통해 제1 연결 전극(ANDE1)에 접속될 수 있다.
발광층(172)을 기준으로 공통 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 화소 전극(171)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층으로 형성되거나, 반사율을 높이기 위해 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
화소 정의막(180)은 발광 영역들(EA1, EA2, EA3, EA4)을 정의할 수 있다. 화소 정의막(180)이 두께 방향(제3 방향(DR3))으로 관통된 영역에 의해 발광 영역들(EA1, EA2, EA3, EA4)이 정의될 수 있다. 발광 영역들(EA1, EA2, EA3, EA4)은 화소 전극(171)과 중첩할 수 있다. 제1 화소 영역(PXA1)의 복수의 제1 화소(PX1) 각각은 복수의 발광 영역들(EA1, EA2, EA3, EA4)을 포함할 수 있다. 예를 들어, 복수의 제1 화소(PX1) 각각은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)을 포함할 수 있다. 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)은 서로 다른 색을 발광할 수 있으나, 이에 제한되는 것은 아니다.
화소 정의막(180)은 배리어막(BR) 상에서 화소 전극(171)의 일부 영역을 노출하도록 형성될 수 있다. 화소 정의막(180)은 화소 전극(171)의 가장자리를 덮을 수 있다. 화소 정의막(180)은 배리어막(BR)과 제2 평탄화막(160)을 관통하는 콘택홀에 배치될 수 있다. 이로 인해, 배리어막(BR)과 제2 평탄화막(160)을 관통하는 콘택홀은 화소 정의막(180)에 의해 채워질 수 있다. 화소 정의막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
화소 정의막(180)에 의해 노출되는 화소 전극(171) 상에는 발광층(172)이 배치된다. 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 발광층(172)은 정공 주입/수송층(hole Injection/transporting layer), 유기 물질층, 및 전자 주입/수송층(electron Injection/transporting layer)을 포함할 수 있다. 유기 물질층은 호스트와 도펀트를 포함할 수 있다. 유기 물질층은 소정의 광을 발광하는 물질을 포함할 수 있으며, 인광 물질 또는 형광 물질을 이용하여 형성될 수 있다.
공통 전극(173)은 발광층(172) 상에 배치된다. 공통 전극(173)은 발광층(172)을 덮을 수 있다. 공통 전극(173)은 각 화소들에 공통적으로 형성되는 공통층일 수 있다. 공통 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 공통 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 도전 물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 공통 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
발광 소자층(EML) 상에는 박막 봉지층(TFEL)이 형성될 수 있다. 박막 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 박막 봉지층(TFEL)은 이물(particle)로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 박막 봉지층(TFEL)은 공통 전극(173) 상에 배치되는 제1 무기 봉지막(191), 제1 무기 봉지막(191) 상에 배치되는 유기 봉지막(192), 및 유기 봉지막(192) 상에 배치되는 제2 무기 봉지막(193)을 포함할 수 있다. 제1 무기 봉지막(191)과 제2 무기 봉지막(193)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 중 적어도 어느 하나를 포함할 수 있다.
센서 전극층(SENL)은 터치 박막 봉지층(TFEL) 상에 배치될 수 있다. 센서 전극층(SENL)은 센서 전극들을 포함할 수 있다. 센서 전극층(SENL)은 센서 전극들을 이용하여 사람 또는 물체의 터치를 감지할 수 있다.
센서 전극층(SENL)은 구동 전극(TE), 감지 전극(RE), 및 연결 전극(BE)을 포함할 수 있다. 구동 전극(TE), 감지 전극(RE), 및 연결 전극(BE) 각각은 복수로 제공될 수 있으나, 이에 제한되는 것은 아니다.
구동 전극(TE)과 감지 전극(RE)은 서로 전기적으로 분리될 수 있다. 구동 전극(TE)과 감지 전극(RE)은 동일한 층에 형성되므로 서로 떨어져 배치될 수 있다. 구동 전극(TE)과 감지 전극(RE) 사이에는 갭이 형성될 수 있다.
감지 전극(RE)은 제1 방향(DR1)으로 전기적으로 연결될 수 있다. 구동 전극(TE)은 제2 방향(DR2)으로 전기적으로 연결될 수 있다. 감지 전극(RE)과 구동 전극(TE)이 그들의 교차부들에서 전기적으로 분리되기 위해, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)은 연결 전극(BE)들을 통해 연결될 수 있다.
연결 전극(BE)은 구동 전극(TE) 및 감지 전극(RE)과 상이한 층에 형성되며, 터치 콘택홀(TCNT1)들을 통해 구동 전극(TE)과 접속될 수 있다. 연결 전극(BE)의 일 단은 터치 콘택홀(TCNT1)들을 통해 제2 방향(DR2)으로 서로 인접한 구동 전극(TE) 중 어느 한 구동 전극(TE)에 접속될 수 있다. 연결 전극(BE)의 타 단은 터치 콘택홀(TCNT1)들을 통해 제2 방향(DR2)으로 서로 인접한 구동 전극(TE) 중 다른 구동 전극(TE)에 접속될 수 있다. 연결 전극(BE)은 제3 방향(DR3)에서 감지 전극(RE)과 중첩할 수 있다. 연결 전극(BE)은 구동 전극(TE) 및 감지 전극(RE)과 상이한 층에 형성되므로, 제3 방향(DR3)에서 감지 전극(RE)과 중첩하더라도, 감지 전극(RE)과 전기적으로 분리될 수 있다.
연결 전극(BE)들은 적어도 한 번 절곡되도록 형성될 수 있다. 도 6에서는 연결 전극(BE)들이 꺾쇠 형태(“<” 또는 “>”)와 같이 절곡된 것을 예시하였으나, 연결 전극(BE)들의 형태는 이에 한정되지 않는다. 또한, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)이 복수 개의 연결 전극(BE)들에 의해 연결되므로, 연결 전극(BE)들 중 어느 하나가 단선되더라도, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)은 전기적으로 연결될 수 있다.
구동 전극(TE)과 감지 전극(RE) 각각은 메쉬(mesh) 구조 또는 그물망 구조의 평면 형태를 가질 수 있다. 구동 전극(TE)과 감지 전극(RE)은 발광 영역(EA1, EA2, EA3, EA4)과 비중첩할 수 있다. 이에 따라, 발광 영역(EA1, EA2, EA3, EA4)에서 방출된 빛이 구동 전극(TE)과 감지 전극(RE)에 가려지는 것을 억제 또는 방지할 수 있어, 광의 휘도가 감소하는 것을 억제 또는 방지할 수 있다.
센서 전극층(SENL)은 오버 코트층(OC), 제1 터치 무기막(TINS1), 제2 터치 무기막(TINS2), 및 제3 터치 무기막(TINS3)을 더 포함할 수 있다.
오버 코트층(OC)은 제2 무기 봉지막(193) 상에 배치될 수 있다. 오버 코트층(OC)은 제2 무기 봉지막(193)과 제1 터치 무기막(TINS1) 사이에 배치될 수 있다. 오버 코트층(OC)은 적어도 하나의 유기막을 포함할 수 있다. 예를 들어, 오버 코트층(OC)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 터치 무기막(TINS1)은 오버 코트층(OC) 상에 배치될 수 있다. 제1 터치 무기막(TINS1)은 적어도 하나의 무기막을 포함할 수 있다. 제1 터치 무기막(TINS1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
연결 전극(BE)은 제1 터치 무기막(TINS1) 상에 배치될 수 있다. 연결 전극(BE)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al) 등을 포함할 수 있다. 연결 전극(BE)은 단층 구조를 포함하거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO) 등의 복층 구조를 포함할 수 있다.
제2 터치 무기막(TINS2)은 연결 전극(BE) 상에 배치될 수 있다. 제2 터치 무기막(TINS2)은 연결 전극(BE)을 덮으며, 제1 터치 무기막(TINS1) 상에 배치될 수 있다. 제2 터치 무기막(TINS2)은 적어도 하나의 무기막을 포함할 수 있다. 제2 터치 무기막(TINS2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
구동 전극(TE)과 감지 전극(RE)은 제2 터치 무기막(TINS2) 상에 배치될 수 있다. 구동 전극(TE)과 감지 전극(RE)은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al) 등을 포함할 수 있다. 구동 전극(TE)과 감지 전극(RE)은 단일 구조를 포함하거나, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO) 등의 복수의 적층 구조를 포함할 수 있다.
터치 유기막(TINS3)은 구동 전극(TE)과 감지 전극(RE) 상에 배치될 수 있다. 터치 유기막(TINS3)은 구동 전극(TE)과 감지 전극(RE)을 덮으며, 제2 터치 무기막(TINS2) 상에 배치될 수 있다. 터치 유기막(TINS3)은 적어도 하나의 유기막을 포함할 수 있다. 터치 유기막(TINS3)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin) 등을 포함할 수 있다.
제1 화소 영역(PXA1)에서 오버 코트층(OC) 및 제1 터치 무기막(TINS1) 중 적어도 어느 하나는 생략될 수도 있다. 제1 화소 영역(PXA1)에서 오버 코트층(OC) 및 제1 터치 무기막(TINS1)이 모두 생략된 경우, 연결 전극(BE)은 제2 무기 봉지막(193) 상에 직접 배치될 수 있다.
이하, 도 8 및 도 9를 참조하여, 제2 화소 영역(PXA2)의 평면 구조 및 단면 구조에 대해 설명한다.
도 8은 도 4의 B 영역을 확대한 확대도이다. 도 9는 도 8의 IX-IX' 선을 따라 자른 단면도이다. 도 9는 제2 화소 영역(PXA2)의 적층 구조를 도시한다. 이하에서는, 제2 화소 영역(PXA2)의 적층 구조 중 제1 화소 영역(PXA1)의 적층 구조와 실질적으로 동일하여 중복되는 설명은 생략하고, 차이점에 대해서만 서술한다.
도 8 및 도 9를 참조하면, 제1 화소 영역(PXA1)은 복수의 제1 화소(PX1)를 포함하며, 제2 화소 영역(PXA2)은 복수의 제2 화소(PX2)를 포함할 수 있다.
제1 화소 영역(PXA1)은 제1 댐 구조물(DAM1)을 더 포함할 수 있다. 제1 댐 구조물(DAM1)은 제1 화소 영역(PXA1)의 테두리를 따라 배치될 수 있다. 제1 댐 구조물(DAM1)은 평면상 제1 화소 영역(PXA1)의 복수의 제1 화소(PX1)를 둘러쌀 수 있다. 제1 댐 구조물(DAM1)은 제1 화소 영역(PXA1)의 유기물층이 제1 화소 영역(PXA1) 외부로 넘쳐 흐르는 것을 억제 또는 방지하는 역할을 수행할 수 있다.
제2 화소 영역(PXA2)은 발광 영역(EA1'', EA2'', EA3'')을 포함할 수 있다. 제2 화소 영역(PXA2)의 발광 영역(EA1'', EA2'', EA3'')은 화소 정의막(180)에 의해 정의될 수 있다. 발광 영역(EA1'', EA2'', EA3'')은 제2 화소 영역(PXA2)의 제2 화소(PX2) 각각의 발광 영역을 지칭할 수 있다. 예를 들어, 복수의 제2 화소(PX2) 각각은 제1 발광 영역(EA1'), 제2 발광 영역(EA2') 및 제3 발광 영역(EA3')을 포함할 수 있다. 제1 발광 영역(EA1'), 제2 발광 영역(EA2') 및 제3 발광 영역(EA3')은 서로 다른 색을 발광할 수 있으나, 이에 제한되는 것은 아니다.
돌출 패턴(CP)은 제1 화소 영역(PXA1)의 메인부(MS) 및 벤딩부(BS) 중 적어도 어느 하나로부터 제1 화소 영역(PXA1)의 외측을 향해 돌출될 수 있다. 돌출 패턴(CP)은 제1 화소 영역(PXA1, 또는 기저부)로부터 돌출될 수 있다. 각 돌출 패턴(CP)의 일단은 제1 화소 영역(PXA1)과 연결될 수 있다. 각 제1 화소 영역(PXA1)과 연결된 돌출 패턴(CP)의 반대 측에는 비화소 영역(LA)이 배치될 수 있다.
각 돌출 패턴(CP)의 일단은 제1 화소 영역(PXA1)과 연결될 수 있다. 각 돌출 패턴(CP)의 타단은 비화소 영역(LA)과 연결될 수 있다. 다시 말해서, 표시 패널(100)은 일부 영역에서 제2 화소 영역(PXA2)을 사이에 두고 제1 화소 영역(PXA1)과 비화소 영역(LA)이 이격될 수 있다. 제1 화소 영역(PXA1)과 비화소 영역(LA)이 이격된 공간에는 제2 화소 영역(PXA2)의 돌출 패턴(CP)이 배치되며, 돌출 패턴(CP)은 제1 화소 영역(PXA1)과 비화소 영역(LA)을 연결할 수 있다. 다만, 이에 제한되는 것은 아니다. 예를 들어, 각 돌출 패턴(CP)의 타단은 비화소 영역(LA)과 연결되지 않으며, 별도의 구성과 연결되지 않고 외부로 노출될 수도 있다.
제1 화소 영역(PXA1)과 비화소 영역(LA) 사이에서, 돌출 패턴(CP)에는 제2 화소 영역(PXA2)이 배치될 수 있다. 비화소 영역(LA)은 각 돌출 패턴(CP)마다 마련될 수 있으며, 각 돌출 패턴(CP)마다 마련된 비화소 영역(LA)은 전개도상 서로 분리되어 이격될 수 있다.
전개도상 돌출 패턴(CP)이 제1 화소 영역(PXA1)과 연결된 부분을 제외한 나머지 영역은 노출될 수 있다. 각 돌출 패턴(CP)이 제1 화소 영역(PXA1)으로부터 돌출된 방향의 길이는 상이할 수 있다. 전개도상 복수의 돌출 패턴(CP)이 돌출되는 제1 화소 영역(PXA1)의 끝단은 곡선을 포함할 수 있고, 이 경우, 복수의 돌출 패턴(CP) 각각이 돌출되는 방향은 상이할 수 있다. 다만, 이에 제한되는 것은 아니다. 각 돌출 패턴(CP)이 제1 화소 영역(PXA1)으로부터 돌출된 방향의 길이는 돌출된 방향과 수직한 방향의 폭보다 클 수 있다.
돌출 패턴(CP) 각각의 폭은 제1 화소 영역(PXA1)에서 비화소 영역(LA)을 향할수록 작아질 수 있다. 이 경우, 전개도 상에서 돌출 패턴(CP) 각각은 평면상 사다리꼴의 형상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 돌출 패턴(CP)은 서로 대향할 수 있다. 다시 말해서, 복수의 돌출 패턴(CP)은 절개부(CG)를 사이에 두고 서로 이격될 수 있고, 각 돌출 패턴(CP)의 측면은 서로 대향할 수 있다. 복수의 돌출 패턴(CP)은 절개부(CG)에 의해 구분될 수 있다. 전개도 상 서로 인접하는 돌출 패턴(CP) 사이의 간격은 제1 화소 영역(PXA1)에서 비화소 영역(LA)을 향할수록 증가할 수 있다.
돌출 패턴(CP)이 벤딩되는 경우, 서로 인접한 돌출 패턴(CP) 사이의 간격은 줄어들거나, 서로 인접한 돌출 패턴(CP)은 직접 접촉할 수 있다. 서로 인접한 돌출 패턴(CP)은 직접 접촉하는 경우, 서로 인접한 돌출 패턴(CP) 사이에서 물리적인 계면(또는 경계)이 위치할 수 있다. 다만, 이에 제한되는 것은 아니고, 돌출 패턴(CP)이 벤딩되는 경우, 서로 인접한 돌출 패턴(CP)은 서로 중첩(overlap)할 수도 있다. 나아가, 돌출 패턴(CP)이 벤딩되는 경우, 각 돌출 패턴(CP) 상에 배치된 제2 화소(PX2) 사이의 간격은 감소할 수 있다.
또한, 복수의 돌출 패턴(CP) 중 최외곽에 위치하는 돌출 패턴(CP)은 벤딩시, 인접하는 벤딩부(BS1, BS2, BS3, BS4)와 직접 접촉할 수 있다. 이 경우, 돌출 패턴(CP)과, 상기 돌출 패턴(CP)과 인접하고 벤딩부(BS1, BS2, BS3, BS4)에 배치된 제1 화소 영역(PXA1) 사이에는 물리적인 계면(또는 경계)이 위치할 수 있다.
돌출 패턴(CP)이 벤딩되는 경우, 돌출 패턴(CP)은 복곡률을 포함하며, 둥근 형상을 포함할 수 있다. 다시 말해서, 돌출 패턴(CP)은 제2 화소 영역(PXA2)이 포함하는 복곡률과 실질적으로 동일한 복곡률을 포함하며, 둥근 형상을 포함할 수 있다.
제2 화소 영역(PXA2)은 제2 댐 구조물(DAM2)을 더 포함할 수 있다. 제2 댐 구조물(DAM2)은 제2 화소 영역(PXA2)의 각 돌출 패턴(CP)의 테두리를 따라 배치될 수 있다. 다시 말해서, 제2 댐 구조물(DAM2)은 각 돌출 패턴(CP)마다 배치되며, 각 돌출 패턴(CP) 상에 배치되는 복수의 제2 화소(PX2)를 둘러쌀 수 있다. 제2 댐 구조물(DAM2)은 제2 화소 영역(PXA2)의 각 돌출 패턴(CP)의 유기물층이 제2 화소 영역(PXA2)의 각 돌출 패턴(CP) 외부로 넘쳐 흐르는 것을 억제 또는 방지하는 역할을 수행할 수 있다.
제2 화소 영역(PXA2)은 기판(SUB), 버퍼막(BF), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150), 제2 평탄화막(160), 및 화소 정의막(180)을 포함할 수 있다. 이에 대한 설명은 제1 화소 영역(PXA1)에서 서술된 설명과 실질적으로 동일하고, 따라서, 이에 대한 설명은 생략한다.
제2 화소 영역(PXA2)은 제2 박막 트랜지스터(ST2), 및 제2 발광 소자(LEL2)를 포함할 수 있다. 제2 박막 트랜지스터(ST2)는 제2 액티브층(ACT2), 제2 게이트 전극(G2), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)을 포함할 수 있다. 제2 박막 트랜지스터(ST2)는 도 7의 제1 화소 영역(PXA1)의 제1 박막 트랜지스터(ST1)와 실질적으로 동일한 구성을 포함할 수 있다. 따라서, 제2 박막 트랜지스터(ST2)에 대한 자세한 설명은 생략한다.
표시 장치는 식각 방지 패턴(EST)을 더 포함할 수 있다. 식각 방지 패턴(EST)은 제1 평탄화막(150) 상에 배치될 수 있다. 식각 방지 패턴(EST)은 리세스 패턴(RC)과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다. 식각 방지 패턴(EST)은 리세스 패턴(RC)에 의해 노출될 수 있다. 식각 방지 패턴(EST)은 무기물을 포함할 수 있으나, 이에 제한되는 것은 아니다. 식각 방지 패턴(EST)은 제2 댐 구조물(DAM2)의 주변에 배치될 수 있으며, 제2 댐 구조물(DAM2)을 형성하는 과정에서 에치-스토퍼(Etch-stopper)의 역할을 수행할 수 있다.
아울러, 식각 방지 패턴(EST) 하부에는 제2 화소(PX2)와 전기적으로 연결되어 전압을 인가하거나, 구동 신호 등을 전달하는 도전 배선 등이 배치될 수 있다. 이 경우, 식각 방지 패턴(EST)은 하부의 도전 배선 등이 식각에 의해 손상되는 것을 방지할 수 있다. 식각 방지 패턴(EST)은 적어도 일부가 제2 댐 구조물(DAM2)과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다.
제2 화소 영역(PXA2)의 제2 발광 소자(LEL2)는 화소 전극(171''), 발광층(172'') 및 공통 전극(173'')을 포함할 수 있다. 제2 화소 영역(PXA2)의 제2 발광 소자(LEL2)는 도 7의 발광 소자층(EML)의 제1 발광 소자(LEL1)들과 실질적으로 동일한 구성을 포함할 수 있다. 따라서, 제2 화소 영역(PXA2)의 제2 발광 소자(LEL2)에 대한 설명은 생략한다. 아울러, 제2 발광 소자(LEL2)의 화소 전극(171'')과 제2 박막 트랜지스터(ST2)의 제2 드레인 전극(D2)은 제1 평탄화막(150) 상에 배치되는 제2 연결 전극(ANDE2)에 의해 전기적으로 연결될 수 있다.
제2 화소 영역(PXA2)은 박막 봉지층(TFEL, 도 7 참조)의 제1 무기 봉지막(191) 및 제2 무기 봉지막(193)을 더 포함하고, 유기 봉지막(192, 도 7 참조)을 포함하지 않을 수 있다. 제2 화소 영역(PXA2)의 제1 무기 봉지막(191) 및 제2 무기 봉지막(193)은 제1 화소 영역(PXA1)의 제1 무기 봉지막(191) 및 제2 무기 봉지막(193)과 실질적으로 동일한 구성을 포함할 수 있다. 따라서, 이에 대한 설명은 생략한다.
또한, 돌출 패턴(CP)의 절개면 또는 측면 상에는 제1 무기 봉지막(191)과 제2 무기 봉지막(193)이 배치될 수 있다. 예를 들어, 돌출 패턴(CP)의 기판(SUB), 버퍼막(BF), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150)의 절개면 또는 측면 상에는 제1 무기 봉지막(191)과 제2 무기 봉지막(193)이 배치될 수 있다. 이로 인해, 돌출 패턴(CP)의 절개면 또는 측면을 통해 수분 또는 산소가 유입되어 발광층(172")이 손상되는 것을 방지할 수 있다.
제2 화소 영역(PXA2)에서, 제2 댐 구조물(DAM2)은 제1 평탄화막(150) 상에 배치될 수 있다. 제2 댐 구조물(DAM2)은 제2 평탄화막(160)과 동일한 물질을 포함하는 제1 서브 댐(SDAM1'), 배리어막(BR)과 동일한 물질을 포함하는 제2 서브 댐(SDAM2'), 및 화소 정의막(180)과 동일한 물질을 포함하는 제3 서브 댐(SDAM3')을 포함할 수 있다. 제1 서브 댐(SDAM1'), 제2 서브 댐(SDAM2') 및 제3 서브 댐(SDAM3')은 순차적으로 적층될 수 있다.
제2 화소 영역(PXA2)은 리세스 패턴(RC)을 더 포함할 수 있다. 리세스 패턴(RC)은 평면도상 제2 댐 구조물(DAM2)과 발광 영역(EA1'', EA2'', EA3'', 또는 발광층(172'')) 사이에 배치될 수 있다. 다시 말해서, 리세스 패턴(RC)은 평면상 제2 화소(PX2)의 발광 영역(EA1'', EA2'', EA3'', 또는 발광층(172''))의 외측에 위치하며, 제2 댐 구조물(DAM2)의 내측에 위치할 수 있다. 리세스 패턴(RC)은 평면상 화소 정의막(180)을 둘러싸며, 제2 화소(PX2)의 발광 영역(EA1'', EA2'', EA3'', 또는 발광층(172''))을 둘러쌀 수 있으나, 이에 제한되는 것은 아니다.
리세스 패턴(RC)이 발광 영역(EA1'', EA2'', EA3'', 또는 발광층(172''))을 둘러싸는 경우, 각 돌출 패턴(CP)에서 제2 평탄화막(160)과 제1 서브 댐(SDAM1')은 서로 분리되며, 제2 평탄화막(160)은 섬(island) 형상을 포함할 수 있다. 또한, 각 돌출 패턴(CP)에서 배리어막(BR)과 제2 서브 댐(SDAM2')은 서로 분리되며, 배리어막(BR)은 섬(island) 형상을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 평면상 리세스 패턴(RC)이 발광 영역(EA1'', EA2'', EA3'', 또는 발광층(172''))을 둘러싸지 않는 경우, 리세스 패턴(RC)이 배치되지 않는 영역에서, 제2 평탄화막(160)과 제1 서브 댐(SDAM1')은 서로 연결되며, 배리어막(BR)과 제2 서브 댐(SDAM2')은 서로 연결될 수도 있다.
리세스 패턴(RC)은 배리어막(BR), 제2 평탄화막(160), 제1 서브 댐(SDAM1') 및 제2 서브 댐(SDAM2')에 의해 정의될 수 있다. 이 경우, 리세스 패턴(RC)의 측벽은 배리어막(BR), 제2 평탄화막(160), 제1 서브 댐(SDAM1') 및 제2 서브 댐(SDAM2')으로 이루어질 수 있다. 다만, 이에 제한되는 것은 아니고, 리세스 패턴(RC)의 측벽은 화소 정의막(180) 및 제3 서브 댐(SDAM3')을 더 포함하여 이루어질 수 있다. 리세스 패턴(RC)은 식각 방지 패턴(EST)을 노출할 수 있다. 이에 제한되는 것은 아니지만, 리세스 패턴(RC)은 언더 컷(under-cut) 형태를 가질 수 있다.
구체적으로, 배리어막(BR)의 측면은 제2 평탄화막(160)의 측면보다 외측으로 돌출될 수 있다. 여기서 외측은 리세스 패턴(RC)의 중심 부근을 향하는 방향을 지칭하거나, 리세스 패턴(RC)의 일 측벽으로부터 상기 일 측벽과 대향하는 리세스 패턴(RC)의 타 측벽을 향하는 방향을 지칭할 수 있다. 다시 말해서, 배리어막(BR)의 측면은 제2 평탄화막(160)의 측면보다 리세스 패턴(RC)의 중심 부근으로 더 돌출될 수 있다. 배리어막(BR)의 측면과 제2 서브 댐(SDAM2') 사이의 거리는 제2 평탄화막(160)의 측면과 제2 서브 댐(SDAM2')의 내측면(IS) 사이의 거리보다 작을 수 있다.
더미 발광층(FP1)은 리세스 패턴(RC) 내에 배치될 수 있다. 더미 발광층(FP1)은 리세스 패턴(RC)에 의해 노출된 식각 방지 패턴(EST) 상에 배치될 수 있다. 리세스 패턴(RC)이 언더컷 형태를 갖는 경우, 발광층(172")은 리세스 패턴(RC)의 측벽 상에는 배치되지 않을 수 있다. 따라서, 발광층(172")은 더미 발광층(FP1)과 분리 이격될 수 있다. 더미 발광층(FP1)은 발광층(172")과 이어지지 않고 분리 이격된 발광층(172")의 잔막일 수 있다. 더미 발광층(FP1)은 발광층(172")과 동일한 물질로 이루어질 수 있다.
리세스 패턴(RC)에 의해, 제2 화소 영역(PXA2)의 각 제2 화소(PX2)의 발광층(172'')은 리세스 패턴(RC) 내에 배치되는 더미 발광층(FP1)과 분리 이격될 수 있으며, 더미 발광층(FP1)에 의해 외기 및 습기 등이 제2 화소 영역(PXA2)의 각 제2 화소(PX2)의 발광층(172'')에 침투하는 것을 억제 또는 방지할 수 있다. 따라서, 제2 화소 영역(PXA2)의 제2 화소(PX2)의 신뢰성이 향상될 수 있다.
더미 공통 전극층(FP2)은 리세스 패턴(RC) 내에 배치될 수 있다. 더미 공통 전극층(FP2)은 더미 발광층(FP1) 상에 배치될 수 있다. 리세스 패턴(RC)이 언더컷 형태를 갖는 경우, 공통 전극(173'')은 리세스 패턴(RC)의 측벽 상에는 배치되지 않을 수 있다. 따라서, 공통 전극(173'')은 더미 공통 전극층(FP2)과 분리 이격될 수 있다. 더미 공통 전극층(FP2)은 공통 전극(173'')과 이어지지 않고 분리 이격된 공통 전극(173'')의 잔막일 수 있다. 더미 공통 전극층(FP2)은 공통 전극(173'')과 동일한 물질로 이루어질 수 있다.
제1 무기 봉지막(191)은 리세스 패턴(RC) 내에서 더미 공통 전극층(FP2) 상에 배치되고, 더미 공통 전극층(FP2)을 커버할 수 있다. 제1 무기 봉지막(191)은 리세스 패턴(RC)을 정의하는 제2 평탄화막(160)의 측면 상에 배치되며, 리세스 패턴(RC)으로 돌출된 배리어막(BR)의 타면(하면) 상에도 배치될 수 있다. 즉, 제1 무기 봉지막(191)은 공통 전극(173'') 및 더미 공통 전극층(FP2)에 의해 노출된 제2 평탄화막(160) 및 배리어막(BR)을 커버할 수 있다. 리세스 패턴(RC)으로 돌출된 배리어막(BR)과 제1 무기 봉지막(191)은 직접 접촉할 수 있고, 이에 따라, 봉지가 보다 원활할 수 있다.
돌출 패턴(CP) 상에서, 및/또는 제2 화소 영역(PXA2)에서 제2 무기 봉지막(193)은 제1 무기 봉지막(191) 상에 배치되며, 제1 무기 봉지막(191)과 제2 무기 봉지막(193) 사이에는 유기 봉지막(192, 도 7 참조)이 배치되지 않을 수 있다. 돌출 패턴(CP)의 전 영역 상에서 제2 무기 봉지막(193)은 제1 무기 봉지막(191)과 직접 접촉할 수 있다.
다시 말해서, 제2 화소 영역(PXA2)의 발광 영역(EA1'', EA2'', EA3'')에서, 제2 무기 봉지막(193)은 제1 무기 봉지막(191) 상에 배치되며 제1 무기 봉지막(191)과 제2 무기 봉지막(193)은 직접 접촉할 수 있다. 제1 무기 봉지막(191)과 제2 무기 봉지막(193)은 발광층(172'')과 중첩하는 영역에서, 상호 직접 접촉할 수 있다. 화소 정의막(180) 상에서, 제2 무기 봉지막(193)은 제1 무기 봉지막(191) 상에 배치되며 제1 무기 봉지막(191)과 제2 무기 봉지막(193)은 직접 접촉할 수 있다. 제2 무기 봉지막(193)은 적어도 일부가 리세스 패턴(RC) 내에 배치될 수 있다. 리세스 패턴(RC) 내에서 제2 무기 봉지막(193)은 제1 무기 봉지막(191) 상에 배치되며 제1 무기 봉지막(191)과 제2 무기 봉지막(193)은 직접 접촉할 수 있다. 더미 공통 전극층(FP2) 상에서, 제2 무기 봉지막(193)은 제1 무기 봉지막(1911) 상에 배치되며 제1 무기 봉지막(191)과 제2 무기 봉지막(193)은 직접 접촉할 수 있다.
제2 화소 영역(PXA2)에서 제2 무기 봉지막(193) 상에는 오버 코트층(OC)이 배치될 수 있다. 오버 코트층(OC)은 리세스 패턴(RC)을 충진할 수 있다. 오버 코트층(OC)은 제2 댐 구조물(DAM2) 너머에는 배치되지 않을 수 있다. 제2 화소 영역(PXA2)에서 제1 터치 무기막(TINS1)은 오버 코트층(OC) 상에 배치되며, 제2 댐 구조물(DAM2) 외측에서는 제2 무기 봉지막(193) 상에 배치되어, 오버 코트층(OC)을 봉지할 수 있다.
제2 무기 봉지막(193) 상에 오버 코트층(OC)을 배치함으로써, 제2 화소 영역(PXA2)에서 제1 무기 봉지막(191)과 제2 무기 봉지막(193) 사이에 유기 봉지막(192, 도 7 참조)이 배치되지 않더라도, 유연성을 확보할 수 있으며 평탄화가 가능하다. 다시 말해서, 유기 물질을 포함하는 오버 코트층(OC)을 제2 무기 봉지막(193) 상에 배치함으로써, 유기 봉지막(192, 도 7 참조)을 생략하더라도, 돌출 패턴(CG)의 유연성을 확보할 수 있다. 또한, 오버 코트층(OC)의 상면은 하부의 단차에도 불구하고 대체로 평탄할 수 있어, 유기 봉지막(192, 도 7 참조)을 생략하더라도, 오버 코트층(OC) 상부에 배치되는 구성의 배치가 보다 원활할 수 있다.
제2 화소 영역(PXA2)에 오버 코트층(OC)이 배치되는 경우, 오버 코트층(OC)은 네거티브(negative) 타입의 감광성 물질(또는, 감광제(sensitizer)) 및 포지티브(positive) 타입의 감광성 물질(또는, 감광제(sensitizer)) 중 적어도 어느 하나를 더 포함할 수 있다. 오버 코트층(OC)은 포토 레지스트(photo-resist) 공정에 의해 패터닝될 수 있다. 이에 대한 자세한 설명은 후술한다.
오버 코트층(OC)이 감광성 물질을 포함하여 노광 및 현상에 의해 패터닝되는 경우, 제2 화소 영역(PXA2)의 제2 발광 소자(LEL2) 상에 배치되는 유기막(오버 코트층(OC))은 잉크젯(ink-jet)으로 도포하는 경우보다 공정 산포 불량이 억제 또는 방지될 수 있다. 다시 말해서, 오버 코트층(OC)이 감광성 물질을 포함하여 노광 및 현상에 의해 패터닝되는 경우, 오버 코트층(OC)은 잉크젯(ink-jet)으로 도포하는 경우보다 원하는 위치에 형성될 수 있다. 유기 봉지막(192, 도 7 참조)은 잉크젯(ink-jet) 방식으로 도포될 수 있는데, 제2 화소 영역(PXA2)에서 유기 봉지막(192, 도 7 참조)을 생략하고 제2 무기 봉지막(193) 상에 오버 코트층(OC)을 형성하고, 오버 코트층(OC)이 포토 레지스트(photo-resist) 공정에 의해 패터닝되는 경우, 제2 화소 영역(PXA2)의 제2 발광 소자(LEL2) 상에 배치되는 유기막(오버 코트층(OC))의 공정 산포 불량을 억제 또는 방지할 수 있다.
따라서, 제2 화소 영역(PXA2)의 제2 발광 소자(LEL2) 상에 배치되는 유기막(오버 코트층(OC))이 제2 댐 구조물(DAM2) 외측으로 넘어가는 등의 불량을 억제 또는 방지할 수 있다. 제2 화소 영역(PXA2)의 제2 발광 소자(LEL2)는 제1 무기 봉지막(191), 제2 무기 봉지막(193), 오버 코트층(OC) 및 제1 터치 무기막(TINS1)에 의해 봉지될 수 있고, 유기막(오버 코트층(OC))의 공정 산포에 의해 제2 화소 영역(PXA2)의 제2 발광 소자(LEL2) 봉지(encapsulation) 불량 등을 억제 또는 방지할 수 있다. 나아가, 제2 화소 영역(PXA2)의 제2 발광 소자(LEL2)의 신뢰성이 향상될 수 있다.
도시하진 않았으나, 제2 화소 영역(PXA2)에서 제1 터치 무기막(TINS1, 도 7 참조) 상에는 연결 전극(BE, 도 7 참조), 제2 터치 무기막(TINS2, 도 7 참조), 구동 전극(TE, 도 7 참조), 감지 전극(RE, 도 7 참조), 및 터치 유기막(TINS3, 도 7 참조)이 더 배치될 수 있다. 이에 따라, 제2 화소 영역(PXA2)에서도 사람 또는 물체의 터치를 감지할 수 있다.
이하에서, 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 10 내지 도 13은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도이다. 도 10 내지 도 13은 돌출 패턴(CP) 주변의 단면을 도시한다.
도 10을 참조하면, 돌출 패턴(CP) 상에 제1 무기 봉지막(191)과 제2 무기 봉지막(193)을 형성한다.
구체적으로, 돌출 패턴(CP) 상에는 버퍼막(BF), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150), 식각 방지 패턴(EST), 제2 평탄화막(160), 배리어막(BR), 제2 발광 소자(LEL2)의 화소 전극(171''), 화소 정의막(180), 제2 발광 소자(LEL2)의 발광층(172''), 제2 발광 소자(LEL2)의 공통 전극(173'')을 순차적으로 형성한다. 아울러, 제2 발광 소자(LEL2)의 화소 전극(171'')과 전기적으로 연결된 제2 박막 트랜지스터(ST2)도 함께 형성될 수 있다.
리세스 패턴(RC)은 화소 정의막(180), 배리어막(BR) 및 제2 평탄화막(160)을 제거하여 형성할 수 있다. 구체적으로, 리세스 패턴(RC)은 배리어막(BR)을 마스크로 하여 제2 평탄화막(160)을 제거함으로써, 처마 구조와 같이 배리어막(BR)의 하면의 일부가 드러나도록 형성될 수 있다. 리세스 패턴(RC)에 의해 식각 방지 패턴(EST)이 노출될 수 있다.
제2 발광 소자(LEL2)의 발광층(172'')을 형성하는 과정에서, 리세스 패턴(RC) 내에서 식각 방지 패턴(EST) 상에 더미 발광층(FP1)이 형성되며, 제2 발광 소자(LEL2)의 공통 전극(173'')을 형성하는 과정에서 리세스 패턴(RC) 내에서 더미 발광층(FP1) 상에 더미 공통 전극층(FP2)이 형성될 수 있다.
제2 발광 소자(LEL2)의 공통 전극(173'') 상에 제1 무기 봉지막(191)을 형성한다. 제1 무기 봉지막(191)은 기판(SUB)의 전 영역에 걸쳐 형성될 수 있다. 제1 무기 봉지막(191)은 제2 발광 소자(LEL2)의 공통 전극(173'') 상에 배치되며, 리세스 패턴(RC) 내에 배치되고, 절개부(CG)를 향하는 각 적층 부재들의 측면을 따라 배치될 수 있다.
제2 무기 봉지막(193)은 제1 무기 봉지막(191) 상에 배치된다. 돌출 패턴(CP) 상에서 제1 무기 봉지막(191)과 제2 무기 봉지막(193) 사이에는 유기 봉지막(192, 도 7)이 생략될 수 있다. 제2 무기 봉지막(193)은 제1 무기 봉지막(191)을 따라, 기판(SUB)의 전 영역에 걸쳐 형성될 수 있다. 돌출 패턴(CP) 상에서 유기 봉지막(192, 도 7)이 생략됨에 따라, 돌출 패턴(CP) 상에 배치된 제1 무기 봉지막(191)과 제2 무기 봉지막(193)은 서로 직접 접촉할 수 있다.
도 11 및 도 12를 참조하면, 돌출 패턴(CP)의 전 영역에 걸쳐 제2 무기 봉지막(193) 상에 오버 코트층용 물질층(OCm, 또는 유기 감광층)을 도포하고, 이를 노광(exposure 또는 lithography) 및 현상(development)하여, 오버 코트층(OC)을 패터닝한다.
구체적으로, 돌출 패턴(CP)의 전 영역에 걸쳐 제2 무기 봉지막(193) 상에 오버 코트층용 물질층(OCm)을 도포한다. 이후, 오버 코트층용 물질층(OCm) 중 일부 영역을 노출하는 광 마스크(MK)를 통해, 광 마스크(MK)에 의해 노출된 오버 코트층용 물질층(OCm)의 일부 영역을 노광한다.
이 경우, 오버 코트층용 물질층(OCm)이 네거티브(Negative) 감광성 물질(Sensitizer)을 포함하는 경우, 오버 코트층용 물질층(OCm)의 노광된 부분(광 마스크(MK)에 의해 노출된 부분)은 경화되어 현상액에 잘 녹지 않는 성질을 가지게 된다. 이때, 소정의 현상액을 이용하여 오버 코트층용 물질층(OCm) 중 빛에 노출된 부분과 그렇지 않은 부분의 화학적 변화 특정에 따라 어느 한 부분을 선택적으로 제거할 수 있다. 이에 따라, 오버 코트층(OC)이 패터닝될 수 있다. 즉, 오버 코트층용 물질층(OCm)이 네거티브(Negative) 감광성 물질(Sensitizer)을 포함하는 경우, 오버 코트층용 물질층(OCm)의 노광된 부분은 오버 코트층(OC)과 대응될 수 있다.
오버 코트층(OC)이 노광 및 현상을 포함하는 포토 레지스트(photo-resist) 공정에 의해 패터닝되는 경우, 보다 정교하게 원하는 위치에 배치될 수 있고, 제2 발광 소자(LEL2) 상에 배치되는 유기막(오버 코트층(OC))의 공정 산포 불량을 억제 또는 방지할 수 있다.
다만, 이에 제한되는 것은 아니고, 오버 코트층용 물질층(OCm)이 포지티브(Positive) 감광성 물질(Sensitizer)을 포함하는 경우, 노광된 부분이 현상액에 의해 제거될 수 있다. 따라서, 이 경우, 오버 코트층용 물질층(OCm) 중 오버 코트층(OC)과 대응되지 않는 부분이 노광되어, 현상에 의해 제거될 수 있다.
도 13을 참조하면, 패터닝된 오버 코트층(OC) 상에 제1 터치 무기막(TINS1)을 형성한다. 제1 터치 무기막(TINS1)은 돌출 패턴(CP)의 전 영역에 걸쳐 배치될 수 있다. 제1 터치 무기막(TINS1)은 오버 코트층(OC)을 덮으며, 제2 무기 봉지막(193) 상에 배치될 수 있고, 이에 따라, 오버 코트층(OC)을 봉지할 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 14는 다른 실시예에 따른 표시 장치의 단면도이다. 도 14는 돌출 패턴(CP) 주변의 단면을 도시한다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(10_1)의 제2 화소 영역(PXA2)에는 유기 봉지막(192_1)이 배치되고, 유기 봉지막(192_1)은 네거티브(negative) 타입의 감광성 물질(또는, 감광제(sensitizer)) 및 포지티브(positive) 타입의 감광성 물질(또는, 감광제(sensitizer)) 중 적어도 어느 하나를 포함한다는 점에서 도 9의 실시예와 차이가 있다.
유기 봉지막(192_1)이 감광제를 포함하는 경우, 돌출 패턴(CP) 상에 배치되는 유기 봉지막(192_1)은 노광 및 현상을 통해 패터닝될 수 있고, 잉크젯(ink-jet) 방식으로 도포되는 경우보다 정교하게 원하는 위치에 배치될 수 있다. 따라서, 유기 봉지막(192_1)이 포토 레지스트(photo-resist) 공정에 의해 패터닝되는 경우, 제2 화소 영역(PXA2)의 제2 발광 소자(LEL2) 상에 배치되는 유기막(유기 봉지막(192_1))의 공정 산포 불량을 억제 또는 방지할 수 있으며, 나아가, 제2 발광 소자(LEL2)의 신뢰성이 향상될 수 있다. 이 경우, 오버 코트층(OC, 도 9)는 생략될 수 있다. 또한, 제1 화소 영역(PXA1, 도 7 참조)의 유기 봉지막(192, 도 9 참조)도 제2 화소 영역(PXA2)의 유기 봉지막(192_1)과 동일한 감광제를 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 DA: 표시 영역
FS: 전면부 SS: 측면부
CS: 코너부 NDA: 비표시 영역
100: 표시 패널 PXA1: 제1 화소 영역
PXA2: 제2 화소 영역 MS: 메인부
BS: 벤딩부 CP: 돌출 패턴
CG: 절개부 DAM1: 제1 댐
DAM2: 제2 댐 RC: 리세스 패턴
EST: 식각 방지 패턴 SUB: 기판
OC: 오버 코트층 191: 제1 무기 봉지막
192: 유기 봉지막 193: 제2 무기 봉지막

Claims (20)

  1. 기저부 및 상기 기저부로부터 돌출된 돌출 패턴을 포함하는 기판;
    상기 돌출 패턴 상에 배치되는 화소 전극;
    상기 화소 전극 상에 배치되며 상기 화소 전극을 노출하는 화소 정의막;
    상기 화소 정의막에 의해 노출된 상기 화소 전극 상에 배치되는 발광층;
    상기 발광층 상에 배치되는 공통 전극;
    상기 공통 전극 상에 배치되는 제1 무기 봉지막;
    상기 제1 무기 봉지막 상에 배치되는 제2 무기 봉지막; 및
    상기 제2 무기 봉지막 상에 배치되는 오버 코트층을 포함하되,
    상기 화소 정의막은 발광 영역을 정의하며,
    상기 발광 영역에서 상기 제1 무기 봉지막과 상기 제2 무기 봉지막은 직접 접촉하는 표시 장치.
  2. 제1 항에 있어서,
    상기 오버 코트층은 네거티브(negative) 타입의 감광제 및 포지티브(positive) 타입의 감광제 중 적어도 어느 하나를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 오버 코트층 상에 배치되는 무기막을 더 포함하는 표시 장치.
  4. 제1 항에 있어서,
    상기 돌출 패턴과 상기 화소 전극 사이에 배치되는 평탄화막, 및 상기 화소 정의막과 상기 평탄화막에 의해 정의되는 리세스 패턴을 더 포함하되,
    상기 제1 무기 봉지막과 상기 제2 무기 봉지막은 상기 리세스 패턴 내에 배치되며, 상기 리세스 패턴 내에서 상기 제1 무기 봉지막과 상기 제2 무기 봉지막은 직접 접촉하는 표시 장치.
  5. 제4 항에 있어서,
    상기 평탄화막과 상기 돌출 패턴 사이에 배치되는 식각 방지 패턴을 더 포함하되,
    상기 리세스 패턴은 상기 식각 방지 패턴을 노출하는 표시 장치.
  6. 제5 항에 있어서,
    상기 발광층과 동일한 물질을 포함하는 더미 발광층, 및 상기 공통 전극과 동일한 물질을 포함하는 더미 공통 전극을 더 포함하되,
    상기 더미 발광층과 상기 더미 공통 전극은 상기 식각 방지 패턴과 상기 제1 무기 봉지막 사이에 배치되는 표시 장치.
  7. 제4 항에 있어서,
    평면상 상기 리세스 패턴은 상기 발광 영역을 둘러싸는 표시 장치.
  8. 제1 항에 있어서,
    상기 돌출 패턴은 복곡률을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 돌출 패턴은 복수로 제공되며, 상기 복수의 돌출 패턴은 서로 대향하는 표시 장치.
  10. 제1 항에 있어서,
    표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 더 포함하되,
    상기 표시 영역은 전면부, 상기 전면부로부터 제1 방향 일측으로 연장되어 벤딩되는 제1 측면부, 상기 전면부로부터 상기 제1 방향과 교차하는 제2 방향 일측으로 연장되어 벤딩되는 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되는 코너부를 포함하고,
    상기 돌출 패턴은 상기 코너부에 배치되는 표시 장치.
  11. 기저부 및 상기 기저부로부터 돌출된 돌출 패턴을 포함하는 기판;
    상기 기저부 상에 배치되며, 발광층을 포함하는 복수의 제1 화소;
    상기 돌출 패턴 상에 배치되며, 발광층을 포함하는 복수의 제2 화소;
    상기 복수의 제2 화소 상에 배치되는 제1 무기 봉지막;
    상기 제1 무기 봉지막 상에 배치되며, 네거티브(negative) 타입의 감광제 및 포지티브(positive) 타입의 감광제 중 적어도 어느 하나를 포함하는 유기막을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 무기 봉지막 상에 배치되는 제2 무기 봉지막을 더 포함하되,
    상기 제2 무기 봉지막은 상기 제1 무기 봉지막과 상기 유기막 사이에 배치되는 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 화소의 상기 발광층과 중첩하는 영역에서, 상기 제1 무기 봉지막과 상기 제2 무기 봉지막은 직접 접촉하는 표시 장치.
  14. 제11 항에 있어서,
    상기 제1 무기 봉지막 상에 배치되는 제2 무기 봉지막을 더 포함하되,
    상기 유기막은 상기 제1 무기 봉지막과 상기 제2 무기 봉지막 사이에 배치되는 표시 장치.
  15. 제11 항에 있어서,
    상기 돌출 패턴은 복곡률을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 돌출 패턴은 복수로 제공되며, 상기 복수의 돌출 패턴은 서로 대향하는 표시 장치.
  17. 제11 항에 있어서,
    표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 더 포함하되,
    상기 표시 영역은 전면부, 상기 전면부로부터 제1 방향 일측으로 연장되어 벤딩되는 제1 측면부, 상기 전면부로부터 상기 제1 방향과 교차하는 제2 방향 일측으로 연장되어 벤딩되는 제2 측면부, 및 상기 제1 측면부와 상기 제2 측면부 사이에 배치되는 코너부를 포함하고,
    상기 돌출 패턴은 상기 코너부에 배치되는 표시 장치.
  18. 기판 상에 배치되는 화소 전극을 형성하는 단계;
    상기 화소 전극 상에 배치되며 상기 화소 전극을 노출하는 화소 정의막을 형성하는 단계;
    상기 화소 정의막에 의해 노출된 상기 화소 전극 상에 배치되는 공통 전극을 형성하는 단계;
    상기 공통 전극 상에 배치되는 제1 무기 봉지막, 및 상기 제1 무기 봉지막 상에 배치되는 유기 감광층을 형성하는 단계; 및
    상기 유기 감광층을 노광 및 현상하는 단계를 포함하되,
    상기 유기 감광층은 네거티브(negative) 타입의 감광제 및 포지티브(positive) 타입의 감광제 중 적어도 어느 하나를 포함하는 유기막을 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 공통 전극 상에 배치되는 제1 무기 봉지막, 및 상기 제1 무기 봉지막 상에 배치되는 유기 감광층을 형성하는 단계는,
    상기 제1 무기 봉지막과 상기 유기 감광층 사이에 배치되며, 상기 화소 정의막에 의해 정의되는 발광 영역에서 상기 제1 무기 봉지막과 직접 접촉하는 제2 무기 봉지막을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 공통 전극 상에 배치되는 제1 무기 봉지막, 및 상기 제1 무기 봉지막 상에 배치되는 유기 감광층을 형성하는 단계는,
    상기 기판의 기저부로부터 돌출된 복수의 돌출 패턴 상에 배치되도록 상기 유기 감광층을 형성하는 표시 장치의 제조 방법.
KR1020210121487A 2021-09-13 2021-09-13 표시 장치 및 표시 장치의 제조 방법 KR20230039795A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210121487A KR20230039795A (ko) 2021-09-13 2021-09-13 표시 장치 및 표시 장치의 제조 방법
US17/745,271 US20230083430A1 (en) 2021-09-13 2022-05-16 Display device and method of providing the same
CN202222393151.0U CN218831219U (zh) 2021-09-13 2022-09-08 显示装置
CN202211097070.4A CN115811906A (zh) 2021-09-13 2022-09-08 显示装置和设置显示装置的方法
EP22194680.9A EP4149236A1 (en) 2021-09-13 2022-09-08 Display device and method of providing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210121487A KR20230039795A (ko) 2021-09-13 2021-09-13 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230039795A true KR20230039795A (ko) 2023-03-22

Family

ID=83271105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210121487A KR20230039795A (ko) 2021-09-13 2021-09-13 표시 장치 및 표시 장치의 제조 방법

Country Status (4)

Country Link
US (1) US20230083430A1 (ko)
EP (1) EP4149236A1 (ko)
KR (1) KR20230039795A (ko)
CN (2) CN218831219U (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7029894B2 (ja) * 2017-07-11 2022-03-04 株式会社ジャパンディスプレイ 表示装置
CN111656427B (zh) * 2018-01-31 2022-02-22 夏普株式会社 显示装置
KR102664311B1 (ko) * 2018-11-14 2024-05-09 엘지디스플레이 주식회사 표시 장치
KR20220004871A (ko) * 2020-07-03 2022-01-12 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법

Also Published As

Publication number Publication date
CN115811906A (zh) 2023-03-17
US20230083430A1 (en) 2023-03-16
EP4149236A1 (en) 2023-03-15
CN218831219U (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US11758799B2 (en) Display device and method of manufacturing the same
WO2023115936A1 (zh) 显示面板及显示装置
WO2021102988A1 (zh) 显示基板及其制备方法、显示装置
KR20220004871A (ko) 표시 장치와 그의 제조 방법
WO2024017343A1 (zh) 显示面板及其制作方法、显示装置
KR20230039795A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230121182A (ko) 표시 장치
KR20210145887A (ko) 표시 장치 및 표시 장치의 제조 방법
CN112786653A (zh) 窗口玻璃、包括该窗口玻璃的显示装置及其制造方法
EP3644371A1 (en) Display apparatus and method of manufacturing the same
KR20230044046A (ko) 표시 장치 및 표시 장치의 제조 방법
US20220093897A1 (en) Display device
US20230225158A1 (en) Display device and method of manufacturing the same
KR20220072068A (ko) 표시 장치 및 표시 장치의 제조 방법
WO2023137663A1 (zh) 显示基板和显示装置
US20220392977A1 (en) Display device and method of fabricating the same
KR20230111675A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230132671A (ko) 표시패널의 제조방법
KR20230090379A (ko) 표시패널 및 그의 제조방법
KR20240056853A (ko) 표시 장치와 이의 제조 방법
KR20230085242A (ko) 표시 패널 및 이의 제조방법
CN117641974A (zh) 一种显示基板及其制备方法、显示装置
KR20220170385A (ko) 표시 장치
KR20220165849A (ko) 표시 장치
CN114388532A (zh) 显示装置及制造其的方法