KR20210145887A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20210145887A
KR20210145887A KR1020200062357A KR20200062357A KR20210145887A KR 20210145887 A KR20210145887 A KR 20210145887A KR 1020200062357 A KR1020200062357 A KR 1020200062357A KR 20200062357 A KR20200062357 A KR 20200062357A KR 20210145887 A KR20210145887 A KR 20210145887A
Authority
KR
South Korea
Prior art keywords
layer
pixel defining
contact prevention
electrode
prevention layer
Prior art date
Application number
KR1020200062357A
Other languages
English (en)
Inventor
김영대
박상진
정민재
김민경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200062357A priority Critical patent/KR20210145887A/ko
Priority to US17/144,676 priority patent/US11678527B2/en
Priority to CN202110520654.7A priority patent/CN113725261A/zh
Publication of KR20210145887A publication Critical patent/KR20210145887A/ko

Links

Images

Classifications

    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H01L2227/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되는 평탄화막, 상기 평탄화막 상에 배치되며, 은(Ag)을 포함하는 제1 전극, 상기 제1 전극 상에 배치되며, 광흡수 물질을 포함하고, 상면 및 상기 상면의 일단으로부터 연장된 측면을 포함하는 접촉 방지층, 및 상기 접촉 방지층 상에 배치되며, 상기 접촉 방지층의 상기 상면과 대향하는 하면, 및 상기 하면의 일단으로부터 연장된 측면을 포함하는 화소 정의막을 포함하되, 상기 제1 전극은 상기 화소 정의막과 중첩하는 제1 영역을 포함하고, 상기 접촉 방지층은 상기 제1 전극과 상기 화소 정의막 사이에서 상기 제1 영역과 중첩하는 제2 영역을 포함하고, 상기 접촉 방지층의 상기 상면과 상기 측면이 만나는 제1 에지(edge)는 상기 화소 정의막의 상기 하면 상에 위치한다.

Description

표시 장치 및 표시 장치의 제조 방법{Display device and method of fabricating the same}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 유기 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함하므로, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exiton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다. 유기 발광 표시 장치는 자체발광형으로 별도의 광원이 필요 없기 때문에 소비전력 측면에서 유리할 뿐만 아니라, 응답 속도, 시야각 및 대비비(contrast ratio)도 우수하다.
본 발명이 해결하고자 하는 과제는 유기 발광 소자에서 발생할 수 있는 암점을 최소화할 수 있는 표시 장치 및 표시 장치의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 평탄화막, 상기 평탄화막 상에 배치되며, 은(Ag)을 포함하는 제1 전극, 상기 제1 전극 상에 배치되며, 광흡수 물질을 포함하고, 상면 및 상기 상면의 일단으로부터 연장된 측면을 포함하는 접촉 방지층, 및 상기 접촉 방지층 상에 배치되며, 상기 접촉 방지층의 상기 상면과 대향하는 하면, 및 상기 하면의 일단으로부터 연장된 측면을 포함하는 화소 정의막을 포함하되, 상기 제1 전극은 상기 화소 정의막과 중첩하는 제1 영역을 포함하고, 상기 접촉 방지층은 상기 제1 전극과 상기 화소 정의막 사이에서 상기 제1 영역과 중첩하는 제2 영역을 포함하고, 상기 접촉 방지층의 상기 상면과 상기 측면이 만나는 제1 에지(edge)는 상기 화소 정의막의 상기 하면 상에 위치한다.
상기 접촉 방지층의 상기 제1 에지는 상기 화소 정의막의 상기 하면과 상기 측면이 만나는 제2 에지와 직접 접촉할 수 있다.
상기 접촉 방지층은 상기 접촉 방지층의 상기 상면의 반대면인 하면을 더 포함하고, 상기 화소 정의막은 상기 화소 정의막의 상기 하면의 반대면인 상면을 더 포함하되, 상기 접촉 방지층의 상기 하면과 상기 측면이 만나는 제3 에지는 상기 접촉 방지층의 상기 제1 에지보다 외측으로 돌출되고, 상기 화소 정의막의 상기 제2 측면은 상기 화소 정의막의 상기 상면과 상기 측면이 만나는 제4 에지보다 외측으로 돌출될 수 있다.
상기 접촉 방지층의 상기 하면과 상기 측면이 이루는 각도는 상기 화소 정의막의 상기 하면과 상기 측면이 이루는 각도보다 작을 수 있다.
상기 화소 정의막의 상기 측면은 적어도 일부분이 라운드(round) 형상일 수 있다.
상기 화소 정의막의 상기 측면과 상기 상면이 만나는 부분에서 상기 화소 정의막의 상기 측면은 곡선일 수 있다.
상기 접촉 방지층은 무기 물질을 포함하며, 상기 화소 정의막은 유기 물질을 더 포함할 수 있다.
상기 평탄화막과 상기 제1 전극 사이에 배치되는 서브 접촉 방지층을 더 포함하되, 상기 평탄화막은 유기 물질을 포함하고, 상기 서브 접촉 방지층은 무기 물질을 포함할 수 있다.
상기 화소 정의막의 상기 하면과 상기 측면이 만나는 제2 에지는 상기 접촉 방지층의 상기 제1 에지보다 외측으로 돌출될 수 있다.
평면상 상기 접촉 방지층과 상기 화소 정의막은 서로 동일한 패턴으로 형성될 수 있다.
상기 접촉 방지층의 측면과 상기 화소 정의막의 측면은 서로 정렬되고, 상기 화소 정의막의 전 영역은 상기 접촉 방지층과 중첩할 수 있다.
상기 접촉 방지층의 평면상 면적은 상기 화소 정의막의 평면상 면적보다 클 수 있다.
상기 접촉 방지층에 의해 정의되며 상기 제1 전극을 노출하는 제1 개구부, 상기 제1 개구부와 중첩하며 상기 화소 정의막에 의해 정의되는 제2 개구부, 상기 제1 개구부에 의해 노출되는 상기 제1 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 더 포함하고, 상기 제1 개구부의 내벽은 상기 접촉 방지층의 측면으로 이루어지며, 상기 제2 개구부의 내벽은 상기 화소 정의막의 측면으로 이루어지고, 상기 제1 개구부는 전 영역이 상기 제2 개구부와 중첩할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치의 제조 방법은 제1 전극이 배치된 기판을 준비하는 단계, 상기 기판 상에 상기 제1 전극을 덮으며, 무기막, 및 광흡수 물질을 포함하는 유기막을 순차적으로 적층하는 단계 및 광 마스크를 이용하여, 상기 유기막 및 상기 무기막을 순차적으로 패터닝하여 상기 제1 전극의 적어도 일부를 노출하는 화소 정의막 및 접촉 방지층을 형성하는 단계를 포함하되, 상기 제1 전극은 상기 화소 정의막과 중첩하는 제1 영역을 포함하고, 상기 접촉 방지층은 상기 제1 전극과 상기 화소 정의막 사이에서 상기 제1 영역과 중첩하는 제2 영역을 포함한다.
상기 화소 정의막 및 상기 접촉 방지층을 형성하는 단계는, 상기 광 마스크를 이용하여, 상기 유기막을 노광 및 현상하는 단계, 및 상기 노광 및 현상 단계 이후, 패턴화된 상기 화소 정의막을 이용하여 상기 무기막을 식각하는 단계를 포함할 수 있다.
상기 무기막을 식각하는 단계는 건식 식각으로 진행되고, 패턴화된 상기 접촉 방지층은 상기 화소 정의막과 평면상 동일한 패턴을 가질 수 있다.
상기 기판을 준비하는 단계는 상기 기판과 상기 제1 전극 사이에 유기 물질을 포함하는 평탄화막, 및 무기 물질을 포함하는 서브 접촉 방지층을 순차적으로 형성하는 단계를 더 포함하고, 상기 무기막이 패터닝되기 전에, 상기 제1 전극은 상기 서브 접촉 방지층과 상기 무기막에 의해 캡핑(capping)될 수 있다.
상기 접촉 방지층의 상면과 측면이 만나는 제1 에지(edge)는 상기 접촉 방지층의 상기 상면과 대향하는 상기 화소 정의막의 상기 하면 상에 위치할 수 있다.
상기 접촉 방지층의 상기 제1 에지는 상기 화소 정의막의 상기 하면과 측면이 만나는 제2 에지와 직접 접촉할 수 있다.
상기 화소 정의막의 상기 하면과 상기 측면이 만나는 제2 에지는 상기 접촉 방지층의 상기 제1 에지보다 외측으로 돌출될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
유기 발광 소자에서 발생할 수 있는 암점을 최소화할 수 있는 표시 장치 및 표시 장치의 제조 방법을 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 도 1의 A부분을 확대하여 도시한 개략적인 확대도이다.
도 4는 일 실시예에 따른 표시 장치의 단면도이다.
도 5는 도 4의 B 영역을 확대한 확대도이다.
도 6은 일 실시예에 따른 표시 장치를 제조하기 위한 순서도이다.
도 7 내지 도 10은 일 실시예에 따른 표시 장치의 제조 공정별 단면도이다.
도 11은 도 10의 C 영역을 확대한 확대도이다.
도 12는 다른 실시예에 따른 표시 장치의 단면도이다.
도 13은 또 다른 실시예에 따른 표시 장치의 단면도 중 일부를 확대한 확대도이다.
도 14는 또 다른 실시예에 따른 표시 장치의 단면도 중 일부를 확대한 확대도이다.
도 15는 또 다른 실시예에 따른 표시 장치의 단면도 중 일부를 확대한 확대도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 도 1에서 제1 방향(DR1)은 평면도상 표시 장치(1)의 세로 방향을 나타내고, 제2 방향(DR2)은 평면도상 표시 장치(1)의 가로 방향을 나타낸다. 또한, 제3 방향(DR3)은 표시 장치(1)의 두께 방향을 나타낸다. 제1 방향(DR1)과 제2 방향(DR2)은 서로 수직으로 교차하며, 제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)이 놓이는 평면에 교차하는 방향으로 제1 방향(DR1) 및 제2 방향(DR2)에 모두 수직으로 교차한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
다른 정의가 없는 한, 본 명세서에서 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면”, "상측"은 표시 장치(1)를 기준으로 표시면 측을 의미하고, “하부”, “하면”, "하측"은 표시 장치(1)를 기준으로 표시면의 반대측을 의미하는 것으로 한다.
표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치(1)는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
일 실시예에 따른 표시 장치(1)는 평면상 실질적인 직사각형 형상으로 이루어질 수 있다. 표시 장치(1)는 평면상 모서리가 수직인 직사각형일 수 있다. 다만, 이에 제한되는 것은 아니며, 표시 장치(1)는 평면상 모서리가 둥근 직사각형 형상일 수 있다.
표시 장치(1)는 활성 영역(AAR)과 비활성 영역(NAR)을 포함한다. 표시 장치(1)에서, 화면을 표시하는 부분을 표시 영역으로, 화면을 표시하지 않는 부분을 비표시 영역으로 정의하고, 터치 입력의 감지가 이루어지는 영역을 터치 영역으로 정의하면, 표시 영역과 터치 영역은 활성 영역(AAR)에 포함될 수 있다. 표시 영역과 터치 영역은 중첩할 수 있다. 즉, 활성 영역(AAR)은 표시도 이루어지고 터치 입력의 감지도 이루어지는 영역일 수 있다. 활성 영역(AAR)의 형상은 직사각형 또는 모서리가 둥근 직사각형일 수 있다. 그러나, 이에 제한되는 것은 아니고, 활성 영역(AAR)은 정사각형이나 기타 다각형 또는 원형, 타원형 등과 같은 다양한 형상을 가질 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4변)을 둘러쌀 수 있다. 그러나, 이에 제한되는 것은 아니며, 활성 영역(AAR)의 4변 중 적어도 어느 한 변 부근에는 비활성 영역(NAR)이 배치되지 않을 수도 있다.
비활성 영역(NAR)에는 활성 영역(AAR)(표시 영역이나 터치 영역)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다. 비활성 영역(NAR)은 표시 영역을 포함하지 않을 수 있다. 나아가, 비활성 영역(NAR)은 터치 영역을 포함하지 않을 수 있다. 다른 실시예에서, 비활성 영역(NAR)은 일부의 터치 영역을 포함할 수도 있고, 해당 영역에 압력 센서 등과 같은 센서 부재가 배치될 수도 있다. 몇몇 실시예에서, 활성 영역(AAR)은 화면이 표시되는 표시 영역과 완전히 동일한 영역이 되고, 비활성 영역(NAR)은 화면이 표시되지 않는 비표시 영역과 완전히 동일한 영역이 될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(10)을 포함한다. 표시 패널(10)의 예로는 유기발광 표시 패널, 마이크로 LED 표시 패널, 나노 LED 표시 패널, 양자점 발광 표시 패널, 액정 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널, 전기영동 표시 패널, 전기습윤 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(10)의 일 예로서, 유기발광 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉시블 기판을 포함할 수 있다. 그에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 패널이 벤딩되는 영역인 벤딩 영역(BR)을 포함할 수 있다. 벤딩 영역(BR)을 중심으로 표시 패널(10)은 벤딩 영역(BR)의 일측에 위치하는 메인 영역(MR)과 벤딩 영역(BR)의 타측에 위치하는 서브 영역(SR)으로 구분될 수 있다.
표시 패널(10)의 표시 영역은 메인 영역(MR) 내에 배치된다. 일 실시예에서 메인 영역(MR)에서 표시 영역의 주변 에지 부분, 벤딩 영역(BR) 전체 및 서브 영역(SR) 전체가 비표시 영역이 될 수 있다. 그러나, 이에 제한되는 것은 아니고, 벤딩 영역(BR) 및/또는 서브 영역(SR)도 표시 영역을 포함할 수도 있다.
메인 영역(MR)은 대체로 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MR)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되지 않고, 메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MR)에서 벤딩 영역(BR)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역이 배치될 수 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역이 되거나, 해당 부위에 표시 영역과 비표시 영역이 혼재될 수도 있다.
벤딩 영역(BR)은 메인 영역(MR)의 제1 방향(DR1) 일측에 연결된다. 예를 들어, 벤딩 영역(BR)은 메인 영역(MR)의 하측 단변을 통해 연결될 수 있다. 벤딩 영역(BR)의 폭은 메인 영역(MR)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MR)과 벤딩 영역(BR)의 연결부는 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BR)에서 표시 패널(10)은 두께 방향으로 하측 방향, 다시 말하면 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 벤딩 영역(BR)은 일정한 곡률 반경은 가질 수 있지만, 이에 제한되지 않고 구간별로 다른 곡률 반경을 가질 수도 있다. 표시 패널(10)이 벤딩 영역(BR)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 항하는 표시 패널(10)의 일면이 벤딩 영역(BR)을 통해 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SR)은 벤딩 영역(BR)으로부터 연장된다. 서브 영역(SR)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MR)과 평행한 방향으로 연장될 수 있다. 서브 영역(SR)은 표시 패널(10)의 두께 방향으로 메인 영역(MR)과 중첩할 수 있다. 서브 영역(SR)의 폭(제2 방향(DR2)의 폭)은 벤딩 영역(BR)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
서브 영역(SR)에는 구동칩(20) 및 구동 기판(30)이 배치될 수 있다. 구동칩(20)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다. 상기 집적 회로는 디스플레이용 집적 회로 및/또는 터치 유닛용 집적 회로를 포함할 수 있다. 디스플레이용 집적 회로와 터치 유닛용 집적 회로는 별도의 칩으로 제공될 수도 있고, 하나의 칩에 통합되어 제공될 수도 있다.
구동 기판(30)은 복수의 디스플레이 신호 배선 패드 및 터치 신호 배선 패드 등을 포함할 수 있다. 구동 기판(30)은 서브 영역(SR)의 일단에 연결될 수 있다. 구동 기판(30)은 연성 인쇄회로기판이나 필름일 수 있다.
도 3은 도 1의 A부분을 확대하여 도시한 개략적인 확대도이다.
도 3을 참조하면, 표시 장치(1)는 매트릭스 형상으로 배열된 복수의 화소(PX_R, PX_G, PX_B)를 포함한다. 복수의 화소(PX_R, PX_G, PX_B)는 서로 다른 색상을 방출할 수 있다. 예를 들어, 복수의 화소는 적색 광을 방출을 담당하는 제1 화소(PX_R, 또는 적색 화소), 녹색 광 방출을 담당하는 제2 화소(PX_G, 또는 녹색 화소), 및 청색 광 방출을 담당하는 제3 화소(PX_B, 또는 청색 화소)를 포함할 수 있다. 또한, 복수의 화소는 백색(white) 화소를 더 포함할 수도 있다. 이하에서, 제1 화소(PX_R)는 적색 화소(PX_R)로, 제2 화소(PX_G)는 녹색 화소(PX_G)로, 제3 화소(PX_B)는 청색 화소(PX_B)로 지칭될 수 있다.
각 화소(PX_R, PX_G, PX_B)는 교대로 배열될 수 있다. 각 화소(PX_R, PX_G, PX_B)는 사각형 형상일 수 있다. 각 화소(PX_R, PX_G, PX_B)의 크기는 서로 상이할 수 있다. 예를 들면, 청색 화소(PX_B)는 적색 화소(PX_R)보다 크기가 크며 적색 화소(PX_R)는 녹색 화소(PX_G)보다 더 클 수 있다. 다만, 상기 각 화소(PX_R, PX_G, PX_B)의 크기 순서는 이에 제한되는 것은 아니다.
각 화소(PX_R, PX_G, PX_B)는 각 화소마다 배치된 발광층(122) 및 컬러 필터(161_R, 161_G, 161_B)를 포함한다. 적색 화소(PX_R)는 적색 광을 방출하는 제1 유기 발광층(122_1) 및 적색의 제1 컬러 필터(161_R)를 포함할 수 있다. 녹색 화소(PX_G)는 녹색 광을 방출하는 제2 유기 발광층(122_2) 및 녹색의 제2 컬러 필터(161_G)를 포함할 수 있다. 청색 화소(PX_B)는 청색 광을 방출하는 제3 유기 발광층(122_3) 및 청색의 제3 컬러 필터(161_B)를 포함할 수 있다. 다른 실시예에서, 적색, 녹색, 청색 화소(PX_R, PX_G, PX_B)는 각각 백색(white) 유기 발광층 및 해당하는 색상의 컬러 필터를 포함할 수도 있다. 백색 유기 발광층은 2 이상의 유기 발광층이 적층되어 형성될 수 있다.
각 컬러 필터(161_R, 161_G, 161_B)는 각 화소(PX_R, PX_G, PX_B)에 해당하는 색이 아닌 다른 색의 빛이 방출되는 것을 차단하는 역할을 수행할 수 있다. 이에 제한되는 것은 아니지만, 일 실시예에서, 제1 컬러 필터(161_R)는 적색 광을 선택적으로 투과시킬 수 있는 적색 컬러 필터이고, 제2 컬러 필터(161_G)는 녹색 광을 선택적으로 투과시킬 수 있는 녹색 컬러 필터이고, 제3 컬러 필터(161_B)는 청색 광을 선택적으로 투과시킬 수 있는 청색 컬러 필터일 수 있다.
제1 컬러 필터(161_R), 제2 컬러 필터(161_G) 및 제3 컬러 필터(161_B)의 형상은 상술한 각 화소(PX_R, PX_G, PX_B)의 형상과 실질적으로 동일할 수 있다. 즉, 각 화소(PX_R, PX_G, PX_B)의 형상이 마름모일 경우 각 컬러 필터(161_R, 161_G, 161_B)의 형상 또한 마름모일 수 있다.
제1 컬러 필터(161_R)는 적색 화소(PX_R)에, 제2 컬러 필터(161_G)는 녹색 화소(PX_G)에, 제3 컬러 필터(161_B)는 청색 화소(PX_B)에 각각 배치될 수 있다. 각 발광층(122) 상부에 동일한 색상의 컬러 필터(161_R, 161_G, 161_B)가 배치됨으로써, 해당 화소에서의 혼색을 방지하고 색재현성을 증가시킬 수 있다. 또한, 컬러 필터(161_R, 161_G, 161_B)들은 외광을 상당한 수준으로 흡수하므로, 편광판 등을 추가로 배치하지 않더라도 외광 반사를 감소시킬 수 있다.
각 화소(PX_R, PX_G, PX_B)의 경계에는 블랙 매트릭스(140)가 배치된다. 블랙 매트릭스(140)는 격자 형상으로 형성되어 각 화소(PX_R, PX_G, PX_B)들을 구획할 수 있다.
이하에서, 도 4 및 도 5를 참조하여, 일 실시예에 따른 표시 장치(1)의 단면 구조에 대해 설명한다.
도 4는 일 실시예에 따른 표시 장치의 단면도이다. 도 5는 도 4의 B 영역을 확대한 확대도이다.
도 4 및 도 5를 참조하면, 표시 장치(1)는 제1 기판(101), 제1 기판(101) 상에 배치된 복수의 박막 트랜지스터, 스토리지 커패시터, 및 발광 소자를 포함할 수 있다. 표시 장치(1)는 상기 구성들을 이루는 복수의 도전층 및 복수의 절연층 등을 포함할 수 있다. 이하에서, 발광 소자는 유기발광 다이오드인 것으로 설명하나, 발광 소자는 이에 제한되는 것은 아니다.
제1 기판(101)은 제1 기판(101) 상에 배치되는 구성들을 지지할 수 있다. 제1 기판(101)은 폴리이미드 등과 같은 플라스틱을 포함할 수도 있고, 휘어지거나, 벤딩되거나, 폴딩되거나, 롤링될 수 있는 플렉시블한 특성을 가질 수도 있다. 다만, 이에 제한되는 것은 아니고, 제1 기판(101)은 유리, 석영 등과 같은 투명한 절연 물질을 포함할 수도 있다.
제1 기판(101) 상에는 버퍼층(111)이 배치된다. 버퍼층(111)은 제1 기판(101)의 표면을 평탄하게 하고, 수분 또는 외부 공기의 침투를 방지하는 기능을 한다. 버퍼층(111)은 무기막일 수 있다. 버퍼층(111)은 단일막 또는 다층막일 수 있다.
버퍼층(111) 상에는 박막 트랜지스터(TR)가 배치된다. 여기서 박막 트랜지스터(TR)는 구동 박막 트랜지스터와 스위칭 박막 트랜지스터를 포함할 수 있다. 이하에서, 박막 트랜지스터(TR)는 구동 박막 트랜지스터인 것으로 설명한다. 박막 트랜지스터(TR)는 화소마다 하나 이상 구비될 수 있다. 박막 트랜지스터(TR)는 반도체층(CH), 게이트 전극(GE), 소스 전극(SE), 드레인 전극(DE)을 포함할 수 있다.
구체적으로, 버퍼층(111) 상에 반도체층(CH)이 배치된다. 반도체층(CH)은 다결정 실리콘, 단결정 실리콘 또는 비정질 실리콘(amorphous silicon) 등으로 이루어질 수 있다. 다만, 이에 제한되는 것은 아니고, 반도체층(CH)은 산화물 반도체를 포함할 수도 있다. 도시하지는 않았지만, 반도체층(CH)은 상기 게이트 전극(GE)과 중첩하는 채널 영역과, 상기 채널 영역의 일측 및 타측에 배치되는 소스 영역 및 드레인 영역을 포함할 수 있다.
반도체층(CH) 상에는 게이트 절연막(112)이 배치된다. 게이트 절연막(112)은 반도체층(CH)과 게이트 절연막(GE)을 절연하는 기능을 수행할 수 있다. 게이트 절연막(112)은 무기막을 포함할 수 있다. 예를 들어, 이에 제한되는 것은 아니지만, 게이트 절연막(112)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 게이트 절연막(112)은 단일막 또는 다층막일 수 있다.
게이트 절연막(112) 상에는 제1 도전층(DCL1)이 배치될 수 있다. 제1 도전층(DCL1)은 게이트 전극(GE)을 포함할 수 있다. 제1 도전층(DCL1)은 도전성을 가지는 금속 물질로 형성될 수 있다. 예를 들면, 제1 도전층(DCL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti)을 포함할 수 있다. 제1 도전층(DCL1)은 단일막 또는 다층막일 수 있다.
제1 도전층(DCL1) 상에는 층간 절연막(113)이 배치된다. 층간 절연막(113)은 제1 도전층(DCL1)과 제2 도전층(DCL2) 사이에서 상기 양 구성을 절연하는 역할을 수행할 수 있다. 층간 절연막(113)은 무기막을 포함할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 층간 절연막(113)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 층간 절연막(113)은 단일막 또는 다층막일 수 있다.
층간 절연막(113) 상에는 제2 도전층(DCL2)이 배치될 수 있다. 제2 도전층(DCL2)은 소스 전극(SE), 드레인 전극(DE)을 포함할 수 있다. 소스 전극(SE)과 드레인 전극(DE)은 층간 절연막(113) 및 게이트 절연막(112)을 관통하는 컨택홀을 통하여 반도체층(CH)의 소스 영역 및 드레인 영역에 각각 전기적으로 연결될 수 있다. 제2 도전층(DCL2)은 도전성을 가지는 금속 물질로 형성된다. 예를 들면, 제2 도전층(DCL2)은 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo)을 포함할 수 있다. 도시하지는 않았지만,
이외에도 제2 도전층(DCL2)은 고전위 전압 배선, 저전위 전압 배선, 복수의 데이터 라인 등을 포함할 수 있으나, 이에 제한되지 않는다.
제2 도전층(DCL2) 상에는 평탄화막(114)이 배치된다. 여기서, 평탄화막(114)은 제2 도전층(DCL2)을 덮으며, 층간 절연막(113) 상에 배치될 수 있다. 평탄화막(114)은 유기 절연 물질을 포함할 수 있다. 평탄화막(114)이 유기 물질을 포함하는 경우, 평탄화막(114)은 하부의 단차에도 불구하고 상면은 대체로 평탄할 수 있다.
도시하진 않았으나, 비아층(VIA) 하부에는 제2 도전층(DCL2)을 덮는 패시베이션층(미도시)이 더 배치될 수도 있다.
평탄화막(114) 상에 복수의 제1 전극(121)이 배치된다. 제1 전극(121)은 화소마다 분리되어 배치될 수 있다. 즉, 제1 전극(121)은 화소마다 분리되어 배치된 화소 전극일 수 있다. 또한, 제1 전극(121)은 유기발광 다이오드의 애노드(anode) 전극일 수 있다. 제1 전극(121)은 평탄화막(114)을 관통하는 관통홀을 통해 박막 트랜지스터(TR)의 드레인 전극(DE)(또는 소스 전극(SE))과 전기적으로 연결될 수 있다.
제1 전극(121)은 이에 제한되는 것은 아니지만, 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 발광층(122)에 가깝게 배치될 수 있다. 제1 전극(121)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
제1 전극(121) 상에는 접촉 방지층(CPL)이 배치된다. 접촉 방지층(CPL)은 제1 전극(121)과 화소 정의막(PDL) 사이에 배치되며, 제1 전극(121)과 화소 정의막(PDL)이 직접 접촉하는 것을 방지하는 역할을 수행한다. 즉, 제1 전극(121)과 화소 정의막(PDL)은 적어도 일부 영역에서 중첩할 수 있고, 접촉 방지층(CPL)은 제1 전극(121)과 화소 정의막(PDL) 사이에 배치되며, 상기 적어도 일부 영역에 중첩하는 영역을 포함할 수 있다.
접촉 방지층(CPL)은 제1 전극(121)의 상면 뿐만 아니라 측면을 덮을 수 있다. 접촉 방지층(CPL)은 제1 전극(121)의 테두리 부근에서 제1 전극(121)의 상면 상에 배치되어 제1 전극(121)의 상면 일부를 커버하며, 제1 전극(121)의 측면 상에 배치되어, 제1 전극(121)의 측면을 커버할 수 있다.
접촉 방지층(CPL)은 하면(BLC), 하면(BLC)과 대향하는 상면(ULC), 및 하면(BLC)과 상면(ULC)을 연결하는 측면(SLC)을 포함할 수 있다. 접촉 방지층(CPL)의 하면(BLC)은 제1 전극(121)의 상면 및 측면 상에 배치되고, 평탄화막(114)의 상면 상에 배치될 수 있다. 접촉 방지층(CPL)의 상면(ULC) 상에는 화소 정의막(PDL)의 하면(BLP)이 배치될 수 있다. 접촉 방지층(CPL)의 측면(SLC) 상에는 발광층(122)이 배치될 수 있다. 이에 제한되는 것은 아니지만, 접촉 방지층(CPL)의 하면(BLC)은 제1 전극(121)의 상면 및 측면과 직접 접촉하고, 평탄화막(114)의 상면과 직접 접촉할 수 있으며, 접촉 방지층(CPL)의 상면(ULC)은 화소 정의막(PDL)의 하면(BLP)과 직접 접촉할 수 있다. 접촉 방지층(CPL)의 측면(SLC)은 발광층(122)과 직접 접촉할 수 있다
접촉 방지층(CPL)은 제1 전극(121)의 적어도 일부를 노출하는 제1 개구부(OP1)를 포함할 수 있다. 즉, 제1 개구부(OP1)는 하부의 제1 전극(121)을 노출하며, 접촉 방지층(CPL)에 의해 정의될 수 있다. 제1 개구부(OP1)의 내벽은 접촉 방지층(CPL)의 측면(SLC)으로 이루어질 수 있다.
접촉 방지층(CPL)의 두께는 0.2nm 내지 0.4nm의 범위 내에 있을 수 있으나, 이에 제한되는 것은 아니다. 접촉 방지층(CPL)은 무기물을 포함할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 접촉 방지층(CPL)은 질화 규소(SiNx) 등을 포함할 수 있다. 화소 정의막(PDL)의 두께는 접촉 방지층(CPL)의 두께보다 클 수 있다.
제1 전극(121)과 화소 정의막(PDL) 사이에 접촉 방지층(CPL)을 배치함에 따라, 제1 전극(121)과 화소 정의막(PDL)이 직접 접촉하는 것을 방지하며, 화소 정의막(PDL)의 일부 물질이 제1 전극(121)으로 확산되는 것을 방지할 수 있다. 이에 따라, 화소 정의막(PDL)과 제1 전극(121)의 접촉 또는 화소 정의막(PDL)의 일부 물질의 확산에 의해 유발될 수 있는 암점을 억제 또는 방지할 수 있다. 이에 대한 상세한 설명은 후술한다.
접촉 방지층(CPL) 상에는 화소 정의막(PDL)이 배치된다. 화소 정의막(PDL)은 화소 정의막(PDL)은 접촉 방지층(CPL)과 서로 다른 물질로 이루어질 수 있다. 화소 정의막(PDL)은 유기 물질을 포함하면서, 광흡수 물질을 더 포함할 수 있다. 상기 광 흡수 물질은 가시광 파장 대역의 빛을 흡수할 수 있다. 상기 광 흡수 물질은 이에 제한되는 것은 아니지만, 예를 들어, 블랙(Black) 안료 또는 블랙 염료를 포함할 수 있다. 상기 유기 물질은 이에 제한되는 것은 아니지만, 폴리아크릴레이트(Polyacrylate)계 수지 또는 폴리이미드(Polyimide)계 수지 등을 포함할 수 있다.
화소 정의막(PDL)은 하면(BLP), 하면(BLP)과 대향하는 상면(ULP), 및 하면(BLP)과 상면(ULP)을 연결하는 측면(SLP)을 포함할 수 있다. 화소 정의막(PDL)의 하면(BLP)은 접촉 방지층(CPL)의 상면(ULC)상에 배치될 수 있다. 화소 정의막(PDL)의 상면(ULP) 상에는 제2 전극(123)이 배치될 수 있다. 화소 정의막(PDL)의 측면(SLP) 상에는 발광층(122) 및/또는 제2 전극(123)이 배치될 수 있다. 이에 제한되는 것은 아니지만, 화소 정의막(PDL)의 하면(BLP)은 제1 전극(121)의 상면 및 측면과 직접 접촉하고, 평탄화막(114)의 상면과 직접 접촉할 수 있으며, 화소 정의막(PDL)의 상면(ULP)은 화소 정의막(PDL)의 하면(BLP)과 직접 접촉할 수 있다. 화소 정의막(PDL)의 측면(SLP)은 발광층(122) 및/또는 제2 전극(123)과 직접 접촉할 수 있다.
화소 정의막(PDL)은 접촉 방지층(CPL)의 제1 개구부(OP1)와 중첩하는 제2 개구부(OP2)를 포함할 수 있다. 즉, 제2 개구부(OP2)는 제1 개구부(OP1)와 중첩하고 하부의 제1 전극(121)을 노출하며, 화소 정의막(PDL)에 의해 정의될 수 있다. 제2 개구부(OP2)의 내벽은 화소 정의막(PDL)의 측면(SLP)으로 이루어질 수 있다. 화소 정의막(PDL)의 제2 개구부(OP2)는 접촉 방지층(CPL)의 제1 개구부(OP1)의 전 영역과 중첩할 수 있으나, 이에 제한되는 것은 아니다.
평면상, 화소 정의막(PDL)은 접촉 방지층(CPL)과 실질적으로 동일한 패턴으로 형성될 수 있다. 접촉 방지층(CPL)의 평면상 패턴은 화소 정의막(PDL)의 평면상 패턴과 실질적으로 동일하며, 화소 정의막(PDL)의 평면상 패턴으로부터 확장된 형태를 가질 수 있다. 즉, 접촉 방지층(CPL)의 평면상 면적은 화소 정의막(PDL)의 평면상 면적보다 클 수 있다. 접촉 방지층(CPL)의 평면상 면적은 접촉 방지층(CPL)의 하면(BLC)을 기준으로 측정되며, 화소 정의막(PDL)의 평면상 면적은 화소 정의막(PDL)의 하면(BLP)을 기준으로 측정될 수 있다. 화소 정의막(PDL)의 전 영역은 접촉 방지층(CPL)과 두께 방향(제3 방향(DR3, 도 1 참조))으로 중첩할 수 있다.
접촉 방지층(CPL)은 상면(ULC)과 측면(SLC)이 만나는 상부 에지(edge, UEC), 및 하면(BLC)과 측면(SLC)이 만나는 하부 에지(BEC)를 더 포함할 수 있다. 화소 정의막(PDL)은 상면(ULP)과 측면(SLP)이 만나는 상부 에지(UEP), 및 하면(BLP)과 측면(SLP)이 만나는 하부 에지(BEP)를 더 포함할 수 있다.
접촉 방지층(CPL)의 측면(SLC)은 화소 정의막(PDL)의 측면(SLP)보다 외측으로 돌출될 수 있다. 구체적으로, 접촉 방지층(CPL)의 하부 에지(BEC)는 접촉 방지층(CPL)의 상부 에지(UEC)보다 외측으로 돌출되며, 화소 정의막(PDL)의 하부 에지(BEP)는 화소 정의막(PDL)의 상부 에지(UEP)보다 외측으로 돌출될 수 있다. 즉, 접촉 방지층(CPL)의 하부 에지(BEC)는 접촉 방지층(CPL)의 상부 에지(UEC)보다 제1 개구부(OP1)의 내측에 위치하며, 화소 정의막(PDL)의 하부 에지(BEP)는 화소 정의막(PDL)의 상부 에지(UEP)보다 제2 개구부(OP2)의 내측에 위치할 수 있다.
접촉 방지층(CPL)의 상부 에지(UEC)는 화소 정의막(PDL)의 하면(BLP) 상에 위치할 수 있다. 접촉 방지층(CPL)의 상부 에지(UEC)는 화소 정의막(PDL)의 하면(BLP)와 직접 접촉할 수 있으나, 이에 제한되는 것은 아니다. 또한, 접촉 방지층(CPL)의 상부 에지(UEC)는 화소 정의막(PDL)의 하부 에지(BEP)와 만나며, 직접 접촉할 수 있다. 즉, 접촉 방지층(CPL)의 상부 에지(UEC)와 화소 정의막(PDL)의 하부 에지(BEP)는 실질적으로 동일할 수 있다. 접촉 방지층(CPL)의 상부 에지(UEC)와 화소 정의막(PDL)의 하부 에지(BEP)는 그 형상 및 위치가 실질적으로 일치할 수 있다. 또한, 접촉 방지층(CPL)의 측면(SLC)은 실질적으로 화소 정의막(PDL)의 측면(SCP)으로부터 연장된 것일 수 있다.
접촉 방지층(CPL)의 측면(SLC)과 화소 정의막(PDL)의 측면(SLP)은 단면도상 서로 다른 기울기를 가질 수 있다. 구체적으로, 접촉 방지층(CPL)의 하면(BLC)과 접촉 방지층(CPL)의 측면(SLC)이 이루는 각도(θ1)는 화소 정의막(PDL)의 하면(BLP)과 화소 정의막(PDL)의 측면(SLP)이 이루는 각도(θ2)와 같거나 작을 수 있다. 아울러, 도시하진 않았으나, 접촉 방지층(CPL)의 측면(SLC)의 연장선이 제1 기판(101)과 이루는 각도는 화소 정의막(PDL)의 측면(SLP)의 연장선이 제1 기판(101)과 이루는 각도와 같거나 작을 수 있다. 이에 제한되는 것은 아니지만, 접촉 방지층(CPL)의 하면(BLC)과 접촉 방지층(CPL)의 측면(SLC)이 이루는 각도(θ1)는 화소 정의막(PDL)의 하면(BLP)과 화소 정의막(PDL)의 측면(SLP)이 이루는 각도(θ2)와 같은 경우, 접촉 방지층(CPL)의 측면(SLC)과 화소 정의막(PDL)의 측면(SLP)은 실질적으로 동일한 평면상에 배치될 수 있다.
접촉 방지층(CPL)의 제1 개구부(OP1) 및 화소 정의막(PDL)의 제2 개구부(OP2)에 의해 노출된 제1 전극(121) 상에는 발광층(122)이 배치된다. 발광층(122)은 유기 물질층을 포함할 수 있다. 발광층의 유기 물질층은 유기 발광층을 포함하며, 정공 주입/수송층 및/또는, 전자 주입/수송층을 더 포함할 수 있다.
발광층(122) 상에는 제2 전극(123)이 배치된다. 제2 전극(123)은 발광층(122) 뿐만 아니라 화소 정의막(PDL) 상에 배치될 수 있다. 제2 전극(123)은 화소의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 즉, 제2 전극(123)은 화소의 구별없이 전면적으로 배치되는 유기발광 다이오드의 캐소드(cathode) 전극일 수 있다.
캐소드 전극(CAT)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 캐소드 전극(CAT)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
상술한 제1 전극(121), 발광층(122) 및 제2 전극(123)은 유기발광 다이오드를 구성할 수 있다.
제2 전극(123) 상에는 봉지층(116)이 배치된다. 봉지층(116)은 적어도 하나의 무기층, 및 적어도 하나의 유기층을 포함한다. 봉지층(116)은 제1 무기막(116a), 제1 유기막(116b) 및 제2 무기막(116c)을 포함할 수 있다. 도시하진 않았으나, 봉지층(116)의 단부에서 제1 무기막(116a)과 제2 무기막(116c)은 서로 접할 수 있다. 제1 유기막(116b)은 제1 무기막(116a)과 제2 무기막(116c)에 의해 밀봉될 수 있다.
제1 무기막(116a) 및 제2 무기막(116c)은 각각 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 제1 유기막(116b)은 유기 절연 물질을 포함할 수 있다.
일 실시예에 따른 표시 장치(1)는 터치 부재(130), 블랙 매트릭스(140), 컬러 필터(161_R, 161_G, 161_B), 접착층(150) 및 제2 기판(102)를 더 포함할 수 있다.
터치 부재(130)는 봉지층(116) 상에 배치된다. 터치 부재(130)는 터치 입력을 감지할 수 있다. 터치 부재(130)는 표시 패널(10) 내부에 터치층의 형태로 제공될 수 있다. 이하의 실시예에서는 터치 부재(130)가 표시 패널 내부에 마련되어 표시 패널(10)에 포함되는 경우를 예시하지만, 이에 제한되는 것은 아니다. 터치 부재(130)는 표시 패널(10)과 별도의 패널이나 필름으로 제공되어 표시 패널(10) 상에 부착될 수도 있다.
터치 부재(130) 상에는 블랙 매트릭스(140)가 배치된다. 블랙 매트릭스(140)는 화소의 경계를 따라 배치되며, 화소를 노출하는 개구부를 포함한다. 블랙 매트릭스(140)는 화소의 경계를 따라 서로 연결된 격자 형상을 가질 수 있다. 하부의 발광층(122)은 블랙 매트릭스(140)의 개구부와 중첩할 수 있다. 본 명세서에서, “제1 구성 및 제2 구성이 중첩한다”라고 표현하면, 제1 구성과 제2 구성이 유기발광 표시장치(10)의 두께 방향(도면에서 제1 기판의 표면에 수직한 방향)으로 중첩하는 것을 의미할 수 있다.
블랙 매트릭스(140)는 광 흡수 물질 또는 광 반사 물질을 포함할 수 있다. 예를 들어, 블랙 매트릭스(140)는 흑색으로 착색된 수지나 크롬(Cr) 등의 반사성 금속 등을 포함할 수 있다. 한편, 도면에는 도시하지 않았으나, 블랙 매트릭스(140)와 터치 부재(130) 사이에는 버퍼막이나 유기막이 더 배치될 수도 있다.
블랙 매트릭스(140) 상에는 컬러 필터(161_R, 161_G, 161_B)가 배치될 수 있다. 컬러 필터(161_R, 161_G, 161_B)는 블랙 매트릭스(140)의 개구부 상에 배치되고, 나아가 블랙 매트릭스(140)의 상면까지 연장될 수 있다. 인접한 컬러 필터(161_R, 161_G, 161_B)는 서로 분리되어 있는 것으로 도시하였으나, 이에 제한되는 것은 아니고, 인접한 컬러 필터(161_R, 161_G, 161_B)는 블랙 매트릭스(140) 상에서 서로 중첩할 수도 있다.
컬러 필터(161_R, 161_G, 161_B) 상에는 접착층(150) 및 제2 기판(102)이 순차적으로 배치될 수 있다. 컬러 필터(161_R, 161_G, 161_B)에 대한 설명은 상술하였으므로, 이에 대한 중복되는 설명은 생략한다.
제2 기판(102)은 하부의 구성들을 보호하는 역할을 수행할 수 있다. 제2 기판(102)은 윈도우 기판, 밀봉 기판 또는 보호 기판 등의 역할을 수행할 수 있다. 제2 기판(102)은 투명한 유리 또는 플라스틱 등을 포함할 수 있다.
접착층(150)은 컬러 필터와 제2 기판(102) 사이에 개재되어 컬러 필터와 제2 기판(102)을 결합한다. 접착층(150)은 광학적으로 투명하면서, 접착성을 가질 수 있다. 접착층은(150) 예를 들어, 광학적 투명 접착제(Optically Clear Adhesive, OCA) 또는 광학적 투명 수지(Optically Clear Resin, OCR)를 포함할 수 있다.
이하, 일 실시예에 따른 표시 장치(1)의 제조 방법에 대해 설명한다.
도 6은 일 실시예에 따른 표시 장치를 제조하기 위한 순서도이다. 도 7 내지 도 10은 일 실시예에 따른 표시 장치의 제조 공정별 단면도이다. 도 11은 도 10의 C 영역을 확대한 확대도이다.
도 6 및 도 7을 참조하면, 박막 트랜지스터(TR)가 배치된 제1 기판(101)을 준비하고, 박막 트랜지스터(TR)가 배치된 제1 기판(101) 상에 접촉 방지층용 물질층(CPLa) 및 화소 정의막용 물질층(PDLa)을 형성한다(S01, S02). 제1 기판(101) 상에 박막 트랜지스터(TR), 박막 트랜지스터(TR)의 각 구성 사이에 배치되는 절연막(111, 112, 113), 박막 트랜지스터(TR)를 덮는 평탄화막(114), 및 평탄화막(114)에 배치되는 제1 전극(121)을 형성하는 방법은 널리 알려진 기술이므로, 이에 대한 자세한 설명은 생략한다.
접촉 방지층용 물질층(CPLa) 및 화소 정의막용 물질층(PDLa)은 순차적으로 제1 전극(121) 상에 배치될 수 있다. 접촉 방지층용 물질층(CPLa) 및 화소 정의막용 물질층(PDLa)은 제1 전극(121)을 덮으며, 평탄화막(114) 상에 전면적으로 배치될 수 있다. 접촉 방지층용 물질층(CPLa)은 무기 물질을 포함하는 무기막으로 형성되고, 화소 정의막용 물질층(PDLa)은 유기 물질을 포함하는 유기막으로 형성될 수 있다.
이어, 도 8 내지 도 9를 참조하면, 전면적으로 배치된 화소 정의막용 물질층(PDLa)을 패터닝하여, 화소 정의막(PDL)을 형성한다(S03). 화소 정의막(PDL)은 예를 들어, 감광성 물질을 포함하는 유기 물질을 포함하여 이루어질 수 있다. 이 경우, 패턴화된 화소 정의막(PDL)은 화소 정의막용 물질층(PDLa)을 도포한 후, 노광 및 현상을 통해 형성될 수 있다.
구체적으로 설명하면, 화소 정의막용 물질층(PDLa) 상부에 배치된 광 마스크(MSK)를 사용하여, 화소 정의막용 물질층(PDLa)를 패터닝할 수 있다. 광 마스크(MSK)는 서로 다른 광 투과율을 갖는 복수의 영역(BL, TR)을 포함할 수 있다. 즉, 광 마스크(MSK)는 빛의 투과율(또는 투광율)에 따라 차광부(BL) 및 투광부(TR)로 구분될 수 있다. 차광부(BL)의 투광율은 투광부(TR)의 투광율보다 작을 수 있다.
화소 정의막용 물질층(PDLa)은 제1 영역(R1) 및 제2 영역(R2)으로 구분될 수 있다. 화소 정의막용 물질층(PDLa)의 제1 영역(R1)은 광 마스크(MSK)의 차광부(BL)에 대응되며, 화소 정의막용 물질층(PDLa)의 제2 영역(R2)은 광 마스크(MSK)의 투광부(TR)에 대응될 수 있다.
차광부(BL)는 외부로부터 제공된 빛을 차단하여, 화소 정의막용 물질층(PDLa)의 제1 영역(R1)에 상기 빛이 도달하지 못하게 할 수 있다. 투광부(TR)는 외부로부터 제공된 빛의 대부분을 투과하며, 화소 정의막용 물질층(PDLa)의 제2 영역(R2)에 상기 빛의 대부분을 도달하게 할 수 있다.
예를 들어, 화소 정의막용 물질층(PDLa)이 네거티브(Negative) 감광성 물질(Sensitizer)을 포함하는 경우, 노광된 부분(제2 영역(R2))은 경화되어 현상액에 잘 녹지 않는 성질을 가지게 된다. 이때, 소정의 현상액을 이용하여 기판의 화소 정의막용 물질층(PDLa) 중 빛에 노출된 부분과 그렇지 않은 부분의 화학적 변화 특정에 따라 어느 한 부분을 선택적으로 제거할 수 있다, 이에 따라, 제1 영역(R1)의 화소 정의막용 물질층(PDLa)을 선택적으로 제거하여 도 9에 도시된 바와 같은 화소 정의막(PDL)을 패터닝할 수 있다.
다만, 화소 정의막용 물질층(PDLa)이 포지티브(Positive) 감광성 물질(Sensitizer)을 포함하는 경우, 제1 영역(R2)과 제2 영역(R2)에서 화소 정의막용 물질층(PDLa)의 잔존여부는 서로 반대가 될 수 있다.
화소 정의막(PDL)을 형성하는 과정에서 화소 정의막용 물질층(PDLa)은 제1 전극(121)과 접촉하지 않는다. 다시 말해서, 화소 정의막용 물질층(PDLa)과 제1 전극(121) 사이에는 접촉 방지층용 물질층(CPLa)이 배치되고, 접촉 방지층용 물질층(CPLa)은 제1 전극(121)을 덮으며 평탄화막(114)의 전 영역에 걸쳐 배치되므로, 화소 정의막용 물질층(PDLa)은 제1 전극(121)과 접촉하지 않을 수 있다. 패턴화된 화소 정의막(PDL)도 제1 전극(121)과 접촉하지 않을 수 있다. 또한, 접촉 방지층용 물질층(CPLa)은 화소 정의막용 물질층(PDLa)으로부터 방출되는 기체(outgasing) 등을 제1 전극(121)으로 확산되지 못하게 차단할 수 있다. 다시 말해서, 접촉 방지층용 물질층(CPLa)은 화소 정의막용 물질층(PDLa)에서 제1 전극(121)을 향해 방출되거나 확산될 수 있는 염소 가스(Cl2), 염화 수소 가스(HCl) 및 염소 이온(Cl-) 등을 차단할 수 있다.
따라서, 접촉 방지층용 물질층(CPLa)을 화소 정의막용 물질층(PDLa)과 제1 전극(121) 사이에 배치함에 따라, 화소 정의막용 물질층(PDLa)에 포함된 상기 물질들이 제1 전극(121)의 은(Ag)과 반응하는 것을 억제 또는 방지할 수 있고, 상기 반응에 의해 발생할 수 있는 제1 전극(121)의 암점을 최소화할 수 있다. 이에 따라, 표시 장치(1, 도 1 참조)의 신뢰성이 향상될 수 있다.
이어, 도 10 및 도 11을 참조하면, 전면적으로 배치된 접촉 방지층용 물질층(CPLa)을 패터닝하여, 접촉 방지층(CPL)을 형성한다(S03).
구체적으로, 접촉 방지층(CPL)은 상부의 패턴화된 화소 정의막(PDL)을 식각 마스크로 하여 형성될 수 있다. 즉, 상부의 패턴화된 화소 정의막(PDL)은 접촉 방지층용 물질층(CPLa)의 일부를 노출할 수 있으며, 상기 노출된 부분은 식각되어 제거될 수 있다. 접촉 방지층용 물질층(CPLa)은 건식 식각(Dry etch)을 통해 패턴화되고, 접촉 방지층(CPL)을 형성할 수 있으나, 이에 제한되는 것은 아니다.
접촉 방지층(CPL)을 형성하는 과정에서, 화소 정의막(PDL)의 일부가 함께 식각될 수 있다. 이에 따라, 화소 정의막(PDL)의 크기가 축소될 수 있다. 접촉 방지층용 물질층(CPLa)을 식각하는 과정에서 화소 정의막(PDL)이 일부 식각됨에 따라, 화소 정의막(PDL)의 측면(SLP)은 종래에 위치하던 위치보다 더 제2 영역(R2)의 내측에 위치하게 될 수 있다. 즉, 화소 정의막(PDL)이 일부 식각됨에 따라, 화소 정의막(PDL)의 측면(SLP)의 위치가 이동할 수 있다.
화소 정의막(PDL)의 측면(SLP)의 위치가 이동함에 따라, 접촉 방지층용 물질층(CPLa)을 식각하는 과정에서 제2 영역(R2)에 위치하는 접촉 방지층용 물질층(CPLa)의 일부가 노출될 수 있다. 따라서, 제1 영역(R1)에 위치하는 접촉 방지층용 물질층(CPLa) 뿐만 아니라, 제2 영역(R2)에 위치하는 접촉 방지층용 물질층(CPLa)의 일부가 식각될 수 있다.
다만, 제2 영역(R2)에 위치하는 접촉 방지층용 물질층(CPLa)의 일부가 노출된다 하더라도, 노출되는 시간에는 차이가 있을 수 있다. 즉, 제1 영역(R1)과 제2 영역(R2)의 경계에 가까운 영역에 위치할수록 노출되는 시간은 길 수 있다. 접촉 방지층용 물질층(CPLa)은 노출되는 시간에 따라 식각되는 정도가 달라질 수 있고, 따라서, 접촉 방지층(CPL)의 측면(SLC)은 하면(BLC)에 대해 일정 각도(θ1) 기울어진 형상으로 형성될 수 있다. 또한, 접촉 방지층(CPL)의 하부 에지(BEC)는 제1 전극(121) 상에 위치하고, 접촉 방지층(CPL)의 상부 에지(UEC)는 화소 정의막(PDL)의 하면(BLP) 상에 위치하며, 접촉 방지층(CPL)의 하부 에지(BEC)는 접촉 방지층(CPL)의 상부 에지(UEC)보다 외측에 배치되도록 형성될 수 있다.
패턴화된 화소 정의막(PDL)을 식각 마스크로 하여, 접촉 방지층(CPL)을 패터닝함에 따라, 접촉 방지층(CPL)을 추가적으로 배치하더라도, 접촉 방지층(CPL)을 패터닝하는 별도의 마스크가 불필요하다. 즉, 하나의 마스크(MSK, 도 8 참조)를 이용하여 화소 정의막(PDL) 및 접촉 방지층(CPL)을 패터닝할 수 있고, 접촉 방지층(CPL)을 추가적으로 배치하더라도, 공정 수가 증가하지 않는다. 따라서, 접촉 방지층(CPL)을 추가적으로 배치하더라도, 공정 효율이 저하되는 것을 방지할 수 있으며, 공정 비용이 상승하는 것을 방지할 수 있다.
화소 정의막(PDL)을 패터닝한 후에 접촉 방지층(CPL)을 패터닝함에 따라, 제1 영역(R1)에서 화소 정의막용 물질층(PDLa)은 제1 전극(121) 상에 잔존하지 못할 수 있다. 화소 정의막(PDL)에 의해 노출된 접촉 방지층용 물질층(CPLa)의 일부분을 식각함에 따라, 화소 정의막(PDL)을 패터닝하는 과정에서 제1 영역(R1)의 제1 전극(121) 상에 잔존할 수 있는 화소 정의막용 물질층(PDLa)도 함께 제거할 수 있다. 따라서, 제1 영역(R1)에서 화소 정의막용 물질층(PDLa)은 대부분 제1 전극(121) 상에 잔존할 수 없으며, 상술한 바와 같이, 화소 정의막(PDL)과 제1 전극(121)은 접촉할 수 없다. 따라서, 암점의 발생을 보다 억제 또는 방지할 수 있으며, 표시 장치(1, 도 1 참조)의 신뢰성이 보다 향상될 수 있다.
아울러, 화소 정의막(PDL)을 패터닝한 후 제1 전극(121) 상에 잔존하는 화소 정의막(PDL)의 잔사를 제거하기 위한 추가적인 공정을 생략할 수 있어, 공정 효율이 향상될 수 있다.
이후, 화소 정의막(PDL) 상에 발광층(122), 제2 전극(123), 봉지층(116), 터치 부재(130), 블랙 매트릭스(140), 컬러 필터(161_R, 161_G, 161_B), 접착층(150) 및 제2 기판(102)를 형성하는 방법은 해당 분야에서 널리 알려진 사실로, 본 명세서에서는 이에 대한 설명을 생략한다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서, 이전에 이미 설명된 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명한다.
도 12는 다른 실시예에 따른 표시 장치의 단면도이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치(1_1)는 제1 전극(121) 하부에 서브 접촉 방지층(SCPL_1)을 더 포함한다는 점에서 도 4의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 표시 장치(1_1)는 제1 전극(121)과 화소 정의막(PDL) 사이에 배치되는 접촉 방지층(CPL)을 포함하고, 제1 전극(121)과 평탄화막(114) 사이에 배치되는 서브 접촉 방지층(SCPL_1)을 더 포함할 수 있다.
서브 접촉 방지층(SCPL_1)은 평탄화막(114) 상에 배치되고, 평탄화막(114)의 전 영역에 걸쳐 배치될 수 있다. 서브 접촉 방지층(SCPL_1)은 무기 물질을 포함할 수 있다. 이에 제한되는 것은 아니지만, 상기 무기 물질은 예를 들어, 질화 규소(SiNx) 또는 이산화 규소(SiO2) 등을 포함할 수 있다. 서브 접촉 방지층(SCPL_1)은 접촉 방지층(CPL)과 동일한 물질을 포함할 수 있다.
서브 접촉 방지층(SCPL_1)은 평탄화막(114)을 형성한 후, 평탄화막(114)의 전 영역에 걸쳐 형성될 수 있다. 서브 접촉 방지층(SCPL_1)이 더 배치되는 경우, 제1 전극(121)은 서브 접촉 방지층(SCPL_1)과 접촉 방지층용 물질층(CPLa, 도 7 참조)에 의해 캡핑(capping)될 수 있다. 즉, 제1 전극(121)은 서브 접촉 방지층(SCPL_1)과 접촉 방지층용 물질층(CPLa, 도 7 참조)에 의해 둘러싸일 수 있다. 이에 따라, 제1 전극(121)은 유기 물질을 포함하는 구성(평탄화막(114), 화소 정의막(PDL))과의 접촉이 완전히 차단될 수 있다.
이 경우에도, 제1 전극(121)과 화소 정의막(PDL) 사이에 배치되는 접촉 방지층(CPL)에 의해, 제1 전극(121)에서 발생할 수 있는 암점이 최소화될 수 있어 표시 장치(1_1)의 신뢰성이 향상될 수 있다. 아울러, 서브 접촉 방지층(SCPL_1)을 더 배치함에 따라, 접촉 방지층(CPL) 및 서브 접촉 방지층(SCPL_1)에 의해, 제1 전극(121)의 상면, 측면 및 하면이 모두 커버될 수 있어, 하부의 평탄화막(114)과 제1 전극(121)의 접촉을 방지할 수 있으며, 화소 수축(Pixel shrinkage)을 억제 또는 방지할 수 있어, 표시 장치(1_1)의 신뢰성이 보다 향상될 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 단면도 중 일부를 확대한 확대도이다.
도 13을 참조하면, 본 실시예에 따른 표시 장치(1_2)의 화소 정의막(PDL_2)의 측면(SLP_2)은 적어도 일부분이 라운드(round) 형상을 갖는다는 점에서 도 5의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 화소 정의막(PDL_2)의 측면(SLP_2)은 적어도 일부분이 라운드 형상을 가질 수 있다. 다시 말해서, 단면도상 화소 정의막(PDL_2)의 화소 정의막(PDL_2)은 적어도 일부분이 곡선을 포함할 수 있다.
화소 정의막(PDL_2)의 측면(SLP_2)과 화소 정의막(PDL_2)의 하면(BLP)이 만나는 부분에서 하부 에지(BEP)가 배치되되, 화소 정의막(PDL_2)의 측면(SLP_2)과 화소 정의막(PDL_2)의 상면(ULP)이 만나는 부분에서는 상부 에지(UEP, 도 5 참조)가 배치되지 않을 수 있다. 다시 말해서, 화소 정의막(PDL_2)의 측면(SLP_2)과 화소 정의막(PDL_2)의 상면(ULP)이 만나는 부분에서 화소 정의막(PDL_2)의 측면(SLP_2)은 곡선을 이룰 수 있다. 다만, 이에 제한되는 것은 아니고, 화소 정의막(PDL_2)의 측면(SLP_2)과 화소 정의막(PDL_2)의 상면(ULP)이 만나는 부분에서 화소 정의막(PDL_2)의 측면(SLP_2)은 곡선을 이루더라도, 상기 부분에서 상부 에지(UEP, 도 5 참조)가 배치될 수도 있다.
화소 정의막(PDL_2)의 측면(SLP_2)의 라운드 부분은 화소 정의막(PDL_2)을 패터닝하는 과정에서 형성될 수 있다. 화소 정의막용 물질층(PDLa, 도 8 및 도 9 참조)을 노광하는 과정에서, 빛의 일부는 다른 구성에서 반사되거나 굴절되어, 제2 영역(R2)에 배치된 화소 정의막용 물질층(PDLa, 도 8 및 도 9 참조) 일부에 입사될 수 있고, 이에 따라, 화소 정의막(PDL_2)의 측면(SLP_2)의 적어도 일부분은 라운드 형상으로 형성될 수 있다.
이 경우에도, 제1 전극(121)과 화소 정의막(PDL_2) 사이에 배치되는 접촉 방지층(CPL)에 의해, 제1 전극(121)에서 발생할 수 있는 암점이 최소화될 수 있어 표시 장치(1_2)의 신뢰성이 향상될 수 있다.
도 14는 또 다른 실시예에 따른 표시 장치의 단면도 중 일부를 확대한 확대도이다.
도 14를 참조하면, 본 실시예에 따른 표시 장치(1_3)의 화소 정의막(PDL)의 하부 에지(BEP)는 접촉 방지층(CPL_3)의 상부 에지(UEC)보다 외측으로 돌출된다는 점에서 도 5의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 접촉 방지층(CPL_3)의 상부 에지(UEC)는 화소 정의막(PDL)의 하면(BLP) 상에 배치되되, 화소 정의막(PDL)의 하부 에지(BEP)는 접촉 방지층(CPL_3)의 상부 에지(UEC)보다 외측으로 돌출될 수 있다. 즉, 접촉 방지층(CPL_3)의 상부 에지(UEC)과 화소 정의막(PDL)의 하부 에지(BEP)는 서로 일치하지 않을 수 있다.
화소 정의막(PDL)의 하부 에지(BEP)는 접촉 방지층(CPL_3)의 상부 에지(UEC)보다 외측으로 돌출되되, 접촉 방지층(CPL_3)의 하부 에지(BEC)은 화소 정의막(PDL)의 하부 에지(BEP)보다 외측으로 돌출될 수 있다. 화소 정의막(PDL)의 하부 에지(BEP)는 접촉 방지층(CPL_3)의 측면(SLC)와 중첩할 수 있다.
이 경우에도, 제1 전극(121)과 화소 정의막(PDL) 사이에 배치되는 접촉 방지층(CPL_3)에 의해, 제1 전극(121)에서 발생할 수 있는 암점이 최소화될 수 있어 표시 장치(1_3)의 신뢰성이 향상될 수 있다.
도 15는 또 다른 실시예에 따른 표시 장치의 단면도 중 일부를 확대한 확대도이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(1_4)의 접촉 방지층(CPL_4)의 측면(SLC_4)은 단면상 서로 다른 기울기를 갖는 복수의 영역을 포함한다는 점에서 도 5의 실시예와 차이가 있다.
구체적으로 설명하면, 본 실시예에 따른 접촉 방지층(CPL_4)의 측면(SLC_4)은 단면도상 서로 다른 기울기를 갖는 두 영역(SLC1, SLC2)을 포함할 수 있다. 접촉 방지층(CPL_4)의 측면(SLC_4)은 제1 측부(SLC1) 및 제2 측부(SLC2)를 포함할 수 있으며, 제1 측부(SLC1)는 접촉 방지층(CPL_4)의 하면(BLC) 및 제2 측부(SLC2)와 연결되며, 제2 측부(SLC2)는 접촉 방지층(CPL_4)의 상면(ULC) 및 제1 측부(SLC1)와 연결될 수 있다.
접촉 방지층(CPL_4)의 측면(SLC_4)은 제1 측부(SLC1)와 제2 측부(SLC2)가 만나는 부분에서 중간 에지(MEC_4)를 포함할 수 있다. 접촉 방지층(CPL_4)의 중간 에지(MEC_4)는 상부 에지(UEC)보다 외측으로 돌출되며, 하부 에지(BEC)는 중간 에지(MEC_4)보다 외측으로 돌출될 수 있다.
제1 측부(SLC1)와 접촉 방지층(CPL_4)의 하면(BLC)이 이루는 각도는 제2 측부(SLC2)의 연장선와 접촉 방지층(CPL_4)의 하면(BLC)이 이루는 각도보다 클 수 있으나, 이에 제한되지 않으며, 제2 측부(SLC2)의 연장선와 접촉 방지층(CPL_4)의 하면(BLC)이 이루는 각도가 제1 측부(SLC1)와 접촉 방지층(CPL_4)의 하면(BLC)이 이루는 각도보다 클 수도 있다.
도면상 접촉 방지층(CPL_4)의 측면(SLC_4)은 단면도상 서로 다른 기울기를 갖는 두 영역을 도시하였으나, 이에 제한되는 것은 아니고, 단면도상 서로 다른 기울기를 갖는 3개 이상의 영역을 포함할 수도 있다.
이 경우에도, 제1 전극(121)과 화소 정의막(PDL) 사이에 배치되는 접촉 방지층(CPL_3)에 의해, 제1 전극(121)에서 발생할 수 있는 암점이 최소화될 수 있어 표시 장치(1_4)의 신뢰성이 향상될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 PDL: 화소 정의막
10: 표시 패널 CPL: 접촉 방지층
101: 제1 기판 130: 터치 부재
111: 버퍼층 140: 블랙 매트릭스
112: 게이트 절연막 150: 접착층
113: 층간 절연막 161: 컬러 필터
114: 평탄화막
116: 봉지층

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 평탄화막;
    상기 평탄화막 상에 배치되며, 은(Ag)을 포함하는 제1 전극;
    상기 제1 전극 상에 배치되며, 광흡수 물질을 포함하고, 상면 및 상기 상면의 일단으로부터 연장된 측면을 포함하는 접촉 방지층; 및
    상기 접촉 방지층 상에 배치되며, 상기 접촉 방지층의 상기 상면과 대향하는 하면, 및 상기 하면의 일단으로부터 연장된 측면을 포함하는 화소 정의막을 포함하되,
    상기 제1 전극은 상기 화소 정의막과 중첩하는 제1 영역을 포함하고, 상기 접촉 방지층은 상기 제1 전극과 상기 화소 정의막 사이에서 상기 제1 영역과 중첩하는 제2 영역을 포함하고,
    상기 접촉 방지층의 상기 상면과 상기 측면이 만나는 제1 에지(edge)는 상기 화소 정의막의 상기 하면 상에 위치하는 표시 장치.
  2. 제1 항에 있어서,
    상기 접촉 방지층의 상기 제1 에지는 상기 화소 정의막의 상기 하면과 상기 측면이 만나는 제2 에지와 직접 접촉하는 표시 장치.
  3. 제2 항에 있어서,
    상기 접촉 방지층은 상기 접촉 방지층의 상기 상면의 반대면인 하면을 더 포함하고, 상기 화소 정의막은 상기 화소 정의막의 상기 하면의 반대면인 상면을 더 포함하되,
    상기 접촉 방지층의 상기 하면과 상기 측면이 만나는 제3 에지는 상기 접촉 방지층의 상기 제1 에지보다 외측으로 돌출되고,
    상기 화소 정의막의 상기 제2 측면은 상기 화소 정의막의 상기 상면과 상기 측면이 만나는 제4 에지보다 외측으로 돌출된 표시 장치.
  4. 제3 항에 있어서,
    상기 접촉 방지층의 상기 하면과 상기 측면이 이루는 각도는 상기 화소 정의막의 상기 하면과 상기 측면이 이루는 각도보다 작은 표시 장치.
  5. 제2 항에 있어서,
    상기 화소 정의막의 상기 측면은 적어도 일부분이 라운드(round) 형상인 표시 장치.
  6. 제5 항에 있어서,
    상기 화소 정의막의 상기 측면과 상기 상면이 만나는 부분에서 상기 화소 정의막의 상기 측면은 곡선인 표시 장치.
  7. 제1 항에 있어서,
    상기 접촉 방지층은 무기 물질을 포함하며, 상기 화소 정의막은 유기 물질을 더 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 평탄화막과 상기 제1 전극 사이에 배치되는 서브 접촉 방지층을 더 포함하되,
    상기 평탄화막은 유기 물질을 포함하고,
    상기 서브 접촉 방지층은 무기 물질을 포함하는 표시 장치.
  9. 제1 항에 있어서,
    상기 화소 정의막의 상기 하면과 상기 측면이 만나는 제2 에지는 상기 접촉 방지층의 상기 제1 에지보다 외측으로 돌출된 표시 장치.
  10. 제1 항에 있어서,
    평면상 상기 접촉 방지층과 상기 화소 정의막은 서로 동일한 패턴으로 형성되는 표시 장치.
  11. 제10 항에 있어서,
    상기 접촉 방지층의 측면과 상기 화소 정의막의 측면은 서로 정렬되고, 상기 화소 정의막의 전 영역은 상기 접촉 방지층과 중첩하는 표시 장치.
  12. 제10 항에 있어서,
    상기 접촉 방지층의 평면상 면적은 상기 화소 정의막의 평면상 면적보다 큰 표시 장치.
  13. 제1 항에 있어서,
    상기 접촉 방지층에 의해 정의되며 상기 제1 전극을 노출하는 제1 개구부, 상기 제1 개구부와 중첩하며 상기 화소 정의막에 의해 정의되는 제2 개구부, 상기 제1 개구부에 의해 노출되는 상기 제1 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 더 포함하고,
    상기 제1 개구부의 내벽은 상기 접촉 방지층의 측면으로 이루어지며, 상기 제2 개구부의 내벽은 상기 화소 정의막의 측면으로 이루어지고,
    상기 제1 개구부는 전 영역이 상기 제2 개구부와 중첩하는 표시 장치.
  14. 제1 전극이 배치된 기판을 준비하는 단계;
    상기 기판 상에 상기 제1 전극을 덮으며, 무기막, 및 광흡수 물질을 포함하는 유기막을 순차적으로 적층하는 단계; 및
    광 마스크를 이용하여, 상기 유기막 및 상기 무기막을 순차적으로 패터닝하여 상기 제1 전극의 적어도 일부를 노출하는 화소 정의막 및 접촉 방지층을 형성하는 단계를 포함하되,
    상기 제1 전극은 상기 화소 정의막과 중첩하는 제1 영역을 포함하고, 상기 접촉 방지층은 상기 제1 전극과 상기 화소 정의막 사이에서 상기 제1 영역과 중첩하는 제2 영역을 포함하는 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 화소 정의막 및 상기 접촉 방지층을 형성하는 단계는,
    상기 광 마스크를 이용하여, 상기 유기막을 노광 및 현상하는 단계, 및
    상기 노광 및 현상 단계 이후, 패턴화된 상기 화소 정의막을 이용하여 상기 무기막을 식각하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 무기막을 식각하는 단계는 건식 식각으로 진행되고,
    패턴화된 상기 접촉 방지층은 상기 화소 정의막과 평면상 동일한 패턴을 갖는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 기판을 준비하는 단계는 상기 기판과 상기 제1 전극 사이에 유기 물질을 포함하는 평탄화막, 및 무기 물질을 포함하는 서브 접촉 방지층을 순차적으로 형성하는 단계를 더 포함하고,
    상기 무기막이 패터닝되기 전에, 상기 제1 전극은 상기 서브 접촉 방지층과 상기 무기막에 의해 캡핑(capping)되는 표시 장치의 제조 방법.
  18. 제14 항에 있어서,
    상기 접촉 방지층의 상면과 측면이 만나는 제1 에지(edge)는 상기 접촉 방지층의 상기 상면과 대향하는 상기 화소 정의막의 상기 하면 상에 위치하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 접촉 방지층의 상기 제1 에지는 상기 화소 정의막의 상기 하면과 측면이 만나는 제2 에지와 직접 접촉하는 표시 장치의 제조 방법.
  20. 제18 항에 있어서,
    상기 화소 정의막의 상기 하면과 상기 측면이 만나는 제2 에지는 상기 접촉 방지층의 상기 제1 에지보다 외측으로 돌출된 표시 장치의 제조 방법.
KR1020200062357A 2020-05-25 2020-05-25 표시 장치 및 표시 장치의 제조 방법 KR20210145887A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200062357A KR20210145887A (ko) 2020-05-25 2020-05-25 표시 장치 및 표시 장치의 제조 방법
US17/144,676 US11678527B2 (en) 2020-05-25 2021-01-08 Display device and method of fabricating the same
CN202110520654.7A CN113725261A (zh) 2020-05-25 2021-05-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200062357A KR20210145887A (ko) 2020-05-25 2020-05-25 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210145887A true KR20210145887A (ko) 2021-12-03

Family

ID=78608377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200062357A KR20210145887A (ko) 2020-05-25 2020-05-25 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11678527B2 (ko)
KR (1) KR20210145887A (ko)
CN (1) CN113725261A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021006A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 有机发光二极管显示面板及其制备方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705264B2 (ja) * 2001-12-18 2005-10-12 セイコーエプソン株式会社 表示装置及び電子機器
KR100573134B1 (ko) 2004-02-26 2006-04-24 삼성에스디아이 주식회사 전계 발광 표시장치
KR20090110624A (ko) * 2008-04-18 2009-10-22 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101839930B1 (ko) * 2010-12-29 2018-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102038817B1 (ko) 2013-06-28 2019-11-01 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR102084400B1 (ko) 2013-08-30 2020-03-04 엘지디스플레이 주식회사 유기전계 발광장치 및 그 제조방법
KR102513535B1 (ko) 2018-03-14 2023-03-24 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102656492B1 (ko) * 2018-12-31 2024-04-09 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US20210367015A1 (en) 2021-11-25
CN113725261A (zh) 2021-11-30
US11678527B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
KR102480091B1 (ko) 디스플레이 장치
US11380875B2 (en) Display apparatus and method of manufacturing the same
US11232755B2 (en) Display substrate and manufacturing method therefor, and display device
WO2022052686A1 (zh) 显示面板、其制作方法及显示装置
EP3985648B1 (en) Display device
JP2008281615A (ja) 電気光学装置及びその製造方法、電子機器
KR20210099687A (ko) 표시 장치 및 이의 제조 방법
CN112768498B (zh) 一种显示基板及显示装置
CN112786812B (zh) 一种显示面板和显示装置
WO2024017343A1 (zh) 显示面板及其制作方法、显示装置
KR20210145887A (ko) 표시 장치 및 표시 장치의 제조 방법
CN210516727U (zh) 透明显示面板、显示装置及其显示面板
KR20220053075A (ko) 지문 센서, 지문 센서의 제조 방법, 및 지문 센서를 포함한 표시 장치
CN114497118A (zh) 显示基板及其制备方法、显示装置
CN114695419A (zh) 显示装置和拼接式显示装置
CN218831219U (zh) 显示装置
US20240047619A1 (en) Display device capable of adjusting a viewing angle and method of manufacturing the same
US20220093897A1 (en) Display device
CN217334096U (zh) 显示装置
TWI753788B (zh) 畫素結構
US20220131113A1 (en) Display device and method of manufacturing the display device
US20240099111A1 (en) Display substrate and method for manufacturing the same, display panel and display apparatus
WO2023205966A1 (zh) 显示装置、显示面板及其制造方法
US20240105881A1 (en) Display device
US20230165108A1 (en) Display panel and display device

Legal Events

Date Code Title Description
A201 Request for examination