TW416185B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW416185B
TW416185B TW088103841A TW88103841A TW416185B TW 416185 B TW416185 B TW 416185B TW 088103841 A TW088103841 A TW 088103841A TW 88103841 A TW88103841 A TW 88103841A TW 416185 B TW416185 B TW 416185B
Authority
TW
Taiwan
Prior art keywords
delay
signal
signals
semiconductor device
measure
Prior art date
Application number
TW088103841A
Other languages
English (en)
Inventor
Yasuo Yashiba
Takaharu Fujii
Toshichika Sakai
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW416185B publication Critical patent/TW416185B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

416185 A7 B7 經濟部智慧財產局員工消費合作杜印製 五、發明説明 ( ( ) 1 1 (發明之背景) 1 1 (發明之領域) 1 1 本 發 明 % m 於 半 導 體 裝 置 » 尤 其 是 關 於 能 配 整 輪 出 信 請 1 先 1 號 之 時 序 之 半 導 體 裝 置 〇 閱 讀 1 (已往技術之敘逑> 背 面 Ϊ I 之 1 困 刖 之 趨 勢 Η Ρ u(微 處 理 單 元 )或接至N PU之 邏 輯 電 路 之 意 ψ 1 I 時 鐘 速 率 年 年 增 加 〇 近 來 之 需 求 已 指 向 以 1C 0至 300ΜΪ 12 事 項 1 I 再 1 I 蓮 作 之 電 路 〇 這 種 情 形 必 須 産 生 具 有 3 至 1 0 η £ *之 時 鐘 m 填 穿 本 1 裝 衡 及 M PU根據此時鐘脈衝産生每顧信號。 更甚者, 在不 頁 1 I 久 之 將 來 預 期 此 時 鐘 速 率 將 會 更 高 〇 1 1 當 信 號 通 過 邏 輯 閘 時 信 號 之 傳 送 速 率 * 亦 即 遅 延 時 i I 間 俗 根 據 各 種 變 數 而 定 〇 逭 些 變 數 % 依 含 在 m 輯 閘 内 之 1 訂 電 晶 體 之 製 造 流 程 (亦即臨界電壓vt之變動或決定電晶 1 體 性 能 之 閘 長 度 ), II動能力, 連於負載之寄生電容, 1 | 運 轉 溫 度 或 蓮 轉 電 壓 而 定 〇 於 任 何 速 率 上 » 遲 延 畤 間 1 I 之 變 化 不 會 經 常 落 在 既 定 之 範 圍 内 » 當 理 延 時 間 變 動 不 1 1 定 時 半 導 體 由 於 資 料 不 被 正 確 地 保 持 或 m 輯 動 作 之 結 果 線 I 不 IE 確 而 不 能 正 確 地 運 作 〇 1 1 I 另 _- 方 面 i 來 白 半 導 體 裝 置 之 信 號 之 時 序 須 在 既 定 之 1 範 圍 内 % 此 既 定 之 範 圍 依 建 接 至 半 導 體 裝 置 之 週 邊 裝 > 置 而 定 C 亦 即 , 為 確 保 半 導 體 裝 置 (在電路板上之裝置) 1 1 間 之 運 作 9 從 一 値 半 導 體 裝 置 送 至 另 ___. m 半 導 體 裝 置 之 1 1 倍 號 需 存 在 — 段 期 間 俾 讓 該 信 號 能 確 實 地 被 另 一 半 導 髅 1 I 裝 置 接 牧 〇 另 外 * 參 考 信 號 3 應 滿 足 最 小 m 延 畤 間 及 最 大 1 1 1 1 1 1 木紙張尺度適用中國國家標举(CNS ) A4規格(210 X 297公釐) 416185 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( ) I I 涯 延 時 間 〇 I 1 如 果 倍 號 未 棋 足 與 上 述 之 遲 延 畤 間 有 關 之 條 件 且 從 半 1 1 導 體 裝 置 輸 出 之 信 號 之 變 化 早 於 參 考 信 號 時 必 須 接 收 該 請 1 I 信 號 之 外 半 導 體 裝 置 則 撕 法 擷 取 此 信 OJa m 9 結 果 接 收 的 先 閱 ijl 1 傜 隨 後 之 信 號 而 非 所 要 之 信 OJa m 〇 相 反 地 3 如 果 半 導 體 裝 北 | 之 1 置 輪 出 之 信 號 之 改 變 m 後 於 參 考 倍 號 時 另 外 之 半 導 體 裝 注 意 I I 置 無 法 擷 取 或 接 收 該 信 號 而 可 能 誤 收 到 要 接 牧 之 倍 既 之 事 項 1 1 再 1 I 前 —* 個 信 號 1 袭 在 這 種 情 況 下 1 製 造 者 在 出 貨 之 前 須 驗 證 毎 m 半 導 體 頁 1 I 之 输 出 倍 號 之 時 序 是 否 在 既 定 之 期 間 内 〇 當 然 希 能 避 免 1 1 大 量 之 不 良 品 之 産 生 侔 防 止 半 m 體 成 本 之 增 高 〇 特 別 是 1 I 最 近 時 鐘 速 率 之 増 加 勝 過 製 造 流 程 上 m 數 之 減 少 率 * 1 訂 因 此 不 易 建 置 旣 定 之 最 小 及 最 大 输 出 m 延 時 間 〇 1 慮 及 上 述 之 情 況 * 在 製 造 流 程 上 即 使 産 生 任 何 變 動 * 1 1 半 導 體 裝 置 必 須 設 計 得 能 使 半 導 體 之 遲 延 畤 間 落 在 既 定之 1 1 1 範 圍 内 這 酤 像 m 為 重 要 〇 例 如 » 當 半 導 體 裝 置 9 以 ΙΟΗΗζ 1 1 之 時 鐘 麻 衝 連 作 時 縱 使 在 時 牲 鐘 脈 衝 上 發 生 1 0 Π S 之 變 動 仍 線 I 不 會 産 生 問 題 〇 這 是 因 時 鐘 脯 衝 之 存 在 期 間 僳 等 於 10 0ns 1 1 之 故 〇 I > 相 反 地 9 當 半 導 體 裝 置 使 用 1 0 0 HHz 之 時 鐘 m 衝 時 若 遅 ί Γ j 延 時 間 之 變 化 達 1 0 η ε 時 則 會 産 生 不 正 確 之 蓮 作 « 此 因 傺 I I 遲 延 時 間 等 於 1 0 η ε 之 時 鐘 m 衝 期 間 之 故 〇 1 | 為 解 決 此 問 題 » 例 如 » 曰 本 專 利 申 請 公 報 第 平 9- 1 8 1580 1 | (亦卽181 580 / 1 99 7 ) 掲 示 4 種 改 良 電 路 之 組 態 來 控 制 m 1 1 1 1 1 1 本紙張尺度適用中國國家標率(CNS ) A4说格(2丨OX 297公釐) 416185 λτ Β7五、發明説明() 遅延 出使 澜半間間 成之 之涯罾選未 ,,時時 造本 接糎^:將出so值外延延 而成 聯在Η值SMg 。整之 # 0 串,bgs或|5定值調置 證果 作上 iii到3S拥延以裝 驗結 數置 之找Kf來遲定醴 於。 多裝 I 需當 器定設導 由間 有體 B 所及Iti試測值半 ,時 具導AH定,Ξ制以定之 證作 ,半之測路 Μ 之侧潮作 驗工 形於換藉電 Μ 貴外據蓮 行長 情用切時部DfeBB 之根速。執增 種使號統外 0 有置須高器前致 這被信条於閉須裝器定試之導 。僳制於置闋路體存測測貨 -體路控用設則電導暫霈之出雜 導電依使一時延半之當貴在複 半延有被之閛羥在内,棰-之 之遲設路閘延,接置是用者業 間之前電延遲是須裝别使甚作 時閑之延遲之但器體持須更貨 延延閘遲之用 試導。時 出 (請先閱讀背面之注意事項再填本頁) 經濟部智慧財產局員工消費合作社印製 於 溫證産所 間遲 同 Η 常驗到對 時之 相㈣ 在行直法 延壓 是 Μ 偽進内無 邂電 都έϊ,以室上 定高 非 ί 間度溫際 決及 並 PC時溫恆實 及溫 果 同之變在故 定高 結 Μ 相證改置, 測或 證 U 者驗若放試 下壓 驗SS時少。須測 境電 之3S當減證品能 環低· 因 出 證為驗産才 之及 5 得’驗,行或後。壓溫 I 内果與上進室度査電低 境結常業以溫溫檢高在 環之經作® 恆定或及品 證出非證電出穩證溫産 驗得並驗源進之驗高證 在上壓之電須定行在保 ,用電般變品既進偽能 。外使源一改産到品使不 加另際電於僅因達産縱也 增 實及 下,品有 , 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐} 416185 A7 B7 經濟部智慧財產局W工消費合作社印製 五、發明説明 (4 ) 1 1 延 時 間 之 正 確 性 〇 結 果 » 遲 延 時 間 範 圍 須 定 得 窄 > 導 致 1 1 降 低 産 品 之 良 品 率 0 1 1 相 反 地 9 如 果 降 低 産 品 之 評 價 基 準 以 提 昇 良 品 率 時 » 請 1 先 1 藉 窄 化 可 使 用 之 溫 度 範 圍 及 可 使 用 之 電 源 電 壓 範 圍 或 增 閱 讀 1 寛 可 接 受 之 遲 延 時 間 對 於 應 用 及 半 導 am 體 裝 置 之 可 使 用 背 I 之 1 環 境 則 需 加 予 限 制 〇 意 1 另 外 Μ m 定 在 半 導 體 裝 置 以 傳 統 之 方 式 組 裝 於 裝 置 事 項 1 I 再 | 後 之 遲 延 時 間 俥 改 變 半 m 體 裝 置 之 設 定 值 時 因 測 試 器 之 填 f 本 1 琛 計 無 法 接 到 某 呰 半 導 體 裝 置 或 因 探 針 之 寄 生 電 容 之 故 頁 I I PI 造 成 遲 延 時 間 之 錯 誤 〇 ί 1 (發明之摘要) 1 1 因 此 9 本 發 明 之 的 偽 提 供 -r. 種 慮 及 實 際 環 境 無 需 藉 1 訂 高 昂 之 測 試 器 m 定 遲 延 值 就 能 設 定 最 佳 遲 延 值 之 半 m 體 1 裝 置 〇 1 I 為 達 成 上 逑 巨 的 * 依 本 發 明 用 來 決 定 遲 延 時 間 之 半 導 1 1 體 裝 置 包 含 多 數 在 串 聯 連 接 之 遲 延 電 路 » 在 兩 相 鄰 之 遲 1 1 延 電 路 間 之 連 接 點 設 有 用 於 選 擇 多 數 參 考 遲 延 信 號 之 一 線 I 之 m 擇 措 施 及 用 於 根 據 選 出 之 參 考 遅 延 信 之 選 擇 性 1 1 地 決 定 遲 延 時 間 之 決 定 措 施 〇 1 1 外 9 依 本 發 明 > 用 於 藉 選 擇 從 多 數 作 串 聯 連 接 之 遅 } 延 電 路 之 連 接 點 産 生 之 多 數 參 考 遲 延 信 號 之 一 以 改 變 遲 I i 延 時 間 之 半 導 體 装 置 傺 包 含 用 於 在 第 1 時 序 a 第 2 時 序 1 1 産 生 信 號 之 參 考 脈 衝 信 號 産 生 措 施 該 第 1 時 序 和 第 2 1 ] 時 序 之 間 隔 相 等 於 既 定 遲 6 延 時 間 之 時 間 間 隔 用 於 * 1 ! 1 1 1 1 本紙張尺度適用中國國家標準{ CNS ) A4規格(210X297公嫠) 416185 A7 B7 經濟部智慧財產局員工消費合作社印挺 五、發明説明( r ) 1 ! U 第 2 時 序 t 比 較 在 第 1 時 序 時 産 生 之 信 號 並 通 過 m 延 1 1 電 路 而 生 成 之 多 數 參 考 羥 延 信 號 以 得 出 tb 較 之 結 果 之 遲 1 延 tb 較 措 施 用 於 根 據 遅 延 比 較 措 施 得 出 之 fcfc 較 結 果 以 請 1 1 選 擇 參 考 遲 延 倍 號 之 —- 俾 參 考 被 選 出 之 參 考 遲 延 佶 m 之 先 閱 1 I 讀 1 __. 決 定 涯 延 時 間 之 m 延 設 定 措 施 〇 背 t 1 之 ! 另 外 ♦ 依 本 發 明 9 用 於 Μ 選 擇 從 多 數 作 串 聯 建 接 之 m 注 意 延 電 路 之 連 接 點 産 生 之 多 數 之 參 考 m 延 信 號 之 一— 以 改 變 事 項 1 I 再 1 I 遲 延 時 間 之 半 導 體 裝 置 俗 包 含 用 於 在 第 1 時 序 及 第 2 畤 f 1 本 裝 序 産 生 信 號 之 參 考 m 衝 信 號 産 生 措 施 該 第 1 時 序 和 第 頁 1 2 畤 序 相 隔 之 時 間 間 隔 係 等 於 既 定 之 遲 延 畤 間 用 於 供 1 1 給 根 據 第 1 時 序 1 所 産 生 之 信 號 至 遲 延 電 路 俾 tb 較 遲 延 1 I 電 路 之 輪 出 和 第 2 時 序 之 遲 延 決 定 措 施 及 用 於 選 擇 根 1 1 據 遅 延 決 定 之 結 果 通 過 遅 延 電 路 之 多 數 之 參 考 遲 延 倍 號 1T 1 之 一 俾 産 生 被 選 定 之 信 號 之 遲 延 設 定 措 施 〇 1 I 另 外 9 依 本 發 明 » 用 於 選 擇 遲 延 時 間 及 事 先 採 用 多 數 1 1 之 遲 延 電 路 之 半 導 體 裝 置 傺 包 含 用 於 偵 m 根 據 通 過 毎 値 1 | 遲 延 電 路 之 參 考 m 衝 信 號 産 生 參 考 m 延 信 號 之 m 及 後 之 線 I 參 考 遲 延 信 號 之 運 延 時 間 俾 根 據 偵 测 結 果 産 生 參 考 m 延 1 1 信 號 之 一 之 遲 延 産 生 措 施 〇 1 | (圍式之簡單說明) ! 第 1 Imt 圖 係 示 出 本 發 明 之 第 1 實 例 之 半 導 醴 裝 置 之 遲 延 i 1 産 生 電 路 之 方 塊 圈 » 1 I 第 2 圖 你 示 出 第 1 画 所 示 之 遅 延 産 生 電 輅 之 時 序 圖 t I 1 I 第 3 圖 % 示 出 第 1 圖 所 示 7 之 參 考 m 衝 産 生 器 之 方 塊 藺; 1 1 1 1 ί ! 本紙張尺度適用中國國家標準(CNS ) A4規格(2【Ox 297公釐) 416185 A7 B7 經濟部智慧財產局員工消費合作社印數 五、發明説明 (^ ) 1 1 第 4 圏 供 示 出 第 3 圖 所 示 之 參 考 脈 衝 産 生 器 之 時 序 圖; 1 1 第 5 圖 傜 示 出 本 發 明 之 第 2 實 例 之 半 導 體 裝 置 之 運 延 1 I 産 生 電 路 之 方 塊 圖 請 1 | 第 6 圖 係 示 出 第 5 圖 之 參 考 眤 衝 産 生 器 之 方 塊 圏 先 閱 1 讀 1 第 7 圖 偽 示 出 第 δ 圖 之 遲 延 産 生 罨 路 之 時 序 匾 背 1 | 之 _ _ 第 8 圖 % 示 出 本 發 明 之 第 3 實 例 之 半 導 體 裝 置 之 邂 延 注 意 1 | 産 生 電 路 之 方 塊 圓 ; 及 事 項 1 | 再 1 1 第 9 圃 % 第 8 圖 之 m 延 産 生 電 路 之 時 序 _ 〇 I 裝 (良好實例之教逑) 頁 1 I (本發明之第1 實例) 1 1 下 面 將 參 者 附 國 説 明 本 發 明 之 第 1 實 例 〇 1 1 第 1 圖 示 出 本 發 明 之 第 1 實 例 之 半 導 體 裝 置 之 遲 延 産 1 1 訂 1 生 電 路 之 方 塊 圖 Ο 於 此 實 例 上 來 白 内 部 電 路 之 信 號 受 到 控 制 侔 相 較 於 標 準 信 號 在 既 定 之 遅 延 時 間 (以下稱 1 I 為 規 範 之 遲 延 時 間 Τ) 内 1 1 如 第 1 圖 所 示 裝 設 於 半 導 體 裝 置 之 遅 延 産 生 電 路 10偽 1 1 包 含 事 先 設 置 之 三 m 遲 延 電 路 1 1 a, 1 lb及 1 1 c , 參考脤 線 1 衝 産 生 器 12 , 正 反 器 1 3 四 傾 暫 存 器 1 4 a , 1 4b i 1 4 c及 1 1 1 4 d, 四傰選擇器1 5a, 15b, 1 5c, 及 1 5d, 四個設定開 { i 關 1 6 a , 1 6b, 1 6 c及1 6d , 一 傾 模 式 切 換 開 蘭 23 及 正 反 f 1 I 器 重 設 産 生 器 (F FB )2 4。 1 1 實 例 之 遲 延 産 生 電 路 1 fl傜 能 在 兩 種 楔 式 » 即 正 常 運 作 1 1 模 式 及 準 備 運 作 模 式 下 蓮 作 Q 於 準 備 運 作 模 式 時 t 設 定 1 遲 延 電 路 1 1 並 當 MP ϋ重設時, 一 8 或HPU输 出 準 備 命 令 時 則 输 1 1 1 1 i 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐} 416185 經濟部智蒽財產局§工消旁合作社印製 A7 B7 五、發明説明(?) 出既定遲延時間。於正常蓮作模式時,内部電路輪出之 佶號係經g延電路11供給以做為输出倍號,此時邂延電 路11傜被設定,並在HPU之重設期間及準備蓮作期間阑 者之後送出所需之遲延時間β 遲延産生電路10具有被供予模式信號mode之輪入端子 ,此模式信號H0DE具有兩個邏輯位準,並被送至切換開 關23及FF重設産生器24。遲延産生電路10當模式信號MODE 具有第2邏輯位準(以下,以” 0 "表示)時則執行準徧蓮作 而當模式信號MODE具有第1邏輯位準(以下,以"1'表示) 時則執行正常蓮作。 正反器重設産生器24當模式信號MODE之谨輯位準為”0" 時則産生” 之正反重設语號F FR E S E T達一既定時間。須 一提者,模式信拔Μ 0 D E當” 0 "存在幾十掴b s後則變成Μ _ ,而正反重設信號F F R E S Ε Τ在” 0"存在幾個n s後則變為"1 Η。 三值遲延電路11a, Ub及lie僳相互作串聯連接。遅延 時間係接鑲地被遲延電路lla, lib及lie加長。於準備 蓮作上,從參考脲衝産生器12供給之參考除衝偽送至遲 延電路lla之輪入端子,而從毎掴遲延電輅11a, lib,及 lie送出之脲衝之時序則受檢査。於正常蓮作上,從内部 電路(未圖示)來之倍號係被供給至遅延電路lla之輪入端 子。上述之信號或每餡遅延電路lla, lib及lie之信號 俗選擇性地被供給至外部電路。 參考脈衝産生器12,例如,在重設期間産生參考脲衝 信號C。參考脈衝倍號c之脲衝寬係對醮於要被羥延電路 -9 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 416185 A7 經濟部智慧財產局員工消費合作社印製 B7 五、發明説明(’) 11羥延之最大遲延時間。 四傾暫存器1 4 a , 1 4 b , 1 4 c及1 4 d皆由正反器構成。此四 鋇暫存器14a, 14b, 14c及14 d偽與參考臟衝信號c之下 降緣同步地動作以貯存參考遅延信號dl至d4e參考®延 信號dl傺在遲延電路11 a之前出現,而參考遲延信號d2 至cM則分別在羥延電路11a,lib及lie之後産生。分別 供給至暫存器14a, 14b, 14c及14d之參考脛延信號d1, d2, d3及d4各較參考腌衝信號c之上昇綠遲延一遯延時 間Ta, Tb, Tc及Tde毎傾暫存器14&至1以在參考脈衝信 號c之上昇绨畤分別舆每掴參考遲延倍號“至04比較俾 判別對應之遲延畤間Ta至Td是杏在既定值内及産生偵糊 信號bl至b4e 在四值選擇器15a至15d中,三儀灌擇器I5a,15b及15c 皆由NAN D閛構成,而遘擇器15 d則由倒反器構成》利用 分別貯存於暫存器Ha, 14b, 14c及14d内之偵潮信號bl ,b 2 , b 3及b 4,遘擇器1 5 a至1 5 d選擇在通過jg延電路U a 之前出現之信號通過羥延電路lla, 11 b或11 c後出現之 信號。辍蘸選出之信號*四偁設定開開Ha,16b, 16c 及16d之一闋閉,其它三掴開鼷則打開。設定開翻16a至 16d含有P-MOS電晶鑤並«釅第1邏輯位準"1”切諝,及 瓣應第2邏輯位準而導通。 選澤器15a,15b,15c及15 d能偵拥參考遲延信號並用來 根據偵拥倍號bl至b4從”1"變成之時機菝擇满足規範 並最接近規範之延遅信猇之參考遲延信號之一。結果, -10^ ---Γ--.----參------1T------^ (請先閱讀背面之注意事項再i>i.本頁) 本紙張尺度適用中國囡家揉準(^5)八4規格(210乂297公董) 416185 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (^ ) 1 1 根 據 偵 m 之 結 果 Μ 關上設 定 開關之 一則能設定谋足 規範 1 1 之 遲 延 時 間 〇 1 I 模 式 切 換 開 關 23傜用來 於 正常運 作模式或準備作 模式 請 1 時 供 給 信 號 至 正 反 器13。 説 明之模 式切換開關23具 有兩 先 閲 1 I 讀 I 組 〇 第 1 组 切 換 開 關偽當 正 常運作 模式時将正反器 1 3之 背 面 1 I 之 1 資 料 输 入 端 子 連 接 至内部 電 路(未圖示)之输出端子 S G, 注 思 1 | 而 在 準 備 蓮 作 模 式 時則接 上 電源電 壓V d d。電源電壓V d d 事 項 1 1 再 1 I 維 持 在 第 1 m 輯 位準H 1 〇 第2組切換開關當在正常 t 1 ά I 1 蓮 作 模 式 時 將 畤 鐘 倍號输 入 端子接 至内部電路(未圖示) 未 頁 s_> 之 輸 出 I CK , 而當準備蓮作模式時則接至參考醣衝産生 1 1 器 1 2 之 輸 出 c〇 1 1 正 反 器 13 其 係 與被供 給 至時鐘 信號端子之内部 時鐘 1 訂 信 號 I CK之上昇緣同步動作, 在正常運作模式時係保持 1 内 部 電 路 (未围示) 之輸出 信 號SG〇 另一方面,在準 備運 1 I 作 模 式 時 與 參 考 脈 衝倍號 C 之上昇 緣同步動作之正 反器 1 1 1 3則 保 持 電 源 電 壓 vdd之位準並输出具有遲延時間τ a及 1 1 白 正 反 器 13 之 輪 出端子 供 給之參 考運延信號d 1。 此參 線 I 考 m 延 倍 號 dl然 後 被送至 m 延電路 1 la,暫存器14a .及 1 1 設 定 開 關 16 a 〇 遲延電路1 1 a 對此接 收之參考遅延信 號dl 1 1 趕 延 一 饀 m 延 時 間 Tb後輪 出 具有遲 延時間(Ta + Tb)之參 1 ί 考 遲 延 倍 號 d2 〇 此 參考羥 延 信號d2然後被送至遲延 電路 1 1 1 1 b, 暫存器1 4 b及 設定開 關 1 6b„ 1 | 相 似 地 具 有 遲 延時間 (T a + T b + T c )之參考遲延信 號d3 1 I 係 從 遲 延 電 路 11 b被送至遲延電路1 1 c ,暫存器14c , 及 1 1 -1 1 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS )八4規格(210x297公釐) 416185 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明(P ) 設定開關16“另外,具有遲延時間(Ta + Tb + Tc + Td)之參 考遲延信號(H偽從遲延電路Uc被送至遲延電路lid,暫 存器14d,及設定開關16d。 鹤存器14a傜在參考脲衝信號c之下降綠時藉重設信 號(F F R E S E T )而處於初始狀態以保持遲延信號d 1及輸出 偵潮信號b U相似地,暫存器1 4 b傜在參考脈衝信號c之 下降緣時藉重設信號(F F R E S E T )初始化以保持遲延信號 d2及輸出偵測信號b2e暫存器14c俱在參考眤衝信號c之 下降緣時藉重設信號(FFRESET)初始化以保持遲延信號 d3及輸出偵測信號b3。暫存器14d偽在參考脲衝信號c之 下降緣時藉重設信號(FFRESET)初始化以保持遲延信號 d 4及輸出偵測信號b 4。 選擇器15a對偵測信號bl及偵剷信號b2之倒反執行HAND 之動作以輸出選擇信號e 1 β相似地,選擇器1 5 b對偵测 信號b 2及偵測信號b 3之倒反執行N A Ο之動作以輸出選擇 信號e 2 ^選擇器1 5 c對偵測測信號b 3及偵測信號b 4之倒 反執行KAND之動作以輸出選擇信號e3^選擇器15d對偵 測信號b 4執行倒反動作以輪出選擇信號e 4。 設定開關1 6 a具有被供予選擇信號e 1之閘,並控制是 否産生參考遅延信號dU相似地,設定開關16b具有被 供予選擇信號e2之閛,並控制是否産生參考遲延信號d2 。設定開關1 6 c饗應於被供給閘之選擇信號e 3以控制産生 參者遲延倍號d3e設定開關16d锺應於供給至閘之選擇 信號e 4以控制産生參考遲延信號d 4。 -12- — * Ί , 訂 ^ (請先閱讀背面之注意事項再填黑本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 416185 A7 B7 五、發明説明(U ) 於準備運作模式上,設定開關16a, 16b, 16c及16d。 (請先閱讀背面之注意事項再#<本頁) 俗根擄遘擇信號el至e4及供給至倒反器17之參考遲延倍 號d 1 , d 2 , d 3及d 4之一而被選定其中之一。於正常運作 棋式上,内部電路之佶號SG葆經設定開關16a, 16b, 16c 及16d之一供給至倒反器17,開關之信號係經輸出端子 18輸出以做為朝外輸出之遲延信號。 第2圖示出第1圖之遲延産生電路之時序表。下面將 參考第2匾敘述羥延電路内之趕延時間俗被限制在規範 之遲延時間T内之情形。 被供給至每偏暫存器14a, 14b, 14c及14d之參考脈衝 信號c之下降緣係與被供給至正反器13且脲衝寬操等於 規範之涯延時間T之參考眤衝信號c之上昇緣同步。參 考脈衝信號c能與電晶體之臨界值,閛長,電源電壓, 及蓮轉溫度等諸多搽件無關地具有所要之規範之羥延時 間T之眤衝寛,此皆因參考之昵街信號c係由參考脲衝 産生器12所産生之故。 遅延産生電路10能藉下逑之動作調整輸出羥延信號之 遲延時間,例如,當模式信號H0DE變成”0”,而MPU俗被 重設,或ΜΡϋ輪出準備命令。 經濟部智慧財產局員工消費合作社印製 當在時間t0之瞬間(第2匾之(a)), MPU輪出重設信號 ί, 及模式信號H0DE變成”0"時,模式切換開闢23則切換正 反器13之輸入。亦即,第1组模式切換開關將正反器13 之輪入端子連接至電源Vdd,而第2組模式切換開關則 -1 3- 本紙張尺度適用中國國家標準(CNS ) ( 210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明() 将正反器13之時鐘信號端子接至參考脈衝産生器12之輸 出。 另外,當模式信MODE變為”0"時正反器重設産生器24 則將正反器重設産生器24則將正反器重設佶號FFRESET 變成” 0 "(第2圖之(b ))。 當正反器重設倍號FFRESET變為_'G”時,暫存器14a, 14b, 14c及I4d則被初始化及將偵測信號bl至b4設定為 M 0 ”(第2圖之(h )至(k ))。結果,選擇信號e 1至e 4則分 別從選擇1 5 a至1 5 d輪出且皆為” 1 ”值(第2圖之(1)至(《〇 )。 藉此,打開設定開關16a至16d。 當信號變為” "後經數ns ,正反器重設倍號F F R E S E T則 再度被設定為_’厂’(第2圏之(b))e 當參考眤衝産生器12偵測出在時間tl瞬間正反器信號 F F R E S E T變成” 1 __時則生成"1 ”以做為參考睡衝信號c (第2 圖之(c))。 當參考眤衝佶號c變為"1”時,正反器13則舆參考脈 衝信號e之上舁緣同步地輪出H1M (第2圖之(d)),因正 反器13之輸入端子傺接至Vdd之故。此输出换為參考遲 延信號dl,此遲延信號dl在落後參考眤衝信號c之上昇 緣-遲延時間T a後上昇β參考遲延信號dl係經遲延電路 1 la, lib,及 11c傳播。 假設通過羥延電路lib之時間係比參考脈衝信號c之 腌衝寬短及通過遲延電路11 c之時間係比參考脈衝信號 -14- 本紙張尺度適用中國國家標準(CNS ) A4C格(210 X 297公釐) : . . 裝 訂 線 (請先閱讀背面之注意事項再穿\本頁) 416185 A7 B7 五、發明説明(β) (請先閱讀背面之注意事項再填襄本頁) C之除衝寬長。亦即,參考遲延信號dl之遲延時間以及 參考遅延信號d2之遲延時間(Ta + Tb)皆比所要之遲延時 間T短,而參考遲延時間d3之遲延時間(Ta + Tb + Tc)及參 考遲延時間d4之涯延時間(Ta + Tb + Tc + Td)皆比所要之遲 延時間長。下面將教述考慮上述情形之例<> 在參考遲延信號dl被供給至遲延電路Ua後經一遅延 時間Tb,遲延電路lla输出””以做為參考遅延信號d2e 參考遲延倍號d2之上昇偽tb參考脲衝信號c之上昇落後 一遲延時間(Ta + Tb)* 在參考臁衝信號c變成"1"後於络過所要之遲延時間 ,亦邸規範之遲延時間,後之瞬間t2,參考脈衝信號c 變成Η 0 ',(第2圈之(c ))。 每掴暫存器Ha, 14b, 14c及14d在參考IR街信號c之 下降緣時分別貯存參考羥延信號di,d2,以及04。於時 間T2瞬間I暫存器Ha, Hb, 14c及14d分別貯存”1'·, 及此係因參考羥延倍號dl及d2之值為_'1H ,而d3及d4之值為”〇"之故。結果,暫存器14a,Hb, 14(^14d分別输出"I,,,MH,”0”及”〇H之偵測信號bl, b 2 , b 3 及 b 4 (第 2 圖之(h )至 U ))。 經濟部智慧財產局員工消費合作社印製 當決定偵測信號bl至b4後,這些偵潮信號bl至b4則分 別被送至遘澤器15a〜15de 選擇器15a接收偵澜信號bl( = ΜΓ_)及偵潮倍號b2之倒 反值(=·’ 〇 ")並執行此兩倍號之N AN D運算後輸出__ 1 ”做為 -1 5- 本紙張尺度適用中國國家標準(CNS M4規格U丨0X297公釐) 經濟部智慧財產局8工消費合作社印製 416185 A7 B7 五、發明説明(4 ) 選擇信號el(第2圖之U))。 選擇器15b接收偵满信號b2( = ”1")及偵測信號b3之倒 反值(="0”)並執行比兩信號之H A N D蓮算後輪出H 0 "值之 選擇信號e2(第2圆之(1>)。 選澤器15c接收偵測信號b3( = ”0”)及偵測信號b4之倒 反值(=” 1 H > ,並執行此兩信號之N AN D運算後輪出” 1 ”值 之選擇信號e3<第2圖之<ι〇)β 選擇器15d接收偵測信號b4( = "0”)並倒反此信號後輪 出1 "值之選擇信號e 4 (第2圔之())。 設定開關16a, 16b, 16c及16 d分別接牧選擇信號el (=·‘ i , e 2 ( = " 0 " ) , e 3 ( = ” 1”)及 e 4 ( = _’ 1 ")後設定開 關16b關閉而其它三鹤開關16a, 16c及16d則打開。結果 ,設定開關16b被設定選擇通過遲延電路lla之參考埋延 信號d 2 〇 另外一方面,在時間t2瞬間後經一短時間,亦即參考 遲延信號d2被供給至遅延電路lib後經一遅延時間Tc後 遲延電路lib输出"1”值之參考羥延信號d3(第2圖之(f)) 。這裡,參考遅延信號d3之上昇緣相對於參考昵衝信 號c之上昇綠傷遅延-遲延時間(Ta + Tb + Tc)。另外,此 遲延時間係大於規範之遲延時間Τβ 相似地,在參考信號d3被供給至遲延電路lie後經一 遅延時間Td後遲延電路11(:_出"1"值之參考遲延信猇d4 (第2圖之(g))。這裡,參考遲延信號d4之上昇緣相對 _ 1 6 _ 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ^ 訂 線 (請先閲讀背面之注意事項再續丨本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明説明() 於參者臟街信號C之上昇緣像辖後一遲延時間(Ta + Tb +
Tc + T(〇。另外,此遲延時間(Ta + Tb + TC + Td)偽大於遲延 時間T。 結果,得知具有趕延時間小於規範之遯延時間τ且偽 最接近於規範之理延時間ΤS延信號d 2 β 當模式信號MODE在時間Τ3_間變為"1"(第2圖之(a)) 時棋式切換開開23則切換至正常運作模式。亦即*第1 組模式切換開額將正反器13之資料.輪入端子接至半導體 裝置之内部(未圖示>之输出SG。第2組模式切換開銪則 將正反器13之時鐘脈衝2输人端子接至半導龌裝置之内 部時鐘産生電路(未圖示)之輸出ICKe 當内部電路之輸出SG供給至正反器13及内部時鐘脈衝 ick上昇時正反器13則保持内部電路之輪msG。此输出 SG被邂延電路lla趕延-遲延時間((Ta + Tb)並經商閉之設 定開關16 b及倒反器I7做為输出涯延信號而被送至输出 端子。結果相較於參考脈衝佶號c之鼸衝寬(規範之瀝 延畤間T)可縮短被供給至輪出端子W之輪出遅延倍號之 遲延時間。 如上述,_偵澍遅延産生電路10從參考脈衝信號c産 生之參考羥延信號在通過遲延電輅之前澜定之理延時間 及通過遲延電路之後,拥定之遲延時間兩者可設定遲延 時間至所要之值,並根據判定之結果可输出在參考羥延 佶號通過羥延電路前及後産生之信號之一。 第3圓詳示第1圚之參考脲衝産生器12之方塊圖。第 -17- 本紙張尺度適用中國國家標率(CNS > A4規格(2丨0X297公釐) ------------裝------訂------線 (請先間讀背面之注意事項再填V:本頁) 416185 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (4 ) 1 1 3 圖 所 示 之 参考脈衝産生器12包括振盪器1 0 1 ,遲延電 1 ! 路 10 2 , 計數器〇 3,比較器1 0 4 , 暫存 器10 5及SR正 反器 1 1 1 0 G〇 請 1 先 1 振 m 器 1 0 1産生脈衝寬遠小於規 範之 遲延 時 間T之時 聞 1 鐘 昵 衝 go 此時時鐘脈衝g係被輸 出至 計時 器 1 0 3 〇 背 Φ 1 1 之 1 遲 延 電 路 102遲延正反器之重設 fe號 FFRESET並遲 出被 注 意 1 i 遲 延 之 重 設 信號被遲延之重設 信號 f使 SR正反器106 事 項 1 I 再 I 變 為 設 定 狀 態及重設計數器1 0 3。 填 η 本 1 裝 計 數 器 1 0 3饗應被遲延之重設信 號f 重設 其 本身之計 頁 1 I 數 m t 接 著 計數來自振盪器1 0 1之 時鐘 脈衝 go 計數 值像 1 1 被 供 給 至 bb 較器104。 1 I 比 較 器 10 4比較計數器1 EJ 3之計數值與貯存在暫存 器105 1 訂 内 之 值 〇 當 兩值一致時比較器1 〇 4 則輸 出一 致 倍號i 並 1 將 信 號 i 供 給至S R正反器1 0 6之重 設端 子。 1 | 暫 存 器 1 0 5設定一值。此值傺藉 規範 之遲 延 時間T 被 1 J 振 盪 器 1 0 3之時鐘眤衝之週期除後 得出 者。 相 反地, 規範 1 1 之 羥 延 時 間 T可藉更換設定於暂存器1 05内 之 值而被改 線 I 變 〇 1 1 I SR正 反 器 106係被遲延電路102之輸出設定並輸出 1 M 1 Γ m 〇 及 被 比 較器104之輸出重設而 輸出 u 0” 值。 SR正 反器 1 10 β之輪出係用做為參考脈衝信號 C。輸出之期間顯 示對 1 1 應 於 規 範 遲 延時間T之” Γ'值。 1 1 第 4 圖 示 出第3圖之参考腕衝産生器之時序 下面 t I 將 參 照 第 4 _説明第3圖之參考脈衝産生器β 這裡 。假 1 1 _ 1 8 _ 1 1 1 i 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(π ) 定在暫存器1 〇 5内存有值6 ”。 當正反器重設信號FFRESET在時間tO瞬間變”0”(第2圏 (a))時倍號則受遅延電路102之遲延而自遲延電路102輪 出一輸出之重設信號信號f(第4圓之(b))。 當被遲延之重設信號f在時間11之瞬間上异為"1 "(第 4圖之(b)>時SR正反器106則被設定而參考酕衝信號c之 值則變為”厂_ (第4圖之(f ) >。 另外,當被遅延之重設信號f在畤間tl瞬間上昇為 M 1 H (第4圏之(b ))時計數器1 0 3則被初始化以設定計數 值”〇”並開始計數振盪器101之時鐘脲衝(第4圏之(d)) 。計數器103每當時鐘眤衝g之值為"Γ'時則避昇計數, 結果,計數值h被逐一遞昇,如"0 "到” 1”,__ 1 "到"2 ”等 持缠遞昇。 當計數器103之計數值h在t2瞬間變為”6"時比較器104 則偵潮出計數值像與暫存器1〇5( "6")之值一致而輪出一 致佶號i (第4圖之(e))e當一致信號i之值為”1"時SH 正度器106則重設,而SR正反器106之输出,亦即參考据 衝信號c ,則變為"ϋ "(第4圈之(f > ) β 如上述,藉持缠地計數振盪101所産生之不受溫度及 電源電匯之變化之影塑之時鏡艉衝g,能産生具有規範 之羥延時間T之參考眤衝信號c。 (本發明之第2實例) 下商将說明本發明之第2實例之遅延産生電路。 第5圈示出本發明之第2實例之半導體裝置之遲延産 -19- I------.----裝------訂------線 (請先閱讀背面之注意事項再填為本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) 416185 經濟部智慧財產局員工消費合作社印製 A7 B7____五、發明説明(ιί?) 生電路之方塊圖《於此實例上,來自内部電路之信號俗 被控制侔相較於參考信號其之遲延時間换大於所要之遲 延時間(以下稱為規範之遲延時間T)»舆第1實例者相 同之方塊僳用相同之數宇及符號表示,其説明則省略》 如第5圖所示,設置於半導體裝置内之«延産生電路 20包含事先裝好之三辐遲延電路,lla,llb及llc,一 偏參考胨衝産生器12,一餡正反器13,四屑暫存器i4e ,14f, 14g及 I4h·四館選擇器 15e, I5f,15g及 I5h· 四雇設定開闋1 6 a , 1 6 b,1 6 c及1 6 d,一 ti模式切換開鼷 23及一傾正反器重設暫存器24。 參考脈衝産生器12,例如,在重設期間输出兩«參考 脈衝倍號阑锢參考眤衝信號之間隔僳對_於要被邂 延電路1 1遲延之最小遲延時間(規範之遲延時間TU 本發明之第2實例之參考脈衝産生器12包含一健Η乘 法器111,一梅計數器112,比較器113和115,暫存器114 和1 16 ,及一宿OR閘1 17。 Μ乘法器111藉由例如PLL將内部時鐘脈衝ICK乘上 傜為正整數)而産生具有H倍於藉ΜΡϋ振盪之内部畤鐘脯 衝1C Κ之頻率之畤鐘脈衝時鐘脈衝g之脈衝寬你遠小 於規範之羥延時間Τβ Μ乘法器111之输出g傜被供給至 計數器1 1 2。 計數器112饗應於正反器之重設倍號FFRESET重設其本 身之計數值,接著計數來自Μ乘法器111之時鐘販衝g, 計數值h傜被供給至比較器113及115。 -20- (請先閱讀背面之注意事項再璜本頁) 本纸張;1度適用中國國家樣準(匸阳>八4規格<210父297公釐) 4^6185 A7 B7 五、發明説明(、?) 比較器113比較計數器112之計數值與貯存在暫存器114 内之值。當此兩值一致時比較器113則輸出一致信號1至 (請先閱讀背面之注意事項再填寫本頁) 0 R閛1 1 7。0 R閘1 1 7則根據一致信號1輪出第1參考脈衝 if?號-j 〇 相似地,比較器1】5比較計數器112之計數值與貯存於 截存器1 1 G内之值。當此兩值一致時比較器11 5則輪出一 致信號ϋ至〇 R閛11 7。0 R閘1 1 7根據此一致信號輸出第 2參考脈衝信號j。 暫存器114偽設定一自計數器112之重設時機到第1參 考眤衝信號j之輪出時機之時間期間《第1參考脈衝信 號j和第2參考膈衝信號j間之時間間隔偽對應於規範 之遲延時間T。規範之遲延時間T能藉更換供給至暫存器 1 1 4及1 1 6之值而改變。 第C圖示出第5圖之参考脈衝産生器之時序表。下面 將參照第6 _説明第5圖所示之參考脈衝産生器。這裡 ,假定值"G "俗存在暫存器1 1 4内及值” 1 1 ”傜存在暫存器 1 1 6内。 經濟部智慧財產局員工消費合作杜印製 當在t, (1瞬間正庋器之重設信號F F R ε S E T變成” 0 ’’(第6圖 之(a ))時計時器U 2則被初始化而將計數值歸” (Τ,及開 始計數Μ乘法器111之時鐘眤衝g(第6圖之(b), U))。 計數器η 2每當時鐘脈衝g之值變H 1”時則遞昇結果,計 數值h係以” 0 "到” K , n厂’到” 2 ”等之方式持缠遞昇。 當計數器U 2之計數值h在t 1瞬間逹到” 6 ”時比較器1 1 3 則偵測出計數值與暫存器1 Η Γ 6 )之值一致而输出一致 -21-本纸張尺度逋用中國國家標準(CNS ) Α4规格(210X297公嫠) A7 B7 4!6185 Λ、發明説明(Μ) 信號1(第6阖之d)e瘡應於此一致倍號1, OR閘117則輪 出第1參考脲衝信號j(第6國之(f>)〇 當計數器1 1 2之計數值在t 2瞬間逹到H 11 "時比較器1 1 5 埘偵测出計數值偽與暫存器11 Μ " 11")之值一致而輪出 —致信號(第6圖之U)),接著,此一致信號Β被送至 〇R閛117,進而自OR閘117輸出第2參考脈衝信號 如上述,具有等於第1及第2參考脈衝信號j之時間 間隔之規範之遲延時間T之參考_衡信號j能輅Η乘法 器111對内部時鐘脈衝IC Κ乘上Μ及計數器112計數自Η 乘法器輪出之時鐘臃衝g而産生。須一提者,内部時鐘 釅衝ICK偽不受溫度或罨源電壓之變化之影播。 另外,計數器U2可在正反器之重設信號之上昇緣畤 被初始化以産生第1參考眤衝信號而非利用比較器113 及暫存器U4。 再回到第5圖,其示出四饀暫存器14e,14f, 14g及 14h皆含有正反器。此四挺暫存器l4e,14f,14S及14h 傜與第1及第2參考脲衝信號ά同步地進行參考遲延信 號dl至d4之貯存。參考遲延信號dl僳在遲延電路11a之 前出現,而參考遲延信號d2至d4則是分別在通過涯延電 路lla,Ub及11c之後才産生》 分別被送至暂存器14e, 14f, 14g及14h之參考遲延信 號<Π, d2, da及d4柑較於第1參考厮衡信號j俱分別含 有遲延時間 T a,T a + T b,T a + T b + T c,及 T a + T b + T c + T d。每 -22- 本紙張尺度適用中國國家標準(CNS)A4規格(2丨0 χ 297公釐) I---^--.----裝------訂------線 (請先閱讀背面之注^^項再瑣I本頁) 經濟部智慧財產局員工消費合作社印製 416185 at B7 五、發明説明(/) 個暫存器1“至14hl:b較每锢參考遅延信號dl至d4與第2 參考眤衝倍號j之上昇緣俥判定對應之遲延時間Ta,
Ta + Tb, Ta + Tb + Tc,及Ta + Tb + Tc + Td是否在既定值内,進 而産生偵潮bl至b4e 四饀選擇器I5e, 15f, 15g及15h皆由KAND蘭構成。利 用分別貯存於暫存器14e, 14f, 14g及14h内之偵澜信號 bl,b2, 1)3及b4,每鹤選擇器15e, 15f, I5g及15h選擇 在通過羥延電路11 a前或通過遅延電路11a, lib或lie後 得出之信號之一俾闢閉四個選擇開關16a, i6b, 16c及 16d之一及打開另外之三磨選擇開關·每徤設定開鼸16a 〜16d皆含有P-HOS電晶體,每倍P-MOS電晶體你礬應邏 輯儐” 1 "而導通及轡應逋輯值” "而切斷。 模式切換開關23係用來在正常運作樓式或準備運作模 式時選擇性地供給倍號至正反器13。說明之模式切換開 關23具有兩組之切換開關。第一組切換開關偻當正常蓮 作模式時將正反器13之資料輪入端子連接至内部電路( 未圖示)之輪出SG。及在準備蓮作楔式畤則接至雷源電 壓Vdde這裡,電療電壓Vdd傺維持在第1逸輯位準·*ι” 。第2組切換開闋當在正常運作棋式時將時鐘信號輪入 端子接至内部電路(未_示)之输出ICK,而當準備理作 模式時則接至參考脈衝産生器12之輪出 正反器13,其葆與被供給至時鏡信號端之内部時鐘信 號ICK之上昇線同步動作,在正常蓮作模式時係保持内 部電路(未_示>之輪出信號SGe另一方面 在準備運作 -23- 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ297公釐) -----I — a— II-裝-- ί請先閲讀背面之注意ί項再填寅本頁) 訂 線 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 4ΐβ1δ5 Α7
Ss---Β7 —_ 五、發明説明(〆) 模式時與參考脈衡信號C之上昇綠間步動作之正反器13 則保持電源電壓Vdd之位準並输出具有遲延畤間?a及係 自正反器13之输出端子β供給之參考遲延信號die此參 考遲延信號dl然後被送至遲延電路11a,暫存器14e,及 設定開商16ae這裡,遲延時間Ta係依第1參考脈衝信 號j之上昇緣之時機而被供給。 涯延電路Ua另對被接收之參考遲延信號dl遲延-屋 延時簡Tb,並輸出具有遲延時間(Ta + Tb)之參考羥延信 號<!2。此參考羥延信號d2然後被供給至1延電路nb, 暫存器14f,及設定開豳16b。 相似地,具有遲延時間(Ta + Tb + Te)之參考遲延時間d3 係從遲延電路lib被送至g延電路Uc,暫存器Mg及設 定開開16ce S外,具有遲延時間(Ta + Tb + Tc + Td)之參考 遲延信號d4偽從遲延電路11c被送至g延罨路lid,暫存 器14h,及設定開關16de 暫存器14 e傜在參考脈衝信號j之下降鎳畤藉重設信 號(FFRESET)而處於初始狀態以保持遅延信號dl及輸出 偵糊信號bl。相似地暫存器14f僳在參考脲衝信號;I之 下降綠畤藉重設信號(FFRESET)初始化以保持遲延信號 d2及輸出偵測信號bZo暫存器14g傷在參考脈衝信號j之 下降緣時藉重設信號(FFRESET)初始化以保持遲延倍號 d3及輪出偵潮信號b3。暫存器14h俗在參考贓衝信號;}之 下降緣時藉重設信號(FFRESET)初始化以保持遲延信號 d4及輸出偵測信號b4。 -2 4 ~ 本紙張尺度遙用中國國家標準(CNS > A4規格(210X297公釐) ,, ,, 裝 訂 線 (請先閱讀背面之注意事項再填f 4頁) 經濟部智慧財產局員工消費合作社印製 416185 A7 B7五、發明説明(4 ) 選擇器1 5 e對偵測信號b 1及偵测信號b 2之倒反執行N A N D 之動作以_出選擇信號k 1 β相似地,選擇器1 5 f對偵测 信號b 2及偵测信號b 3之倒反執行N A N !)之動作以輸出選擇 信號k 2 選擇器1 5 g對偵測信號b 3及偵測信號b 4之倒反 執行N A N I)之動作以輸出選擇信號k 3。選擇器1 5 h對模式 信號Η 0 D Ιΐ及倒反之偵測信號b 1執行(i A N D之動作以輸出選 擇信號k 4。如果在準備蓮作模式上輸出端子1 8之值被容 許改變時可取掉選擇器15h而將暫存器14e之輸出直接接 到設定開關16a内之閘。 設定開關a具有被供予選擇信號k4之閛並控制是否 産生參考遲延信號dU相似地,設定開關16b具有被供 予莲擇信號k 1之閘並控制是杏産生參考遲延信號d 2 ^設 定開關1 6 c具有被供予選擇信號k 2之閘並控制是否産生 黎考遲延信號d3。設定開關t6d具有被供予選擇信號k3 之閘並控制是否産生參考遲延信號d 4。 於準備蓮作模式上,設定開關16a, 16b, 16c及16d傜 根據選擇信號kl至k4及供給至倒反器]7之參考遲延信號 dl, d2, d3及d4之一而被選定其中之一。於正常蓮作模 式上,内部電路之信號S6偽經設定開關16a, 16b, 16c 及16d之一供給至倒反器17,開關之輸出傜經輪出端子 1 8輸出以做為朝外輸出之遲延信號。 第7圖示出第5画之遲延産生電路之時序表c。下面 將參照第7圖敘P遲延電路内之遲延時間係被限制在規 範之遲延時間T内之倩形。 -25- 1 n I IT I —r I n έτ _ n - I I _ T I _ I n _ ^ -¾.-5 勒 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(〇灿)八4^格(2丨0父297公釐> 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明説明(w) 被供給至每個暫存器14e, 14f, 14g及14h之參考眤衝 信號j之上舁緣,偽與被供給至正反器U &脈衝寛等於 規範之踁延時間T之參考脈衝信號j之上昇綠同步。第 1及第2参考眤衝信號j之時間間隔使其能等於所要之 規範之時間T ,眈皆因第1及第2參考脈衝信號j能與 電晶髏之臨界值,閘長,電源電壓,及蓮轉溫度等諸多 條件無關地被産生之故。亦卽,因第1及第2脈衝信號 j偽由参考_衝産生器1 2産生之故。 遲延産生[^路20能Μ下述之動作諝整輸出遲延信號之 遲延時間> 例如,當模式信號MOi)E變成”0'而HPU被重 設,或MPU輸出華備命令。 常在時間tG之瞬間(第7圖之(a) ), KPI]輪出重設信號 及模式倍號Μ (Η! E變成Η [Γ時模式切換開關2 3則切換正反 器1 3之輪入。亦卽,第1紐模式切換開關將正反器1 3之 輸入端子連接至電源V d d,而第2組模式切換開關則將 正反器3之時鐘信號輸入端子c接至參考脈衝産生器12 之輸出。 另外,當模式信號Μ 0 1) E變為"(T時正反器重設産生器 2 4則將産生器車設信號F F R E S Ε Τ變成"0 Η (第7圖2 { b ))。 當TK反器重設信號F P R E S Ε T變為” 0”時暫存器1 4 e , 1 4 f ,1 4 g及1 4 h則被初始化®將偵測信號b 1至b 4設定為0” (第7圖之(h )至(k ))。結果,選擇倍號k 1至k 4則分別從 選擇器1 5 e牵1 5 h輸出Μ皆為” 值(第7 _之U )至(in)) ,進而設定開關]6a牵16(1挎打開。 本紙張尺度適用中國國家標準(CNS > A4規格(2[0X297公釐) --------------襄------iT------# (請先閱讀背面之注意事項再填寫本頁) 416185 A7 --___ 五、發明説明( 當信號曼為,,ο,,後經數n s ,正反器重設信號F F R E S E T刖 再度被設定為"丨,,(第7園之(b))e 當參考暇衡産生器12偵_出在畤間tl瞬間正反器信號 PFRESET變咦"1”時則生成,_1"以做為參考昵衝倍號j (第 7圖之(c))。於本實例裡參考脈衝信號j之脲衝寬係 遠小於規範之遲延時間T,此遲延時間T具有足夠保持 正反器13或鸷存器14之動作之脲衝寬。 當參考腺衝信號j變為"1··時正反器13接收Vdd之值並 與第1參考Hg衝信號j同步地輸出"1··值(第7圉之(d)> ,因正反器13之輪入端子D偽接至Vdd之故。此输出傜 為參考遲延儈號dl,此遲延信號dl在落後第1參考脈衡 信號j之上昇一遲延時間Ta後上昇。參考遲延dl僳經遲 延電路11a, 傳播。 假設通過理延電路lib之時間係比參考脲衝信號之 呢衝寬短及通過遲延電路11c之時間係比參考皤衝信號 j之腌衝寬長。亦印參考遲延信號dl之g延時間T a及參 考遲延信號d2之遲延時間(Ta + Tb)皆比所要之遲延時間 T短,而參考羥延信號d3之羥延時間(Ta + Tb + Tc)及參考 羥延時間(3U之遲延時間(及Ta + Tb + Tc + Td>皆比所要之遲 延時間T長。下面將敘逑上述情形之例。 在參考遲延信號dl被供給至趕延電路11 a後經一遲延 時間Tb,遲延電路na輸出’,1,,以做為參考遲延信號d2e 參考羥延信號d2之上昇係比參考_衝信號j之上昇落後 一 S 延畤間(Ta + Tb)e -27- 本紙張尺度適用中國國家標準(CNS > Α4规格(210Χ297公釐) (請先閱讀背面之注$項再填寫本I) -裝·
-1T 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(4 )
第1蓉考脈衝信號j亦被供給至暫存器1“至14h,但 此時因蠢考遲延倍號d 1至d 4之俏為π 0”,故縱使接收到 餐考遲延信號dl至d 4 ,輸出之信號b 1至b 4仍保持為” (T 在時間T2,第2參考脈衝信號j變成(第7圖之(c)) 。第2參考脈衝信號j亦被供給至正Μ器,但在此瞬間 ,因正反器1 3之資料輸入端子D仍保持為”厂’,故正反器 1 3 ( d U之輸出為"1 "。 赞存器14e, 14g及14h在第2參考脈衝信號j之 下降緣時分別貯存參考信號, d 2 , d 3及d 4 於時間T 2 瞬間,锊存器1 4 e, 1 4 f, 1 4 g及1 4 h分別貯存” Γ' , 11 Γ\ Μ 0”及μ ηπ,此係因參考遲延信號dl及d 2之值為” 1 Μ ,而 d3及(Η之值為"ίΤ之故。結果,暫存器14e, 14f, ]4g及 1 4 l·!分別輸出"1 ”, ” (T及"0”之偵測信號b 1 , b 2 , 1)3及b4(第7鬪之(h)至(t〇)。 當以上述方式決定偵測信號b 1至b 4後,這些偵測信號 bl至b4則分別被送至選擇器I5e, I5f, 15g及15h。 選擇器1 5 e輸出"1 H值做為選擇信號k 1 (第7圖之(η)), 因選擇器1 5 e接收偵測信號bl ( = ” Γ’)及偵測信號b 2 (二” Γ‘)之倒反值,並對比兩倍號執行N A N 1)蓮算之故。 選擇器1 5 f輪出"Π”值做為選擇信號k 2 (第7 _之(1 )) ,因選擇器1 5 f接牧偵測信號b 2 ( = ” 1 >及偵制信號b 3 (=” (T )之倒反值(=” Γ')並對此兩信號執行N A N 1Γ運算之 故。 選擇器1 5 g輸出”厂'值做為選擇信號3 (第7圖之(m}) -28- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) ----r-------^------1T------線 (讀先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 416185 Μ Β7五、發明説明(>7 ) ,因選擇器I5g接收偵測倍號b3(="G”)及偵拥信號b4 (="0 ”)之倒反值,並對此兩信號執行N A8 D蓮算之故。 選澤器I5h輪出"I"值做為選擇信號k4(第7圖之U)) ,因選擇器I5h接收偵測信號b4( = ”0")及偵拥信號bl (=” 1 H )之倒反值,並對此兩信號執行N A N D蓮算之故。 因設定開阕16a, 16b, 16c及16d分別接收選擇信號 k 1 ( = " 1 ' ),k 2 ( = M H ),k 3 ( =,. 0 "),及 k 4 ( = π 1 ,故 選擇開關1 6 c關閉,而其它三艇開關則打開《結果,設 定開蘭16c被設定以選擇通過遲延電路11 a之參考遲延信 號d30 另一方面,在時間T2後經一短時間,亦邸,在參考遅 延信號d2被供給至遲延電路Ub後經一遲延時間Tc,遲 延電路U6輪出"1"做為參考遲延信號d3(第7園之(f>) 。這裡,參考遲延信號d3之上昇線傜比第1參考脈衝信 號;)之上昇緣落後一遲延時閒(Ta + Tb+Te)。另外,醑延 時間(Ta + Tb + Tc)僳比規範之遲延時間T長α 相似地,在參考遲延信號d3被供給至遲延電路Uc後 經一遲延時間Td, S延電路Uc输出"1"做為參考遲延信 號d4(第7圖之(g))。這裡,參考羥延信號d4之上昇緣 係比第1參考脲衝信號j之上昇緣落後一遲延時間(Ta + Tb + Tc + TdU S外,遅延時間(Ta + Tb + Tc + Td)係比規範之 羥延時間T長。 結果,可知遲延時間比規範之遲延時間T長且最接近 規範之羥延時間T之倍號偽為參考g延信號d3e -29- {請先閲讀背面之注意事項再填穿本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (> i ) 1 1 當 模 式 信 號 MODE 在 時間 Τ 3瞬間 變為” 1 ”(第 7 圖 之U)) 1 1 時 模 式 切 換 開 開2 3則 切換 至正常 運作模 式〇 亦 即 ,第1 1 [ 組 棋 式 切 換 開 關將正 反器 13之資 料輪入 端子 接 至 半導體 請 1 I 裝 置 之 内 部 (未圖示> 之輪 出SG。 第2組 模式 切 換 開關則 先 閱 讀 1 j 將 正 反 器 13 之 時鐘輪 入端 子接至 内部電 路之 時 鐘 産生電 背 1 I 之 1 路 (未画示) 之 輸出1C K0 注 意 1 I 當 内 部 電 路 之输出 Sim 給至正 反器1 3及内 部 時 鐘麻衝 華 項 1 I 再 1 I ICK上昇時正反器13則保持内部電輅之輪出SG。 此輸出 瑱 % 裝 1 | SG被 遲 延 電 路 1 1 a及 1 lb遅 延-遲延時間(Ta + T b + T c )並經 本 關 閉 之 設 定 開 關16c及倒反器17做為輪出g延信號而被 I 1 送 至 輪 出 端 子 。結果 ,能 m m tit ΊΐΚ 給至輪 出端 子 18之輪出 1 j 羥 延 信 號 侔 使 遅延信 號可 比第1 及第2 參考 限 衝 信號j 1 訂 之 m 衝 間 隔 長 (規範之遲延信號τ )及可最接近於腯衝寬。 1 如 上 述 藉 偵測遅 延産 生電路 10從參 考脲 衝 信 號j産 1 I 生 之 參 考 遲 延 倍號在 通過 遲延電 路之前 澜定 之 遲 延時間 1 I I 及 通 過 遲 延 電 路之後 阇定 之遲延 時間兩 者可 設 定 遲延時 1 1 間 至 所 要 之 值 ,並根 據判 定之結 果可輸 出在 參 考 遲延信 線 1 彌 通 過 m 延 電 路前及 後産 生之信 號之一 〇 1 1 (本發明之第3 實例) ί 1 第 8 圖 示 出 本發明 之第 3實例 之半導 體裝 置 之 遲延産 1 f 生 電 路 之 方 塊 圖。如 第8 圖所示 ,供給 至半 導 體 裝置之 1 1 遲 延 産 生 電 路 30俗構 Μ成 賴饋返 供給至 四傾 暫 存 器14a 1 1 > 14b, 4 c 及 14d之輪出端子之輪出遅延信號以判定因負 1 1 載 電 容 CAP所産生之遲延時間。於此實例上, 來自内部電 1 1 -30- 1 1 1 1 本紙張尺度適用中國國家樣隼(CNS > A4B ( 210X297公釐) 經濟部智慧財產局員工消費合作社印製 416185 a7 B7五、發明説明(巧) 路之信號藉與參考信號比較而被控制不超過所需之規範 之遲延時間T。 如第8 _所示,設置於半導_裝置内之遲延産生電路 3〇包栝事先裝奸之三個遲延電路11a, lib及Uc, —摘 參考脈衝産生器〗2,一個ΤΗ反器U,四個鹤存器1 4 a, 14b, 14 c 及 14(1,四痼選擇器 15i, 15j, 15k 及 151,四 個設定開關1 6 a , i fi b , 1 6 c及i 6 d,一値緩衝器17 ,具有 負載電容CAP之輪出端子18,四個N0R閘19a, 19b, 19c 及19d,四個取樣開關21a, 21b,21c及21d,一個計數 器22, —摘模式切換開闊23,及一艏正反器重設産生器 21與第1實例者相同之方塊圖傺用第1實例之數字, 符號表示,該方塊_之説明則省略。 木實例之參考脈衝産生器産生黎考藤衝信號此 參考眤衝信號c傺對應於暫存器1 4之數4 ”,而參考膈 衝信號c之脈衝寛則對應於規範之遲延時間T。 緩衝器t 7之輸入像接至設定開關1 6 a至1 6 d之洩極,而 緩衝器丨7之輸出則接至取樣開關2 1 a之源楝。 毎値槧存器14a, 14b, 14c及14d皆由一値正反器形成 。暫存器1 4 a , 1 4 b , 1 4 c及1 4 d之輸入D分別接至取樣開 關 2la, 21b, 21c及 21d。暫存器 14a, 14b, 14c及 14d係 與》考脈衝倍號c之下降緣同步地貯存來自對瞎之取樣 開關2 1 a至2 1 d之輪出信號。 計數器2 2偽在準備蓮作模式時被正g器之信號F F O S E T 初始化而將計數值設定為” 〇 0 0 (3 n。同時,計數器2 2每當 -3 1 - ---;---Μ----^------1Τ------i (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) 416185 j 、 ΓΙ 經濟部智慧財產局員工消费合作社印製 A7 _______ B7 ___ 發明説明(μ ) 黎考腯衝信號C之值為"1 ”時則遞舁計數,結果,依序 輪出計數值 ’,0 0 0】”” 〇 1 〇",,' 〇 1 0 0 "及 ” 1 D 0 0 ”。這裡, 計數俏之最大位數傜對應於端子之輪出(3 ),而計數值 之取小位數係對應於端子之輸出(0 ) 0 另外,於m常運作模式時,計數器2 2則輸出” 0 G 0 0 M之 俏。 N0R閛19a至I9d各有一傾輸入端子偽接至計數器22之 輪出端子(〇 )至(3)。另一値輸入端子則各接至選擇器1 5 i 至15k之輪出。NOR閛19a至19d之输出各接至設定開關 Ua牵lCd之閘楝及取樣開關21a至21d之閛棰β每個取樣 開閼2 1 a至2 1 (i皆含有一艏p H 0 S電晶體,當閘極被供予” 〇” 憤之信號時則導通,反之則切斷β NOR閘9a至lf)d供給選擇器15i至15〗之輸出e丨至e4以 分別做為攘擇信號e 6至e 9。 在準備運作模式時,NOR閛至19d供給計數器22之 輪出至設定開關lfia至16d及取樣開關2]a至21de例如, 當計數器22之輪出為"0001”時N0R閛]9 a之輸出e6變為”0” ,而N0R閘19b至19d之輸出e7至e9則變為"厂’。因此,設 定開關1 6 a及取樣開關2 1 a導通,而其它之開闋則切斷。 賴此,參考遲延信號dl經設定開闋16 a,緩衝器Π ,及 取樣開關21a被供給至暫存器14a之輪入此時,受到 負載電容CAP之影響之遲延時間Ta能被取樣,因這個由電 線等生成之負載電容CAP偽經輪出端子18而接至緩衡器 1 7之故β —3 2 _ ---i---«----裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標牟(CNS ) A4規格(210X297公釐) 416185 a? B7 五、發明説明(v) 經濟部智慧財產局員工消費合作杜印製 相似地,當訃數器2 2之輪出傜” Ο (Η 0"畤,開關1 6 b及 2 1 b闋閉而參者遲延信號(1 2刖被供給至暫存器1 4 b。當計 數器22之輪出為"〇1〇〇"時,開關16c及21c關閉而參考遲 延信號d3則被供給至暫存器14c。當計數器22之輸出係 u 1. Ο α 0 ”時,開關1 6 d及2 1 d關閉而參考遲延信號d 4則被供 給至暫存器14(1。 分別屬未通過遲延電辂lla之參考遲延信號dl及通過 遲延電路Ua, lib及1U之參考羥延信號d2, d3及d4偽 分別經設定開關16a至16 d,緩衝器17及取樣開關21a至 2 1 d而被供給至暫存器1 4 a至1 4 d。因此,分別被供給至 暫存器14a, 14b,14c及14d之參考遅延信號d5,d6, d7 及d 8相較於®考脈衝c之上昇緣,分別落後τ a + «,T a + Tb+α , Ta+Tb+Tc+α ,及 Ta+Tb+Tc+Td+α。這裡 a 镍為 經設定開關16a至16d,緩衝器17,及取樣開關21 a至21 d 所産生之遲延值。 每個暫存器】4 a至14d判定對應之遲延時間Ta+or,Ta + T b + α , T a + T b + T c + «,及 T a + T b + T c + T d + or ,與參考脈衝 信號c比較,偽在既定範圍内並分別産生信號b 1至b 4 β 於本實例上,在參考脈衝信號c之上昇绨上昇緣時藉擷 取哲存器之輸入1)判定每値遅延信號d5至d8在規範之遲 延時間T逝去之前到達 選擇器I5i至15k苒包含具有三個輪入之AND閘。選擇 器15丨包含具有兩傾輪入之^{)閘。模式信號H0DE偽被供 給至每傾選擇器15 i至151。於準備運作模式時,因模式 -33- (請先閱讀背面之注意事項再填寫本頁) ΐτ 本紙張尺度適用中國國家標率(CNS)A4規格(210X297公釐) A7 416185 B7 _ 五、發明説明(p) 倍號Μ Ο ί) E之值為” 0 ",故選擇器1 5 i至1 5 1之输出變為11 〇 ’'。 於正常蓮作模式時若模式信號HODE之值為時選擇 器1 5 i至1 5】則根據貯存在暫存1 4 a至1 4 d内之判定倍號b 1 至b4輪出攘擇信號俾選擇未通過遲延電路11 a之前及通 過遲延電路11a, nh及ilc後之信號之一β選擇器15i至 1 5丨之輪出之一變成” 1 ",其餘則變為"〇 ”。這呰輪出接 著被NOR閛19a至19d倒反,進而設定開關16a, 16b, 16c 及1 δ d之一被關閉,其它則被打開。 皙存器1 4 a偽被重設信號(F F R E S E T >初始化,在本賁例 上,而産生"1 ”之值。另外,暫存器1 4 a在第1個參考脈 衝信號c之下降緣時保持參考遲延彳s號並输出偵搜』 信猇bl。這裡,參考遲延信號d5俗藉參考遲延信號dl通 過設定開關IGa,缓衝器17,及取樣開籣21a而得出。 相似地,暫存器14b偽被重設信號(FFRESET)初始化, 而在第2參考腯衝信號c之下降緣畤保持蓼考遲延倍號 d 6 ,並输出偵測信號b 2。此時,第2參考鼯衝倍號c偽 被供給至暫存器14a, 14c及14d,但因取樣開關2la, 21c 及係打開之故,第2參考脈衝信號c之上舁緣之前的 狀態能保持不變。 相似地,暫存器1 4 c傜被重設倍號(F F R E S E T )初始化而 在第3参考脈衝信號c之下降緣時保持参考遲延信號d? ,並輪出偵测信號b 3。暫存1 4 d傜被重設信號(F F R E S E 1:) 初始化而在第4参考酕衝信號C之下降緣時保持參考信 號d 8 ,並輪出偵澜信號b 4。 -34- 本紙張尺度適用中國國家標隼{ CNS ) A4規格(2丨0X297公釐) (錆先閲讀背面之注意事項再填容本頁) -裝· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 416185 A7 __ 五、發明説明(w) 選擇器15i對模式信號MODE,偵測信號bl及偵銪信號 b2之倒反信號執行ah D運算以輪出選擇信號el。相似地 ,選擇器15j對模式信號H0DE,偵拥信號b2及偵捆信號 b3之倒反信號執行AND蓮算以输出選澤信號e2〇遘擇器 15k對模式信號MODE,偵測信號Μ及偵測信號b4之倒反 信號執行AND蓮算以输出摆擇信號e3e選擇器151對模式 信號MODE及偵測信號b4執行AND蓮算以输出選揮倍號e4e 設定開商16a控制選澤信號e6輪入至蘭及輪出遲延信 號dl。相似地,設定開關16b控制選擇倍號e7輪入至閘 及輸出參者遲延信號(12ο選擇開商16c控制遘澤信號e8 輸人至閘及輪出參考遲延信號d3»蘧擇開開16 d控制選 擇信號e9輪入至閛及输出參考遲延倍號d4e 於準備運作模式上,設定開商16a,16b,16c及16d 之一偽根據選擇信號e6及e9而被遘定,藉此將參考遲延 信铖dl,d2, d3及(!4供給至倒反器17。倒反器I1?之輪出 係藉取樣開關21 a至21 d之一被供給至暫存器“a至14de 於正常蓮作模式上,内部電路之信號SG傜經正反器Η (及羥延電路11)及設定開開16a, 16b, 16c及I6d之一而 被供給至倒反器17,接箸倒反器U之輸出則經输出端子 18朝外供給輪出遲延信號。 第9圖示出第8園之遘延産生電路之時序表•如第9 圖所示,供給至輸出端子18之g延電路之遅延時間你要 被限制在規範之涯延時間T之下。 -35- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) -----------^------^---------^ (請先閲讀背面之注意事項再填窝本頁) 蛵濟部智慧財產局員工消費合作杜印製 A7 —____ ____£7_________ 發明説明(々4 ) 供給至每摘暫存器l4a, lAb,Uc及1以之參考腕銜信 號c之下降緣係與供給至正反器13之參考脑衝信號c之 上昇緣同步,並使其脈衝寬等於規範之羥延信號7。參 考職衝信號c具有與電晶髏之臨界值*閛長,電源甯® 及薄轉溫度等之情況無蘭之所需規範之遲延時間T之脈 衝寬,此因參考脲衝信號c像由參考眤衝産生器12産生 $故。 羥延産生電路30能藉下述之動作調整输出遲延信號之 韙延時間。例如,當模式信號MODE變成’ΡΗ«被棄 設,或ΜΡϋ輪出準備命令。 當在時間tlO之瞬間(第9圖之U)),ΜΡϋ_ώ重設信 號及模式信號MODE變成時棋式切換開關23則切換正 反器13之輸入。亦卽,第1紐模式切換開關將正反器13 之輸入端連接至電源Vdd,而第2组模式切換開關則將 正反器13之時鐘信號端子c接至參考脈衝産生器12之输 出β
另外,當模式倍號MODE變為"〇',時正反器重設産生器 24則將正反器重設信號FFRESET變成(第9圖之(b))D 當正反器重設倍號FFRESET變為時暫存器14a,14b ,Uc及14d則被初始化及將偵測信號bl至b4設定為Π(Γ (第9圖之(i))至(1))β計數器22亦被初始化進而輸出 "〇〇〇〇.、 從選擇器i5i至151輪出之選擇信號el至e4係為(第 9圏之()至(η}),因在tlO時模式信號MODE係為"〇M。 -36- 本紙張尺度適用申國國家橾隼(CNS ) Μ規格(210 X 297公釐) ------.---*----製------訂------線----· 請先閱讀背面之注##·項再填、考本頁} Α7 Β7 416185 五、發明説明(<) 另外,因計數器22之输出傺"0〇〇()",故設定開關163至 16(1及取樣開關21&至214皆打開》 當信號變為1,,後經數nS,正反器重設信號FFRESET則 再度被設定為"Γ’(第9圈之(b))。
當參考眤衝産生器12偵拥出在時間1:11稱間正反器信 號FPRESET變成"1"時則生成”1”以做為第1參考脈衝信 號c(第9圖之(c)U 當第1參考昵衝信號c轉為"丨”時,正反器13則與第 1參考脯衝信號c之上昇同步地格出"i"(第9圖之(e)) ,因正反器13之輪入端子僳接至Vdd之故β此输出俗為 在落後第1參考昵衝(:之上昇一瘦延時間之瞬間上昇之 參考遲延信號dle參考遅延信號dl係經遲延電路Ha, 11 b及11 c傳播。 另一方面,計數器22當笫1參考皤衝信號c受為”1” 時則遞昇計數值而輪出,,〇001”(第9圖之(d))e當計數 器22之輪出端子(〇)之值為"厂時N0R閘13a之輪出e6則變 成"0,'(第9圖之(n)),進而設定開關16a及取樣開顔21a 關閉。另外,設定開翮161)至16(}及取樣開商21b至21<^則 打開,此因NOR閘19b至19d之輪出e7至e9係Hlw之故(第9 圖之(ffl ), ( )。 具有遲延時間Ta之參考遅延信號dl偽經設定開翻l6a, 緩衝器17,及取樣開两21la而被供給至暫存器14a以做為 參考遲延倍號d5e當參考遲延信號dl通過設定開翻16a, 缓衝器17,及取樣開闢21a後其涯延時間則為Τ〇«β -37- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ---U---,----^------1Τ------^ (請先閲讀背面之注意事項再填跨本頁) 經濟部智慧財產局員工消費合作社印製 五、發明説明(4) 因此,信號<J5在遲延時間Ta+a瞬間上昇。 當第1參者眤衝信號C在tl2瞬間變成時,暫存器 U a則與第1參考麻衝信號C之下降緣同步地接收參考 遲延倍號並输出"1”以做為偵潮倍號bl(第9圔之(i))° 此時,第1參考鼷衝信號c傷被供給至暫存器Ha,14e 及14d,但是,因取樣開期21b至21d偽打開,故暂存器 14b至14d之输出b2至b4未改變。 當第1參考脈衝信號c變為,’〇,,(第9画之(C))時正反 器13則重設,屬於正反器13之输出之參考遅延信號dl則 變成Μ〇η,此信號dl係通過S延電路Ha, lib及ilc傳播。 當第2參考艉衝信號c在tl3瞬間變為”1"時正反器13 則與第2參考脤衝信號e之上昇緣同步地供給"1"’因 正反器13之鑰入端子像接至Vdd之故。正反器13之输出 你供給至遲延電路11a。在接收參考羥延信號dl後經一 遲延時間Tb後羥延電輅11 a産生H1H值之信號以做為參考 邂延信號d2^參考遲延信號d2係落後於第2參者腺衝信 號c之上昇緣一(Ta + Tb)之遲延時間才上舁。 經濟部智慧財產局員工消費合作社印製 當第2參考脈衝信號c變成"1"畤計數器22朗鏟拜計 數值1進而輪出”〇〇1〇__ (第9國之(d))e當計數器22之 输出端子(1)之值為11 1"時NOR蘭19b之输出e7則變為”〇,, (第9圖之(η)),進而設定開闢lSb及取樣開阕21b則鞠 閉》B外,因N0R閘19a, 19c及19d之输出e6,e8及69皆 為"1'故設定開商16a, 16c及16d和取樣開開21a, 2le *38* 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 416185 A7 B7 五、發明説明(巧) 及2 1 d皆打開(第9圖之(n ) >。 具有遲延時間(Ta + Tb)之參考遲延信號d2係經設定開 關Ifib,緩衝器17,及取樣開鼷21b而被供給至暫存器14b 以做為_考遲延信號d6。信號d2通過設定開關16b,緩 衝器17,及取樣開闋21b會産生一遲延時間故參考 遲延信號d 6之遲延時間為(T a + T b + « ) β因此,信號d 6傜 在遲延(Ta + Tb + α )時間後上昇。 假設通過遲延電路lib及緩衝器17,所花的時間偽小 於第1參考脈衝信號c之脈衝寬,亦卽,規範之遲延時 間T,及通過遲延電路11c及緩衝器17之時間係大於第1 參考脈衝信號c之脈衝寬。換言之,參考遲延信號d5之 遲延時間(Ta+ίϊ )及參考遲延信號d6之遲延時間(Ta + Tb + )各小於規範之遲延時間T,而參考遲延信號d7之遲延 時間(T a + T b + T c + « )及參考遲延信號d 8之遲延時間(T a +
Tb + Tc + Td+α )各大於規範之遲延時間T。下面將敘逑這種 情形之例》 當第2参考脲衝信號c在時間t 1 4瞬間變成"厂’後經一 規範之時間T時第2參考脈衝倍號c則變為” (T (第9圖 之(c ) ) 0 暫存器14b在第2參考脈衝信號c之下降緣時貯存參 考®延信號d 6。因參考遲延信號d 6在t 1 4時係” 1"值(第9 圖之(Π),故暫存器14b貯存”1”以做為偵測信號b2(第9 鼷之(j β 當第3參考脈衝信號c在時間t i 5瞬間轉為” 1 κ時正反 -3 9 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----r--..---装------ir------0 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 五、發明説明(^ ) 1經 313路後 第器電入 與反延輸 則正遲dl 13因經號 器,出信 A7 B7 C 至 號接 信子 衝端 脈入 考輸 參之 遲 至 給 供 被 而
步 同 緣 d之電 >±dd延 之 V 故路 正 路 電 延 遅 後 C T + b τ >rv 間 時 延 遲 = 延産 之 b 給 3 考 1 經濟部智慧財產局員工消費合作社印製 生” 1 "以做為參考遲延信號d 3 參考遲延倍號d 3偽在第3 參考昵衝信號c之上舁後經一遲延時間(Ta + Tb + Tc)後上 舁。 計時器22當第3參者脈衝信號c變成"1”時則遞舁計 數值1以輪出”0100"(第9圖之(d))。當計數器22之輸 出端子(2 )之值為” 1 ”時N 0 R閘1 9 c之输出e 8則變成” 0”(第 9圖之(η)),而設定開關16c及取樣開阕21c則關閉。另 外,因fJOR閘19a, 19b及19d之输出e6, e7及e9皆為”1” 之故,設定開關16a, 16b及16d及取樣開闋21a, 21b及 2 1 d皆打開(第9圔之(ffl ), ( n ))。 具有趕延時間(Ta + Tb + Tc)之參考遲延信號d3偽經設定 開關16c,緩衝器17,及取樣開關21c而被供給至暫存器 He以做為參考羥延信號d7。因倍號d3通過設定開阕16b ,緩衝器17,及取樣開關21b會産生一羥延時間α,故 參考遲延信號(Π之遲延時間為(Ta + Tb + Tc+α )。因此, 信號d7偽在遲延(Ta + Tb + Tc+α )時間後上舁^ 當第3參考脲衝信號c在時間tl6瞬間變成”1”後經一 規範之時間T時第3參考眤衝信號C則變為,,(T (第9 _ 之(c))。 暫存器14c在第3參考脈衝信號c之下降绨時貯存參 -4 0- ----:---Γ---裝------訂------線 (請先聞讀背面之注^^項再填寫才頁) 本紙張尺度適用中國國家標準(CNS >八4規格(210X297公釐) A7 B7 416185 五、發明説明(衫) 考遲延倍號(17。因參考遲延信號d7在t 14時尚未到逹暫 存器1 4 c (第9圔之(g )),故暫存器i 4 c貯存’M)"做為偵测 倍號b3(第S圓之U))。 相似地,在時間1 8時,暫存器1 4 d貯存” Q"做為偵_信 號b4 (第3圖之U ))。
俟偵測信號bl至b4以上逑之方式決定後偵測信號bl至 偵潮信號b 1至b 4刖被分別供給至選擇1 5 i至1 5 U 於時間t 1 9時,當模式信號K 0 D E變為” 1”以進入正常蓮 作模式時計數器2 2則被初始化,進而輪出"G 0 0 0 "之值。 另外,每個選擇器15i至151之輸人偽被供予”1»以做為 模式信號Μ 0 D E。 選擇器]5i對偵測信號bl( = ”厂1)及偵測信號b2( = ”1”) 之倒反信號(=” 〇”)執行A N D蓮算以輸出” (T做為選擇信 號e 1。因此,N 0 R閘1 9 a之輸出e 6偽為” 1”(第3圖之U ) ) β 選擇器1 5 j對偵測信號b 2 ( = ” 1 ")及偵測信號b 3 ( = ” 0”) 之倒反信號(=” 1 ")執行AN D蓮算以輸出H 1 H做為選擇信 號e2。因此,N0R閘13b之輸出e7俗為ΗΓ’(第9圆之(η))β 選擇器1 5 k對偵測信號b 3 ( = " (Τ )及偵測信號b 4 ( = _’ 0 ” 之倒反信號(=π 1 ”)執行A N D運算以輸出” 0"做為選擇信 號e 3。因此,N 0 ϋ閛1 9 c之輸出e 8為” 1”(第9圖之(η ))。 選擇器1 5 1因被供予偵測信號b 4 ( = ” (Τ ),故輸出” 0 ” 以做為還擇信號e 4。因此,N 0 R閘1 9 d之輸出e 9傜為” Γ' (第9圖之(η))。 因設定開闋16a, 16b, 16c及16 d分別接收選擇信號 -4 1 - 本紙張尺度適用中國國家標準(CNS ) ( 2丨0 X 297公釐) --------,---^------IX------^ (請先閲讀背面之注意事項再填寫灰頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 416185 A7 A7 B7 五、發明説明(4«?) e 1 ( = " 1H ),e 2 ( =,,〇 H) , e 3 ( = ” 1 ',),及 e 4 ( = - i ), 故設定開關16b鼷閉,而其它三®開鞠16a, 16c及16d則 打開。結果,設定開關16 b被設定以選擇己通過遲延電 路Ua之參考遲延信號d2e 從上述可知具有小於及最接近規範之遲延時間T之 遲延時間之信號僳決定為褰考遲延倍號d2。 當模式信號《 〇 D E在時間11 9時變為"Γ,時(第g圖之(a )) ,模式切換開關23刖被切換至正常薄作模式。亦即,第 1組模式切換開關将正反器13之資料输入端子接至半導 體裝置之内部電路(未圖示)之輪出SG。第2組棋式切換 開關将正反器13之時鐘信號输人端子接至半導體裝置之 内部時鐘信號産生甭路(未圓示)之输出ICK。 當内部電路之输出SG被供給至正反器13及内部時鐘信 號ICK上昇時正反器13則保持内部電路之輪出36。此輪 出SG被遲延電路遲延- (Ta + Tb)之時間,然後經蘭閉之設 定開關16b及倒反器17而被供給至輪出端子18以做為輪 出遲延信號。結果,能提供被供給至輸出端子18之输出 信號一不超過規範之遲延時間T之遲延時間。 如上述,藉涯延産生電路30根據第1至第4參考遲延 信號c所産生之參考遲延信號,Μ藉糊定參考遲延信號 通過遲延電路之前及後之遲延時間,及計及媛衝器17或 負載電容CAP所造成遲延時間,及輪出在未通 '過遲延® 輅前出現之信號及通過遲延電路後出現之信號之一而能 將遲延畤間設定於所需之值 -4 2 _ 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐} ----------1¾.------ΐτ------0 (請先閱讀背面之注意事項再填本页) 416185 a? B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ') 1 1 I 如 此 本 發 明 之 半 導 體 裝 置 % 偵 m 参 考 遲 延 信 號 之 1 ! I m 延 羥 延 時 間 , 該 參 考 遲 延 信 號 根 據 參 考 脈 衝 信 號 C 1 1 而 抽 俄 産 生 及在信號通過遲延電路之前及後被計算並被輸 /、 讀 先 1 1 出 其 中 之 一 以 做 為 參 考 遲 延 倍 號 者 〇 閱 1 背 因 此 ) 無 需 使 用 曰 tn 貴 之 m 試 器 來 測 定 遲 延 時 間 能 考 之 1 注 | 量 實 際 使 用 之 環 境 對 半 導 體 裝 置 設 定 適 田 之 遲 延 值 〇 意 事 1 藉 此 > 輸 出 之 時 序 不 受 蓮 轉 溫 度 及 運 轉 電 壓 之 影 逛 〇 另 再 1 填 1 外 9 在 半 導 體 裝 置 設 置 於 設 備 後 可 m 利 用 線 或 負 載 增 加 寫 本 裝 外 部 之 負 載 電 容 而 改 變 遲 延 值 〇 因 此 t 縱 使 半 導 體 裝 置 頁 1 1 之 製 造 變 化 很 大 仍 能 供 m 所 要 之 遲 延 值 〇 另 外 * 在 設 計 1 | 半 導 m Οχ* 裝 置 時 無 需 考 慮 製 造 * 蓮 轉 溫 度 » 蓮 轉 電 壓 及 半 1 1 導 體 裝 置 外 部 之 電 容 等 之 不 同 〇 1 訂 再 者 * 因 電 晶 體 特 性 之 裕 度 範 圍 增 大 及 改 盖 口 良 品 率 » 1 | 故 能 降 低 成 本 〇 另 外 > 因 用 於 調 整 遲 延 時 間 之 參 考 脈 衝 1 1 % 由 參 考 脈 衝 産 生 器 所 産 生 * 故 易 於 選 擇 遲 延 時 間 及 容 1 I 易 處 理 任 何 之 遲 延 規 範 0 因 時 序 之 驗 證 有 裕 度 4 故 無 需 1 線 使 用 精 確 及 昂 貴 之 測 試1 器 來 測 試 時 序 〇 1 另 外 > 在 設 計 上 9 可 不 必 調 整 最 大 及 取 小 之 遲 延 時 間. 1 | 以 滿 足 所 有 情 況 之 規 範 » 因 能 藉 在 重 設 期 間 逐 漸 地 增 加 I 參 考 遲 延 信 號 之 遲 延 值 之 故 〇 因 此 在 設 計 時 僅 須 註 明 1 滿 足 輸 出 遲 延 信 號 之 最 小 規 範 之 遲 延 時 間 卽 可 〇 另 外 » 1 I 在 重 設 期 間 被 調 整 之 m 延 值 當 半 導 體 裝 置 蓮 作 時 能 滿 足 1 1 規 範 > 而 與 外 部 之 負 載 -fnrr 撕 關 因 該 項 調 整 有 考 盧 連 接 至 1 1 輸 出 端 子 之 外 部 負 載 之 影 m 0 1 I -4 3- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2 i Ο X 297公嫠) 經濟部智慧財產局員工消費合作社印製 416185 A7 B7 五、發明説明(4·> ) 依本發明,容易設計將來在匯流線之時鐘週期變成幾 近等於最大遅延時間及最小遲延時間之差的這種環境下 自然地被預期會更趨複雜之輪出遲延,此皆因採用高速 之外部匯流線及在此處無法藉固定之遲延電路來谋足所 有之情況之故。亦即,藉擴大遲延時間之最大及最小之 差,能增進包括蓮轉溫度之規範而無降低良品率。 於本發明之第1至第3實例上,説明了包含三摘遅延 電路及四個暫存器<3但是,遲延電路及蔷存器之數量可 改變。每傾設定開關或取樣開關皆包含電晶體,但是也 可使用轉移或埋輯閛。 如上述,依本發明,參考脯衝産生器産生具有藉第1 時序及第2時序之間隔表示之所要遲延時間之信號,遲 延決定單元比較根據第1時序産生及通過遲延電路之參 考遲延信號和第2時序以決定參考羥延信號。遲延設定 單元根據決定之結果輪出來自遲延電路之參考遲延信號 之一。因此,能依實際之使用環境無需使用昂貴之澍試 器濟(定遲延價即可設定半導體裝置之適當遲延值。再者 ,於重設期間可藉逐漸增加參考遲延信號之遲延值來調 整遲延值,及在設計階段,僅須註明滿足輪出遲延信號 之最小規範之遲延畤間即可 * 4 4 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(2Ι0Χ297公釐) -----------裝------1T------'^ (讀先閱讀背面之注意事項再填冥本頁) 416185 五、發明説明(〇 ) 符號之說明 A7 B7 10,20,30 ......遲延産 生電路 1 1 a,1 1 b , lie......遲延電路 12...... ...參考脈衝産生器 13...... ...正反器 1 4 a- 1 4h . ...暫存器 15a- 15h . ...選擇器 I 6 a , 16b, 1 6 c , 1 6 d..... 設定開 17...... ..緩衝器 18...... ..輪出端子 2 1 a , 2 1 b , 2 1 c , 2 1 d..... 取樣開 2 2...... ..計時器 2 3...... ..模式切換開 關 24...... ..正反器重設 産生器 CAP..... ..負載電容 T....... ..規範g延畤 間 T a , T b , T c ,T d......遲延時間 (請先閱讀背面之注意事項再填"本頁) 經濟部智慧財產局員工消費合作社印製 a.........輸入信號 b 1 , b 2,b 3,b 4......偵測信號 c.........參考脲衝信號 dl , d2 ,d3 , d4......參考遲延信號 el,e2,e3,e4......選擇倍號 g........時鐘脲衝 101......振盪器 -4 5- 本紙張尺度適用中國國家標準(CNS ) A4规格(210 X 297公釐) A7 B7 五、發明説明(仏) 102......遲延電路 1 0 3,1 1 2 ..計數器 104,113,115.....fcb 較器 111......Μ乘法器 114,116...暫存器 117.......OR 閘 -----------裝------訂------線 (請先閱讀背面之注意事項再填^本頁) 經濟部智慧財產局員工消費合作社印製 -46- 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. αςοούΟ 明 ^BCD 41618鉍众柯修丄丨:丨 六、申請專利範圍 第8 8 1 03 8 4 1號「,.半導體裝置」專利案 (89年8月17日修正) 申請專利範圍: 1. 一種用於決定遲延時間之半導體裝置,·包含: 通過兩相鄰遲延電路之連接點作串聯連接之多數遲 延電路: 用於選擇自兩相鄰遲延電路供給之多數參考遲延信 號之一之選擇措施:及 用於根據選出之參考遲延信號之一選擇性地決定遲 延時間之決定措施。 2. —種用於藉選擇多數作串聯連接之遲延電路之連接點 輸出之多數參考遲延信號之一以改變遲延時間之半導 體裝置,包含: 用於在第1時序及第2時序產生信號之參考脈衝 產生措施’該第1時序和第2時序之間隔係等於既 定遲延時間之時間間隔: 用於比較在第1時序時產生並通過遲延電路而生成 之多數參考遲延信號與第2時序以得出比較之結果 之遲延比較措施; 用於根據遲延比較措施得出之比較結果以選擇參 考遲延信號之一俾參考選出之參考遲延信號之一決 定遲延時間之遲延設定措施。 3. 如申請專利範圍第2項之半導體裝置,其中該參考脈 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ----------- -- 裝---I--— I 訂 ---I----# (請先閱讀背面之>i意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 αςοούΟ 明 ^BCD 41618鉍众柯修丄丨:丨 六、申請專利範圍 第8 8 1 03 8 4 1號「,.半導體裝置」專利案 (89年8月17日修正) 申請專利範圍: 1. 一種用於決定遲延時間之半導體裝置,·包含: 通過兩相鄰遲延電路之連接點作串聯連接之多數遲 延電路: 用於選擇自兩相鄰遲延電路供給之多數參考遲延信 號之一之選擇措施:及 用於根據選出之參考遲延信號之一選擇性地決定遲 延時間之決定措施。 2. —種用於藉選擇多數作串聯連接之遲延電路之連接點 輸出之多數參考遲延信號之一以改變遲延時間之半導 體裝置,包含: 用於在第1時序及第2時序產生信號之參考脈衝 產生措施’該第1時序和第2時序之間隔係等於既 定遲延時間之時間間隔: 用於比較在第1時序時產生並通過遲延電路而生成 之多數參考遲延信號與第2時序以得出比較之結果 之遲延比較措施; 用於根據遲延比較措施得出之比較結果以選擇參 考遲延信號之一俾參考選出之參考遲延信號之一決 定遲延時間之遲延設定措施。 3. 如申請專利範圍第2項之半導體裝置,其中該參考脈 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ----------- -- 裝---I--— I 訂 ---I----# (請先閱讀背面之>i意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 鍾08 416185 /、、申請專利範圍 衝產生措施包含: 產生時鐘信號之振盪器; (請先閱讀背面之注意事項再填寫本頁> 計數時鐘信號之計數器;及 偵測計數器之計數値是否已達既定値,並當偵測出 計數値已達既定値時輸出偵測信號之比較器。 4. 如申請專利範圍第3項之半導體裝置,其中該參考脈 衝產生措施含有當遲延設定動作開始時藉設定步驟而 產生第1時序之信號及響應來自比較器之偵測信號而 被重設以輸出第2時序之信號之設定一重設正反器> 5. 如申請專利範圍第2項之半導體裝置,其中該參考脈 衝產生措施包含: 被用於起動設定動作之信號所重設之計數器: 偵測計數器之値是否等於第1値,及在第1時序 時產生之計數値與第1値一致時輸出一致信號之第1 比較器;及 偵測計數器之値是否等於第2値,及在第2時序 產生之計數値與第2値一致為輸出一致信號之第2比 較器。 經濟部智慧財產局員工消費合作社印製 6. 如申請專利範圍第1項之半導體裝置,其中該遲延決 定措施包含: 多數之資料保持措施,每個措施皆被供予參考遲延 信號,並在第2時序時接收及保持參考遲延信號。 7. 如申請專利範圍第6項之半導體裝置,其中該資料保 本紙張尺度適用令國國家標準(CNS)A4規格<210 X 297公釐) A8B8C8D8 經濟部智慧財產局員工消费合作社印製 六、申請專利範圍 持措施含有正反器。 8. 如申請專利範圍第2項之半導體裝置,其中該遲延設定 措施包含: 用於偵測最接近於既定遲延時間之參考遲延信號之 遲延偵測措施:及 用於根據遲延偵測措施之輸出設定多數參考遲延信 號之一之設定開關。 9. 如申請專利範圍第8項之半導體裝置*其中該遲延偵 測措施選擇最接近於既定遲定遲延時間但不超高既定 遲延時間之參考遲延信號。 10. 如申請專利範圍第9項之半導體裝置,其中該遲延偵 測措施包含: 響應參考遲延信號以產生第1邏輯位準之信號之第 1 )設定措施, 響應參考遲延信號以產生第2邏輯位準之信號之第 2 )設定措施:及 對第1設定措施之輸出和第2設定措施之輸出之倒 反執行AND運算之AND電路。 11. 如申請專利範圍第S項之半導體裝置,其中該遲延偵 測措施選擇最接近於既定遲延時間但不超髙既定遲延 時間之參考遲延信號。 12. 如申請專利範圍第U項之半導體裝置,其中該遲延偵 測措施包含: 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------!11-裝—! —訂·!! I ·轉 (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 響應參考遲延信號以產生第1邏輯位準信號之第1 設定措施; <請先閱讀背面之注意事項再填寫本頁} 響應參考遲延信號以產生第2邏輯位準信號之第 2設定措施;及 對第1設定措施之輸出之倒反及第2設定措施之 輸出執行AND運算之AND電路。 13·—種用於藉選擇多數作串聯連接之遲延電路之連接點 輸出之多數參考遲延信號之一以改變遲延時間之半導 體裝置,包含: 用於在第1時序及第2時序信號之參考脈衝產生措 施,該第1時序和第2時序之間隔係等於旣定時間之 時間間隔; 用於供給根據第1時序產生之信號至遲延電路以比 較電路之輸出和第2時序之遲延決定措施;及 用於根據遲延決定之結果選出通過遲延電路之多數 參考遲延信號之一俾產生選擇信號之遲延設定措施。 經濟部智慧財產局員工消費合作社印製 14. 如申請專利範圍第13項之半導體裝置*其中該參考脈 衝產生措施包含第1時序及第2時序並產生第1時 序和第2時序之間隔係等於既定遲延時間之參考脈衝 信號,此參考脈衝信號產生之次數係與參考遲延信號 之數相等。 15. 如申請專利範圍第13項之半導體裝置,其中該遲延決 * 定措施包含: 本紙張尺度適用1f1國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 416185 六、申請專利範圍 計數參考脈衝產生措施之輸出脈衝之計數器: 根據計數器之計數値選擇參考遲延信號之一並將選 出之信號送至輸出端子之設定開關: 根據計數器之計數値選擇決定之信號之取樣開關: 及 用於在第2時序時保持來自取樣開關之輸出資料之 資料保持措施。 16·—種用於選擇遲延時間並事先設有多數遲延電路之半 導體裝置,包含: 用於根據通過每個遲延電路之前及後之參考脈衝信 號偵測參考遲延信號之遲延時間,並根據偵測之結果 輸出參考遲延信號之一。 17.如申請專利範圍第16項之半導體裝置,其中該遲延產 生措施包含: 供給參考脈衝信號之參考脈衝產生器: 用於比較每個通過遲延電路之前及後之參考遲延信 號與參考脈衝信號俾判定每個參考遲延信號之遲延時 間是否在既定値內之遲延決定措施;及 用於根據遲延決定措施之判定結果選擇通過遲延回路 之前及後之參考遲延信號之一並輸出該被選出之參考 遲延信號之一之遲延設定措施。 本紙張尺度適用中國國家標準(CNS>A4規格(210 * 297公釐) <請先閱讀背面之注意事項再填寫本頁) ---- ---—訂-----I---梦!
TW088103841A 1998-03-12 1999-03-12 Semiconductor device TW416185B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06130398A JP3338776B2 (ja) 1998-03-12 1998-03-12 半導体装置

Publications (1)

Publication Number Publication Date
TW416185B true TW416185B (en) 2000-12-21

Family

ID=13167289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088103841A TW416185B (en) 1998-03-12 1999-03-12 Semiconductor device

Country Status (6)

Country Link
US (1) US6246274B1 (zh)
EP (1) EP0942532A3 (zh)
JP (1) JP3338776B2 (zh)
KR (1) KR100391236B1 (zh)
CN (1) CN1231947C (zh)
TW (1) TW416185B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172544B1 (en) * 1999-02-25 2001-01-09 Advantest Corp. Timing signal generation circuit for semiconductor test system
US6236833B1 (en) 1999-08-05 2001-05-22 Hughes Electronics Corporation Scalable switch matrix and demodulator bank architecture for a satellite uplink receiver
JP3815209B2 (ja) * 2000-11-20 2006-08-30 セイコーエプソン株式会社 クロック信号からのパルス信号の生成
JP2002162441A (ja) * 2000-11-22 2002-06-07 Nec Corp 半導体装置
JP2003023343A (ja) 2001-07-10 2003-01-24 Mitsubishi Electric Corp 遅延信号生成回路
JP4480341B2 (ja) * 2003-04-10 2010-06-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
US7236034B2 (en) * 2004-07-27 2007-06-26 Texas Instruments Incorporated Self correcting scheme to match pull up and pull down devices
US6965520B1 (en) 2004-08-03 2005-11-15 Texas Instruments Incorporated Delay system for generating control signals in ferroelectric memory devices
KR101035581B1 (ko) 2004-12-30 2011-05-19 매그나칩 반도체 유한회사 다중 위상 클럭 출력용 지연동기루프
DE102005007652A1 (de) * 2005-02-19 2006-08-24 Infineon Technologies Ag DLL-Schaltung zum Bereitstellen eines Ausgangssignals mit einer gewünschten Phasenverschiebung
JP2007195066A (ja) * 2006-01-20 2007-08-02 Sony Corp 発振回路、電源回路、表示装置、および携帯端末
US20070210846A1 (en) * 2006-03-10 2007-09-13 Himax Technologies, Inc. Inverter gate delay line with delay adjustment circuit
CN101854161B (zh) * 2009-04-03 2012-06-27 晨星软件研发(深圳)有限公司 内存控制器中数据选通信号的校正电路及其校正方法
KR102540232B1 (ko) * 2017-12-21 2023-06-02 삼성전자주식회사 디지털 측정 회로 및 이를 이용한 메모리 시스템

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60219675A (ja) * 1984-04-13 1985-11-02 Sony Corp 時間軸変換回路
JPS60229521A (ja) * 1984-04-27 1985-11-14 Sony Tektronix Corp デジタル信号遅延回路
US4637018A (en) * 1984-08-29 1987-01-13 Burroughs Corporation Automatic signal delay adjustment method
JPS61261918A (ja) * 1985-05-16 1986-11-20 Japanese National Railways<Jnr> クロツクパルスの位相調整方法
US4755704A (en) * 1987-06-30 1988-07-05 Unisys Corporation Automatic clock de-skewing apparatus
JPH02296410A (ja) 1989-05-11 1990-12-07 Mitsubishi Electric Corp 遅延回路
US5022056A (en) * 1989-10-23 1991-06-04 National Semiconductor Corporation Method and structure for digital phase synchronization
US5287025A (en) * 1991-04-23 1994-02-15 Matsushita Electric Industrial Co., Ltd. Timing control circuit
US5245231A (en) * 1991-12-30 1993-09-14 Dell Usa, L.P. Integrated delay line
US5459422A (en) * 1993-06-02 1995-10-17 Advanced Micro Devices, Inc. Edge selective delay circuit
US5570294A (en) * 1994-03-11 1996-10-29 Advanced Micro Devices Circuit configuration employing a compare unit for testing variably controlled delay units
JP2803596B2 (ja) * 1995-05-15 1998-09-24 日本電気株式会社 クロック位相調整回路
JP3169794B2 (ja) * 1995-05-26 2001-05-28 日本電気株式会社 遅延クロック生成回路
JPH09181580A (ja) 1995-12-25 1997-07-11 Advantest Corp 遅延回路
US5818890A (en) * 1996-09-24 1998-10-06 Motorola, Inc. Method for synchronizing signals and structures therefor
JP3319340B2 (ja) * 1997-05-30 2002-08-26 日本電気株式会社 半導体回路装置

Also Published As

Publication number Publication date
EP0942532A2 (en) 1999-09-15
CN1236972A (zh) 1999-12-01
KR19990077850A (ko) 1999-10-25
JP3338776B2 (ja) 2002-10-28
KR100391236B1 (ko) 2003-07-12
JPH11261389A (ja) 1999-09-24
CN1231947C (zh) 2005-12-14
US6246274B1 (en) 2001-06-12
EP0942532A3 (en) 2004-06-30

Similar Documents

Publication Publication Date Title
TW416185B (en) Semiconductor device
US5675274A (en) Semiconductor clock signal generation circuit
JP4016394B2 (ja) 内部クロック信号発生回路及び方法
TWI243297B (en) Sampling time-clock generation circuit, data transmission control device and electronic equipment
JP4751178B2 (ja) 同期型半導体装置
JP4376081B2 (ja) クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法
TW480487B (en) Latency latching circuit and the synchronizing method thereof, and the semiconductor using the same
JPH1165699A (ja) 半導体集積回路装置
US5319369A (en) Parallel-to-serial converter
EP0337773A2 (en) Semiconductor integrated circuit device
JPH0879072A (ja) 周波数制御ループを備えたリング発振器
EP2958263B1 (en) Hold-time optimization circuit and receiver with the same
JPS6037815A (ja) クロツク検出回路
JP4267879B2 (ja) 入力信号の論理状態の検出方法及び半導体集積回路
US20070170969A1 (en) Electronic system having a clock signal correcting device
JP2012141730A (ja) 動作クロック生成装置及び処理装置
US8085104B2 (en) Oscillation circuit, driving circuit thereof, and driving method thereof
JP4248074B2 (ja) 動作タイミング制御機能を有するシステム
CN210958325U (zh) 一种差分高速串行数据传输电路
US8890594B1 (en) System for functional reset across multiple clock domains
KR20080100562A (ko) 클럭 생성 회로 및 이를 이용한 반도체 메모리 장치
US20100219869A1 (en) Semiconductor intergrated circuit and signal adjusting method
JP3850297B2 (ja) 接触式データキャリア
JP2002082736A (ja) クロック切換回路
US20200327007A1 (en) Electronic circuit

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent