CN210958325U - 一种差分高速串行数据传输电路 - Google Patents

Abstract

本实用新型提供了一种差分高速串行数据传输电路，其包括：差分信号产生模块、相移信号产生模块以及输出信号产生模块；差分信号产生模块、相移信号产生模块及输出信号产生模块依次电性连接；相移信号产生模块连接相移控制信号；差分信号产生模块用于输出差分串行数据同相信号和反相信号；相移信号产生模块用于将同相信号和反相信号进行固定相移后输出固定相移同相信号和反相信号；还用于根据相移控制信号将同相信号和反相信号进行控制相移后输出控制相移同相信号和反相信号；输出信号产生模块用于根据固定相移同相信号和反相信号、控制相移同相信号和反相信号调整输出信号产生模块输出信号的电压值、上升和下降时间。本电路传输质量好、可靠性强。

Description

一种差分高速串行数据传输电路

技术领域

本实用新型属于数据传输技术领域，尤其涉及一种差分高速串行数据传输电路。

背景技术

现有的差分高速串行数据传输电路通过将输入信号转差分信号，再经过输出电压产生模块，产生输出电压。由于无法调节内部等效电阻，工艺偏差导致的电阻不准的问题会导致其输出电压不准；再加上无法调节上升时间和下降时间，工艺偏差导致的上升沿或下降沿过快的问题，会导致输出电压受寄生电容影响大，输出波形抖动严重，这些都将导致串行数据传输质量下降、电路可靠性差。

实用新型内容

有鉴于此，本实用新型的实施例提供一种差分高速串行数据传输电路，以解决现有技术中串行数据传输质量不佳、电路可靠性差的问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：一种差分高速串行数据传输电路，包括：差分信号产生模块、相移信号产生模块以及输出信号产生模块；

所述差分信号产生模块、所述相移信号产生模块以及所述输出信号产生模块依次电性连接；所述相移信号产生模块的控制输入端连接N位相移控制信号SW<n,0>；

所述差分信号产生模块用于将输入的串行数据信号din转化为相位相反的差分串行数据同相信号dinp和差分串行数据反相信号dinn输出；

所述相移信号产生模块用于将同相信号dinp和反相信号dinn进行固定相移后输出固定相移同相信号Outpc和固定相移反相信号Outnc；所述相移信号产生模块还用于根据N位相移控制信号SW<n,0>将同相信号dinp和反相信号dinn进行控制相移后输出控制相移同相信号 Outp<n,0>和控制相移反相信号Outn<n,0>；

所述输出信号产生模块用于根据固定相移同相信号Outpc、固定相移反相信号Outnc、控制相移同相信号Outp<n,0>和控制相移反相信号 Outn<n,0>调整所述输出信号产生模块输出信号的电压值、上升和下降时间。

进一步地，所述输出信号产生模块连接有参考电源Vref；所述输出信号产生模块等效为三个电阻串联；所述三个电阻依次串联后连接在所述参考电源Vref两端；所述三个电阻包括：同相等效电阻Rrefp、外接电阻Rload和反相等效电阻Rrefn；所述同相等效电阻的一端连接参考电源Vref的正极；所述同相等效电阻的另一端连接所述外接电阻的一端，所述外接电阻的另一端连接所述反相等效电阻的一端，所述反相等效电阻的另一端连接参考电源Vref的负极；所述输出信号产生模块的输出电压为所述外接电阻两端的电压值。

进一步地，所述外接电阻为定值电阻；所述同相等效电阻和所述反相等效电阻均为变值电阻；所述同相等效电阻和所述反相等效电阻的阻值与N位相移控制信号SW<n,0>的高低电平相关；所述同相等效电阻和所述反相等效电阻均采用并联电阻的方式改变其电阻值，当N位相移控制信号SW<n,0>的某一位位高电平时，通道打开，对应的电阻并联接入，其等效电阻值减小。

进一步地，所述N位相移控制信号SW<n,0>的每一位SW(n)均为高低电平信号；当SW(n)为高电平时，表示对应位的通道选通，对应位的控制相移同相信号Outp(n)＝dinp+Tn；对应位的控制相移反相信号 Outn(n)＝dinn+Tn，其中，Tn为对应位的相移值；当SW(n)为低电平时，表示对应位的通道关闭,Outp(n)＝Outn(n)＝0。

进一步地，所述固定相移同相信号Outpc＝dinp+Tc,所述固定相移反相信号Outnc＝dinn+Tc，其中，Tc为固定相移值。

进一步地，所述差分信号产生模块包括：反相器和传输门；所述反相器用于将输入的串行数据信号din转化为差分串行数据反相信号 dinn；所述传输门用于将输入的串行数据信号din转化为差分串行数据同相信号dinp。

进一步地，所述反相器包括：第一PMOS管(Q1)和第一NMOS管(Q2)，第一PMOS管(Q1)的栅极和第一NMOS管(Q2)的栅极均连接输入端，第一PMOS管(Q1)的漏极和第一NMOS管(Q2)的漏极均连接输出端，第一PMOS管(Q1)的源极和第一NMOS管(Q2)的源极均连接电源端；所述传输门包括：第二PMOS管(Q3)和第二NMOS管(Q4)；第二PMOS 管(Q3)的源极和第二NMOS管(Q4)的漏极均连接输入端，第二PMOS 管(Q3)的漏极和第二NMOS管(Q4)的源极均连接输出端，第二PMOS 管(Q3)的栅极和第二NMOS管(Q4)的栅极均连接传输门控制信号。

进一步地，所述相移信号产生模块包括：多个不同级联的反相器极或传输门级以及多个控制开关；当所述控制开关闭合时，通过反相器级或传输门级的延时效应将输出信号进行预设延时输出。

本实用新型通过产生输入信号的相移信号并通过相移信号对输出信号的调制，从而达到调节输出信号的电压摆幅，上升时间，下降时间的目的，从而提高输出信号的精度。使用本实用新型的差分高速串行数据传输电路可以提高输出输出信号的精度、减少电路寄生电容、不影响正常的数据传输过程，提高电路可靠性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种差分高速串行数据传输电路的模块示意图；

图2为差分信号经过相移信号产生模块前后的波形示意图；

图3为输出信号产生模块的等效示意图；

图4为同相等效电阻或反相等效电阻的等效示意图；

图5为差分信号产生模块的电路示意图；

图6为相移信号产生模块的电路示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，本实用新型实施例提供一种差分高速串行数据传输电路，包括：差分信号产生模块100、相移信号产生模块200以及输出信号产生模块300。

差分信号产生模块100、相移信号产生模块200以及输出信号产生模块300依次电性连接；相移信号产生模块300的控制输入端连接N位相移控制信号SW<n,0>。

相移控制信号SW<n,0>位数的多少由用户根据调整的精度进行选择，位数越多，调节的精度越高。例如，在某一具体实施例中使用3位相移控制信号SW<2,0>，对于3位相移控制信号SW<2,0>的每一位SW(0)、 SW(1)、SW(2)均为高低电平信号。当SW(0)＝1，表示该位为高电平信号， SW(0)＝0，表示该位为低电平信号。

差分信号产生模块100用于将输入的串行数据信号din转化为相位相反的差分串行数据同相信号dinp和差分串行数据反相信号dinn输出。

相移信号产生模块200用于将同相信号dinp和反相信号dinn进行固定相移后输出固定相移同相信号Outpc和固定相移反相信号Outnc。

其中，固定相移同相信号Outpc＝dinp+Tc,固定相移反相信号 Outnc＝dinn+Tc，其中，Tc为固定相移值。固定相移差分信号Outc包括：固定相移同相信号Outpc和固定相移反相信号Outnc。固定相移差分信号Outc不受相移控制信号SW<n,0>影响。

相移信号产生模块200还用于根据N位相移控制信号SW<n,0>将同相信号dinp和反相信号dinn进行控制相移后输出控制相移同相信号 Outp<n,0>和控制相移反相信号Outn<n,0>。

N位相移控制信号SW<n,0>的每一位SW(n)均为高低电平信号；当 SW(n)为高电平时，表示对应位的通道选通，对应位的控制相移同相信号Outp(n)＝dinp+Tn；对应位的控制相移反相信号Outn(n)＝dinn+Tn，其中，Tn为对应位的相移值，不同位对应的相移值不同，即T0、T1、 T2……各不相同；当SW(n)为低电平时，表示对应位的通道关闭, Outp(n)＝Outn(n)＝0。

输出信号产生模块300用于根据固定相移同相信号Outpc、固定相移反相信号Outnc、控制相移同相信号Outp<n,0>和控制相移反相信号 Outn<n,0>调整输出信号产生模块300输出信号的电压值、上升和下降时间。

对于调整输出的电压值可通过调整输出信号产生模块300的等效电阻实现。输出信号产生模块连接有参考电源Vref；输出信号产生模块可等效为三个电阻串联；三个电阻依次串联后连接在参考电源Vref两端。如图3所示，三个电阻包括：同相等效电阻Rrefp、外接电阻Rload和反相等效电阻Rrefn；同相等效电阻的一端连接参考电源Vref的正极；同相等效电阻的另一端连接外接电阻的一端，外接电阻的另一端连接反相等效电阻的一端，反相等效电阻的另一端连接参考电源Vref的负极；输出信号产生模块的输出电压Vout为外接电阻两端的电压值。外接电阻为定值电阻；同相等效电阻和反相等效电阻均为变值电阻；同相等效电阻和反相等效电阻的阻值与N位相移控制信号SW<n,0>的高低电平相关。如图4所示，同相等效电阻和反相等效电阻均采用并联电阻的方式改变其电阻值，当N位相移控制信号SW<n,0>的某一位为高电平时，通道打开，对应的电阻并联接入，其等效电阻值减小。当SW<n,0>的各位均为低电平(即SW<n,0>＝0……0)，所有通道均关闭。等效电阻值Rref＝Rc。当SW<n,0>的各某一位为高电平，例如：SW(1)＝1，通道1对应的开关闭合，即通道打开，对应的电阻R₁接入，对应的电阻并联接入，其等效电阻值减小，等效电阻值Rref＝1/(Rc^-1+R₁ ^-1),等效电阻值变小。

对于上升和下降时间的调整，通过配置相移控制信号SW<n,0>实现。由于不同位对应的相移值Tn也不同。即T0、T1、T2……各不相同。Outn(n) 的上升沿或下降沿与Outnc的关系为超前或滞后的关系。Outp(n)的上升沿或下降沿与Outpc的关系为超前或滞后的关系。例如：在4位的相移控制信号SW<3,0>中，T0和T1可均小于Tc；T2和T3可均大于Tc。即部分相移值大于固定相移值Tc，部分相移值小于固定相移值Tc。固定相移值Tc介于相移值Tn的最大值与最小值之间。Outn(n)超前Outnc 或Outp(n)超前Outpc时，Tn<Tc；Outn(n)滞后Outnc或Outp(n)滞后Outpc，Tn>Tc。

如图5所示，差分信号产生模块100包括：反相器和传输门；反相器用于将输入的串行数据信号din转化为差分串行数据反相信号dinn；传输门用于将输入的串行数据信号din转化为差分串行数据同相信号 dinp。在本实施例中，反相器具体包括：第一PMOS管Q1和第一NMOS 管Q2，第一PMOS管Q1的栅极和第一NMOS管Q2的栅极均连接输入端 din，第一PMOS管Q1的漏极和第一NMOS管Q2的漏极均连接输出端dinn，第一PMOS管Q1的源极和第一NMOS管Q2的源极均连接电源端V_DD。传输门具体包括：第二PMOS管Q3和第二NMOS管Q4；第二PMOS管Q3的源极和第二NMOS管Q4的漏极均连接输入端din，第二PMOS管Q3的漏极和第二NMOS管Q4的源极均连接输出端dinp，第二PMOS管Q3的栅极和第二NMOS管Q4的栅极均连接传输门控制信号C以及

当C为高电平时，Q3和Q4中至少有一个导通，传输门传输信息。由于反相器实现信号反相时会带来延时，为了消除延时导致的不一致，需要选用延时一致的反相器和传输门。

在某一具体实施例中，如图6所示，相移信号产生模块200包括：4个级联数分别为1、2、3、4的反相器极以及多个控制开关；每个反相器的器件延时值相同均为T。N位相移控制信号SW<n,0>用于控制反相器级是否接入；当SW(0)为高电平时，对应控制开关闭合，表示级联数为 1的反相器极接入可以实现延时为T的预设延时输出，当SW(1)为高电平时，对应控制开关闭合，表示级联数为2的反相器极接入可以实现延时为2T的预设延时输出，依次类推。从而通过N位相移控制信号SW<n,0> 实现不同的相移。通过反相器或传输门的延时效应将输出信号进行预设延时输出。优选反相器，反相器有利于平整差分串行数据dinn以及dinp。

本实用新型提供的一种差分高速串行数据传输电路的工作过程说明如下：设定SW<n,0>＝0……0。初始上电稳定后，串行数据信号din 通过差分信号产生模块产生两个幅值相等，频率相等，相位相反的dinp 和dinn。此时的输出电压Vout和电位Vdp,Vdn为未调制的输出信号。若输出电压Vout不符合预期，如电路实际输出电压Vout比所需要电压小，则说明输出电路内部等效电阻Rref偏大，可以通过配置SW<n,0>，降低Rref，提高Vout。输出电压上升时间，下降时间调节实现方式如下：参见图2波形图，不同的Out(n)对应不同输入信号延时。根据选通的通道不同，Tn与Tc的大小关系不同，Out(n)的上升沿与Outc的上升沿关系为超前或滞后。选择合适的Out(n)通道，可以实现对Vout的上升沿调节。下降沿同理。本实用新型通过产生相移信号及对输出电路的调整，实现内部等效电阻调节，输出电压摆幅调整，输出电压上升时间，下降时间调整的工作。提高了输出信号的精度，减小了寄生电容对输出信号的影响。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种差分高速串行数据传输电路，其特征在于，包括：差分信号产生模块、相移信号产生模块以及输出信号产生模块；

所述差分信号产生模块、所述相移信号产生模块以及所述输出信号产生模块依次电性连接；所述相移信号产生模块的控制输入端连接N位相移控制信号SW<n,0>；

所述差分信号产生模块用于将输入的串行数据信号din转化为相位相反的差分串行数据同相信号dinp和差分串行数据反相信号dinn输出；

所述相移信号产生模块用于将同相信号dinp和反相信号dinn进行固定相移后输出固定相移同相信号Outpc和固定相移反相信号Outnc；所述相移信号产生模块还用于根据N位相移控制信号SW<n,0>将同相信号dinp和反相信号dinn进行控制相移后输出控制相移同相信号Outp<n,0>和控制相移反相信号Outn<n,0>；

所述输出信号产生模块用于根据固定相移同相信号Outpc、固定相移反相信号Outnc、控制相移同相信号Outp<n,0>和控制相移反相信号Outn<n,0>调整所述输出信号产生模块输出信号的电压值、上升和下降时间。

2.如权利要求1所述的差分高速串行数据传输电路，其特征在于，所述输出信号产生模块连接有参考电源Vref；所述输出信号产生模块等效为三个电阻串联；所述三个电阻依次串联后连接在所述参考电源Vref两端；所述三个电阻包括：同相等效电阻Rrefp、外接电阻Rload和反相等效电阻Rrefn；所述同相等效电阻的一端连接参考电源Vref的正极；所述同相等效电阻的另一端连接所述外接电阻的一端，所述外接电阻的另一端连接所述反相等效电阻的一端，所述反相等效电阻的另一端连接参考电源Vref的负极；所述输出信号产生模块的输出电压为所述外接电阻两端的电压值。

3.如权利要求2所述的差分高速串行数据传输电路，其特征在于，所述外接电阻为定值电阻；所述同相等效电阻和所述反相等效电阻均为变值电阻；所述同相等效电阻和所述反相等效电阻的阻值与N位相移控制信号SW<n,0>的高低电平相关；所述同相等效电阻和所述反相等效电阻均采用并联电阻的方式改变其电阻值，当N位相移控制信号SW<n,0>的某一位位高电平时，通道打开，对应的电阻并联接入，其等效电阻值减小。

4.如权利要求1所述的差分高速串行数据传输电路，其特征在于，所述N位相移控制信号SW<n,0>的每一位SW(n)均为高低电平信号；当SW(n)为高电平时，表示对应位的通道选通，对应位的控制相移同相信号Outp(n)＝dinp+Tn；对应位的控制相移反相信号Outn(n)＝dinn+Tn，其中，Tn为对应位的相移值；当SW(n)为低电平时，表示对应位的通道关闭,Outp(n)＝Outn(n)＝0。

5.如权利要求1所述的差分高速串行数据传输电路，其特征在于，所述固定相移同相信号Outpc＝dinp+Tc,所述固定相移反相信号Outnc＝dinn+Tc，其中，Tc为固定相移值。

6.如权利要求1所述的差分高速串行数据传输电路，其特征在于，所述差分信号产生模块包括：反相器和传输门；所述反相器用于将输入的串行数据信号din转化为差分串行数据反相信号dinn；所述传输门用于将输入的串行数据信号din转化为差分串行数据同相信号dinp。

7.如权利要求6所述的差分高速串行数据传输电路，其特征在于，所述反相器包括：第一PMOS管(Q1)和第一NMOS管(Q2)，第一PMOS管(Q1)的栅极和第一NMOS管(Q2)的栅极均连接输入端，第一PMOS管(Q1)的漏极和第一NMOS管(Q2)的漏极均连接输出端，第一PMOS管(Q1)的源极和第一NMOS管(Q2)的源极均连接电源端；所述传输门包括：第二PMOS管(Q3)和第二NMOS管(Q4)；第二PMOS管(Q3)的源极和第二NMOS管(Q4)的漏极均连接输入端，第二PMOS管(Q3) 的漏极和第二NMOS管(Q4)的源极均连接输出端，第二PMOS管(Q3)的栅极和第二NMOS管(Q4)的栅极均连接传输门控制信号。

8.如权利要求1所述的差分高速串行数据传输电路，其特征在于，所述相移信号产生模块包括：多个不同级联的反相器极或传输门级以及多个控制开关；当所述控制开关闭合时，通过反相器级或传输门级的延时效应将输出信号进行预设延时输出。

Images