CN1236972A - 半导体器件 - Google Patents

Abstract

在一能够获得一最佳延迟时间的半导体器件中,通过在二个相邻的延迟电路之间的连接点多个延迟电路被相互串接以产生从该延迟电路所得到的多个参考延迟信号。该参考延迟信号中的一个信号被确定为相对于一实际条件的最佳延迟时间。因此,在该半导体器件中该延迟时间可以变化。

Description

半导体器件

本发明涉及一种半导体器件，更详细地说，本发明涉及一种能够调整输出信号定时的半导体器件。

最近的趋势是MPU(微处理单元)或与其相连的逻辑电路的时钟速率在逐年增长。近年要求电路工作在100至300MHZ。在这种情况下必须产生具有3至10ns时钟周期的时钟并且MPU在这种时钟基础上产生每一信号。此外，还期待将来该时钟速率将变得更高。

当一信号通过一逻辑门时，该信号的传送速率，即延迟时间是取决于各种变量的。在相关的晶体管制造过程中出现的这些变量包括在逻辑门(即，确定该晶体管性能的阈值电压Vt或门长度的变量)，驱动能力，连接到负载的寄生电容，工作温度或工作电压。总之，该延迟时间的变化不总是落在一予置的范围内。当该延迟时间波动时，半导体器件不能正确地工作，这是因为数据不能正确地被锁存或逻辑操作的结果变得不正确的缘故。

另一方面，需要来自一半导体器件信号的定时必须落入与连接到该半导体器件的一外围装置所确定的予置范围内。也就是，为了保证半导体器件(在一块板上的器件)之间的工作，从一半导体器件传送到另一半导体器件的信号能够持续一个时间间隔，在该间隔期间，所述信号能够被所述其它半导体器件集中接收。另外，在基准信号方面，应当满足最小延迟时间和最大延迟时间。

如果该信号不满足有关上述延迟时间的条件并且从该半导体器件输出的信号的变化早于该基准信号，则必须接收该信号的另一半导体器件就不能取出该信号，其结果是接收了序列中随后的下一个信号而不是上述信号。另一方面，如果从该半导体器件输出的信号变化迟于该基准信号，另外的半导体器件则不能取出或接收该信号但可能错误地接收序列中超前于上述信号的在前信号。

在这种情况下，在由制造商进行货物装运之前应对每个半导体作关于输出信号的定时是否落入到预定时间间隔之内的验证。由于将导致半导体的高成本，所以不希望出现大量的有缺陷的产品。特别是，因为近来时钟速率的增长要快于在制造过程中变化的减小速率，因而很难确立予置的最小和最大输出延迟时间。

鉴于以上的考虑，即使在制造过程中发生任何起伏，重要的是设计一半导体器件使得该半导体器件的延迟时间可落入予置的范围内。例如，一半导体器件是由10MHZ的时钟来操作时即使在该时钟中出出现10ns的波动也不会发生问题。这是因为该时钟周期等于100ns的缘故。

另一方面，当100MHZ的时钟用于该半导体器件时，10ns的延迟时间的波动会引起不希望的操作，这是因为该延迟时间等于10ns的时钟周期的缘故。

为了解决这个问题，例如日本待审专利申请H9-181580(即，181580/1997)披露了一种通过改进一电路的构造来控制延迟时间的半导体器件。在这种情况中，在一个半导体器件中插入了一个具有多个串接延迟门的延迟电路，在每一延迟门的前面，有一根据控制信号转换的“与”门。利用这种构成，通过测量该延迟电路被插入所述系统时所需要的延迟值将一所选择的延迟门提供给一外部电路，而当一未使用的延迟门被查寻和被检测时，该“与”门被闭合以阻止一脉冲的通过。

但是，因为该延迟值必须通过将该测试仪连接到该半导体器件的外部而进行测量所以为了测量该延迟值该延迟电路必须要有一昂贵的测量仪。另外，在该半导体器件中必须设置寄存器以便根据该测量来调整延迟时间。特别是，当必须对以高速工作的半导体器件的延迟时间进行测量时，则使用更为昂贵的测量仪。

但是，在装运之前进行检验时，由于附加了这种检验过程而使装运过程变得复杂，其结果使得工作时间变长。结果使得该商品的成本增加。

由于在实际使用中的实际温度和电源电压与在检验环境中的温度和电源电压通常是不同的，所以在一检验环境中所得到的检验结果不总是和在实际使用中所得到的结果相同。

在通常的检验过程中，为了缩短检验时间，该检验仅是通过在正常温度下改变电源电玉来执行的。当该检验是通过将温度从一温度改变到另一温度来进行时，因为这些产品必须拿进和进出一恒温箱或这些产品必须放进该恒温箱中直至它们达到一予置的稳定温度，所以不可能对所有的产品进行检验。

即使一延迟时间是在高温和高压环境下被测量和确定的，也不能保证这些产品不经受低温和低压或高温和高压。因此该延迟时间必须在一窄的范围内被确定，这将使得该产品的产量下降。

相反地，如果降低该产品的变化基准从而改善其产量，例如，通过将所用温度范围和所用电源电压范围变窄或通过将一可接收延迟时间变窄，则限制了上述应用和该半导体器件的可用环境的要求。

另外，假定的一常规方式将该半导体器件装配到一器件之后通过测量延迟时间而改变半导体器件的设定值，测量仪的探针可不与半导体器件的某部位相连或不会出现由于该探针的寄生电容所引起的延迟时间的误差。

因此本发明的一个目的是提供一种半导体器件，这种半导体器件可考虑到实际的环境设置一最佳延迟值而无须使用一昂贵的测量仪测量该延迟值。

为了实现上述目的，根据本发明用来确定延时的半导体器件包括：多个延迟电路，一个延迟电路通过两个相邻的延迟电路之间的连接点串联到另一延迟电路；选择装置，用来选择多个参考延迟信号中的一个信号，这些信号中的每一个从两个相邻的延迟电路之间的连接点被提供；判定装置，用来根据所选择的参考延迟信号中的一个信号有选择地判定该延迟时间。

另外，根据本发明，用来通过选择相互串联的多个延迟电路的连接点所产生的多个参考延迟信号中的一个信号而改变一延迟时间的半导体器件包括参考脉冲产生装置，用来在第一定时和第二定时处产生具有一位于第一和第二定时信号之间并等于一予置延迟时间的时间间隔的信号；延迟比较装置，用来将由在第一定时处通过该延时电路产生的信号所产生的多个参考延时信号与第二定时相比较以得到比较结果，延迟设置装置，用来根据在该延迟比较装置中的比较结果选择该参考延迟信号中的一个信号，以确定相对于所选择的参考延迟信号中的一个信号的延迟时间。

另外，根据本发明的用来通过选择相互被串接的延迟电路的连接点所提供的多个参考延迟信号中的一个信号而改变一延迟时间的半导体器件包括参考脉冲产生装置用来在第一定时和第二定时处产生具有一通过所予置的延时时间位于第一定时和第二定时之间的时间间隔的信号；延迟确定装置，用来将根据第一定时所产生的信号提供给该延迟电路，以将该延迟电路的输出与第二定时相比较；和延迟设置装置，用来根据该延迟确定结果通过该延迟电路的多个参考延迟信号中的一个信号，以产生选择信号。

另外，根据本发明的用来选择一延迟时间并且在其中予先包含了多个延迟电路的半导体器件包括，延迟产生装置，用来在根据通过每一延迟电路的参考脉冲信号产生该参考延迟信号之前和之后，检测该参考延迟信号的延迟时间，以便根据该检测结果产生参考延迟信号中的一个信号。

图1示出了根据本发明的第一实施例的一半导体器件的延迟产生电路的框图；

图2示出了图1中所示的该延迟产生电路的时序图；

图3示出了图1中所示的参考脉冲发生器的框图；

图4示出了图3中所示的参考脉冲发生器的时序图；

图5示出了根据本发明第二实施例的半导体器件的延迟产生电路的框图；

图6示出了在图5中所示的参考脉冲发生器的框图；

图7示出了在图5中所示的延迟产生电路的时序图；

图8示出了根据本发明的第三实施例的半导体器件的延迟产生电路的框图；

图9示出了在图8中所示的延迟产生电路的时序图。

[本发明的第一实施例]

此后，将参考附图来说明有关本发明的第一实施例。

图1示出了根据本发明第一实施例的半导体器件的一延迟产生电路的框图。在该实施例中，对来自内部电路的一信号进行控制以便使它与一标准信号相比落入一予置延迟时间(此后称之为规范延迟时间T)之内。

如图1所示，提供给该半导体器件的延迟产生电路10包括三个予先包含在内的延迟电路11a,11b和11c；一参考脉冲发生器12；一触发器13；四个寄存器14a,14b,14c和14d；四个选择器15a,15b,15c和15d；四个置位开关16a,16b,16c和16d；一个模式转换开关23；和一个触发器复位发生器(FFR)24。

在本实施例中的该延迟产生电路10可工作在两种模式。即正常工作模式和设置(setup)工作模式。在该设置工作模式中，延迟电路11被设置并且当MPU被复位或MPU输出一设置命令时给出一予置延迟时间。在正常工作模式中，来自一内部电路的信号作为一输出信号通过在完成MPU的复位时间间隔和置位工作时间间隔之后而被设置和给出了一所希望的延迟时间的延迟电路11而被提供。

该延迟产生电路10具有一提供具有第一和第二逻辑电平中的任一电平的模式信号MODE的输入端。该模式信号MODE被提供给模式转换开关23和FF复位发生器24。这里，该延迟产生电路10当该模式信号MODE具有第二逻辑电平(此后，由值“0”来表示)时执行置位操作，而当该模式信号MODE具有第一逻辑电平(此后，由值“1”表示)时执行正常操作。

当该模式信号MODE具有“0”的第二逻辑值时的触发器复位发生器24产生一具有予置时间间隔的“0”的触发器复位信号FFRESEF。这里，应注意的是在维持几十ms的“0”时间间隔之后该模式信号MODE变为“1”同时在维持几十ms的“0”时间间隔之后该触发器复位信号FFRESET变为“1”。

三个延迟电路11a,11b和11c相互串联连接在一起。每一延迟时间由延迟电路11a,11b和11c逐次地被相加。在该置位操作中，从参考脉冲发生器12所提供的参考脉冲被加到延迟电路11a的一输入端并且检验从延迟电路11a、11b和11c的每一个发送的脉冲的定时。在该正常操作中，来自一内部电路(未示出)的信号被加到延迟电路11a的输入端。或者上述信号中的一个信号或者延迟电路11a、11b和11c中的每一输出信号被有选择地加到一外部电路。

该参考脉冲发生器12产生一例如具有复位时间间隔的参考脉冲信号c。该参考脉冲信号c相应地在该延迟电路11中被延迟的最大延迟时间。

四个寄存器14a、14b、14c和14d的每一个都由一触发器构成。四个寄存器14a、14b、14c和14d可与该参考脉冲信号c的下降沿相同步地工作以存贮参考延迟信号d1至d4。这里，参考延迟信号d1出现在延迟电路11a的前面同时参考延迟信号d2至d4分别在延迟电路11a,11b和11c之后被产生。被分别提供给寄存器14a,14b,14c和14d的参考延迟信号d1,d2,d3和d4与该参考脉冲信号C的上升沿相比较分别由延迟时间Ta,Tb,Tc和Td所延迟。寄存器14a到14d的每一个将参考脉冲信号C的上升沿与延迟信号d1至d4的每一个相比较以判断相应的延迟时间Ta至Td是否落入予置值之内并且产生检测信号b1至b4。

在四个选择器15a至15d之中，三个选择器15a,15b和15c中的每一个由一“与非”门所构成而选择器15d由一反相器所构成。使用分别在寄存器14a、14b、14c和14d中存贮的检测信号b1、b2、b3和b4，选择器15a至15d或者选择通过延迟电路11a之前出现的信号，或者选择通过延迟电路11a、11b或11c之前出现的信号。响应于所选择的信号，四个置位开关16a、16b、16c和16d中的一个被接通，同时其它的开关被断开。该置位开关16a至16d包括P-MOS晶体管并响应于第一逻辑电平“1”而断开和响应于第二逻辑电平“0”被接通。

选择器15a、15b、15c和15d可检测参考延迟信号并适用于选择满足一规范的参考延迟信号中的一信号并且通过检测从“1”至“0”的检测b1至b4的跃迁的定时该信号是最接近于所述规范的信号。其结果，满足该规范的延迟时间可通过根据该检测结果接通该置位开关的一个开关而被设置。

该模式转换开关23适用于在正常工作模式或设置工作模式中有选择地将信号提供给触发器13。所说明的模式转换开关23具有两组转换开关。当与正常模式时第一转换开关将触发器13的一数据输入端连接到一内部电路(未示出)的输入端SG，而在设置工作模时将其连接到电源电压Vdd。这里，电源电压Vdd保持在第一逻辑电平“1”。当在正常工作模式时第二转换开关将一时钟输入端连接到一内部电路(未示出)的输出端ICK，并且当在设置工作模式时将其连接到参考脉冲发生器12的输出端C。

与在该时钟端上所提供的一内部时钟ICK的上升沿同步的触发器13，在正常工作模式中保持内部电路(未示出)的输出信号SG。另一方面，在设置工作模式中，与该参考脉冲信号C的上升沿同步的触发器13保持该电源电压Vdd的电平并且输出具有延迟时间Ta和是由该触发器13的输出端所提供的参考延迟信号d1。这个参考延迟信号d1随后提供给延迟电路11a，寄存器14a和置位开关16a。该延迟电路11a进一步将所接收的参考延迟信号d1延迟延迟时间Tb，并且输出具有延迟时间(Ta+Tb)的参考延迟信号d2。这个参考延迟信号d2被传送到延迟电路11b、寄存器14b和置位开关16b。

类似地，参考延迟信号d3具有延迟时间(Ta+Tb+Tc)并且从延迟电路11b提供给延迟电路11c、寄存器14c和置位开关16c。另外，参考延迟信号d4具有延迟时间(Ta+Tb+Tc+Td)并且从延迟电路11c提供给延迟电路11d、寄存器14d和置位开关16d。

寄存器14a由于一复位信号(FFRESET)而进入初始状态，以在该参考脉冲信号C的下降沿保持延迟信号d1并且输出检测信号b1。类似地，寄存器14b由于复位信号(FFRESET)而被初始化以在参考脉冲信号C的下降沿保持延迟信号d2并输出检测信号b2。寄存器14c由复位信号(FFRESET)初始化并在该参考脉冲信号c的下降沿处保持延迟信号b3。寄存器14d由复位信号(EFRESET)初始化并在该参考脉冲信号c的下降沿处保持延迟信号b4。

选择器15a在检测信号b1和检测信号b2的一反相信号之间执行“与非”操作以输出一选择信号e1。类似地，选择器15b在检测信号b2和一反相的检测信号b3之间执行“与非”操作以输出选择信号e2。另外，选择器15c在检测信号b3和一反相的检测信号b4之间执行“与非”操作以输出选择信号e3。选择器15d反相该检测信号b4以输出选择信号e4。

置位开关16a具有一提供选择信号e1和控制该参考延迟信号d1是否产生的栅极。类似地，置位开关16b具有一给出选择信号e2和控制该参考延迟信号d2是否产生的栅极。同样，置位开关16c根据给予栅极的选择信号e3而控制参考延迟信号d3的产生。置位开关16d还根据给予栅极的参考延迟信号d4而控制选择信号e4的产生。

在设置工作模式中，置位开关16a、16b、16c和16d中的一个根据选择信号e1至e4而被选择，并且参考延迟信号d1-d4之一被提供到反相器17。在正常工作模式中，内部电路的信号SG通过置位开关16a、16b、16c和16d中的一个被提供给反相器17，并且向外通过输出端18作为输出延时信号而提供该开关的输出。

图2示出了在图1中所示的延迟产生电路的时序图，说明将按在一延迟电路中一延迟时间希望限制在一规范延迟时间T的上述情况来进行。

被提供给寄存器14a、14b、14c和14d的每一个的参考脉冲信号c的下降沿是与被提供给触发器13的参考脉冲信号c的上升沿相同步的并使它的脉冲宽度等于规范延迟时间T。因为参考脉冲信号C是由参考脉冲发生器12产生的，所以该参考脉冲信号C可具有与诸如晶体管的阈值、栅极长度、电源电压和工作温度等条件无关的一所期望的规范延迟时间T。

当模式信号MODE变为“0”时，例如当MPU被复位或MPU输出一设置命令时，延迟产生电路10可通过下面的操作调整输出延迟信号的延迟时间。

当MPU输出复位信号并且在时间t0瞬间该模式信号MODE变为“0”(图2(a))时，模式转换开关23转换触发器13的输入。也就是，第一模式转换开关将触发器13的一输入端连接到电源Vdd，并且第二模式转换开关将触发器13的时钟端连接到参考脉冲发生器12的输出端。

另外，当模式信号MODE降到“0”时，触发器复位发生器24使该触发复位信号FFRESET置为“0”(图2(b))。

当触发器复位信号FFRESET降为“0”时，寄存器14a、14b、14c和14d被初始化，并将检测信号b1至b4置为“0”(图2(h)至(k))。其结果，选择信号e1至e4分别从选择器15a至15d输出并具有值“1”(图2的(1)至(m))。因此置位开关16a至16d被断开。

当经过几毫微秒后该信号降为“0”时，该触发器复位信号FFRESET再次置为“1”(图2(b))。

当在时间t1处该参考脉冲发生器12检测到触发器信号FFRESET变为“1”时，“1”作为参考脉冲信号C而产生(图2(c))。

当该参考脉冲信号c变为“1”时，因为触发器13输入端被连接到Vdd，所以触发器13与参考脉冲信号c的上升沿同步地输出“1”(图2(d))。该输出是由从该参考脉冲信号c的一上升的延迟时间所延迟的定时处上升的参考延迟信号d1。该参考延迟信号d1是通过延迟电路11a、11b和11c传送的。

假定通过延迟电路11b的持续时间要短于该参考脉冲信号c的脉冲宽度并且通过延迟电路11c的持续时间要长于参考脉冲信号c的脉冲宽度。也就是，参考延迟信号d1的延迟时间Ta和参考延迟信号d2的延迟时间(Ta+Tb)每一个均比一所期望的延迟时间T要短，并且参考延迟信号d3的延迟时间(Ta+Tb+Tc)和参考延迟信号d4的延迟时间(Ta+Tb+Tc+Td)每一个均比所期望的时间T要长。考虑到上述情况下面将对上述情况的一个例子作一说明。

当被提供给延迟电路11a的参考延迟信号d1经过延时间Tb之后，延迟电路11a输出“1”作为参考延迟信号d2。这里，参考延迟信号d2的上升与参考脉冲信号c的上升相比较被延迟了一延迟时间(Ta+Tb)。

当该参考脉冲信号C变为“1”之后在时间t2处经过了所期望的延迟时间，即规范延迟时间T时，参考脉冲信号C变为0(图2(c))。

在参考脉冲信号c的下降沿，寄存器14a、14b、14c和14d的每一个分别存贮参考延迟信号d1、d2、d3和d4。在时间t2，因为参考延迟信号d1和d2具有值“1”和参考延迟信号d3和d4具有值“0”(图2(d)至(g))，所以寄存器14a、14b、14c和14d的每一个分别存贮“1”、“1”、“0”和“0”。其结果，寄存器14a、14b、14c和14d的每一个分别输出作为检测信号b1、b2、b3、和b4的值“1”,“1”,“0”和“0”(图2(h)至(k))。

在检测信号b1至b4被确定时，该检测信号b1至b4分别被提供给选择器15a至15d。

因为选择器15a接收检测信号b1(=“1”)和一检测信号b2(=“1”)的一反相值(=“0”)，并且在它们之间执行“与非”操作，所以选择器15a输出作为选择信号e1的值“1”(图2(m))。

因为选择器15b接收检测信号b2(=“1”)和检测信号b3(=“0”)的反相值(=“1”)，并且在它们之间执行“与非”操作，所以选择器15b输出作为选择信号e2的值“0”(图2(L))。

因为选择器15c接收检测信号b3(=“0”)和检测信号b4(=“0”)的反相值(=“1”)，并且在它们之间执行“与非”操作，所以选择器15c输出作为选择信号e3的值“1”(图2(m))。

因为选择器15d接收检测信号b4(=“0”)并且该值被反相，所以选择器15d输出作为选择信号e4的值“1”(图2(m))。

因为置位开关16a、16b、16c和16d分别接收选择信号e1(=“1”),e2(=“0”),e3(=“1”)和e4(=“1”)，所以置位开关16b被接通和16a、16c及16d被断开。其结果，该置位开关16b被设置以选择通过延迟电路11a的参考延迟信号d2。

另一方面，当在时间t2之后经过一短的时间，即在参考延迟信号d2被提供给延迟电路11b之后经过延迟时间Tc时，该延迟电路11b输出作为参考延迟信号d3的“1”(图2(f))。这里，相对于参考脉冲信号c的上升沿，参考延迟信号d3的上升沿被延迟了延迟时间(Ta+Tb+Tc)。另外，延迟时间(Ta+Tb+Tc)要长于规范延迟时间T。

类似地，当被加到延迟电路11c的参考延迟信号d3之后经过一延迟时间Td时，延迟电路11c输出作为参考延迟信号d4的“1”(图2(g))。这里，相对于参考脉冲信号c的上升沿，参考延迟信号d4的上升沿被延迟了一延迟时间(Ta+Tb+Tc+Td)。另外，该延迟时间(Ta+Tb+Tc+Td)长于该规范延迟时间T。

因此可以看出具有延迟时间短于规范延迟时间T和最接近于规范延迟时间T的信号是参考延迟信号d2。

当在时间t3处该模式信号MODE变为“1”时(图2(a))，模式转换开关23被转换为正常工作模式。也就是，第一模式转换开关将触发器13的数据输入端连接到该半导体器件的内部电路(未示出)的输出端SG。第二模式转换开关将触发器13的时钟输入端连接到该半导体器件的内部时钟发生电路(未示出)的输出端ICK。

当该内部电路的输出端SG被提供给触发器13并且内部时钟ICK上升时，触发器13保持内部电路的输出SG。在延迟电路11a中输出SG由延迟时间(Ta+Tb)所延迟并且作为通过被接通的置位开关16b和反相器17的一输出延迟信号被提供给输出端18。其结果，与参考脉冲信号c的脉冲宽度(规范延迟时间T)相比它可能缩短了被提供到输出端18的一输出延迟信号的延迟时间。

如上所述通过检测在从参考脉冲信号C产生参考延迟信号之前由延迟产生电路10通过延迟电路所测量的延迟时间和在参考延迟信号通过该延迟电路所测量的延迟时间，以及通过根据所确定的结果输出在该参考延迟信号通过该延迟电路之前或参考延迟信号通过该延迟电路之后所呈现的一信号来将一延迟时间设置为所期望值。

图3的框图更详细地示出了图1中的参考脉冲发生器12。图3中该参考脉冲发生器12包括一振荡器101、一延迟电路102、一十数器103、一比较器104、一寄存器105和SR触发器106。

振荡器101产生一具有比规范延迟时间T要短的时钟周期的时钟g。该时钟g作为一输出信号被提供给计数器103。

延迟电路102延迟该触发器复位信号FERESET并输出一延迟的复位信号f。被延迟的复位信号f使SR触发器106进入一置位状态和复位计数器103。

计数器103根据该被延迟的复位信号f复位它自己的计数，并且随后计数来自该振荡器101的时钟g。该计数值被提供给比较器104。

比较器104将该计数器的计数值与在寄存器105中存贮的一值进行比较。当这二个值相互一致时，比较器输出一相符信号i并将它提供给SR触发器106的一复位端。

一值被设置到寄存器105中。通过将规范延迟时间T除以来自振荡器101的一时钟的周期时间而计算出该值。反之，该规范延迟时间可通过置换加到寄存器105的值而改变。

SR触发器106由延迟电路102的一输出设置并输出值“1”，以及由比较器104的一复位设置并输出值“0”。SR触发器106的输出被用作为参考脉冲信号c。输出为值“1”的周期相应于规范延迟时间T。

图4示出了在图3中所示的参考脉冲发生器的时序图。参考图4来说明该参考脉冲发生器的有关操作。这里，假定值“6”被存贮在存贮器105中。

当在时间t0处触发器复位信号FFRESET变为“0”(图4(a))，则该信号在该延迟电路102中被延迟并且该延迟电路102输出一延迟复位信号f(图4(b))。

当在时间t1处该延迟复位信号f上升到“1”时(图4(b)),SR触发器106被置位并且该参考脉冲信号c为值“1”(图4(f))。

另外，当在时间t1处该延迟复位信号f上升到“1”时(图4(b))，计数器103被初始化以将一计数值设置为“0”并且开始计算振荡器101的时钟g(图4(d))。在每一时钟g的时间计数器103被递增值“1”，其结果，该计数值诸如“0”到“1”，“1”到“2”之类的一个接一个地增加。

当在时间t2处计数器103的计数值h为值“6”时，比较器104检测与寄存器105的一值(“6”)相一致的计数值，并且输出一致信号i(图4(e))。当该一致信号为值“1”时，SR触发器106被复位并且是该SR触发器106的一输出的参考脉冲信号c被变为“0”(图4(f)。

如上所述通过连续计算由振荡器101所产生的并与温度或电源的变化无关的时钟g，可能产生具有规范延迟时间c的参考脉冲信号c。

[本发明的第二实施例]

下面，将说明根据本发明的有关延迟产生电路。

图5示出了根据本发明第二实施例的半导体器件的延迟产生电路的框图。在该实施例中，来自一内部电路的信号被控制从而与一参考信号相比较它具有一大于所希望的延迟时间(后面，称之为规范延迟时间T)的延迟时间。与第一实施例相同的框由与第一实施例相同的标号来表示，并且省略对相同框的说明。

如图5所示，提供给该半导体器件的延迟产生电路20包括有被予先插入的三个延迟电路11a、11b和11c，一参考脉冲发生器12，一触发器13，四个寄存器14e、14f、14g和14h，四个选择器15e、15f、15g和15h，四个置位开关16a、16b、16c和16d，一模式转换开关23和一触发器复位发生器24。

该参考脉冲发生器12例如对于一复位时间间隔输出二个参考脉冲信号j。在二个参考脉冲信号之间的一脉冲时间间隔相应于在延迟电路11中被延迟的最小延迟时间(规范延迟时间T)。

本发明的第二实施例的参考脉冲发生器12包括-M乘法器111，一计数器112，比较器113和115，寄存器114和116，以及一“或”门117。

通过使用例如一PLL将内部时钟ICK乘以M(M是一正整数)，该M乘法器111产生一具有一其频率等于由MPU振荡所产生的内部时钟ICK的频率的M倍的时钟g。这里，该时钟g具有一要比该规范延迟时间T短的多的时钟周期。M乘法器111的输出g被提供给该计数器112。

计数器112响应于该触发复位信号FFRESET而复位它本身的计数值，并随后对来自M乘法器111的时钟g计数。计数值h被提供给比较器113和115。

比较器113将计数器112的计数值与存贮在寄存器114中的一值进行比较。当该二个值相互符合时，比较器113输出一一致信号1并将它提供给“或”门117。根据该一致信号1该“或”门117输出一第一参考脉冲信号j。

类似地，比较器115将计数器112的计数据与在寄存器116中存贮的一值进行比较。当这二个值相一致时，比较器115输出——致信号m并且将其提供给“或”门117。“或”门117根据该一致信号m输出第二参考脉冲信号j。

寄存器114可操作地将来自计数器112的复位定时的时间间隔设置成第一参考脉冲信号j的输出定时。

寄存器116可操作地将来自第一参考脉冲信号j输出定时的时间间隔设置为第二参考脉冲信号j的输出定时。在第一参考脉冲信号j和第二参考脉冲信号j之间的一时间间隔相应于该规范延迟时间T。该规范延迟时间T可通过改变提供给寄存器114和116的值来改变。

图6示出了图5中所示的参考脉冲发生器的时序。有关图5中所示的参考脉冲发生器的操作的说明可在图6中作为参考。这里，假定值“6”被存贮在寄存器114中和值“11”被存贮在寄存器116中。

当在时间to处触发器复位信号FFRESET变为“0”时(图6(a))，计数器112被初始化为“0”的计数值并且被对该M乘法器111的时钟g计数(图6(b)(c))。在每一时间处该计数器112使该时钟g递增值“1”，其结果，计数值h以诸如“0”至“1”,“1”至“2”等的方式被递增。

当在t1处计数器112的计数值具有值“6”时，比较器113检测该计数值与寄存器114的一值“6”一致，并且输出——致信号((图6(d))。相应于一致信号1，“或”门117输出第一参考脉冲信号j(图6(f))。

当在t2处该计数器112的计数值具有值“11”时，比较器115检测计数值与该寄存器116的一所设值(“11”)相一致，并且输出——致信号m(图6(e))。然后，该一致信号m被提供给“或”门117以从该“或”门117产生作为第二参考脉冲信号j的信号。

如上所述通过在M乘法器111中将内部时钟ICK乘以M和通过计数器对来自M乘法器111的输出时钟g计数可以产生具有等于第一和第二参考脉冲信号j之间的时间间隔的规范延迟时间T的参考脉冲信号j。这里，应注意的是该内部时钟ICK与温度或电源的变化无关。

另外，该计数器112可在该触发器复位信号的上升沿处被初始化以产生第一参考脉冲信号替代使用的比较器113和寄存器114。

返回到图5，四个寄存器14e,14f,14g和14h的每一个包括有一触发器。四个寄存器14e,14f,14g和14h可与第一和第二参考脉冲信号j相同步地存贮参考延迟信号d1至d4。这里，在延迟电路11a之前出现参考延迟信号d1同时在分别在延迟电路11a,11b和11c之后产生参考延迟信号d2至d4。

分别被提供给寄存器14e,14f,14g和14h的参考延迟信号d1,d2,d3和d4与第一参考脉冲信号j相比分别包括有延迟时间Ta,Ta+Tb,Ta+Tb+Tc和Ta+Tb+Tc+Td。寄存器14e至14h的每一个寄存器将参考延迟信号d1至d4与第二参考脉冲信号j的上升沿相比较并且判断在Ta,Ta+Tb,Ta+Tb+Tc，和Ta+Tb+Tc+Td之间的相应的延迟时间是否落入一予置值内以产生该检测信号b1至b4。

四个选择器15e,15f,15g和15h中的每一个由一“与非”门所构成。通过使用其中的每一个均存贮在寄存器14e,14f,14g和14h中的确定信号b1,b2,b3和b4，选择器15e,15f,15g，和15h的每一个选择在通过延迟电路11a之前或通过延迟电路11a,11b或11c之后所得到的信号中的一个信号以将四个置位开关16a,16b,16c和16d中的一个置为接通状态并将其它的开关置为断开状态。置位开关16a至16d中的每一个包括有响应于第一逻辑电平“1”而导通和响应于第二逻辑电平“0”而截止的P-MOS晶体管。

在正常操作模式或置位操作模式中该模式转换开关23用来有选择地地将一信号提供给触发器13。所述的模式转换开关23具有二种转换开关设置。当正常操作模式时第一转换开关将该触发器13的一数据输入端连接到一内部电路(未示出)的输出端SG，并且当为置位操作时连接到电源电压Vdd。这里，该电源电压Vdd是保持在第一逻辑电平“1”。当正常操作模式时第二转换开关将一时钟输入端连接到一内部时钟产生电路(未示出)的输出端ICK，并且当置位操作模式时连接到该参考脉冲发生器12的输出端j。

在正常操作模式时，与被提供到一时钟端的一内部时钟ICK的上升沿相同步的该触发器13维持一内部电路(未示出)的输出信号SG。另一方面，在置位操作模式中，与第一和第二参考脉冲信号j的上升沿相同步的触发器13保持电源Vdd的一电平并输出一具有延迟时间Ta和从触发器13的输出端Q所提供的一参考延迟信号d1。这个参考延迟信号d1随后被提供给延迟电路11a、寄存器14e和置位开关16a。这里，延迟时间Ta根据第一参考脉冲信号j的上升的一定时而被提供。

延迟电路11a进一步将所接收的参考延迟信号d1延迟一延迟时间Tb，并且输出具有一延迟时间(Ta+Tb)的参考延迟信号d2。这个参考延迟信号d2被提供给延迟电路11b、寄存器14f和置位开关16b。

类似地，具有延迟时间(Ta+Tb+Tc)并从延迟电路11b所提供的参考延迟信号d3被提供给延迟电路11c、寄存器14g和置位开关16c。另外，具有延迟时间(Ta+Tb+Tc+Td)并从延迟电路11c所提供的参考延迟信号d3被提供给延迟电路11d，寄存器14h和置位开关16d。

寄存器14e由一复位信号(FFRESET)初始化以在参考脉冲信号j的一下降沿保持该延迟信号并输出该检测信号b1。类似地电，寄存器14f由复位信号(FFRESET)初始化以在参考脉冲信号j的下降沿保持延迟信号d2并输出该检测信号b2。寄存器14g由复位信号(FFRESET)初始化以在参考脉冲信号j的下降沿保持延迟信号d3并输出该检测信号b3。寄存器14h由复位信号(FFRESET)始化以在参考脉冲信号j的下降沿保持延迟信号d4并输出该检测信号b4。

选择器15e在检测信号b1和检测信号b2的反相信号之间执行“与非”操作并输出一选择信号K1。类似地，选择器15f在检测信号b2和检测信号b3的反相信号之间执行“与非”操作并输出一选择信号K2。另外，选择器15g在检测信号b3和检测信号b4的反相信号之间执行“与非”操作并输出一选择信号k3。选择器15h在模式信号MODE和被反相的检测信号b1之间执行一“与非”操作以输出选择信号K4。另外，在置位操作中一输出端18的一值被允许变化的情况中，选择器15h可被消去并且寄存器14e的一输出可直接地连接到在该置位开关16a中的一栅极。

该置位开关16a具有被提供有选择信号k4并控制该参考延迟信号d1的产生的一栅极。类似地，置位开关16b具有一被提供有选择信号k1并控制该参考延迟信号d2的产生的一栅极。另外，置位开关16c具有一被提供有选择信号k2并控制该参考延迟信号d3的产生的一栅极。置位开关16d具有一被给定选择信号K3并控制该参考延迟信号d4的产生的一栅极。

在该置位操作模式中，根据选择信号k1到k4选择置位开关16a、16b、16c和16d中的一个以将参考延迟信号d1,d2,d3和d4中的一个提供给反相器17。在该正常操作模式中，内部电路的信号SG通过置位开关16a,16b,16c和16d中的一个被提供给反相器17，并且该开关的一输出通过输出端18作为一输出延迟信号而被向外提供。

图7示出了在图5中所示的延迟产生电路的时序。如图7所示，其说明是以被提供给输出端18的一延迟电路的延迟时间大于一规范延迟时间T的上述情况来进行的。

被提供给寄存器14e,14f,14g和14h的每一个的一参考脉冲信号j的上升沿与被提供给触发器13的参考脉冲信号j的上升沿相同步并且使得第一和第二参考脉冲信号j之间的一脉冲时间间隔等于规范延迟时间T。第一和第二参考脉冲脉冲信号j之间的脉冲时间间隔有可能等于所希望的规范延迟时间T，这是因为第一和第二参考脉冲信号的产生与诸如晶体管的阈值、栅极长度、电源电压和工作温度之类的条件是无关的。这是因为第一和第二参考脉冲信号j是由参考脉冲发生器12所产生的。

该延迟产生电路20当例如模式信号MODE变为“0”，同时MPU被复位或MPU输出一置位命令时可通过如下的操作来调整输出延迟信号的一延迟时间。

当MPU输出一复位信号并且在时间t0处该模式信号MODE变为“0”时(图7(a))，该模式转换开关23转换触发器13的一输入。也就是，第一模式转换开关将触发器13的一输入端口连接到电源Vdd，并且第二模式转换开关将第一触发器13的一时钟输入端C连接到参考脉冲发生器12的一输出端。

另外，当该模式信号MODE被变为“0”时，触发器复位发生器24将触发器复位信号FFRESET置为“0”(图7(b))。

寄存器14e,14f,14g和14h被初始化并且当触发器复位信号FFRESET降为“0”时将检测信号b1到b4置为“0”(图7(h)至(k))。其结果，分别从选择器15e至15h输出的选择信号K1至K4具有值“1”(图7(1)至(m)，同时将开关16a至16d置为断开。

当该信号降为“0”之后经过几毫微秒该触发器复位信号FFRESET被再次置为“1”(图7(b))。

在时间t1处当该参考脉冲发生器12检测出该触发器信号FFRESET变为“1”时，输出“1”作为参考脉冲信号j(图7(c))。在本实施例中，参考脉冲信号j的一脉冲宽度要比该规范延迟时间T短，并且它具有足够的用于触发器13或寄存器14保持操作所需的脉冲宽度。

当该参考脉冲信号j返回到“1”时，因为触发器13的输入端D被连接到Vdd，所以触发器13接收一Vdd值并且与第一参考脉冲信号j的一上升沿相同步地输出“1”(图7(d))。作为参考延迟信号d1而产生的输出在由来自第一参考脉冲信号j的上升沿的一延迟时间Ta所延迟的定时处上升。该参考延迟信号d1通过延迟电路11a、11b和11c而被传送。

假定通过该延迟电路11b的持续时间比第一和第二参考脉冲信号j的脉冲时间间隔要短并且通过延迟电路11c的一持续时间比第一和第二参考脉冲信号j的脉冲时间间隔要长。也就是，参考延迟信号d1的延迟时间Ta和参考延迟信号d2的延迟时间(Ta+Tb)的每一个均短于所希望的延迟时间T，而参考延迟信号d3的延迟时间(Ta+Tb+Tc)和参考延迟信号d4的延迟时间(Ta+Tb+Tc+Td)要长于所希望的延迟时间T。下面说明这样一种情况的例子。

当在参考延迟信号d1被提供给延迟电路11a之后经过该延迟时间Tb时，延迟电路11a输出“1”作为一参考延迟信号d2。这里，与第一参考脉冲信号j的上升沿相比参考延迟信号d2的上升沿被延迟了一延迟时间(Ta+Tb)。

该第一参考脉冲信号j还被提供给寄存器14e至14h，但是即使该参考延迟信号d1至d4被接收，因为参考延迟信号d1至d4为“0”所以在该时间瞬间输出端b1至b4仍保持为“0”。

在时间t2，第二参考脉冲信号j变为“1”(图7(c))。第二参考脉冲信号j还被提供给触发器13，但是在这时间瞬间，因为触发器13的数据输出端D仍保持为“1”所以触发器13(d1)的输出仍保持为“1”。

在第二参考脉冲时间j的一上升沿，寄存器14e,14f,14g和14h分别存贮参考延迟信号d1,d2,d3和d4。在时间t2，因为参考延迟信号d1和d2的每一个均具有“1”并且参考延迟信号d3和d4的每一个均具有“0”(图7(d)至(g))，所以寄存器14e,14f,14g和14h分别存贮“1”,“1”,“0”和“0”。其结果，寄存器14e,14f,14g和14h输出分别具有值“1”,“1”,“0”和“0”的检测信号b1,b2,b3和b4(图7(h)至(k))。

当以上述方式确定该检测信号b1至b4时，检测信号b1至b4分别被提供给选择器15e,15f,15g和15h。

因为选择器15e接收该检测信号b2(=“1”)的检测信号b1(=“1”)和反相值(=“0”)，并且在它们之间执行“与非”操作，所以选择器15e输出作为选择信号K1的值“1”(图7(m))。

因为选择器15f接收该检测信号b2(=“1”)和检测信号b3(=“0”)和反相值(=“1”)，并且在它们之间执行“与非”操作，所以选择器15f输出作为选择信号K2的值“0”(图7(1))。

因为选择器15g接收该检测信号b3(=“0”)和检测信号b4(=“0”)和反相值(=“1”)，并且在它们之间执行“与非”操作，所以选择器15g输出作为选择信号K3的值“1”(图7(m))。

因为选择器15h接收模式信号MODE(=“0”)和被检测信号b1(=“1”)的反向值(=“0”)，并且在它们之间执行“与非”操作，所以选择器15h输出作为选择信号K4的值“1”(图7(m))。

因为置位开关16a,16b,16c和16d分别接收选择信号K1(=“1”),K2(=“1”),K3(=“0”)和K4(=“1”)，所以置位开关16c被接通和置位开关16a,16b,16c和16d被关断。其结果，该置位开关16c被设置为选择通过延迟电路11a的参考延迟信号d3。

另一方面，当在时间t2之后经过一较短时间，即在参考延迟信号d2被提供到该延迟电路11b之后经过延迟时间TC时，延迟电路11b输出作为参考延迟信号d3的“1”(图7(f))。这里，与第一参考脉冲信号j的上升沿轴比参考延迟信号d3的上升沿被延迟了延迟时间(Ta+Tb+Tc)。另外，延迟时间(Ta+Tb+Tc)长于规范延迟时间T。

类似地，当在参考延迟信号d3被提供给延迟电路11c之后经过一延迟时间Td时，该延迟电路11c输出作为参考延迟信号d4的“1”(图7(g))。这里，与该参考脉冲信号j的上升沿相比较，该参考延迟信号d4的上升沿延迟了延迟时间(Ta+Tb+Tc+Td)。另外，延迟时间(Ta+Tb+Tc+Td)长于规范延迟时间T。

此外，还可看出该参考延迟信号是具有比规范延迟时间T要长的延迟时间并且又最接近于该规范延迟时间T的信号。

当在时间瞬间t3该模式信号MODE返回到“1”时，该模式转换开关23被转换到正常操作模式。也就是，第一模式转换开关将触发器13的数据输入端连接到该半导体器件的内部电路(未示出)输出端SG。第二模式转换开关将触发器13的时钟输入端连接到该半导体器件的内部时钟发生电路(未示出)的输出端ICK。

当该内部电路的输出端SG被提供到触发器13并且该内部时钟ICK上升时，触发器13保持该内部电路的输出SG。输出SG在延迟电路11a和11b中被延迟了延迟时间(Ta+Tb+Tc)，并且通过被接通的置位开关16c和反相器17作为输出延迟信号被提供给一输出端18。其结果，它能够调整被提供给输出端18的一输出延迟信号的延迟时间，从而该延迟时间可比第一和第二参考脉冲信号j的脉冲间隔时间(规范延迟时间T)要长并可最接近于该脉冲宽度。

如上所述，可以通过检测由延迟电路10从第一和第二参考脉冲信号j产生的参考延迟信号通过该延迟电路之前所测量的一延迟时间和在该参考延迟信号通过该延迟电路之后所测量的一延迟时间而将一延迟时间设置为一所希望值，并且根据所确定的结果，输出在该参考延迟信号通过该延迟电路之前或该参考延迟信号通过该延迟电路之后所出现的信号。

[本发明的第三实施例]

图8示出了根据本发明的第三实施例的一半导体器件的延迟产生电路的框图。如图8所示，提供给该半导体器件的检测一延迟时间延迟产生电路的构成考虑到了将提供给一输出端的输出延迟信号反馈到四个寄存器14a,14b,14c和14d的一页载电容CAP。在该实施例中，与一参考信号相比来自一内部电路的信号被控制得不超过所希望的规范延迟时间T。

如图8所示，提供给半导体器件的延迟产生电路30包括予先被插入的三个延迟电路11a、11b和11c；一参考脉冲发生器12；一触发器13；四个寄存器14aa,4b,14c和14d；四个选择器15I,15j,151和151；四个置位开关16a,16b,16c和16d；一缓冲器17；一具有负载电容CAP的输出端18；四个“或非”门19a,19b,19c和19d；四个取样开关21a,21b,21c和21d；一计数器22；一模式转换开关23；和一触发器复位发生器24。与第一实施相同结构由与第一实施例相同的标号来表示，并且省了上述结构的说明。

本实施例的参考脉冲发生器12产生一参考脉冲信号C。该参考脉冲信号C相应于寄存器14的数为“4”，并且该参考脉冲信号C的脉冲宽度相应于规范延迟时间T。

缓冲器17的输入端与置位开关16a至16d的漏极相连，同时缓冲器17的输出端与取样开关21a至21d的源极相连。

四个寄存器14a,14b,14c和14d的每一个均由一触发器所构成。寄存器14a,14b,14c和14d的输入端D分别与取样开关21a,21b,21c和21d的每一个漏极相连。该寄存器14a,14b,14c和14d以与该参考脉冲信号C的下降沿相同步地存贮来自相应取样开关21a至21d的输出信号。

在该置位操作模式中计数器22被初始化以通过一触发器信号FFRESET将一计数据置为“0000”。另外，在每一时刻该参考脉冲信号为值“1”时该计数器22将计数值递增，其结果，顺序输出计数值“0001”,“0010”,“0100”和“1000”。这里，相应于端点(3)的一输出端该该计数值为最大有效数，而相应于端点(0)的一输出端该计数值为最小有效数。

另外，在正常操作模式中，该计数器22输出一值“0000”。

“或非”门19a至19d的输入端分别与计数器22的输出端(0)至(3)相连。另一输入端分别与选择器15I至15k的输出端和寄存器14d的输出端相连。“与非”门19a至19d的输出端分别连接到置位开关16a至16d的棚极和取样开关21a至21d的栅极。每一个取样开关21a至21d包括PMOS晶体管，当该栅极给出“0”时该晶体管导通，反之当该棚极给出“1”时该晶体管截止。

“或非”门19a至19d分别提供作为选择信号e5至e8的选择器15I至15l的输出e1至e4。

在置位操作模式中，“或非”门19a至19d将计数器22的一输出提供给置位开关16a至16d和取样开关19a至19d。例如，当计数器22的输出为“0001”时，“或非”门19a的输出端e5变为“0”和“或非”门19b至19d的输出端e6至e8变为“1”。因此，置位开关16a和取样开关21a被接接通而其它的开关被断开。因而，参考延迟信号d1通过置位开关16a，缓冲器17和取样开关21a被提供给寄存器14a的输入端D。在这一点上，一延迟时间Ta包括可被取样的负载电容CAP的影响，因为由于一连线等结果形成的该负载电容CAP通过输出端18而与缓冲器17相连接。

类以地，当该计数器22的输出是“0010”时，开关16b和21b被接通并且参考延迟信号d2被加到寄存器14b。当计数器22的输出为“0100”时，开关16c和21c被接通并且参考延迟信号d3被加到寄存器14c。当计数器22的输出为“1000”时，开关16d和21d被接通并且参考延迟信号d4被加到寄存器14d。

通过延迟电路11a之前的参考延迟信号d1和分别通过延迟电路11a,11b和11c之后的参考延迟信号d2,d3和d4通过置位开关16a至16d，和缓冲器17，以及取样开关21a至21d被分别提供给寄存器14a至14d。因此，与参考脉冲信号C的上升沿相比，分别提供到寄存器14a,14b,14c和14d的参考延迟信号d5,d6,d7和d8分别具有延迟时间为Ta+α,Ta+Tb+α,Ta+Tb+Tc+α，和Ta+Tb+Tc+Td+α。这里，α是出现在置位开关16a至16d，缓冲器17和取样开关21a和21d的一延迟值。

寄存器14a至14d中的每一个寄存器确定与该参考信号C的一下降时间瞬间相比相应的延迟时间Ta+α,Ta+Tb+α,Ta+Tb+Tc+α,Ta+Tb+Tc+Td+α中的一个落入一予置值之内并产生每一个检测信号b1至b4。在本实施例中，它确定延迟信号d5至d8中的每一个由于在参考脉冲信号C的上升沿处取出该寄存器的输入器D而在经过规范延迟时间T之前到达。

三个选择器15I至15k中的每一个包括有一具有三个输入瑞的“与”门。选择器15L具有一具有二个输入端的“与”门。一模式信号MODE加到四个选择器15i至15L的一个输入端。在置位操作模式中，因为该模式信号MODE为“0”可以选择器15i至15L的输出变为“0”。

在该正常操作模式中，当该模式信号MODE为值“1”时，选择器15i至15L输出一选择信号以便根据在寄存器14a至14d中存贮的确定信号b1至b4来选择在通过延迟电路11a之前和通过延迟电路11a,11b和11c之后的信号中的一个信号。选择器15i至15L的输出端中的任一个变为“1”并且保持另一些为“0”。通过“或非”门这些输出端被反相，并且四个置位开关16a,16b,16c和16d中的一个被导通而其它的被断开。

寄存器14a由一复位信号(FFRESET)初始化，并在本实施例中产生值“1”。另外，在第一参考脉冲信号C的下降沿处该寄存器14a保持参考延迟信号d5，并且输出检测信号b1。这里，该参考延迟信号d5是通过参考延迟信号d1通过置位开关16a，缓冲器17和取样开关21a所得到的。

类似地，寄存器14b由复位信号(FFRESET)初始化，在第二参考脉冲信号C的下降沿处保持该参考延迟信号d6，并输出检测信号b2。在这一点上，第二参考脉冲信号被提供给寄存器14a,14c和14d，但是因为取样开关21a,21c和21d被断开，所以在第二参考脉冲信号C的上升沿之前的状态可被完整的保持。

类似地，寄存器14c由复位信号(FFRESET)初始化，在第三参考脉冲信号C的下降沿处保持该参考延迟信号d7，并输出检测信号b3。寄存器14d由复位信号(FFRESET)初始化以在第四参考脉冲信号C的下降沿处保持参考延迟信号d8并输出检测信号b4。

选择器15i在模式信号MODE和检测信号b1的一反相信号之间进行“与”操作以输出选择信号e1。类似地，选择器15j在模式信号MODE和检测信号b3的反相信号之间执行“与”操作以输出一选择信号e2。另外，选择器15k在模式信号MODE和检测信号b4的反相信号之间执行“与”操作以输出一选择信号e3。选择器15L在模式信号MODE和检测信号b4之间执行“与”操作以输出一选择信号e4。

置位开关16a控制到一栅极的选择信号e5的输入并输出参考延迟信号d1。类似地，置位开关16b控制到一栅极的选择信号e6的输入并输出参考延迟信号d2。另外，置位开关16c控制到一栅极的选择信号e7的输入并输出参考延迟信号d3。置位开关16d控制到一栅极的选择信号e8的输入并输出参考延迟信号d4。

在设置位操作模式中。根据选择信号e5至e8置位开关16a,16b16c和16d中的一个选择提供给反相器17的参考延迟信号d1,d2,d3和d4中的一个。反相器17的输出通过取样开关21a至21d中的一个被提供给寄存器14a至14d。

在该正常操作模式中，内部电路的信号SG通过触发器13(和延迟电路11)以及置位开关16a,16b,16c和16d中的一个被提供给反相器17，并且该反相器17的一输出作为一输出延迟信号通过输出端18而被输出到外面。

图9示出了图8中所示的延迟产生电路的时序。如图9所示，当在一延迟电路中一延迟时间被提供给输出端18时的有关说明限于在下面的一规范延迟时间T。

提供给寄存器14a,14b,14c和14d的每个的参考脉冲信号C的下降沿与提供给触发器13的参考脉冲信号C的上升沿相同步并且使得它的脉冲宽度等于规范延迟时间T。因为该参考脉冲信号C是由参考脉冲发生器12所产生的，所以该参考脉冲信号C可具有一与诸如晶体管的阈值、栅极长度，电源电压和工作温度之类的条件无关的一所希望的规范延迟时间T的脉冲宽度。

例如当模式信号MODE变为“0”，同时MPU被复位或MPU输出一设置命令时，延迟产生电路30可以通过下面操作调整一输出延迟信号的延迟时间。

当在时间t10MPU输出一复位信号和模式信号MODE变为“0”时(图9(a))，该模式转换开关23转换触发器13的一输出。也就是，第一模式转换开关将触发器13的一输入端连接到电源Vdd，第二模式转换将触发器13的时钟输入端连接到参考脉冲发生器12的输出端C。

另外，当模式信号MODE降为“0”时触发器复位发生器24将触发器复位信号RRFESET置为“0”(图(b))。

当触发器复位信号FFRESET降为“0”时寄存器14a,14b,14c和14d被初始化并且将检测信号b1至b4置为“0”(图9(i)至(L))。计数器22也被初始化输出“0000”。

因为在t10处模式信号MODE为“0”，所以从选择器15i至15L输出的选择信号e1至e4为“0”。另外，因为计数器22的输出为“0000”，所以置位开关16a至16d和取样开关21a至21d全部都断开。

当该信号降为“0”之后经过几毫秒时触发器复位信号FFRESET再次被置为“1”(图9的(b))。

当在时间t11该参考脉冲发生器12检测到该触发器信号FFRESET变为“1”时，它输出作为第一参考脉冲信号C的“1”(图9(c))。

因为触发器13的输入端被连接到Vdd，所以当第一参考脉冲信号C变为“1”时，触发器13输出与第一参考脉冲信号C的上升相同步的“1”(图9(c))。该输出是在从第一参考脉冲信号C的一上升而被延迟一延迟时间的定时处而上升的参考延迟信号d1。该参考延迟信号d1通过延迟电路11a,11b和11c而被传送。

另一方面，当第一参考脉冲信号C变为“1”时，计数器22递增一计数值以输出“0001”(图9(c))。当计数器22的输出端(0)为值“1”时，“或非”门19a的输出e5变为“0”(图9(n))并且置位开关16a和取样开关21a被接通。另外，因为“或非”门19b至19d的输出e6至e8为“1”所以置位开关16b至16d和取样开关21b至21d被断开(图9(m)(n))。

具有延迟时间Ta的参考延迟信号d1通过置位开关16a，缓冲器17和取样开关21a被提供给寄存器14a作为参考延迟信号d5。因为信号d5通过置位开关16a，缓冲器17和取样开关21a，所以延迟时间α被附加到参考延迟信号d5的一延迟时间上。因此信号d5的延迟时间上升为(Ta+α)。

当在t12处第一参考脉冲信号C变为“0”时，寄存器14a与第一参考脉冲信号C的下降沿相同步地接收参考延迟信号d5并且输出作为检测信号b1的输出“1”(图9(i))。在这点上，第一参考脉冲信号C被提供给寄存器14a,14c和14d，但是因为取样开关21b至21d被断开，所以寄存器14b至14d的输出端b2至b4没有变化。

然后，当第一参考脉冲信号C变为“0”时(图9(c))，触发器13被复位，其为触发器13的一输出的参考延迟信号d1变为“0”，并且信号d1通过延迟电路11a,11b和11c而被传送。

当在t13处第二参考脉冲信号C变为“1”时，因为触发器13的一输入端与Vdd相连，所以触发器与第二参考脉冲信号C的上升沿相同步地提供“1”。该输出被提供给延迟电路11a。当接收参考延迟信号d1之后经过延迟时间Tb时，该延迟电路11a产生作为参考延迟信号d2的“1”。该参考延迟信号d2随同自第二参考脉冲信号C的上升沿的一延迟时间(Ta+Tb)而上升。

当第二参考脉冲信号C变为“1”时计数器22递增计数器1(图(d))。当计数器22的输出端(1)为值“1”时，“或非”门19b的输出e6变为0(图9(n))并且置位开关16b和取样开关21b被接通。另外，因为“或非”门19a,19c和19d的输出e5,e7和e8为“1”，所以置位开关16a,16c和16d以及取样开关21a,21c和21d被断开(图9(n))。

具有延迟时间(Ta+Tb)的参考延迟信号d2作为参考延迟信号d6通过置位开关16b，缓冲器17和取样开关21b而被提供给寄存器14b。因为信号d6通过置位开关16b，缓冲器17和取样开关21b，所以延迟时间α被附加到参考延迟信号d6的延迟时间。因此信号d6的延迟时间上升为(Ta+Tb+α)。

假定通过延迟电路11b和缓冲器17的持续时间要短于第一参考脉冲信号C的缓冲宽度，即，规范延迟时间T和通过延迟电路11c和缓冲器17的持续时间要长于第一参考脉冲信号C的脉冲宽度。也就是，参考延迟信号d5的延迟时间(Ta+α)和参考延迟信号d6的延迟时间(Ta+Tb+α)的每一个要短于规范延迟时间T，和参考延迟信号d7的延迟时间(Ta+Tb+Tc+α)及参考延迟信号d8的延迟时间(Ta+Tb+Tc+Td+α)的每一个要长于规范延迟时间T。这种情况的一个例子的说明如下所述。

在时间t14处当第二参考脉冲信号C变为“1”之后经过规范延迟时间T时，第二参考脉冲信号C降为“0”(图9(c))。

在第二参考脉冲信号C的下降沿处寄存器14b存贮参考延迟信号d6。因为在时间t14处参考延迟信号d6为“1”(图9(f))所以寄存器14b存贮作为检测信号b2的“1”(图9(j))。

当在时间t15处第三参考脉冲信号C变为“1”时，因为触发器13的输入端连接到Vdd所以触发器13与第三参考脉冲信号C的上升沿相同步地提供“1”。该输出通过延迟电路11a被提供给延迟电路11b。当在参考延迟信号d1的输入之后经时延迟时间(Tb+Tc)时，延迟电路11b产生作为参考延迟信号d3的“1”。自第三参考脉冲信号C的一上升沿的该参考延迟信号d3的延迟时间上升为(Ta+Tb+Tc)。

当第三参考脉冲信号C变为“1”时计数器22递增计数值1以输出“0100”(图9(d))。当计数器22的输出端(2)保持为值“1”时，“或非”门19c的输出e7变为“0”(图9(n))并且置位开关16c和取样开关21c被接通。另外，因为“或非”门19a,19b和19d的输出e5,e6和e8为“1”所以置位开关16a,16b和16d以及取样开关21a,21b和21d被断开(图9(m),(n))。

具有延迟时间(Ta+Tb+Tc)的参考延迟信号d3通过置位开关16c，缓冲器17和取样开关21c被提供给寄存器14c作为参考延迟信号d7。因为信号d7通过置位开关16c，缓冲器17和取样开关21c所以延迟时间α被附加到参考延迟信号d7的延迟时间上。因此，信号d7延迟时间上升为(Ta+Tb+Tc+α)。

当在时间t16处第三参考脉冲信号C变为“1”之后经过规范延迟时间T时，第三参考脉冲信号C降低为0(图9(c))。

在第三参考脉冲信号C的一下降沿处寄存器14c存贮参考延迟信号d7。因为在时间t14处的寄存器14c处参考延迟信号d7还未到达(图9(g))，所以寄存器14c存贮作为检测信号b3的“0”(图9(k))。

类似地，在时间t18，寄存器14d存贮作为检测信号b4的“0”(图9(L)。

当检测信号b1至b4以上述方式被确定时，检测信号b1至b4被分别提供给选择器15i至15L。

在时间t19，当该模式信号MODE变为“1”以进入正常操作模式时，计数器22被初始化以提供值“0000”。另外，选择器15i至15L的每一输入被提供作为模式信号MODE的“1”。

选择器15i在检测信号b1(=“1”)和检测信号b2(=“1”)的反相信号(=“0”)之间执行“与”操作以输出作为选择信号e1的“0”。因此，“或非”门19a的输出e5为“1”(图9(n))。

选择器15j在检测信号b2(=“1”)和检测信号b3(=“0”)的反相信号(=“1”)之间执行“与”操作以输出作为选择信号e2的“1”。因此，“或非”门19b的输出e6为“1”(图9(n))。

选择器15K在检测信号b3(=“0”)和检测信号b4(=“0”)的反相信号(=“1”)之间执行“与”操作以输出作为选择信号e3的“0”。因此，“或非”门19c的输出e7为“1”(图9(n))。

因为检测信号b4(=“0”)被提供，所以选择器15L输出作为选择信号e4的“0”。因此，“或非”门19d的输出e8为“1”(图9(n))。

因为置位开关16a,16b,16c和16d分别接收选择信号e1(=“1”),e2(=“0”),e3(=“1”)和e4(=“1”)，所以置位开关16b接通和置位开关16a,16c和16d被断开。其结果，置位开关16b被设置以选择通过延迟电路11a的参考延迟信号d2。

因此，可以看出其延迟时间短于最接近于规范延迟时间T的信号被确定为参考延迟信号d2。

当在t19该模式信号MODE变为“1”时(图9(a))，该模式转换开关23被转换为正常操作模式。也就是，第一模式转换开关将触发器13的一数据输入端连接到半导体器件的一内部电路(未示出)的一输入端SG。第二模式转换开关将触发器13的一时钟输入端连接到半导体器件的内部时钟产生电路(未示出)的输出端LCK。

当该内部电路的输出SG被提供给触发器13和内部时钟ICK上升时，该触发器13保持该内部电路的输出SG。在延迟电路11a处输出SG被延迟一延迟时间(Ta+Tb)；并且作为输出延迟信号通过被接通的置位开关16b和反相器17被提供给输出端18。其结果，它可提供一加到输出端18而不超过规范延迟时间T的输出信号的一延迟时间。

如上所述，根据第一至第四参考延迟信号C，通过考虑到由缓冲器17或负载电容CAP所引起的一延迟时间α测量该参考延迟信号通过该延迟电路之前和之后的延迟，和通过输出在该信号通过延迟电路之前和该信号通过该延迟电路之后所出现的一个信号，该延迟时间可通过延迟产生电路30产生的参考延迟信号而设置为一理想值。因此，附加到输出端18的外部负载电容CAP可反映在被提供给输出端18和输出延迟信号。

因此，根据本发明的半导体器件检测根据参考脉冲信号C所产生的和计算信号在通过该延迟电路之前和信号通过该延迟电路之后的该参考延迟信号的延迟时间并且输出作为参考延迟信号的一个信号。

因此，它可考虑实际使用环境设置用于该半导体器件的一合适的延迟值而不使用昂贵的测试仪来测量该延迟值。因而，根据该操作温度或操作电压输出的定时不会变化。另外，在该半导体器件被实施到一器件之后，它可以通过根据线路或负载而附加一外部负载电容来修正该延迟时间。因此，即使该半导体器件的制造的变化变得严重，也可以提供一理想的延迟时间。另外，设计该半导体器件没有必要考虑制造的不均匀性，工作温度，工作电压和该半导体器件的容量超出。

另外，由于晶体管特性的允许范围变宽和制造的产量得以改善，所以降低了成本。此外，由于用来调整延迟时间的参考脉冲是由一参考脉冲发生器所产生的，所以它易于选择一延迟时间以及处理任何延迟规范。由于该定时的检验可被容许所以没有必要使用特殊的和昂贵的测量仪来检验定时。

另外，由于它能在复位周期中通过逐步地增加参考延迟信号的延迟值来调整该延迟值，所以在设计中最大延迟和最小延迟不必在所有条件中被调整以满足该规范。因此，在设计中，仅注意满足输出延迟信号的延迟时间的最小规范即可。另外，因为该调整包括连接到输出端的外部负载的影响，所以当该半导体器件被实施时在复位周期中一延迟值的被调整可满足一规范而与该外部负载无关。

根据本发明，它易于设计一输出延迟，这个输出延迟在总线时钟的周期由于高速外部总线变为几乎等于最大延迟时间和最小延迟时间之间的差的环境之下将予期更为复杂，并且这时它不可能使用一固定延迟电路满足所有条件。也就是，因为它能够增大延迟时间的最大和最小之间的差，所以它能够增强包括工作温度的一规范而不会使制造产品减小。

在根据本发明的第一至第三实施例中，这些实施例包括有三个延迟电路和四个寄存器。但是这些延迟电路和寄存器的数量可以变化。另外，每一个置位开关或取样开关都包括有晶体管，但是也可使用传送门或逻辑门。

如上所述，根据本发明，一参考脉冲产生单元产生一具有由第一定时和第二定时之间的一间隔所表示的所希望延迟时间的信号，一延迟确定单元将一根据第一定时和通过一延迟电路所产生的参考延迟信号与第二定时相比较。根据该确定的结果该延迟置位单元输出自延迟电路所提供的参考延迟信号中的一个信号。因此，它能够根据实际使用环境设置一用于该半导体器件的合适的延迟值而无须使用一昂贵的测量仪去测量该延迟值。此外，在复位周期中，它能够通过逐步增加该参考延迟信号的延迟值来调整该延迟值，并且在设计阶段，仅需注意满足该输出延迟信号的延迟时间的最小规范即可。

Claims (17)

1、一种用来确定一延迟时间的半导体器件，包括：

多个相互串接的延迟电路，一个延迟电路通过二个相邻的延迟电路之间的连接点与另一延迟电路相连；

选择装置，用来选择多个参考延迟信号中的一个，这些信号中的每一个信号自二个相邻的延迟电路之间的连接点所提供；和

确定装置，用来根据所选择的参考延迟信号中的一个信号有选择地确定该延迟时间。

2、一种半导体器件，用来通过选择多个参考延迟信号中的一个信号来改变一延迟时间，该多个参考延迟信号是从相互串接的多个延迟电路的连接点所产生的，该半导体器件进一步包括：

参考脉冲产生装置，用来产生具有的一时间间隔是在第一和第二定时信号之间并且是等于一予置延迟时间的在第一定时和第二定时处的信号；

延迟比较装置，用来与第二定时、由所允许的在通过该延迟电路的第一定时处所产生的信号所产生的多个参考延迟信号相比较，以获得比较的结果；

延迟设置装置，用来根据在该延迟比较装置中的比较结果选择该参考延迟信号中的一个，以根据所选择的参考延迟信号中的一个信号确定该延迟时间。

3、如权利要求2的半导体器件，其中该参考脉冲产生装置包括：

一产生时钟信号的振荡器；

一对该时钟信号计数的计数器；

一比较器，用来检测该计数器的一值是否变为予置值，当检测到该值和予置值之间相一致时产生一检测信号。

4、如权利要求3的半导体器件，其中该参考脉冲产生装置包括一置位一复位触发器，该触发器当延迟置位操作开始时提供所置位信号的第一定时和响应于自比较器所传送的检测信号提供被复位信号的第二定时。

5、如权利要求2的半导体器件，其中该参考脉冲产生装置包括：

一计数器，由用于启始一延迟置位操作的信号复位；

一第一比较器，检测该计数器的一值是否变得等于第一值，和当该值与第一值之间相一致时在第一定时处产生一致信号；和

一第二比较器，检测该计数器的一值是否变得等于第二值，和当该值与第二值之间相一致时在第二定时处产生一致信号。

6、如权利要求1的半导体器件，其中该延迟确定装置包括：

多个数据保持装置，每一个数据保持装置被提供参考延迟信号，在第二定时处接收和保持该参考延迟信号。

7、如权利要求6的半导体器件，其中该数据保持装置包括一触发器。

8、如权利要求2的半导体器件，其中该延迟置位装置包括：

延迟检测装置，用来检测一最接近于予置延迟时间的参考延迟信号；和

置位开关，用来根据该延迟检测装置的一输出设置多个参考延迟信号中的一个信号。

9、如权利要求8的半导体器件，其中该延迟检测装置选择其最接近于予置延迟时间而不超过该予置延迟时间的参考延迟信号。

10、如权利要求9的半导体器件，其中该延迟检测装置包括：

第一置位装置，响应于参考延迟信号，用来产生信号的第一逻辑电平；

第二置位装置，响应于参考延迟信号，用来产生信号的第二逻辑电平；和

一“与”电路，用来执行在第一置位装置的一输出和第二置位装置的一输出的反相之间的“与”操作。

11、如权利要求8的半导体器件，其中该延迟检测装置选择一其为最接近于予置延迟时间而超过该予置延迟时间的参考延迟信号。

12、如权利要求11的半导体器件，其中该延迟检测装置包括：

第一置位装置，响应于该参考延迟信号，用来产生信号的第一逻辑电平；

第二置位装置，响应于该参考延迟信号，用来产生信号的第二逻辑电平；

一“与”电路，用来在第一置位装置的一输出的反相和第二置位装置的一输出之间执行“与”操作。

13、一种用来通过选择多个参考延迟信号中的一个信号改变一延迟时间的半导体器件，多个参考延迟信号中的每一个信号从串接的延迟电路的一连接点所提供，该半导体器件包括：

参考脉冲产生装置，用来在第一定时和第二定时处通过一予置的延迟时间产生具有一在第一定时和第二定时之间的一时间间隔的信号；

延迟确定装置，用来将根据第一定时所产生的信号提供给延迟电路以将该延迟电路的一输出与第二定时相比较；

延迟置位装置，用来选择根据该延迟确定的结果通过该延迟电路的多个参考延迟信号中的一个信号以产生所选择的信号。

14、如权利要求13的半导体器件，其中参考脉冲产生装置包括第一定时和第二定时并且产生在第一定时和等于一予置延迟时间的第二定时之间的一时间间隔的参考脉冲信号，该参考脉冲信号产生与参考延迟信号相同次数。

15、如权利要求13的半导体器件，其中延迟确定装置包括：

一计数器，对参考脉冲产生装置的一输出脉冲计数；

一置位开关，根据该计数器的一计数值选择参考延迟信号中的一个信号并且将所选择的信号连接到一输出端；

一取样开关，根据该计数器的一计数值选择一确定；和

数据保持装置，用来在第二定时处保持来自该取样开关的输出。

16、一种用来选择一延迟时间并且在其中多个延迟电路被予先插入的半导体器件，包括：

延迟产生装置，用来根据通过每一延迟电路的一参考脉冲信号检测在参考延迟信号之前和之后产生的参考延迟信号的延迟时间，以根据该检测结果产生参考延迟信号中的一个信号。

17、如权利要求16的半导体器件，其中该延迟产生装置包括：

一参考脉冲发生器，用来提供一参考脉冲信号；

延迟确定装置，用来将通过该延迟电路之前和之后的每一参考延迟信号与参考脉冲信号相比较，以确定每一参考延迟信号的延迟时间是否落入一予置值内；和

延迟置位装置，用来根据延迟确定装置的确定结果选择通过该延迟电路之前和之后的参考延迟信号中的一个信号，以产生所选择的参考延迟信号中的一个信号。

Images