TW416148B - A nonvolatile semiconductor memory device and a method of manufacture thereof - Google Patents
A nonvolatile semiconductor memory device and a method of manufacture thereof Download PDFInfo
- Publication number
- TW416148B TW416148B TW087103067A TW87103067A TW416148B TW 416148 B TW416148 B TW 416148B TW 087103067 A TW087103067 A TW 087103067A TW 87103067 A TW87103067 A TW 87103067A TW 416148 B TW416148 B TW 416148B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- name
- gate
- silicon film
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 title abstract description 139
- 238000004519 manufacturing process Methods 0.000 title description 18
- 239000000463 material Substances 0.000 claims description 75
- 238000011049 filling Methods 0.000 claims description 36
- 239000004576 sand Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 7
- 244000005700 microbiome Species 0.000 claims 1
- 238000007667 floating Methods 0.000 abstract description 80
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 69
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 56
- 229910052710 silicon Inorganic materials 0.000 abstract description 55
- 239000010703 silicon Substances 0.000 abstract description 55
- 230000005684 electric field Effects 0.000 abstract description 18
- 239000010408 film Substances 0.000 description 388
- 210000004027 cell Anatomy 0.000 description 66
- 239000000758 substrate Substances 0.000 description 52
- 230000003647 oxidation Effects 0.000 description 51
- 238000007254 oxidation reaction Methods 0.000 description 51
- 239000012535 impurity Substances 0.000 description 38
- 239000010410 layer Substances 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 35
- 239000000523 sample Substances 0.000 description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 21
- 230000002079 cooperative effect Effects 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 238000009413 insulation Methods 0.000 description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 16
- 229910052698 phosphorus Inorganic materials 0.000 description 16
- 239000011574 phosphorus Substances 0.000 description 16
- 238000000151 deposition Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 14
- 125000004429 atom Chemical group 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000012545 processing Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 241000293849 Cordylanthus Species 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- -1 oxygen nitride Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013068 control sample Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 210000003339 pole cell Anatomy 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
經濟部智慧財產局員工消費合作社印製 41^H8 A7 B7 五、發明說明（1 ) 發明頜域 本發明係關於一種具有Μ I S型構造之半導體裝置’ 且更特別而言，係關於非揮發半導體記憶裝置和其製造方 法。 習知技藝 非揮發半導體記憶裝置通常形成當成半導體積體電路 裝置。此種裝置之典型例爲可電寫入和抹除之快閃記億裝 置。快閃記憶裝置如日本專利第2 7 6 8 7 8 / 1 9 8 7 和2 19496/1 9 9 1號案和由Kune所發表之''用於 只有 3V 之 64Mb it EEPROM之 1.28 y m 2無接觸記憶胞技術〃 ，I E D Μ，1 9 9 2，9 2 — 991至92-993所述。 圖1 0顯示快閃記憶裝置之主要部份之橫截面構造。 此記憶之主要部份通常使用所謂的層疊構造。此層疊構造 一般即爲用於記憶之電容形成在電開關電路上之構造。在 圖1 0中，參考數字6 0 1表示單晶矽基底，6 0 2爲裝 置隔離氧化膜，6 0 3爲閘氧化膜（隧道絕緣膜）， 6 0 6爲浮動閘電極，6 0 7爲中間層絕緣膜，6 0 8爲 控制閘電極，6 1 0爲源極，6 1 1爲汲極，6 0 9， 6 1 2和6 1 3爲絕緣膜，6 1 4爲源極內連接，和 615爲汲極內連接。 以下詳細說明此記憶體之主要部份之構造。閘氧化膜 使用約7.5_10nm厚之氧化矽膜’其通常由 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） -4 - (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂L----------線 416148 A7 _____ _B7 五、發明說明（2 ) 熱氧化一矽基底所形成。浮動閘電極6 〇 6由摻雜以高濃 度之磷之多晶膜製成且具有約5 〇至2 0 〇 nm之厚度。 中間層絕緣膜6 0 7使用由低壓化學蒸氣沉積（l p _ CVD)形成之S i 膜/ s i 膜/ s i Ο:膜之疊 層膜6 0 7。此疊層膜6 0 7 —般稱爲ON〇膜（ΟΝΟ 將於後說明）。 在快閃記憶中之第一狀態之資訊，如資訊之寫入，乃 以下述之方式完成°汲極6 1 1設定爲正偏壓（如+4 V )’控制閘電極608設定爲負偏壓（例如一]_〇ν)， 源極6 1 0爲開路’和矽基底6 0 1設定爲〇ν。在此狀 態中，儲存在浮動閘電極6 0 6中之電子受拉向汲極側， 因此，可寫入資訊。這些電壓使用約1 〇 〇微秒長之脈衝 。以此方法，在浮動閘電極6 0 6中之電子由Fowler-Nordheim隧道電流（以下簡稱F - N電流）而拉出向著汲 極 6 1 1。 資訊之第二狀態，如資訊之抹除，如下所述控制閘電 極608設定爲正偏壓（例如+10V)，矽基底601 設定爲負偏壓（例如一 4 V )，和源極6 1 0和汲極 6 1 1設定爲開路狀態。在此狀態中’電子由矽基底 6 0 1注入浮動閘電極6 0 6，以抹除資訊。這些電壓使 用約1 0 0微秒長之脈衝。 雖然資訊之保持在第一狀態中視爲寫入和在第二狀態 中視爲抹除，這些電充電狀態亦可以相反的方式行之。亦 即，這些狀態根據電荷之操作而定。但是無論如何，相同 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5 - <請先閱讀背面之注意事項再填寫本頁) 裝---- 訂l·---.-----埃 經濟部智慧財產局員工消費合作社印製 416148 經濟部智慧財產局員工消費合作社印製 B7 五、發明說明（3 ) 的狀態具有相同的問題。在下述之說明中，寫入和抹除視 爲如上所述之電荷之狀態’以便於說明和了解。値得注意 的是，本發明之說明亦可應用至電荷狀態和本說明書相反 之電荷操作之例中，只要將本說明書之電荷狀態加以相反 即可。 英國專利第2 ，254，960號案揭示一MOS裝 置，其具有在高整合位準上對氧化衰減之降低靈敏度，且 此裝置具有改良之崩潰電壓，以防止介於閘氧化材料和使 用以改善閘之電導性之摻雜雜質間之反應。由多晶矽製成 之閘包括上多晶矽層和下多晶矽層，且下層之晶粒尺寸大 於上層。閘可藉由初始形成非晶（下）矽層和多晶矽層， 摻雜雜質進入多晶矽層和轉換非晶矽層爲多晶矽層，以形 成具有必要晶粒尺寸之層而成。轉換成多晶矽之非晶矽層 具有約20—l〇〇nm之厚度。 〔本發明欲解決之問題〕 在快閃記憶中，資訊之寫入和抹除乃藉由經由閘絕緣 膜將電子注入和拉出浮動閘而執行》寫入/抹除時間或程 式化時間根據流在閘絕緣膜中之F - N電流而定。由於F 一 N電流大多根據閘絕緣膜之厚度而定，當閘絕緣膜變薄 時，寫入/抹除時間減少。但是，使閘絕緣膜變薄會導致 下列之問題’以下參考圖簡述如下。 圖1 5爲在應用固定電流（f — N電流）應力之前和 後’ Μ 0 S電容之電場電流特性。應力之應用亦即用以加 <請先閱讀背面之注音心事項再填寫本頁) ------11 訂 — l·---Γ [ 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 - 416148 A7 __B7____ 五、發明說明（4 ) 速的模擬會發生在實際安裝狀態之應力之測試方法。亦即 ，此方法包括將預定量之電荷注入記憶胞中，和在電荷注 入前後，比較記億特性。在此例中之電荷注入稱爲應力應 用。 在圖1 5中，實線表示在應力應用之前之特性，而虛 線表示在應力應用後之特性。在此例中，注入電流密度爲 〇 . lA/cm2，而注入電荷密度爲lC/crri。若圖 1 5所示，在應力應用後之MO S電容之漏電流在低電場 區域（例如，低於± 8 Μ V / c m )中增加。此將說明如 下。當F - N電流注入用於應力應用之閘絕緣膜時，注入 閘絕緣膜之電洞在閘絕緣膜中形成一新的位準，且穿透此 位準之漏電流增加。 在低電場區域中之漏電流爲使快閃記億之電荷保持特 性遭到破壞之主因》亦即，破壞電荷保持特性之主要因素 包括一般稱爲快閃記億之保持失敗（由浮動閘至基底側之 電荷漏電）和擾亂失敗（由基底側至浮動閘側之漏電）。 圖1 6爲在快閃記憶胞中介於閘絕緣膜之厚度和電流 密度間之關係。黑點之特性表示介於閘絕緣膜之厚度和F - N電流間之關係，和由空白點表示之特性爲在低電場時 介於閘絕緣膜之厚度和漏電流間之關係。由圖1 6可知， 在低電場之漏電流可藉由增加閘絕緣膜之厚度來控制。但 是，在低電場上之漏電流和F - N電流和閘絕緣膜之厚度 爲互相消減之關係。增加閘絕緣膜之厚度會降低F _ N電 流，並產生增加程式（寫入/抹除）時間之新問題。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) I-- 訂h !~ί----線 經濟部智慧財產局員工消費合作社印製 A7 416148 ______B7__ 五、發明說明（5 ) 關於解決此一問題之方法，已提出之方法爲將少量之 氮導入習知熱氧化膜中，以在低電場中抑制漏電流。例如 IEEE電子裝置文獻，V〇 1 - 12，No . 11 ， P587 ，1991年11月發表。即使以此方法，亦無 達成充份的位準以確保所需之電荷保持特性。 本發明之目的乃在提供一種非揮發半導體裝置，其可 增加F - N電流，且同時抑制在閘絕緣膜中由程式化而引 起在低電場上之漏電流。本發明之另一目的乃在提供此種 半導體裝置之製法。因此，本發明可提供一種非揮發半導 體裝置，其具有高可靠度和高速程式化能力。 〔解決此問題之方法〕 以下槪要說明在本說明書中所揭示之本發明之代表觀 點。 在本發明之一模式中之半導體裝置之特徵在於一電可 抹除和可程式非揮發半導體裝置，其包括至少一浮動閘電 極和一控制閘電極，浮動閘電極形成在閘絕緣膜上且由多 晶或非晶矽膜製成並具有小於1 0 n m之平均厚度，且最 好小於8 n m，控制閘電極經由一中間層絕緣膜而形成在 浮動閘電極上，因此至少一部份的控制閘電極和浮動閘電 極重疊。在平均厚度小於1 〇 n m下可觀察到本發明之優 點，且在平均厚度小於8 nm下更爲顯著。 本發明之另一模式中之半導體裝置之特徵在於一電可 抹除和可程式非揮發半導體裝置，其包括至少一浮動閘電 本紙張尺度適用令國國家標準（CNS)A4规格（210 X 2197公餐） {請先閱讀背面之注意事項再填寫本頁) 裝---- 訂·[-----峻 經濟部智慧財產局員工消費合作社印製 -8 - 416148 A7 ______B7_____ 五、發明說明（6 ) 極和一控制閘電極，浮動閘電極由非晶矽膜製成且形成在 閘絕緣膜上’控制閘電極經由一中間層絕緣膜而形成在浮 動閘電極上，因此至少一部分之控制閘電極重疊浮動閘電 極0 上述之非晶或多晶矽意即非晶矽或多晶矽或其組合。 根據習知的製造方法和在半導體裝置領域中之方法，多晶 矽較易於操控。 本發明之另一模式之半導體裝置之特徵在於電可抹除 和可程式非揮發半導體裝置，其包括至少一浮動閘電極和 一控制閘電極，浮勳閘電極由多數之導體或半導體膜製成 且形成在閘絕緣膜上，控制閘電極經由中間層絕緣膜而形 成在浮動閘電極上，因此至少一部份之控制閘電極重疊浮 動閘電極。在形成浮動閘電極之層中，和閘絕緣膜接觸之 一層爲一非晶或多晶矽膜，且其平均厚度小於1 0 n m 1 最好小於8 nm。對於平均厚度小於1 0 nm下，可觀察 到本發明之優點，而在平均厚度小於8 n m下，更爲顯著 〇 本發明之另一模式之半導體裝置之特徵在於電可抹除 和可程式非揮發半導體裝置，其包括至少一浮動閘電極和 一控制閘電極，浮動閘電極由多數之導體或半導體膜製成 且形成在閘絕緣膜上，控制閘電極經由中間層絕緣膜而形 成在浮動閘電極上，因此至少一部份之控制閘電極重疊浮 動閘電極。在形成浮動閘電極之層中，和閘絕緣膜接觸之 一層爲一非晶膜。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝，-------訂----------竣 經濟部智慧財產局員工消費合作社印製 A7 B7 416148 五、發明說明（7 ) 上述之非晶或多晶矽意即非晶矽或多晶矽或其組合。 根據習知的製造方法和在半導體裝置領域中之方法，多晶 矽較易於操控。 f請先閱讀背面之注意事項再填寫本頁) 在形成浮動閘電極之導體或半導體材料之兩個或多層 中’和與接觸閘絕緣膜不同之層可使用—般使用在半導體 記億裝置中之浮動閘之材料。例如，此半導體材料包括较 ’導體材料包括多晶砂，鎢，或氮化欽，所有的材料均包 含高濃度雜質。 在浮動閘電極中，和閘絕緣膜接觸且重疊底層之砂膜 使用含磷（P)或砷（A s )之多晶矽膜。 和閘絕緣膜接觸之浮動閘電極之底層，在其以多晶较 形成時’最好具有小於8 n m之厚度。較佳的是，多晶之 平均顆粒尺寸設定低於2 0 n m。當使用非晶矽時，厚度 範圍最好低於8 nm =浮動閘電極之整體厚度可設定爲非 揮發半導體記憶裝置之一般厚度》 經濟部智慧財產局員工消費合作社印製 在本發明另一模式中之半導體裝置之特徵在於一電可 抹除和可程式非揮發半導體裝置，其包括至少一浮動閛電 極和一控制閘電極I該浮動閘電極形成在閘絕緣膜上和該 控制閘電極經由一中間層絕緣膜而形成在浮動閘電極上， 因此至少一部份之控制閘電極和浮動閘電極重疊，其中浮 動閘電極由兩或多個使用相同光罩而處理之導體或半導體 膜之層製成，和其中和閘絕緣膜接觸之薄膜爲一矽膜，其 平均厚度小於1 Ο ηιη，且最好小於8 nm。 在此例中，和閘絕緣膜接觸之浮動閘電極之層在其由 本纸張尺度適用中國國家標準（CNS)A4規樁（210x 297公g ) -10- 416148
At Β7 五、發明說明（8 ) {請先閱讀背面之注意事項再填寫本頁) 多晶矽製成時最好具有小於8 n m之厚度。較佳的是’多 晶矽之平均顆粒尺寸設定小於2 0 n m。當和閘絕緣膜接 觸之浮動閘電極之底層由非晶矽製成時’其最好必需具有 小於8 n m之厚度。 浮動閘電極之厚度可整體設定爲一般之厚度。在浮動 閘電極中，和閘絕緣膜接觸之重疊底層之矽膜使用含磷（ P )或砷（A s )之多晶砂膜° 本發明根據在閘絕緣膜上之下述發現而達成。 (1 )檢查介於M〇 S電容之F —N電流和當成閘電 極之多晶矽膜之厚度間之關係。此硏究發現當多晶矽膜之 厚度小於約8 n m時，F — N電流顯著的增加。 (2 )當和閘絕緣膜接觸之閘電極以非晶矽膜製成時 ，亦可產生和（1 )相似之效果。 經濟部智慧財產局員工消費合作社印製 以下解釋這些現象。例如氧和氮之絕緣物質呈現在多 晶矽膜之表面，當受到高溫熱處理時1擴散經由矽晶粒之 邊界表面至多晶矽膜之背側（亦即，在閘絕緣膜側上）。 此時’它們和在背側之矽膜反應以形成新的絕緣膜。此現 象傾向於沿著細晶粒邊界發生，並在多晶矽膜之背側上產 生細的粗糙表面。因此，當應用電場時|電場集中在細突 起上’其即被視爲引起F - N電流之顯著增加之因素。 再者，在本發明之上述模式中，當使用非晶矽膜或其 它閘材料時，會以導體膜或半導體膜在邊界上形成絕緣薄 膜’其包括和閘絕緣層和其它閘材料接觸之非晶矽膜。此 絕緣薄層大部份爲氧化矽膜，氮化矽膜，或其組合。絕緣 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4i^148 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 薄膜之厚度範圍介於0.3nm和1nm間。在這些絕緣 膜中，熱氧化膜最爲有效。 由化學蒸氣沈積所形成之非晶矽膜一般可在高於 6 0 0 - 6 5 0 t之溫度上結晶。 但是，在膜厚度爲1 0 n m或更小之區域中，非晶砂 膜之結晶溫度變高。但是，只現象僅發生在約0 . 3 n m 或更大之絕緣膜在非晶矽膜之表面上時。 圖29爲當非晶矽膜以乙矽烷（Si2H6)，在 4 5 0 °C下，在氮氣中，3 0分鐘下形成時|介於非晶砍 膜和結晶溫度間之關係。 如圖2 9所示，當非晶矽膜變成較1 0 nm薄時，其 結晶溫度突然上升。例如，當非晶矽膜之膜厚度爲5 n m 時，即使其受約7 5 0 t：之熱處理，亦不會發生結晶。亦 即，膜厚度和處理溫度受控制而不使非晶矽膜發生結晶。 因此，在考量此觀點下’即可形成具有非晶矽閘電極 之最佳場效電晶體。 〔實施本發明之模式〕 首先說明使用根據本發明之電容之比較實驗。 準備三種平電容構造以比較其間之特性，例如， Μ 0 S電容之電流電壓特性（Ϊ 一 V特性）。這些電容之 橫截面如圖1和2所不。圖1爲相關於本發明之構造。在 圖中，在1 0 0和2 0 0範圍內但不包括2 0 0之參考數 字表示下層閘矽膜爲多晶矽膜之例’和在2 〇 〇和3 0 0 (請先閲讀背面之注意事項再填寫本頁) 裝--------訂·.---------^ 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） -12 - 經濟部智慧財產局員工消費合作社印製 416148 at _______B7___ 五、發明說明（1〇 ) 範圍內但不包括3 Ο 0之參考數字表示下層閘矽膜爲非晶 矽膜之例。兩例具有相同的幾何形狀。圖2爲習知電容構 造之橫截面圖。圖3爲用於樣本之不同處理狀況 首先’以已知之L 0 C 0 S法形成裝置絕緣氧化膜 102 ’ 202 ’ 302在ρ型單晶矽基底1〇1 ， 2 0 1 ’ 3 0 1上至約5 0 0 n m之厚度。其次，閘絕緣 膜以在85Ot之高熱氧化方法形成至7.7nm之厚度 。圖1和2顯示由103 ，203 ，303表示之閘氧化 膜，在此比較實驗中使用之樣本如圖3所示。 樣本1和6使用習知的閘電極。 在這些樣本中之閘電極爲厚度爲2 0 0 ηιτι之非晶矽 膜3 0 6 °摻雜磷非晶矽膜3 0 6以低壓化學蒸氣沉積（ LP — CVD法）’使用Si2Hs和磷化氫（ΡΗ3)而 形成。需注意的是’磷以3 X 1 〇2。原子/c m3之高濃 度摻雜（圖2 )。 其它的樣本’樣本2 ’ 5和7，爲疊層構造，包括無 摻雜非晶较膜，S i ◦ 2膜，和摻雜碟非晶砂膜。 這些膜具有下列之厚度。無摻雜非晶矽膜1 〇 4， 204 之厚度爲 2 — 8nm，Si〇2 膜 105，205 爲 0 . 5nm，和摻雜磷非晶矽膜1〇6，206爲200 nm。這些層接續的形成在相同處理設備中。這些處理將 詳細說明如后。 首先’以L P — C V D法，使用S i 2 H s，閘絕緣膜 103 ’ 203沉積以無摻雜非晶矽膜1〇4，204。 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公爱） -13- (請先間讀背面之注意事項再填寫本頁) -----I--訂---- 气 A7 A7 經濟部智慧財產局員工消費合作社印製 ---- -B7_ 五、發明說明（η ) 關於沉積方面，可使用具有負載鎖機構之垂直L P - c v D設備。沉積溫度4 2 〇 ，沉積壓力爲7 〇 P a ， S i 2He之流動率設定在1 5 0 c c/分鐘。亦同時供應 氮氣當成一載送氣體。氮氣之流動率爲2 〇 〇 〇 c c/分 * 非日日ΐ夕膜1 〇 4 ’ 2 0 4之厚度由在S i sHs氣體受 導入之時間所控制。導入樣本中之非晶矽膜之量如下所述 。樣本2形成非晶矽膜至2 nm之厚度，樣本3爲4 nm 之厚度，樣本4爲6nm，樣本5爲8nm (見圖3)。 在氧氣供應入爐中’以在低壓氧氣下，在非晶矽膜1 〇 4 ’ 204上形成31〇2膜1〇5 ，205後，Si2Hs氣 體停止，且反應爐抽空。S i〇2膜1〇5 ，205之厚度 可由氧氣壓和沉積時間控制。在此實施例中，s 1 2膜 1 05 ’ 2 0 5之厚度設定爲〇，5nm。而後，在呈現 低壓氮氣中，爐溫度上升至525 °C，且含有3xl020 原子/ cm3之磷之非晶矽膜1〇6，2 0 6沉積至200 nm之厚度。在此樣本中’使用s i 2H6和PHa之碟摻 雜非晶矽膜1 0 6 ’ 2 0 6之形成和它們的沉積乃在和前 述磷摻雜非晶矽膜3 0 6相同的狀況下執行。 在此實施例中，我們硏究形成無摻雜非晶矽膜1 0 4 ，2 0 4之方法，並發現在高於4 8 0 Ό之溫度下，沉積 會導致薄膜表面粗糙度之增加，而使得難以產生一平面連 續膜》 再者，此方法增加沉積速率，其因而會使對膜厚p之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- (請先閱讀背面之注音？事項再填寫本頁) --------訂**----^-----4% 416148 A7 五、發明說明（12 ) 控制非常困難。因此，最好使無摻雜非晶矽膜1 〇 4， 2 0 4在低於4 8 之溫度下形成。 其次’所有的樣本在7 5 0°C下氮退火以達成磷摻雜 非晶矽膜1 0 6，2 0 6之致動。 再者，樣本1 ，2，3，4和5亦額外的在氮氣中， 在9 0 0 X：下，熱處理約1 2 0分鐘。 磷摻雜多晶矽膜106，206，3 06和下疊矽膜 1 0 4 ’ 2 0 4受處理成預定之形狀，以形成閘電極 104， 106，204，206>306。於此，可形 成如圖1和2所示之MO S電容。 首先，使用穿透顯微鏡以觀察當成閘電極之矽膜 1 〇 4，1 〇 6，2 0 4，2 0 6，3 0 6 之結晶狀態和 晶粒尺寸。樣本（1至5)之上疊電極106，206 , 3 0 6之晶粒尺寸（其額外的在9 0 0°C下熱處理1 2 0 分鐘）約爲0 β 另一方面，如圖1 f請先閱讀背面之注意事項再填寫本頁) --------訂*---------^ 經濟部智慧財產局員工消費合作社印製 所示非常薄矽膜1 〇 4轉換成具有非常小晶粒尺寸之多晶 矽膜1 0 4 »它們的平均晶粒尺寸約爲沉積膜厚度之2 -2 . 5倍。具有下疊矽膜104之8nm厚度之樣本5之 平均晶粒尺寸約爲2 0 n m。 關於未受到高溫熱處理之樣本6和7，亦即，此樣本 只經歷在7 5 0 °C之熱處理，磷摻雜多晶矽膜2 0 6 , 3 06之晶粒尺寸在〇·3"m至1.之範圍。關於 樣本7，下疊矽膜2 0 4爲非晶矽膜2 0 4，其係留剛好 形成在沉積後之結晶結構，且在矽膜2 0 4上之薄s i 〇 表纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15 416146' A7 經濟部智慧財產局員工消費合作社印製 ______B7__五、發明說明（13 ) 膜205 (約〇 . 5nm)保持不變。 對於每個樣本’以下比較在固定電流應力應用前後， 介於電流電場間之特性差異。圖4爲介於沉積在閘氧化膜 1〇3上之下疊超薄矽膜1 〇 4，2 0 4之厚度和低電場 漏電流（例如—6 Μ V / c m )間之差異。圖5爲介於沉 積在聞氧化膜1 0 3上之下疊超薄膜1 0 4，2 0 4之厚 度和顯示在圖4中之樣本之F — N電流（一 1 IMV/c m )間之關係。在圖中，下疊矽膜之〇 n m之點係關於由 習知方法所產生之單一層閘電極3 0 6。 此圖顯示本發明可增加F - N電流，並在應力應用後 ，保持低電場漏電流在等於習知方法之漏電流之位準。亦 即，F - N電流會隨著下疊矽膜1 〇 4之減少而增加，由 下疊矽膜1 0 4變成較8 nm薄之區域開始。特別是，對 於下疊矽膜1Q 4爲2 nm厚之樣本而言，：F - N電流會 比習知構造之樣本增加約一個乘冪。 圖6爲在已經歷額外之9 0 0°C熱處理1 2 0分鐘之 樣本在固定電流應力下，破壞電荷分佈之比較圖。在圖6 中，縱座標表示累積錯誤而橫座標表示破壞電荷量。 依照本發明，可以了解的是，當下疊矽膜1 ◦ 4變薄 時，以習知之方法，可改善在固定電流應力下之破壞電荷 量。 當下疊非晶矽膜1 0 4在下疊電極1 〇 6沉積前受熱 處理並轉換成多晶矽膜1 0 4時’亦可獲得和上述相同之 結果。 (請先閱讀背面之注意事項再填寫本頁> 裝------ 訂'---l· Λ* 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) -16- 416148 A7 B7 五、發明說明（14 ) (請先閒讀背面之注意事項再填寫本頁) 圖7爲只受到7 5 Ot熱處理4 0分鐘之樣本6和7 在固定電流應力下’破壞電荷分佈之比較圖。本發明顯示 可改善約爲習知方法兩倍之崩潰時間。 在此實施例中，雖然只顯示具有4 n m厚之下疊非晶 砂膜2 0 4之樣本之結果，在下疊非晶砍膜之厚度局達8 n m時之樣本亦可獲得相同的結果。 檢查介於在無摻雜非晶矽膜形成後之熱處理溫度和該 膜之結晶構造間之關係發現，當膜厚度大於8 n m時，非 晶矽膜之結晶溫度降低。因此，爲保持膜之非晶達8 0 0 °C，最好使非晶矽膜之厚度小於8 n m。 再者，在此實施例中，雖然在呈現水蒸氣中以氧化矽 基底而形成之S 1 0 2膜1 0 3 | 2 0 3使用於閘絕緣膜 1 0 3，2 0 3，當使用形成在下述氣體中之氮化氧膜時 ，亦可獲得相似的效果。這些氣體爲氨（N Η 3 )，氧化亞 % ( Ν 2 0 )，或一氧化氮（NQ)。於此，上疊電極 106，206由沉積非晶矽膜106，107而形成。 當沉積多晶矽膜時，亦可產生相似的效果。 經濟部智慧財產局員工消費合作社印製 本發明之另一重要特性爲呈現在介於下疊超薄矽膜 104 ’ 204和上疊電極106，206間之邊界上之 絕緣膜105，205之厚度。在此實施例中，在超薄下 疊矽膜1 0 4，2 0 4沉積後，它們在相同的C V D設備 中氧化以形成S 1〇2膜1〇5，205至約〇.5nm之 厚度。檢查形成在超薄矽膜104，204之表面上之 s 1 〇2膜1 〇 5，205之厚度後發現當3 i 〇2腊之厚度 -17- 本紙張尺度適用t國國家標準<CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4^β148 Α7 __Β7 五、發明說明（15 ) 變成小於0 . 3nm時’上疊電極1〇6 ，206之結晶 使下疊超薄矽膜1 〇 4，2 0 4和上疊層之結晶結構同時 結晶並對準’使這些層幾乎和單層膜相同. 另一方面，當S 105，205之厚度大於1 n m時’絕緣膜1 〇 5 ’ 2 0 5工作當成使閘電壓下降之 電阻。亦即，在本發明中，重要的是，設定呈現在電極邊 界上之絕緣膜105 ’ 20 5之厚度爲介於〇 _ 3nm至 1 n m之範圍。關於在邊界之上絕緣膜，當使用形成在含 氮原子之氣體中之氮化膜和氮化氧膜時，亦可獲得相似的 效果。 實施例1 以下參考圖式說明本發明之第一實施例。 圖8至1 〇所示之實施例之記億胞乃製造以評估程式 (寫入/抹除）時間。如前所述|圖8和9之樣本使用非 常薄的矽膜〔或超薄的膜）404，504之厚度當成參 數。圖8之樣本爲和閘氧化膜4 0 3接觸之無摻雜超薄矽 膜4 0 4以9 0 0°C之熱處理轉換成多晶矽膜4 0 4之一 。圖9之樣本具有7 5 0 °C之最大處理溫度。以下之詳細 說明乃參考圖8至10爲之。 首先，裝置隔離氧化膜402，502，602以已 知之LOCOS法形成在P型單晶矽基底40 1 ，50 1 和6 0 1上。在由裝置隔離氧化膜所包圍之區域中，以 8 5 0°C之高熱氧化法形成8 nm厚之閘絕緣膜4 0 3， 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -18- ^ ----- 裝--------訂--- ^-----吹 / - (請先間讀背面之';t意事項再填寫本頁) A7 B7 416148 五、發明說明（16 ) 5 0 3 ’ 6 0 3。其次’當成控制樣本之習知樣本（圖 1 1 )以L P — c V D法沉積含3。(： 1 0 2 0原子/ c m3之 碟濃度之多晶砂膜6 0 6至1 0 0 nm厚而成。在本發明 之樣本中’以實施例1之方法沉積非晶無摻雜超薄矽膜 404 ’ 504 至 2nm，4nm，6nm，8nm，和 l〇nm，而後形成〇.5nm 5丄〇2膜405， 505 ’和lOOnm磷摻雜多晶矽膜406，506。 在此實施例中，上述之磷摻雜多晶矽膜4 0 6，5 0 6使 用甲矽烷（S i Η 4 )和磷化氫（P Η 3 )在6 3 0 aC下沉 積。 其次，在樣本在氮氣中受到7 5 0 °C熱處理3 0分鐘 後，磷摻雜多晶矽膜406，506，606和下疊超薄 矽膜404，504 (兩者皆會形成浮動閘電極404， 406 504，506 ，606)之一側（平行於圖之 底平面之側）受處理成預定形狀。此處理由已知之光石印 和乾蝕刻達成。 其次，由S i O2/S i 3N4/S i 〇2疊層膜製成之 中間層絕緣膜407 ’ 507，607乃以LP — CVD 法形成。上疊和下疊S i；iN4之S 1 0;層具有4nm之厚 度且使用S i Hi和NsO在7 0 0 C之製造溫度下形成。 S 1 3N4膜之厚度爲8 nm。亦可使用S 1 H2C <2和 NH3而在7 0 〇°C之製造溫度下形成。而後以L P — CVD法沉積1 0 〇 nm碟摻雜多晶砂膜4 0 8 ’ 5 0 8 ，608 (其會形成控制閘電極408 ’ 508，608 ------- L---'1 ' --------"訂 *.---^-----^ {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- 經濟部智慧財產局員工消費合作社印製 416148 at __ΒΤ^_ 五、發明說明（17 ) )和 l〇〇nm 之 Si〇2膜 409 ’ 509 ’ 609° 而 後在氮氣中’受到7 5 0X；之熱處理2 0分鐘。而後’上 述之Si〇：膜409 ，509 ，609 ’磷摻雜多晶矽膜 4〇8，508，608 (其會形成控制閘電極408 ’ 5〇8 ' 6 0 8 )，中間層絕緣膜407，507 -607，和浮動閘電極 404 1 406 ’ 504，506 ,6 〇 6 ，之另一側（垂直於圖之低之平面）受處理成預 定形狀，以形成控制閘電極4 0 8 ’ 5 0 8 ’ 6 0 8和浮 動閘電極 404，406，504 ’ 506 ’ 606。這 些處理以已知之光石印和乾蝕刻法達成。 其次，在S i 〇2膜以LP — CVD法沉積至1 〇nm 厚後，磷雜植入欲形成源極4 1 0，5 1 0 ’ 6 1 0和汲 極411 ，511 ，611之區域中。而後’圖8之樣本 和圖1 0之習知樣本在9 0 0DC下受到氮退火6 0分鐘’ 和在圖9中之樣本在7 5 0°C下氮退火3 0 0分鐘以形成 源極 410，51〇，610 和汲極 411，511 ’ 6 11° 其次，在 10〇nm Si〇2^412 ' 512 6 1 2以L P - C V D法沉積後，以各向異性乾蝕刻蝕刻 全部表面以在浮動閘電極404，406 ’ 504， 506 ，606 ，〇1^〇膜407 ，507 ’ 607 ’ 和 控制閘電極4 0 8，5 0 8，6 0 8之壁上形成側臂絕緣 膜412 ，512 ’ 612。而後，含4mo 磷之 S i 〇2膜（PSG膜）以氣壓CVD法沉積3 0 0 nm厚 (請先閱讀背面之注意事項再填寫本頁) L.. '1 ' ---- 訂---^-----岣 本紙張尺度適用中®國家標準（CNS)A4規格（210 X 297公釐） -20- ^16148 經濟部智慧財產局員工消費合作社印製 A7 ____B7_____ 五、發明說明（18 ) ，而後形成接觸孔以曝露源極4 1 0，5 1 0，6 1 0和 汲極 411，511 '611。 最後，以反應濺鍍法沉積鋁膜4 1 4，4 1 5 , 514’ 515 ，614 ’ 615 至 5〇〇nm厚，而後 處理成預定形狀，以形成薄極內連接4 1 4，5 1 4， 6 1 4和汲極內連接4 1 5，5 1 5，6 1 5，藉以製造 如圖8至1 0所示之記億胞。 圖8之樣本受到9 0 0 °C之最大處理溫度，因此直接 在閘氧化膜上之超薄矽膜4 0 5轉換成多晶矽膜4 0 5。 另一方面，圖9之樣本受到7 5 0 °C之最大處理溫度，且 超薄矽膜保持非晶。 使用上述構造之非揮發半導體記億裝置評估寫入/抹 除特性。藉由將電荷經由閘絕綠膜4 0 3，5 0 3 ， 6 0 3之全部表面，以F - N電流注入浮動閘4 0 4， 406，504 1 506 1 606中> 以執行抹除操作。 藉由將電荷由控制閘電極4 0 4，4 0 6 ，5 0 4， 506，606 經由閘絕緣膜 403，503 ，603， 以F _ N電流，拉出至汲極4 1 1 ，5 1 1 ，6 1 1而執 行寫入操作。抹除方法包括應用+ 1 0 V之電壓至控制閘 電極4〇8 ，508 ，608 ，開路源極410 ’ 510 ，6 1 0，和汲極4 1 1 ，5 1 1 ，6 1 1 ，和應用 —4V至矽基底40 1 ，50 1 ，60 1 ，並檢查臨界電 壓。寫入方法包括應用一 1 0 V至控制閘4 0 8，5 0 8 ，6 0 8，開路源極4 1 0，5 1 ◦，6 1 0 ’和應闬 (請先閱讀背s之法意事項再填寫本頁) ------丨丨訂---Κ----崎 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -21 - 經濟部智慧財產局員工消費合作社印製 B7__五、發明說明（19 ) 0V之脈衝至矽基底401 ，501 ，601 ，並檢查臨 界電壓。 圖1 1爲介於上述記憶胞之下疊超薄矽膜4 0 4之厚 度和寫入/抹除時間間之關係。圖1 1中之樣本在9 0 0 °C下熱處理6 0分鐘。在和由習知方法製造之記憶胞比較 時，本發明之記憶胞在抹除時間上幾乎沒有顯著的區別。 但是，當下疊超薄矽膜4 0 4之厚度降低時，寫入時間實 質的減少。 圖1 2爲受到7 5 0 °C之最大處理溫度之樣本間之特 性比較。和由習知方法製造之樣本比較，本發明之樣本之 寫入時間實的降低=本發明之樣本展現之特性爲在下疊超 薄矽膜5 0 4之厚度達6 nm前，寫入時間難以改變，且 一旦厚度超過8 n m時，寫入時間會變長。此種驅勢相當 於在第一實施例中所述之事實，亦即，結晶發生在厚度約 爲8 nm時。以透視電子顯微鏡觀察到約8 nm厚之下疊 超薄矽膜5 0 4局部的結晶，且約1 0 nm之下疊超薄矽 膜幾乎全剖覆蓋在多晶矽膜上。 雖然在此實施例中浮動閘電極使用包括磷摻雜多晶矽 膜和超薄矽膜，即使當使用例如氮化鈦（T I N )/無摻 雜多晶矽/超薄矽構造之三層構造時，亦可產生相似的效 果。亦即，F - N電流之增加決定於和閘絕緣膜接觸之最 低矽膜之厚度和其晶粒，而非在於上疊於最低矽膜之浮動 閘電極材料。 (請先閲讀背面之沒意事項再填寫本頁) 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） -22 - A7 416148 ___B7_ 五、發明說明（2〇 ) 實施例2 以下將說明本發明之第二實施例。前面已說明包括超 薄矽膜當成最低層之二或三層浮動閘構造。此處所採取之 例爲浮動閘電極由超薄矽單層膜形成。 圖1 3爲以本發明之第二實施例製造之非揮發半導體 記憶裝置之橫截面《此實施例之構造和處理流程幾乎和圖 1 0所示之第一實施例之構造相同。唯一的差別在於浮動 閘電極7 0 4之厚度和其製法。如圖1 0所示，習知的浮 動閘電極6 0 6爲含有約5 0 nm或更厚之磷之多晶矽膜 606。浮動閘電極704爲無摻雜矽膜704，其形成 在和第一實施例之下疊超薄矽膜5 0 4相同的方法中，且 其特徵爲厚度小於8 nm。 圖1 4爲當浮動閘電極7 0 4之厚度設定在2 n m和 1 0 nm之範圍內時，寫入/抹除時間。評估寫入/抹除 特性之方法和實施例1中使用者相同。 抹除時間幾乎等於習知方法，而寫入時間在浮動閘電 極7 0 4之厚度降低時，特別是當厚度低於8 nm時，可 顯著的下降。 在此實施例中，最大處理溫度約爲9 0 0 °C，因此， 浮動閘電極爲多晶矽膜。在第二實施例中，當記憶胞在低 於7 5 0 °C之溫度下形成時，亦即，當浮動閘電極由無摻 雜非晶矽膜形成時，和習知之方法比較，寫入時間亦可降 低。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) 裂--------訂·.---^----- 經濟部智慧財產局員工消費合作社印製 -23- 416148 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（21 ) 實施例3 以下將詳細說明本發明應用至具可非揮發記億胞之半 導體積體電路。 需注意的是，在使用以說明此實施例之整個圖中，具 有相同功能之零件指定以相同的參考數字，因此省略重覆 之說明。 本發明之第三實施例之半導體積體電路之輪廓如圖 1 7所不（I C裝置之主要部份之等效電路）。 如圖1 7所示，半導體積體電路裝置安裝一記憶胞陣 列，其中多數記憶塊1 7安排成矩陣。記憶胞陣列具有多 數之字線W L延伸在X方向和多數之資料線D L延伸在Y 方向。 記憶塊1 7具有非揮發記憶胞Q，其藉由隧道效應執 行寫入操作和抹除操作。非揮發記憶胞Q安排在沿著字線 W L和資料線D L之多數位置上。亦即’非非揮發記憶胞 Q安排在介於字線W L和資料線D L之交叉處。 以下詳細說明非揮發記憶胞Q之構造。 每個資料線D L經由選擇電晶體s t 1和局部資料線 L D L而電連接沿著資料線D L安排之非揮發記憶胞Q之 汲極。沿著每個資料線D L安排之非揮發記憶胞Q之源極 經由局部源極線L S L電連接選擇電晶體s t 2。局部源 極線L S L經由選擇電晶體s t 2電連接源極線S L。沿 著每個字線W L安排之非揮發記憶胞Q之控制閘電極電連 接至字線。以上述方式構成之記億陣列允許在非揮發記憶 (請先閱讀背面之注意事項再填寫本頁) 裝---- 訂-----：----竣 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -24 - 416148 A7 __B7_____ 五、發明說明（22 ) <請先閱讀背面之注意事項再填寫本頁> 胞Q上對每個字線W L，每個記憶塊1 7，或整個記憶陣 列執行抹除操作。非揮發記億胞Q之控制閘電極和字線 WL —般皆一體成型° 其次，參考圖18 (主要部份平面圖），圖19(由 圖1 8之A — A線所截取之橫截面圖）和圖2 0 (由圖 1 8之B - B線所截取之橫截向圖），以下將說明安裝在 半導體積體電路上之非揮發記憶胞之詳細構造。在圖1 8 中，爲了簡化起見，圖中並未顯示中間層絕緣膜3 0和資 料線D L。 如圖1 8所示，非揮發記億胞Q沿著延伸至閘長度方 向（X方向）之字線W L和沿著沿伸在閘寬度方向（Y方 向）之資料線（未顯示）而安排。 如圖1 9所示，非揮發記憶胞Q形成在單晶矽之P型 半導體基底1之活性區域之表面上。非揮發記憶胞Q主要 包含P型半導體基底1 ，其上形成有通道，第一閘絕緣膜 3，浮動閘電極（亦稱爲浮動閘或電荷儲存閘電極）G 1 ，第二閘絕緣膜1 3 ，控制閘電極G 2，形成一源極之η 型半導體區域6 A，形成一汲極之η型半導體區域6 Β， 經濟部智慧財產局員工消費合作社印製 形成源極和汲極之一對η +型半導體區域9，和臨界電壓控 制區域之Ρ型半導體區域1 5。因此，非揮發記憶胞Q形 成當成η通道導電型場效電晶體。 第一閘絕緣膜3以氧化矽膜製成且厚度約爲8 nm。 第二閘絕緣膜13具有多層構造包括疊層在一起之第一氧 化矽膜，氮化矽膜，和第二氧化矽膜。第一氧化矽膜可設 -25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 _____B7__ 五、發明說明（23 ) 定爲5nm厚，氮化砂膜設定爲10nmS，和第二氧化 矽膜設定爲4 n m厚》 本發明之浮動鬧電極G 1具有第一閘材料（§ , $ g )和疊層在第一閘材料（8 ’ 2 0 )表面上之第二閘材料 1 1。在此實施例中’第一閘材料包括非晶矽或多晶砂膜 2 0和多晶矽膜8。第一閘材料之下疊層2 0爲多晶/單 晶矽膜2 0，其乃藉由沉積非晶矽膜和熱處理使其結晶而 成，且其平均厚度小於8 n m。此兩層形成第一閘材料。 第二閘材料i i由摻雜有雜質（例如磷）之多晶砂膜 製成以降低電阻。多晶矽膜之膜厚度設定爲約1 〇 〇 n m ’且雜質濃度約爲3 . 5 x 1 ◦ 2。原子/ c m3。導入多晶 矽膜中之雜質在多晶矽膜沉積時或之後導入^第一間材料 (8 ’ 2 0 )首先由未含任何雜質之多晶矽膜形成約5 〇 n m厚。而後，雜質濃度設定約爲2 · 5 χ丄〇 2。原子/ cm3。導入第一閘材料（8，2Q)之雜質以熱擴散（驅 入擴散）由第二閘材料11之多晶矽膜導入。 在閘長度方向中之第一閘材料（8 , 2 〇 )之寬度界 定了浮動閘電極G 1之閘長度。在閘長度方向中之第一閘 材料（8 20)之寬度设疋爲約〇 · 。另一方面 ，浮動閘電極G 1之閘長度設定爲〇 · 5 ^ m。 在閘長度方向中之第一閘材料（8，2 〇 )之側壁上 形成有側壁間隔器1 6，其可爲由c v D法形成之氧化矽 膜。 浮動閘電極G 2由摻雜以雜質（例如磷）之多晶矽膜 本紙張尺料財® 辟（CN^A4麟⑽x fif先閲讀背面之注意事項再填寫本頁} 裝--------訂---------^ 經濟部智慧財產居員工消費合作社印制π -26- A7 416148 B7____ 五、發明說明（24 ) 形成以降低其電阻。多晶矽膜可設定爲約2 0 0 n m之膜 厚度，和約半導體基底5 X 1 02°原子/ cm3之雜質濃度 〇
構成源極之η型半導體區域6 A形成在介於熱氧化絕 緣膜（場絕緣膜）2和第一閘材料（8 ，2 0 )間之p型 單晶砂基底1之活性區域之表面上1且設定爲約5 X 1 019原子/ cm3之雜質濃度。構成汲極之η型半導體區 域6 Β形成在介於熱氧化絕緣膜2和第一閘材料（8，
2 0 )間之Ρ型半導體基底1之活性區域之表面上，且設 定爲約5 X 1 0 2(5原子/ cm3之雜質濃度。構成源極和汲 極之n+型半導體區域9之對乃形成在η型半導體區域6A 和η型半導體區域6 Β之表面上，且其濃度設定爲約7 X 1 02Q原子/ cm3。亦即，該對η +型半導體區域9所設 定之雜質濃度高於η型半導體區域6 Α和η型半導體區域 6 Β。因此，非揮發記憶胞Q形成在輕摻雜汲極（L D D )構造中’其中在通道形成區域側上之一部份汲極具有低 於其它區域之雜質濃度。 構成臨界電壓控制區域之Ρ型單晶矽基底1 5形成在 Ρ型半導體基底1之活性區域之表面上，在當成源極之η 型半導體區域6 Α之下方，且雜質濃度設定爲5 X 1 017 原子/cm3。ρ型半導體區域1 5在形成第一閘材料（8 ’ 20)之處理後，而在形成η型半導體區域6A當成源 極和η型半導體區域6 Β當成汲極之處理之前，以離子植 入’而選擇性的將ρ型雜質導入ρ型半導體基底1之表面 本紙張尺度適用中國國家標準（CNS)A4現格（210 X 297公爱） {請先閱讀背面之注意事項再填寫本頁) 裝--------訂----^ 經濟部智慧財產局員工消費合作社印製 -27- A7 416148 _________B7 _ 五、發明說明（25 ) 而形成。 (請先閱讀背面之注意事項再填寫本頁) 在P型半導體基底1之活性區域之閘長度方向中之寬 度由形成在p型半導體基底1之非活性區域上之一對熱氧 化絕緣膜（場絕緣膜）2所形成。該對熱氧化絕緣膜2由 以已知之選擇氧化法製成之氧化矽膜所形成，且厚度設爲 5 0 0 n m。該對熱氧化膜2延伸在閘寬度方向，且和沿 字線W L安排之非揮發記憶胞Q互相電隔離。換言之，熱 氧化絕緣膜2使用當成胞隔離絕緣膜。 在每個熱氧化絕緣膜2之下方形成有p型半導體區域 1 2當成通道阻止區域，其可設定爲約4 X 1 〇17之雜質 濃度。 經濟部智慧財產局員工消費合作社印製 當成源極之η型半導體區域6 A和當成汲極之n型半 導體區域6 Β連續的形成在閘寬度方向，因此它們和安排 在閘寬度方向之非揮發記億胞Q之η型半導體區域6 Α和 η型半導體區域6 B —體成型。當成源極和汲極之該對η 型半導體區域9連續的形成在閘寬度方向，以使它們可和 安排在閘寬度方向之當成非揮發記憶胞Q電路之源極和汲 極之該對η型半導體區域9 一體成型。亦即，非揮發記憶 胞Q之源極和汲極電連接其它非揮發記億胞Q之源極和汲 極。 當成源極之η型半導體區域6 Α和當成源極的η+型半 導體區域9使用當成局部源極線（L S L )。當成汲極之 η型半導體區域6 Β和當成汲極之另一 η +型半導體區域9 使用當成局部資料線L D L。換言之’此實施例之半導體 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 416148 a7 _ B7___ 五、發明說明（26 ) 積體電路裝置形成在局部資料線（L D L )嵌合在P型半 導體基底1之構造中’且包含A N D型快閃記憶。 在介於熱氧化絕緣膜2和第一閘材料（8，2 0 )間 之P型半導體裝置1之表面上形成一對熱氧化絕緣膜1〇 。熱氧化絕緣膜10形成在η型半導體區域6 A，η型半 導體區域6 Β ’和一對η型半導體區域9之表面上。該對 熱氧化絕緣膜1 0延伸在閘寬度方向）且以熱氧化法形成 約1 5 0 n m之厚度。 浮動閘電極G 1之第二閘材料1 1形成在熱氧化絕緣 膜1 0之表面上和第一間材料（8，20)之表面上。亦 即，在閘長度方向上之第二閘材料1 1之寬度大於界定浮 動閘電極G 1之閘長度之第一閘材料之閘長度方向中之寬 度》藉由設定在閘長度方向中之第二閘材料1 1之寬度大 於在閘長度方向中之第一閘材料（8，2 0 )之寬度，即 可增加浮動閘電極G 1之區域而不會增加浮動閘電極G 1 之閘長度。如此會增加非揮發記憶胞Q之操作速度和在非 揮發記億胞Q中之電荷量。 非揮發記憶胞Q之控制閘電極G 2和延伸在閘長度方 向中之字線WL —體成型，且電連接至其它非揮發記憶胞 Q之控制閘電極G 2。控制閘電極G 2和字線W L由例如 多晶矽膜形成，其在沉積時或之後摻雜雜質以降低電阻。 在包括非揮發記憶胞Q之控制閘電極G 2和字線W L 之表面之P型半導體基底1之整個表面上形成一中間層絕 緣膜3 0，其上並延伸有資料線D L。中間層絕緣膜3 0 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂-----^----- 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) -29- 416148 A7 B7 五、發明說明（27 ) 由氧化矽膜製成，和資料線D L由例如鋁膜或鋁合金膜之 金屬膜製成。 (請先間讀背面之注意t項再填寫本頁) 在介於安排在閘寬度方向中之非揮發記億胞Q間之P 型半導體基底1之表面上形有一 P型半導體區域1 4當成 一通道阻止器，如圖20所示。 其次，以下參考圖2 1 - 2 3 (其中顯示製造方法之 主要部份橫截面）和圖2 4 - 2 7 (其中顯示製造方法之 主要剖份之平面圖）說明具有非揮發記憶胞Q之半導體積 體電路之製造方法。 首先準備單晶矽之P型半導體基底1。 其次，如圖2 1和2 3所示，一對熱氧化絕緣膜（場 絕緣膜）2形成在P型半導體基底1之非活性區域之表面 上。該對熱氧化絕緣膜2以已知之選擇氧化法製成之熱氧 化矽膜所形成，並延伸在閘寬度方向（Y方向）。該對熱 氧化絕緣膜2界定在P型半導體基底1之活性區域中之閘 長度方向（X方向）上之寬度。 經濟部智慧財產局員工消費合作社印製 其次，在由該對熱氧化絕緣膜.2所界定之P型半導體 基底1之活性區域之全部表面上形成第一閘絕緣膜3，其 由以熱氧化法形成之氧化矽膜製成。 其次，在包括熱氧化膜2和第一閘絕緣膜3之表面之 基底之全部表面上形成非晶矽膜2 0，熱氧化絕緣膜，和 多晶矽膜8，如同實施例1之方法和順序連續的形成。非 晶矽膜2 0和多晶矽膜8爲不含雜質之矽膜。非晶矽膜 2 0之厚度爲4 n m，和在非晶矽膜2 0上之熱氧化絕緣 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 416148 Α7 Β7 五、發明說明（28 ) 膜爲在低溫，低壓氧氣中熱氧化非晶矽膜2 〇而形成之 0 · 5nm熱氧化矽膜= (請先閱讀背面之注意事項再填寫本頁) 其次，在第一閘絕緣膜3上之疊層膜之一部份上，包 括非晶矽膜2 0，熱氧化矽膜和多晶矽膜8形成一阻止氧 化光罩5，其延伸在閘寬度方向。 其次’阻止氧化光罩5和疊層膜定圖樣以在第一閘絕 緣膜3之表面之一部份上形成第一閘材料（8，2 0 )。 第一閘材料（8，2 0 )包括覆蓋以阻止氧化光罩5之多 晶矽膜8 ’熱氧化矽膜，和非晶矽膜2 0，且其在閘長度 方向之寬度受到界定。 其次’ P型雜質（例如硼）相關於熱氧化絕緣膜2和 阻止氧化光罩5而自我對準並選擇性的導入介於熱氧化絕 緣膜2和阻止氧化光罩5間之P型半導體基底1之表面之 一 ’以形成P型半導體區域1 5 ’當成臨界電壓控制區域 。卩型雜質以1 0 OK e V之加速能量和1 X 1 〇14原子 /c πί之注射量，並以相關於p型半導體基底1表面6 ◦ 度之角度注入。 經濟部智慧財產局員工消費合作杜印製 其次’ η型雜質（例如砷）相關於熱氧化絕緣膜2和 阻止氧化光罩5而選擇性的導入介於熱氧化絕緣膜2和阻 止氧化光罩5間之Ρ型半導體基底1之表面之一中，以形 成當成源極之η型半導體區域6 Α。 其次，η型雜質以相關於熱氧化絕緣膜2和阻止氧化 光罩5而自我對準的選擇性的導入介於熱氧化絕緣膜2和 阻止氧化光罩5間之Ρ型半導體基底1之另一表面，以形 -31 - 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 416148 ____ B7______ 五、發明說明（29 ) 成當成汲極之η型半導體區域6 B。 其次，如圖2 2和2 5所示，側壁間隔器1 6形成在 閘長度方向中之阻止氧化光罩5和第一閘材料（8，2 0 )之側壁上。側壁間隔器1 6由例如氧化矽膜製成。側壁 間隔器1 6藉由以C V D法沉積氧化矽膜在包括阻止氧化 光罩之表面之Ρ型半導體基底1之整個表面上1而後在氧 代矽膜上執行各向異性蝕刻而形成。 其次，η型雜質（例如磷）自我對準的相關於熱氧化 絕緣膜2和阻止氧化光罩5而注入介於熱氧化絕緣膜2和 側壁間隔器1 6間之Ρ型半導體基底1，以在η型半導體 區域6 Α和η型半導體區域6 Β之表面上形成一對η型半 導體區域9當成源極和汲極。該對η型半導體區域9設定 成具有高於η型半導體區域6 Α和6 Β之粗質濃度。 其次，此裝置受到熱氧化，以在熱氧化絕緣膜2和側 壁間隔器1 6間之P型半導體基底1之表面上形成一對熱 氧化絕緣膜1 0。熱氧化絕緣膜1 0之厚度設定成小於熱 氧化絕緣膜2，但大於第一閘絕緣膜3。此熱氧化在水蒸 氣中，在表面反應非常易於決定Ρ型半導體基底1之氧化 位準之氧化溫度範圍中執行。 在氧化處理中，和第一閘絕緣膜3接觸之4 n m厚非 晶矽膜變成多晶矽膜2 0。此時，形成在非晶矽膜表面之 氧化砂膜受到消除。 另一方面，上述之氧化處_理會在第一聞材料（§ , 2 〇 )和P型半導體基底1間產生閘鳥嘴（熱氧化絕緣膜 (請先閱讀背面之注音？事項再填寫本頁) ----—---訂---------^ 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中®國家標準（CNS)A4規格（210 x 297公釐） -32- A7 416148 ------- —_B7_ 五、發明說明（3〇 ) )’其由第—鬧材料（8，2 0 )之閘長度方向導向側壁 向著中央部份成長。但是，閘鳥嘴（熱氧化絕緣膜）之變 (請先閱讀背面之注意事項再填寫本頁) 化非常小。此乃因爲低雜質濃度不會產生氧化率增加效果 0 再者’由於熱氧化絕緣膜1 0之厚度設定成小於以選 擇氧化方法所形成之熱氧化絕緣膜2之厚度，因此用以形 成熱氧化絕緣膜1 〇之時間比用於熱氧化絕緣膜2之時間 短。 而後，移除光罩5。此時，側壁間隔器1 6之一部份 亦受到消除。 + 其次’以C V D法形成多晶矽膜在包括熱氧化絕緣膜 1 0和第一閘材料（8，2 0 )之表面之P型半導體基底 1之全部表面上。在多晶矽膜沉積時，用以降低電阻之雜 質（例如磷）乃導入多晶矽膜中。 寬度界定在閘長度方向中之光罩2 0形成在上疊有熱 氧化絕緣膜1 0和第一閘材料（8 ，2 0 )之多晶矽膜之 部份表面上。此光罩由光阻膜製成，並延伸在閘寬度方向 〇 經濟部智慧財產局員Μ消費合作社印製 其次，多晶矽膜定圖樣以在熱氧化絕緣膜1 0和第一 閘材料（8 > 2 0 )之表面上形成由雜質摻雜多晶矽膜製 成之第二閘材料1 1 ，其寬度界定在閘長度方向中，如圖 7和1 0所示。 其次’以離子植入法，自我對準的相關於光罩2 0， 將P型雜質導入下疊有熱氧化絕緣膜2之P型半導體基底 -33- 本紙張尺度適用中因國家標準（CNS)A4規格（210 X 297公爱） 416148 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（31 ) 1之表面，以形成P型半導體區域1 域。而後，移除光罩2 0 a 其次，此裝置受到熱擴散處理，以將導入第二閘材料 1 1中之雜質擴散進入第—閘材料（8，2 〇 )。熱擴散 在約8 5 〇 °C之空氣下執行i 〇分鐘。藉由將雜質由第二 閘材料1 1擴散，此處理可降低第一閘材料之電阻。 一-人弟一聞絕緣膜1 3形成在第二鬧材料1 1之表 面上。第二閘絕緣膜1 3形成一多層膜’其包括第—氧化 矽膜，氮化矽膜，和第二氧化矽膜，以c v D法連續的沉 積’且疊層在一起。 其次，第三閘材料形成在第二閘絕緣膜1 3之表面上 。第三閘材料由例如多晶矽膜製成，其摻雜以一雜質以降 低電阻。 而後’如圖2 7所示，第三閘材料定圖樣以界定在閘 寬度方向之寬度，和第二閘材料1 1和第一閘材料（8， 2 0 )亦定圖樣以界定在閘寬度方向中之寬度，以利用第 二聞材料形成控制閘電極G 2和字線W L，和以第二閘材 料1 1和第一閘材料（8，2 0 )形成浮動閘電極g 1。 此處理幾乎已完成非揮發記憶胞Q。 其次’ P型雜質導入介於安排在閘寬度方向中之非揮 發g3憶胞Q和其它非揮發記億胞q間之p型半導體基底1 之表面’以相關於控制閘電極G 2之自我對準方式，以形 成p型半導體區域1 4當成通道阻止區域。以此方法，安 排在閘寬度方向上之非揮發記憶胞Q之通道形成區域乃由 ’當成通道阻止區 t請先閱讚背面之注意事項再填寫本頁) 裝---- 訂:---卜----- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -34- 416148 ___B7____ 五、發明說明（32 ) P型半導體區域1 4所互相隔離。 (請先閱讀背面之注意事項再填寫本頁) 其次，中間層絕緣膜3 0形成在包括字線W L和控制 閘電極G 2之P型半導體基底1之全部表面上D而後，資 料線（D L )形成在包括中間層絕緣膜3 0之P型半導體 基底1之全部表面上。資料線D L由例如鋁膜或鋁合金膜 之金屬膜製成。 在以C V D法形成多晶矽膜在包括熱氧化絕緣膜1 0 和第一閘材料（8，2 0 )之P型半導體基底1之整個表 面上之後，而在形成光罩2 0之處理之前，可增加用以將 雜質（例如磷）導入多晶矽膜之處理。 此構造之非揮發記億胞Q可降低在介於第一閘材料（ 8，2 0 )和P型半導體基底1間，由第一閫材料（8 ’ 2 0 )之側壁在閘長度方向向著其中央部份成長之閘鳥嘴 之變化低於5 n m。在閘鳥嘴之變化之降低可在寫入操作 後抑制臨界電壓之變化。 非揮發記憶胞Q之有效通道長度爲0 . 3 nm ’由控 制閘電極G 2量測之臨界電壓爲1 . 5 V，和穿透電壓爲 8 V 〇 經濟部智慧財產局員工消費合作社印製 將資料寫入非揮發記憶胞Q之操作包括應用一 4 V之 參考電壓至P型半導體基底1，和應用具0·5ms之脈 衝寬度之1 2 V操作電壓（寫入電壓脈衝）至控制閘電極 G 2，以由通道區域之全部表面將隧道電流注入浮動閘電 極G 1。在寫入操作後之臨界電壓上升至6 V。資料抹除 操作藉由應用一 9 V之操作電壓至控制閘電極G 2，和應 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -35- A7 416148 B7 五、發明說明（33 ) {請先閱璜背面之注意事項再填寫本頁) 用具有〇 . 5 m s脈衝寬度之5 V操作電壓至汲極，以由 浮動閘電極G 1釋放隧道電流至汲極而成。在抹除操作後 ，臨界電壓降至IV。在具有1Mb 1 t容量之半導體積 體電路上之寫入/抹除測試之結果顯示指定以產生預定臨 界電壓移位之寫入/抹除操作電壓之變化可抑制至約 0 . 0 2 V。 以具有此實施例之非揮發記億胞之半導體積體電路裝 置而言，藉由使用用於第一閘材料之預定非晶矽膜，可增 加F — N電流。 再者，此實施例亦可降低在閘電極材料中和閘絕緣膜 接觸之雜質濃度，和降低由閘鳥嘴所引起之重疊區域之變 化，藉以使F — N電流均勻。 再者，此實施例提供下列優點。 (1 )可增進在聞長度方向中，第一聞材料（8 ， 經濟部智慧財產局員工消費合作社印製 2 0 )之寬度之尺寸準確性。如此亦會增進在第一閘材料 之閘長度方向中，由寬度所界定之浮動閘電極G 1之閘長 度之尺寸準確性。結果，不只在介於浮動閘電極G 1和汲 極間之重疊區域之面積之變化可降低，且在介於浮動閘電 極和源極間之重疊區域之面積之變化亦可降低。如此使非 揮發記憶胞Q之寫入和抹除特性均勻。 再者，在使用隧道效應以執行寫入和抹除操作之非揮 發記億胞Q中，可降低在寫入操作後之臨界電壓之變化。 如此可增加用於電源供應電壓之變化之非揮發記憶胞Q之 操作界限。 本紙張尺度適用中國國家標準（CNS)A4規格（21〇χ 297公釐） -36- 經濟部智慧財產局員工消費合作社印製 416148 A/ ___B7___ 五、發明說明（34 ) 由於具均勻特性之非揮發記憶胞<3可在半導體晶片和 半導體晶圓中製造，如此可穩定的製造高可靠，大容量半 導體積體電路裝置。 (2 )擴散區域之長度可降低，其中相關於阻止氧化 光罩5而自我對準的導入之雜質擴散進入在第一閘材料（ 8，2 0 )下方之通道形成區域中，如此可確保介於源極 和汲極間之充份有效通道。如此可增進非揮發記憶胞Q之 穿透電阻。 (3)在閘長度方向中之第一閘材料（8，20)之 寬度之尺寸準確度亦可進一步增進。如此允許介於浮動閘 電極G 1和汲極間之重疊區域之面積變化之降低，使非揮 發記憶胞Q之寫入和抹除特性更均勻。 在形成第二閘材料1 1前之處理中，藉由使用摻雜有 1 X 1 0 1 9原子/ c m3雜質濃度之非晶矽膜，亦可形成第 一閘材料（8 )。如此產生和當第一閘材料（8 )由摻雜 以1 X 1 0 1 3原子/ c m3之雜質濃度之多晶矽膜所形成相 似的效果。 亦可完成用以增加非揮發記憶胞Q之容量之此實施例 之變化例。此半導體積體電路之變化例之外觀輪廓如圖 2 8所示（主要部份橫截面）。 如圖2 8所示，半導體積體電路裝置具有非揮發記憶 胞Q，以根據隧道效應執行寫入和抹除操作。非揮發記億 胞Q主要包含構成通道形成區域之P型半導體基底1 ,第 一閘絕緣膜3 ，浮動閘電極G 1 ，第二閘絕緣膜1 3，控 (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -37· A7 416148 五、發明說明（3¾1) 制聞電極G 2 ’當成源極之^型半導體區域6 A >當成汲 極之η型半導體區域6 b，當成源極和汲極之—對^ +型半 導體區域9 ’和當臨界電壓控制區域之p型半導體區域 15。 在前述例中之浮動閘電極G 1包含第一閘材料（8， 20)和疊在第一閘材料（8 , 20)表面之第二閘材料 1 1。第二閘材料1 1以摻雜磷當成雜質之多晶矽膜形成 ，以降低電阻》 第二聞材料1 1具有粗糙表面。第二閘材料1 1之粗 糙表面乃在形成第二閘絕緣膜丨3之處理之前，藉由浸漬 p型半導體基底1在碟酸液體中而形成^將？型半導體基 底1浸入磷酸液體中之處理包括將其浸漬在磷酸液體（ H3P〇4)中，在14〇至i6〇°C下，約60分鐘。 以此方式’在使用慘雑憐之多晶砂膜形成第二閘材料 1 1之處理後，但在形成第二閘絕緣膜丨3之處理前，力α 入將Ρ型半導體基底1浸漬在磷酸液體中之處理，以使第 二閘材料1 1之表面粗糙化。如此會增加第二閘材料1 1 之表面積。結果，可增加浮動閘電極G 1之表面，並增加 在非揮發記憶胞Q中之電荷量。 亦可藉由C V D法，以沉積半球晶粒（H S G )而开< 成第二閘材料之粗糙表面。 〔本發明之優點〕 本發明之代表特徵或優點將槪括如下。 •------------I --------訂-------- f請先閱讀背面之注意¥項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐） -38- 經濟部智慧財產局員工消費合作社印製 416118 ______ Β7_ ~ .. - -~~„ .... _ 五、發明說明（36 ) 如同由非揮發半導體裝置所表示的，寫入/抹除電流 〔F - N電流）可實質的增加，而不會增加快閲記憶之低 電場漏電流。 寫入/抹除電流（F - Ν電流）之增加會改善寫人/ 抹除時間。 再者’閘絕緣膜之崩潰時間亦可顯著的改善。 以這些特性，本發明可提供具有比習知裝置明顯改善 之寫入/抹除時間之高可靠非揮發半導體記憶裝置。 圖式簡單說明 圖1使用平面電容之橫截面說明本發明之基本特徵。 圖2爲習知平面電容之橫截面和本發明比較。 圖3爲每個樣本之狀況表，用以說明本發明之基本特 徵。 圖4爲在應用固定電流應力後|在低電場上之漏電流 密度之比較圖。 圖5爲在應用固定電流應力後，寫入/抹除（F - Ν )電流之比較圖。 圖6爲在固定電流應力下（對於受到9 0 〇°C之熱處 理之電容而言），改變至崩潰分佈之比較圖。 圖7爲在固定電流應力下（對於受到7 5 之熱處 理之電容而言）崩潰時間分佈之比較圖》 圖8爲本發明之第一實施例之第一記憶胞之橫截面圖 --------ih----I ' t--------^----^------^ (請先閱讀背面之注意^項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -39-
41614S B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（37 ) 圖9爲本發明之第二實施例之第一記憶胞之橫截面圖 〇 圖1 0爲比較使用在第二實施例中之習知記憶胞之橫 截面圖^ 圖1 1爲記億胞之寫入/抹除時間之比較圖（受到 9 0 0 °C之熱處理）。 圖1 2爲記憶胞之寫入/抹除時間之比較圖（受到 750乞之熱處理）。 圖1 3爲本發明之第二實施例之一記億胞之橫截面圖 a 圖1 4爲記億胞之寫入/抹除時間之比較圖（受到 9 0 0 °C之熱處理）。 圖1 5爲在應用固定電流應力前後，電流電場特性之 比較圖。 圖1 6爲介於閘絕緣膜之厚度和電流密度間之一般關 係圖。 圖1 7爲安裝在半導體積體電路上之記憶陣列之主要 部份之等效電路圖，當成本發明之第三實施例。 圖1 8爲圖1 7之半導體積體電路裝置之主要部份之 平面圖。 圖1 9爲沿圖1 8之A — A線所截取之主要橫截面圖 〇 圖2 0爲沿圖1 8之B-B線所截取之主要橫截面圖 -------1 -----'1 --------訂---------*5 {請先閱讀背面之注意t項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -40 - 經濟部智慧財產局員工消費合作社印製 at B7 五、發明說明（38 ) 圖2 1爲用以說明製造半導體積體電路裝置之方法之 主要部份橫截面。 2爲用以說明製造半導體積體電路裝置之方法之 主要部份橫截面。 ® 2 3爲用以說明製造半導體積體電路裝置之方法之 主要部份橫截面。 圖2 4爲用以說明製造半導體積體電路裝置之方法之 主要部份橫截面。 圖2 5爲用以說明製造半導體積體電路裝置之方法之 主要部份橫截面。 圖2 6爲用以說明製造半導體積體電路裝置之方法之 主要部份橫截面。 圖2 7爲用以說明製造半導體積體電路裝置之方法之 主要部份橫截面。 圖2 8爲在第三實施例中之記憶胞之變化之主要部份 橫截面圖。 圖2 9爲非晶矽膜之厚度與結晶溫度之關係。 〔參考數字之說明〕 1 P型半導體基底1 2 場絕緣膜 3 第一閘絕緣膜 4 多晶矽膜 5 阻止氧化光罩 6 η型半導體區域 ------------t--------訂- (請先閱讀背面之注意事項再填寫本頁) 衣紙張尺度適用中因國家標準（CNS)A4規格<210 X 297公釐) -41 - 416148 A7 B7 五、發明說明（39 7 阻 止 氧 化 光 8 第 一 閘 材料 9 η 型 半 導 體 1 0 氧 化 絕 緣 1 1 第 二 閘 材 1 2 Ρ 型 半 導 1 3 第 二 閘 絕 1 4 Ρ 型 半 導 1 5 Ρ 型 導 1 6 側 壁 間 隔 1 7 記 憶 塊 G 1 浮 動 閘 電 G 2 控 制 閘 電 Q 非 揮 發 記 憶 S T •：Ee 擇 電 晶 W L 字 線 D L 資 料 線 L S L 局 部 源 L D L 局 部 1 0 1 > 2 0 1 7 〇 1 單 晶 矽 1 0 2 ) 2 0 2 7 0 2 裝 置 絕 1 0 3 t 2 0 3 罩 區域 膜 料-區域 緣膜 體區域 體區域 器 極 極 胞 體 極線 料線 3 0 1 ' 4 0 1 基底 ，3 0 2，4 0 2 緣氧化膜 ，3 0 3 ，4 0 3 (請先閱讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作钍印製 ，5 0 1，6 0 1， ，5 0 2，6 0 2 ' ，5 0 3 ，6 0 3 ， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -42- 416148 B7_ 五、發明說明（40 ) 7 0 3 閘絕緣膜（隧道絕緣膜） 104，2〇4，404，504，704 矽膜 5 0 5 S 1〇2膜 2 0 6 · 3 0 6 閘電極 506-606，704 浮 7 C )7 〇N 0中間層膜 7〔 )8 控制閘電極 105，205，405 1 0 4-1 0 6-2 0 4 404，406，504 動閘電極 407，507'607 408-508-608 409，413，509 7 0 9，7 1 3 絕緣膜 4 1 2，5 1 2，6 1 2 4 1 0，5 1 0 - 6 1 0 4 1 1，5 1 1，6 1 1 4 1 4 5 1 4 > 6 1 4 4 1 5 ，5 1 5 ，6 1 5 513-609，613, 7 1 2 側壁絕緣膜 7 1 0 源極 7 11 汲極 7 14 源極內連接 7 15 汲極內連接 (請先閱讀背面之注意事項再填寫本頁) -----I 訂-----—--- ^ 經濟部智慧財產局員工消費合作社印製 本紙張又度適用中國囤家標準（CNS)A4規格（210 X 297公釐） -43-
Claims (1)
- 公 第δ?103067號專利案 中文説明書修正頁4術48 民國89年05月修正 h..~ "xy LV τ±> -?t η tfu δ7 年 3月 S Ε1 τ'm *=ί"^τ 案 號 87103067 類 別 料t _ 89. 5.-〇 %： 4 Β θ C4 (以上各欄由本爲填註）發明 新型 名稱 英 文 k nonvolatile .sesi i conductor memory device and a nseLhod of m a n u f a c: 11! r' e 111 e r* ('〇 f s(3) 名 姓 峰利之 由上二郎 小林孝 il) tr本 0 日本 (3) 日本 國 籍 ⑴ Η本國東京都福生节福生: 裝 發明 創作 人 住、居所 !2)日本國神奈川縣橫浜市青區青葉台一 —二：一六 0 二 □本國埯玉縣所沢巿上安松一八 九 訂 姓 名 (名稱） 國 a?卩i立製作所股份有限公司 株式会社日立製作所 曰本 申請人 住、居所 (事務所） 代表人 姓 名 il)曰本國東京都千代田區神田駿河台四丁目六番 地 Q)金井務 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公姆’ 公 第δ?103067號專利案 中文説明書修正頁4術48 民國89年05月修正 h..~ "xy LV τ±> -?t η tfu δ7 年 3月 S Ε1 τ'm *=ί"^τ 案 號 87103067 類 別 料t _ 89. 5.-〇 %： 4 Β θ C4 (以上各欄由本爲填註）發明 新型 名稱 英 文 k nonvolatile .sesi i conductor memory device and a nseLhod of m a n u f a c: 11! r' e 111 e r* ('〇 f s(3) 名 姓 峰利之 由上二郎 小林孝 il) tr本 0 日本 (3) 日本 國 籍 ⑴ Η本國東京都福生节福生: 裝 發明 創作 人 住、居所 !2)日本國神奈川縣橫浜市青區青葉台一 —二：一六 0 二 □本國埯玉縣所沢巿上安松一八 九 訂 姓 名 (名稱） 國 a?卩i立製作所股份有限公司 株式会社日立製作所 曰本 申請人 住、居所 (事務所） 代表人 姓 名 il)曰本國東京都千代田區神田駿河台四丁目六番 地 Q)金井務 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公姆’ 416148 4 /) Ο .:ν 申請日期 87 年 3 月 3 日 案 號 87103067 類 別 以上各櫊由本局填註） A4 C4 新』專利説明書 中 文 發明 新型 名稱 英 文 沙牛山雅弘 姓 名 國 籍 Ϊ4)曰本 發明 創作 人 住、居所 姓 名 (名稱） 沙日本國東京都小平市上水本町五一-七-鈐木新田社宅ΒΗ—五 裝 訂 線 經濟部智^f!t4^H工"費合作社印製 國 籍 三、申請人 住、居所 (事務所） 代表人 姓 名 本紙張尺度適用中國國家標準（CNS ) A4現格（210 X 297公釐） 416148 (由本局填马) 經齊部智慧財產局員工消費合作社印製 承辦人代碼 大 類 A6 B6 I P C分類： 本案已向： 國（地區）申請專利，申請曰期： 案號： ，□有□無主張優先權 曰本 1997年 3月19日 9-065704 0有主張優先權 有闞微生物已寄存於： ，寄存日期： ，寄存號碼：- - - τ ----- --- ------- -訂---_— ' ^--^― ΐ― ΡΙ 1Γ * (請先閲讀背面之注意事項再填寫本頁各櫊)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6570497A JP3598197B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW416148B true TW416148B (en) | 2000-12-21 |
Family
ID=13294686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087103067A TW416148B (en) | 1997-03-19 | 1998-03-03 | A nonvolatile semiconductor memory device and a method of manufacture thereof |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6144062A (zh) |
| JP (1) | JP3598197B2 (zh) |
| KR (1) | KR100494520B1 (zh) |
| TW (1) | TW416148B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI737507B (zh) * | 2020-09-30 | 2021-08-21 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構及其製造方法 |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469343B1 (en) * | 1998-04-02 | 2002-10-22 | Nippon Steel Corporation | Multi-level type nonvolatile semiconductor memory device |
| US6194267B1 (en) * | 1997-09-30 | 2001-02-27 | Texas Instruments Incorporated | Integrated circuit having independently formed array and peripheral isolation dielectrics |
| JP2000311956A (ja) | 1999-04-27 | 2000-11-07 | Toshiba Corp | 不揮発性半導体記憶装置とその製造方法 |
| JP3602010B2 (ja) * | 1999-08-02 | 2004-12-15 | シャープ株式会社 | 半導体記憶装置の製造方法 |
| US6458677B1 (en) * | 1999-10-25 | 2002-10-01 | Advanced Micro Devices, Inc. | Process for fabricating an ONO structure |
| KR100669093B1 (ko) * | 1999-11-05 | 2007-01-16 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| JP2001168306A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US6333228B1 (en) * | 2000-03-24 | 2001-12-25 | Taiwan Semiconductor Manufacturing Company | Method to improve the control of bird's beak profile of poly in split gate flash |
| JP2002184879A (ja) * | 2000-12-19 | 2002-06-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6524940B2 (en) * | 2001-04-26 | 2003-02-25 | Applied Materials, Inc. | Methods and devices utilizing the ammonium termination of silicon dioxide films |
| US7135734B2 (en) * | 2001-08-30 | 2006-11-14 | Micron Technology, Inc. | Graded composition metal oxide tunnel barrier interpoly insulators |
| US6754108B2 (en) * | 2001-08-30 | 2004-06-22 | Micron Technology, Inc. | DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
| US6963103B2 (en) * | 2001-08-30 | 2005-11-08 | Micron Technology, Inc. | SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators |
| US7476925B2 (en) * | 2001-08-30 | 2009-01-13 | Micron Technology, Inc. | Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators |
| US6778441B2 (en) | 2001-08-30 | 2004-08-17 | Micron Technology, Inc. | Integrated circuit memory device and method |
| US7087954B2 (en) * | 2001-08-30 | 2006-08-08 | Micron Technology, Inc. | In service programmable logic arrays with low tunnel barrier interpoly insulators |
| CA2483635A1 (en) * | 2002-04-25 | 2003-11-06 | Alon Shalev | Methods and apparatus for modifying properties of the bbb and cerebral circulation by using the neuroexcitatory and/or neuroinhibitory effects of odorants on nerves in the head |
| US6703298B2 (en) * | 2002-05-23 | 2004-03-09 | Tower Semiconductor Ltd. | Self-aligned process for fabricating memory cells with two isolated floating gates |
| KR100466193B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조 방법 |
| JP2006515999A (ja) * | 2002-11-14 | 2006-06-15 | ブレインズゲート リミティド | 刺激のための外科用ツール及び技法 |
| JP2004172389A (ja) * | 2002-11-20 | 2004-06-17 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6740927B1 (en) * | 2003-01-06 | 2004-05-25 | Applied Intellectual Properties Co., Ltd. | Nonvolatile memory capable of storing multibits binary information and the method of forming the same |
| JP2004235313A (ja) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 半導体装置 |
| US7550800B2 (en) * | 2003-06-06 | 2009-06-23 | Chih-Hsin Wang | Method and apparatus transporting charges in semiconductor device and semiconductor memory device |
| JP2004363443A (ja) * | 2003-06-06 | 2004-12-24 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR100543655B1 (ko) * | 2003-06-30 | 2006-01-20 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7183161B2 (en) * | 2004-09-17 | 2007-02-27 | Freescale Semiconductor, Inc. | Programming and erasing structure for a floating gate memory cell and method of making |
| US7306552B2 (en) * | 2004-12-03 | 2007-12-11 | Samsung Electronics Co., Ltd. | Semiconductor device having load resistor and method of fabricating the same |
| US7485526B2 (en) * | 2005-06-17 | 2009-02-03 | Micron Technology, Inc. | Floating-gate structure with dielectric component |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| JP5032056B2 (ja) * | 2005-07-25 | 2012-09-26 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
| JP2007165401A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| US8343291B1 (en) * | 2005-09-13 | 2013-01-01 | Loen Mark V | Operating methods for a batch commercial metal coil laminating line |
| US7678213B1 (en) * | 2005-09-13 | 2010-03-16 | Design Analysis Inc. | Operating methods for a batch commercial metal coil laminating line |
| US7859026B2 (en) * | 2006-03-16 | 2010-12-28 | Spansion Llc | Vertical semiconductor device |
| US20080031052A1 (en) * | 2006-08-01 | 2008-02-07 | Macronix International Co., Ltd. | A double-bias erase method for memory devices |
| JP2008244108A (ja) * | 2007-03-27 | 2008-10-09 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US8068370B2 (en) * | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| US8643079B2 (en) * | 2008-05-05 | 2014-02-04 | Micron Technology, Inc. | Nanocrystal formation using atomic layer deposition and resulting apparatus |
| CN101621035B (zh) * | 2008-07-02 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 具有otp功能的非晶硅monos或mas存储单元结构 |
| JP5956731B2 (ja) * | 2010-09-02 | 2016-07-27 | 株式会社半導体エネルギー研究所 | 半導体記憶装置 |
| US9111795B2 (en) | 2011-04-29 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor connected to memory element through oxide semiconductor film |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6324644A (ja) * | 1986-07-17 | 1988-02-02 | Fujitsu Ltd | 多層構造の形成方法 |
| US4748133A (en) * | 1987-06-26 | 1988-05-31 | Motorola Inc. | Deposition of amorphous silicon for the formation of interlevel dielectrics in semiconductor memory devices |
| JPH0298173A (ja) * | 1988-10-04 | 1990-04-10 | Nec Corp | 半導体記憶装置の製造方法 |
| JP2558931B2 (ja) * | 1990-07-13 | 1996-11-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5289026A (en) * | 1991-08-14 | 1994-02-22 | Intel Corporation | Asymmetric floating gate overlap for improved device characteristics in buried bit-line devices |
| US5272099A (en) * | 1992-11-27 | 1993-12-21 | Etron Technology Inc. | Fabrication of transistor contacts |
| JP2833389B2 (ja) * | 1992-12-09 | 1998-12-09 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US5298447A (en) * | 1993-07-22 | 1994-03-29 | United Microelectronics Corporation | Method of fabricating a flash memory cell |
| US5441904A (en) * | 1993-11-16 | 1995-08-15 | Hyundai Electronics Industries, Co., Ltd. | Method for forming a two-layered polysilicon gate electrode in a semiconductor device using grain boundaries |
| JP2590746B2 (ja) * | 1994-07-29 | 1997-03-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4083821B2 (ja) * | 1994-09-15 | 2008-04-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW374247B (en) * | 1994-09-15 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Method of fabricating semiconductor device |
| US5712191A (en) * | 1994-09-16 | 1998-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5915174A (en) * | 1994-09-30 | 1999-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| JP4070249B2 (ja) * | 1994-11-22 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US5956581A (en) * | 1995-04-20 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US5557122A (en) * | 1995-05-12 | 1996-09-17 | Alliance Semiconductors Corporation | Semiconductor electrode having improved grain structure and oxide growth properties |
| US5981364A (en) * | 1995-12-06 | 1999-11-09 | Advanced Micro Devices, Inc. | Method of forming a silicon gate to produce silicon devices with improved performance |
| US5661687A (en) * | 1996-09-30 | 1997-08-26 | Symbios Logic Inc. | Drain excluded EPROM cell |
| US5840607A (en) * | 1996-10-11 | 1998-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming undoped/in-situ doped/undoped polysilicon sandwich for floating gate application |
| US5789296A (en) * | 1996-12-05 | 1998-08-04 | Mosel Vitelic Inc. | Method for manufacturing split gate flash memory |
| US6114230A (en) * | 1997-12-18 | 2000-09-05 | Advanced Micro Devices, Inc. | Nitrogen ion implanted amorphous silicon to produce oxidation resistant and finer grain polysilicon based floating gates |
| US6140246A (en) * | 1997-12-18 | 2000-10-31 | Advanced Micro Devices, Inc. | In-situ P doped amorphous silicon by NH3 to form oxidation resistant and finer grain floating gates |
-
1997
- 1997-03-19 JP JP6570497A patent/JP3598197B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-03 TW TW087103067A patent/TW416148B/zh not_active IP Right Cessation
- 1998-03-13 KR KR1019980008572A patent/KR100494520B1/ko not_active IP Right Cessation
- 1998-03-13 US US09/041,793 patent/US6144062A/en not_active Expired - Lifetime
-
2000
- 2000-03-07 US US09/520,346 patent/US6521943B1/en not_active Expired - Lifetime
-
2002
- 2002-09-23 US US10/251,753 patent/US6723625B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI737507B (zh) * | 2020-09-30 | 2021-08-21 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3598197B2 (ja) | 2004-12-08 |
| KR19980080252A (ko) | 1998-11-25 |
| US6521943B1 (en) | 2003-02-18 |
| KR100494520B1 (ko) | 2006-10-04 |
| US6723625B2 (en) | 2004-04-20 |
| US20030022444A1 (en) | 2003-01-30 |
| JPH10261725A (ja) | 1998-09-29 |
| US6144062A (en) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW416148B (en) | A nonvolatile semiconductor memory device and a method of manufacture thereof | |
| KR100475256B1 (ko) | 불휘발성기억소자를가지는반도체장치및그제조방법 | |
| US4495219A (en) | Process for producing dielectric layers for semiconductor devices | |
| US5866930A (en) | Semiconductor device and method of manufacturing the same | |
| US5449941A (en) | Semiconductor memory device | |
| US6580124B1 (en) | Multigate semiconductor device with vertical channel current and method of fabrication | |
| TW561513B (en) | Semiconductor device and method of manufacturing the same | |
| DE69518693T2 (de) | Speichervorrichtung | |
| WO1999038213A1 (fr) | Dispositif memoire et procede de fabrication correspondant, et circuit integre et procede de fabrication correspondant | |
| TW463318B (en) | Method for producing non-volatile semiconductor memory device and the device | |
| US4812898A (en) | Electronically programmable and erasable memory device having floating gate electrode with a unique distribution of impurity concentration | |
| JP2633571B2 (ja) | 紫外線消去型不揮発性半導体装置 | |
| US8223548B2 (en) | Memory device with reduced programming voltage method of reduction of programming voltage and method of reading such memory device | |
| EP0077200A2 (en) | Producing insulating layers in semiconductor devices | |
| JP4149013B2 (ja) | 半導体装置 | |
| EP0287031B1 (en) | High breakdown voltage insulating film provided between polysilicon layers | |
| JP4017209B2 (ja) | 半導体記憶素子およびその形成方法 | |
| JP4224000B2 (ja) | 半導体装置の製造方法 | |
| Hisamune et al. | A 3.6 mu m/sup 2/memory cell structure for 16 Mb EPROMs | |
| EP0794563A2 (en) | Semiconductor device having oxygen-doped silicon layer so as to restrict diffusion from heavily doped silicon layer and process of fabrication thereof | |
| TW439298B (en) | Device structure to increase the coupling ratio of the source of split gate flash memory device to the floating gate and the manufacturing method of the same | |
| US6858496B1 (en) | Oxidizing pretreatment of ONO layer for flash memory | |
| JPH10233504A (ja) | 半導体装置およびその製造方法 | |
| JPH0779153B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |