TW410455B - Forming method for dual damascene structure - Google Patents

Forming method for dual damascene structure Download PDF

Info

Publication number
TW410455B
TW410455B TW087102086A TW87102086A TW410455B TW 410455 B TW410455 B TW 410455B TW 087102086 A TW087102086 A TW 087102086A TW 87102086 A TW87102086 A TW 87102086A TW 410455 B TW410455 B TW 410455B
Authority
TW
Taiwan
Prior art keywords
layer
photoresist layer
patent application
dielectric layer
item
Prior art date
Application number
TW087102086A
Other languages
English (en)
Inventor
Sz-Min Lin
Jr-Shiang Jeng
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW087102086A priority Critical patent/TW410455B/zh
Priority to US09/061,659 priority patent/US5989997A/en
Application granted granted Critical
Publication of TW410455B publication Critical patent/TW410455B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist

Description

經濟部中央標準局員工消費合作社印製 410455 2420twf.doc / 006 __B7 五、發明説明(I ) 本發明是有關於一種極大型積體(Ultra Large Scale Integrated,ULSI)電路晶片的製造方法,且特別是有關於 一種在半導體晶片上定義雙鑲嵌金屬(Dual Damascene)內 連線圖案的方法。 雙鑲嵌金屬製程是一種將金屬內連線巧妙地嵌入於一 基底的技術,通常,此製程爲製造積體電路的較佳方法。 但是,在較爲傳統的內連線作法則是在用以隔離金屬層的 絕緣層上,例如,一二氧化矽層,沈積一層毯覆式金屬層 後,再將絕緣層蝕刻出預定的導線圖案,以使導線層之間 形成一垂直連接窗口。然後於窗口中塡入與導電層相同材 質或不同材質的金屬,以完成導線層的垂直連接.。 第1圖,爲習知一種在半導體基底上製作典型的金屬內 連線的結構剖面圖。係在所提供的基底10上,定義出元件 區11之後,於基底10上形成第一層絕緣層12,並定義之。 然後,於基底1Q上,再沈積第一層金屬層B,使其透過接 , · 觸窗口 14與元件區11相接觸。其後,再以相同的方法, 使第二層金屬層16,透過第二層絕緣層15中所形成之介層 窗口 17與金屬層13相接觸。其後,在元件上形成第三絕 緣層19,以保護其結構。 上述之方法爲了確保金屬層有良好的連續性,所以在蝕 刻介電層形成窗口 14與17時必須傾斜一個角度。但是, 當傾斜度過於陡峭時,很可能造成介層窗邊角的金屬破損 的現象;另一方面,當側壁爲徐緩的傾斜時,雖可提昇金 屬導線的連續性,但是卻因此而佔用了晶片上可使用的面 3 本紙張尺度適用中國國家樣準(CNS ) A4规格(210X297公釐) . I I Ji m H ^^1 —^1 -....... ^^1 (請先閲讀背面之注意事項再填寫本頁) T-^i n n n n 111 .!1 . -$ ; ' 經濟郎中央檫隼局員工消費合作社印製 410455 2420twf.doc/006 五、發明説明(aj 積,且使得接觸窗無法緊密地構裝。此外,所形成之介層 窗與接觸窗,將造成不規則與不平坦的表面,而使得後續 內連線層的製作更加地困難。雖然,第1圖並未按照比例 大小繪製,但是卻顯示不規則的表面所造成的可信度問 題。其所衍生的問題之一是在第一層金屬層與第二層金屬 層之間的位置S,因爲絕緣層過薄而有潛在的短路現象。另 一個問題則是由於金屬層過薄而有潛在的開環電路的跡 象,如位置〇所示之區域。 習知一種解決上述問題的方法係採用雙嵌金的製程以 克服之。第2A圖至第2D圖爲習知一種雙嵌金結構製程的 剖面圖。首先,請參照第2A圖,提供一基底30,此基底 30上有一已定義圖形的金屬層31。然後,在基底30上形 成介電層32,並將其平坦化,以使介電層32的厚度與所需 之垂直插塞的高度相當。接著,於介電層32上依序形成介 電層33與介電層34。其後,以習知的微影蝕·刻技術定義介 電層32、介電層33與介電層34,形成一垂直窗口 36,暴 露出基底30上的金屬層31。然後,在基底10上覆蓋光阻 層38。其後,以一定的曝光能量40使光罩41上的圖案完 全轉移至光阻層38。 接著,請參照第2B圖,將光阻層38進行顯影,以使 光阻層38在顯影之後形成一水平溝渠圖案42,暴露出垂直 窗口 36與垂直窗口 36所暴露出的金屬層31。 其後,請參照第2C圖,以光阻層38爲罩幕,介電層 33爲蝕刻終止層,進行蝕刻,例如,使用非等向性蝕刻製 4 (請先閱讀背面之注意事項再填寫本頁) l·;--- 丁 -5 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 經濟部中央標準局員工消費合作社印製 410455 2 4 2 0 twf♦do c/Ο 〇 5 . _ A 7 ____ B7___ 五、發明説明(j) 程,以使光阻層38的水平溝渠圖案42,往下轉移至介電層 34,形成一水平溝渠42’。 最後,請參照第2D圖,去除光阻層38,並且在水平溝 渠42’與垂直窗口 36中塡入金屬44,再將介電層34上過 剩的金屬44,藉由化學機械硏磨(Chemical-Mechanical Polishmg ’ CMP)技術去除,以完成雙鑲嵌金屬結構。 雖然,上述之雙嵌金製程可以減少窗口與金屬導線的問 題,並且可以改善過度覆蓋容忍度(Tolerance)之困擾。 而且在設計規則的最低容許誤差下,仍可維持金屬導線的 結構,並且可同時避免較薄的絕緣層或金屬層覆蓋於傾斜 的窗口上所造成的問題。但是,其缺點是暴露於垂直窗口 36的金屬層31,在形成水平溝渠42的蝕刻製程中,.並無 任何的保護措施,因此,常造成金屬層31的損壞,而使元 件的特性改變,甚至導致元件的報廢。 因此本發明的主要目的就是在提供一種藉由光阻層的 殘留,以保護暴露於垂直窗口之基底,使基底在後續定義 ZK平溝渠的蝕刻製程中避免遭受蝕刻的破壊的雙嵌金內連 線結構之製程。 本發明的另一目的是提供一種增進導線層與其下之連 線窗口圖案對準的方法。 本發明的再一目的是提供一種減少所覆蓋誤差以及製 程偏差,以增加ULSI晶片的裝塡密度。 根據本發明的目的,提出一種形成雙鑲嵌金屬結構的方 法,此方法之簡述如下:提供一基底’在基底上形成有一 5 ·
本紙張尺度適用中國國家標準(CNS > A4規格(210X297公D (請先閲讀背面之注意事項再填寫本頁) ---
I 經濟部中央標準局員工消費合作社印製 410455 2420twf.doc/006 五、發明説明(y) 已定義圖案的金屬層。接著,在基底上形成堆疊絕緣層, 堆疊絕緣層係由下介電層、介電層以及上介電層由下而上 疊置而成。其後,定義堆疊絕緣層,形成垂直窗口,暴露 岀基底的金屬層。然後,於基底上覆蓋光阻層,並經由曝 光與顯影製程,使光阻層形成水平溝渠圖案/並且使部份 的光阻層殘留於垂直窗口中而覆蓋垂直窗口所裸露出的金 屬層。爾後,以光阻層的水平溝渠圖案爲罩幕,介電層爲 鈾刻終止層,進行飩刻,以使水平溝渠圖案轉移至上介電 層形成水平溝渠。最後,將光阻層完全去除,並於垂直窗 口與水平溝渠中塡入金屬,以在基底上形成雙嵌金結構。 由於殘留於垂直窗口中的光阻層,可以保護暴露於垂直窗 口之基底,故而在後續定義水平溝渠的蝕刻製程中,可使 基底避免遭受蝕刻的破壞。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,作詳細說明如 下: 圖式之簡單說明: 第1圖繪示習知一種於半導體基底上形成非平面多層 金屬結構的剖面圖; 第2A圖至第2D圖繪示傳統一種於半導體基底上形成 雙嵌金結構的剖面圖;以及 第3A圖至第3D圖繪示本發明實施例之一種於半導體 基底上形成雙嵌金結構的剖面圖。 圖式標記說明: 6 本紙張尺度適用中國國家標準(CMS > A4規格(2丨0X297公釐) (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 410455 2420twf.doc/006 __._B7_ 五、發明説明(夕) 10,30,130 :基底 11 :元件區 12,15,19 :絕緣層 32,33,34,132,133,134 :介電層 14 :接觸窗 17 :介層窗 ☆ 31,44,131,144 :金屬層 36,136 :垂直窗口 38,138,138a,138b 光阻層 40,140 :曝光能量 41,141 :光罩 42,142 :水平溝渠 實施例 第3A圖至第3D圖爲根據本發明之較佳實施例實施 例,一種雙嵌金結構製程的剖面圖。 首先,請參照第3A圖,提供一基底130,此基底130 上有一已定義圖形的金屬層131。然後,在基底130上形成 介電層132,並將其平坦化,以使介電層1 32的厚度與所需 之垂直插塞的高度相當。接著,於介電層132上依序形成 介電層133與介電層134。其中,較佳的介電層U0與132 爲以化學電漿輔助化學氣相沈積法(Plasma Enhanced Chemical Vapor Deposited } PECVD ),於低壓的環境下, 例如,反應室的壓力約爲〇.5Τοπ·〜lOTorr之間,在溫度範 圍約爲300°C〜600°C,以氣體流率約爲lOOsccm〜500sccm 7 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
A7 經濟部中央標準局員工消費合作社印製 2 4 2 (Ttw _____B7_ 五、發明説明(έ>.) (Standard Cubic Centimeters Per Mimute,seem)的砂院爲 反應氣體,氣體流率約爲20sccm〜3〇〇sccm的磷化氫(PH3) 爲承載氣體,沈積厚度約爲0,3微米〜0.7微米的磷矽玻璃 (Phosphosilicate Glass > PSG)。較佳的介電層 1 33,其材 質例如爲氮化矽.,係採用電漿加強型化學氣相沈積 (PECVD)法以形成之,且所形成的厚度約爲500Α〜2000人 之間’其可在後續定義雙嵌金圖案的過程中,作爲触刻終 止層。介電層134表面的平坦化方法,例如爲使用化學機 械硏磨製程。而使用回蝕刻或蓋頂(Capping)的方法,以 使介電層134表面平坦化亦爲適當的考慮。其後’以習知 的微影蝕刻技術定義介電層132、介電層丨33與介電層 134,形成一垂直窗口 136,暴露出基底13〇上的金屬層 131。 然後,在基底13〇上覆蓋光阻靥138。其後,爲本發明 之關鍵步驟,係使光罩上的水平溝渠圖案142完全轉移至 • « 光阻層Π8,並且使垂直窗口中的部份光阻層可以在後 續的顯影步驟中殘留於垂直窗口 136中。此殘留於垂直窗 口 136中之光阻層138爲本發明之〜重要特徵,其可以有 效解決習知方法所遭遇之問題。此雄驟可例如以以下所述 之方法達成:以不足以使形成於垂鹰窗口 中之光阻層 .I38完全曝光的能量U0,使暗場光罩(Dark Field Mask) 141上的水平溝渠圖案,可以經由曝光而轉移至正相材質之 光阻層U8上。由於位於垂直窗口 136中的光阻層138所 需之聚焦深度(Depth of Focus)較形成於介電層n4上之 8 · 本紙張歧適用中國>从祕(210X297公釐) ----- (請先聞讀背面之注意事項再填窝本頁)
2 4 2 〇 twf A7 B7 五、發明説明(卩) _ 光阻層138爲長’故而其所需之曝光能薰較高。因此’位 於垂直窗口 Π6中較接近基底130的光阻層138,因爲曝光 能量的不足’而無法產生裂解反應,所以可在後續之顯影 步驟中留下來。 接著,請參照第3B圖,將光阻層138進行顯影’以使 所留下的光阻層l38a在顯影之後形成水平溝渠圖案142 ° 並且使部份的光阻層138b殘留於垂直窗口 136中。例如’ 以傳統蒸汽擾流(Stream Puddle)的技術’利用2·38%ΤΜΑΤ 溶液將正相材質的光阻層138顯影40秒至70秒。此技術 係將固定量的顯影溶液對靜止的晶圓顯影’並經一所需的 顯影時間後,續用去離子水蒸汽淸洗晶圓’以終止顯影的 進行,再經由旋轉乾燥(Spin-Dry)之。詳細之敘述請參照
S. Wolf 與 R. N. Tauber 發表於 Lattice Press 期刊 1986 年第 1 卷中第 443 頁,一篇名爲 Silicon Processing for the VLSI
Era的論文。殘留於垂直窗口 136中之光阻層138b爲本發 明之重要特徵,其可以有效解決習知方法所遭遇之問題。 其後,請參照第3C圖,以光阻層138a的水平溝渠圖 案142爲罩幕,介電層133爲蝕刻終止層,進行蝕刻,例 如一非等向性蝕刻製程,以使光阻層H8a的水平溝渠圖案 142,往下轉移至介電層134,形成水平溝渠142’。若介電 層134爲氧化層,較佳的触刻配方係在高密度電漿(HDP) 氧化物蝕刻機台中,以氣體流率約爲50sccm至150sccm的 氬氣' lOsccm·至5 0sccm的二氟甲院與Osccm至22sccm的 八氟丁烯(C4F8)的混合氣體,以乾式蝕刻氧化層。此時, 9 * (諳先聞讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 本紙張尺^变適用中國國家操準(CNS ) A4規格(2〖〇X297公釐} 410455 2420twf :/006 A7 B7 經濟部中央標率扃員工消費合作社印製 五、發明説明(公) 由於垂直窗口 136中有殘留於的光阻層138b,因此可以保 護暴露於垂直窗口 136的金屬層131,以避免金屬層Π1 在定義介電層134之水平溝渠142’的蝕刻製程中遭受破 壞。 然後,請參照第3D圖,將光阻層138a與138b完全去 除,例如,先以氧氣電漿淸除,或以硫酸、過氧化氫以及 氫氧化氨的混合溶液,進行濕式剝除。接著,再於水平溝 渠142’與垂直窗口 136中塡入金屬144,例如,銅或銅鋁 合金,並且將介電層134上過剩的金屬144,藉由化學機械 硏磨(Chemical-Mechanical Polishing,CMP)技術去除’ 以完成雙鑲嵌金屬結構。 因此 > 本發明具有下列特徵: L本發明係藉由光阻層的殘留,以保護暴露於垂直窗口 之基底,使基底在後續定義水平溝渠的蝕刻製程中避免遭 受蝕刻的破壞。 2.垂直窗口中之殘留的光阻層138b,可藉由曝光能量 的不足,使垂直窗口中之部份光阻層無法產生P解,以使 光阻層在顯影之後仍有部份殘留於垂直窗口中。 提供一種增進導線層與其下之連線窗口圖案對準的 方法。 雖然本發明已以一較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 10 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 410455 2420twfl.doc/002 六、申請專利範圍 1. 一種形成“τ”型開口的方法,包括下列步驟: 提供一基底,該基底上已形成有一元件區; 於該基底上依序形成一第一介電層、一第二介電層與一 第三介電層由下而上疊置而成; 定義該些介電層,形成一垂直窗口,暴露出該元件區; 於該基底上形成一光阻層; 定義該光阻層,使該第三介電層上之該光阻層形成一水 平溝渠圖案,並且使部份之該光阻層殘留於該垂直窗口 中; 以該第三介電層上之該光阻層爲罩幕,同時以殘留於該 垂直窗口之該光阻層保護該金屬層,進行一飽刻製程’使 該第三介電層,形成一水平溝渠;以及 將該光阻層剝除,以使該垂値溝渠與水平溝渠形成該 “Τ”型開口。 2. 如申請專利範圍第1項所述之方法,其中該些介電層 的平坦化製程係採用化學機械硏磨法。 3. 如申請專利範圍第1項所述之方法,其中該第一介電 層之材質包括磷矽玻璃。 “ 4.如申請專利範圍第1項所述之方法,其中該介電層之 材質包括氮化矽。 5. 如申請專利範圍第1項所述之方法,其中該第二介電 層之材質包括磷矽玻璃。 6. 如申請專利範圍第1項所述之方法,其中該光阻層爲 正相光阻層。 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —------ ----- I --------訂---------線!' (請先閱讀背面之注意事項再填寫本頁) 410455 2420twf1.doc/002 六、申請專利範圍 {請先閲讀背面之注意事項再填寫本頁) 7. 如申請專利範圍第1項所述之方法,其中該光阻層係 經由一曝光與一顯影步驟,將一光罩上之該水平溝渠圖案 轉移至該阻層上,並且同時使部份之該光阻層殘留於該垂 直窗口中。 8. 如申請專利範圍第7所述之方法,其中該曝光之能量 不足以使該垂直窗口中之該光阻層完全曝光’以使該光阻 層在該顯影步驟後,殘留於該垂直窗口中。 9. 如申請專利範圍第7所述之方法’其中該光罩爲一暗 場光罩。 10. 如申請專利範圍第1項所述之方法,其中蝕刻該第 二介電層以形成該水平溝渠之製程係以該介電層爲一鈾刻 終止層。 11. 如申請專利範圍第1項所述之方法,其中將該光阻 層剝除的步驟係以氧氣電漿進行濕式剝除。 12. 如申請專利範圍第1項所述之方法,,其中將該光阻 層剝除的步驟係以硫酸'過氧化氫以及氫氧化氨的混合溶 液,進行濕式剝除。 經濟部智慧財產局員工消費合作社印製 13. —種形成雙鑲嵌金屬圖案的方法,包括下列步驟: 提供一基底,該基底上包括有一已定義的金屬層; 於該基底上依序形成一第一介電層'一第二介電層與一 第三介電層由下而上疊置而成; 定義該些介電層,形成一垂直窗口,暴露出該金屬層; 於該基底上形成一光阻層; 定義該光阻層,使該第二介電層上之該光阻層形成一水 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 410455 2420twfl . doc/002 六、申請專利範圍 平溝渠圖案,並且使部份之該光阻層殘留於該垂直窗口 中; 以該第三介電層上之該光阻層爲罩幕,同時以殘留於該 垂直窗口之該光阻層保護該金屬層,進行一蝕刻製程,使 該第三介電層,形成一水平溝渠; 將該光阻層剝除;以及 於該垂直窗口與該水平溝渠,沈積一金屬以形成一雙鑲 嵌金屬結構。 14. 如申請專利範圍第13所述之方法,其中該些介電層 的平坦化製程係以化學機械硏磨法以進行之。 15. 如申請專利範圍第13所述之方法,其中該第一介電 層之材質包括磷矽玻璃。 16. 如申請專利範圍第13所述之方法,其中該介電層之 材質包括氮化石夕。 17. 如申請專利範圍第13所述之方法,其中該第二介電 層之材質包括磷矽玻璃D 18. 如申請專利範圍第13所述之方法,其中該光阻層爲 正相光阻層。 19. 如申請專利範圍第13所述之方法,其中該光阻層係 經由一曝光與一顯影步驟,將一光罩上之該水平溝渠圖案 轉移至該阻層上,並且同時使部份之該光阻層殘留於該垂 直窗口中。 20. 如申請專利範圍第19項所述之方法,其中該曝光之 能量不足以使該垂直窗口中之該光阻層完全曝光’以使該 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂· --線一 tltM55oc/ 0 0 2 g| 六、申請專利範圍 光阻層在該顯影步驟後,殘留於該垂直窗口中。 21. 如申請專利範圍第19項所述之方法,其中該光罩爲 一暗場光罩。 22. 如申請專利範圍第13項所述之方法,其中蝕刻該第 二介電層以形成該水平溝渠之製程係以該介電層爲一蝕刻 終止層。 23. 如申請專利範圍第13項所述之方法,其中將該光阻 層剝除的步驟係以氧氣電漿進行濕式剝除。 24. 如申請專利範圍第13項所述之方法,其中將該光阻 層剝除的步驟係以硫酸、過氧化氫以及氫氧化氨的混合溶 液,進行濕式剝除。 25. 如申請專利範圍第Π項所述之方法,其中形成該雙 嵌金結構所沈積的該金屬包括銅。 26. 如申請專利範圍第13項所述之方法,其中形成該雙 嵌金結構所沈積的該金屬包括銅銀合金。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW087102086A 1998-02-16 1998-02-16 Forming method for dual damascene structure TW410455B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW087102086A TW410455B (en) 1998-02-16 1998-02-16 Forming method for dual damascene structure
US09/061,659 US5989997A (en) 1998-02-16 1998-04-17 Method for forming dual damascene structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087102086A TW410455B (en) 1998-02-16 1998-02-16 Forming method for dual damascene structure

Publications (1)

Publication Number Publication Date
TW410455B true TW410455B (en) 2000-11-01

Family

ID=21629509

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087102086A TW410455B (en) 1998-02-16 1998-02-16 Forming method for dual damascene structure

Country Status (2)

Country Link
US (1) US5989997A (zh)
TW (1) TW410455B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251280B1 (ko) * 1998-03-25 2000-04-15 윤종용 샐로우 트랜치 아이솔레이션 방법
US6680248B2 (en) 1998-06-01 2004-01-20 United Microelectronics Corporation Method of forming dual damascene structure
TW383463B (en) 1998-06-01 2000-03-01 United Microelectronics Corp Manufacturing method for dual damascene structure
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
US6326296B1 (en) * 1998-07-01 2001-12-04 Taiwan Semiconductor Manufacturing Company Method of forming dual damascene structure with improved contact/via edge integrity
US6319813B1 (en) * 1998-07-06 2001-11-20 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry and integrated circuitry constructions
JP4226699B2 (ja) * 1998-09-11 2009-02-18 株式会社ルネサステクノロジ 半導体装置の製造方法
US6406995B1 (en) * 1998-09-30 2002-06-18 Intel Corporation Pattern-sensitive deposition for damascene processing
US6649515B2 (en) * 1998-09-30 2003-11-18 Intel Corporation Photoimageable material patterning techniques useful in fabricating conductive lines in circuit structures
US6277733B1 (en) * 1998-10-05 2001-08-21 Texas Instruments Incorporated Oxygen-free, dry plasma process for polymer removal
US6312874B1 (en) * 1998-11-06 2001-11-06 Advanced Micro Devices, Inc. Method for forming a dual damascene trench and underlying borderless via in low dielectric constant materials
JP2000150644A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp 半導体デバイスの製造方法
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
US6093632A (en) * 1998-12-07 2000-07-25 Industrial Technology Research Institute Modified dual damascene process
KR100280288B1 (ko) 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
US6251776B1 (en) * 1999-04-02 2001-06-26 Advanced Micro Devices, Inc. Plasma treatment to reduce stress corrosion induced voiding of patterned metal layers
US6187666B1 (en) * 1999-06-08 2001-02-13 Advanced Micro Devices, Inc. CVD plasma process to fill contact hole in damascene process
US6083822A (en) * 1999-08-12 2000-07-04 Industrial Technology Research Institute Fabrication process for copper structures
US6362093B1 (en) * 1999-08-20 2002-03-26 Taiwan Semiconductor Manufacturing Company Dual damascene method employing sacrificial via fill layer
US6352938B2 (en) * 1999-12-09 2002-03-05 United Microelectronics Corp. Method of removing photoresist and reducing native oxide in dual damascene copper process
US6417098B1 (en) * 1999-12-09 2002-07-09 Intel Corporation Enhanced surface modification of low K carbon-doped oxide
TW584917B (en) * 2000-01-06 2004-04-21 Matsushita Electric Ind Co Ltd Method of forming interconnect
JP3346475B2 (ja) * 2000-01-18 2002-11-18 日本電気株式会社 半導体集積回路の製造方法、半導体集積回路
US6469775B1 (en) * 2000-01-31 2002-10-22 Micron Technology, Inc. Reticle for creating resist-filled vias in a dual damascene process
TW447021B (en) * 2000-06-19 2001-07-21 United Microelectronics Corp Method for preventing photoresist residue in a dual damascene process
US6475810B1 (en) 2000-08-10 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Method of manufacturing embedded organic stop layer for dual damascene patterning
JP3575408B2 (ja) * 2000-08-15 2004-10-13 セイコーエプソン株式会社 トレンチ素子分離領域を有する半導体装置の製造方法
CN100431110C (zh) * 2000-08-18 2008-11-05 东京毅力科创株式会社 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
EP1184903B1 (en) * 2000-08-30 2004-07-28 Motorola, Inc. Method for forming a self-aligned dual damascene interconnection
US6465358B1 (en) * 2000-10-06 2002-10-15 Intel Corporation Post etch clean sequence for making a semiconductor device
KR100416596B1 (ko) * 2001-05-10 2004-02-05 삼성전자주식회사 반도체 소자의 연결 배선 형성 방법
KR100419901B1 (ko) * 2001-06-05 2004-03-04 삼성전자주식회사 듀얼 다마신 배선을 가지는 반도체 소자의 제조방법
KR100430472B1 (ko) * 2001-07-12 2004-05-10 삼성전자주식회사 듀얼 다마신 공정을 이용한 배선 형성 방법
US6798073B2 (en) 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
US6855629B2 (en) 2002-07-24 2005-02-15 Samsung Electronics Co., Ltd. Method for forming a dual damascene wiring pattern in a semiconductor device
US7183195B2 (en) * 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler
US6852619B2 (en) * 2002-05-31 2005-02-08 Sharp Kabushiki Kaisha Dual damascene semiconductor devices
US6909152B2 (en) * 2002-11-14 2005-06-21 Infineon Technologies, Ag High density DRAM with reduced peripheral device area and method of manufacture
US7449407B2 (en) * 2002-11-15 2008-11-11 United Microelectronics Corporation Air gap for dual damascene applications
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
KR100941208B1 (ko) 2002-12-24 2010-02-10 동부일렉트로닉스 주식회사 반도체 제조 공정중 듀얼 다마신 패턴 형성 방법
JP3781729B2 (ja) * 2003-02-26 2006-05-31 富士通株式会社 半導体装置の製造方法
US7021320B2 (en) * 2003-04-11 2006-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing a via fence
US6846748B2 (en) * 2003-05-01 2005-01-25 United Microeletronics Corp. Method for removing photoresist
TW200511495A (en) * 2003-09-09 2005-03-16 Nanya Technology Corp Cleaning method used in interconnects process
KR100866735B1 (ko) * 2007-05-01 2008-11-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328553A (en) * 1993-02-02 1994-07-12 Motorola Inc. Method for fabricating a semiconductor device having a planar surface
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US5801094A (en) * 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
US5935762A (en) * 1997-10-14 1999-08-10 Industrial Technology Research Institute Two-layered TSI process for dual damascene patterning
US5897375A (en) * 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture

Also Published As

Publication number Publication date
US5989997A (en) 1999-11-23

Similar Documents

Publication Publication Date Title
TW410455B (en) Forming method for dual damascene structure
US10340178B2 (en) Via patterning using multiple photo multiple etch
TW432546B (en) Manufacturing method of copper damascene
TW462112B (en) Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
TW503473B (en) Semiconductor wafer device having separated conductive patterns in peripheral area and its manufacture method
TW480662B (en) Method for forming dual damascene
TW454301B (en) Manufacturing method of dual metal damascene structure
US6869879B1 (en) Method for forming conductive interconnects
US6746954B2 (en) Method of reworking tungsten particle contaminated semiconductor wafers
KR100619394B1 (ko) 반도체 소자의 디싱 방지 방법
CN114334804A (zh) 用于半导体器件的互连结构
US9018097B2 (en) Semiconductor device processing with reduced wiring puddle formation
TW395025B (en) Manufacturing method of the unlanded via plug
TWI251264B (en) Method for burying resist and method for manufacturing semiconductor device
US11810816B2 (en) Chemical mechanical polishing topography reset and control on interconnect metal lines
TW444352B (en) Manufacturing method of the interconnect connected to contact via
TW465033B (en) Dual damascene process of low dielectric constant
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
TW565908B (en) Manufacturing method of dual damanscene structure
TW518720B (en) Manufacturing method for opening of dual damascene structure
TW415059B (en) Defining method of dual damascene
TW594925B (en) Method of fabricating metal interconnects and method of filling openings
TW409364B (en) Manufacture method of unlanded via
KR100548527B1 (ko) 금속배선 형성방법
TW432523B (en) Method for increasing process window in the chemical mechanical polishing process

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent