TW399244B - Method of manufacturing wiring structure having buried plugs in semiconductor device, and semiconductor device - Google Patents
Method of manufacturing wiring structure having buried plugs in semiconductor device, and semiconductor device Download PDFInfo
- Publication number
- TW399244B TW399244B TW087113176A TW87113176A TW399244B TW 399244 B TW399244 B TW 399244B TW 087113176 A TW087113176 A TW 087113176A TW 87113176 A TW87113176 A TW 87113176A TW 399244 B TW399244 B TW 399244B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- titanium
- metal layer
- titanium nitride
- conductive
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Description
A7 B7 五、發明説明(1 ) 本案是根據於1997年8月27曰申請之曰本專利申請號巧 9-23则,整篇内容在此包含在内以供參心 《就碼 發明背景 a )發明領域 本發明和-半導體裝置及製造—結線結構的方法有關, 更明確地説’是和-製造有上結線層和下料區之結線社 構藉在-l緣層和-半導體内之接觸孔連接的方法有關。 b)相關文件敘述 眾所週知在一半導體基底和一半導體積體電路之—結線 層間形成-障礙金屬可防止基底和結線層間發生反應並得 到-穩定電力連接。已公開日本專利申請號碼各叫⑹敘 述障礙金屬層包含-鈇金屬層和_氧氮化妖層。i金屬 層降低了半導體基底和結線層間之接觸且。氧氮化鈇層 則防止半導體基底和結線層間發生反應。 已公開之日本專利申請號碼5_6865和敘述一三 層障礙金屬其包含了一鈦金屬層,一氮化鈦層和一氧氮化 欽層。氧氮化鈦層是將氮化鈦層氧化而得。 經濟部中央標準局貝工消费合作社印裝 在此説明書中,在氧氮化鈦層(Ti〇N)内之氧對氮的比例 並不只限於1比1。TiOxNi.Jx大約爲〇 i)是氮化鈦層的通 常組成而被用來當作障礙金屬。χ之値視在濺鍍沈積期間 添加物氧〇2的量而定。 傳統上一直使用這種將.氧氮化鈦層沈積在鈦金屬層上的 障礙金屬層雙層結構。不過’由本發明的發明者所作的一 個實驗顯示如此結構很難表現出良好的電力接觸。 4- 本纸張尺度適用中國國家標準(CNS ) Λ4规枋(210Χ 297ϋ A7 B7 五、發明説明(2 發明摘要 本發明#目標{要提供一方法來製造一結線結構和藉在 請 先 閱 請 背 之 注- 意 事 項· I 頁 接觸孔内形成障礙金屬層及埋入栓塞而得到穩定電力爵接 觸的半導體裝置。 根據本發明的一方面考量’要提供製造一結線結構的方 法,其包含步樣有提供-基底有半導體面積於其表面上; 形成一絕緣層其上有一孔,在半導體基板上,該孔將半導 體面積的部份區域曝露出來;在基板上生成—欽金屬層; 在=加^氧氣狀態下於鈇金屬層上生成一第一氮化妖層; 在第太氮化鈇層上生成_氧氮化欽層;在氧氮化欽層上生 成-第二氮化敘層:在第二氮化敘層上生成一傳導層;及 除去傳導層而在孔内形成—傳導栓塞。 訂 結構可使鈥金屬層表面免於氧化因爲在鈇金屬層上 沈積第:氮化鈇層期間氣體環境並未含氧。妖金屬層表面 的乳化是由在氧氮化鈇層沈積期間氧化環境所造成。上述 結構能防止此氧化參峰田金+ # " 生因馬在乳氮化鈦層沈積的開始時鈦
A 金屬層共未曝露於此氧化環境中。 "在上述結構中,在埋入拴塞形成期間氧氮化鈦層被第二 經濟部中央標準局lji工消贤合作社印裝 II化鈥層所覆蓋。如此可防止氧氮化鈇層釋放出氧氣“士 果由氧造成的不好影響就減少了。 根據本發明另一方面的去县 ^ )考量,其所如供的半導體裝置包 t·底於其上形成部份的半導體物質的傳導區;-絕 緣層形成於基底上,而步ν — 而於釦緣層中形成接觸孔使得其底部 ,在傳導區上;—欽金屬層沿著接觸孔内表面形成 ( cns ) __B7 _____ 五、發明説明(3 ) '~~~" 接觸孔内一第一氮化鈦層生成在鈦金屬層上;在接觸孔内 一氧氮化鈦層形成在第一氮化鈦層上;在接觸孔内一第二 氮化飲層形成在氧氮化鈦層上;在接觸孔内傳導物質的埋 入栓塞形成在第二氮化鈦層上;及一結線形成在絕緣層上 並電力連接至埋入栓塞。 鈥金屬層降低了傳導區和結線間的接觸電阻。第一氛化 鈦層防止了鈦金屬層表面在氧氮化鈦層的沈積期間發生氧 化。氧氮化鈦層就是障礙金屬層。第二氮化鈦層防止了氧 氮化鈦層在埋入栓塞形成期間釋出氧氣。 如上所述,一鈦金屬層沈積於接觸孔内。在氧氮化鈦層 沈積之前在鈥金屬層表面沈積一第一氮化鈦層。氧氮化鈦 層就是障礙金屬層。因此,在氧氮化鈦層沈積期間鈦金屬 層並未曝露於氧化環境中。因此,鈇金屬層表面能免於氧 化。在氧氮化鈇層沈積之後,在埋入栓塞形成之前於氧氮 化鈥層的表面覆蓋一第二氮化鈇層ό因此,在埋入栓塞形 成期間氧氣可免於從氧氮化鈦層中釋放出來。甚者,這可 防止氧氣造成嚴重影響。這些成效使得在半導體基底和結 線層間形成穩定的電力接觸。 圖式之簡要敘述 經漪部中央標準局貝工消资合作社印焚 圖1Α -1C,2Α,2Β,3Α和3Β是根據本發明的實施例用來 解釋結線形成方法的半導體基底之剖面圖。 圖4是由發明者所作的實驗而生成之鎢(w)栓塞的剖面 圖。 較佳實施例的詳細敛述 ____ -6- 本紙張尺度適用中國國家標孪(CNS ) Λ4说栴(210X297':M> ) B7 五、發明説明(4 ) 一項實驗被作用來評估結線結構的接觸電阻。在此情形 下,障礙金屬層包含氧氮化鈦。在此先敘述實驗結果。 在此實驗中,接觸孔直徑爲〇45微米其長寬比爲18,連 接在矽基表面之η型和p型擴散區至一結線層βη@區是植 入植入量5Χ1015 的磷(Ρ+)離子而形成。ρ型區則是植 入植入量2X 1015 Cm·2 BF2+離子而形成。在離子植入後, 以約950Ό的溫度進行熱處理以便離子活化。在接觸孔内 於結線層和梦基底間沈積厚度2〇 nm的鈦金屬和1〇〇 nm的 氧氮化鈦層。在以濺鍍將鈦金屬層沈積後,以有氧和氮的 混合濺鍍氣體的反應濺鍍法將氧氮化鈦層沈積。 η型區和結線層間的接觸電阻爲55心爪而p型區和結線層 間爲157 ohm。那些接觸面的電阻顯示出非歐姆化的接觸 特性。非歐姆化接觸特性顯示電流和電壓間非線性關係。 發明者認爲電力接觸不好因爲氧化鈦層形成於鈦金屬層 和氧氮化鈦層之交界。從後述的實例中就可理解到沒有形 成氧化鈥層之沈積。 在接觸孔填充有氧氮化鈦的障礙金屬層之鎢栓塞例子中 的問題,在此參考圖4來説明。 經濟部中央標嗥局貝工消费合作社印製 圖4是一埋入接觸孔内鎢栓塞的剖面圖。一絕緣層ιι〇形 成於矽基底1〇〇之上,而接觸孔m形成於絕緣層11〇中。 一鈦金屬層112和一氧氮化鈦層113依此順序沈積於絕緣層 110和接觸孔111的内表面上。 然後,一鎢金屬層沈積於氧氮化層〗13之上以覆蓋其所 有表面。生成的鎢金屬層被蝕刻,而留下鎢栓塞丨丨仆在接 本紙張尺度適用中國國家標车(cns ) λ4規格(210><297^ry 經濟部中央標隼局貝工消费合作社印說 Α7 Β7 五、發明説明(5 ) 觸孔111内。圖4顯示除了接觸孔111内部的鎢金屬層114& 仍留在表面。 當鎢金屬層被蝕刻掉時栓塞損失II5就顯示出來了。栓 塞損失115是指鎢栓塞114b的頂端比鎢金屬層最頂端表面 低的區域。一溝槽116會顯示出來而將氧氮化鎢層II3的表 面曝露出來。一缝117會在接觸孔111的中央顯示出來。 那些栓塞損失115,溝槽116或缝117可能會是由氧氮化 鈇層113釋放出來的氧所造成。氧會加速鎢金屬層的蚀 刻。栓塞損失115,溝槽116和缝117會提高接觸電阻。在下 列實施例中描述了防止發生這些問題的解決之道。 根據本發明的一實施例中製造一結線結構的方法將參考 圖1A-1C,2A,2B,3八和3B而於後描述。該實施例舉例説 明了連接一金屬-氧-半導體場效電晶體(MOSFET)源/汲區 和一上結線層間的情形。 如圖1A所示,一場氧化薄膜2在一矽基底上形成以便定 義出基板上活化區域。在每一活化區上,有一 MOSFET形 成。該MOSFET有一源區3S,一汲區3D,一閘絕緣層31和 一閘電極3G。側牆絕緣體3W在閘電極3G的兩邊侧牆形 成。側牆絕緣體3W在離子植入用來形成有LDD(低密度汲 極)結構的高密度區期間被遮蔽住。 圖1 B顯示了下一步。如圖所示,一絕緣層4沈積在整個 基底上使得MOSFET也被覆蓋。絕緣層4是由化學氣體沈 積法(CVD)而形成。絕緣層4包含矽酸磷玻璃(PSG)層和硼 磷砍酸鹽玻璃(BPSG)層,而其厚度約爲〇 8微米。接觸孔 ~ 8 ** 本紙張尺度適用中國國家標準(CNS ) Α4^1ΓΓ7ΐΟΧ297>>^'Τ --------—裝-----'丨訂^------t (請先閱讀背面之注'意事項再填巧本頁) A7 ______B7 五、發明説明(6 ) 對5 S和5 D在絕緣層中形成使得源區3 S和汲區3 d的部份 區域分別被接觸孔5 S和5 D曝露出來。每一接觸孔的直徑 爲0.45微米。 然後’如圖1 C所示,有厚度約20 nm的鈦金屬層沈積在 絕緣層4和接觸孔5 S及5 D内表面上。約25 nm厚的第一氮 化鈇層6b沈積在鈦金屬層6a上。約50-75 nm厚的氧氮化 欽層6c沈積在第一氮化鈦層6b上。約25 nm厚的第二氮化 飲層6d沈積在氧氮化鈦層6C上。 經漪部中央標擎局另工消费合作社印,4 欽金屬層6 a是由濺鍍法來沈積。濺艘的條件如下:濺艘 氣體氬,基底溫度150°C ’ 4 mTon:的環境氣壓,濺鍍氣體 流率15 seem,和薄膜形成速率約100 nm/min。第一氮化鈦 層ό b以反應濺鍍法來沈積。反應賤鍍的條件如下:一鈥 金屬乾,氮和氬的混合氣體作爲濺鍍氣體,基底溫度15〇 °C,4 mTorr的環境氣壓,氬氣流率40 sccm,氮氣流率85 seem,和薄膜形成速率純75 nm/min。在第一氮化鈦層讣 次反應賤鍍法沈積後’氧氮化鈇層6c亦以反應濺鍍法來 沈積。對用來沈積氧氮化鈥層6 c的反應濺鍍而言,氬氣 流率降低至30 seem,而氧氣以流速10 sCCni加入氬_氮混合 氣體。鈥金屬靶一直連續使用。沈積第二氮化鈦層6d的 條件和沈積第一氮化鈦層6 b的條件相同。在停止氧氣加 入後才沈積第二氮化欽廣6d。 沈積層6a至6d可連續在同一沈積室内沈積。但是,最 好能分開沈積以防止靶質被氧化或氮化。也就是説,用來 沈積欽金屬層的鈥金屬乾能藉在不同沈積室分開執行妖金 __-9- 本紙張尺度適用中國國家標準(CNS ) Λ4規 1Γ( 210X297— 經濟部中央標準局貝工消费合作社印52 Α7 Β7 五、發明説明(7 ) ~ -- ,層6a和其他層61)至6£1的沈積而免於氧化或氮化。而且 Z好能將基底在眞空狀態下或非氧化環境下從用來沈積欽 至屬層6a的沈積室移至用來沈積其他層的沈積室以使其 勿接,到大氣環境。因此,能使鈦金屬層“免於氧化。 一在第二氮化鈦層6d上形成成長核(種子)後,如圖2八所 丁,鎢金屬層7藉CVD而沈積。已沈積的鎢金屬層7之 厚度有,例如,55〇nm厚而足夠將接觸孔5s*5D填滿。 爲了要形成成長核,對基底表面灌以約3 5秒的“Η#和 WF6。例如,形成成長核的條件如下:siH4流率4 sccm, >^6流率7-20 sccm,基底溫度43〇χ:,和環境壓力4 τ〇ΓΓ。 例如,沈積鎢金屬層7的條件如下:氣流源WFe流率8〇 seem ’返原氣體私流率72〇 §ccm,成長溫度45〇ι,成長壓 力50-80 Torr,薄膜形成率〇·3_0 5微米/分。因此,接觸孔 5 S和5 D被鎢金屬層7填滿。 然後’鎢金屬層7被蝕刻使得除了在接觸孔5 s和5 D内 之外全邵被除去。如圖2 Β所示。例如,以電子迴旋加速 共振(ECR)的電漿蝕刻裝置使用蝕刻氣體sf6將鎢金屬層7 蚀刻掉。鎢金屬層7蝕刻約140秒。蝕刻的條件如下:SF6 氣體流率140 seem,蝕刻壓力270 Pa,用於射頻偏壓所施 加之功率200 W和基底溫度30。(:。因此,鎢栓塞7 S和7 D仍 分別留在接觸孔5 S和5D内。而第二氮化鈦層6d除了在接 觸孔5 S和5 D内之外皆曝露出來。 爲了使除了在接觸孔5 S和5 D内之外無其他不必要之鎢 金屬層7之殘留,最好將鎢金屬層過度蚀刻。藉過度蚀 -10- (請先閱讀背面之注意事項再填寫本頁) -裝· ,1Τ 本紙張尺度適用中國國家標隼(CNS ) ( 2Ϊ0Χ29?公处Τ 經濟部中央標隼局只工消费合作社印裝 A7 _______________B7__ 五、發明説明(8 ) 刻’使得鶴栓塞7 S和7 D的頂端.比第二氮化鈥層6 d的頂端 來得低。由此結果,在接觸孔5S和5D所在位置形成淺空 隙。 然後’一有厚度約15 nm的下層鈥金屬層8沈積在整個基 底表面包括鎢栓塞7S和7D的頂端,如圖3A所示。下層鈦 金屬層8,例如,和圖1 C中鈦金屬層6 a的沈積方法相同。 甚者’一結線層9以濺鍍方法沈積在下層鈦金屬層8之 上。結線層9之厚度約400 nm,而且由鋁合金组成其中包 含重量百分比1 %的矽和重量百分比〇·5%的銅《例如,沈 積結線層9的條件如下:一鋁合金靶,濺鍍氣體氬,基底 溫度150 C,藏鍍壓力2 mTorr,賤鍍氣體流率20 seem,和薄 膜形成率約1微米/分。 在結線層9沈積之後在溫度約4 5 0 - 5 0 0 C下施以熱處理約 120秒。基底避免接觸空氣。熱處理引發鋁合金的回流。 這導致接觸孔5 S和5 D開孔附近的凹處能被良好覆蓋。 結線層9要接受定型使得藉鎢栓塞7 S連接至源區3 S的結 線9S和藉鎢栓塞7D連接至汲區·3ϋ之結線9D能形成如圖 3 Β所示。然後,絕緣物質如PSG沈積於整個基底表面以形 成絕緣層1 0。絕緣層1 0以CVD或相似方式沈積而得,而 所形成的絕緣層1 0覆蓋結線9 S和9 D。 根據上述實施例’氧氮化鈥層6c並未曝露出來,因爲在 沈積鎢金屬層7之前基底的表面被第二氮化欽層6d所覆蓋 如圖2 A步驟所示。甚者,當蝕刻鎢金屬層7時氧氮化鈦層 並未曝露出來如圖2B所示,因爲第二氮化鈥層6(i之故使 -11 - 本紙張尺度適用中國國家標準(CNS ) Λ4現格(210X 297^^7 (請先閱讀背面之注意事項再填寫本頁) -裝 訂 經濟部中央標準局負工消费合作讧印11 A7 ________B7 五、發明説明(9 ) ~ ' 氧氮化鈦層6c免於被蝕刻。因此,氧氣不會從氧氮化鈦 層6c中釋出。由此結果,並未發生因氧而起之鎢金屬 層7蝕刻率的部份增加。甚者,栓塞損失115,溝槽ιΐ6和 117,如圖4所示,皆未發生,而基底表面也被蝕刻地很S平順。 根據上述實施例,在鎢栓塞7S和源區及鎢栓塞71>和汲 區^間有鈦金屬層6a,第一氮化鈦層6b,氧氮化鈦層6c 和第二氮化鈦層6d等四層。氧氮化鈦層6c的作用是成爲 障礙金屬層以防止鎢栓塞和矽基底之間發生作用。 在上述實施例中,沈積的方式是將第一氨化鈦層讪是 夾在鈇金屬層6a和氧氮化欽層6c之間。也就是説,氧氮 化鈦層6c並不直接和鈦金屬層6a接觸。這樣能使鈦金屬 層6a免於曝露在用來沈積氧氮化鈦層6c的氧化環境中。 也就是説,欽金屬層6 a並未氧化。由此結果,能能到— 穩定和良好的電力接觸因爲由鈦金屬層6a氧化而得之不 必要的氧化鈦層能免於形成。 在和前述評估實驗相同條件下在矽基底上連接至結線層 的擴散區之例子中除了鈦金屬層6a,第一氧化鈦層6b, 氧氮化鈦層6c和第二氮化鈦層64的厚度外,也得到良好 的電力接觸。在此例中各層的厚度分別爲2〇 nm,25 nm, 50 nm和25 nm。由此結果,在η型區和結線層間之接觸電 阻爲18 ohms而Ρ型區和結線層間則爲丨1() 〇hm。兩個接接 皆顯示出歐姆接觸特性。因此,在沈積氧氮化鈦層之前以 第一氮化鈥層覆蓋於鈦金屬層之上,而在鎢金屬層沈積之 前以第二氮化鈇層覆蓋於氧氮化鈦層之上這樣能得到良好 -12- 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X 297公筇) ^裝------訂 (请先閱讀背面之注意事項存填寫本頁) A7 ______B7 五、發明説明U ) ~ 的電力接觸。 在上迷實施例中,尤有甚者,氧氮化鈦層以反應濺鍍方 式來沈積。根據此方法,更能沈積出比氧化氮化鈦層更厚 的沈積層。 在上述實施例中。埋入栓塞的材質是鎢。但是,即使使 用其他傳導物質如鉬或|^5£來作埋入拴塞也可能得到良好 的電力接觸。 孩實施例説明了在基底上的擴散區連接至其上層結線層 的例子。但是’上層結線層的連接對象並不限於擴散區。 上層結線層也可連接至其他半導體區如多晶矽閘電極或多 晶矽結線。 本發明已藉實施例而予説明。但是,本發明並不侷限於 實施例’對熟悉此項技藝人士可作不同的修改,改進,組 合等。 --------- ^------ΐτ------t * ,/t% (請先閱請背面之注意事項再填寫本頁) 經濟部中央標準局只工消费合作社印裝 ___-13-
本紙張尺度適财賴家料(CNS
Claims (1)
- A8 B$ C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 ι· 一種用來製造一結線結構之方法,其步驟包含: 提供一基底其表面上有一半導體面積; 生成一絕緣層内有一孔在半導體基底上,該孔將半導 體面積的部份區域曝露出來; 生成一欽金屬層在基底之上; 生成一第一氮化鈦層在鈦金屬層上而不加入氧氣; 生成一氧氮化效層在第一氮化鈇層之上; 生成一第二氮化鈦層於氧氮化鈦層之上; 生成一傳導層於第二氮化鈦層之上;及 去除傳導層以便在該孔内形成傳導栓塞。 2 _如申請專利範圍第i項之方法,其步驟更進一步包含: 生成一第二鈦金屬層於傳導栓塞和第二氮化鈦層上 生成一傳導層根據回泥方式於第二鈇金屬層上。 3·如申請專利範圍第2項之方法,其中該傳導層是用鋁作 的0 4.如申請專利範圍第1項之方法,其中第一氮化鈦層是在 氮風環境中藉反應濺鍍方式而生成,而該氧氮化層是在 包含氮氣和氧氣的環境中藉反應濺鍍方式而生成。 5 · —種用來製造結線結構之方法,其步驟包含: 提供一基底; 形成層狀障礙結構於基底上其中包含一鈦金屬層,— 第一氮化鈦層,一氧氮化鈦層於第一氮化鈦層上,和— 第二氮化鈦層於氧氮化鈦層上 形成一傳導栓塞於層狀障礙結構之上;及 及 (請先聞讀背面之注意事項再填寫本頁) irjr:裝- 訂 -14 Μ氏張尺度適用中國國家標準(CNS ) Α4規^7^10><297公着) 399244 A8 B8 C8 D8 六'申請專利範圍 形成一金屬層於傳導層和層狀障礙結構之上。 6 ·如申請專利範圍第5項之方法,其中該金屬層是由鈦金 屬所組成。 7. 如申請專利範圍第5項之方法,其步骤更進一步包含生 成一傳導層於金屬層上以回流方式生成。 8. 如申請專利範圍第7項之方法,其中該傳導層是由鋁所 組成。 9. —種半導體裝置,包含: 一基底於其上形成邵份的半導體物質傳導區; 一絕緣層形成於基底上’接觸孔形成於絕緣層内使得 其底部開口位於傳導區上; —鈦金屬層沿著接觸孔内表面生成; 一弟一氮化欽層形成在接觸孔内欽金屬層之上; 一氧氮化欽層形成在接觸孔内第—氣化鈇層之上; 一第二氮化鈦層形成在接觸孔内氧氮化鈦層之上; 傳導物質的埋入栓塞形成在接觸孔内第二氮化鈦層之 上;及 一結線形成在絕緣層之上,而且有電力接觸至埋入栓 塞。 : 裝 訂 (請先W讀背面之注意事項再埃寫本頁) 經濟部中央標準局員工消費合作社印製 _________- 15- 本紙張尺度適用中國國家樣準(CNS ) 210X297^ )
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23102897A JP3277855B2 (ja) | 1997-08-27 | 1997-08-27 | 半導体装置の配線形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW399244B true TW399244B (en) | 2000-07-21 |
Family
ID=16917144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087113176A TW399244B (en) | 1997-08-27 | 1998-08-11 | Method of manufacturing wiring structure having buried plugs in semiconductor device, and semiconductor device |
Country Status (3)
Country | Link |
---|---|
US (2) | US6146998A (zh) |
JP (1) | JP3277855B2 (zh) |
TW (1) | TW399244B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110459468A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力集成电路制造有限公司 | TiN薄膜的刻蚀方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187653A (ja) | 1997-09-09 | 1999-03-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
US6197688B1 (en) * | 1998-02-12 | 2001-03-06 | Motorola Inc. | Interconnect structure in a semiconductor device and method of formation |
US6316353B1 (en) * | 1999-02-18 | 2001-11-13 | Micron Technology, Inc. | Method of forming conductive connections |
JP2000306997A (ja) | 1999-04-20 | 2000-11-02 | Nec Corp | バリアメタル層を有する半導体装置及びその製造方法 |
US6316132B1 (en) * | 1999-09-02 | 2001-11-13 | Xilinx, Inc. | Structure and method for preventing barrier failure |
US6569751B1 (en) * | 2000-07-17 | 2003-05-27 | Lsi Logic Corporation | Low via resistance system |
KR100555514B1 (ko) * | 2003-08-22 | 2006-03-03 | 삼성전자주식회사 | 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법 |
JP3647853B1 (ja) * | 2003-10-24 | 2005-05-18 | 沖電気工業株式会社 | 半導体装置の配線構造及びその製造方法 |
JP4207749B2 (ja) * | 2003-10-28 | 2009-01-14 | 沖電気工業株式会社 | 半導体装置の配線構造及びその製造方法 |
US20060099800A1 (en) * | 2004-11-09 | 2006-05-11 | Chintamani Palsule | Method for fabricating low leakage interconnect layers in integrated circuits |
DK1674117T3 (en) * | 2004-12-24 | 2018-12-10 | Hexacath | MECHANICAL SUBJECT WITH IMPROVED DEFORMABILITY |
JP5037242B2 (ja) * | 2007-07-06 | 2012-09-26 | キヤノンアネルバ株式会社 | 半導体素子の製造方法 |
JP5824920B2 (ja) * | 2011-07-06 | 2015-12-02 | 株式会社豊田中央研究所 | 透明導電膜、導電部材およびその製造方法 |
JP6576235B2 (ja) * | 2015-12-21 | 2019-09-18 | 東京エレクトロン株式会社 | Dramキャパシタの下部電極およびその製造方法 |
US10453747B2 (en) * | 2017-08-28 | 2019-10-22 | Globalfoundries Inc. | Double barrier layer sets for contacts in semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4926237A (en) * | 1988-04-04 | 1990-05-15 | Motorola, Inc. | Device metallization, device and method |
JPH04214653A (ja) * | 1990-12-12 | 1992-08-05 | Sony Corp | 半導体装置の配線構造及びその形成方法 |
JPH056865A (ja) * | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH05121356A (ja) * | 1991-09-12 | 1993-05-18 | Sony Corp | 配線形成方法 |
US5240880A (en) * | 1992-05-05 | 1993-08-31 | Zilog, Inc. | Ti/TiN/Ti contact metallization |
JP3240725B2 (ja) * | 1993-02-15 | 2001-12-25 | ソニー株式会社 | 配線構造とその製法 |
US5514908A (en) * | 1994-04-29 | 1996-05-07 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries |
JP3586899B2 (ja) * | 1994-09-22 | 2004-11-10 | ソニー株式会社 | 半導体装置およびその製造方法 |
US5738917A (en) * | 1995-02-24 | 1998-04-14 | Advanced Micro Devices, Inc. | Process for in-situ deposition of a Ti/TiN/Ti aluminum underlayer |
DE69625265T2 (de) * | 1995-03-28 | 2003-09-04 | Texas Instruments Inc | Halbleiterstrukturen |
US5858184A (en) * | 1995-06-07 | 1999-01-12 | Applied Materials, Inc. | Process for forming improved titanium-containing barrier layers |
US5602053A (en) * | 1996-04-08 | 1997-02-11 | Chartered Semidconductor Manufacturing Pte, Ltd. | Method of making a dual damascene antifuse structure |
-
1997
- 1997-08-27 JP JP23102897A patent/JP3277855B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-11 TW TW087113176A patent/TW399244B/zh not_active IP Right Cessation
- 1998-08-24 US US09/138,552 patent/US6146998A/en not_active Expired - Lifetime
- 1998-12-30 US US09/223,534 patent/US6150720A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110459468A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力集成电路制造有限公司 | TiN薄膜的刻蚀方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3277855B2 (ja) | 2002-04-22 |
US6146998A (en) | 2000-11-14 |
US6150720A (en) | 2000-11-21 |
JPH1174226A (ja) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW399244B (en) | Method of manufacturing wiring structure having buried plugs in semiconductor device, and semiconductor device | |
US6198144B1 (en) | Passivation of sidewalls of a word line stack | |
US7439128B2 (en) | Method of creating deep trench capacitor using a P+ metal electrode | |
KR0179677B1 (ko) | 반도체장치 및 그 제조방법 | |
CN110176443A (zh) | 用于减小接触电阻的双金属通孔 | |
JP2008147393A (ja) | 半導体装置及びその製造方法 | |
TW200816482A (en) | Semiconductor device free of gate spacer stress and method of manufacturing the same | |
JP2004247559A (ja) | 半導体装置及びその製造方法 | |
JPH10261772A (ja) | 半導体記憶装置及びその製造方法 | |
US6153507A (en) | Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion | |
US7943474B2 (en) | EDRAM including metal plates | |
US7956464B2 (en) | Sputtering target and semiconductor device manufactured using the same | |
JP3629954B2 (ja) | 半導体装置及びその製造方法 | |
US6323083B1 (en) | Method for forming lower electrode structure of capacitor of semiconductor device | |
US6222267B1 (en) | Semiconductor device and manufacturing thereof | |
JPH11243151A (ja) | カプセル化された低抵抗ゲート構造体及びその製造方法 | |
TW322595B (zh) | ||
KR20030058664A (ko) | 반도체 소자의 시모스(cmos) 형성 방법 | |
US20230060817A1 (en) | Josephson transistor | |
KR20040008421A (ko) | 반도체소자의 형성방법 | |
JPH11102877A (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
CN113496998B (zh) | 半导体装置、半导体存储装置及半导体装置的制造方法 | |
TWI604645B (zh) | 供可變電阻式記憶體用之貴金屬/非貴金屬電極 | |
JP2009259996A (ja) | 半導体装置およびその製造方法 | |
US20020168848A1 (en) | Method of fabricating an interconnect structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |